KR101971153B1 - 에피텍셜 웨이퍼 표면 오염 제어 방법 - Google Patents

에피텍셜 웨이퍼 표면 오염 제어 방법 Download PDF

Info

Publication number
KR101971153B1
KR101971153B1 KR1020170101517A KR20170101517A KR101971153B1 KR 101971153 B1 KR101971153 B1 KR 101971153B1 KR 1020170101517 A KR1020170101517 A KR 1020170101517A KR 20170101517 A KR20170101517 A KR 20170101517A KR 101971153 B1 KR101971153 B1 KR 101971153B1
Authority
KR
South Korea
Prior art keywords
wafer
motion data
temperature
process chamber
cool down
Prior art date
Application number
KR1020170101517A
Other languages
English (en)
Other versions
KR20190017153A (ko
Inventor
서승명
조만기
강동호
피중호
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020170101517A priority Critical patent/KR101971153B1/ko
Publication of KR20190017153A publication Critical patent/KR20190017153A/ko
Application granted granted Critical
Publication of KR101971153B1 publication Critical patent/KR101971153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

실시예는 쿨 다운 단계, 상기 쿨 다운 타겟 온도에 기초하여 프로세스 챔버의 온도를 제어하는 단계, 상기 온도가 제어된 프로세서 챔버 내에 배치된 웨이퍼의 모션 데이터를 측정하는 단계, 상기 웨이퍼를 상기 프로세스 챔버로부터 언로딩하는 단계를 포함하는 에피텍셜 웨이퍼 표면 오염 제어 방법을 제공한다.

Description

에피텍셜 웨이퍼 표면 오염 제어 방법 {Method for controlling an contamination of a surface of an epitaxial wafer}
실시예는 에피텍셜 웨이퍼 표면 오염 제어 방법에 관한 것으로, 웨이퍼 제조 장치에서 언로딩 온도를 조절하여, 웨이퍼 이송 시 웨이퍼 표면의 오염을 제어하는 방법에 관한 것이다.
이 부분에 기술된 내용은 단순히 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
일반적으로 단결정실리콘을 제조하는 방법으로서, 플로우팅존 (FZ: Floating Zone)법 또는 초크랄스키(CZ:CZochralski)법이 많이 이용되고 있다. FZ 법을 적용하여 단결정실리콘 잉곳을 성장시키는 경우, 대구경의 실리콘 웨이퍼를 제조하기 어려울 뿐만 아니라 공정 비용이 매우 비싼 문제가 있기 때문에, CZ 법에 의하여 단결정실리콘 잉곳을 성장시키는 것이 일반화되어 있다.
CZ 법에 의하면, 석영 도가니에 폴리실리콘(poly silicon)을 장입하고, 흑연 발열체를 가열하여 이를 용융시킨 후, 용융 결과 형성된 실리콘 용융액에 시드 결정(Seed Crystal)을 침지시키고, 용융액 계면에서 결정화가 일어나도록 하여 시드 결정을 회전하면서 인상시킴으로써 단결정실리콘 잉곳이 성장된다.
한편, 단결정 실리콘 구조의 웨이퍼는, 필요한 경우 단결정 실리콘 구조를 가진 에피층을 증착하여 완제품 웨이퍼를 제작할 수도 있다.
이와 같은 에피택셜 웨이퍼를 제조 장치는 웨이퍼에 대한 기상 에피택셜 공정이 수행되는 프로세스 챔버와 상기 프로세스 챔버로 상기 웨이퍼를 이송하는 이송수단이 구비된다.
이에, 챔버 정비로 인해 외부 공기에 노출된 블레이드와 웨이퍼 가 언로딩 중 접촉에 의해 블레이드 패턴이 발생하는 문제점이 있다.
실시예는, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 에피택셜 웨이퍼 제조 공정에서 웨이퍼 언로딩 시 온도제어를 통해 웨이퍼 휨을 제어하여, 웨이퍼 와 블레이드 간의 접촉을 최소화하여 블레이드 패턴을 제어하는 것이다.
실시예가 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 실시예가 속하는 기술분야에서 통상의 지식을 가진자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 에피텍셜 웨이퍼 표면 오염 제어 방법은 쿨 다운 단계, 상기 쿨 다운 타겟 온도에 기초하여 프로세스 챔버의 온도를 제어하는 단계, 상기 온도가 제어된 프로세서 챔버 내에 배치된 웨이퍼의 모션 데이터를 측정하는 단계, 상기 웨이퍼를 상기 프로세스 챔버로부터 언로딩하는 단계를 포함할 수 있다.
실시예에 따라, 상기 쿨 다운 타겟 온도는 상기 프로세스 챔버에 배치된 웨이퍼가 상기 프로세스 챔버 외부로 반출되는 때의 온도일 수 있다.
실시예에 따라, 상기 프로세스 챔버 온도 제어 단계는 상기 프로세스 챔버의 온도를 575도 이하로 제어할 수 있다.
실시예에 따라, 상기 쿨 다운 타겟 온도에 기초하여 프로세스 챔버의 온도를 제어하는 단계는 상기 프로세스 챔버의 내부 온도를 제어하여, 상기 프로세서 내에 배치된 웨이퍼의 휘어짐을 제어할 수 있다.
실시예에 따라, 상기 모션 데이터는 상기 프로세서 챔버 내의 웨이퍼가 블레이드과 접촉하였을 때, 상기 웨이퍼가 이동 또는 웨이퍼 엣지 형태의 변화를 측정한 값일 수 있다.
실시예에 따라, 상기 모션 데이터가 기 설정된 오차 범위 내인지 판단하는 단계를 더 포함할 수 있다.
실시예에 따라, 상기 모션 데이터가 기 설정된 오차 범위 내인지 판단하는 단계는 상기 웨이퍼의 X축 모션 데이터와 웨이퍼의 Y축 모션 데이터가 기 설정된 값 이내 인지 판단할 수 있다.
실시예에 따라, 상기 모션 데이터는 상기 쿨 다운 타겟 온도에 대응하여 모션 데이터의 차이가 감소할 수 있다.
실시예에 따라, 상기 쿨 다운 타겟 온도가 575 이하인 경우, 상기 웨이퍼의 X축 모션 데이터의 산포가 0.1mm 이내 일 수 있다.
실시예에 따라, 상기 쿨 다운 타겟 온도가 575 이하인 경우, 상기 웨이퍼의 Y축 모션 데이터의 산포가 0.1mm 이내일 수 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 에피텍셜 웨이퍼 표면 오염 제어 방법에 대한 효과를 설명하면 다음과 같다.
실시예의 에피텍셜 웨이퍼 표면 오염 제어 방법에 따른 웨이퍼 언로딩 시 온도제어를 통하여, 블레이드 오염에 의한 웨이퍼 오염을 제어할 수 있으며, 이를 통해, 웨이퍼의 품질 향상에 기여할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
이하에 첨부되는 도면들은 본 발명에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 본 발명에 대한 실시예들을 제공한다. 다만, 본 발명의 기술적 특징이 특정 도면에 한정되는 것은 아니며, 각 도면에서 개시하는 특징들은 서로 조합되어 새로운 실시예로 구성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 웨이퍼 제조 장치를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 이동유닛을 도시한 도면이다.
도 3 내지 4는 본 발명의 일 실시예에 따른 이동유닛과 웨이퍼의 접촉 패턴을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 쿨 다운 타겟 온도에 따른 프로세스 챔버의 온도에 따른 오염 정도를 도시한 도면이다.
도 6 내지 7은 본 발명의 일 실시예에 따른 쿨 다운 타겟 온도 변경에 따른 웨이퍼의 모션 데이터를 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 쿨 다운 타겟 온도 변경에 따른 에피텍셜 웨이퍼 표면 오염 제어 방법을 도시한 도면이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.
그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 웨이퍼 제조 장치를 도시한 도면이다.
도1을 참조하면, 웨이퍼 제조 장치는 로드락 챔버(load-lock chamber)(10), 트랜스퍼 챔버(Transfer chamber)(20) 및 프로세스 챔버(process chamber)(30)를 포함한다. 그리고, 웨이퍼(Wafer)(100)의 로딩(loading) 및 언로딩(unloading)을 위한 이동유닛(200)이 구비된다.
상기 로드락 챔버(10)는 웨이퍼 제조 장치로 상기 웨이퍼(100)를 유입 및 반출시킨다.
상기 웨이퍼 제조 장치에는 2개의 로드락 챔버(10)가 구비될 수 있다. 즉, 하나의 로드락 챔버(10)는 웨이퍼 제조 공정이 수행되기 전의 웨이퍼(100)를 투입하기 위해 구비되고, 다른 하나의 로드락 챔버(10)는 웨이퍼 제조 공정이 완료된 웨이퍼(100)를 반출하기 위해 구비된다.
상기 트랜스퍼 챔버(20)는 상기 로드락 챔버(10)와 상기 프로세스 챔버(30) 사이에서 상기 웨이퍼(100)를 이송한다.
상기 트랜스퍼 챔버(20) 내부에는 상기 웨이퍼(100)를 파지하여 이송하기 위한 이동유닛(200)이 구비된다. 상기 이동유닛(200)은 직선이동 또는 회전이동이 가능한 통상의 로봇 암(robot arm)이 사용될 수 있으며, 상기 이동유닛(200)의 방식 및 구조에 의해 본 발명이 제한되거나 한정되는 것은 아니다.
상기 프로세서 챔버(30)는 복수 개의 챔버를 포함할 수 있다. 예를 들어, 프로세서 챔버(30)는 제1 프로세서 챔버, 제2 프로세서 챔버를 포함할 수 있다.
이동유닛(200)은 한 쌍의 웨이퍼 처리 블레이드(Blade)(300)를 갖는 로봇 암 일 수 있다. 상기 블레이드(300)는 이동유닛(200)의 말단부로부터 연장하며 블레이드(300)상에 배열된 웨이퍼(100)와 접촉할 수 있다.
제어부(미도시)는 프로세스 챔버(30)의 쿨 다운 타겟 온도를 제어할 수 있다. 제어부는 상기 프로세스 챔버(30) 내에 웨이퍼(100)가 있는 경우, 쿨 다운 타겟 온도(Cool down Target Temperature)에 대응하여, 프로세스 챔버(30) 내의 슬릿 밸브(slit valve)를 열수 있다. 상기 쿨 다운 타겟 온도는 슬릿 밸브가 열릴 수 있는 최대 온도일 수 있다.
제어부는 상기 쿨 다운 타겟 온도 제어에 대응하여, 웨이퍼(100) 언로딩 시 웨이퍼(100)의 휨을 제어할 할 수 있다.
도 2는 본 발명의 일 실시예에 따른 이동유닛을 도시한 도면이다.
도 2를 참조하면, 웨이퍼(100)는 블레이드(300) 상에 배치될 수 있다.
이때, 에피텍셜 웨이퍼 표면 오염 제어 장치는 웨이퍼(100)의 X축 방향 및 Y축 방향의 모션 데이터(Motion Data)를 측정할 수 있다. 이때, 상기 X축은 웨이퍼(100)의 가로 방향일 수 있다, 상기 Y축은 웨이퍼(100)의 세로 방향일 수 있다.
모션 데이터는 웨이퍼(100)가 프로세스 챔버(30)에 유입 및 반출 될 때 웨이퍼(100)의 위치가 정점에서 벗어난 정도를 측정한 데이터 일 수 있다.
상기 모션 데이터 측정 시 웨이퍼 엣지의 위치를 측정하므로, 웨이퍼(100)가 이동한 위치 값 또는 웨이퍼 엣지 형태의 변화를 추정할 수 있다.
도 3 내지 4는 본 발명의 일 실시예에 따른 이동유닛과 웨이퍼의 접촉 패턴을 도시한 도면이다.
도 3은 상기 도2의 웨이퍼 및 블레이드를 A축으로 절단한 단면을 도시한 도면이다.
도 3(a)은 웨이퍼(100)는 웨이퍼(100)의 가장자리가 상부로 휘어져 있는 오목한 형상을 가질 수 있다. 웨이퍼(100)를 프로세스 챔버(30)의 외부로 언로딩(loading)할 때, 웨이퍼(100)와 상기 프로세스 챔버(30)의 온도차이가 크기 때문이다. 상기 웨이퍼(100)가 오목한 형상을 가지게 되는 경우, 웨이퍼(100)의 중앙 일부분이 상기 블레이드(300)와 접촉되어 블레이드 패턴이 형성될 수 있다.
도 3(b)은 웨이퍼(100)는 웨이퍼(100)의 가장자리가 하부로 휘어져 있는 볼록한 형상을 가질 수 있다. 상기 웨이퍼(100)가 볼록한 형상을 가지게 되는 경우, 웨이퍼(100)의 가장자리 일부분이 상기 블레이드(300)와 접촉되어 블레이드 패턴이 형성될 수 있다.
도 3(c)은 웨이퍼(100)는 평평한 형상을 가질 수 있다. 이때, 웨이퍼(100)의 가장자리 일부분이 상기 블레이드(300)와 접촉되어 블레이드 패턴이 형성될 수 있다.
도 4는 상기 도 2의 웨이퍼 및 블레이드를 B축으로 절단한 단면을 도시한 도면이다.
도 4(a)는 웨이퍼(100)는 웨이퍼(100)의 가장자리가 상부로 휘어져 있는 오목한 형상을 가질 수 있다. 웨이퍼(100)를 프로세스 챔버(30)의 외부로 언로딩(loading)할 때, 웨이퍼(100)와 상기 프로세스 챔버(30)의 온도차이가 크기 때문이다.
상기 웨이퍼(100)가 오목한 형상을 가지게 되는 경우, 웨이퍼(100)의 중앙 일부분이 상기 블레이드(300)와 접촉되어 블레이드 패턴이 형성될 수 있다.
도 4(b)는 웨이퍼(100)는 웨이퍼(100)의 가장자리가 하부로 휘어져 있는 볼록한 형상을 가질 수 있다. 상기 웨이퍼(100)가 볼록한 형상을 가지게 되는 경우, 웨이퍼(100)의 가장자리 일부분이 상기 블레이드(300)와 접촉되어 블레이드 패턴이 형성될 수 있다.
4(c)는 웨이퍼(100)는 평평한 형상을 가질 수 있다. 이때, 웨이퍼(100)의 가장자리 일부분이 상기 블레이드(300)와 접촉되어 블레이드 패턴이 형성될 수 있다.
도 5는 본 발명의 일 실시예에 따른 쿨 다운 타겟 온도에 따른 프로세스 챔버의 온도에 따른 오염 정도를 도시한 도면이다.
도 5를 참조하면, 쿨 다운 타겟 온도의 변화에 따라 웨이퍼의 오염이 변화되는 것을 확인할 수 있다.
트랜스퍼 챔버(20)가 오픈 되는 경우, 외부 공기의 유입되고, 상기 외부 공기의 오염물질에 의해 트랜스퍼 챔버(20) 내부에 배치되어 있는 블레이드(300)가 오염될 수 있다.
상기 오염된 블레이드(300)로 웨이퍼(100)를 언로딩하는 경우, 웨이퍼(100)의 휨에 의해 상기 웨이퍼(100)의 일부가 블레이드(300)와 접촉하게 되고, 상기 접촉된 부분에 오염이 일어날 수 있다.
이로 인하여 웨이퍼(100)에 전기적 특성에 영향을 주게 되고, 이러한 웨이퍼(100)의 휨을 제어하여 블레이드(300)와 웨이퍼(100) 간의 접촉을 최소화 하여, 블레이드 패턴(Blade Pattern)을 제어할 수 있다.
도 5(a)를 참조하면, 제1 프로세스 챔버의 온도가 750도 인 경우인 경우, 이동유닛(200) 내의 블레이드(300)와 웨이퍼(100)의 접촉에 의한 블레이드 패턴의 오염이 일어날 수 있다.
도 5(b)를 참조하면, 제1 프로세스 챔버의 온도가 575도 인 경우인 경우, 이동유닛(200) 내의 블레이드(300)와 웨이퍼(100)의 접촉에 의한 블레이드 패턴의 오염이 최소화 되어, 블레이드 패턴의 오염을 확인할 수 없다.
도 5(c)를 참조하면 제2 프로세스 챔버의 온도가 800도 인 경우인 경우, 이동유닛(200) 내의 블레이드(300)와 웨이퍼(100)의 접촉에 의한 블레이드 패턴의 오염이 일어날 수 있다.
도 5(d)를 참조하면, 제2 프로세스 챔버의 온도가 575도 인 경우인 경우, 이동유닛(200) 내의 블레이드(300)와 웨이퍼(100)의 접촉에 의한 블레이드 패턴의 오염이 최소화 되어, 블레이드 패턴의 오염을 확인할 수 없다.
도 6 내지 7은 본 발명의 일 실시예에 따른 쿨 다운 타겟 온도 변경에 따른 웨이퍼의 모션 데이터를 도시한 도면이다.
도 6 내지 7을 참조하면, 쿨 다운 타겟 온도가 575도 이상으로 설정된 상태에서 모션 데이터를 측정한 경우, 웨이퍼(100)의 X축 방향의 모션 데이터는 0 내지 0.3 mm 값을 가질 수 있다. 또한, 웨이퍼(100)의 Y축 방향의 모션 데이터는 -0.3 내지 0 mm 값을 가질 수 있다.
따라서, 쿨 다운 타겟 온도가 575도 이상인 경우, 웨이퍼(100) X축과 Y 의 산포된 모션 데이터가 차이가 오차 범위 바깥이라고 판단할 수 있다.
상기 모션 데이터를 근거로 판단 했을 때, 575도 이상에서 웨이퍼(100) 반출 시, 웨이퍼(100) 이동 또는 변형이 크며, 웨이퍼(100)의 X축 및 Y축의 위치 차이로 인한 휘어짐이 있다고 판단할 수 있다.
반면, 쿨 다운 타겟 온도가 575도로 설정된 상태에서 모션 데이터를 측정한 경우, 웨이퍼(100)의 X축 방향의 모션 데이터는 0.1 mm 값을 가질 수 있다. 또한, 웨이퍼(100)의 Y축 방향의 모션 데이터는 0 mm 값을 가질 수 있다.
상기 웨이퍼(100)의 X축 모션 데이터와 웨이퍼(100)의 Y축 모션 데이터가 기 설정된 값 이내 인지 판단할 수 있다. 이 때, 상기 웨이퍼(100) X축과 Y의 산포된 모션 데이터가 차이가 오차 범위 이내인 경우, 상기 웨이퍼(100)의 휘어짐이 없다고 판단할 수 있다.
상기 모션 데이터를 근거로 판단 했을 때, 575도 이하에서는 변형이 거의 없으며, 웨이퍼(100)의 X축 및 Y축의 위치 차이로 인한 휘어짐이 없다고 판단할 수 있다.
따라서, 쿨 다운 타겟 온도 제어를 통하여, 웨이퍼(100) 와 블레이드(300)가 접촉하는 최적의 온도인 575도이하로 제어하여, 블레이드 오염에 의한 웨이퍼 오염을 제어할 수 있으며, 이를 통해, 블레이드 패턴 발생을 제거 할 수 있다.
도 8은 본 발명의 일 실시예에 따른 쿨 다운 타겟 온도 변경에 따른 에피텍셜 웨이퍼 표면 오염 제어 방법을 도시한 도면이다.
도 8을 참조하면, 쿨 다운(Cool down) 단계(S11), 상기 쿨 다운 타겟 온도에 기초하여 프로세스 챔버(30)의 온도를 제어하는 단계(S12), 상기 온도가 제어된 프로세서 챔버 내에 배치된 웨이퍼(100)의 모션 데이터를 측정하는 단계(S13), 상기 모션 데이터가 기 설정된 오차 범위 내인지 판단하는 단계(S14), 상기 웨이퍼(100)를 상기 프로세스 챔버(30)로부터 언로딩하는 단계(S15)를 포함할 수 있다.
쿨 다운(cool down) 단계(S11)에서는, 냉각 장치(미도시)가 프로세서 챔버(30) 내부를 냉각 할 수 있다. 이때, 상기 쿨 다운 단계(S100)는 상기 프로세서 챔버(30) 내부온도를 조절함으로써 상기 트랜스퍼 챔버(20)와 상기 프로세서 챔버(30) 온도를 차이를 제어할 수 있다.
상기 쿨 다운 타겟 온도에 기초하여 프로세스 챔버(30)의 온도를 제어하는 단계(S12)는 상기 프로세서 챔버(30)의 내부 온도를 상기 프로세서 내에 배치된 웨이퍼(100)의 휘어짐을 제어할 수 있다. 상기 상기 쿨 다운 타겟 온도는 상기 프로세스 챔버(30)에 배치된 웨이퍼(100)가 상기 프로세스 챔버(30) 외부로 반출되는 때의 온도일 수 있다. 실시 예에 따라, 상기 프로세서 챔버(30)의 내부 온도를 예를 들어, 575이하로 제어할 수 있다.
상기 온도가 제어된 프로세서 챔버 내에 배치된 웨이퍼(100)의 모션 데이터(Motion Data)를 측정할 수 있다(S13). 상기 모션 데이터는 상기 프로세서 챔버 내의 웨이퍼(100)가 블레이드(300)과 접촉하였을 때, 상기 웨이퍼(100)가 이동 또는 웨이퍼 엣지 형태의 변화를 측정한 값일 수 있다. 상기 모션 데이터는 상기 웨이퍼(100)의 X축 방향 측정 값 및 상기 웨이퍼(100)의 Y축 방향 측정 값을 가질 수 있다.
제어부는 상기 모션 데이터가 기 설정된 오차 범위 내인지 판단할 수 있다(S14). 예에 들어, 상기 쿨 다운 타겟 온도가 575 이하인 경우, 상기 웨이퍼(100)의 X축 모션 데이터의 산포가 0.1mm 이내이고, 상기 웨이퍼(100)의 Y축 모션 데이터의 산포가 0.1mm 이내인 경우, 오차 범위 이내라고 판단할 수 있다.
제어부가 상기 모션 데이터가 오차 범위 이내라고 판단하면, 웨이퍼(100)를 상기 프로세스 챔버(30)로부터 언로딩 할 수 있다(15). 또한, 제어부가 상기 모션 데이터가 오차 범위 이내가 아니라고 판단하면, 상기 프로세서 챔버의 온도를 다시 제어할 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10: 로드락 챔버 20: 트랜스퍼 챔버
30: 프로세스 챔버 100: 웨이퍼
200: 이동유닛 300: 블레이드

Claims (10)

  1. 쿨 다운 단계;
    상기 쿨 다운 타겟 온도에 기초하여 프로세스 챔버의 온도를 제어하는 단계;
    상기 온도가 제어된 프로세서 챔버 내에 배치된 웨이퍼의 모션 데이터를 측정하는 단계;
    상기 웨이퍼를 상기 프로세스 챔버로부터 언로딩하는 단계를 포함하고,
    상기 모션 데이터는
    상기 프로세서 챔버 내의 웨이퍼가 블레이드와 접촉하였을 때, 상기 웨이퍼가 이동 또는 웨이퍼 엣지 형태의 변화를 측정한 값이고,
    상기 쿨 다운 타겟 온도에 대응하여 모션 데이터의 차이가 감소하는
    에피텍셜 웨이퍼 표면 오염 제어 방법.
  2. 제 1항에 있어서,
    상기 쿨 다운 타겟 온도는
    상기 프로세스 챔버에 배치된 웨이퍼가 상기 프로세스 챔버 외부로 반출되는 때의 온도인 에피텍셜 웨이퍼 표면 오염 제어 방법.
  3. 제 1항에 있어서,
    상기 프로세스 챔버 온도 제어 단계는
    상기 프로세스 챔버의 온도를 575 ℃ 이하로 제어하는 것을 특징으로 하는 에피텍셜 웨이퍼 표면 오염 제어 방법.
  4. 제 1항에 있어서,
    상기 쿨 다운 타겟 온도에 기초하여 프로세스 챔버의 온도를 제어하는 단계는 상기 프로세스 챔버의 내부 온도를 제어하여, 상기 프로세서 내에 배치된 웨이퍼의 휘어짐을 제어하는 것을 특징으로 하는 에피텍셜 웨이퍼 표면 오염 제어 방법.
  5. 삭제
  6. 제 1항에 있어서,
    상기 모션 데이터가 기 설정된 오차 범위 내인지 판단하는 단계를 더 포함하는 에피텍셜 웨이퍼 표면 오염 제어 방법.
  7. 제 6 항에 있어서,
    상기 모션 데이터가 기 설정된 오차 범위 내인지 판단하는 단계는
    상기 웨이퍼의 X축 모션 데이터와 웨이퍼의 Y축 모션 데이터가 기 설정된 값 이내 인지 판단하는 에피텍셜 웨이퍼 표면 오염 제어 방법.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 쿨 다운 타겟 온도가 575 ℃ 이하인 경우,
    상기 웨이퍼의 X축 모션 데이터의 산포가 0.1mm 이내인 에피텍셜 웨이퍼 표면 오염 제어 방법.
  10. 제 1 항에 있어서,
    상기 쿨 다운 타겟 온도가 575 ℃ 이하인 경우,
    상기 웨이퍼의 Y축 모션 데이터의 산포가 0.1mm 이내인 에피텍셜 웨이퍼 표면 오염 제어 방법.
KR1020170101517A 2017-08-10 2017-08-10 에피텍셜 웨이퍼 표면 오염 제어 방법 KR101971153B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170101517A KR101971153B1 (ko) 2017-08-10 2017-08-10 에피텍셜 웨이퍼 표면 오염 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170101517A KR101971153B1 (ko) 2017-08-10 2017-08-10 에피텍셜 웨이퍼 표면 오염 제어 방법

Publications (2)

Publication Number Publication Date
KR20190017153A KR20190017153A (ko) 2019-02-20
KR101971153B1 true KR101971153B1 (ko) 2019-08-13

Family

ID=65562205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170101517A KR101971153B1 (ko) 2017-08-10 2017-08-10 에피텍셜 웨이퍼 표면 오염 제어 방법

Country Status (1)

Country Link
KR (1) KR101971153B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135340A (ja) * 2013-01-09 2014-07-24 Dainippon Screen Mfg Co Ltd 熱処理装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637978B1 (ko) * 1999-12-31 2006-10-23 동부일렉트로닉스 주식회사 급속 열처리 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135340A (ja) * 2013-01-09 2014-07-24 Dainippon Screen Mfg Co Ltd 熱処理装置

Also Published As

Publication number Publication date
KR20190017153A (ko) 2019-02-20

Similar Documents

Publication Publication Date Title
KR101496572B1 (ko) 에피택셜 성장용 서셉터 및 에피택셜 성장방법
KR100527672B1 (ko) 서셉터 및 이를 포함하는 증착 장치
KR101608947B1 (ko) 기상 성장용 반도체 기판 지지 서스셉터, 에피택셜 웨이퍼의 제조장치 및 에피택셜 웨이퍼의 제조방법
KR100525535B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
EP0953659B1 (en) Apparatus for thin film growth
KR102210290B1 (ko) 반도체 웨이퍼를 에피택셜 코팅하는 방법 및 반도체 웨이퍼
US20090252942A1 (en) Method for Manufacturing Epitaxial Wafer and Epitaxial Wafer
KR101971153B1 (ko) 에피텍셜 웨이퍼 표면 오염 제어 방법
GB2140704A (en) Control of crystal pulling
KR20190009533A (ko) 에피택셜 웨이퍼 제조 방법 및 장치
KR101029140B1 (ko) 단결정, 단결정 웨이퍼 및 에피텍셜 웨이퍼, 및 단결정 육성방법
KR20180074273A (ko) 에피텍셜 웨이퍼 제조 방법 및 장치
KR101921979B1 (ko) 에피텍셜 웨이퍼 제조 방법 및 장치
US20020085212A1 (en) Method and apparatus for controlling wafer thickness uniformity in a multi-zone vertical furnace
EP3305940A1 (en) Susceptor
CN110565077A (zh) 一种提高薄膜沉积均匀性的方法
KR20190100653A (ko) 실리콘 단결정 잉곳의 형상 보정 방법
JP2020001977A (ja) シリコン単結晶の酸素縞平坦化製造条件の決定方法、それを用いたシリコン単結晶の製造方法、及び、シリコン単結晶ウェーハ
TWI826992B (zh) 在沉積室中製備具有由氣相沉積的磊晶層的半導體晶圓的方法
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
CN115565852B (zh) 用于对硅片进行背封的方法和设备
JP7342815B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2008066559A (ja) 半導体製造方法及び半導体製造装置
KR20230056289A (ko) 웨이퍼의 에피택셜층의 성장 방법
TW202204256A (zh) 碳化矽晶種及碳化矽晶體的製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant