KR101970570B1 - Organic light emitting diode display device and method of fabricating the same - Google Patents

Organic light emitting diode display device and method of fabricating the same Download PDF

Info

Publication number
KR101970570B1
KR101970570B1 KR1020120148682A KR20120148682A KR101970570B1 KR 101970570 B1 KR101970570 B1 KR 101970570B1 KR 1020120148682 A KR1020120148682 A KR 1020120148682A KR 20120148682 A KR20120148682 A KR 20120148682A KR 101970570 B1 KR101970570 B1 KR 101970570B1
Authority
KR
South Korea
Prior art keywords
sustain electrode
electrode
substrate
light emitting
sustain
Prior art date
Application number
KR1020120148682A
Other languages
Korean (ko)
Other versions
KR20140079093A (en
Inventor
박영주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120148682A priority Critical patent/KR101970570B1/en
Publication of KR20140079093A publication Critical patent/KR20140079093A/en
Application granted granted Critical
Publication of KR101970570B1 publication Critical patent/KR101970570B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission

Abstract

본 발명의 유기발광다이오드(Organic Light Emitting Diode; OLED) 표시소자 및 그 제조방법은 다결정 실리콘 박막 트랜지스터(Thin Film Transistor; TFT)를 이용한 배면발광(bottom emission) 방식의 유기발광다이오드 표시소자에 있어, TFT부 하부의 광차단막과 동일한 도전막을 커패시터의 전극으로 사용함으로써 커패시터의 면적을 줄여 개구율을 향상시키기 위한 것으로, TFT부와 커패시터 형성부로 구분되는 기판; 상기 기판의 TFT부와 커패시터 형성부에 각각 형성된 광차단막과 제 1 유지전극; 상기 광차단막과 제 1 유지전극이 형성된 기판 위에 형성된 버퍼막; 상기 버퍼막 위에 형성되되, 상기 기판의 TFT부와 커패시터 형성부에 각각 형성된 액티브층과 제 2 유지전극; 상기 액티브층과 제 2 유지전극이 형성된 기판 위에 형성된 게이트절연막; 상기 게이트절연막 위에 형성되되, 상기 기판의 TFT부와 커패시터 형성부에 각각 형성된 게이트전극과 제 3 유지전극; 상기 게이트전극과 제 3 유지전극이 형성된 기판 위에 형성된 층간절연막; 상기 층간절연막 위에 형성되되, 상기 기판의 TFT부와 커패시터 형성부에 각각 형성된 소오스/드레인전극과 제 4 유지전극을 포함하는 구동 전압라인; 및 상기 소오스/드레인전극과 상기 제 4 유지전극을 포함하는 구동 전압라인이 형성된 기판 위에 형성된 보호막을 포함하며, 상기 제 1, 제 2, 제 3, 제 4 유지전극은 서로 중첩하되, 상기 제 1 유지전극과 제 3 유지전극이 서로 연결되는 동시에 상기 제 2 유지전극과 제 4 유지전극이 서로 연결되어 삼중 병렬 구조의 커패시터를 구성하는 것을 특징으로 한다.An organic light emitting diode (OLED) display device and a method of manufacturing the same according to the present invention are a bottom emission organic light emitting diode display device using a polycrystalline silicon thin film transistor (TFT) A substrate divided into a TFT portion and a capacitor forming portion to improve the aperture ratio by reducing the area of the capacitor by using the same conductive film as the light blocking film under the TFT portion as the electrode of the capacitor. A light shielding film and a first sustain electrode respectively formed on the TFT portion and the capacitor formation portion of the substrate; A buffer layer formed on the substrate on which the light shielding film and the first sustain electrode are formed; An active layer and a second sustain electrode formed on the buffer layer and formed on the TFT portion and the capacitor formation portion of the substrate, respectively; A gate insulating film formed on the substrate on which the active layer and the second sustain electrode are formed; A gate electrode and a third sustain electrode formed on the gate insulating film and formed in the TFT portion and the capacitor forming portion of the substrate, respectively; An interlayer insulating film formed on the substrate on which the gate electrode and the third sustain electrode are formed; A driving voltage line formed on the interlayer insulating film and including a source / drain electrode and a fourth sustain electrode respectively formed in the TFT portion and the capacitor forming portion of the substrate; And a protective film formed on a substrate on which a driving voltage line including the source / drain electrode and the fourth sustain electrode is formed, wherein the first, second, third, and fourth sustain electrodes overlap each other, The sustain electrode and the third sustain electrode are connected to each other, and the second sustain electrode and the fourth sustain electrode are connected to each other to constitute a capacitor having a triple parallel structure.

Description

유기발광다이오드 표시소자 및 그 제조방법{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}Technical Field [0001] The present invention relates to an organic light emitting diode (OLED) display device and a method of manufacturing the same,

본 발명은 유기발광다이오드 표시소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 다결정 실리콘 박막 트랜지스터를 이용한 배면발광(bottom emission) 방식의 유기발광다이오드 표시소자 및 그 제조방법에 관한 것이다.The present invention relates to an organic light emitting diode display device and a method of manufacturing the same, and more particularly, to a bottom emission organic light emitting diode display device using a polycrystalline silicon thin film transistor and a method of manufacturing the same.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시소자인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박형 평판표시소자(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다.In recent years, there has been a growing interest in information display and a demand for a portable information medium has increased, and a lightweight flat panel display (FPD) that replaces a cathode ray tube (CRT) And research and commercialization are being carried out.

이러한 평판표시소자 분야에서, 지금까지는 가볍고 전력소모가 적은 액정표시소자(Liquid Crystal Display Device; LCD)가 가장 주목받는 디스플레이 소자였지만, 상기 액정표시소자는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 단점이 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.In the field of flat panel display devices, a liquid crystal display device (LCD), which is light and consumes little power, has been attracting the most attention, but the liquid crystal display device is not a light emitting device but a light receiving device, ratio and viewing angle. Therefore, a new display device which can overcome such disadvantages is being actively developed.

새로운 디스플레이 소자 중 하나인 유기발광다이오드(Organic Light Emitting Diode; OLED) 표시소자는 자체발광형이기 때문에 상기 액정표시소자에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.The organic light emitting diode (OLED) display device, which is one of the new display devices, has a better viewing angle and contrast ratio than the liquid crystal display device because it is self-emitting type, and since a backlight is not needed, And is also advantageous in terms of power consumption. In addition, it has the advantage of being able to drive a DC low voltage and has a high response speed, and is particularly advantageous in terms of manufacturing cost.

이와 같은 상기 유기발광다이오드 표시소자의 제조공정에는 액정표시소자나 플라즈마 표시패널(Plasma Display Panel; PDP)과는 달리 증착 및 봉지(encapsulation) 공정이 공정의 전부라고 할 수 있기 때문에 제조공정이 매우 단순하다. 또한, 각 화소마다 스위칭 소자인 박막 트랜지스터(Thin Film Transistor; TFT)를 가지는 능동 매트릭스(active matrix) 방식으로 유기발광다이오드 표시소자를 구동하게 되면, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비 전력, 고정세 및 대형화가 가능한 장점을 가진다.Unlike a liquid crystal display device or a plasma display panel (PDP), the manufacturing process of the organic light emitting diode display device is not limited to the deposition and encapsulation process, Do. Further, if the organic light emitting diode display device is driven by an active matrix method including a thin film transistor (TFT) as a switching element for each pixel, even if a low current is applied, the same luminance is exhibited, It has advantages of fixed tax and large size.

이하, 상기 유기발광다이오드 표시소자의 기본적인 구조 및 동작 특성에 대해서 도면을 참조하여 상세히 설명한다.Hereinafter, the basic structure and operational characteristics of the organic light emitting diode display device will be described in detail with reference to the drawings.

도 1은 일반적인 유기발광다이오드 표시소자의 발광원리를 설명하는 다이어그램이다.1 is a diagram for explaining the principle of light emission of a general organic light emitting diode display device.

일반적인 유기발광다이오드 표시소자는 상기 도 1과 같이, 유기발광다이오드를 구비한다. 상기 유기발광다이오드는 화소전극인 양극(anode)(18)과 공통전극인 음극(cathode)(28) 사이에 형성된 유기 화합물층(30a, 30b, 30c, 30d, 30e)을 구비한다.A general organic light emitting diode display device includes an organic light emitting diode as shown in FIG. The organic light emitting diode includes organic compound layers 30a, 30b, 30c, 30d and 30e formed between an anode 18, which is a pixel electrode, and a cathode 28, which is a common electrode.

이때, 상기 유기 화합물층(30a, 30b, 30c, 30d, 30e)은 정공주입층(hole injection layer)(30a), 정공수송층(hole transport layer)(30b), 발광층(emission layer)(30c), 전자수송층(electron transport layer)(30d) 및 전자주입층(electron injection layer)(30e)을 포함한다.The hole injection layer 30a, the hole transport layer 30b, the emission layer 30c, the electron injection layer 30b, the electron injection layer 30c, and the electron injection layer 30c are formed on the organic compound layers 30a, 30b, 30c, An electron transport layer 30d, and an electron injection layer 30e.

상기 양극(18)과 음극(28)에 구동전압이 인가되면 상기 정공수송층(30b)을 통과한 정공과 상기 전자수송층(30d)을 통과한 전자가 발광층(30c)으로 이동되어 여기자를 형성하고, 그 결과 발광층(30c)이 가시광선을 발산하게 된다.When a driving voltage is applied to the anode 18 and the cathode 28, holes passing through the hole transport layer 30b and electrons passing through the electron transport layer 30d move to the light emitting layer 30c to form excitons, As a result, the light emitting layer 30c emits visible light.

유기발광다이오드 표시소자는 전술한 구조의 유기발광다이오드를 가지는 화소를 매트릭스 형태로 배열하고 그 화소들을 데이터전압과 스캔전압으로 선택적으로 제어함으로써 화상을 표시한다.The organic light emitting diode display device displays an image by arranging pixels having organic light emitting diodes of the above-described structure in a matrix form and selectively controlling the pixels with a data voltage and a scan voltage.

상기 유기발광다이오드 표시소자는 수동 매트릭스(passive matrix) 방식 또는 스위칭소자로써 TFT를 이용하는 능동 매트릭스 방식의 표시소자로 나뉘어진다. 이 중 상기 능동 매트릭스 방식은 능동소자인 TFT를 선택적으로 턴-온(turn on)시켜 화소를 선택하고 스토리지 커패시터(storage capacitor)에 유지되는 전압으로 화소의 발광을 유지한다.The organic light emitting diode display device is divided into a passive matrix type display device or an active matrix type display device using a TFT as a switching device. The active matrix method selectively turns on the TFT, which is an active element, to select a pixel and maintain the light emission of the pixel at a voltage held in a storage capacitor.

도 2는 일반적인 유기발광다이오드 표시소자에 있어, 하나의 화소에 대한 등가 회로도로써, 능동 매트릭스 방식의 유기발광다이오드 표시소자에 있어, 일반적인 2T1C(2개의 트랜지스터와 1개의 커패시터를 포함)의 화소에 대한 등가 회로도를 나타내고 있다.FIG. 2 is an equivalent circuit diagram for one pixel in a general organic light emitting diode display device. In FIG. 2, in an organic light emitting diode display device of an active matrix type, a typical 2T1C (including two transistors and one capacitor) And shows an equivalent circuit diagram.

상기 도 2를 참조하면, 능동 매트릭스 방식의 유기발광다이오드 표시소자의 화소는 유기발광다이오드(OLED), 서로 교차하는 데이터라인(DL)과 게이트라인(GL), 스위칭 TFT(SW), 구동 TFT(DR) 및 스토리지 커패시터(Cst)를 구비한다.2, the pixels of the active matrix type organic light emitting diode display device include an organic light emitting diode OLED, a data line DL and a gate line GL intersecting with each other, a switching TFT SW, a driving TFT DR and a storage capacitor Cst.

이때, 상기 스위칭 TFT(SW)는 게이트라인(GL)으로부터의 스캔펄스에 응답하여 턴-온됨으로써 자신의 소오스전극과 드레인전극 사이의 전류패스를 도통시킨다. 상기 스위칭 TFT(SW)의 온-타임기간 동안 데이터라인(DL)으로부터의 데이터전압은 스위칭 TFT(SW)의 소오스전극과 드레인전극을 경유하여 구동 TFT(DR)의 게이트전극과 스토리지 커패시터(Cst)에 인가된다.At this time, the switching TFT SW is turned on in response to a scan pulse from the gate line GL, thereby conducting a current path between the source electrode and the drain electrode. The data voltage from the data line DL during the on-time period of the switching TFT SW is supplied to the gate electrode of the driving TFT DR and the storage capacitor Cst through the source electrode and the drain electrode of the switching TFT SW, .

이때, 상기 구동 TFT(DR)는 자신의 게이트전극에 인가되는 데이터전압에 따라 상기 유기발광다이오드(OLED)에 흐르는 전류를 제어한다. 그리고, 스토리지 커패시터(Cst)는 데이터전압과 저전위 전원전압(VSS) 사이의 전압을 저장한 후, 한 프레임기간동안 일정하게 유지시킨다.At this time, the driving TFT DR controls a current flowing in the organic light emitting diode OLED according to a data voltage applied to its gate electrode. Then, the storage capacitor Cst stores the voltage between the data voltage and the low potential power supply voltage VSS, and keeps it constant for one frame period.

이와 같이 구성되는 유기발광다이오드 표시소자는 TFT의 액티브층으로 비정질 실리콘이나 다결정 실리콘을 사용하는데, 이중 상기 다결정 실리콘을 액티브층으로 사용한 다결정 실리콘 TFT는 도핑된 액티브층을 커패시터의 전극으로 이용하게 된다.The organic light emitting diode display device thus constructed uses amorphous silicon or polycrystalline silicon as an active layer of a TFT, and a polycrystalline silicon TFT using the polycrystalline silicon as an active layer uses a doped active layer as an electrode of a capacitor.

또한, 상기 다결정 실리콘 TFT를 이용한 배면발광(bottom emission) 방식의 유기발광다이오드 표시소자는 소자구조 및 신뢰성이 많이 검증된 방식이나 개구율 확보를 위해 TFT 디자인 선택이 제한적이다. 이 경우 외부 광의 영향을 차단하고자 액티브층 하부에 채널영역보다 크게 광차단막을 형성하여야 하며, 상기 광차단막과 신호 배선이 오버랩되는 경우 기생 커패시턴스가 발생하여 TFT의 동작에 영향을 주는 문제가 있다.In addition, the bottom emission type organic light emitting diode display device using the polycrystalline silicon TFT has a proven method of device structure and reliability, but the selection of the TFT design is limited in order to secure an aperture ratio. In this case, in order to block the influence of external light, a light shielding film should be formed under the active layer larger than the channel region. When the light shielding film overlaps with the signal wiring, parasitic capacitance is generated and affects the operation of the TFT.

본 발명은 상기한 문제를 해결하기 위한 것으로, 다결정 실리콘 박막 트랜지스터를 이용한 배면발광 방식의 유기발광다이오드 표시소자에 있어, 개구율이나 해상도를 향상시킨 유기발광다이오드 표시소자 및 그 제조방법을 제공하는데 목적이 있다.An object of the present invention is to provide an organic light emitting diode display device having improved aperture ratio and resolution in a rear emission type organic light emitting diode display device using a polycrystalline silicon thin film transistor and a manufacturing method thereof have.

본 발명의 다른 목적은 다결정 실리콘 박막 트랜지스터를 이용한 배면발광 방식의 유기발광다이오드 표시소자에 있어, 신호 배선에 의한 광차단막의 커플링 문제를 방지하여 박막 트랜지스터의 신뢰성을 향상시킨 유기발광다이오드 표시소자 및 그 제조방법을 제공하는데 있다.It is another object of the present invention to provide an organic light emitting diode display device which improves the reliability of a thin film transistor by preventing a problem of coupling of a light blocking film by a signal wiring in an organic light emitting diode display device of a back light emitting type using a polycrystalline silicon thin film transistor And a manufacturing method thereof.

기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the following description of the invention and the claims.

상기한 목적을 달성하기 위하여, 본 발명의 유기발광다이오드 표시소자는 TFT부와 커패시터 형성부로 구분되는 기판; 상기 기판의 TFT부와 커패시터 형성부에 각각 형성된 광차단막과 제 1 유지전극; 상기 광차단막과 제 1 유지전극이 형성된 기판 위에 형성된 버퍼막; 상기 버퍼막 위에 형성되되, 상기 기판의 TFT부와 커패시터 형성부에 각각 형성된 액티브층과 제 2 유지전극; 상기 액티브층과 제 2 유지전극이 형성된 기판 위에 형성된 게이트절연막; 상기 게이트절연막 위에 형성되되, 상기 기판의 TFT부와 커패시터 형성부에 각각 형성된 게이트전극과 제 3 유지전극; 상기 게이트전극과 제 3 유지전극이 형성된 기판 위에 형성된 층간절연막; 상기 층간절연막 위에 형성되되, 상기 기판의 TFT부와 커패시터 형성부에 각각 형성된 소오스/드레인전극과 제 4 유지전극을 포함하는 구동 전압라인; 및 상기 소오스/드레인전극과 상기 제 4 유지전극을 포함하는 구동 전압라인이 형성된 기판 위에 형성된 보호막을 포함하며, 상기 제 1, 제 2, 제 3, 제 4 유지전극은 서로 중첩하되, 상기 제 1 유지전극과 제 3 유지전극이 서로 연결되는 동시에 상기 제 2 유지전극과 제 4 유지전극이 서로 연결되어 삼중 병렬 구조의 커패시터를 구성하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an organic light emitting diode display device including: a substrate divided into a TFT portion and a capacitor forming portion; A light shielding film and a first sustain electrode respectively formed on the TFT portion and the capacitor formation portion of the substrate; A buffer layer formed on the substrate on which the light shielding film and the first sustain electrode are formed; An active layer and a second sustain electrode formed on the buffer layer and formed on the TFT portion and the capacitor formation portion of the substrate, respectively; A gate insulating film formed on the substrate on which the active layer and the second sustain electrode are formed; A gate electrode and a third sustain electrode formed on the gate insulating film and formed in the TFT portion and the capacitor forming portion of the substrate, respectively; An interlayer insulating film formed on the substrate on which the gate electrode and the third sustain electrode are formed; A driving voltage line formed on the interlayer insulating film and including a source / drain electrode and a fourth sustain electrode respectively formed in the TFT portion and the capacitor forming portion of the substrate; And a protective film formed on a substrate on which a driving voltage line including the source / drain electrode and the fourth sustain electrode is formed, wherein the first, second, third, and fourth sustain electrodes overlap each other, The sustain electrode and the third sustain electrode are connected to each other, and the second sustain electrode and the fourth sustain electrode are connected to each other to constitute a capacitor having a triple parallel structure.

이때, 상기 광차단막은 그 상부의 상기 액티브층을 가리도록 형성되어 있는 것을 특징으로 한다.In this case, the light shielding film is formed so as to cover the active layer above the light shielding film.

상기 액티브층은 다결정 실리콘으로 이루어지며, 상기 제 2 유지전극은 도핑된 다결정 실리콘으로 이루어진 것을 특징으로 한다.The active layer is made of polycrystalline silicon and the second sustain electrode is made of doped polycrystalline silicon.

상기 광차단막과 제 1 유지전극은 알루미늄(Al)이나 알루미늄 합금(Al alloy)의 알루미늄 계열 금속, 은(Ag)이나 은 합금의 은 계열 금속, 구리(Cu)나 구리 합금의 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금의 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti)의 불투명 도전물질로 이루어진 것을 특징으로 한다.The light shielding film and the first sustain electrode may be formed of an aluminum-based metal of aluminum (Al) or an aluminum alloy, a silver-based metal of silver (Ag) or a silver alloy, a copper-based metal of copper (Cu) (Mo), a molybdenum-based metal of a molybdenum alloy, chromium (Cr), tantalum (Ta), and titanium (Ti).

상기 제 1 유지전극은 제 1 콘택 홀을 통해 그 상부의 상기 제 3 유지전극과 전기적으로 연결되는 것을 특징으로 한다.And the first sustain electrode is electrically connected to the third sustain electrode on the first contact hole through the first contact hole.

상기 광차단막은 연결 홀을 통해 상기 구동 전압라인과 전기적으로 연결되는 것을 특징으로 한다.And the light blocking film is electrically connected to the driving voltage line through a connection hole.

본 발명의 유기발광다이오드 표시소자의 제조방법은 TFT부와 커패시터 형성부로 구분되는 기판을 제공하는 단계; 상기 기판의 TFT부와 커패시터 형성부에 각각 광차단막과 제 1 유지전극을 형성하는 단계; 상기 광차단막과 제 1 유지전극이 형성된 기판 위에 버퍼막을 형성하는 단계; 상기 버퍼막 위에 형성하되, 상기 기판의 TFT부와 커패시터 형성부에 각각 액티브층과 제 2 유지전극을 형성하는 단계; 상기 액티브층과 제 2 유지전극이 형성된 기판 위에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 형성하되, 상기 기판의 TFT부와 커패시터 형성부에 각각 게이트전극과 제 3 유지전극을 형성하는 단계; 상기 게이트전극과 제 3 유지전극이 형성된 기판 위에 층간절연막을 형성하는 단계; 상기 층간절연막 위에 형성하되, 상기 기판의 TFT부와 커패시터 형성부에 각각 소오스/드레인전극과 제 4 유지전극을 포함하는 구동 전압라인을 형성하는 단계; 및 상기 소오스/드레인전극과 상기 제 4 유지전극을 포함하는 구동 전압라인이 형성된 기판 위에 보호막을 형성하는 단계를 포함하며, 상기 제 1, 제 2, 제 3, 제 4 유지전극은 서로 중첩하게 형성하되, 상기 제 1 유지전극과 제 3 유지전극이 서로 연결되는 동시에 상기 제 2 유지전극과 제 4 유지전극이 서로 연결되어 삼중 병렬 구조의 커패시터를 구성하는 것을 특징으로 한다. A method of manufacturing an organic light emitting diode display device according to the present invention includes: providing a substrate separated from a TFT portion and a capacitor forming portion; Forming a light shielding film and a first sustain electrode on the TFT portion and the capacitor forming portion of the substrate, respectively; Forming a buffer layer on the substrate on which the light shielding film and the first sustain electrode are formed; Forming an active layer and a second sustain electrode on the TFT portion and the capacitor forming portion of the substrate, respectively, on the buffer layer; Forming a gate insulating film on the substrate on which the active layer and the second sustain electrode are formed; Forming a gate electrode and a third sustain electrode on the TFT portion and the capacitor forming portion of the substrate, respectively, over the gate insulating layer; Forming an interlayer insulating film on the substrate on which the gate electrode and the third sustain electrode are formed; Forming a driving voltage line on the interlayer insulating film, the driving voltage line including a source / drain electrode and a fourth sustain electrode on a TFT portion and a capacitor forming portion of the substrate, respectively; And forming a protective layer on a substrate on which a driving voltage line including the source / drain electrode and the fourth sustain electrode is formed, wherein the first, second, third, and fourth sustain electrodes are formed to overlap each other The first sustain electrode and the third sustain electrode are connected to each other, and the second sustain electrode and the fourth sustain electrode are connected to each other to form a capacitor having a triple parallel structure.

이때, 상기 광차단막은 그 상부의 상기 액티브층을 가리도록 형성하는 것을 특징으로 한다.In this case, the light shielding film is formed so as to cover the active layer above the light shielding film.

상기 액티브층은 다결정 실리콘으로 형성하며, 상기 제 2 유지전극은 도핑된 다결정 실리콘으로 형성하는 것을 특징으로 한다.Wherein the active layer is formed of polycrystalline silicon and the second sustain electrode is formed of doped polycrystalline silicon.

상기 광차단막과 제 1 유지전극은 알루미늄이나 알루미늄 합금의 알루미늄 계열 금속, 은이나 은 합금의 은 계열 금속, 구리나 구리 합금의 구리 계열 금속, 몰리브덴이나 몰리브덴 합금의 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄의 불투명 도전물질로 형성하는 것을 특징으로 한다.The light shielding film and the first sustain electrode may be formed of a metal such as aluminum or aluminum alloy, a silver-based metal such as silver or silver alloy, a copper-based metal such as copper or copper alloy, a molybdenum-based metal such as molybdenum or molybdenum alloy, chromium, tantalum, titanium Of the opaque conductive material.

상기 제 1 유지전극은 제 1 콘택 홀을 통해 그 상부의 상기 제 3 유지전극과 전기적으로 연결되는 것을 특징으로 한다.And the first sustain electrode is electrically connected to the third sustain electrode on the first contact hole through the first contact hole.

상기 광차단막은 연결 홀을 통해 상기 구동 전압라인과 전기적으로 연결되는 것을 특징으로 한다.And the light blocking film is electrically connected to the driving voltage line through a connection hole.

상술한 바와 같이, 본 발명에 따른 유기발광다이오드 표시소자 및 그 제조방법은 다결정 실리콘 박막 트랜지스터를 이용한 배면발광 방식의 유기발광다이오드 표시소자에 있어, TFT부 하부의 광차단막과 동일한 도전막을 커패시터의 전극으로 사용함으로써 동일한 화소 면적에서 커패시터의 용량을 증가시킬 수 있게 된다. 그 결과 개구율이나 해상도를 향상시킬 수 있는 효과를 제공한다.As described above, in the organic light emitting diode display device according to the present invention and the method of manufacturing the same, the same conductive film as that of the light shielding film under the TFT portion is formed in the backlight emission type organic EL display device using the polycrystalline silicon thin film transistor, The capacity of the capacitor can be increased in the same pixel area. As a result, the aperture ratio and the resolution can be improved.

또한, 본 발명에 따른 유기발광다이오드 표시소자 및 그 제조방법은 상기 커패시터의 전극을 상부 도전층과 연결시켜 신호 배선에 의한 광차단막의 커플링 문제를 방지함으로써 박막 트랜지스터의 신뢰성을 향상시킬 수 있는 효과를 제공한다.Further, the organic light emitting diode display device and the method of manufacturing the same according to the present invention can improve the reliability of the thin film transistor by preventing the coupling problem of the light blocking film by connecting the electrode of the capacitor to the upper conductive layer, Lt; / RTI >

도 1은 일반적인 유기발광다이오드 표시소자의 발광원리를 설명하는 다이어그램.
도 2는 일반적인 유기발광다이오드 표시소자에 있어, 하나의 화소에 대한 등가 회로도.
도 3은 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시소자의 화소구조를 개략적으로 나타내는 평면도.
도 4는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시소자의 A-A'선에 따른 단면을 개략적으로 나타내는 도면.
도 5a 내지 도 5h는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 평면도.
도 6a 내지 도 6h는 상기 도 4에 도시된 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 단면도.
도 7은 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시소자의 화소구조를 개략적으로 나타내는 평면도.
도 8은 상기 도 7에 도시된 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시소자의 B-B'선에 따른 단면을 개략적으로 나타내는 도면.
도 9a 내지 도 9h는 상기 도 7에 도시된 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 평면도.
도 10a 내지 도 10h는 상기 도 8에 도시된 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 단면도.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram for explaining the principle of light emission of a general organic light emitting diode display element. FIG.
FIG. 2 is an equivalent circuit diagram for one pixel in a general organic light emitting diode display device. FIG.
3 is a plan view schematically showing a pixel structure of an organic light emitting diode display device according to a first embodiment of the present invention.
FIG. 4 is a cross-sectional view taken along the line A-A 'of the organic light emitting diode display device according to the first embodiment of the present invention shown in FIG. 3; FIG.
5A to 5H are plan views sequentially illustrating a method of manufacturing an organic light emitting diode display device according to a first embodiment of the present invention shown in FIG.
6A to 6H are sectional views sequentially illustrating a method of manufacturing an organic light emitting diode display device according to a first embodiment of the present invention shown in FIG.
7 is a plan view schematically showing a pixel structure of an organic light emitting diode display device according to a second embodiment of the present invention.
FIG. 8 is a cross-sectional view taken along the line B-B 'of FIG. 7 illustrating an organic light emitting diode display device according to a second embodiment of the present invention. FIG.
9A to 9H are plan views sequentially illustrating a method of manufacturing an organic light emitting diode display device according to a second embodiment of the present invention shown in FIG.
10A to 10H are sectional views sequentially showing a method of manufacturing an organic light emitting diode display device according to a second embodiment of the present invention shown in FIG.

이하, 첨부한 도면을 참조하여 본 발명에 따른 유기발광다이오드 표시소자 및 그 제조방법의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, exemplary embodiments of an organic light emitting diode display device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

도 3은 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시소자의 화소구조를 개략적으로 나타내는 평면도이다.3 is a plan view schematically showing a pixel structure of an organic light emitting diode display device according to a first embodiment of the present invention.

이때, 상기 도 3은 2개의 트랜지스터와 1개의 커패시터를 포함하는 2T1C의 서브-화소를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 트랜지스터와 커패시터의 개수 및 배치구조에 관계없이 적용 가능하다.Although FIG. 3 illustrates a 2T1C sub-pixel including two transistors and one capacitor, the present invention is not limited thereto, and the present invention can be applied to a number of transistors and capacitors, It is applicable regardless.

도 4는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시소자의 A-A'선에 따른 단면을 개략적으로 나타내는 도면으로써, 배면발광 방식으로 동작하는 유기발광다이오드 표시소자의 TFT부 및 커패시터 형성부를 나타내고 있다.FIG. 4 is a cross-sectional view of the organic light emitting diode display device according to the first embodiment of the present invention shown in FIG. 3, taken along line A-A ' And a capacitor forming portion.

이때, 상기 도 3 및 도 4에 도시된 트랜지스터는 P 타입 박막 트랜지스터를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, N 타입 박막 트랜지스터를 이용할 수도 있다.3 and 4 illustrate a P-type thin film transistor as an example, but the present invention is not limited thereto, and an N-type thin film transistor may be used.

도면에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시소자는 투명한 유리 또는 플라스틱 등의 절연물질로 이루어진 기판(110) 위에 버퍼층(115a)이 형성되고, 그 위에 다결정 실리콘으로 이루어진 제 1 액티브층(124) 및 제 2 액티브층(124a)이 형성되어 있다.As shown in the figure, the organic light emitting diode display device according to the first embodiment of the present invention includes a buffer layer 115a formed on a substrate 110 made of an insulating material such as transparent glass or plastic, The first active layer 124 and the second active layer 124a are formed.

이와 같이 상기 본 발명의 제 1 실시예는 상기 제 1 액티브층(124) 및 제 2 액티브층(124a)이 다결정 실리콘으로 이루어진 것을 특징으로 하며, 이 경우 외부 광에 의해 TFT의 특성이 영향을 받는 것을 차단하기 위해 채널영역 하부에 광차단막(light shielding layer)(105, 105a)을 형성하게 된다.As described above, the first embodiment of the present invention is characterized in that the first active layer 124 and the second active layer 124a are made of polycrystalline silicon. In this case, the characteristics of the TFT are affected by external light A light shielding layer 105 or 105a is formed under the channel region.

즉, 상기 본 발명의 제 1 실시예는 TFT부에 형성된 상기 제 1 액티브층(124) 및 제 2 액티브층(124a) 하부에 상기 제 1 액티브층(124) 및 제 2 액티브층(124a)을 가리도록 광차단막(105, 105a)이 형성되어 있는 것을 특징으로 한다.That is, in the first embodiment of the present invention, the first active layer 124 and the second active layer 124a are formed under the first active layer 124 and the second active layer 124a formed in the TFT portion And a light blocking film (105, 105a) is formed so as to cover the light blocking film (105, 105a).

이때, 상기 TFT부에 형성된 상기 광차단막(105, 105a) 및 액티브층(124, 124a)을 이용하여 커패시터 형성부에 각각 제 1 유지전극(storage electrode)(106) 및 제 2 유지전극(125)을 형성하게 된다.At this time, a first storage electrode 106 and a second storage electrode 125 are formed on the capacitor forming portion using the light blocking films 105 and 105a and the active layers 124 and 124a formed on the TFT portion, .

상기 광차단막(105, 105a) 및 제 1 유지전극(106)은 알루미늄(Al)이나 알루미늄 합금(Al alloy) 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti)과 같은 저저항 불투명 도전물질로 형성할 수 있다.The light shielding films 105 and 105a and the first sustain electrode 106 may be formed of an aluminum-based metal such as aluminum or an aluminum alloy, a metal such as silver or a silver alloy, Copper, or a copper alloy, a molybdenum-based metal such as molybdenum (Mo) or molybdenum alloy, or a low-resistance opaque conductive material such as chromium (Cr), tantalum (Ta), or titanium (Ti).

그리고, 상기 제 1 액티브층(124) 및 제 2 액티브층(124a)을 포함하는 기판(110) 위에는 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2) 등으로 이루어진 게이트절연막(115b)이 형성되어 있으며, 그 위에 제 1 게이트전극(121)을 포함하는 게이트라인(116) 및 제 2 게이트전극(121a)을 포함하는 제 3 유지전극(126)이 형성되어 있다.In addition, the first active layer 124 and the second active layer (124a), a gate insulating film (115b) made of a substrate 110 formed on the silicon nitride film (SiNx) or silicon oxide (SiO 2), such as including a is formed, and A gate line 116 including a first gate electrode 121 and a third sustain electrode 126 including a second gate electrode 121a are formed thereon.

이때, 상기 제 1 게이트전극(121) 및 제 2 게이트전극(121a)은 각각 상기 제 1 액티브층(124) 및 제 2 액티브층(124a) 상부에 위치한다.At this time, the first gate electrode 121 and the second gate electrode 121a are located above the first active layer 124 and the second active layer 124a, respectively.

상기 게이트라인(116)은 게이트 신호를 전달하며 가로 방향으로 뻗어 있다. 이때, 상기 게이트라인(116)은 다른 층 또는 외부 구동회로(미도시)와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 포함하며, 상기 제 1 게이트전극(121)은 상기 게이트라인(116)으로부터 위로 뻗어 있다. 게이트 신호를 생성하는 게이트 구동회로가 기판(110) 위에 집적되어 있는 경우 상기 게이트라인(116)이 연장되어 게이트 구동회로와 직접 연결될 수 있다.The gate line 116 transmits a gate signal and extends in the horizontal direction. Here, the gate line 116 includes an end portion (not shown) having a large area for connection to another layer or an external driving circuit (not shown), and the first gate electrode 121 is connected to the gate line 116 ). The gate line 116 may extend and be directly connected to the gate drive circuit when a gate drive circuit for generating a gate signal is integrated on the substrate 110. [

상기 제 3 유지전극(126)은 상기 게이트라인(116)과 분리되어 있으며, 그 하부의 상기 제 1 유지전극(106) 및 제 2 유지전극(125)과 중첩된다.The third sustain electrode 126 is separated from the gate line 116 and overlaps the first sustain electrode 106 and the second sustain electrode 125 below the third sustain electrode 126.

상기 제 1 게이트전극(121)을 포함하는 게이트라인(116) 및 제 2 게이트전극(121a)을 포함하는 제 3 유지전극(126) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(inter insulation layer)(115c)이 형성되어 있으며, 그 위에 데이터라인(117)과 구동 전압라인(119)과 제 1 소오스/드레인전극(122, 123) 및 제 2 소오스/드레인전극(122a, 123a)이 형성되어 있다.An inter insulation layer made of a silicon nitride film or a silicon oxide film or the like is formed on the third sustain electrode 126 including the gate line 116 including the first gate electrode 121 and the second gate electrode 121a, A data line 117, a driving voltage line 119, first source / drain electrodes 122 and 123, and second source / drain electrodes 122a and 123a are formed thereon .

상기 데이터라인(117)은 데이터 신호를 전달하며, 세로 방향으로 뻗어 상기 게이트라인(116)과 교차하여 화소영역을 정의한다. 이때, 상기 데이터라인(117)은 제 1 게이트전극(121)을 향하여 뻗은 제 1 소오스전극(122)과 다른 층 또는 외부 구동회로(미도시)와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 포함한다. 데이터 신호를 생성하는 데이터 구동회로가 기판(110) 위에 집적되어 있는 경우, 상기 데이터라인(117)이 연장되어 데이터 구동회로와 직접 연결될 수 있다.The data line 117 transmits a data signal and extends in the vertical direction to intersect the gate line 116 to define a pixel region. At this time, the data line 117 is connected to the first source electrode 122 extending toward the first gate electrode 121 and the end portion (not shown) having a large area for connection to another layer or an external driver circuit (not shown) . When the data driving circuit for generating the data signal is integrated on the substrate 110, the data line 117 may be extended and directly connected to the data driving circuit.

상기 구동 전압라인(119)은 구동 전압을 전달하며 세로 방향으로 뻗어 상기 게이트라인(116)과 교차한다. 이때, 상기 구동 전압라인(119)은 제 2 게이트전극(121a)을 향하여 뻗은 제 2 소오스전극(122a)을 포함한다. 상기 구동 전압라인(119)의 일부는 커패시터 형성부로 연장되어 제 4 유지전극(127)을 구성하며, 상기 제 4 유지전극(127)은 상기 제 1 유지전극(106)과 제 2 유지전극(125) 및 제 3 유지전극(126)과 중첩하며, 서로 연결될 수 있다. 일 예로, 상기 제 1 유지전극(106)과 제 3 유지전극(126)이 제 1 콘택홀(140a)을 통해 서로 연결되는 한편, 상기 제 2 유지전극(125)과 제 4 유지전극(127)이 제 5 콘택홀(140e)을 통해 서로 연결될 수 있다.The driving voltage line 119 transmits a driving voltage and extends in the longitudinal direction to intersect the gate line 116. At this time, the driving voltage line 119 includes a second source electrode 122a extending toward the second gate electrode 121a. A portion of the driving voltage line 119 extends to the capacitor forming portion to constitute a fourth sustaining electrode 127. The fourth sustaining electrode 127 is connected to the first sustaining electrode 106 and the second sustaining electrode 125 And the third sustain electrodes 126, and can be connected to each other. The first sustain electrode 106 and the third sustain electrode 126 are connected to each other through the first contact hole 140a while the second sustain electrode 125 and the fourth sustain electrode 127 are connected to each other, May be connected to each other through the fifth contact hole 140e.

이때, 상기 제 1 소오스전극(122)과 제 1 드레인전극(123)은 상기 제 1 게이트전극(121)을 중심으로 서로 마주보고, 상기 제 2 소오스전극(122a)과 제 2 드레인전극(123a)은 상기 제 2 게이트전극(121a)을 중심으로 실질적으로 서로 마주본다.The first source electrode 122 and the first drain electrode 123 face each other with respect to the first gate electrode 121 and the second source electrode 122a and the second drain electrode 123a face each other. Substantially face each other around the second gate electrode 121a.

또한, 상기 제 1 소오스/드레인전극(122, 123)은 제 2 콘택홀(140b)을 통해 상기 제 1 액티브층(124)의 소오스/드레인영역에 전기적으로 접속하며, 상기 제 2 소오스/드레인전극(122a, 123a)은 제 3 콘택홀(140c)을 통해 상기 제 2 액티브층(124a)의 소오스/드레인영역에 전기적으로 접속하게 된다.The first source / drain electrodes 122 and 123 are electrically connected to a source / drain region of the first active layer 124 through a second contact hole 140b. The first source / The first and second contact holes 122a and 123a are electrically connected to the source / drain region of the second active layer 124a through the third contact hole 140c.

또한, 상기 제 1 드레인전극(123)은 상기 층간절연막(115c)에 형성된 제 4 콘택홀(140d)을 통해 상기 제 2 게이트전극(121a)과 전기적으로 연결되게 된다.The first drain electrode 123 is electrically connected to the second gate electrode 121a through a fourth contact hole 140d formed in the interlayer insulating layer 115c.

상기 데이터라인(117)과 구동 전압라인(119)과 제 4 유지전극(127)과 제 1 소오스/드레인전극(122, 123) 및 제 2 소오스/드레인전극(122a, 123a)이 형성된 기판(110) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 보호막(115d)이 형성되어 있다.The substrate 110 having the data line 117, the driving voltage line 119, the fourth sustain electrode 127, the first source / drain electrodes 122 and 123, and the second source / drain electrodes 122a and 123a is formed. A protective film 115d made of a silicon nitride film, a silicon oxide film or the like is formed.

이때, 상기 보호막(115d)에는 상기 제 2 소오스전극(122a)을 노출시키는 제 6 콘택홀(140f)이 형성되어 있다.At this time, a sixth contact hole 140f exposing the second source electrode 122a is formed in the protection film 115d.

그리고, 상기 보호막(115d) 위에는 화소전극(118)이 형성되어 있다. 상기 화소전극(118)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전물질이나 알루미늄, 은 또는 그 합금 등의 반사성 도전물질로 이루어질 수 있다.A pixel electrode 118 is formed on the passivation layer 115d. The pixel electrode 118 may be formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) or a reflective conductive material such as aluminum, silver or an alloy thereof. Lt; / RTI >

이때, 양극인 상기 화소전극(118)은 상기 제 6 콘택홀(140f)을 통해 상기 제 2 소오스전극(122a)과 전기적으로 접속하게 된다.At this time, the pixel electrode 118, which is an anode, is electrically connected to the second source electrode 122a through the sixth contact hole 140f.

상기 화소전극(118)이 형성된 기판(110) 위에는 격벽(partition)(미도시)이 형성되어 있다. 이때, 상기 격벽은 화소전극(118) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 상기 격벽은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 격벽은 차광부재의 역할을 하게 된다.A partition (not shown) is formed on the substrate 110 on which the pixel electrode 118 is formed. At this time, the barrier ribs surround the edges of the pixel electrode 118 to define openings and are made of an organic insulating material or an inorganic insulating material. The partition may also be made of a photosensitizer containing a black pigment, in which case the partition serves as a light shielding member.

상기 격벽이 형성된 기판(110) 위에는 유기발광층(미도시)이 형성되어 있다.An organic light emitting layer (not shown) is formed on the substrate 110 on which the barrier ribs are formed.

이때, 상기 유기발광층은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)을 포함하는 다층 구조를 가질 수 있다. 상기 부대층에는 전자와 정공의 균형을 맞추기 위한 전자수송층 및 정공수송층과 전자와 정공의 주입을 강화하기 위한 전자주입층 및 정공주입층 등이 있다.At this time, the organic light emitting layer may have a multi-layer structure including an auxiliary layer for improving the light emitting efficiency of the light emitting layer in addition to the light emitting layer. The sub-layer includes an electron transport layer and a hole transport layer for balancing electrons and holes, and an electron injection layer and a hole injection layer for enhancing injection of electrons and holes.

상기 유기발광층 위에는 음극인 공통전극(common electrode)(128)이 형성되어 있다. 이때, 상기 공통전극(128)은 공통 전압을 인가 받으며, 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄, 은 등을 포함하는 반사성 도전물질 또는 ITO, IZO 등의 투명한 도전물질로 이루어질 수 있다.A common electrode 128, which is a cathode, is formed on the organic light emitting layer. At this time, the common electrode 128 receives a common voltage and is formed of a reflective conductive material including calcium (Ca), barium (Ba), magnesium (Mg), aluminum, silver, etc. or a transparent conductive material such as ITO or IZO Lt; / RTI >

이와 같이 구성되는 유기발광다이오드 표시소자에서, 상기 게이트라인(116)에 연결되어 있는 제 1 게이트전극(121) 및 상기 데이터라인(117)에 연결되어 있는 제 1 소오스전극(122)과 제 1 드레인전극(123)은 제 1 액티브층(124)과 함께 스위칭 박막 트랜지스터(switching TFT)를 구성한다. 그리고, 상기 제 1 드레인전극(123)에 연결되어 있는 제 2 게이트전극(121a)과 상기 구동 전압라인(119)에 연결되어 있는 제 2 소오스전극(122a) 및 상기 화소전극(118)에 연결되어 있는 제 2 드레인전극(123a)은 제 2 액티브층(124a)과 함께 구동 박막 트랜지스터(driving TFT)를 구성한다.In the organic light emitting diode display device having such a structure, a first gate electrode 121 connected to the gate line 116, a first source electrode 122 connected to the data line 117, The electrode 123 together with the first active layer 124 constitute a switching thin film transistor (switching TFT). A second gate electrode 121a connected to the first drain electrode 123 and a second source electrode 122a connected to the driving voltage line 119 are connected to the pixel electrode 118, And the second drain electrode 123a together with the second active layer 124a constitute a driving TFT.

또한, 상기 화소전극(118)과 유기발광층 및 공통전극(128)은 유기발광다이오드를 구성하며, 서로 중첩하는 상기 제 1 유지전극(106), 제 2 유지전극(125), 제 3 유지전극(126) 및 제 4 유지전극(127)은 병렬 구조의 커패시터를 구성하게 된다.The pixel electrode 118, the organic light emitting layer, and the common electrode 128 constitute an organic light emitting diode, and the first sustain electrode 106, the second sustain electrode 125, 126 and the fourth sustain electrode 127 constitute a capacitor having a parallel structure.

이와 같이 본 발명의 제 1 실시예는 외부 광을 차단하기 위해 TFT부 하부에 광차단막(105, 105a)을 형성하고, 상기 광차단막(105, 105a)의 도전막을 이용하여 커패시터 형성부에 커패시터의 전극인 제 1 유지전극(106)으로 사용함으로써 삼중 병렬 구조의 커패시터를 구성할 수 있게 되며, 이는 기존 이중 병렬 구조의 커패시터에 비해 커패시터 용량이 증가하는 결과를 가져오게 된다. 이에 따라 동일한 화소 면적에 대해 커패시터의 면적, 즉 커패시터 형성부의 면적을 줄일 수 있어 개구율을 향상시킬 수 있게 된다.As described above, in the first embodiment of the present invention, the light shielding films 105 and 105a are formed under the TFT portions to shield external light, and the conductive films of the light shielding films 105 and 105a are used to form a capacitor A triple parallel structure capacitor can be constructed by using the first sustain electrode 106 as an electrode, which results in an increase in the capacitance of the capacitor compared to a conventional double parallel structure capacitor. Accordingly, the area of the capacitor, that is, the area of the capacitor forming portion, can be reduced with respect to the same pixel area, and the aperture ratio can be improved.

이하, 상기와 같이 구성되는 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing an organic light emitting diode display device according to a first embodiment of the present invention will be described in detail with reference to the drawings.

도 5a 내지 도 5h는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 평면도이다.5A to 5H are plan views sequentially illustrating a method of manufacturing an organic light emitting diode display device according to a first embodiment of the present invention shown in FIG.

도 6a 내지 도 6h는 상기 도 4에 도시된 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 단면도로써, 설명의 편의를 위해 스위칭 박막 트랜지스터를 포함하는 TFT부 및 커패시터 형성부의 제조방법을 나타내고 있다.6A to 6H are cross-sectional views sequentially illustrating a method of manufacturing an organic light emitting diode display device according to a first embodiment of the present invention shown in FIG. 4. Referring to FIG. 6A, a TFT portion including a switching thin film transistor And shows a manufacturing method of the capacitor forming portion.

도 5a 및 도 6a에 도시된 바와 같이, 투명한 유리 또는 플라스틱 등의 절연물질로 이루어진 기판(110) 위에 광차단막(105, 105a)과 제 1 유지전극(106)을 형성한다.As shown in FIGS. 5A and 6A, the light shielding films 105 and 105a and the first sustain electrode 106 are formed on a substrate 110 made of an insulating material such as transparent glass or plastic.

이때, 상기 광차단막(105, 105a)과 제 1 유지전극(106)은 제 1 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정을 통해 선택적으로 패터닝하여 형성하게 된다.At this time, the light shielding films 105 and 105a and the first sustain electrode 106 are formed by selectively depositing a first conductive film on the entire surface of the substrate 110 and then patterning the same through a photolithography process.

여기서, 상기 제 1 도전막으로 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄과 같은 저저항 불투명 도전물질을 이용할 수 있다.Here, the first conductive film may be formed of an aluminum-based metal such as aluminum or an aluminum alloy, a silver or silver alloy, a series metal, a copper-based metal such as copper or a copper alloy, a molybdenum-based metal such as molybdenum or molybdenum alloy, chromium, tantalum, The same low resistance opaque conductive material can be used.

그리고, 상기 제 1 유지전극(106)은 직사각형 형태로 형성할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.The first sustain electrodes 106 may be formed in a rectangular shape, but the present invention is not limited thereto.

다음으로, 도 5b 및 도 6b에 도시된 바와 같이, 상기 광차단막(105, 105a)과 제 1 유지전극(106)이 형성된 기판(110) 위에 버퍼막(buffer layer)(115a)과 실리콘 박막(미도시)을 형성한다.5B and 6B, a buffer layer 115a and a silicon thin film (not shown) are formed on the substrate 110 on which the light shielding films 105 and 105a and the first sustain electrode 106 are formed, (Not shown).

이때, 상기 버퍼막(115a)은 상기 기판(110) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정 중에 상부 층으로 침투하는 것을 차단하는 역할을 한다.At this time, the buffer layer 115a serves to prevent impurities such as sodium (Na) present in the substrate 110 from penetrating into the upper layer during the process.

상기 실리콘 박막은 비정질 실리콘 또는 다결정 실리콘으로 형성할 수 있으나, 상기 제 1 실시예에서는 다결정 실리콘을 이용하여 박막 트랜지스터를 구성한 경우를 예를 들어 나타내고 있다. 이때, 상기 다결정 실리콘은 기판(110) 위에 비정질 실리콘을 증착한 후 여러 가지 결정화 방식을 이용하여 형성할 수 있으며, 이를 설명하면 다음과 같다.The silicon thin film may be formed of amorphous silicon or polycrystalline silicon. In the first embodiment, a thin film transistor is formed using polycrystalline silicon, for example. Here, the polycrystalline silicon may be formed by depositing amorphous silicon on the substrate 110 using various crystallization methods.

먼저, 비정질 실리콘은 여러 가지 방법으로 증착할 수 있으며, 상기 비정질 실리콘을 증착하는 대표적인 방법으로는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD)방법과 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)방법이 있다.First, amorphous silicon can be deposited by various methods. Typical methods for depositing the amorphous silicon include a low pressure chemical vapor deposition (LPCVD) method and a plasma enhanced chemical vapor deposition (CVD) method. PECVD) method.

상기 비정질 실리콘을 결정화하는 방법으로는 크게 비정질 실리콘을 고온 요로(furnace)에서 열처리하는 고상 결정화(Solid Phase Crystallization; SPC)방법과 레이저를 이용하는 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA)방법이 있다.As a method of crystallizing the amorphous silicon, there are a solid phase crystallization (SPC) method and an excimer laser annealing (ELA) method using amorphous silicon in a high temperature furnace.

상기 레이저 결정화로는 펄스(pulse) 형태의 레이저를 이용한 엑시머 레이저 어닐링방법이 주로 이용되나, 그레인(grain)을 수평방향으로 성장시켜 결정화특성을 향상시킨 순차적 수평결정화(Sequential Lateral Solidification; SLS)방법을 이용할 수도 있다.Although the excimer laser annealing method using a pulse type laser is mainly used as the laser crystallization method, a sequential lateral solidification (SLS) method in which grains are grown in a horizontal direction to improve crystallization characteristics It can also be used.

이후, 포토리소그래피공정을 통해 상기 실리콘 박막을 선택적으로 제거함으로써 상기 다결정 실리콘으로 이루어진 제 1 액티브층(124)과 제 2 액티브층(124a)을 형성한다.Thereafter, the silicon thin film is selectively removed through a photolithography process to form the first active layer 124 and the second active layer 124a made of the polycrystalline silicon.

이때, 상기 제 1 유지전극(106)이 형성된 커패시터 형성부에는 상기 제 1 유지전극(106)과 중첩하도록 제 2 유지전극(125)을 형성하게 된다. 이때, 상기 제 2 유지전극(125)은 커패시터의 전극을 구성하기 위해 다결정 실리콘에 도핑을 하여 사용하게 된다.At this time, a second sustain electrode 125 is formed on the capacitor forming portion where the first sustain electrode 106 is formed to overlap with the first sustain electrode 106. At this time, the second sustain electrode 125 is doped to polycrystalline silicon to form an electrode of a capacitor.

다음으로, 도 5c 및 도 6c에 도시된 바와 같이, 상기 제 1 액티브층(124)과 제 2 액티브층(124a) 및 제 2 유지전극(125)이 형성된 기판(110) 위에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 게이트절연막(115b)을 형성한 후, 포토리소그래피공정을 통해 선택적으로 패터닝하여 상기 제 1 유지전극(106)의 일부를 노출시키는 제 1 콘택홀(140a)을 형성한다.5C and 6C, a silicon nitride film or a silicon oxide film (not shown) is formed on the substrate 110 on which the first active layer 124, the second active layer 124a and the second sustain electrode 125 are formed, And then selectively patterned through a photolithography process to form a first contact hole 140a exposing a part of the first sustain electrode 106. The first contact hole 140a is formed to expose a part of the first sustain electrode 106. [

그리고, 도 5d 및 도 6d에 도시된 바와 같이, 상기 게이트절연막(115b) 위에 제 1 게이트전극(121)을 포함하는 게이트라인(116) 및 제 2 게이트전극(121a)을 포함하는 제 3 유지전극(126)을 형성한다.5D and 6D, a gate line 116 including a first gate electrode 121 and a third sustain electrode 121 including a second gate electrode 121a are formed on the gate insulating layer 115b, (126).

이때, 상기 제 1 게이트전극(121)을 포함하는 게이트라인(116) 및 제 2 게이트전극(121a)을 포함하는 제 3 유지전극(126)은 제 2 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정을 통해 선택적으로 패터닝하여 형성하게 된다.At this time, the third sustain electrode 126 including the gate line 116 including the first gate electrode 121 and the second gate electrode 121a may be formed by depositing a second conductive film on the entire surface of the substrate 110 And then selectively patterned through a photolithography process.

여기서, 상기 제 2 도전막으로 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄과 같은 저저항 불투명 도전물질을 사용할 수 있다. 그러나, 이들은 물리적 성질이 다른 2개의 도전막을 포함하는 다층막 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO 및 IZO와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 예를 들면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어질 수 있다.Here, the second conductive film may be formed of an aluminum-based metal such as aluminum or an aluminum alloy, a silver or silver alloy, a series metal, a copper-based metal such as copper or a copper alloy, a molybdenum-based metal such as a molybdenum or molybdenum alloy, chromium, tantalum, The same low resistance opaque conductive material can be used. However, they may have a multilayer structure including two conductive films having different physical properties. One of the conductive films may be made of a metal having a low resistivity, for example, an aluminum-based metal, a silver-based metal, a copper-based metal, or the like so as to reduce signal delay or voltage drop. Alternatively, the other conductive film may be made of a material having excellent physical, chemical and electrical contact properties with other materials, particularly ITO and IZO, such as molybdenum-based metals, chromium, titanium, tantalum, and the like.

상기 제 1 게이트전극(121)을 포함하는 게이트라인(116) 및 제 2 게이트전극(121a)을 포함하는 제 3 유지전극(126)의 측면은 기판(110) 면에 대하여 경사질 수 있으며, 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.The side surface of the third sustain electrode 126 including the gate electrode 116 including the first gate electrode 121 and the second gate electrode 121a may be inclined with respect to the surface of the substrate 110, The inclination angle is preferably from about 30 DEG to about 80 DEG.

상기 제 1 게이트전극(121) 및 제 2 게이트전극(121a)은 각각 상기 제 1 액티브층(124) 및 제 2 액티브층(124a) 상부에 위치한다.The first gate electrode 121 and the second gate electrode 121a are located above the first active layer 124 and the second active layer 124a, respectively.

전술한 바와 같이 상기 게이트라인(116)은 게이트 신호를 전달하며 가로 방향으로 뻗어 있다. 이때, 상기 게이트라인(116)은 다른 층 또는 외부 구동회로(미도시)와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 포함하며, 제 1 게이트전극(121)은 상기 게이트라인(116)으로부터 위로 뻗어 있다. 게이트 신호를 생성하는 게이트 구동회로가 기판(110) 위에 집적되어 있는 경우 상기 게이트라인(116)이 연장되어 게이트 구동회로와 직접 연결될 수 있다.As described above, the gate line 116 transmits the gate signal and extends in the horizontal direction. The gate line 116 includes a wide end portion (not shown) for connection to another layer or an external driving circuit (not shown), and the first gate electrode 121 includes a gate line 116, . The gate line 116 may extend and be directly connected to the gate drive circuit when a gate drive circuit for generating a gate signal is integrated on the substrate 110. [

상기 제 3 유지전극(126)은 상기 제 1 유지전극(106) 및 제 2 유지전극(125)과 중첩하도록 형성되며, 상기 제 1 콘택홀(140a)을 통해 그 하부의 제 1 유지전극(106)에 전기적으로 연결될 수 있다.The third sustain electrode 126 is formed to overlap with the first sustain electrode 106 and the second sustain electrode 125 and is electrically connected to the first sustain electrode 106 As shown in FIG.

다음으로, 도 5e 및 도 6e에 도시된 바와 같이, 상기 제 1 게이트전극(121)을 포함하는 게이트라인(116) 및 제 2 게이트전극(121a)을 포함하는 제 3 유지전극(126)이 형성된 기판(110) 전면에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(115c)을 형성한 후, 포토리소그래피공정을 통해 상기 층간절연막(115c)과 게이트절연막(115b)을 선택적으로 패터닝하여 상기 제 1 액티브층(124)의 소오스/드레인영역을 노출시키는 제 2 콘택홀(140b) 및 상기 제 2 액티브층(124a)의 소오스/드레인영역을 노출시키는 제 3 콘택홀(140c)을 형성한다. 또한, 상기 포토리소그래피공정을 통해 상기 제 2 게이트전극(121a)을 노출시키는 제 4 콘택홀(140d) 및 상기 제 2 유지전극(125)을 노출시키는 제 5 콘택홀(140e)을 형성한다.Next, as shown in FIGS. 5E and 6E, a third sustain electrode 126 including the gate line 116 including the first gate electrode 121 and the second gate electrode 121a is formed An interlayer insulating film 115c made of a silicon nitride film, a silicon oxide film or the like is formed on the entire surface of the substrate 110 and then the interlayer insulating film 115c and the gate insulating film 115b are selectively patterned through a photolithography process, A second contact hole 140b exposing the source / drain region of the layer 124 and a third contact hole 140c exposing the source / drain region of the second active layer 124a are formed. A fourth contact hole 140d exposing the second gate electrode 121a and a fifth contact hole 140e exposing the second sustain electrode 125 are formed through the photolithography process.

그리고, 도 5f 및 도 6f에 도시된 바와 같이, 상기 층간절연막(115c)이 형성된 기판(110) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 제 3 도전막으로 이루어진 데이터라인(117)과 구동 전압라인(119)과 제 4 유지전극(127)과 제 1 소오스/드레인전극(122, 123) 및 제 2 소오스/드레인전극(122a, 123a)을 형성한다.5F and 6F, a third conductive film is formed on the entire surface of the substrate 110 on which the interlayer insulating film 115c is formed, and then the third conductive film is selectively removed through a photolithography process, The data line 117, the driving voltage line 119, the fourth sustain electrode 127, the first source / drain electrodes 122 and 123, and the second source / drain electrodes 122a and 123a, which are the third conductive films, .

이때, 상기 제 1 소오스/드레인전극(122, 123)은 상기 제 2 콘택홀(140b)을 통해 상기 제 1 액티브층(124)의 소오스/드레인영역에 전기적으로 접속하며, 상기 제 2 소오스/드레인전극(122a, 123a)은 상기 제 3 콘택홀(140c)을 통해 상기 제 2 액티브층(124a)의 소오스/드레인영역에 전기적으로 접속하게 된다.The first source / drain electrodes 122 and 123 are electrically connected to a source / drain region of the first active layer 124 through the second contact hole 140b, and the second source / The electrodes 122a and 123a are electrically connected to the source / drain region of the second active layer 124a through the third contact hole 140c.

또한, 상기 제 1 드레인전극(123)은 상기 제 4 콘택홀(140d)을 통해 상기 제 2 게이트전극(121a)과 전기적으로 접속하는 한편, 상기 제 4 유지전극(127)은 상기 제 5 콘택홀(140e)을 통해 상기 제 2 유지전극(125)과 전기적으로 접속하게 된다.The first drain electrode 123 is electrically connected to the second gate electrode 121a through the fourth contact hole 140d while the fourth sustain electrode 127 is electrically connected to the fifth contact hole And is electrically connected to the second sustain electrode 125 through the second sustain electrode 140e.

상기 제 3 도전막으로 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄과 같은 저저항 불투명 도전물질을 사용할 수 있다. 그러나, 이들은 물리적 성질이 다른 2개의 도전막을 포함하는 다층막 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO 및 IZO와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 예를 들면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어질 수 있다.As the third conductive film, an aluminum-based metal such as aluminum or an aluminum alloy, a silver-based alloy such as a silver-based alloy, a copper-based metal such as copper or a copper alloy, a molybdenum-based metal such as a molybdenum or a molybdenum alloy, or a metal such as chromium, tantalum, A resistive opaque conductive material can be used. However, they may have a multilayer structure including two conductive films having different physical properties. One of the conductive films may be made of a metal having a low resistivity, for example, an aluminum-based metal, a silver-based metal, a copper-based metal, or the like so as to reduce signal delay or voltage drop. Alternatively, the other conductive film may be made of a material having excellent physical, chemical and electrical contact properties with other materials, particularly ITO and IZO, such as molybdenum-based metals, chromium, titanium, tantalum, and the like.

상기 데이터라인(117)과 구동 전압라인(119)과 제 4 유지전극(127)과 제 1 소오스/드레인전극(122, 123) 및 제 2 소오스/드레인전극(122a, 123a) 또한 그 측면이 기판(110) 면에 대하여 약 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.The data line 117, the driving voltage line 119, the fourth sustain electrode 127, the first source / drain electrodes 122 and 123, and the second source / drain electrodes 122a and 123a, (110) plane at an inclination angle of about 30 DEG to 80 DEG.

전술한 바와 같이, 상기 데이터라인(117)은 데이터 신호를 전달하며 세로 방향으로 뻗어 상기 게이트라인(116)과 교차한다. 이때, 상기 데이터라인(117)은 제 1 게이트전극(121)을 향하여 뻗은 제 1 소오스전극(122)과 다른 층 또는 외부 구동회로(미도시)와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 포함한다. 데이터 신호를 생성하는 데이터 구동회로가 기판(110) 위에 집적되어 있는 경우, 상기 데이터라인(117)이 연장되어 데이터 구동회로와 직접 연결될 수 있다.As described above, the data line 117 transmits a data signal and extends in the longitudinal direction to intersect the gate line 116. At this time, the data line 117 is connected to the first source electrode 122 extending toward the first gate electrode 121 and the end portion (not shown) having a large area for connection to another layer or an external driver circuit (not shown) . When the data driving circuit for generating the data signal is integrated on the substrate 110, the data line 117 may be extended and directly connected to the data driving circuit.

상기 구동 전압라인(119)은 구동 전압을 전달하며 세로 방향으로 뻗어 상기 게이트라인(116)과 교차한다. 이때, 상기 구동 전압라인(119)은 제 2 게이트전극(121a)을 향하여 뻗은 제 2 소오스전극(122a)을 포함한다. 상기 구동 전압라인(119)에 연결된 제 4 유지전극(127)은 그 하부의 제 3 유지전극(126)과 중첩될 수 있다.The driving voltage line 119 transmits a driving voltage and extends in the longitudinal direction to intersect the gate line 116. At this time, the driving voltage line 119 includes a second source electrode 122a extending toward the second gate electrode 121a. The fourth sustain electrode 127 connected to the driving voltage line 119 may overlap with the third sustain electrode 126 below the fourth sustain electrode 127.

이때, 상기 제 1 소오스전극(122)과 제 1 드레인전극(123)은 상기 제 1 게이트전극(121)을 중심으로 서로 마주보고, 상기 제 2 소오스전극(122a)과 제 2 드레인전극(123a)은 상기 제 2 게이트전극(121a)을 중심으로 실질적으로 서로 마주본다.The first source electrode 122 and the first drain electrode 123 face each other with respect to the first gate electrode 121 and the second source electrode 122a and the second drain electrode 123a face each other. Substantially face each other around the second gate electrode 121a.

다음으로, 도 5g 및 도 6g에 도시된 바와 같이, 상기 데이터라인(117)과 구동 전압라인(119)과 제 4 유지전극(127)과 제 1 소오스/드레인전극(122, 123) 및 제 2 소오스/드레인전극(122a, 123a)이 형성된 기판(110) 전면에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 보호막(115d)을 형성한다.Next, as shown in FIGS. 5G and 6G, the data line 117, the driving voltage line 119, the fourth sustain electrode 127, the first source / drain electrodes 122 and 123, A protective film 115d made of a silicon nitride film, a silicon oxide film or the like is formed on the entire surface of the substrate 110 on which the source / drain electrodes 122a and 123a are formed.

이후, 포토리소그래피공정을 통해 상기 보호막(115d)을 선택적으로 제거하여 상기 제 2 소오스전극(122a)을 노출시키는 제 6 콘택홀(140f)을 형성한다.Then, the protective film 115d is selectively removed through a photolithography process to form a sixth contact hole 140f exposing the second source electrode 122a.

그리고, 도 5h 및 도 6h에 도시된 바와 같이, 상기 보호막(115d)이 형성된 기판(110) 전면에 제 4 도전막을 증착한 후, 포토리소그래피공정을 통해 상기 제 4 도전막을 선택적으로 제거하여 상기 제 4 도전막으로 이루어진 화소전극(118)을 형성한다.5H and 6H, a fourth conductive layer is deposited on the entire surface of the substrate 110 on which the protective layer 115d is formed, and then the fourth conductive layer is selectively removed through a photolithography process, And the pixel electrode 118 made of the fourth conductive film is formed.

이때, 상기 제 4 도전막은 ITO 또는 IZO 등의 투명한 도전물질로 이루어질 수 있다.At this time, the fourth conductive layer may be formed of a transparent conductive material such as ITO or IZO.

또한, 양극인 상기 화소전극(118)은 상기 제 6 콘택홀(140f)을 통해 상기 제 2 소오스전극(122a)과 전기적으로 접속하는 한다.The pixel electrode 118, which is an anode, is electrically connected to the second source electrode 122a through the sixth contact hole 140f.

다음으로, 도시하지 않았지만, 상기 화소전극(118) 이 형성된 기판(110) 위에 서브-화소 사이를 구획하는 격벽을 형성한다.Next, although not shown, a partition wall separating the sub-pixels is formed on the substrate 110 on which the pixel electrode 118 is formed.

이때, 상기 격벽은 화소전극(118) 가장자리 주변을 둑처럼 둘러싸서 개구부를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 상기 격벽은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 격벽은 차광부재의 역할을 하게 된다.At this time, the barrier ribs surround the edges of the pixel electrode 118 to define openings, and are made of an organic insulating material or an inorganic insulating material. The partition may also be made of a photosensitizer containing a black pigment, in which case the partition serves as a light shielding member.

그리고, 상기 격벽이 형성된 기판(110) 위에 유기발광층을 형성한다.An organic light emitting layer is formed on the substrate 110 on which the barrier ribs are formed.

전술한 바와 같이 상기 유기발광층은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층을 포함하는 다층 구조를 가질 수 있다. 상기 부대층에는 전자와 정공의 균형을 맞추기 위한 전자수송층 및 정공수송층과 전자와 정공의 주입을 강화하기 위한 전자주입층 및 정공주입층 등이 있다.As described above, the organic light emitting layer may have a multilayer structure including a light emitting layer and a sub-layer for improving the light emitting efficiency of the light emitting layer. The sub-layer includes an electron transport layer and a hole transport layer for balancing electrons and holes, and an electron injection layer and a hole injection layer for enhancing injection of electrons and holes.

이후, 상기 유기발광층 위에 음극인 공통전극(128)을 형성한다.Then, a common electrode 128, which is a cathode, is formed on the organic light emitting layer.

이때, 상기 공통전극(128)은 공통 전압을 인가 받으며, 칼슘, 바륨, 마그네슘, 알루미늄, 은 등을 포함하는 반사성 도전물질 또는 ITO, IZO 등의 투명한 도전물질로 이루어질 수 있다.The common electrode 128 may be formed of a reflective conductive material including calcium, barium, magnesium, aluminum, and silver, or a transparent conductive material such as ITO or IZO.

이와 같이 제조되는 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시소자는 광차단막을 어느 배선과도 연결하지 않은 플로팅(floating)된 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니다. 일 예로, 상기 광차단막은 정전압 상태의 구동 전압라인에 연결할 수 있으며, 이 경우 외부에서 유입되는 커플링 효과를 최소화하여 TFT의 안정화를 가져올 수 있는데, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.Although the organic light emitting diode display device according to the first embodiment of the present invention thus manufactured is illustrated as floating when the light shielding film is not connected to any wiring, the present invention is not limited thereto . For example, the light blocking film may be connected to a driving voltage line in a constant voltage state. In this case, the coupling effect introduced from the outside may be minimized to stabilize the TFT. This may be accomplished through the following second embodiment of the present invention Will be described in detail.

도 7은 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시소자의 화소구조를 개략적으로 나타내는 평면도이다.7 is a plan view schematically showing a pixel structure of an organic light emitting diode display device according to a second embodiment of the present invention.

이때, 상기 도 7은 2개의 트랜지스터와 1개의 커패시터를 포함하는 2T1C의 서브-화소를 예를 들어 나타내고 있으나, 전술한 바와 같이 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 트랜지스터와 커패시터의 개수 및 배치구조에 관계없이 적용 가능하다.7, a 2T1C sub-pixel including two transistors and one capacitor is shown as an example. However, the present invention is not limited to the 2T1C sub-pixel including two transistors and one capacitor, And the layout structure.

도 8은 상기 도 7에 도시된 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시소자의 B-B'선에 따른 단면을 개략적으로 나타내는 도면으로써, 배면발광 방식으로 동작하는 유기발광다이오드 표시소자의 TFT부 및 커패시터 형성부를 나타내고 있다.8 is a cross-sectional view of the organic light emitting diode display device according to the first embodiment of the present invention shown in FIG. 7, taken along the line B-B ', in which the organic light emitting diode display device And a capacitor forming portion.

이때, 상기 도 7 및 도 8에 도시된 트랜지스터는 P 타입 박막 트랜지스터를 예를 들어 나타내고 있으나, 전술한 바와 같이 본 발명이 이에 한정되는 것은 아니며, N 타입 박막 트랜지스터를 이용할 수도 있다.7 and FIG. 8 illustrate a P-type thin film transistor as an example, but the present invention is not limited thereto, and an N-type thin film transistor may be used as described above.

도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시소자는 투명한 유리 또는 플라스틱 등의 절연물질로 이루어진 기판(210) 위에 버퍼층(215a)이 형성되고, 그 위에 다결정 실리콘으로 이루어진 제 1 액티브층(224) 및 제 2 액티브층(224a)이 형성되어 있다.As shown in the drawing, the organic light emitting diode display device according to the second embodiment of the present invention includes a buffer layer 215a formed on a substrate 210 made of an insulating material such as transparent glass or plastic, A first active layer 224 and a second active layer 224a are formed.

전술한 본 발명의 제 1 실시예와 동일하게 상기 본 발명의 제 2 실시예는 상기 제 1 액티브층(224) 및 제 2 액티브층(224a)이 다결정 실리콘으로 이루어진 것을 특징으로 하며, 이 경우 외부 광에 의해 TFT의 특성이 영향을 받는 것을 차단하기 위해 채널영역 하부에 광차단막(205, 205a)을 형성하게 된다.In the second embodiment of the present invention, the first active layer 224 and the second active layer 224a are made of polycrystalline silicon. In this case, The light blocking films 205 and 205a are formed under the channel region in order to prevent the characteristics of the TFT from being affected by the light.

즉, 상기 본 발명의 제 2 실시예는 TFT부에 형성된 상기 제 1 액티브층(224) 및 제 2 액티브층(224a) 하부에 상기 제 1 액티브층(224) 및 제 2 액티브층(224a)을 가리도록 광차단막(205, 205a)이 형성되어 있는 것을 특징으로 한다. 특히, 상기 본 발명의 제 2 실시예에 따른 광차단막(205, 250a)은 서로 연결되는 한편, 연결 홀(240)을 통해 구동 전압라인(219)에 연결되어 외부 신호에 의한 광차단막이 커플링 되는 것을 방지할 수 있는 것을 특징으로 한다.That is, in the second embodiment of the present invention, the first active layer 224 and the second active layer 224a are formed under the first active layer 224 and the second active layer 224a formed in the TFT portion And a light blocking film (205, 205a) is formed to cover the light blocking film (205, 205a). In particular, the light blocking films 205 and 250a according to the second embodiment of the present invention are connected to each other, and are connected to the driving voltage line 219 through the connection holes 240, Can be prevented.

이때, 상기 TFT부에 형성된 상기 광차단막(205, 205a) 및 액티브층(224, 224a)을 이용하여 커패시터 형성부에 각각 제 1 유지전극(206) 및 제 2 유지전극(225)을 형성하게 된다.At this time, the first sustain electrode 206 and the second sustain electrode 225 are formed in the capacitor forming portion using the light blocking films 205 and 205a and the active layers 224 and 224a formed in the TFT portion, respectively .

상기 광차단막(205, 205a) 및 제 1 유지전극(206)은 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄과 같은 저저항 불투명 도전물질로 형성할 수 있다.The light-shielding films 205 and 205a and the first sustain electrode 206 may be formed of a metal such as aluminum or aluminum alloy, a metal such as silver or silver alloy, a copper-based metal such as copper or a copper alloy, a molybdenum or molybdenum alloy such as molybdenum or molybdenum alloy, Resistant metal, chromium, tantalum, titanium, and the like.

그리고, 상기 제 1 액티브층(224) 및 제 2 액티브층(224a)을 포함하는 기판(210) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 게이트절연막(215b)이 형성되어 있으며, 그 위에 제 1 게이트전극(221)을 포함하는 게이트라인(216) 및 제 2 게이트전극(221a)을 포함하는 제 3 유지전극(226)이 형성되어 있다.A gate insulating layer 215b made of a silicon nitride layer or a silicon oxide layer is formed on the substrate 210 including the first active layer 224 and the second active layer 224a. A gate line 216 including the first gate electrode 221 and a third sustain electrode 226 including the second gate electrode 221a are formed.

이때, 상기 제 1 게이트전극(221) 및 제 2 게이트전극(221a)은 각각 상기 제 1 액티브층(224) 및 제 2 액티브층(224a) 상부에 위치한다.At this time, the first gate electrode 221 and the second gate electrode 221a are located above the first active layer 224 and the second active layer 224a, respectively.

상기 게이트라인(216)은 게이트 신호를 전달하며 가로 방향으로 뻗어 있다. 이때, 상기 게이트라인(216)은 다른 층 또는 외부 구동회로(미도시)와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 포함하며, 상기 제 1 게이트전극(221)은 상기 게이트라인(216)으로부터 위로 뻗어 있다. 게이트 신호를 생성하는 게이트 구동회로가 기판(210) 위에 집적되어 있는 경우 상기 게이트라인(216)이 연장되어 게이트 구동회로와 직접 연결될 수 있다.The gate line 216 transmits a gate signal and extends in the horizontal direction. The gate line 216 includes an end portion (not shown) having a large area for connection to another layer or an external driving circuit (not shown), and the first gate electrode 221 is connected to the gate line 216 ). The gate line 216 may extend and be connected directly to the gate drive circuit if the gate drive circuit for generating the gate signal is integrated on the substrate 210. [

상기 제 3 유지전극(226)은 상기 게이트라인(216)과 분리되어 있으며, 그 하부의 상기 제 1 유지전극(206) 및 제 2 유지전극(225)과 중첩된다.The third sustain electrode 226 is separated from the gate line 216 and overlaps the first sustain electrode 206 and the second sustain electrode 225 under the third sustain electrode 226.

상기 제 1 게이트전극(221)을 포함하는 게이트라인(216) 및 제 2 게이트전극(221a)을 포함하는 제 3 유지전극(226) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(215c)이 형성되어 있으며, 그 위에 데이터라인(217)과 구동 전압라인(219)과 제 1 소오스/드레인전극(222, 223) 및 제 2 소오스/드레인전극(222a, 223a)이 형성되어 있다.An interlayer insulating film 215c made of a silicon nitride film or a silicon oxide film is formed on the third sustain electrode 226 including the gate line 216 including the first gate electrode 221 and the second gate electrode 221a And a data line 217, a driving voltage line 219, first source / drain electrodes 222 and 223 and second source / drain electrodes 222a and 223a are formed thereon.

상기 데이터라인(217)은 데이터 신호를 전달하며, 세로 방향으로 뻗어 상기 게이트라인(216)과 교차하여 화소영역을 정의한다. 이때, 상기 데이터라인(217)은 제 1 게이트전극(221)을 향하여 뻗은 제 1 소오스전극(222)과 다른 층 또는 외부 구동회로(미도시)와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 포함한다. 데이터 신호를 생성하는 데이터 구동회로가 기판(210) 위에 집적되어 있는 경우, 상기 데이터라인(217)이 연장되어 데이터 구동회로와 직접 연결될 수 있다.The data line 217 transmits a data signal and extends in the vertical direction to intersect the gate line 216 to define a pixel region. At this time, the data line 217 is connected to the first source electrode 222 extending toward the first gate electrode 221 and the end portion (not shown) having a large area for connection to another layer or an external driver circuit (not shown) . When the data driving circuit for generating the data signal is integrated on the substrate 210, the data line 217 may extend and be directly connected to the data driving circuit.

상기 구동 전압라인(219)은 구동 전압을 전달하며 세로 방향으로 뻗어 상기 게이트라인(216)과 교차한다. 이때, 상기 구동 전압라인(219)은 제 2 게이트전극(221a)을 향하여 뻗은 제 2 소오스전극(222a)을 포함한다. 상기 구동 전압라인(219)의 일부는 커패시터 형성부로 연장되어 제 4 유지전극(227)을 구성하며, 상기 제 4 유지전극(227)은 상기 제 1 유지전극(206)과 제 2 유지전극(225) 및 제 3 유지전극(226)과 중첩하며, 서로 연결될 수 있다. 일 예로,상기 제 1 유지전극(206)과 제 3 유지전극(226)이 제 1 콘택홀(240a)을 통해 서로 연결되는 한편, 상기 제 2 유지전극(225)과 제 4 유지전극(227)이 제 5 콘택홀(240e)을 통해 서로 연결될 수 있다.The driving voltage line 219 transmits a driving voltage and extends in the longitudinal direction to intersect the gate line 216. At this time, the driving voltage line 219 includes a second source electrode 222a extending toward the second gate electrode 221a. A portion of the driving voltage line 219 extends to the capacitor forming portion to constitute a fourth sustaining electrode 227 and the fourth sustaining electrode 227 is connected to the first sustaining electrode 206 and the second sustaining electrode 225 And the third sustain electrode 226, and may be connected to each other. The first sustain electrode 206 and the third sustain electrode 226 are connected to each other through the first contact hole 240a while the second sustain electrode 225 and the fourth sustain electrode 227 are connected to each other, May be connected to each other through the fifth contact hole 240e.

이때, 상기 제 1 소오스전극(222)과 제 1 드레인전극(223)은 상기 제 1 게이트전극(221)을 중심으로 서로 마주보고, 상기 제 2 소오스전극(222a)과 제 2 드레인전극(223a)은 상기 제 2 게이트전극(221a)을 중심으로 실질적으로 서로 마주본다.The first source electrode 222 and the first drain electrode 223 face each other with respect to the first gate electrode 221 and the second source electrode 222a and the second drain electrode 223a face each other. Substantially face each other around the second gate electrode 221a.

또한, 상기 제 1 소오스/드레인전극(222, 223)은 제 2 콘택홀(240b)을 통해 상기 제 1 액티브층(224)의 소오스/드레인영역에 전기적으로 접속하며, 상기 제 2 소오스/드레인전극(222a, 223a)은 제 3 콘택홀(240c)을 통해 상기 제 2 액티브층(224a)의 소오스/드레인영역에 전기적으로 접속하게 된다.The first source / drain electrodes 222 and 223 are electrically connected to a source / drain region of the first active layer 224 through a second contact hole 240b. The first source / Drain regions 222a and 223a are electrically connected to the source / drain region of the second active layer 224a through the third contact hole 240c.

또한, 상기 제 1 드레인전극(223)은 상기 층간절연막(215c)에 형성된 제 4 콘택홀(240d)을 통해 상기 제 2 게이트전극(221a)과 전기적으로 연결되게 된다.The first drain electrode 223 is electrically connected to the second gate electrode 221a through a fourth contact hole 240d formed in the interlayer insulating layer 215c.

상기 데이터라인(217)과 구동 전압라인(219)과 제 4 유지전극(227)과 제 1 소오스/드레인전극(222, 223) 및 제 2 소오스/드레인전극(222a, 223a)이 형성된 기판(210) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 보호막(215d)이 형성되어 있다.The substrate 210 on which the data line 217, the driving voltage line 219, the fourth sustain electrode 227, the first source / drain electrodes 222 and 223 and the second source / drain electrodes 222a and 223a are formed A protective film 215d made of a silicon nitride film, a silicon oxide film or the like is formed.

이때, 상기 보호막(215d)에는 상기 제 2 소오스전극(222a)을 노출시키는 제 6 콘택홀(240f)이 형성되어 있다.At this time, a sixth contact hole 240f exposing the second source electrode 222a is formed in the protection film 215d.

그리고, 상기 보호막(215d) 위에는 화소전극(218)이 형성되어 있다. 상기 화소전극(218)은 ITO 또는 IZO 등의 투명한 도전물질이나 알루미늄, 은 또는 그 합금 등의 반사성 도전물질로 이루어질 수 있다.A pixel electrode 218 is formed on the passivation layer 215d. The pixel electrode 218 may be formed of a transparent conductive material such as ITO or IZO, or a reflective conductive material such as aluminum, silver or an alloy thereof.

이때, 양극인 상기 화소전극(218)은 상기 제 6 콘택홀(240f)을 통해 상기 제 2 소오스전극(222a)과 전기적으로 접속하게 된다.At this time, the pixel electrode 218, which is an anode, is electrically connected to the second source electrode 222a through the sixth contact hole 240f.

상기 화소전극(218)이 형성된 기판(210) 위에는 격벽(미도시)이 형성되어 있다. 이때, 상기 격벽(은 화소전극(218) 가장자리 주변을 둑처럼 둘러싸서 개구부를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 상기 격벽은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 격벽은 차광부재의 역할을 하게 된다.A barrier rib (not shown) is formed on the substrate 210 on which the pixel electrode 218 is formed. The barrier ribs may be made of an organic insulating material or an inorganic insulating material by surrounding the edge of the pixel electrode 218 such that the barrier ribs may surround the edge of the pixel electrode 218. The barrier rib may also be made of a photosensitive material containing a black pigment, The partition wall serves as a light shielding member.

상기 격벽이 형성된 기판(210) 위에는 유기발광층(미도시)이 형성되어 있다.An organic light emitting layer (not shown) is formed on the substrate 210 on which the barrier ribs are formed.

이때, 상기 유기발광층은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층을 포함하는 다층 구조를 가질 수 있다. 상기 부대층에는 전자와 정공의 균형을 맞추기 위한 전자수송층 및 정공수송층과 전자와 정공의 주입을 강화하기 위한 전자주입층 및 정공주입층 등이 있다.At this time, the organic light emitting layer may have a multilayer structure including a light emitting layer and a sub-layer for improving the light emitting efficiency of the light emitting layer. The sub-layer includes an electron transport layer and a hole transport layer for balancing electrons and holes, and an electron injection layer and a hole injection layer for enhancing injection of electrons and holes.

상기 유기발광층(230) 위에는 음극인 공통전극(228)이 형성되어 있다. 이때, 상기 공통전극(228)은 공통 전압을 인가 받으며, 칼슘, 바륨, 마그네슘, 알루미늄, 은 등을 포함하는 반사성 도전물질 또는 ITO, IZO 등의 투명한 도전물질로 이루어질 수 있다.A common electrode 228, which is a cathode, is formed on the organic light emitting layer 230. The common electrode 228 may receive a common voltage and may include a reflective conductive material including calcium, barium, magnesium, aluminum, and silver, or a transparent conductive material such as ITO or IZO.

이와 같이 구성되는 유기발광다이오드 표시소자에서, 상기 게이트라인(216)에 연결되어 있는 제 1 게이트전극(221) 및 상기 데이터라인(217)에 연결되어 있는 제 1 소오스전극(222)과 제 1 드레인전극(223)은 제 1 액티브층(224)과 함께 스위칭 박막 트랜지스터를 구성한다. 그리고, 상기 제 1 드레인전극(223)에 연결되어 있는 제 2 게이트전극(221a)과 상기 구동 전압라인(219)에 연결되어 있는 제 2 소오스전극(222a) 및 상기 화소전극(218)에 연결되어 있는 제 2 드레인전극(223a)은 제 2 액티브층(224a)과 함께 구동 박막 트랜지스터를 구성한다.In the organic light emitting diode display device thus constructed, a first gate electrode 221 connected to the gate line 216, a first source electrode 222 connected to the data line 217, The electrode 223 together with the first active layer 224 constitute a switching thin film transistor. A second gate electrode 221a connected to the first drain electrode 223 and a second source electrode 222a connected to the driving voltage line 219 are connected to the pixel electrode 218, The second drain electrode 223a together with the second active layer 224a constitute a driving thin film transistor.

또한, 상기 화소전극(218)과 유기발광층 및 공통전극(228)은 유기발광다이오드를 구성하며, 서로 중첩하는 상기 제 1 유지전극(206), 제 2 유지전극(225), 제 3 유지전극(226) 및 제 4 유지전극(227)은 병렬 구조의 커패시터를 구성하게 된다.The pixel electrode 218, the organic light emitting layer, and the common electrode 228 constitute an organic light emitting diode, and the first sustain electrode 206, the second sustain electrode 225, and the third sustain electrode 226 and the fourth sustain electrode 227 constitute a capacitor having a parallel structure.

이와 같이 본 발명의 제 2 실시예는 전술한 본 발명의 제 1 실시예와 동일하게 외부 광을 차단하기 위해 TFT부 하부에 광차단막(205, 205a)을 형성하고, 상기 광차단막(205, 205a)의 도전막을 이용하여 커패시터 형성부에 커패시터의 전극인 제 1 유지전극(206)으로 사용함으로써 삼중 병렬 구조의 커패시터를 구성할 수 있게 되며, 이는 기존 이중 병렬 구조의 커패시터에 비해 커패시터 용량이 증가하는 결과를 가져오게 된다. 이에 따라 동일한 화소 면적에 대해 커패시터의 면적, 즉 커패시터 형성부의 면적을 줄일 수 있어 개구율을 향상시킬 수 있게 된다.The second embodiment of the present invention is similar to the first embodiment of the present invention in that a light blocking film 205 or 205a is formed under the TFT section in order to shield external light and the light blocking film 205 or 205a ) Is used as the first sustain electrode 206, which is an electrode of the capacitor, in the capacitor forming portion, thereby making it possible to construct a capacitor of a triple parallel structure. This is because the capacitor capacity increases as compared with the conventional double parallel structure capacitor Results will be obtained. Accordingly, the area of the capacitor, that is, the area of the capacitor forming portion, can be reduced with respect to the same pixel area, and the aperture ratio can be improved.

또한, 본 발명의 제 2 실시예는 상기 광차단막(205, 205a)을 정전압 상태의 상기 구동 전압라인(219)에 연결할 수 있으며, 이 경우 외부에서 유입되는 커플링 효과를 최소화하여 TFT의 안정화를 가져올 수 있게 된다.In addition, the second embodiment of the present invention can connect the light blocking films 205 and 205a to the driving voltage line 219 in a constant voltage state. In this case, the coupling effect introduced from the outside can be minimized, You can import it.

즉, 플로팅 상태의 광차단막(205, 205a)을 특정 전압으로 홀딩(holding)시킬 수 있어 외부 변동 신호에 의한 상기 광차단막(205, 205a)의 커플링 문제를 방지할 수 있게 된다. 이와 같이 커플링 문제를 방지할 수 있기 때문에 상기 광차단막(205, 205a)을 채널영역보다 더 크게 형성할 수 있어 그 상부의 상기 액티브층(224, 224a)과의 얼라인 마진(align margin)을 크게 가져갈 수 있는 이점이 있다.That is, it is possible to hold the light blocking films 205 and 205a in a floating state at a specific voltage, thereby preventing a coupling problem of the light blocking films 205 and 205a due to an external variation signal. Since the coupling problem can be prevented in this way, the light blocking films 205 and 205a can be formed to have a larger size than the channel region, and an align margin with the active layers 224 and 224a above There is an advantage to be able to take it big.

이하, 상기와 같이 구성되는 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing an organic light emitting diode display device according to a second embodiment of the present invention will be described in detail with reference to the drawings.

도 9a 내지 도 9h는 상기 도 7에 도시된 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 평면도이다.9A to 9H are plan views sequentially illustrating a method of manufacturing an organic light emitting diode display device according to a second embodiment of the present invention shown in FIG.

도 10a 내지 도 10h는 상기 도 8에 도시된 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시소자의 제조방법을 순차적으로 나타내는 단면도로써, 설명의 편의를 위해 스위칭 박막 트랜지스터를 포함하는 TFT부 및 커패시터 형성부의 제조방법을 나타내고 있다.FIGS. 10A to 10H are cross-sectional views sequentially illustrating a method for manufacturing an organic light emitting diode display device according to a second embodiment of the present invention shown in FIG. 8. Referring to FIGS. 10A to 10H, And shows a manufacturing method of the capacitor forming portion.

도 9a 및 도 10a에 도시된 바와 같이, 투명한 유리 또는 플라스틱 등의 절연물질로 이루어진 기판(210) 위에 광차단막(205, 205a)과 제 1 유지전극(206)을 형성한다.The light shielding films 205 and 205a and the first sustain electrode 206 are formed on a substrate 210 made of an insulating material such as transparent glass or plastic, as shown in FIGS. 9A and 10A.

이때, 상기 광차단막(205, 205a)과 제 1 유지전극(206)은 제 1 도전막을 상기 기판(210) 전면에 증착한 후 포토리소그래피공정을 통해 선택적으로 패터닝하여 형성하게 된다.At this time, the light shielding films 205 and 205a and the first sustain electrode 206 are formed by selectively depositing a first conductive film on the entire surface of the substrate 210 and then performing a photolithography process.

여기서, 상기 제 1 도전막으로 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄과 같은 저저항 불투명 도전물질을 이용할 수 있다.Here, the first conductive film may be formed of an aluminum-based metal such as aluminum or an aluminum alloy, a silver or silver alloy, a series metal, a copper-based metal such as copper or a copper alloy, a molybdenum-based metal such as molybdenum or molybdenum alloy, chromium, tantalum, The same low resistance opaque conductive material can be used.

이때, 상기 본 발명의 제 2 실시예에 따른 광차단막(205, 250a)은 서로 연결되도록 구성될 수 있다.At this time, the light blocking films 205 and 250a according to the second embodiment of the present invention may be connected to each other.

그리고, 상기 제 1 유지전극(206)은 직사각형 형태로 형성할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.The first sustain electrodes 206 may be formed in a rectangular shape, but the present invention is not limited thereto.

다음으로, 도 9b 및 도 10b에 도시된 바와 같이, 상기 광차단막(205, 205a)과 제 1 유지전극(206)이 형성된 기판(210) 위에 버퍼막(215a)과 실리콘 박막(미도시)을 형성한다.Next, as shown in FIGS. 9B and 10B, a buffer film 215a and a silicon thin film (not shown) are formed on the substrate 210 on which the light shielding films 205 and 205a and the first sustain electrode 206 are formed .

상기 실리콘 박막은 비정질 실리콘 또는 다결정 실리콘으로 형성할 수 있으나, 상기 제 2 실시예에서는 다결정 실리콘을 이용하여 박막 트랜지스터를 구성한 경우를 예를 들어 나타내고 있다.The silicon thin film may be formed of amorphous silicon or polycrystalline silicon. In the second embodiment, a thin film transistor is formed using polycrystalline silicon, for example.

이후, 포토리소그래피공정을 통해 상기 실리콘 박막을 선택적으로 제거함으로써 상기 다결정 실리콘으로 이루어진 제 1 액티브층(224)과 제 2 액티브층(224a)을 형성한다.Thereafter, the silicon thin film is selectively removed through a photolithography process to form the first active layer 224 and the second active layer 224a made of the polycrystalline silicon.

이때, 상기 제 1 유지전극(206)이 형성된 커패시터 형성부에는 상기 제 1 유지전극(206)과 중첩하도록 제 2 유지전극(225)을 형성하게 된다. 이때, 상기 제 2 유지전극(225)은 커패시터의 전극을 구성하기 위해 다결정 실리콘에 도핑을 하여 사용하게 된다.At this time, a second sustain electrode 225 is formed on the capacitor forming portion where the first sustain electrode 206 is formed to overlap with the first sustain electrode 206. At this time, the second sustain electrode 225 is doped to polycrystalline silicon to form an electrode of the capacitor.

다음으로, 도 9c 및 도 10c에 도시된 바와 같이, 상기 제 1 액티브층(224)과 제 2 액티브층(224a) 및 제 2 유지전극(225)이 형성된 기판(210) 위에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 게이트절연막(215b)을 형성한 후, 포토리소그래피공정을 통해 선택적으로 패터닝하여 상기 제 1 유지전극(206)의 일부를 노출시키는 제 1 콘택홀(240a)을 형성한다.9C and 10C, a silicon nitride film or a silicon oxide film 210 is formed on the substrate 210 on which the first active layer 224, the second active layer 224a, and the second sustain electrode 225 are formed, A first contact hole 240a exposing a part of the first sustain electrode 206 is formed by selectively patterning through a photolithography process.

그리고, 도 9d 및 도 10d에 도시된 바와 같이, 상기 게이트절연막(215b)이 형성된 기판(210) 위에 제 1 게이트전극(221)을 포함하는 게이트라인(216) 및 제 2 게이트전극(221a)을 포함하는 제 3 유지전극(226)을 형성한다.9D and 10D, a gate line 216 and a second gate electrode 221a including a first gate electrode 221 are formed on a substrate 210 on which the gate insulating layer 215b is formed, The third sustain electrode 226 is formed.

이때, 상기 제 1 게이트전극(221)을 포함하는 게이트라인(216) 및 제 2 게이트전극(221a)을 포함하는 제 3 유지전극(226)은 제 2 도전막을 상기 기판(210) 전면에 증착한 후 포토리소그래피공정을 통해 선택적으로 패터닝하여 형성하게 된다.The third sustain electrode 226 including the gate line 216 including the first gate electrode 221 and the second gate electrode 221a may be formed by depositing a second conductive film on the entire surface of the substrate 210 And then selectively patterned through a photolithography process.

여기서, 상기 제 2 도전막으로 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄과 같은 저저항 불투명 도전물질을 사용할 수 있다. 그러나, 이들은 물리적 성질이 다른 2개의 도전막을 포함하는 다층막 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO 및 IZO와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 예를 들면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어질 수 있다.Here, the second conductive film may be formed of an aluminum-based metal such as aluminum or an aluminum alloy, a silver or silver alloy, a series metal, a copper-based metal such as copper or a copper alloy, a molybdenum-based metal such as a molybdenum or molybdenum alloy, chromium, tantalum, The same low resistance opaque conductive material can be used. However, they may have a multilayer structure including two conductive films having different physical properties. One of the conductive films may be made of a metal having a low resistivity, for example, an aluminum-based metal, a silver-based metal, a copper-based metal, or the like so as to reduce signal delay or voltage drop. Alternatively, the other conductive film may be made of a material having excellent physical, chemical and electrical contact properties with other materials, particularly ITO and IZO, such as molybdenum-based metals, chromium, titanium, tantalum, and the like.

상기 제 1 게이트전극(221)을 포함하는 게이트라인(216) 및 제 2 게이트전극(221a)을 포함하는 제 3 유지전극(226)의 측면은 기판(210) 면에 대하여 경사질 수 있으며, 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.The side surfaces of the third sustain electrode 226 including the gate line 216 including the first gate electrode 221 and the second gate electrode 221a may be inclined with respect to the surface of the substrate 210, The inclination angle is preferably from about 30 DEG to about 80 DEG.

상기 제 1 게이트전극(221) 및 제 2 게이트전극(221a)은 각각 상기 제 1 액티브층(224) 및 제 2 액티브층(224a) 상부에 위치한다.The first gate electrode 221 and the second gate electrode 221a are located above the first active layer 224 and the second active layer 224a, respectively.

전술한 바와 같이 상기 게이트라인(216)은 게이트 신호를 전달하며 가로 방향으로 뻗어 있다. 이때, 상기 게이트라인(216)은 다른 층 또는 외부 구동회로(미도시)와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 포함하며, 제 1 게이트전극(221)은 상기 게이트라인(216)으로부터 위로 뻗어 있다. 게이트 신호를 생성하는 게이트 구동회로가 기판(210) 위에 집적되어 있는 경우 상기 게이트라인(216)이 연장되어 게이트 구동회로와 직접 연결될 수 있다.As described above, the gate line 216 transmits the gate signal and extends in the horizontal direction. The gate line 216 includes an end portion (not shown) having a large area for connection with another layer or an external driving circuit (not shown), and the first gate electrode 221 includes the gate line 216, . The gate line 216 may extend and be connected directly to the gate drive circuit if the gate drive circuit for generating the gate signal is integrated on the substrate 210. [

상기 제 3 유지전극(226)은 상기 제 1 유지전극(206) 및 제 2 유지전극(225)과 중첩하도록 형성되며, 상기 제 1 콘택홀(240a)을 통해 그 하부의 제 1 유지전극(206)에 전기적으로 연결될 수 있다.The third sustain electrode 226 is formed to overlap with the first sustain electrode 206 and the second sustain electrode 225 and the first sustain electrode 206 As shown in FIG.

다음으로, 도 9e 및 도 10e에 도시된 바와 같이, 상기 제 1 게이트전극(221)을 포함하는 게이트라인(216) 및 제 2 게이트전극(221a)을 포함하는 제 3 유지전극(226)이 형성된 기판(210) 전면에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(215c)을 형성한 후, 포토리소그래피공정을 통해 상기 층간절연막(215c)과 게이트절연막(215b)을 선택적으로 패터닝하여 상기 제 1 액티브층(224)의 소오스/드레인영역을 노출시키는 제 2 콘택홀(240b) 및 상기 제 2 액티브층(224a)의 소오스/드레인영역을 노출시키는 제 3 콘택홀(240c)을 형성한다. 또한, 상기 포토리소그래피공정을 통해 상기 제 2 게이트전극(221a)을 노출시키는 제 4 콘택홀(240d)과 상기 제 2 유지전극(225)을 노출시키는 제 5 콘택홀(240e) 및 상기 광차단막(205, 205a)의 일부를 노출시키는 연결 홀(240)을 형성한다.Next, as shown in FIGS. 9E and 10E, a third sustain electrode 226 including a gate line 216 including the first gate electrode 221 and a second gate electrode 221a is formed An interlayer insulating film 215c made of a silicon nitride film, a silicon oxide film or the like is formed on the entire surface of the substrate 210, and then the interlayer insulating film 215c and the gate insulating film 215b are selectively patterned through a photolithography process, A second contact hole 240b exposing the source / drain region of the layer 224 and a third contact hole 240c exposing the source / drain region of the second active layer 224a are formed. A fourth contact hole 240d exposing the second gate electrode 221a through the photolithography process, a fifth contact hole 240e exposing the second sustain electrode 225, 205, and 205a are formed.

그리고, 도 9f 및 도 10f에 도시된 바와 같이, 상기 층간절연막(215c)이 형성된 기판(210) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 제 3 도전막으로 이루어진 데이터라인(217)과 구동 전압라인(219)과 제 4 유지전극(227)과 제 1 소오스/드레인전극(222, 223) 및 제 2 소오스/드레인전극(222a, 223a)을 형성한다.9F and 10F, a third conductive film is formed on the entire surface of the substrate 210 on which the interlayer insulating film 215c is formed, and then the third conductive film is selectively removed through a photolithography process, The data line 217, the driving voltage line 219, the fourth sustain electrode 227, the first source / drain electrodes 222 and 223, and the second source / drain electrodes 222a and 223a, .

이때, 상기 제 1 소오스/드레인전극(222, 223)은 상기 제 2 콘택홀(240b)을 통해 상기 제 1 액티브층(224)의 소오스/드레인영역에 전기적으로 접속하며, 상기 제 2 소오스/드레인전극(222a, 223a)은 상기 제 3 콘택홀(240c)을 통해 상기 제 2 액티브층(224a)의 소오스/드레인영역에 전기적으로 접속하게 된다.The first source / drain electrodes 222 and 223 are electrically connected to a source / drain region of the first active layer 224 through the second contact hole 240b, and the second source / The electrodes 222a and 223a are electrically connected to the source / drain region of the second active layer 224a through the third contact hole 240c.

또한, 상기 제 1 드레인전극(223)은 상기 제 4 콘택홀(240d)을 통해 상기 제 2 게이트전극(221a)과 전기적으로 접속하는 한편, 상기 제 4 유지전극(227)은 상기 제 5 콘택홀(240e)을 통해 상기 제 2 유지전극(225)과 전기적으로 접속하게 된다. 그리고, 상기 광차단막(205, 205a)은 상기 연결 홀(240)을 통해 상기 구동 전압라인(219)과 전기적으로 접속하게 된다.The first drain electrode 223 is electrically connected to the second gate electrode 221a through the fourth contact hole 240d while the fourth sustain electrode 227 is electrically connected to the fifth contact hole 240a, And electrically connected to the second sustain electrodes 225 through the first and second sustain electrodes 240e. The light blocking films 205 and 205a are electrically connected to the driving voltage line 219 through the connection hole 240. [

상기 제 3 도전막으로 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄과 같은 저저항 불투명 도전물질을 사용할 수 있다. 그러나, 이들은 물리적 성질이 다른 2개의 도전막을 포함하는 다층막 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO 및 IZO와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 예를 들면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어질 수 있다.As the third conductive film, an aluminum-based metal such as aluminum or an aluminum alloy, a silver-based alloy such as a silver-based alloy, a copper-based metal such as copper or a copper alloy, a molybdenum-based metal such as a molybdenum or a molybdenum alloy, or a metal such as chromium, tantalum, A resistive opaque conductive material can be used. However, they may have a multilayer structure including two conductive films having different physical properties. One of the conductive films may be made of a metal having a low resistivity, for example, an aluminum-based metal, a silver-based metal, a copper-based metal, or the like so as to reduce signal delay or voltage drop. Alternatively, the other conductive film may be made of a material having excellent physical, chemical and electrical contact properties with other materials, particularly ITO and IZO, such as molybdenum-based metals, chromium, titanium, tantalum, and the like.

상기 데이터라인(217)과 구동 전압라인(219)과 제 4 유지전극(227)과 제 1 소오스/드레인전극(222, 223) 및 제 2 소오스/드레인전극(222a, 223a) 또한 그 측면이 기판(210) 면에 대하여 약 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.The data line 217, the driving voltage line 219, the fourth sustain electrode 227, the first source / drain electrodes 222 and 223 and the second source / It is preferable to incline at an inclination angle of about 30 DEG to 80 DEG with respect to the (210) plane.

전술한 바와 같이, 상기 데이터라인(217)은 데이터 신호를 전달하며 세로 방향으로 뻗어 상기 게이트라인(216)과 교차한다. 이때, 상기 데이터라인(217)은 제 1 게이트전극(221)을 향하여 뻗은 제 1 소오스전극(222)과 다른 층 또는 외부 구동회로(미도시)와의 접속을 위하여 면적이 넓은 끝 부분(미도시)을 포함한다. 데이터 신호를 생성하는 데이터 구동회로가 기판(210) 위에 집적되어 있는 경우, 상기 데이터라인(217)이 연장되어 데이터 구동회로와 직접 연결될 수 있다.As described above, the data line 217 carries a data signal and extends in the longitudinal direction and crosses the gate line 216. At this time, the data line 217 is connected to the first source electrode 222 extending toward the first gate electrode 221 and the end portion (not shown) having a large area for connection to another layer or an external driver circuit (not shown) . When the data driving circuit for generating the data signal is integrated on the substrate 210, the data line 217 may extend and be directly connected to the data driving circuit.

상기 구동 전압라인(219)은 구동 전압을 전달하며 세로 방향으로 뻗어 상기 게이트라인(216)과 교차한다. 이때, 상기 구동 전압라인(219)은 제 2 게이트전극(221a)을 향하여 뻗은 제 2 소오스전극(222a)을 포함한다. 상기 구동 전압라인(219)에 연결된 제 4 유지전극(227)은 그 하부의 제 3 유지전극(226)과 중첩될 수 있다.The driving voltage line 219 transmits a driving voltage and extends in the longitudinal direction to intersect the gate line 216. At this time, the driving voltage line 219 includes a second source electrode 222a extending toward the second gate electrode 221a. The fourth sustain electrode 227 connected to the driving voltage line 219 may overlap with the third sustain electrode 226 below the fourth sustain electrode 227.

이때, 상기 제 1 소오스전극(222)과 제 1 드레인전극(223)은 상기 제 1 게이트전극(221)을 중심으로 서로 마주보고, 상기 제 2 소오스전극(222a)과 제 2 드레인전극(223a)은 상기 제 2 게이트전극(221a)을 중심으로 실질적으로 서로 마주본다.The first source electrode 222 and the first drain electrode 223 face each other with respect to the first gate electrode 221 and the second source electrode 222a and the second drain electrode 223a face each other. Substantially face each other around the second gate electrode 221a.

다음으로, 도 9g 및 도 10g에 도시된 바와 같이, 상기 데이터라인(217)과 구동 전압라인(219)과 제 4 유지전극(227)과 제 1 소오스/드레인전극(222, 223) 및 제 2 소오스/드레인전극(222a, 223a)이 형성된 기판(210) 전면에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 보호막(215d)을 형성한다.Next, as shown in FIGS. 9G and 10G, the data line 217, the driving voltage line 219, the fourth sustain electrode 227, the first source / drain electrodes 222 and 223, A protective film 215d made of a silicon nitride film or a silicon oxide film is formed on the entire surface of the substrate 210 on which the source / drain electrodes 222a and 223a are formed.

이후, 포토리소그래피공정을 통해 상기 보호막(215d)을 선택적으로 제거하여 상기 제 2 소오스전극(222a)을 노출시키는 제 6 콘택홀(240f)을 형성한다.Then, the protective film 215d is selectively removed through a photolithography process to form a sixth contact hole 240f exposing the second source electrode 222a.

그리고, 도 9h 및 도 10h에 도시된 바와 같이, 상기 보호막(215d)이 형성된 기판(210) 전면에 제 4 도전막을 증착한 후, 포토리소그래피공정을 통해 상기 제 4 도전막을 선택적으로 제거하여 상기 제 4 도전막으로 이루어진 화소전극(218)을 형성한다.9H and 10H, a fourth conductive layer is deposited on the entire surface of the substrate 210 on which the protective layer 215d is formed, and then the fourth conductive layer is selectively removed through a photolithography process, And a pixel electrode 218 made of a conductive film is formed.

이때, 상기 제 4 도전막은 ITO 또는 IZO 등의 투명한 도전물질로 이루어질 수 있다.At this time, the fourth conductive layer may be formed of a transparent conductive material such as ITO or IZO.

또한, 양극인 상기 화소전극(218)은 상기 제 6 콘택홀(240f)을 통해 상기 제 2 소오스전극(222a)과 전기적으로 접속하는 한다.The pixel electrode 218, which is an anode, is electrically connected to the second source electrode 222a through the sixth contact hole 240f.

다음으로, 도시하지 않았지만, 상기 화소전극(218)이 형성된 기판(210) 위에 서브-화소 사이를 구획하는 격벽을 형성한다.Next, although not shown, a partition wall separating the sub-pixels is formed on the substrate 210 on which the pixel electrode 218 is formed.

이때, 상기 격벽은 화소전극(218) 가장자리 주변을 둑처럼 둘러싸서 개구부를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 상기 격벽은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 격벽은 차광부재의 역할을 하게 된다.At this time, the barrier ribs surround the edge of the pixel electrode 218 to define openings and are made of an organic insulating material or an inorganic insulating material. The partition may also be made of a photosensitizer containing a black pigment, in which case the partition serves as a light shielding member.

그리고, 상기 격벽이 형성된 기판(210) 위에 유기발광층을 형성한다.An organic light emitting layer is formed on the substrate 210 on which the barrier ribs are formed.

전술한 바와 같이 상기 유기발광층은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층을 포함하는 다층 구조를 가질 수 있다. 상기 부대층에는 전자와 정공의 균형을 맞추기 위한 전자수송층 및 정공수송층과 전자와 정공의 주입을 강화하기 위한 전자주입층 및 정공주입층 등이 있다.As described above, the organic light emitting layer may have a multilayer structure including a light emitting layer and a sub-layer for improving the light emitting efficiency of the light emitting layer. The sub-layer includes an electron transport layer and a hole transport layer for balancing electrons and holes, and an electron injection layer and a hole injection layer for enhancing injection of electrons and holes.

이후, 상기 유기발광층 위에 음극인 공통전극(228)을 형성한다.Then, a common electrode 228, which is a cathode, is formed on the organic light emitting layer.

이때, 상기 공통전극(228)은 공통 전압을 인가 받으며, 칼슘, 바륨, 마그네슘, 알루미늄, 은 등을 포함하는 반사성 도전물질 또는 ITO, IZO 등의 투명한 도전물질로 이루어질 수 있다.The common electrode 228 may receive a common voltage and may include a reflective conductive material including calcium, barium, magnesium, aluminum, and silver, or a transparent conductive material such as ITO or IZO.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a great many are described in the foregoing description, it should be construed as an example of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.

105,105a, 205,205a : 광차단막 106,206 : 제 1 유지전극
110,210 : 기판 116,216 : 게이트라인
117,217 : 데이터라인 118,218 : 화소전극
119,219 : 구동 전압라인 121,221, 121a,221a : 게이트전극
122,222, 122a,222a : 소오스전극 123,223, 123a,223a : 드레인전극
124,224, 124a,224a : 액티브층 125,225 : 제 2 유지전극
126,226 : 제 3 유지전극 127,227 : 제 4 유지전극
128,228 : 공통전극 130,230 : 유기발광층
105, 105a, 205, 205a: a light blocking film 106, 206:
110, 210: substrate 116, 216: gate line
117, 217: Data lines 118, 218:
119, 219: Driving voltage lines 121, 221, 121a, 221a:
122, 222, 122a, 222a: source electrodes 123, 223, 123a, 223a:
124, 224, 124a, 224a: active layer 125, 225: second sustain electrode
126, 226: third sustain electrodes 127, 227: fourth sustain electrode
128, 228: common electrode 130, 230:

Claims (12)

TFT부와 커패시터 형성부로 구분되는 기판;
상기 기판의 TFT부와 커패시터 형성부에 각각 형성된 광차단막과 제 1 유지전극;
상기 광차단막과 제 1 유지전극이 형성된 기판 위에 형성된 버퍼막;
상기 버퍼막 위에 형성되되, 상기 기판의 TFT부와 커패시터 형성부에 각각 형성된 액티브층과 제 2 유지전극;
상기 액티브층과 제 2 유지전극이 형성된 기판 위에 형성된 게이트절연막;
상기 게이트절연막 위에 형성되되, 상기 기판의 TFT부와 커패시터 형성부에 각각 형성된 게이트전극과 제 3 유지전극;
상기 게이트전극과 제 3 유지전극이 형성된 기판 위에 형성된 층간절연막;
상기 층간절연막 위에 형성되되, 상기 기판의 TFT부와 커패시터 형성부에 각각 형성된 소오스/드레인전극과 제 4 유지전극을 포함하는 구동 전압라인; 및
상기 소오스/드레인전극과 상기 제 4 유지전극을 포함하는 구동 전압라인이 형성된 기판 위에 형성된 보호막을 포함하며,
상기 제 1, 제 2, 제 3, 제 4 유지전극은 서로 중첩하되, 상기 제 1 유지전극과 제 3 유지전극이 서로 연결되는 동시에 상기 제 2 유지전극과 제 4 유지전극이 서로 연결되어 삼중 병렬 구조의 커패시터를 구성하고,
상기 광차단막은 상기 제 1 유지 전극과 이격되는 것을 특징으로 하는 유기발광다이오드 표시소자.
A substrate divided into a TFT portion and a capacitor forming portion;
A light shielding film and a first sustain electrode respectively formed on the TFT portion and the capacitor formation portion of the substrate;
A buffer layer formed on the substrate on which the light shielding film and the first sustain electrode are formed;
An active layer and a second sustain electrode formed on the buffer layer and formed on the TFT portion and the capacitor formation portion of the substrate, respectively;
A gate insulating film formed on the substrate on which the active layer and the second sustain electrode are formed;
A gate electrode and a third sustain electrode formed on the gate insulating film and formed in the TFT portion and the capacitor forming portion of the substrate, respectively;
An interlayer insulating film formed on the substrate on which the gate electrode and the third sustain electrode are formed;
A driving voltage line formed on the interlayer insulating film and including a source / drain electrode and a fourth sustain electrode respectively formed in the TFT portion and the capacitor forming portion of the substrate; And
And a protective layer formed on a substrate on which a driving voltage line including the source / drain electrode and the fourth sustain electrode is formed,
Wherein the first, second, third, and fourth sustain electrodes overlap each other, the first sustain electrode and the third sustain electrode are connected to each other, and the second sustain electrode and the fourth sustain electrode are connected to each other, Structure capacitor,
And the light blocking film is spaced apart from the first sustain electrode.
제 1 항에 있어서, 상기 광차단막은 그 상부의 상기 액티브층을 가리도록 형성되어 있는 것을 특징으로 하는 유기발광다이오드 표시소자.The organic light emitting diode display device according to claim 1, wherein the light blocking film is formed so as to cover the active layer thereon. 제 1 항에 있어서, 상기 액티브층은 다결정 실리콘으로 이루어지며, 상기 제 2 유지전극은 도핑된 다결정 실리콘으로 이루어진 것을 특징으로 하는 유기발광다이오드 표시소자.The organic light emitting diode display device according to claim 1, wherein the active layer is made of polycrystalline silicon and the second sustain electrode is made of doped polycrystalline silicon. 제 1 항에 있어서, 상기 광차단막과 제 1 유지전극은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 중 적어도 하나를 포함하는 것을 특징으로 하는 유기발광다이오드 표시소자.The method of claim 1, wherein the light shielding film and the first sustain electrode are formed of a material selected from the group consisting of aluminum (Al), silver (Ag), copper (Cu), molybdenum (Mo), chromium (Cr), tantalum (Ta) Wherein the organic light emitting diode display device comprises at least one organic light emitting diode display device. 제 1 항에 있어서, 상기 제 1 유지전극은 제 1 콘택 홀을 통해 그 상부의 상기 제 3 유지전극과 전기적으로 연결되는 것을 특징으로 하는 유기발광다이오드 표시소자.The organic light emitting diode display device according to claim 1, wherein the first sustain electrode is electrically connected to the third sustain electrode on the first contact hole through the first contact hole. 제 1 항에 있어서, 상기 광차단막은 연결 홀을 통해 상기 구동 전압라인과 전기적으로 연결되는 것을 특징으로 하는 유기발광다이오드 표시소자.The organic light emitting diode display device according to claim 1, wherein the light blocking film is electrically connected to the driving voltage line through a connection hole. TFT부와 커패시터 형성부로 구분되는 기판을 제공하는 단계;
상기 기판의 TFT부와 커패시터 형성부에 각각 광차단막과 제 1 유지전극을 형성하는 단계;
상기 광차단막과 제 1 유지전극이 형성된 기판 위에 버퍼막을 형성하는 단계;
상기 버퍼막 위에 형성하되, 상기 기판의 TFT부와 커패시터 형성부에 각각 액티브층과 제 2 유지전극을 형성하는 단계;
상기 액티브층과 제 2 유지전극이 형성된 기판 위에 게이트절연막을 형성하는 단계;
상기 게이트절연막 위에 형성하되, 상기 기판의 TFT부와 커패시터 형성부에 각각 게이트전극과 제 3 유지전극을 형성하는 단계;
상기 게이트전극과 제 3 유지전극이 형성된 기판 위에 층간절연막을 형성하는 단계;
상기 층간절연막 위에 형성하되, 상기 기판의 TFT부와 커패시터 형성부에 각각 소오스/드레인전극과 제 4 유지전극을 포함하는 구동 전압라인을 형성하는 단계; 및
상기 소오스/드레인전극과 상기 제 4 유지전극을 포함하는 구동 전압라인이 형성된 기판 위에 보호막을 형성하는 단계를 포함하며,
상기 제 1, 제 2, 제 3, 제 4 유지전극은 서로 중첩하게 형성하되, 상기 제 1 유지전극과 제 3 유지전극이 서로 연결되는 동시에 상기 제 2 유지전극과 제 4 유지전극이 서로 연결되어 삼중 병렬 구조의 커패시터를 구성하고,
상기 광차단막은 상기 제 1 유지전극과 이격되는 것을 특징으로 하는 유기발광다이오드 표시소자의 제조방법.
Providing a substrate separated by a TFT portion and a capacitor forming portion;
Forming a light shielding film and a first sustain electrode on the TFT portion and the capacitor forming portion of the substrate, respectively;
Forming a buffer layer on the substrate on which the light shielding film and the first sustain electrode are formed;
Forming an active layer and a second sustain electrode on the TFT portion and the capacitor forming portion of the substrate, respectively, on the buffer layer;
Forming a gate insulating film on the substrate on which the active layer and the second sustain electrode are formed;
Forming a gate electrode and a third sustain electrode on the TFT portion and the capacitor forming portion of the substrate, respectively, over the gate insulating layer;
Forming an interlayer insulating film on the substrate on which the gate electrode and the third sustain electrode are formed;
Forming a driving voltage line on the interlayer insulating film, the driving voltage line including a source / drain electrode and a fourth sustain electrode on a TFT portion and a capacitor forming portion of the substrate, respectively; And
Forming a protective film on a substrate on which a driving voltage line including the source / drain electrode and the fourth sustain electrode is formed,
The first, second, third, and fourth sustain electrodes are formed to overlap with each other, the first and third sustain electrodes are connected to each other, and the second and fourth sustain electrodes are connected to each other A triple parallel capacitor is constructed,
Wherein the light shielding film is spaced apart from the first sustain electrode.
제 7 항에 있어서, 상기 광차단막은 그 상부의 상기 액티브층을 가리도록 형성하는 것을 특징으로 하는 유기발광다이오드 표시소자의 제조방법.8. The method according to claim 7, wherein the light blocking film is formed to cover the active layer on the upper part. 제 7 항에 있어서, 상기 액티브층은 다결정 실리콘으로 형성하며, 상기 제 2 유지전극은 도핑된 다결정 실리콘으로 형성하는 것을 특징으로 하는 유기발광다이오드 표시소자의 제조방법.8. The method of claim 7, wherein the active layer is formed of polycrystalline silicon and the second sustain electrode is formed of doped polycrystalline silicon. 제 7 항에 있어서, 상기 광차단막과 제 1 유지전극은 알루미늄, 은, 구리, 몰리브덴, 크롬, 탄탈륨 및 티타늄 중 적어도 하나로 형성되는 것을 특징으로 하는 유기발광다이오드 표시소자의 제조방법.8. The method of claim 7, wherein the light shielding film and the first sustain electrode are formed of at least one of aluminum, silver, copper, molybdenum, chromium, tantalum, and titanium. 제 7 항에 있어서, 상기 제 1 유지전극은 제 1 콘택 홀을 통해 그 상부의 상기 제 3 유지전극과 전기적으로 연결되는 것을 특징으로 하는 유기발광다이오드 표시소자의 제조방법.The organic light emitting diode display device of claim 7, wherein the first sustain electrode is electrically connected to the third sustain electrode on the first contact hole through the first contact hole. 제 7 항에 있어서, 상기 광차단막은 연결 홀을 통해 상기 구동 전압라인과 전기적으로 연결되는 것을 특징으로 하는 유기발광다이오드 표시소자의 제조방법.8. The method of claim 7, wherein the light blocking layer is electrically connected to the driving voltage line through a connection hole.
KR1020120148682A 2012-12-18 2012-12-18 Organic light emitting diode display device and method of fabricating the same KR101970570B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120148682A KR101970570B1 (en) 2012-12-18 2012-12-18 Organic light emitting diode display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120148682A KR101970570B1 (en) 2012-12-18 2012-12-18 Organic light emitting diode display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20140079093A KR20140079093A (en) 2014-06-26
KR101970570B1 true KR101970570B1 (en) 2019-04-19

Family

ID=51130401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120148682A KR101970570B1 (en) 2012-12-18 2012-12-18 Organic light emitting diode display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101970570B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024063517A1 (en) * 2022-09-19 2024-03-28 삼성디스플레이주식회사 Display device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102303241B1 (en) * 2014-07-24 2021-09-17 삼성디스플레이 주식회사 Display apparatus
KR102329041B1 (en) * 2014-07-31 2021-11-19 엘지디스플레이 주식회사 Organic light emitting device
US9941489B2 (en) 2014-09-01 2018-04-10 Samsung Display Co., Ltd. Organic light emitting diode display device and manufacturing method thereof
KR101631549B1 (en) 2014-09-04 2016-06-20 엘지디스플레이 주식회사 Organic light emitting display panel and fabricating thereof
KR102328984B1 (en) * 2014-12-26 2021-11-22 엘지디스플레이 주식회사 Organic electroluminescent display diode and method for fabricating the same
KR102300026B1 (en) 2015-01-08 2021-09-09 삼성디스플레이 주식회사 Display device
KR102316985B1 (en) * 2015-01-30 2021-10-25 엘지디스플레이 주식회사 Organic light emitting display device
KR102515627B1 (en) * 2015-07-07 2023-03-30 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Manufacturing Method the same
KR20170125160A (en) 2016-05-03 2017-11-14 삼성디스플레이 주식회사 Organic light emitting display
KR102464900B1 (en) 2016-05-11 2022-11-09 삼성디스플레이 주식회사 Display device
KR20180026602A (en) 2016-09-02 2018-03-13 삼성디스플레이 주식회사 Organic light emitting diode display
KR102601451B1 (en) 2016-09-30 2023-11-13 엘지디스플레이 주식회사 Electrode, And Organic Light Emitting Diode, Liquid Crystal Display Device, And Organic Light Emitting Display Device Of The Same
CN107331669B (en) * 2017-06-19 2020-01-31 深圳市华星光电半导体显示技术有限公司 Manufacturing method of TFT (thin film transistor) driving back plate
KR102532307B1 (en) 2017-11-02 2023-05-15 삼성디스플레이 주식회사 Display device
KR102603872B1 (en) 2018-04-20 2023-11-21 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same
KR20200057140A (en) 2018-11-15 2020-05-26 삼성디스플레이 주식회사 Display device
KR20200094243A (en) * 2019-01-29 2020-08-07 삼성디스플레이 주식회사 Display device
KR102007374B1 (en) * 2019-04-08 2019-08-06 삼성디스플레이 주식회사 Organic light emitting diode display device and manufacturing method thereof
KR20210041150A (en) 2019-10-04 2021-04-15 삼성디스플레이 주식회사 Display device
US11469290B2 (en) * 2019-11-29 2022-10-11 Hefei Boe Joint Technology Co., Ltd. Array substrate and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491143B1 (en) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 Flat Panel Display with Black Matrix and Method for fabricating the Same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040044588A (en) * 2002-11-21 2004-05-31 (주) 제이.에스.씨.앤.아이 A light sensing device using a thin film transistor
KR100659053B1 (en) * 2004-05-21 2006-12-18 삼성에스디아이 주식회사 Organic electro-luminescent display device
KR101374078B1 (en) * 2007-06-04 2014-03-13 삼성디스플레이 주식회사 Display substrate, method of manufacturing the same and display apparatus having the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491143B1 (en) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 Flat Panel Display with Black Matrix and Method for fabricating the Same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024063517A1 (en) * 2022-09-19 2024-03-28 삼성디스플레이주식회사 Display device

Also Published As

Publication number Publication date
KR20140079093A (en) 2014-06-26

Similar Documents

Publication Publication Date Title
KR101970570B1 (en) Organic light emitting diode display device and method of fabricating the same
KR101739384B1 (en) White organic light emitting diode display device and method of fabricating the same
KR101818451B1 (en) Organic light emitting diode display device and method of fabricating the same
US9379170B2 (en) Organic light emitting diode display device and method of fabricating the same
KR101521676B1 (en) Organic light emitting diode display and method for manufacturing the same
JP4490885B2 (en) Electroluminescent display device and manufacturing method thereof
KR102009854B1 (en) Method of fabricating organic light emitting diode display device
US8866706B2 (en) Organic electroluminescent display device and manufacturing method of the same
US9959811B2 (en) Sensing unit, flexible device, and display device
KR101499233B1 (en) Organic light emitting device
JP2007149673A (en) Organic light emitting display device
JP7148482B2 (en) Display device
KR101992902B1 (en) Organic light emitting diode display device and method of fabricating the same
KR20160006520A (en) Organic light emitting display device and method of fabricating the same
KR20160010165A (en) Organic light emitting display device and method of fabricating the same
KR101820166B1 (en) White organic light emitting diode display device and method of fabricating the same
KR20160065647A (en) Display device and method for fabricaging the same
KR20150092814A (en) Display device and organic light emitting diode display
KR20170080306A (en) Organic light emitting display device and method of fabricating the same
US9105593B2 (en) Method and apparatus for controlling breakage by static electricity
KR101916670B1 (en) Organic light emitting diode display device and method of fabricating the same
KR20150047035A (en) Organic light emitting display device and method of fabricating the same
KR20190002931A (en) Display Device
KR20150081869A (en) Organic light emitting device and manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant