KR101951654B1 - Manufacturing Method of Printed Circuit Board to Improve Flatness - Google Patents

Manufacturing Method of Printed Circuit Board to Improve Flatness Download PDF

Info

Publication number
KR101951654B1
KR101951654B1 KR1020170099671A KR20170099671A KR101951654B1 KR 101951654 B1 KR101951654 B1 KR 101951654B1 KR 1020170099671 A KR1020170099671 A KR 1020170099671A KR 20170099671 A KR20170099671 A KR 20170099671A KR 101951654 B1 KR101951654 B1 KR 101951654B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
copper foil
occupancy rate
substrate occupancy
Prior art date
Application number
KR1020170099671A
Other languages
Korean (ko)
Other versions
KR20190015901A (en
Inventor
임성만
Original Assignee
(주) 진성전자
임성만
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 진성전자, 임성만 filed Critical (주) 진성전자
Priority to KR1020170099671A priority Critical patent/KR101951654B1/en
Publication of KR20190015901A publication Critical patent/KR20190015901A/en
Application granted granted Critical
Publication of KR101951654B1 publication Critical patent/KR101951654B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 인쇄회로기판을 제조함에 있어서, 인쇄회로기판의 두께 방향의 가상 중심면을 기준으로 동박층의 두께를 대칭으로 형성할 뿐만 아니라, 동박층 도전 패턴의 기판점유율을 가상 중심면을 기준으로 대칭으로 형성하여 보다 높은 수준의 평탄도를 확보할 수는 제조 방법을 개시한다. 또한, 적층된 다층 기판을 핫프레싱하는 단계에서는 알루미늄 박판을 프레스 지그와 기판 사이에 삽입함으로써 기판 전역에 균일하게 열이 전달되도록 하여 가열 접합 공정에서의 불필요한 국부적인 온도 구배를 방지하여 평탄도를 확보하는 것이 특징이다. The present invention relates to a method for manufacturing a multilayer printed circuit board in which a thickness of a copper foil layer is formed symmetrically with respect to a virtual center plane in a thickness direction of a printed circuit board, So that a higher level of flatness can be secured. Further, in the step of hot-pressing the laminated multilayer substrate, the aluminum foil is inserted between the press jig and the substrate to uniformly transfer heat to the entire substrate, thereby preventing unnecessary local temperature gradient in the heat bonding process, .

Description

평탄도 개선을 위한 인쇄회로기판의 제조 방법{Manufacturing Method of Printed Circuit Board to Improve Flatness}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board (PCB)

본 발명은 평탄도가 개선된 인쇄회로기판의 제조 방법에 관한 것으로서, 보다 상세하게는 다층 인쇄회로기판 각각의 도전 패턴층의 도전 패턴 면적비를 조정함으로써 인쇄회로기판의 휨을 방지하고 평탄도를 개선하는 인쇄회로기판의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of manufacturing a printed circuit board with improved flatness, and more particularly, to a method of manufacturing a printed circuit board with improved flatness, To a method of manufacturing a printed circuit board.

이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.The contents described in this section merely provide background information on the present embodiment and do not constitute the prior art.

스마트폰 등 전자제품은 갈수록 소형화, 경량화 되는 추세이며, 인쇄회로기판의 두께는 얇아지는 반면 높은 형상 정밀도 및 낮은 열변형과 같은 특성이 요구되고 있다. 예컨대, 스마트폰 카메라에 사용되는 인쇄회로기판의 경우 평탄도가 저하되면 광축 정렬이 틀어져 카메라 모듈의 해상도가 저하될 수 있으며, 고해상도 카메라 모듈을 구현하기 위해서는 평탄도가 우수하고 온도 변화에 따른 열변형량이 작은 인쇄회로기판을 사용하는 것이 바람직하다.Electronic products such as smart phones are becoming increasingly smaller and lighter, and the thickness of printed circuit boards is becoming thinner, while high shape precision and low thermal deformation characteristics are required. For example, in the case of a printed circuit board used in a smartphone camera, if the flatness is lowered, the alignment of the optical axis may be distorted and the resolution of the camera module may deteriorate. In order to realize a high resolution camera module, the flatness is excellent, It is preferable to use this small printed circuit board.

본 발명은 다층 인쇄회로기판을 제조하는 과정에서 발생될 수 있는 인쇄회로기판의 휨을 방지하기 위한 기술로서, 다층 인쇄회로기판의 두께 방향으로 적층된 각각의 도전 패턴층의 도전 패턴 면적비가 다층 인쇄회로기판의 가상 중심면을 기준으로 대칭이 되도록 형성함으로써 제조 과정에서 열이 가해지더라도 휨이 방지되어 평탄도가 우수한 인쇄회로기판을 제공하는데 주된 목적이 있다. A conductive pattern area ratio of each of the conductive pattern layers stacked in the thickness direction of the multilayer printed circuit board is measured by a multilayer printed circuit board The present invention provides a printed circuit board that is symmetrical with respect to a virtual center plane of a substrate, thereby preventing warping even when heat is applied during fabrication, thereby providing a flatness of the printed circuit board.

상기와 같은 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 복수의 동방측을 포함하는 다층 인쇄회로기판으로서, 다층 인쇄회로기판을 두께 방향으로 양분하는 가상 중심면을 기준으로 복수의 동박층 각각의 두께는 대칭인 크기로 형성되되, 가상 중심면과 다층 인쇄회로기판의 외측면 사이에 배치된 각각의 내측 동박층의 도전 패턴이 갖는 제1기판점유율 및 외측면에 인접한 외측 동박측의 도전 패턴이 갖는 제2기판점유율은 가상 중심면으로부터 두 외측면 방향으로 대칭인 크기가 되도록 형성되고, 제1기판점유율은 제2기판점유율보다 작은 것을 특징으로 한다. According to one aspect of the present invention, there is provided a multilayer printed circuit board including a plurality of copper layers on the basis of a virtual center plane bisecting a multilayer printed circuit board in a thickness direction, A first substrate occupation ratio of the conductive pattern of each inner copper foil layer disposed between the imaginary center face and the outer face of the multilayer printed circuit board, The second substrate occupancy rate of the pattern is formed to be a symmetrical size from the virtual center plane to the two outer side directions, and the first substrate occupancy rate is smaller than the second substrate occupancy rate.

또한, 제1기판점유율 및 제2기판점유율은 45~50%인 것을 특징으로 한다. The first substrate occupancy rate and the second substrate occupancy rate are 45 to 50%.

또한, 제1기판점유율은 제2기판점유율 보다 2% 이상 작게 형성되는 것을 특징으로 한다. Further, the first substrate occupancy rate is formed to be 2% or less smaller than the second substrate occupancy rate.

또한, 상기와 같은 과제를 해결하기 위한 본 발명의 일 실시예에 따른 복수의 동박층을 포함하는 다층 인쇄회로기판의 제조 방법으로서, 다층 인쇄회로기판을 두께 방향으로 양분하는 가상 중심면을 기준으로 복수의 동박층 각각의 두께는 대칭인 크기로 형성되되, 가상 중심면과 다층 인쇄회로기판의 외측면 사이에 배치된 각각의 내측 동박층의 도전 패턴이 갖는 제1기판점유율 및 외측면에 인접한 외측 동박층의 도전 패턴이 갖는 제2기판점유율은 가상 중심면으로부터 두 외측면 방향으로 대칭인 크기가 되도록 형성하는 설계 단계; 동박층 패턴이 형성된 복수의 기판을 적층하는 적층 단계; 적층된 복수의 기판을 핫프레스(hot press)로 접합하되 외측 동박층과 핫프레스의 판형 지그(jig) 사이에 알루미늄 박판을 포함하는 핫프레스 단계; 접합된 복수의 기판을 사전 베이킹하는 베이킹 단계; 및 PSR(photo solder resist)을 적층하는 PSR 단계;를 포함하는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method of manufacturing a multilayer printed circuit board including a plurality of copper foil layers, the method comprising: The plurality of copper foil layers are each formed to have a symmetrical thickness. The first substrate occupancy ratio of the conductive pattern of each inner copper foil layer disposed between the imaginary center face and the outer face of the multilayer printed circuit board, A design step of forming a second substrate occupancy ratio of the conductive pattern of the copper foil layer so as to be a symmetrical size from the virtual center face to the two outer side faces; A lamination step of laminating a plurality of substrates on which a copper foil layer pattern is formed; A hot pressing step of bonding a plurality of stacked substrates by a hot press, wherein the hot press step includes an aluminum foil between the outer copper foil layer and the hot press plate jig; A baking step of pre-baking a plurality of bonded substrates; And a PSR (photo solder resist) layer.

또한, 설계 단계에서 제1기판점유율 및 상기 제2기판점유율은 45~50%인 것을 특징으로 한다. Also, the first substrate occupancy rate and the second substrate occupancy rate are 45 to 50% in the design stage.

또한, 제1기판점유율은 제2기판점유율보다 작은 것을 특징으로 한다. The first substrate occupancy rate is smaller than the second substrate occupancy rate.

또한, 제1기판점유율은 제2기판점유율 보다 2% 이상 작게 형성되는 것을 특징으로 한다. Further, the first substrate occupancy rate is formed to be 2% or less smaller than the second substrate occupancy rate.

또한, 베이킹 단계는 180±10 ℃ 온도에서 120±10분의 시간 동안 베이킹이 이루어지는 것을 특징으로 한다. Further, the baking step is characterized in that the baking is performed at a temperature of 180 +/- 10 DEG C for a period of 120 +/- 10 minutes.

본 발명은 다층 인쇄회로기판을 제조함에 있어서, 인쇄회로기판의 두께 방향의 가상 중심면을 기준으로 동박층의 두께를 대칭으로 형성할 뿐만 아니라, 동박층 도전 패턴의 기판점유율을 대칭으로 형성하여 보다 높은 수준의 평탄도를 확보할 수 있다. 또한, 적층된 다층 인쇄회로기판을 핫프레싱하는 단계에서는 알루미늄 박판을 프레스 지그와 기판 사이에 삽입함으로써 기판 전역에 균일하게 열이 전달되도록 하여 가열 접합 공정에서의 불필요한 국부적인 온도 구배를 방지하여 평탄도를 확보하는 효과가 있다. In manufacturing a multilayer printed circuit board according to the present invention, not only the thickness of the copper foil layer is formed symmetrically with respect to the virtual center plane in the thickness direction of the printed circuit board, but the substrate occupation rate of the copper foil layer conductive pattern is formed symmetrically A high level of flatness can be secured. Further, in the step of hot-pressing the laminated multilayer printed circuit board, the aluminum foil is inserted between the press jig and the substrate to uniformly transfer heat to the whole area of the substrate, thereby preventing an unnecessary local temperature gradient in the heat bonding process, .

도 1은 일반적인 다층 인쇄회로기판의 도전 패턴층을 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 도전 패턴층을 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 평탄도 개선을 위한 인쇄회로기판의 제조 공정도이다.
도 5는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 핫프레스 공정을 나타내는 개념도이다. 1 is a view showing a conductive pattern layer of a general multilayer printed circuit board.
2 is a view showing a conductive pattern layer of a multilayer printed circuit board according to an embodiment of the present invention.
3 is a cross-sectional view of a multilayer printed circuit board in accordance with an embodiment of the present invention.
4 is a view illustrating a manufacturing process of a printed circuit board for improving flatness according to an embodiment of the present invention.
5 is a conceptual view showing a hot pressing process of a multilayer printed circuit board according to an embodiment of the present invention.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. It should be noted that, in adding reference numerals to the constituent elements of the drawings, the same constituent elements are denoted by the same reference symbols as possible even if they are shown in different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 '포함', '구비'한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 '…부', '모듈' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.In describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are intended to distinguish the constituent elements from other constituent elements, and the terms do not limit the nature, order or order of the constituent elements. Throughout the specification, when an element is referred to as being "comprising" or "comprising", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise . In addition, '... Quot ;, " module ", and " module " refer to a unit that processes at least one function or operation, and may be implemented by hardware or software or a combination of hardware and software.

도 1은 일반적인 다층 인쇄회로기판의 도전 패턴층을 나타내는 도면이다.1 is a view showing a conductive pattern layer of a general multilayer printed circuit board.

도 1을 참조하면, 도면에 타원(90)으로 표시된 에칭에 의해 동박이 제거된 부위는 동박이 남겨진 부위와 높이 차이가 있어 다층 인쇄회로기판이 적층된 후 두께 차이가 발생하여 전체적인 평탄도가 저하되는 것을 예시한다. 높은 수준의 평탄도를 얻기 위해서는 동박층의 도전 패턴이 그 위에 적층되는 프리프레그(prepreg, 10, 12)의 평탄도를 저해하지 않도록 도전 패턴이 동박층 전체에 가급적 균등하게 배분되도록 설계하는 것이 바람직하다. Referring to FIG. 1, the portion where the copper foil is removed by the etching indicated by the ellipse 90 in the drawing is different from the portion where the copper foil is left, so that the difference in thickness occurs after the multilayer printed circuit board is laminated, . In order to obtain a high level of flatness, it is desirable to design the conductive patterns of the copper foil layer so as to be evenly distributed throughout the copper foil layer so as not to hinder the flatness of the prepregs 10, 12 on which the conductive patterns are stacked Do.

또한, 다층 인쇄회로기판은 제조 과정에서 가열 접합되는데, 이 과정에서 프리프레그(10, 12) 및 동박층의 두께(22, 24)가 다층 인쇄회로기판의 가상 중심면(30)을 기준으로 대칭이 되도록 형성되는 것이 바람직하다. 예를 들어 4층기판의 경우 기판 일측면으로부터의 동박층 두께를 14 mil, 28 mil, 14 mil로 형성하거나, 6층기판의 경우 동박층 두께를 7 mil, 14 mil, 14 mil, 14 mil, 7 mil과 같이 대칭이 되도록 형성하는 것이 일반적이다. 동박층 두께가 대칭이 아닌 경우 동박층과 프리프레그(10, 12)의 열팽창계수가 다름에 따라 제조 과정에서 가해지는 열에 의해 서로 다르게 수축과 팽창이 일어나면서 다층 인쇄회로기판에 휨이 발생할 수 있다. In addition, the multilayer printed circuit board is heat bonded in the manufacturing process. In this process, the thicknesses 22 and 24 of the prepregs 10 and 12 and the copper foil layer are symmetric with respect to the virtual center plane 30 of the multilayer printed circuit board Is formed. For example, in the case of a four-layer substrate, the thickness of the copper foil layer from one side of the substrate may be 14 mils, 28 mils, 14 mils, or the thickness of the copper foil layer may be 7 mils, 14 mils, 14 mils, 14 mils, 7 mils. When the thickness of the copper foil layer is not symmetrical, the thermal expansion coefficient of the copper foil layer and the prepregs 10 and 12 may be different from each other, causing contraction and expansion differently due to the heat applied during the manufacturing process, .

본 발명의 일 실시예에 따른 평탄도 개선을 위한 다층 인쇄회로기판(10)은 동박층 두께(22, 24)를 대칭으로 형성할 뿐만 아니라, 동박층의 도전 패턴의 기판점유율도 가상 중심면(30)에 대해 대칭이 되도록 형성하는 것이 특징이다. 또한, 내측 동박층(26) 도전 패턴 각각의 제1기판점유율이 두 외측 동박층(28) 도전 패턴 각각의 제2기판점유율보다 작은 값을 갖도록 형성함으로써 다층 인쇄회로기판(10)의 평탄도가 확보되는 것이 특징이다. The multilayer printed circuit board 10 for improving the flatness according to an embodiment of the present invention not only forms the copper foil layer thicknesses 22 and 24 symmetrically but also the substrate occupation rate of the conductive pattern of the copper foil layer 30 of the first embodiment. The flatness of the multilayer printed circuit board 10 can be improved by forming the first substrate occupation rate of each of the conductive patterns of the inner copper foil layer 26 to be smaller than the second substrate occupancy rate of each of the two outer copper foil layers 28 .

도 2는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 도전 패턴층을 나타내는 도면이다. 2 is a view showing a conductive pattern layer of a multilayer printed circuit board according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 다층 인쇄회로기판(10)의 예시적인 형태의 도전 패턴층을 도시한다. 일 실시예에서는 특히 인쇄회로기판(10)의 면적을 기준으로 한 내측 동박층(26) 도전 패턴 각각의 제1기판점유율 및 두 외측 동박층 도전 패턴 각각의 제2기판점유율이 다층 인쇄회로기판(10)의 가상 중심면(30)을 기준으로 대칭이 되도록 형성하되, 제1기판점유율은 제2기판점유율보다 작게 형성하고, 제1기판점유율 및 제2기판점유율은 45~50%의 범위에서 형성한다. 기판점유율을 변화시켜가며 다수의 샘플을 제작하여 테스트한 결과 제1기판점유율은 45%에 근접하도록 형성하고 제2기판점유율은 50%에 근접하도록 형성하는 것이 평탄도가 가장 우수하였다. Referring to FIG. 2, there is shown an exemplary form of a conductive pattern layer of a multilayer printed circuit board 10 according to an embodiment of the present invention. In one embodiment, the first substrate occupancy of each of the inner copper layer 26 conductive patterns and the second substrate occupancy of each of the two outer copper foil layer conductive patterns, based on the area of the printed circuit board 10, 10, the first substrate occupancy rate is smaller than the second substrate occupancy rate, the first substrate occupancy rate and the second substrate occupancy rate are in a range of 45 to 50% do. As a result of testing and producing a large number of samples while varying the substrate occupancy rate, it was found that the first substrate occupancy rate was close to 45% and the second substrate occupancy rate was close to 50%.

도 3은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 단면도이다. 3 is a cross-sectional view of a multilayer printed circuit board in accordance with an embodiment of the present invention.

도 3은 4층 인쇄회로기판을 예시한 것으로서 가상 중심면(30)을 기준으로 동박의 두께가 대칭이 되도록 형성한 예이다. FIG. 3 is an example of a four-layer printed circuit board, which is formed such that the thickness of the copper foil is symmetrical with respect to the virtual center plane 30. FIG.

인쇄회로기판의 프리프레그(10, 12)로 사용되는 FR4나 FR5의 열팽창계수는 12~14x10-6/K이며, 동박층 구리의 열팽창계수는 17x10-6/K 수준이다. 프리프레그(10, 12)와 동박층의 서로 다른 열팽창계수로 인해 다층 인쇄회로기판을 가열 접합하는 과정에서 휨과 같은 변형이 발생될 수 있다. FR4 and FR5 used as the prepregs 10 and 12 of the printed circuit board have a thermal expansion coefficient of 12 to 14 x 10 -6 / K and a copper foil layer of copper has a thermal expansion coefficient of 17 x 10 -6 / K. Due to the different thermal expansion coefficients of the prepregs 10 and 12 and the copper foil layer, deformation such as warping may occur during the heating and bonding process of the multilayer printed circuit board.

본 발명의 일 실시예에서는 도전 패턴 각각의 기판점유율을 45~50% 범위에서 대칭으로 형성하고 되도록 함으로써 도전 패턴층의 열팽창 및 열수축이 가상 중심면(30)에 대해 대칭으로 발생되도록 하여 다층 인쇄회로기판의 가열 접합 및 경화(curing) 과정 중의 변형이 최소화된다. 또한 도전 패턴의 기판점유율이 일정 범위 내에 있도록 함으로써 도전 패턴층을 통해 열이 보다 균일하게 전달되어 다층 인쇄회로기판 내에 휨 발생의 원인이 될 수 있는 온도 구배(thermal gradient)의 발생을 최소화할 수 있다. In one embodiment of the present invention, the substrate occupancy of each of the conductive patterns is formed symmetrically in the range of 45 to 50%, so that the thermal expansion and the heat shrinkage of the conductive pattern layer are generated symmetrically with respect to the imaginary center plane 30, Deformation during heating bonding and curing of the substrate is minimized. In addition, since the substrate occupancy of the conductive pattern is within a certain range, heat can be more uniformly transmitted through the conductive pattern layer, thereby minimizing the occurrence of thermal gradients that may cause warpage in the multilayer printed circuit board .

도 4는 본 발명의 일 실시예에 따른 평탄도 개선을 위한 인쇄회로기판의 제조 공정도이다. 4 is a view illustrating a manufacturing process of a printed circuit board for improving flatness according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 방법은 다음의 단계를 포함한다. Referring to FIG. 4, a method of manufacturing a multilayer printed circuit board according to an embodiment of the present invention includes the following steps.

(1) 다층 인쇄회로기판(10)의 면적을 기준으로 한, 내측 동박층(26) 각각의 도전 패턴의 제1기판점유율 및 두 외측 동박층(28) 각각의 도전 패턴의 제2기판점유율이 다층 인쇄회로기판(10)의 가상 중심면(30)을 기준으로 대칭이 되도록 형성하는 설계 단계(S410)(1) The first board occupation rate of the conductive pattern of each of the inner copper foil layers 26 and the second board occupation rate of the conductive pattern of each of the two outer copper foil layers 28, based on the area of the multilayer printed circuit board 10, A design step S410 of forming a symmetrical shape with respect to the virtual center plane 30 of the multilayer printed circuit board 10,

(2) 도전 패턴이 형성된 복수의 기판을 적층하는 적층 단계(S420)(2) a step S420 of laminating a plurality of substrates on which a conductive pattern is formed,

(3) 적층된 복수의 기판을 핫프레스(hot press)로 접합하되 외측 동박층(28)과 핫프레스의 판형 지그(jig, 42) 사이에 알루미늄 박판(40)을 포함하는 핫프레스 단계(S430)(3) A hot press step S430 (see FIG. 4) in which a plurality of stacked substrates are joined by hot press, but the aluminum foil 40 is sandwiched between the outer copper foil layer 28 and the hot- )

(4) 접합된 복수의 기판을 사전 베이킹(baking)하는 베이킹 단계(S440)(4) baking (S440) baking a plurality of bonded substrates,

(5) PSR(photo solder resist, 14)을 적층하는 PSR 단계(S450)(5) PSR step (S450) of laminating a PSR (photo solder resist)

일 실시예에 따른 다층 인쇄회로기판(10)의 제조 방법을 기술함에 있어 일반적으로 포함되어야 하는 공정은 통상의 기술자에게 자명하므로 편의상 생략한다. The processes that are generally included in describing the method of manufacturing the multilayer printed circuit board 10 according to an embodiment will be omitted for convenience, since they will be obvious to those skilled in the art.

도 5는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 핫프레스 공정을 나타내는 개념도이다. 5 is a conceptual view showing a hot pressing process of a multilayer printed circuit board according to an embodiment of the present invention.

일 실시예에서 핫프레스 단계에 포함된 알루미늄 박판(40)은 예컨대 0.1 mm 두께를 가지는 것일 수 있다. 통상 스테인리스스틸과 같은 재질의 지그(42)로 접합할 다층 인쇄회로기판(10)을 누르지만, 일 실시예에서는 열전달에 효과적이며 상대적으로 무른 재질인 알루미늄 박판(40)을 사용하여 인쇄회로기판의 외측면을 누르도록 구성하였다. In one embodiment, the aluminum foil 40 included in the hot pressing step may be, for example, 0.1 mm thick. A multilayer printed circuit board 10 to be joined with a jig 42 made of the same material as that of stainless steel is pressed. In an embodiment, the aluminum foil 40, which is effective for heat transfer and is relatively soft, So as to press the outer surface.

일 실시예에서 포함된 알루미늄 박판(40)은 핫프레스 단계에서 인쇄회로기판에 전달되는 열이 인쇄회로기판 전면에 균일하게 전달되도록 도움을 준다. The aluminum foil 40 included in one embodiment helps ensure that the heat transferred to the printed circuit board in the hot press step is uniformly transferred to the entire surface of the printed circuit board.

PSR 단계는 인쇄회로기판의 일측면에만 열을 가하게 되어 평탄도 저하의 원인이 될 수 있다. 일 실시예에서는 PSR 단계 전에 접합된 복수의 기판을 사전에 베이킹함으로써 핫프레스 단계 이후 인쇄회로기판 내부에 잔존할 수 있는 열응력을 풀어주어 이후 공정에서 열에 의해 변형이 발생되는 것을 감소시킬 수 있다. 사전 베이킹하는 단계는 예컨대 180±10 ℃ 온도에서 120±10분의 시간 동안 베이킹하는 것이 바람직하다고 실험적으로 확인되었다. In the PSR step, heat is applied to only one side of the printed circuit board, which may cause a decrease in flatness. In one embodiment, the plurality of substrates bonded prior to the PSR step are pre-baked to release thermal stresses that may remain in the printed circuit board after the hot pressing step, thereby reducing the occurrence of deformation due to heat in subsequent processes. It has been experimentally confirmed that the prebaking step is preferably baked at a temperature of, for example, 180 占 10 占 폚 for a period of 120 占 10 minutes.

본 발명의 일 실시예에 따른 다층 인쇄회로기판과 그 제조 방법은 4층기판에 대하여 기술하였으나, 이에 한정하는 것은 아니며, 6층 이상의 인쇄회로기판에도 마찬가지로 적용될 수 있다. 예컨대 6층 인쇄회로기판의 경우에도 제2기판점유율은 50%에 근접하도록 형성하고, 내부에 배치되는 동박층 도전 패턴의 기판점유율은 45%에 근접하도록 형성한다. 내부 도전 패턴의 형태에 따라서는 가상 중심면에 근접한 최내측 도전 패턴은 45%, 외측 도전 패턴과 최내측 도전 패턴 사이의 도전 패턴은 47.5%, 외측 도전 패턴은 50%와 같은 비율로 선정하는 것이 바람직할 수 있다. Although a multilayer printed circuit board and a method of manufacturing the same according to an embodiment of the present invention are described with reference to a four-layer board, the present invention is not limited thereto and may be applied to a printed circuit board having six or more layers. For example, even in the case of a six-layer printed circuit board, the second substrate occupancy rate is set to be close to 50%, and the substrate occupancy of the copper foil layer conductive pattern disposed inside is close to 45%. The innermost conductive pattern in the vicinity of the virtual center plane is selected to be 45%, the conductive pattern between the outer conductive pattern and the innermost conductive pattern is 47.5%, and the outer conductive pattern is selected at the same ratio as 50% Lt; / RTI >

이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present embodiment, and various modifications and changes may be made to those skilled in the art without departing from the essential characteristics of the embodiments. Therefore, the present embodiments are to be construed as illustrative rather than restrictive, and the scope of the technical idea of the present embodiment is not limited by these embodiments. The scope of protection of the present embodiment should be construed according to the following claims, and all technical ideas within the scope of equivalents thereof should be construed as being included in the scope of the present invention.

Claims (8)

복수의 동박층을 포함하는 다층 인쇄회로기판으로서,
상기 다층 인쇄회로기판을 두께 방향으로 양분하는 가상 중심면을 기준으로 상기 복수의 동박층 각각의 두께는 대칭인 크기로 형성되되,
상기 가상 중심면과 상기 다층 인쇄회로기판의 외측면 사이에 배치된 각각의 내측 동박층의 도전 패턴이 갖는 제1기판점유율 및 상기 외측면에 인접한 외측 동박층의 도전 패턴이 갖는 제2기판점유율은 상기 가상 중심면으로부터 상기 두 외측면 방향으로 대칭인 크기가 되도록 형성되고,
상기 제1기판점유율은 상기 제2기판점유율보다 작은 것을 특징으로 하는 다층 인쇄회로기판. 1. A multilayer printed circuit board comprising a plurality of copper foil layers,
Wherein a thickness of each of the plurality of copper foil layers is symmetric with respect to a virtual center plane bisecting the multilayer printed circuit board in a thickness direction,
The first substrate occupancy ratio of the conductive pattern of each inner copper foil layer disposed between the virtual center plane and the outer surface of the multilayer printed circuit board, and the second substrate occupancy ratio of the conductive pattern of the outer copper foil layer adjacent to the outer surface, Wherein the first and second outer side surfaces are symmetrical with respect to the virtual center plane,
Wherein the first substrate occupancy rate is less than the second substrate occupancy rate. 제 1항에 있어서,
상기 제1기판점유율 및 상기 제2기판점유율은 45~50%인 것을 특징으로 하는 다층 인쇄회로기판. The method according to claim 1,
Wherein the first substrate occupancy rate and the second substrate occupancy rate are 45-50%. 제 2항에 있어서,
상기 제1기판점유율은 상기 제2기판점유율 보다 2% 이상 작게 형성되는 것을 특징으로 하는 다층 인쇄회로기판.3. The method of claim 2,
Wherein the first substrate occupancy rate is formed to be 2% or more smaller than the second substrate occupancy rate. 복수의 동박층을 포함하는 다층 인쇄회로기판의 제조 방법으로서,
상기 다층 인쇄회로기판을 두께 방향으로 양분하는 가상 중심면을 기준으로 상기 복수의 동박층 각각의 두께는 대칭인 크기로 형성되되,
상기 가상 중심면과 상기 다층 인쇄회로기판의 외측면 사이에 배치된 각각의 내측 동박층의 도전 패턴이 갖는 제1기판점유율 및 상기 외측면에 인접한 외측 동박층의 도전 패턴이 갖는 제2기판점유율은 상기 가상 중심면으로부터 상기 두 외측면 방향으로 대칭인 크기가 되도록 형성하는 설계 단계;
상기 동박층 패턴이 형성된 복수의 기판을 적층하는 적층 단계;
상기 적층된 복수의 기판을 핫프레스(hot press)로 접합하되 상기 외측 동박층과 상기 핫프레스의 판형 지그(jig) 사이에 알루미늄 박판을 포함하는 핫프레스 단계;
상기 접합된 복수의 기판을 사전 베이킹하는 베이킹 단계; 및
PSR(photo solder resist)을 적층하는 PSR 단계;
를 포함하는 것을 특징으로 하는 평탄도 개선을 위한 인쇄회로기판의 제조 방법.A method of manufacturing a multilayer printed circuit board including a plurality of copper foil layers,
Wherein a thickness of each of the plurality of copper foil layers is symmetric with respect to a virtual center plane bisecting the multilayer printed circuit board in a thickness direction,
The first substrate occupancy ratio of the conductive pattern of each inner copper foil layer disposed between the virtual center plane and the outer surface of the multilayer printed circuit board, and the second substrate occupancy ratio of the conductive pattern of the outer copper foil layer adjacent to the outer surface, A design step of forming a symmetrical size from the virtual center plane to the two outer side directions;
A laminating step of laminating a plurality of substrates on which the copper foil layer pattern is formed;
A hot pressing step of joining the plurality of stacked substrates by a hot press, wherein the hot press step includes an aluminum foil between the outer copper foil layer and the jig of the hot press;
A baking step of pre-baking the bonded substrates; And
A PSR step of laminating a photo solder resist (PSR);
Wherein the flatness improving method comprises the steps of: 제 4항에 있어서,
상기 설계 단계에서 상기 제1기판점유율 및 상기 제2기판점유율은 45~50%인 것을 특징으로 하는 다층 인쇄회로기판의 제조 방법.5. The method of claim 4,
Wherein the first substrate occupancy rate and the second substrate occupancy rate are 45-50% in the designing step. 제 5항에 있어서,
상기 제1기판점유율은 상기 제2기판점유율보다 작은 것을 특징으로 하는 다층 인쇄회로기판의 제조 방법.6. The method of claim 5,
Wherein the first substrate occupancy rate is smaller than the second substrate occupancy rate. 제 5항에 있어서,
상기 제1기판점유율은 상기 제2기판점유율 보다 2% 이상 작게 형성되는 것을 특징으로 하는 다층 인쇄회로기판의 제조 방법.6. The method of claim 5,
Wherein the first substrate occupancy rate is formed to be 2% or more smaller than the second substrate occupancy rate. 제 4항에 있어서,
상기 베이킹 단계는 180±10 ℃ 온도에서 120±10분의 시간 동안 베이킹이 이루어지는 것을 특징으로 하는 다층 인쇄회로기판의 제조 방법.5. The method of claim 4,
Wherein the baking is performed at a temperature of 180 +/- 10 DEG C for a period of 120 +/- 10 minutes.
KR1020170099671A 2017-08-07 2017-08-07 Manufacturing Method of Printed Circuit Board to Improve Flatness KR101951654B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170099671A KR101951654B1 (en) 2017-08-07 2017-08-07 Manufacturing Method of Printed Circuit Board to Improve Flatness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170099671A KR101951654B1 (en) 2017-08-07 2017-08-07 Manufacturing Method of Printed Circuit Board to Improve Flatness

Publications (2)

Publication Number Publication Date
KR20190015901A KR20190015901A (en) 2019-02-15
KR101951654B1 true KR101951654B1 (en) 2019-05-08

Family

ID=65367358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170099671A KR101951654B1 (en) 2017-08-07 2017-08-07 Manufacturing Method of Printed Circuit Board to Improve Flatness

Country Status (1)

Country Link
KR (1) KR101951654B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114286513B (en) * 2021-11-30 2024-02-06 通元科技(惠州)有限公司 Asymmetric prestress eliminating type LED backboard and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101418867B1 (en) 2013-06-20 2014-08-13 주식회사 플렉스컴 Methode for manufacturing Multi-Layer FPCB

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025558A (en) * 2000-09-29 2002-04-04 전세호 Multi-layer PCB manufacturing process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101418867B1 (en) 2013-06-20 2014-08-13 주식회사 플렉스컴 Methode for manufacturing Multi-Layer FPCB

Also Published As

Publication number Publication date
KR20190015901A (en) 2019-02-15

Similar Documents

Publication Publication Date Title
JP2551224B2 (en) Multilayer wiring board and method for manufacturing multilayer wiring board
US7223687B1 (en) Printed wiring board and method of fabricating the same
US20130192885A1 (en) Method of forming solder resist layer and printed circuit board comprising solder resist layer
US20140182899A1 (en) Rigid-flexible printed circuit board and method for manufacturing same
KR20140108164A (en) Wiring substrate and method of manufacturing the same
WO2015010350A1 (en) Multilayer printed circuit board
KR101951654B1 (en) Manufacturing Method of Printed Circuit Board to Improve Flatness
KR101655928B1 (en) Method of manufacturing a printed circuit board
KR20090105047A (en) Manufacturing method of rigid-flexible multi-layer printed circuit board using flexible ink
JP2015053463A (en) Printed circuit board
JP2007088140A (en) Assembled printed wiring board
JP5185622B2 (en) Multilayer wiring board
KR101038335B1 (en) Manufacturing method of multi-layer printed circuit board
JP2010056373A (en) Method of manufacturing printed circuit board, and printed circuit board
CN114286494A (en) PCB structure, manufacturing method thereof and electronic equipment
JPH03185793A (en) Manufacture of multilayer printed wiring board
CN113939075B (en) Rigid-flex board for improving color change of brown oxide layer of multi-layer flexible core board and manufacturing method thereof
JP2003188493A (en) Method of manufacturing circuit board
TWI483654B (en) Printed circuit board and method of manufacturing the same
JP2000216543A (en) Manufacture of multilayered printed wiring board
JP3952862B2 (en) Manufacturing method of metal foil clad laminate with inner layer circuit
JP3952863B2 (en) Manufacturing method of metal foil clad laminate with inner layer circuit
CN108811370B (en) Method for manufacturing high-frequency multilayer circuit board
JP2002280736A (en) Multilayer printed wiring board and its manufacturing method
CN112770550A (en) Flexible circuit board with exhaust channel and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant