KR101949925B1 - 영상표시장치 및 그 구동방법 - Google Patents

영상표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR101949925B1
KR101949925B1 KR1020110135445A KR20110135445A KR101949925B1 KR 101949925 B1 KR101949925 B1 KR 101949925B1 KR 1020110135445 A KR1020110135445 A KR 1020110135445A KR 20110135445 A KR20110135445 A KR 20110135445A KR 101949925 B1 KR101949925 B1 KR 101949925B1
Authority
KR
South Korea
Prior art keywords
data
image data
image
bits
video
Prior art date
Application number
KR1020110135445A
Other languages
English (en)
Other versions
KR20130068358A (ko
Inventor
유상호
이현기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110135445A priority Critical patent/KR101949925B1/ko
Publication of KR20130068358A publication Critical patent/KR20130068358A/ko
Application granted granted Critical
Publication of KR101949925B1 publication Critical patent/KR101949925B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 영상표시장치 및 그 구동방법에 관한 것으로, 영상을 표시하는 표시패널과; RGB 데이터를 이용하여 제 2 영상 데이터를 생성하여 상기 표시패널로 전달하는 타이밍 제어부를 포함하며, 상기 타이밍 제어부는 상기 RGB 데이터를 제 1 영상 데이터로 변환하고, 변환된 제 1 영상 데이터를 변조하여 제 2 영상 데이터 및 마킹 비트 데이터로 구성되는 변조 영상 데이터를 생성하는 영상 데이터 변조/복조부를 포함하는 것을 특징으로 한다.

Description

영상표시장치 및 그 구동방법{IMAGE DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 영상표시장치 및 그 구동방법에 관한 것으로, 보다 상세하게는 마킹 비트 데이터를 이용하여 영상 데이터를 변조함에 따라 프레임 메모리의 입력 주파수를 낮추는 영상표시장치 및 그 구동방법에 관한 것이다.
최근 정보화 사회가 발전함에 따라 디스플레이 분야에 대한 요구도 다양한 형태로 증가하고 있으며, 이에 부응하여 박형화, 경량화, 저소비 전력화 등의 특징을 지닌 여러 평판 표시 장치(Flat Panel Display device), 예를 들어, 액정표시장치(Liquid Crystal Display device), 플라즈마표시장치(Plasma Display Panel device), 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display device) 등이 연구되고 있다.
도1은 일반적인 시스템과 영상표시장치간의 신호 전달을 설명하기 위해 참조되는 도면이다.
도1에 도시한 바와 같이, 시스템(system)으로부터 영상표시장치로 영상 신호 및 제어신호가 전달되는 과정은 시스템(system)과 타이밍 제어부(40) 간의 신호 전달 과정과 타이밍 제어부(40)와 소스 드라이버(20)의 드라이버 IC 간의 신호 전달 과정으로 나눌 수 있다.
시스템(system)은 그래픽 카드 등일 수 있으며, LVDS(Low Voltage Differential Signal) 인터페이스를 통해 영상 신호 및 수평 동기 신호(Hsync)와 수직 동기 신호(Vsync) 등과 같은 제어신호를 타이밍 제어부(40)로 전달한다.
타이밍 제어부(40)는, 시스템(system)으로부터 수신한 영상 신호를 적절하게 변환하고, 수평 동기 신호(Hsync)와 수직 동기 신호(Vsync) 등을 이용하여 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC), 소스 출력 인에이블(SOE) 등과 같은 드라이버 IC 제어 신호들을 생성한다.
그리고, 타이밍 제어부(40)는 mini-LVDS(Low Voltage Differential Signal) 인터페이스를 통해 변환된 영상 신호와 다수의 제어 신호 등을 소스 드라이버(20)에 전달한다.
이하에서는 시스템과 영상표시장치간의 신호 전달에 있어서, 타이밍 제어부의 동작에 대해 설명하기로 한다.
도2는 종래의 타이밍 제어부를 개략적으로 도시한 도면이다. 도1을 참조하여 설명한다.
도2에 도시한 바와 같이, 종래의 타이밍 제어부(40)는 영상 데이터 변환부(42)와 전류 분석부(44) 등을 포함한다.
영상 데이터 변환부(42)는 시스템(system)으로부터 전송 받은 RGB 데이터(RGB)를 제 1 영상 데이터(RGBW)로 변환하는 역할을 한다.
이때, R 데이터, G 데이터, B 데이터, W 데이터는 각각 10비트의 데이터이고, 하나의 제 1 영상 데이터는 총 40비트의 데이터가 된다.
전류 분석부(44)는 영상 데이터 변환부(42)에서 제 1 영상 데이터(RGBW)를 분석하여 표시패널로 유입되는 전류 레벨(Current Level)을 계산한다.
종래의 타이밍 제어부(40)는 전원 공급부(미도시)가 셧 다운(Shut Down)되는 것을 방지하기 위하여 전류 분석부(44)를 구비하였다.
전원 공급부는 프레임(frame) 영상을 구동하기 위한 전류 레벨(Current Level)이 파워 배선으로 공급될 수 있는 최대 전류량 이상이 되면 셧 다운(Shut Down)되도록 설계된다.
따라서, 전원 공급부(미도시)가 셧 다운(Shut Down)되는 것을 방지하기 위하여 전류 분석부(44)가 변환된 다수의 제 1 영상 데이터(RGBW)를 분석하여 표시패널로 유입되는 전류 레벨(Current Level)을 계산하는 것이다.
이를 자세히 설명하면, 전류 분석부(44)는 전류 분석 결과 해당 프레임 영상 데이터의 전류 레벨(Current Level)이 높을 경우에 전압 제어신호(PCS)를 기준 전압 공급부(미도시)로 전달한다.
그리고, 기준 전압 공급부는 전압 제어신호(PCS)에 의해 기준 전압 레벨을 조절하여 데이터 전압 레벨을 낮추도록 제어한다.
따라서, 기준 전압 공급부의 제어에 의해 프레임 영상을 구동하기 위한 전류 레벨(Current Level)이 낮아져 결과적으로 타이밍 제어부(40)는 전원 공급부가 셧 다운(Shut Down)되는 것을 방지할 수 있다.
이와 같이, 종래의 타이밍 제어부(40)는 전류 분석부(44)가 변환된 다수의 제 1 영상 데이터를 분석하는 과정이 필요하므로, 변환된 다수의 제 1 영상 데이터를 바로 소스 드라이버(20)로 전달하지 않고, 프레임 메모리(M1, M2)로 전달하여 일 프레임(frame) 시간 동안 저장하게 된다.
그런데, 매 프레임 마다 다수의 제 1 영상 데이터를 프레임 메모리(M1, M2)에 저장하기 때문에 고속 구동에 따른 전력 소모 및 IC 발열 문제 등이 발생하게 된다.
이하에서는 이와 같은 문제점을 영상 데이터 신호의 전송 방식과 관련하여 설명하기로 한다.
도3은 종래의 프레임 메모리로의 영상 데이터 신호의 전송 방식을 설명하기 위해 참조되는 도면이다.
도3에 도시한 바와 같이, 프레임 메모리 클럭(Clock)의 라이징 타임(rising time)과 폴링 타임(falling time)에서 제 1 영상 데이터(Data)가 전송된다.
이때, 프레임 메모리(M1, M2)는 16비트의 입출력 데이터 버스가 적용된 메모리이기 때문에, 각각의 라이징 타임(rising time)과 폴링 타임(falling time)에서 제 1 영상 데이터(Data)는 최대 16비트 만큼 전송된다.
그런데, R 데이터(R1), G 데이터(G1), B 데이터(B1), W 데이터(W1)가 각각 10비트이고, 하나의 제 1 영상 데이터(Data)는 총 40비트의 데이터이다.
따라서, 16비트의 입출력 데이터 버스를 통해 40비트 크기의 제 1 영상 데이터(Data)를 전송하기 위해서는 프레임 메모리 클럭과의 관계를 고려할 때 총 160비트의 영상 데이터가 하나의 전송단위라고 할 수 있다.
이와 같은 경우에 프레임 메모리로 제 1 영상 데이터(Data)를 전송하기 위해서는 입력 주파수의 5배에 해당하는 동작 주파수 대역(Bandwidth)이 필요하다.
수학식 1을 참조하여 설명하면, 영상표시장치의 입력 주파수가 74.25Mhz이면, x는74.25Mhz의 5배에 해당하는 371.25Mhz가 된다.
[수학식1]
Figure 112011099827821-pat00001
즉, 프레임 메모리로 영상 데이터를 전송하기 위하여 371.25Mhz의 동작 주파수 대역(Bandwidth)이 필요했다.
이와 같이, 종래의 타이밍 제어부에서는 영상 데이터를 프레임 메모리에 저장하기 위해서 큰 동작 주파수 대역이 필요했으며, 그에 따라 고속 구동에 따른 전력 소모 등의 문제가 있었다.
본 발명은, 상기와 같은 문제점을 해결하기 위한 것으로, 마킹 비트 데이터를 이용하여 영상 데이터를 변조함에 따라 프레임 메모리의 입력 주파수를 낮추는 영상표시장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
상기한 바와 같은 목적을 달성하기 위한 영상표시장치는, 영상을 표시하는 표시패널과; 입력 영상 데이터를 이용하여 상기 표시패널에 적합한 영상 데이터를 생성하여 전달하는 타이밍 제어부와; 상기 영상 데이터를 저장하는 메모리부를 포함하며, 상기 타이밍 제어부는 상기 입력 영상 데이터를 제 1 영상 데이터로 변환하고, 상기 제 1 영상 데이터를 변화시킨 제 2 영상 데이터를 포함하는 변조 영상 데이터를 생성하고, 상기 변조 영상 데이터를 상기 메모리부로 전송하는 것을 특징으로 하며, 상기 변조 영상 데이터의 비트 수는 상기 제 1 영상 데이터의 비트 수보다 작은 것을 특징으로 한다.
여기서, 상기 입력 영상 데이터는 RGB데이터일 수 있고, 기 제 1 영상 데이터는 상기 입력 영상 데이터를 변환한 RGBW 데이터일 수 있다.
그리고, 상기 변조 영상 데이터는 마킹 비트 데이터를 더 포함하는 것이 바람직하다.
여기서, 상기 제 2 영상 데이터는 R' 데이터, G' 데이터, B' 데이터, W 데이터 중에서 임의의 세 개의 데이터로 이루어질 수 있다.
그리고, 상기 마킹 비트 데이터는 상기 R' 데이터, G' 데이터, B' 데이터, W 데이터 중에서 0으로 결정된 데이터를 알려주는 데이터일 수 있다.
한편, 상기 타이밍 제어부는 상기 입력 영상 데이터를 상기 제 1 영상 데이터로 변환하는 영상 데이터 변환부 및 상기 제 1 영상 데이터를 상기 변조 영상 데이터로 변조하는 영상 데이터 변조/복조부를 더 포함할 수 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명에 실시예에 따른 영상표시장치의 구동방법은, 시스템으로부터 입력 영상 데이터를 입력 받는 단계와; 상기 입력 영상 데이터를 제1 영상 데이터로 변환하는 단계와; 상기 제 1 영상 데이터를 변조하여 제 2 영상 데이터를 포함하는 변조 영상 데이터를 생성하는 단계를 포함하며, 상기 변조 영상 데이터의 비트 수는 상기 제 1 영상 데이터의 비트 수보다 작은 것을 특징으로 한다.
여기서, 상기 변조 영상 데이터를 생성하는 단계는, 상기 제 1 영상 데이터를 변조하여 제 2 영상 데이터를 생성하는 단계와; 상기 제 2 영상 데이터를 마킹 비트 데이터와 합성하는 단계로 이루어질 수 있다.
그리고, 상기 제 2 영상 데이터는 R' 데이터, G' 데이터, B' 데이터, W 데이터 중에서 임의의 세 개의 데이터로 이루어질 수 있다.
또한, 상기 마킹 비트 데이터는 상기 R' 데이터, G' 데이터, B' 데이터, W 데이터 중에서 0으로 결정된 데이터를 알려주는 데이터인 것이 바람직하다.
이상 설명한 바와 같이, 본 발명에 따른 영상표시장치 및 그 구동방법에서는, 마킹 비트 데이터를 이용하여 영상 데이터를 변조함에 따라 프레임 메모리의 입력 동작 주파수 대역을 낮출 수 있다.
그 결과 타이밍 제어부에서의 전력 소모 및 IC 발열 등을 줄일 수 있다.
도1은 일반적인 시스템과 영상표시장치간의 신호 전달을 설명하기 위해 참조되는 도면이다.
도2는 종래의 타이밍 제어부를 개략적으로 도시한 도면이다.
도3은 종래의 프레임 메모리로의 영상 데이터 신호의 전송 방식을 설명하기 위해 참조되는 도면이다.
도4는 본 발명의 실시예에 따른 영상표시장치를 개략적으로 도시한 도면이다.
도5는 본 발명의 실시예에 따른 타이밍 제어부를 개략적으로 도시한 도면이다.
도6은 본 발명의 실시예에 따른 영상 데이터의 변조를 설명하기 위한 흐름도이다.
도7은 본 발명의 실시예에 따른 영상 데이터의 변조를 설명하기 위해 참조되는 도면이다.
도8은 본 발명의 실시예에 따른 프레임 메모리로의 영상 데이터 신호의 전송 방식을 설명하기 위해 참조되는 도면이다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도4는 본 발명의 실시예에 따른 영상표시장치를 개략적으로 도시한 도면이다. 설명의 편의를 위해 이하에서는 영상표시장치로서 유기발광 다이오드 표시장치를 예를 들어 설명하지만 이에 한정되지 아니하고, 액정표시장치 등의 평판표시장치로 구현될 수도 있다.
도4에 도시한 바와 같이, 본 발명에 따른 영상표시장치(100)는, 영상을 표시하는 표시패널(110)과 소스 드라이버(120), 스캔 드라이버(130) 등을 포함할 수 있다.
표시패널(110)은, 서로 교차하여 다수의 화소영역(P)을 정의하는 다수의 스캔 배선(GL1 내지 GLm) 및 다수의 데이터 배선(DL1 내지 DLn)을 포함할 수 있다.
한편, 각 화소영역(P)에는 스위칭 트랜지스터(미도시)와 구동 트랜지스터(미도시)와 스토리지 커패시터(미도시)와 유기발광 다이오드(미도시) 등이 형성될 수 있다.
유기발광 다이오드 표시장치의 화소영역의 구동을 살펴보면, 먼저 스캔 배선(GL)을 통하여 스캔 신호가 공급되어 스위칭 트랜지스터가 턴-온(Turn-On)되면, 데이터 배선(DL)을 통하여 공급되는 데이터 신호가 구동 트랜지스터 및 스토리지 커패시터로 전달된다.
그리고, 구동 트랜지스터가 데이터 신호에 의해 턴-온되면 유기발광 다이오드를 통해 전류가 흐르게 되어 유기발광 다이오드는 발광하게 된다.
이때, 유기발광 다이오드가 방출하는 빛의 세기는 유기발광 다이오드를 흐르는 전류의 양에 비례하고, 유기발광 다이오드를 흐르는 전류의 양은 데이터 신호의 크기에 비례한다.
따라서, 유기발광 다이오드 표시장치는 각 화소영역(P) 마다 다양한 크기의 데이터 신호를 인가하여 상이한 계조를 표시하고, 그 결과 영상을 표시할 수 있다.
그리고, 스토리지 커패시터는 데이터 신호를 일 프레임(frame) 동안 유지하여 유기발광 다이오드를 흐르는 전류의 양을 일정하게 하고 유기발광 다이오드가 표시하는 계조를 일정하게 유지시키는 역할을 한다.
소스 드라이버(120)는 타이밍 제어부(140)로부터 전달 받은 변환된 영상 데이터와 다수의 데이터 제어신호를 이용하여 데이터 신호를 생성하고, 생성한 데이터 신호를 데이터 배선(DL)을 통해 표시패널(110)로 공급한다.
스캔 드라이버(130)는 GIP(Gate In Panel)방식 등으로 형성될 수 있으며, 타이밍 제어부(140)로부터 전달 받은 다수의 스캔 제어신호를 이용하여 스캔 신호를 생성하고, 생성된 스캔 신호를 다수의 스캔 배선(GL)을 통해 표시패널(110)로 공급하도록 제어할 수 있다.
타이밍 제어부(140)는 LVDS(Low Voltage Differential Signal) 인터페이스를 통해 그래픽 카드와 같은 시스템(System)으로부터 다수의 영상 신호 및 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE) 등과 같은 다수의 제어신호를 전달 받을 수 있다.
그리고, 타이밍 제어부(140)는, 다수의 제어신호를 이용하여 스캔 드라이버(130)를 제어하기 위한 스캔 제어신호와 소스 드라이버(120)를 제어하기 위한 데이터 제어신호를 생성할 수 있다.
여기서, 스캔 제어신호는, 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock), 게이트 출력 인에이블 신호(Gate Output Enable) 등을 포함할 수 있다.
이와 같은 타이밍 제어부(140)의 동작에 대해서는 도5에서 자세히 설명하기로 한다.
도시하지는 않았지만, 외부로부터 전달 받은 전원전압을 이용하여 영상표시장치(100)의 구성요소들을 구동하기 위한 구동전압을 생성하여 공급하는 전원 공급부(미도시)를 더 포함할 수 있다.
도5는 본 발명의 실시예에 따른 타이밍 제어부를 개략적으로 도시한 도면이다. 도4를 참조하여 설명한다.
도5에 도시한 바와 같이, 본 발명에 따른 타이밍 제어부(140)는 영상 데이터 변환부(142)와 전류 분석부(144)와 영상 데이터 변조/복조부(146) 등을 포함한다.
영상 데이터 변환부(142)는 시스템(도1의 system)으로부터 전송 받은RGB 데이터(RGB)를 제 1 영상 데이터(RGBW)로 변환하는 역할을 한다.
예를 들어, 영상 데이터 변환부(142)는 RGB 데이터를 입력 받아 휘도 데이터와 색 데이터로 변환하고, 휘도 데이터를 이용하여 W 데이터를 생성할 수 있다.
이때, R 데이터, G 데이터, B 데이터, W 데이터는 각각 10비트의 데이터이고, 하나의 제 1 영상 데이터는 총 40비트의 데이터가 된다.
그리고, 영상 데이터 변환부(142)는 제 1 영상 데이터를 각각 전류 분석부(144) 및 영상 데이터 변조/복조부(146)로 전달한다.
전류 분석부(144)는 영상 데이터 변환부(142)에서 제 1 영상 데이터를 분석하여 표시패널(110)로 유입되는 전류 레벨(Current Level)을 계산한다.
전원 공급부(미도시)는 프레임(frame) 영상을 구동하기 위한 전류 레벨(Current Level)이 파워 배선으로 공급될 수 있는 최대 전류량 이상이 되면 셧 다운(Shut Down)되도록 설계된다.
따라서, 전원 공급부가 셧 다운(Shut Down)되는 것을 방지하기 위하여 전류 분석부(144)가 제 1 영상 데이터를 분석하여 표시패널(110)로 유입되는 전류 레벨(Current Level)을 계산하는 것이다.
이를 자세히 설명하면, 전류 분석부(144)는 전류 분석 결과 해당 프레임 영상 데이터의 전류 레벨(Current Level)이 높을 경우에 전압 제어신호(PCS)를 기준 전압 공급부(미도시)로 전달한다.
그리고, 기준 전압 공급부는 전압 제어신호(PCS)에 의해 기준 전압 레벨을 조절하여 데이터 전압 레벨을 낮추도록 제어한다.
따라서, 기준 전압 공급부의 제어에 의해 프레임 영상을 구동하기 위한 전류 레벨(Current Level)이 낮아져 결과적으로 타이밍 제어부(140)는 전원 공급부가 셧 다운(Shut Down)되는 것을 방지할 수 있다.
이와 같이, 타이밍 제어부(140)는 전류 분석부(144)가 제 1 영상 데이터를 분석하는 과정이 필요하므로, 제 1 영상 데이터를 바로 소스 드라이버(120)로 전달하지 않고, 프레임 메모리(M1, M2)로 전달하여 일 프레임(frame) 시간 동안 저장하게 된다.
그런데, 종래의 영상표시장치에서 16비트의 입출력 데이터 버스가 적용된 프레임 메모리(M1, M2)에 저장되는 제 1 영상 데이터는 40비트의 데이터였다.
따라서, 프레임 메모리(M1, M2)로 제 1 영상 데이터를 전송하기 위해서는 입력 주파수의 5배에 해당하는 동작 주파수 대역(Bandwidth)이 필요했다.
예를 들어, 영상표시장치의 입력 주파수가 74.25Mhz이면 74.25Mhz의 5배에 해당하는 371.25Mhz의 대역폭이 필요했다.
이와 같이, 종래의 영상표시장치에서는 제 1 영상 데이터를 프레임 메모리에 저장하기 위해서 큰 동작 주파수 대역이 필요했으며, 그에 따라 고속 구동에 따른 전력 소모 및 IC 발열 등의 문제가 있었다.
이와 같은 문제를 해결하기 위하여 본 발명에 따른 영상표시장치(100)의 타이밍 제어부(140)는 영상 데이터 변조/복조부(146)를 더 구비함에 따라 프레임 메모리(M1, M2)로 저장되는 영상 데이터의 비트 수를 저감할 수 있다.
영상 데이터 변조/복조부(146)는 영상 데이터 변환부(142)로부터 전달 받은 제 1 영상 데이터를 다시 변조하는 역할을 한다.
일 실시예로 영상 데이터 변조/복조부(146)는 R' 데이터, G' 데이터, B' 데이터, W 데이터 중에서 임의의 하나의 데이터를 0으로 결정하고, 0으로 정해진 데이터를 제외한 나머지 데이터들을 제 2 영상 데이터로 설정한다.
이때, R' 데이터, G' 데이터, B' 데이터는 각각 R 데이터, G 데이터, B 데이터가 변조된 데이터를 의미한다.
그리고, 영상 데이터 변조/복조부(146)는 30비트로 저감된 제 2 영상 데이터에 마킹 비트 데이터를 합성하여 변조 영상 데이터를 생성한다.
여기서, 마킹 비트 데이터란 R' 데이터, G' 데이터, B' 데이터, W 데이터 중에서0으로 정해진 데이터가 어느 데이터인지를 알려주기 위한 비트로서, 총 2비트 크기의 데이터이다.
그 결과 변조 영상 데이터는 제 2 영상 데이터에 마킹 비트 데이터를 합성하여 총 32비트 크기의 데이터가 된다.
따라서, 본 발명에 따른 타이밍 제어부(140)에서 프레임 메모리(M1, M2)로 전송되는 영상 데이터의 총 비트 수가 저감되기 때문에(40비트 -> 32비트), 프레임 메모리(M1, M2)로 영상 데이터를 전송하기 위한 동작 주파수 대역(Bandwidth)이 줄어들 수 있다.
또 다른 실시예로 영상 데이터 변조/복조부(146)는 제 1 영상 데이터에서 R 데이터, G 데이터, B 데이터, W 데이터의 비트 수를 각각 N비트로 줄이고(N<10), N비트 크기의 R'' 데이터, G'' 데이터, B'' 데이터, W'' 데이터로 이루어지는 제 2 영상 데이터로 변조할 수 있다.
이때, N은 영상 데이터의 손실이 적도록 적당한 값으로 결정되는 것이 바람직하다.
예를 들어, N=8인 경우에, 제 1 영상 데이터에서 R 데이터, G 데이터, B 데이터, W 데이터의 비트 수를 각각 8비트로 줄어들고, 그 결과 제 2 영상 데이터는 총 32비트 크기의 데이터가 될 수 있다.
좀 더 자세히 설명하면, 10비트의 R 데이터(또는 G 데이터, B 데이터, W 데이터)에서 최하위 두 비트를 제거하여 8비트 크기의 데이터로 변조할 수 있다.
그리고, 복조하는 경우에는 8비트의 R 데이터(또는 G 데이터, B 데이터, W 데이터)에서 최하위 두 비트로 '00(2)' 등의 데이터를 추가하여 복조할 수 있다.
따라서, 또 다른 실시예의 경우에도 프레임 메모리(M1, M2)로 전송되는 영상 데이터(제 2 영상 데이터)의 총 비트수가 저감되기 때문에(40비트 -> 32비트), 프레임 메모리(M1, M2)로 영상 데이터를 전송하기 위한 동작 주파수 대역(Bandwidth)이 줄어들 수 있다.
이때, 마킹비트 데이터를 별도로 합성할 필요가 없다는 장점이 있다.
영상 데이터의 변조에 대하여는 도6에서 자세히 설명하기로 한다.
도6은 본 발명의 실시예에 따른 영상 데이터의 변조를 설명하기 위한 흐름도이고, 도7은 본 발명의 실시예에 따른 영상 데이터의 변조를 설명하기 위해 참조되는 도면이다. 도4 및 도5를 참조하여 설명한다.
도6에 도시한 바와 같이, 타이밍 제어부(140)는 인터페이스를 통해 시스템(도1의 system)으로부터 RGB 데이터를 입력 받는다(S100).
그리고, 타이밍 제어부(140)의 영상 데이터 변환부(142)는 입력된 RGB 데이터를 변환하여 제 1 영상 데이터를 생성하고(S110), 제 1 영상 데이터를 영상 데이터 변조/복조부(146)로 전달한다.
영상 데이터 변조/복조부(146)는 전송 받은 제 1 영상 데이터를 이용하여 R 데이터, G 데이터, B 데이터, W 데이터 중에서 임의의 하나의 데이터를 '0'이 되도록 제 1 영상 데이터를 변조하여 제 2 영상 데이터를 생성한다(S120).
수학식 2 내지 수학식 5를 참조하여 설명하기로 한다.
[수학식 2]
W = min{R, G, B}
[수학식 3]
R' = R W
[수학식 4]
G' = G W
[수학식 5]
B' = B W
수학식 2에서와 같이, W 데이터는 R 데이터, G 데이터, B 데이터 중에서 최소값으로 설정될 수 있다.
그리고, R' 데이터, G' 데이터, B' 데이터는 수학식 3 내지 수학식 5에서와 같이, R 데이터, G 데이터, B 데이터에서 각각 W 데이터를 뺀다.
이와 같은 변조 과정에서 W 데이터의 색좌표를 맞추기 위하여 보정을 할 수 있으나, 보정되는 경우에도 R' 데이터, G' 데이터, B' 데이터는 공통적으로 W 데이터를 빼게 된다.
따라서, W 데이터의 색좌표를 맞추기 위하여 보정한 후에도 R' 데이터, G' 데이터, B' 데이터에는 보정 부분이 반영되게 된다.
이와 같이 변조하게 되면, R' 데이터, G' 데이터, B' 데이터, W 데이터 중에서 임의의 하나의 데이터는 0이 된다.
따라서 제 1 영상 데이터의 변조를 통해 40비트의 제 1 영상 데이터를 30비트의 제 2 영상 데이터로 저감시킬 수 있다.
그리고, 영상 데이터 변조/복조부(146)는 30비트로 저감된 제 2 영상 데이터에 마킹 비트 데이터를 합성하여 변조 영상 데이터를 생성하고, 생성된 변조 영상 데이터를 프레임 메모리(M1, M2)로 전송한다(S130).
여기서, 마킹 비트 데이터란 R' 데이터, G' 데이터, B' 데이터, W 데이터 중에서 0으로 정해진 데이터가 어느 데이터인지를 알려주기 위한 비트로서, 2비트 크기의 데이터이다.
여기서, 마킹 비트 데이터(Location Marking Bits)는, 도7에 도시한 바와 같이, 'W=0'인 경우에는 '00(2)'이 되고, 'R'=0'인 경우에는 '01(2)'이 된다.
그리고, 마킹 비트 데이터(Location Marking Bits)는 'G'=0'인 경우에는 '10(2)'이 되고, 'B'=0'인 경우에는 '11(2)'이 된다.
이와 같은 마킹 비트 데이터(Location Marking Bits)는 변조 영상 데이터를 복조하는 경우에 사용될 수 있다.
예를 들어, 변조 영상 데이터의 제 30 번째 및 제 31 번째 비트인 마킹 비트 데이터(Location Marking Bits)가 '10(2)'인 경우에 'G'=0'인 경우에 해당하므로, 변조 영상 데이터의 제 2 영상 데이터는 R' 데이터, B' 데이터, W 데이터로 이루어진 데이터일 수 있다.
따라서, 변조 영상 데이터를 복조하는 경우에는 W 데이터를 이용하여 G 데이터를 생성하고(W = G), R' 데이터, B' 데이터는 각각 W 데이터를 더해서 R 데이터, B 데이터로 복조할 수 있다.
그렇게 해서 다시 R 데이터, G 데이터, B 데이터, W 데이터로 구성되는 제 1 영상 데이터로 복조하게 된다.
이와 같이, 본 발명에 따른 타이밍 제어부(140)는 변환된 제 1 영상 데이터를 바로 소스 드라이버(120)로 전달하지 않고, 프레임 메모리(M1, M2)로 전달하여 일 프레임(frame) 시간 동안 저장하게 된다.
그런데, 본 발명에 따른 타이밍 제어부(140)에서는 제 1 영상 데이터를 변조하여 프레임 메모리(M1, M2)로 전달되는 변조 영상 데이터의 비트 수를 줄였기 때문에, 프레임 메모리(M1, M2)로 영상 데이터를 전송하기 위한 동작 주파수 대역(Bandwidth)이 줄일 수 있다.
이하에서는 본 발명에 따른 영상 데이터 신호의 전송 방식과 관련하여 설명하기로 한다.
도8은 본 발명의 실시예에 따른 프레임 메모리로의 영상 데이터 신호의 전송 방식을 설명하기 위해 참조되는 도면이다. 도 4를 참조하여 설명한다.
도8에 도시한 바와 같이, 프레임 메모리 클럭(Clock)의 라이징 타임(rising time)과 폴링 타임(falling time)에서 각각 변조 영상 데이터(Data)가 전송된다.
이때, 프레임 메모리(M1, M2)는 16비트의 입출력 데이터 버스가 적용된 메모리이기 때문에, 각각의 라이징 타임(rising time)과 폴링 타임(falling time)에서 영상 데이터는 최대 16비트 만큼 전송된다.
그런데, 변조 영상 데이터(Data)의 제 2 영상데이터가 30비트이고, 마킹 비트 데이터는 2비트이므로 변조 영상 데이터(Data)는 총 32비트의 데이터가 된다.
따라서, 16비트의 입출력 데이터 버스를 통해 32비트 크기의 영상 데이터를 전송하기 위해서는 프레임 메모리 클럭(Clock)과의 관계를 고려할 때 총 128비트의 영상 데이터가 하나의 전송단위라고 할 수 있다.
이와 같은 경우에 프레임 메모리로 영상 데이터를 전송하기 위해서는 입력 주파수의 4배에 해당하는 동작 주파수 대역(Bandwidth)이 필요하다.
수학식 1을 참조하여 설명하면, 영상표시장치의 입력 주파수가 74.25Mhz이면, x는74.25Mhz의 4배에 해당하는 297Mhz가 된다.
[수학식6]
Figure 112011099827821-pat00002
즉, 프레임 메모리로 영상 데이터를 전송하기 위하여 297Mhz의 동작 주파수 대역(Bandwidth)이 필요했다.
이와 같이, 본 발명에 따른 타이밍 제어부에서는 프레임 메모리에 저장하기 위한 영상 데이터의 비트 수를 저감하여 동작 주파수 대역(Bandwidth)을 줄일 수 있게 되었다.
그 결과 본 발명에 따른 영상표시장치에서는 고속 구동에 따른 안정적인 동작을 제공하고, 소비전력 및 IC 발열 등의 문제를 개선할 수 있다.
이상과 같은 본 발명의 실시예는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지를 벗어나지 않는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명의 보호범위는 첨부된 특허청구범위 및 이와 균등한 범위 내에서의 본 발명의 변형을 포함한다.
100: 영상표시장치 110: 표시패널
120: 소스 드라이버 130: 스캔 드라이버
140: 타이밍 제어부

Claims (13)

  1. 영상을 표시하는 표시패널과;
    입력 영상 데이터를 이용하여 상기 표시패널에 영상을 표시하기 위한 영상 데이터를 생성하여 전달하는 타이밍 제어부와;
    상기 영상 데이터를 저장하는 메모리부를 포함하며,
    상기 타이밍 제어부는 상기 입력 영상 데이터를 제 1 영상 데이터로 변환하고, 상기 제 1 영상 데이터를 변화시킨 제 2 영상 데이터와 마킹 비트 데이터를 포함하는 변조 영상 데이터를 생성하고, 상기 변조 영상 데이터를 상기 메모리부로 전송하는 것을 특징으로 하며,
    상기 변조 영상 데이터의 비트 수는 상기 제 1 영상 데이터의 비트 수보다 작고,
    상기 제 2 영상 데이터는 R' 데이터, G' 데이터, B' 데이터, W 데이터 중에서 임의의 세 개의 데이터로 이루어지는
    영상표시장치.
  2. 제1항에 있어서,
    상기 입력 영상 데이터는 RGB데이터인 것을 특징으로 하는 영상표시장치.
  3. 제1항에 있어서,
    상기 제 1 영상 데이터는 상기 입력 영상 데이터를 변환한 RGBW 데이터인 것을 특징으로 하는 영상표시장치.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 마킹 비트 데이터는 상기 R' 데이터, G' 데이터, B' 데이터, W 데이터 중에서 0으로 결정된 데이터를 알려주는 데이터인 것을 특징으로 하는 영상표시장치.
  7. 제1항에 있어서,
    상기 타이밍 제어부는 상기 입력 영상 데이터를 상기 제 1 영상 데이터로 변환하는 영상 데이터 변환부 및 상기 제 1 영상 데이터를 상기 변조 영상 데이터로 변조하는 영상 데이터 변조/복조부를 더 포함하는 것을 특징으로 하는 영상표시장치.
  8. 시스템으로부터 입력 영상 데이터를 입력 받는 단계와;
    상기 입력 영상 데이터를 제1 영상 데이터로 변환하는 단계와;
    상기 제 1 영상 데이터를 변조한 제 2 영상 데이터와 마킹 비트 데이터를 포함하는 변조 영상 데이터를 생성하는 단계를 포함하며,
    상기 변조 영상 데이터의 비트 수는 상기 제 1 영상 데이터의 비트 수보다 작고,
    상기 제 2 영상 데이터는 R' 데이터, G' 데이터, B' 데이터, W 데이터 중에서 임의의 세 개의 데이터로 이루어지는
    영상표시장치의 구동방법.
  9. 제8항에 있어서,
    상기 변조 영상 데이터를 생성하는 단계는,
    상기 제 1 영상 데이터를 변조하여 상기 제 2 영상 데이터를 생성하는 단계와;
    상기 제 2 영상 데이터를 상기 마킹 비트 데이터와 합성하는 단계로 이루어지는 것을 특징으로 하는 영상표시장치의 구동방법.
  10. 삭제
  11. 제8항에 있어서,
    상기 마킹 비트 데이터는 상기 R' 데이터, G' 데이터, B' 데이터, W 데이터 중에서 0으로 결정된 데이터를 알려주는 데이터인 것을 특징으로 하는 영상표시장치의 구동방법.
  12. 제1항에 있어서,
    상기 제 1 영상데이터를 이루는 R 데이터, G 데이터, B 데이터, W 데이터 각각은 N(3 이상이고 10이하의 정수) 비트이고,
    상기 제 2 영상데이터를 이루는 임의의 세 개의 데이터 각각은 N 비트이며,
    상기 마킹 비트 데이터는 2 비트인
    영상표시장치.
  13. 제8항에 있어서,
    상기 제 1 영상데이터를 이루는 R 데이터, G 데이터, B 데이터, W 데이터 각각은 N(3 이상이고 10이하의 정수) 비트이고,
    상기 제 2 영상데이터를 이루는 임의의 세 개의 데이터 각각은 N 비트이며,
    상기 마킹 비트 데이터는 2 비트인
    영상표시장치의 구동방법.
KR1020110135445A 2011-12-15 2011-12-15 영상표시장치 및 그 구동방법 KR101949925B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110135445A KR101949925B1 (ko) 2011-12-15 2011-12-15 영상표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110135445A KR101949925B1 (ko) 2011-12-15 2011-12-15 영상표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20130068358A KR20130068358A (ko) 2013-06-26
KR101949925B1 true KR101949925B1 (ko) 2019-02-20

Family

ID=48863994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110135445A KR101949925B1 (ko) 2011-12-15 2011-12-15 영상표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR101949925B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1866902B1 (en) * 2005-04-04 2020-06-03 Samsung Display Co., Ltd. Pre-subpixel rendered image processing in display systems
KR101137872B1 (ko) * 2005-07-21 2012-04-20 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
KR101308450B1 (ko) * 2006-12-29 2013-10-04 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
US8295594B2 (en) * 2007-10-09 2012-10-23 Samsung Display Co., Ltd. Systems and methods for selective handling of out-of-gamut color conversions
KR101397398B1 (ko) * 2008-01-14 2014-05-22 삼성전자주식회사 Ｒｇｂｗ 출력 디스플레이의 색역에 따른ｒｇｂ－ｔｏ－ｒｇｂｗ 변환 시스템 및 방법
KR101093258B1 (ko) * 2009-11-12 2011-12-14 삼성모바일디스플레이주식회사 액정표시장치

Also Published As

Publication number Publication date
KR20130068358A (ko) 2013-06-26

Similar Documents

Publication Publication Date Title
CN108257560B (zh) 有机发光显示装置、数据驱动器及驱动数据驱动器的方法
KR102370717B1 (ko) 유기 발광 다이오드 표시 장치
KR20230046283A (ko) 표시 장치
JP5280627B2 (ja) 液晶表示装置及びその駆動方法
JP6483649B2 (ja) Ｏｌｅｄ表示装置
KR102126546B1 (ko) 표시 장치의 인터페이스 장치 및 방법
KR20200059700A (ko) 표시장치 및 이의 구동방법
KR20150101025A (ko) 표시장치와 그 구동방법
KR20180065194A (ko) 유기 발광 표시 장치 및 그의 구동 방법
US11170694B2 (en) Display apparatus and a method of driving the same
KR101957974B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
KR20170077937A (ko) 타이밍 컨트롤러, 데이터 드라이버, 표시장치 및 그 구동방법
KR101765798B1 (ko) 액정표시장치 및 그 구동방법
KR20130054795A (ko) 데이터 구동 장치, 이를 포함하는 표시 장치, 및 그 구동 방법
KR20130015121A (ko) 평판 표시장치
KR102270604B1 (ko) 영상 표시 시스템
KR101949925B1 (ko) 영상표시장치 및 그 구동방법
KR20110061947A (ko) 색역 맵핑 방법과 이를 이용한 표시장치
KR20130061597A (ko) 액정표시장치
KR20170029710A (ko) 타이밍 컨트롤러, 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 구동 방법
CN101510400A (zh) 液晶显示装置及其驱动系统和驱动方法
KR102107567B1 (ko) 표시 장치 및 이의 구동 방법
KR101915800B1 (ko) 표시장치
KR102054638B1 (ko) 액정표시장치 및 그 구동 방법
KR102409075B1 (ko) 표시장치 및 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant