KR101946688B1 - 다단 증분 스위칭 체계 - Google Patents

다단 증분 스위칭 체계 Download PDF

Info

Publication number
KR101946688B1
KR101946688B1 KR1020160058876A KR20160058876A KR101946688B1 KR 101946688 B1 KR101946688 B1 KR 101946688B1 KR 1020160058876 A KR1020160058876 A KR 1020160058876A KR 20160058876 A KR20160058876 A KR 20160058876A KR 101946688 B1 KR101946688 B1 KR 101946688B1
Authority
KR
South Korea
Prior art keywords
switch
feedback capacitor
differential amplifier
switches
capacitance
Prior art date
Application number
KR1020160058876A
Other languages
English (en)
Other versions
KR20160134567A (ko
Inventor
제밍 리
사이크리쉬나 간타
태송 정
라파엘 베탄쿠르
존 마이클 와이너스
파자네 샤로키
Original Assignee
시냅틱스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시냅틱스 인코포레이티드 filed Critical 시냅틱스 인코포레이티드
Publication of KR20160134567A publication Critical patent/KR20160134567A/ko
Priority to KR1020190012149A priority Critical patent/KR102267365B1/ko
Application granted granted Critical
Publication of KR101946688B1 publication Critical patent/KR101946688B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/016—Input arrangements with force or tactile feedback as computer generated output to the user
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04108—Touchless 2D- digitiser, i.e. digitiser detecting the X/Y position of the input means, finger or stylus, also when it does not touch, but is proximate to the digitiser's interaction surface without distance measurement in the Z direction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/960735—Capacitive touch switches characterised by circuit details
    • H03K2217/96074—Switched capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

커패시턴스 측정 회로가 리셋 페이즈들 및 적분 페이즈들 동안 백그라운드 커패시턴스를 소거시키는 한편 전하 누설 및 서플라이 리플들을 감소시킨다. 커패시턴스 측정 회로는 제 1 스위치에서 제 1 저항을 초래하는 선형 모드 제 1 스위치를 동작시키고, 지연 후, 제 2 저항이 제 1 저항에 병렬이 되게 하는 포화 모드에서 제 2 스위치를 동작시킨다.

Description

다단 증분 스위칭 체계{MULTI-STEP INCREMENTAL SWITCHING SCHEME}
실시형태들은 대체로 입력 센싱에 관한 것이고, 특히, 커패시턴스 센싱에 관한 것이다.
근접 센서 디바이스들 (또한 터치패드들 또는 터치 센서 디바이스들이라 보통 칭함) 을 구비한 입력 디바이스들은 다양한 전자 시스템들에서 광범위하게 사용되고 있다. 근접 센서 디바이스가 통상, 표면에 의해 종종 경계가 정해지는 센싱 영역을 포함하며, 그 센싱 영역에서 근접 센서 디바이스는 하나 이상의 입력 물체들의 존재, 로케이션 및/또는 운동을 결정한다. 근접 센서 디바이스들은 전자 시스템을 위한 인터페이스들을 제공하는데 사용될 수도 있다. 예를 들어, 근접 센서 디바이스들은 (노트북 또는 데스크톱 컴퓨터들에 통합되거나 또는 주변기기인 불투명한 터치패드들, 와 같이) 큰 컴퓨팅 시스템들을 위한 입력 디바이스들로서 종종 사용된다. 근접 센서 디바이스들은 (셀룰러 폰들에 통합된 터치 스크린들과 같은) 더 작은 컴퓨팅 시스템들에서 또한 종종 사용된다.
본 발명의 실시형태들은 용량성 센싱 디바이스를 위한 프로세싱 시스템을 제공한다. 그 프로세싱 시스템은 센서 전극에 커플링되어 센서 전극으로부터 커패시턴스를 측정하는 커패시턴스 측정 회로를 포함한다. 커패시턴스 측정 회로는, 센서 전극에 커플링된 제 1 입력, 제 2 입력, 및 출력을 갖는 차동 증폭기와, 차동 증폭기의 제 1 입력 및 차동 증폭기의 출력 간에 커플링된 피드백 커패시터를 포함한다. 커패시턴스 측정 회로는 피드백 커패시터 및 차동 증폭기의 출력 간에 직렬로 커플링된 제 1 스위치 및 제 2 스위치를 더 포함한다. 커패시턴스 측정 회로는 제 1 스위치를 턴 온하고 피드백 커패시터와는 직렬로 제 1 저항 값을 인가하도록 구성된 제어 모듈을 포함한다. 제어 모듈은 또한, 시간 지연 후, 제 2 스위치를 턴 온하고 피드백 커패시터와 직렬에서 전체 저항을 낮추는 제 2 저항을 제 1 저항과 병렬로 두도록 구성된다.
본 개시물의 다른 실시형태가 용량성 감지 디바이스를 위한 프로세싱 시스템을 제공한다. 그 프로세싱 시스템은 센서 전극에 커플링되어 센서 전극으로부터 커패시턴스를 측정하는 커패시턴스 측정 회로를 포함한다. 커패시턴스 측정 회로는 센서 전극에 커플링된 제 1 입력, 제 2 입력, 및 출력을 갖는 차동 증폭기를 포함한다. 커패시턴스 측정 회로는 차동 증폭기의 제 1 입력 및 차동 증폭기의 출력 간에 커플링된 제 1 피드백 커패시턴스와, 제 1 피드백 커패시턴스에 병렬로 커플링된 제 2 피드백 커패시턴스를 포함한다. 제 2 피드백 커패시턴스는 복수의 연관된 스위치들과 직렬인 복수의 커패시터들을 포함한다. 커패시턴스 측정 회로는, 적분 페이즈 (integrate phase) 동안, 복수의 스위치들 중 각각의 스위치를, 순차적 지연 후 연관된 커패시터를 차동 증폭기의 출력에 커플링하게 제어하도록 구성된 제어 모듈을 더 포함한다.
본 개시물의 다른 실시형태에서, 커패시턴스 측정 방법이 제공된다. 그 방법은 커패시턴스 측정 회로의 피드백 커패시터를 제 1 전압 레벨로 리셋하는 단계와, 피드백 커패시터 및 차동 증폭기의 출력 간의 복수의 스위치들을 개방하는 단계를 포함한다. 피드백 커패시터는 차동 증폭기의 제 1 입력 및 차동 증폭기의 출력 간에 커플링된다. 그 방법은, 측정 페이즈를 개시하기 위해 센서 전극 및 차동 증폭기의 제 1 입력을 커플링하는 단계와, 피드백 커패시터 및 차동 증폭기의 출력 간의 복수의 스위치들 중 제 1 스위치를 폐쇄하는 단계를 더 포함한다. 그 방법은, 제 1 스위치의 폐쇄로부터의 지연 후 복수의 스위치들 중 나머지를 폐쇄하는 단계와, 센서 전극 및 입력 물체 간의 커플링에 대응하는 절대 커패시턴스가 측정되도록, 센서 전극 상의 전하를 적분하게 차동 증폭기를 동작시키는 단계를 포함한다.
실시형태들의 위에서 언급된 특징들이 더 상세히 이해될 수 있도록, 위에서 간략히 요약된 실시형태들의 더욱 구체적인 설명이 실시형태들을 참조하여 이루어질 수도 있으며, 그의 일부가 첨부된 도면들에서 예시되어 있다. 그러나, 첨부된 도면들은 전형적인 실시형태들만을 예시하고 따라서, 다른 유효한 실시형태들이 인정될 수도 있으므로, 범위를 제한하는 것으로 간주되지 않아야 한다는 것에 유의한다.
도 1은 일 예에 따른 입력 디바이스를 포함하는 시스템의 블록도이다.
도 2는 본 개시물의 일 실시형태에 따른 용량성 센서 디바이스를 도시하는 블록도이다.
도 3a와 도 3b는 본 개시물의 일 실시형태에 따른, 리셋 페이즈 (reset phase) 및 적분 페이즈를 포함하는 절대 용량성 센싱의 사이클을 통한 커패시턴스 측정 회로의 동작을 예시한다.
도 4는 일 실시형태에 따른, 센서 전극에 커플링되어 센서 전극으로부터 커패시턴스를 측정하도록 구성된 커패시턴스 측정 회로의 회로도이다.
도 5는 일 실시형태에 따른, 전하 적분기를 사용하여 커패시턴스를 측정하기 위한 방법을 예시하는 흐름도이다.
도 6a 내지 도 6d는 본 개시물의 일 실시형태에 따른, 리셋 페이즈 및 적분 페이즈를 포함하는 절대 용량성 센싱의 사이클을 통한 커패시턴스 측정 회로의 동작을 예시한다.
도 7은 본 개시물의 하나의 실시형태에 따른, 전하를 생성하는 회로를 도시하는 블록도이다.
도 8은 본 개시물의 하나의 실시형태에 따른, 전류 입력 파형을 도시하는 차트 도면이다.
도 9는 본 개시물의 하나의 실시형태에 따른, 설명된 스위칭 체계를 사용하는 전하 펌프 회로를 도시하는 블록도이다.
이해를 용이하게 하기 위해, 동일한 참조 번호들이, 가능한 경우, 도면들에 공통되는 동일한 엘리먼트들을 표기하기 위해 사용되었다. 하나의 실시형태의 엘리먼트들은 다른 실시형태들에 유익하게 포함될 수도 있다고 고려된다.
다음의 상세한 설명은 본질적으로 단지 예시적이고 실시형태들 또는 그러한 실시형태들의 적용 및 사용들을 제한하도록 의도되지 않았다. 더욱이, 앞서의 기술분야, 배경 기술, 발명의 내용 또는 다음의 상세한 설명에서 제시되는 임의의 표현되거나 또는 암시된 이론에 의해 얽매일 의도는 없다.
이제 도면들을 참조하면, 도 1은 본 발명의 실시형태들에 따른, 예시적인 입력 디바이스 (100) 의 블록도이다. 입력 디바이스 (100) 는 전자 시스템 (도시되지 않음) 에 입력을 제공하도록 구성될 수도 있다. 본 명세서에서 사용되는 바와 같이, "전자 시스템" (또는 "전자 디바이스") 라는 용어는 정보를 전자적으로 프로세싱할 수 있는 임의의 시스템을 광범위하게 지칭한다. 전자 시스템들의 몇몇 비제한적 예들은 모든 사이즈들 및 형상들의 개인용 컴퓨터들, 이를테면 데스크톱 컴퓨터들, 랩톱 컴퓨터들, 넷북 컴퓨터들, 테블릿들, 웹 브라우저들, e-북 리더들, 및 개인 정보 단말기들 (PDA들) 을 포함한다. 추가적인 예의 전자 시스템들은 복합 입력 디바이스들, 이를테면 입력 디바이스 (100) 및 별도의 조이스틱들 또는 키 스위치들을 포함하는 물리적 키보드들을 포함한다. 또한 예의 전자 시스템들은 데이터 입력 디바이스들 (원격 컨트롤들 및 마우스들을 포함함) 과 데이터 출력 디바이스들 (디스플레이 스크린들 및 프린터들을 포함함) 과 같은 주변기기들을 포함한다. 다른 예들은 원격 단말들, 키오스크들, 및 비디오 게임 머신들 (예컨대, 비디오 게임 콘솔들, 휴대용 게이밍 디바이스들 등) 을 포함한다. 다른 예들은 통신 디바이스들 (셀룰러 폰들, 이를테면 스마트 폰들을 포함함) 과, 미디어 디바이스들 (레코더들, 편집기들, 및 플레이어들, 이를테면 텔레비전들, 셋톱 박스들, 뮤직 플레이어들, 디지털 포토 프레임들, 및 디지털 카메라들을 포함함) 을 포함한다. 덧붙여, 전자 시스템은 입력 디바이스에 대한 호스트 또는 슬레이브일 수 있다.
입력 디바이스 (100) 는 전자 시스템의 물리적 부분으로서 구현될 수 있거나, 또는 전자 시스템으로부터 물리적으로 분리될 수 있다. 적절한 대로, 입력 디바이스 (100) 는 버스들, 네트워크들, 및 다른 유선 또는 무선 상호접속들 중 임의의 하나 이상을 사용하여 전자 시스템의 부분들과 통신할 수도 있다. 예들은 I2C, SPI, PS/2, 유니버셜 직렬 버스 (USB), 블루투스, RF, 및 IRDA를 포함한다.
도 1에서, 입력 디바이스 (100) 는 센싱 영역 (120) 에서 하나 이상의 입력 물체들 (140) 에 의해 제공된 입력을 감지하도록 구성된 근접 센서 디바이스 (또한 종종 "터치패드" 또는 "터치 센서 디바이스"라 지칭됨) 로서 도시되어 있다. 예의 입력 물체들은 도 1에 도시된 바와 같이, 손가락들 및 스타일러스들을 포함한다.
센싱 영역 (120) 은 입력 디바이스 (100) 가 사용자 입력 (예컨대, 하나 이상의 입력 물체들 (140) 에 의해 제공된 사용자 입력) 을 검출할 수 있는 입력 디바이스 (100) 의 위쪽, 주변, 속 및/또는 근처의 임의의 공간을 포함한다. 특정 센싱 영역들의 사이즈들, 형상들, 및 로케이션들은 실시형태마다 폭넓게 가변할 수도 있다. 몇몇 실시형태들에서, 센싱 영역 (120) 은 신호 대 잡음 비들이 충분히 정확한 물체 검출을 방해하기까지 입력 디바이스 (100) 의 표면에서부터 하나 이상의 방향들로 공간 속으로 연장된다. 이 센싱 영역 (120) 이 특정 방향으로 연장하는 거리는, 다양한 실시형태들에서, 1 밀리미터 미만, 수 밀리미터, 수 센티미터, 또는 그 이상의 정도일 수도 있고, 사용되는 센싱 기술의 유형 및 원하는 정확도에 따라 상당히 가변할 수도 있다. 따라서, 몇몇 실시형태들은, 입력 디바이스 (100) 의 임의의 표면들과의 비접촉, 입력 디바이스 (100) 의 입력 표면 (예컨대 터치 표면) 과의 접촉, 인가된 힘 또는 압력의 얼마간의 양과 커플링된 입력 디바이스 (100) 의 입력 표면과의 접촉, 및/또는 그것들의 조합을 포함하는 입력을 감지한다. 다양한 실시형태들에서, 입력 표면들은 센서 전극들이 내부에 상주하는 케이싱들의 표면들에 의해, 센서 전극들 또는 임의의 케이싱들 상에 도포된 페이스 시트 (face sheet) 들에 의해 등으로 제공될 수도 있다. 몇몇 실시형태들에서, 센싱 영역 (120) 은 입력 디바이스 (100) 의 입력 표면 위로 돌출된 경우 사각형 형상을 가진다.
입력 디바이스 (100) 는 센서 컴포넌트들 및 센싱 기술들의 임의의 조합을 활용하여 센싱 영역 (120) 에서 사용자 입력을 검출할 수도 있다. 입력 디바이스 (100) 는 사용자 입력을 검출하기 위한 하나 이상의 센싱 엘리먼트들을 포함한다. 여러 비제한적 예들로서, 입력 디바이스 (100) 는 용량성, 탄성 (elastive), 저항성, 유도성, 자기, 음향, 초음파, 및/또는 광학적 기법들을 사용할 수도 있다. 몇몇 구현예들은 하나, 둘, 셋, 또는 그 이상의 차원 공간들에 걸친 이미지들을 제공하도록 구성된다. 몇몇 구현예들은 특정한 축들 또는 평면들을 따라 입력의 투영들을 제공하도록 구성된다. 입력 디바이스 (100) 의 몇몇 저항성 구현예들에서, 가요성 (flexible) 및 전도성의 제 1 층이 전도성 제 2 층으로부터 하나 이상의 스페이서 엘리먼트들에 의해 분리된다. 동작 동안, 하나 이상의 전압 기울기들이 층들을 가로질러 생성된다. 가요성 제 1 층을 누르는 것은 제 1층을 층들 간에 전기 접촉을 생성하기에 충분하게 편향시켜, 전압 출력들이 층들 간의 접촉 지점(들)을 반영하게 할 수도 있다. 이들 전압 출력들은 위치 정보를 결정하는데 사용될 수도 있다.
입력 디바이스 (100) 의 몇몇 유도성 구현예들에서, 하나 이상의 센싱 엘리먼트들은 공진 코일, 또는 코일들의 쌍에 의해 유도된 루프 전류들을 픽업한다. 그 전류들의 크기, 위상, 및 주파수의 얼마간의 조합은 그 다음에 위치 정보를 결정하는데 사용될 수도 있다.
입력 디바이스 (100) 의 몇몇 용량성 구현예들에서, 전압 또는 전류는 전기장을 생성하기 위해 인가된다. 근처의 입력 물체들은 전기장의 변화들을 초래하고, 전압, 전류 등의 변화들로서 검출될 수도 있는 용량성 커플링에서의 검출 가능한 변화들을 생성한다.
몇몇 용량성 구현예들은 전기장들을 생성하기 위해 용량성 센싱 엘리먼트들의 어레이들 또는 다른 규칙 또는 불규칙 패턴들을 이용한다. 몇몇 용량성 구현예들에서, 별도의 센싱 엘리먼트들이 더 큰 센서 전극들을 형성하기 위해 함께 저항적으로 (ohmically) 단락될 수도 있다. 몇몇 용량성 구현예들은 저항성 시트들을 이용하며, 그 시트들은 균일하게 저항성일 수도 있다.
몇몇 용량성 구현예들은 센서 전극들 및 입력 물체 간의 용량성 커플링의 변화들에 기초한 "자기 커패시턴스" (또는 "절대 커패시턴스") 센싱 방법들을 이용한다. 다양한 실시형태들에서, 센서 전극들 근처의 입력 물체가 센서 전극들 근처의 전기장을 변경하여, 따라서 측정되는 용량성 커플링을 변화시킨다. 하나의 구현예에서, 절대 커패시턴스 센싱 방법은 기준 전압 (예컨대 시스템 접지) 에 대해 센서 전극들을 모듈레이팅 (modulating) 하는 것에 의해, 그리고 센서 전극들 및 입력 물체들 간의 용량성 커플링을 검출하는 것에 의해 동작한다.
몇몇 용량성 구현예들은 센서 전극들 간의 용량성 커플링의 변화들에 기초한 "상호 커패시턴스" (또는 "트랜스커패시턴스 (transcapacitance)") 센싱 방법들을 이용한다. 다양한 실시형태들에서, 센서 전극들 근처의 입력 물체가 센서 전극들 간의 전기장을 변경하여, 따라서 측정되는 용량성 커플링을 변화시킨다. 하나의 구현예에서, 트랜스용량성 (transcapacitive) 센싱 방법은 하나 이상의 송신기 센서 전극들 (또한 "송신기 전극들" 또는 "송신기들") 및 하나 이상의 수신기 센서 전극들 (또한 "수신기 전극들" 또는 "수신기들") 간의 용량성 커플링을 검출하는 것에 의해 동작한다. 송신기 센서 전극들은 송신기 신호들을 송신하기 위해 기준 전압 (예컨대, 시스템 접지) 에 대해 모듈레이팅될 수도 있다. 수신기 센서 전극들은 결과적인 신호들의 수신을 용이하게 하기 위해 기준 전압에 대해 실질적으로 일정하게 유지될 수도 있다. 결과적인 신호는, 하나 이상의 송신기 신호들에, 및/또는 환경적 간섭의 하나 이상의 소스들 (예컨대 다른 전자기 신호들) 에 대응하는 효과(들)를 포함할 수도 있다. 센서 전극들은 전용 송신기들 또는 수신기들일 수도 있거나, 또는 센서 전극들은 송신할 뿐만 아니라 수신하도록 구성될 수도 있다. 대안으로, 수신기 전극들은 접지에 대해 모듈레이팅될 수도 있다.
도 1에서, 프로세싱 시스템 (110) 이 입력 디바이스 (100) 의 부분으로서 도시되어 있다. 프로세싱 시스템 (110) 은 입력 디바이스 (100) 의 하드웨어를 동작시켜 센싱 영역 (120) 에서 입력을 검출하도록 구성된다. 프로세싱 시스템 (110) 은 하나 이상의 집적회로들 (IC들) 및/또는 다른 회로 컴포넌트들의 부분들 또는 모두를 포함한다. 예를 들어, 상호 커패시턴스 센서 디바이스를 위한 프로세싱 시스템은, 송신기 센서 전극들로 신호들을 송신하도록 구성된 송신기 회로, 및/또는 수신기 센서 전극들로 신호들을 수신하도록 구성된 수신기 회로를 포함할 수도 있다. 몇몇 실시형태들에서, 프로세싱 시스템 (110) 은 전자적으로 판독가능한 명령들, 이를테면 펌웨어 코드, 소프트웨어 코드 등을 또한 포함한다. 몇몇 실시형태들에서, 프로세싱 시스템 (110) 을 구성하는 컴포넌트들은, 이를테면 입력 디바이스 (100) 의 센싱 엘리먼트(들) 근처에 함께 위치된다. 다른 실시형태들에서, 프로세싱 시스템 (110) 의 컴포넌트들은 입력 디바이스 (100) 의 센싱 엘리먼트(들)에 가까운 하나 이상의 컴포넌트들, 및 다른 곳의 하나 이상의 컴포넌트들과 물리적으로 분리된다. 예를 들어, 입력 디바이스 (100) 는 데스크톱 컴퓨터에 커플링된 주변기기일 수도 있고, 프로세싱 시스템 (110) 은 데스크톱 컴퓨터의 중앙 프로세싱 유닛 및 중앙 프로세싱 유닛과는 별개인 하나 이상의 IC들 (아마도 연관된 펌웨어를 가짐) 상에서 실행하도록 구성된 소프트웨어를 포함할 수도 있다. 다른 예로서, 입력 디바이스 (100) 는 폰에 물리적으로 통합될 수도 있고, 프로세싱 시스템 (110) 은 그 폰의 메인 프로세서의 부분인 회로들 및 펌웨어를 포함할 수도 있다. 몇몇 실시형태들에서, 프로세싱 시스템 (110) 은 입력 디바이스 (100) 를 구현하는 것에 전용된다. 다른 실시형태들에서, 프로세싱 시스템 (110) 은 또한 다른 기능들, 이를테면 디스플레이 스크린들을 동작시키는 것, 햅틱 액추에이터들을 구동시키는 것 등을 수행한다.
프로세싱 시스템 (110) 은 프로세싱 시스템 (110) 의 상이한 기능들을 핸들링하는 모듈들의 세트로서 구현될 수도 있다. 각각의 모듈은 프로세싱 시스템 (110) 의 부분인 회로, 펌웨어, 소프트웨어, 또는 그것들의 조합을 포함할 수도 있다. 다양한 실시형태들에서, 모듈들의 상이한 조합들이 사용될 수도 있다. 예의 모듈들은, 센서 전극들 및 디스플레이 스크린들과 같은 하드웨어를 동작시키는 하드웨어 동작 모듈들, 센서 신호들 및 위치 정보와 같은 데이터를 프로세싱하는 데이터 프로세싱 모듈들, 및 정보를 보고하는 리포팅 모듈들을 포함한다. 또한 예의 모듈들은, 입력을 검출하게 센싱 엘리먼트(들)를 동작시키도록 구성된 센서 동작 모듈들, 모드 변경 제스처들과 같은 제스처들을 식별하도록 구성된 식별 모듈들, 및 동작 모드들을 변경하기 위한 모드 변경 모듈들을 포함한다.
몇몇 실시형태들에서, 프로세싱 시스템 (110) 은 하나 이상의 액션들을 유발하는 것에 의해 직접 센싱 영역 (120) 에서 사용자 입력 (또는 사용자 입력의 결여) 에 응답한다. 예의 액션들은 동작 모드들을 변경하는 것, 그리고 커서 이동, 선택, 메뉴 내비게이션, 및 다른 기능들과 같은 GUI 액션들을 포함한다. 몇몇 실시형태들에서, 프로세싱 시스템 (110) 은 입력 (또는 입력의 결여) 에 관한 정보를 전자 시스템의 어떤 부분에 (예컨대 프로세싱 시스템 (110) 과는 별개인 전자 시스템의 중앙 프로세싱 시스템에, 이러한 별개의 중앙 프로세싱 시스템이 존재하는 경우에) 제공한다. 몇몇 실시형태들에서, 전자 시스템의 어떤 부분은 사용자 입력에 대해 작용하기 위해, 이를테면 모드 변경 액션들 및 GUI 액션들을 포함하는 전체 범위의 액션들을 용이하게 하기 위해, 프로세싱 시스템 (110) 으로부터 수신된 정보를 프로세싱한다.
예를 들어, 몇몇 실시형태들에서, 프로세싱 시스템 (110) 은 입력 디바이스 (100) 의 센싱 엘리먼트(들)를 동작시켜 센싱 영역 (120) 에서의 입력 (또는 입력의 결여) 을 나타내는 전기적 신호들을 생성한다. 프로세싱 시스템 (110) 은 전자 시스템에 제공되는 정보를 생성함에 있어서 전기적 신호들에 대한 임의의 적절한 양의 프로세싱을 수행할 수도 있다. 예를 들어, 프로세싱 시스템 (110) 은 센서 전극들로부터 획득된 아날로그 전기적 신호들을 디지털화할 수도 있다. 다른 예로서, 프로세싱 시스템 (110) 은 필터링 또는 다른 신호 컨디셔닝을 수행할 수도 있다. 또 다른 예로서, 프로세싱 시스템 (110) 은 베이스라인을 빼거나 또는 그렇지 않으면 처리할 수도 있어서, 정보는 전기적 신호들 및 베이스라인 간의 차이를 반영한다. 다른 추가의 예들로서, 프로세싱 시스템 (110) 은 위치 정보를 결정하며, 입력들을 커맨드들로서 인식하며, 필기를 인식하는 등을 할 수도 있다.
본원에서 사용되는 바와 같은 "위치 정보"는 절대 위치, 상대 위치, 속도, 가속도, 및 다른 유형들의 공간적 정보를 광범위하게 포함한다. 예시적인 "0-차원" 위치 정보는 근처 (near) /먼 (far) 또는 접촉/비접촉 정보를 포함한다. 예시적인 "1차원" 위치 정보는 축을 따르는 위치들을 포함한다. 예시적인 "2차원" 위치 정보는 평면에서의 운동들을 포함한다. 예시적인 "3차원" 위치 정보는 공간에서의 순간 또는 평균 속도들을 포함한다. 추가의 예들은 공간적 정보의 다른 표현들을 포함한다. 예를 들어, 시간 경과에 따라 위치, 운동, 또는 순간 속도를 추적하는 이력 데이터를 포함하는, 하나 이상의 유형들의 위치 정보에 관한 이력 데이터가 또한 결정되고 및/또는 저장될 수도 있다.
몇몇 실시형태들에서, 입력 디바이스 (100) 는 프로세싱 시스템 (110) 에 의해 또는 어떤 다른 프로세싱 시스템에 의해 동작되는 추가적인 입력 컴포넌트들로 구현된다. 이들 추가적인 입력 컴포넌트들은 센싱 영역 (120) 에서 입력에 대한 중복 기능, 또는 어떤 다른 기능을 제공할 수도 있다. 도 1은 입력 디바이스 (100) 를 사용한 아이템들의 선택을 용이하게 하는데 사용될 수 있는 센싱 영역 (120) 근처의 버튼들 (130) 을 보여준다. 추가적인 입력 컴포넌트들의 다른 유형들은 슬라이더들, 볼들, 휠들, 스위치들 등을 포함한다. 반대로, 몇몇 실시형태들에서, 입력 디바이스 (100) 는 다른 입력 컴포넌트들 없이 구현될 수도 있다.
몇몇 실시형태들에서, 입력 디바이스 (100) 는 터치 스크린 인터페이스를 포함하고, 센싱 영역 (120) 은 디스플레이 스크린의 액티브 구역의 적어도 부분에 중첩한다. 예를 들어, 입력 디바이스 (100) 는 디스플레이 스크린을 덮어씌우는 실질적으로 투명한 센서 전극들을 포함하고 연관된 전자 시스템을 위한 터치 스크린 인터페이스를 제공할 수도 있다. 디스플레이 스크린은 시각적 인터페이스를 사용자에게 디스플레이할 수 있는 임의의 유형의 동적 디스플레이일 수도 있고, 임의의 유형의 발광 다이오드 (LED), 유기 LED (OLED), 음극선관 (CRT), 액정 디스플레이 (LCD), 플라즈마, 전기발광 (electroluminescence) (EL), 또는 다른 디스플레이 기술을 포함할 수도 있다. 입력 디바이스 (100) 와 디스플레이 스크린은 물리적 엘리먼트들을 공유할 수도 있다. 예를 들어, 몇몇 실시형태들은 디스플레이 및 센싱을 위해 동일한 전기 컴포넌트들의 일부를 이용할 수도 있다. 다른 예로서, 디스플레이 스크린은 프로세싱 시스템 (110) 에 의해 부분적으로 또는 전체적으로 동작될 수도 있다.
본 발명의 많은 실시형태들이 완전히 기능하는 장치의 맥락에서 설명되지만, 본 발명의 메커니즘들은 다양한 형태들의 프로그램 제품 (예컨대, 소프트웨어) 으로서 배포될 수 있다는 것이 이해되어야 한다. 예를 들어, 본 발명의 메커니즘들은 전자 프로세서들에 의해 판독 가능한 정보 베어링 매체들 (예컨대, 프로세싱 시스템 (110) 에 의해 판독 가능한 비일시적 컴퓨터-판독가능 및/또는 기록가능/쓰기가능 정보 베어링 매체들) 상의 소프트웨어 프로그램으로서 구현되고 배포될 수도 있다. 덧붙여, 본 발명의 실시형태들은 배포를 행하기 위해 사용되는 매체의 특정 유형에 상관없이 동등하게 적용한다. 비일시적, 전기 판독가능 매체들의 예들은 다양한 디스크들, 메모리 스틱들, 메모리 카드들, 메모리 모듈들 등을 포함한다. 전기 판독가능 매체들은 플래시, 광, 자기, 홀로그램, 또는 임의의 다른 저장 기술에 기초할 수도 있다.
도 2는 몇몇 실시형태들에 따른, 패턴에 연관된 센싱 영역 (120) 에서 감지하도록 구성된 일 예의 센서 전극 패턴의 부분을 갖는 입력 디바이스 (100) 의 하나의 실시형태를 도시한다. 예시 및 설명의 명료함을 위해, 도 2는 센서 패턴을 복수의 단순 직사각형들로서 도시하지만, 어레이는 도시되지 않은 다른 기하학적 형태들 및/또는 다양한 컴포넌트들을 가질 수도 있다는 것이 이해된다. 이 센서 전극 패턴은 제 1 복수의 센서 전극들 (210) (210-1, 210-2, 210-3,... 210-n) 과, 제 1 복수의 센서 전극들 (210) 상에 배치된 제 2 복수의 센서 전극들 (220) (220-1, 220-2, 220-3,... 220-n) 을 포함한다.
센서 전극들 (210, 220) 은 서로 통상 저항적으로 분리된다. 덧붙여, 센서 전극 (210) 이 다수의 서브-전극들을 포함하는 경우, 서브-전극들은 서로 저항적으로 분리될 수도 있다. 하나의 실시형태에서, 센서 전극들 (210) 의 모두는 기판의 단일 층 상에 배치될 수 있다. 센서 전극들이 단일 기판 상에 배치되는 것으로 도시되지만, 몇몇 실시형태들에서, 센서 전극들은 하나보다 많은 기판들 상에 배치될 수 있다. 예를 들어, 몇몇 센서 전극들은 제 1 기판 상에 배치될 수 있고, 다른 센서 전극들은 제 1 기판에 부착된 제 2 기판 상에 배치될 수 있다.
대체로, 프로세싱 시스템 (110) 은 센서 전극 패턴의 센싱 엘리먼트들을 센싱 신호로 여기 또는 구동시키고, 센싱 신호와 센싱 영역 (120) 에서의 입력의 효과들을 포함하는 유도된 또는 결과적인 신호를 측정한다. 본원에서 사용되는 "여기" 및 "구동"이란 용어들은 구동되는 엘리먼트의 어떤 전기 양태를 제어하는 것을 포괄한다. 예를 들어, 와이어를 통해 전류를 구동하는 것, 전하를 도체 속으로 구동하는 것, 실질적으로 일정한 또는 가변하는 전압 파형을 전극 상에서 구동하는 것 등이 가능하다. 센싱 신호가 일정, 실질적으로 일정, 또는 시간 경과에 따라 가변할 수 있고, 일반적으로 형상, 주파수, 진폭, 및 위상을 포함한다. 센싱 신호가 접지 신호 또는 다른 기준 신호와 같은 "패시브 신호"와는 대조적으로 "액티브 신호"라고 지칭될 수 있다. 센싱 신호가 트랜스용량성 센싱에서 사용되는 경우 "송신기 신호" 또는 절대 센싱에서 사용되는 경우 "절대 센싱 신호" 또는 "변조된 신호"라고 또한 지칭될 수 있다.
일 예에서, 프로세싱 시스템 (110) 은 센서 전극 패턴의 센싱 엘리먼트(들)를 전압으로 구동하고 센싱 엘리먼트(들) 상의 결과적인 개별 전하를 감지한다. 다시 말하면, 센싱 신호는 전압 신호이고 결과적인 신호는 전하 신호 (예컨대, 적분된 전류 신호와 같은 축적된 전하를 나타내는 신호) 이다. 커패시턴스는 인가된 전압에 비례하고 축적된 전하에 반비례한다. 프로세싱 시스템 (110) 은 감지된 전하로부터 커패시턴스의 측정(들)을 결정할 수 있다. 다른 예에서, 프로세싱 시스템 (110) 은 센서 전극 패턴의 센싱 엘리먼트(들)를 전하로 구동하고 센싱 엘리먼트(들) 상의 결과적인 개별 전압을 감지한다. 다시 말하면, 센싱 신호는 전하의 축적을 야기하는 신호 (예컨대, 전류 신호) 이고 결과적인 신호는 전압 신호이다. 프로세싱 시스템 (110) 은 감지된 전압으로부터 커패시턴스의 측정(들)을 결정할 수도 있다. 대체로, "센싱 신호"라는 용어는, 전하를 감지하는 구동 전압 및 전압을 감지하는 구동 전하 양쪽 모두, 그리고 커패시턴스의 표지 (indica) 를 획득하는데 사용될 수 있는 임의의 다른 유형의 신호를 포괄한다는 의미이다. "커패시턴스의 표지"는 커패시턴스가 도출될 수 있는 전하, 전류, 전압 등의 측정들을 포함한다.
프로세싱 시스템 (110) 은 센서 모듈 (202) 과 결정 모듈 (204) 을 구비할 수도 있다. 센서 모듈 (202) 과 결정 모듈 (204) 은 프로세싱 시스템 (110) 의 상이한 기능들을 수행하는 모듈들을 포함한다. 다른 예들에서, 상이한 구성들의 하나 이상의 다른 모듈들 (206) 이 본원에서 설명되는 기능들을 수행할 수 있다. 센서 모듈 (202) 과 결정 모듈 (204) 은 회로를 구비할 수 있고, 그 회로와 협동하여 동작하는 펌웨어, 소프트웨어, 또는 그것들의 조합을 또한 포함할 수 있다.
센서 모듈 (202) 은 하나 이상의 체계들 ("여기 체계들") 에 따라 하나 이상의 사이클들 ("여기 사이클들") 에 걸쳐 센서 전극 패턴의 하나 이상의 센싱 엘리먼트들에 대해 센싱 신호(들)를 선택적으로 구동한다. 각각의 여기 사이클 동안, 센서 모듈 (202) 은 센서 전극 패턴의 하나 이상의 센싱 엘리먼트들로부터 결과적인 신호(들)를 선택적으로 감지할 수 있다. 각각의 여기 사이클은 센싱 신호들이 구동되고 결과적인 신호들이 측정되는 연관된 시구간을 갖는다.
하나의 유형의 여기 체계에서, 센서 모듈 (202) 은 센서 전극 패턴의 센싱 엘리먼트들을 절대 용량성 센싱을 위해 선택적으로 구동할 수 있다. 절대 용량성 센싱에서, 센서 모듈 (202) 은 센서 전극(들) (210, 220) 상의 전압, 전하, 또는 전류를 측정하여 센서 전극(들) (210, 220) 및 입력 물체 간의 커패시턴스를 나타내는 결과적인 신호들을 획득할 수 있다. 이러한 여기 체계에서, 선택된 센싱 엘리먼트(들) 및 입력 물체(들) 간의 절대 커패시턴스의 측정들은 결과적인 신호(들)로부터 결정된다.
다른 유형의 여기 체계에서, 센서 모듈 (202) 은 센서 전극 패턴의 센싱 엘리먼트들을 트랜스용량성 센싱을 위해 선택적으로 구동할 수 있다. 트랜스용량성 센싱에서, 센서 모듈 (202) 은 선택된 송신기 센서 전극들을 송신기 신호(들)로 구동하고 선택된 수신기 센서 전극들로부터 결과적인 신호들을 감지한다. 이러한 여기 체계에서, 송신기 및 수신기 전극들 간의 트랜스커패시턴스의 측정들은 결과적인 신호들로부터 결정된다. 일 예에서, 센서 모듈 (202) 은 선택된 센서 전극들 (210) 을 송신기 신호(들)로 구동하고, 센서 전극들 (220) 로부터 결과적인 신호들을 수신할 수 있다.
임의의 여기 사이클에서, 센서 모듈 (202) 은 센서 전극 패턴의 센싱 엘리먼트들을, 기준 신호들 및 가드 신호들을 포함하는 다른 신호들로 구동할 수 있다. 다시 말하면, 센싱 신호로 구동되지 않거나 또는 결과적인 신호들을 수신하도록 감지되는, 센서 전극 패턴의 그러한 센싱 엘리먼트들은, 기준 신호, 가드 신호로 구동될 수 있거나, 또는 부동 (floating) 으로 남아 있을 (즉, 임의의 신호로 구동되지 않을) 수 있다. 기준 신호는 접지 신호 (예컨대, 시스템 접지) 또는 임의의 다른 일정한 또는 실질적으로 일정한 전압 신호일 수 있다. 가드 신호는 송신기 신호의 형상, 진폭, 주파수, 또는 위상 중 적어도 하나에서 유사하거나 또는 동일한 신호일 수 있다.
"시스템 접지"는 시스템 컴포넌트들에 의해 공유된 공통 전압을 나타낼 수도 있다. 예를 들어, 모바일 폰의 용량성 센싱 시스템이, 가끔은, 폰의 전원 (예컨대, 충전기 또는 배터리) 에 의해 제공된 시스템 접지를 기준으로 할 수도 있다. 시스템 접지는 지면 (earth) 또는 임의의 다른 기준에 대하여 고정되지 않을 수도 있다. 예를 들어, 테이블 상의 모바일 폰이 보통 부동 시스템 접지를 갖는다. 자유 공간을 통해 지면 접지에 강하게 커플링된 사람이 보유한 모바일 폰이 사람에 대하여 접지될 수도 있지만, 사람 접지는 지면 접지에 비하여 변화될 수도 있다. 많은 시스템들에서, 시스템 접지는 시스템에서의 최대 면적 전극에 접속되거나 또는 그러한 최대 면적 전극에 의해 제공된다. 용량성 센서 디바이스 (200) 는 이러한 시스템 접지 전극에 근접하게 위치될 (예컨대, 접지 평면 또는 백플레인보다 위에 위치될) 수 있다.
결정 모듈 (204) 은 센서 모듈 (202) 에 의해 획득된 결과적인 신호들에 기초하여 커패시턴스 측정들을 수행한다. 커패시턴스 측정들은 엘리먼트들 간의 용량성 커플링들의 변화들 (또한 "커패시턴스의 변화들"이라고 지칭됨) 을 포함할 수 있다. 예를 들어, 결정 모듈 (204) 은 엘리먼트들 간의 용량성 커플링들의 베이스라인 측정들을 입력 물체(들)의 존재 없이 결정할 수 있다. 결정 모듈 (204) 은 그 다음에 용량성 커플링들의 변화들을 결정하기 위해, 입력 물체(들)의 존재시 용량성 커플링들의 측정들과 용량성 커플링들의 베이스라인 측정들을 조합할 수 있다.
일 예에서, 결정 모듈 (204) 은 "용량성 이미지" 또는 "용량성 프레임"을 생성하기 위해 "용량성 화소들"인 센싱 영역 (120) 의 특정 부분들에 연관된 복수의 커패시턴스 측정들을 수행할 수 있다. 용량성 이미지의 용량성 화소가, 센서 전극 패턴의 센싱 엘리먼트들을 사용하여 용량성 커플링이 측정될 수 있는, 센싱 영역 (120) 내의 로케이션을 나타낸다. 예를 들어, 용량성 화소가 센서 전극 (210-1) 과 입력 물체(들)에 의해 영향을 받는 다른 센서 전극 (220-1) 간의 트랜스용량성 커플링에 대응할 수 있다. 다른 예에서, 용량성 화소가 센서 전극 (210 또는 220) 의 절대 커패시턴스에 대응할 수 있다. 결정 모듈 (204) 은 용량성 이미지를 형성하는 용량성 화소들의 x × y 어레이를 생성하기 위해 센서 모듈 (202) 에 의해 획득된 결과적인 신호들을 사용하여 용량성 커플링 변화들의 어레이를 결정할 수 있다. 용량성 이미지는 트랜스용량성 센싱 (예컨대, 트랜스용량성 이미지) 을 사용하여 획득될, 또는 절대 용량성 센싱 (예컨대, 절대 용량성 이미지) 을 사용하여 획득될 수 있다. 이런 방식으로, 프로세싱 시스템 (110) 은 센싱 영역 (120) 에서 입력 물체(들)에 관하여 측정된 응답의 스냅샷인 용량성 이미지를 캡처할 수 있다. 주어진 용량성 이미지가 센싱 영역에서의 용량성 화소들의 모두, 또는 용량성 화소들의 서브세트만을 포함할 수 있다.
다른 예에서, 결정 모듈 (204) 은 센싱 영역 (120) 의 특정 축에 연관된 복수의 커패시턴스 측정들을 그 축을 따라 "용량성 프로파일"을 생성하기 위해 수행할 수 있다. 예를 들어, 결정 모듈 (204) 은 용량성 프로파일(들)을 생성하기 위해 센서 전극들 (210-N) 및/또는 센서 전극들 (220-N) 에 의해 정의된 축을 따라 절대 용량성 커플링 변화들의 어레이를 결정할 수 있다. 용량성 커플링 변화들의 어레이는 주어진 축을 따라 센서 전극들의 수 이하인 수의 포인트들을 포함할 수 있다.
프로세싱 시스템 (110) 에 의한 커패시턴스의 측정 (들), 이를테면 용량성 이미지(들) 또는 용량성 프로파일(들)은, 센서 전극 패턴에 의한 형성된 센싱 영역들에 관한 접촉, 호버링 (hovering), 또는 다른 사용자 입력의 감지를 가능하게 한다. 결정 모듈 (204) 은 커패시턴스의 측정들을 이용하여 센서 전극 패턴에 의해 형성된 센싱 영역들에 대하여 사용자 입력에 관한 위치 정보를 결정할 수 있다. 추가적으로 또는 대안으로 결정 모듈 (204) 은 이러한 측정(들)를 사용하여 입력 물체 사이즈 및/또는 입력 물체 유형을 결정할 수 있다.
하나 이상의 실시형태들에서, 프로세싱 시스템 (110) 은 용량성 센서 디바이스를 동작시켜 (실제 터치에 의한 센싱과는 대조적으로) "호버" 센싱이라고 때때로 지칭되는 유형의 근접 센싱을 수행하도록 구성될 수도 있다. 그러나, 호버 센싱에서 용인 가능한 성능을 달성하기 위해, 프로세싱 시스템 (110) 은 작은, 증분식 백그라운드 커패시턴스 측정들을 획득할 수 있도록 구성된다. 프로세싱 시스템 (110) 에 의해 프로세싱된 신호들을 증폭하기 위해, 프로세싱 시스템은 아날로그-디지털 변환을 수행하기 전에 그 신호들을 이득을 상승시킨다. 그러나, 사전 변환 신호들은 입력 물체 (예컨대, 손가락) 의 근접에 그리고 백그라운드 커패시턴스 (background capacitance) 의 양에 따라 큰 범위를 가질 수도 있다. 그래서, 프로세싱 시스템 (110) 은 프로세싱 시스템 (110) 내의 내부 스테이지들의 포화를 방지하기 위해 백그라운드 커패시턴스 소거를 수행하도록 구성된다.
하나의 효과적인 방법은 백그라운드 커패시턴스 소거를 실시하기 위해 적분기의 피드백에서 피드백 커패시턴스를 사용하는 것이다. 나중에 더욱 상세히 설명되는 바와 같이, 센서 모듈 (202) 은 리셋 페이즈 동안의 피드백 커패시터들을 기준 전압으로 충전하고 이러한 충전은 백그라운드 커패시턴스를 효과적으로 소거한다. 그러나, 이 기법은 큰 전하 누설을 적분기 속으로 도입하는데, 적분기들의 입력 노드가 공급 레일들 상하에 있기 때문이다. 또한, 커패시턴스의 급작스러운 방전은 "공급 리플들 (supply ripples)" 및 전력 공급 거부 (power supply rejection, PSR) 문제들을, 특히 단일 종단 시스템들에서 일으킬 수 있다. 따라서, 본 개시물의 실시형태들은 위에서 설명된 문제들을 해결하기 위한 다양한 시스템들 및 스위칭 체계들을 제공한다.
백그라운드 커패시턴스를 소거하는 다른 방법이 백그라운드 커패시턴스 상에 반대 극성 전하를 추가하는 것이다. 나중에 더 설명되는 바와 같이, 센서 모듈 (202) 은 하나의 단부가 CB (즉, 접지간 커패시턴스) 에 커플링되고 다른 단부가 반대 극성을 갖는 전압 신호에 의해 여기되는 커패시터를 포함한다. 이러한 설명된 커패시터의 물리적 사이즈를 줄이기 위해, 센서 모듈 (202) 은, 출력이 CB에 접속된 전류 증폭기가 뒤따르는 전류 컨베이어 속으로 전하를 출력할 수 있다. 그럼에도 불구하고, 설명된 방법에 의해 사용되는 커패시터의 물리적 사이즈는 전류 증폭기의 대역폭 및 성능에 대한 심각한 제한들을 제기할 수도 있다. 따라서, 본 개시물의 실시형태들은 백그라운드 커패시턴스를 위해 사용될 다단 충전 성형 기법을 제공하는데, 그 기법은 전류 증폭기 상에 부과되는 요구 조건 (specification) 을 추가로 감소시킨다.
도 3a와 도 3b는 일 실시형태에 따른, 리셋 페이즈 (도 3a) 및 적분 페이즈 (도 3b) 를 포함하는 절대 용량성 센싱의 사이클을 통한 커패시턴스 측정 회로 (300) 의 동작을 예시한다. 커패시턴스 측정 회로 (300) 는 입력 디바이스 (100) 및/또는 프로세싱 시스템 (110) 의 부분으로서 포함될 수도 있다. 예를 들어, 프로세싱 시스템 (110) 은 회로 (300) 에 대한 입력 전압들뿐만 아니라 회로 (300) 에서의 스위치들을 동작시키는 제어 신호들을 공급하거나 및/또는 선택 가능한 커패시터들의 뱅크로부터 커패시터들을 선택할 수도 있다. 하나의 실시형태에서, 커패시턴스 측정 회로 (300) 는 반전 및 비-반전 입력들 및 출력 (VOUT) 을 갖는 차동 증폭기 (302) 를 포함한다. 제 1 스위치 (320) 가 차동 증폭기 (302) 의 비-반전 입력과, 회로 (300) 가 커플링되는 도 2에 관하여 위에서 설명된 센서 전극들 (210, 220) 과 같은 센서 전극 간에 커플링된다.
차동 증폭기 (302) 는 전하 적분기로서 구성되고 출력 및 반전 입력 간에 배치된 피드백 커패시턴스 (CFB) 를 포함한다. 피드백 커패시턴스는 일측 (예컨대, 노드 (312)) 이 차동 증폭기 (302) 의 출력에 커플링되고 타측 (예컨대, 노드 (310)) 이 차동 증폭기 (302) 의 반전 입력에 커플링되는 하나 이상의 커패시터들에 의해 표현된다. 도시된 실시형태에서, 피드백 커패시턴스 (CFB) 는 다수의 피드백 커패시터들, 예컨대, 제 1 피드백 커패시터 (304) (CFB0) 및 제 2 피드백 커패시터 (306) (CFB1) 로 분할되어서, 센싱 사이클의 프리차지/리셋 페이즈 동안 하나의 커패시터 (304) 는 리셋되는 반면 다른 커패시터 (306) 는 기준 전압 (VRX) 또는 접지 중 어느 하나로 프리차지될 수 있다. 피드백 커패시터의 이러한 프리차지는 위에서 언급했듯이 백그라운드 커패시턴스를 소거하게 한다. 피드백 커패시터 (306) 가 기준 전압 또는 접지로 프리차지되는지의 선택은 센싱 사이클의 프리차지/리셋 페이즈 동안의 스위치 (314) 의 위치에 의해 달성된다.
스위치 (308) 가 피드백 커패시터들 (304, 306) 에 병렬로 배치된다. 스위치 (308) 는 피드백 커패시터들 (304, 306) 을 방전 및 리셋시키는 리셋 메커니즘으로서 동작한다. 도 3a 및 도 3b에서, 커패시턴스 (CB) 는 센서 전극 및 접지 간의, 입력 물체 (140) 에 의해 기여된 커패시턴스를 포함할 수도 있는 백그라운드 커패시턴스를 나타낸다.
동작 시, 커패시턴스 측정 회로 (300) 는 차동 증폭기 (302) 가 전하 적분기로서 셋업되고 기준 전압이 차동 증폭기 (302) 의 비-반전 입력에 인가되는 절대 센싱 방법을 수행한다. 하나의 실시형태에서, 그 기준 전압은 몇몇 실시형태들에서 공급 전압 (VRX) 의 대략 절반인 기준 전압 상하로 실질적으로 동일한 양들 (즉, ΔVREF) 만큼 모듈레이팅된다. 그래서, 비-반전 입력에 인가되는 전압은 제 1 전압 (VRX/2 + ΔVREF) 으로서 도시된다.
도 3a에서 도시되는 (제 1 반부) 센싱 사이클의 리셋 페이즈 동안, 스위치 (320) 는 센서 전극으로부터 회로 (300) 를 디커플링하기 위해 개방되며, 제 1 피드백 커패시터 (304) 는 스위치 (308) 를 폐쇄함으로써 방전되고, 제 2 피드백 커패시터 (306) 는 스위치 (314) 를 접지에 커플링되게 동작시킴으로써 어떤 전압 레벨로 프리차지된다. 도 3b에서 도시된 센싱 사이클의 적분 페이즈 동안, 피드백 커패시터들 (304, 306) 은 스위치 (314) 와 차동 증폭기 (302) 의 출력 (VOUT) 을 커플링되게 하고 스위치 (308) 를 개방함으로써 병렬로 놓여진다. 차동 증폭기 (302) 의 반전 입력은 제 1 스위치 (320) 를 폐쇄함으로써 백그라운드 커패시턴스 (CB) 에 커플링된다.
종래의 커패시턴스 측정 회로들에서는, 리셋 페이즈에서, 피드백 커패시터의 일측의 (예컨대, 노드 (312) 에서의) 전압 레벨이 0 V이다. 적분 페이즈에서, 피드백 커패시터의 상기 일측은 기준 전압 (VRX/2 + ΔVREF) 에 커플링된다. 도 3b에서의 삽도 (insert) 가, 노드 (312) 에서, 제 1 노드 (310) 가 "레일들을 초과하게 하는" 0V에서부터 VRX/2 + ΔVREF로의 급격한 단차를 도시하는 라인 그래프 (350) 를 포함한다. 도 3b에서의 다른 삽도는 공급 전압 레벨 (144) 을 초과하는 피드백 커패시터 (306) 의 타측 (예컨대, 노드 (310)) 에서의 전압 레벨을 도시하는 라인 그래프 (340) 를 포함한다. 이 초과 전압은, 차동 증폭기 (302) 가 반응하여 제 1 노드 (310) 를 전압 레벨 (VRX/2 + ΔVREF) 로 되돌리기까지, 커패시턴스 측정 회로 (300) 에서의 역 바이어스된 다이오드들 및 피드백 스위치 (308) 를 통한 전하 누설을 초래한다. 이러한 RC 특성들은 기준 전압들, 즉, 증폭기의 세틀링된 최종 출력 전압에서의 상당한 오류를 초래하여, 잘못된 ADC 결과들을 산출할 수 있고 입력 커패시터 (CB) 의 비선형 함수가 된다.
따라서, 본 개시물의 하나 이상의 실시형태들은 리셋 페이즈에서 적분 페이즈로 천이하는 경우 커패시턴스 측정 회로 (300) 의 차동 증폭기 (302) 의 반전 입력에서 발생하는 전압 스파이크를 감소시키도록 구성된다. 하나의 실시형태에서, 커패시턴스 측정 회로 (300) 는 차동 증폭기 (302) 에게 입력 노드를 VREF로 되돌아가게 정정할 기회를 제공하기 위해 전압 피킹 (peaking) 을 지연시키는 "램프 (ramp)" 메커니즘을 포함한다.
하나의 실시형태에서, 커패시턴스 측정 회로 (300) 는 피드백 커패시터 (306) 의 일측 및 차동 증폭기 (302) 의 출력 (VOUT) 간에 커플링된 저항기 (316) 를 포함한다. 저항기 (316) 는, 시구간 (TREACT) 동안, 리셋 페이즈에서부터 적분 페이즈로 이동하는 경우 노드 (310) 에서 0 V부터 기준 전압으로의 램프를 생성하도록 구성되며, 이 시구간은 차동 증폭기 (302) 로 하여금 입력 노드 (310) 를 기준 전압으로 되돌아가게 정정하는 것을 허용하기에 충분한 지속 시간을 나타낸다.
도 4는 일 실시형태에 따른, 센서 전극에 커플링되어 센서 전극으로부터 커패시턴스를 측정하도록 구성된 커패시턴스 측정 회로 (400) 의 회로도이다. 몇몇 경우들에서, 도 4에 도시된 바와 같은 고정된 저항기의 사용은 차동 증폭기 및 커패시턴스 측정 회로의 세틀링 응답 (settling response) 을 전체적으로 변경할 수도 있는데, 그 저항기가 피드백 커패시터에 항상 직렬로 있을 수 있기 때문이다. 커패시턴스 측정 회로 (400) 는 이러한 문제들을 해결하도록 구성된다. 커패시턴스 측정 회로 (300) 와 유사하게, 회로 (400) 는 입력 디바이스 (100) 및/또는 프로세싱 시스템 (110) 의 부분으로서 포함될 수도 있다. 예를 들어, 프로세싱 시스템 (110) 은 회로 (400) 에 대한 입력 전압들 그리고 회로 (300) 에서의 스위치들을 동작시키는 제어 신호들을 공급하거나 및/또는 선택 가능한 커패시터들의 뱅크로부터 커패시터들을 선택할 수도 있다.
하나의 실시형태에서, 커패시턴스 측정 회로 (400) 는 스위치를 통해 센서 전극에 접속되는 반전 입력, 비-반전 입력, 및 출력 (VOUT) 을 갖는 차동 증폭기 (402) 를 포함한다. 제 1 스위치 (420) 가 차동 증폭기 (402) 의 반전 입력과, 회로 (400) 가 커플링되는 도 2에 관하여 위에서 설명된 센서 전극들 (210, 220) 과 같은 센서 전극 간에 커플링된다.
차동 증폭기 (402) 는 전하 적분기로서 구성되고 차동 증폭기의 출력 및 반전 입력 간에 커플링된 피드백 커패시턴스 (CFB) 를 포함한다. 피드백 커패시턴스 (CFB) 는, 일측 (예컨대, 노드 (412)) 이 차동 증폭기 (402) 의 출력에 커플링되고 타측 (예컨대, 노드 (410)) 이 차동 증폭기 (402) 의 반전 입력에 커플링되는 제 1 피드백 커패시터 (404) (CFB0) 및 제 2 피드백 커패시터 (406) (CFB1) 를 포함하는 하나 이상의 커패시터들에 의해 나타내어진다. 미리 설명된 바와 같이, 센싱 사이클의 프리차지/리셋 페이즈 동안 하나의 커패시터 (404) 는 리셋될 수 있는 반면 다른 커패시터 (406) 는 공급 전압 (VRX) 또는 접지 중 어느 하나로 프리차지된다. 피드백 커패시터의 이러한 프리차지는 백그라운드 커패시턴스를 소거하도록 작동한다. 피드백 커패시터 (406) 가 공급 전압 또는 접지로 프리차지되는지의 선택은 센싱 사이클의 프리차지/리셋 페이즈 동안 스위치 (간소함을 위해 생략됨) 의 위치에 의해 달성된다. 스위치 (408) 가 피드백 커패시터들 (404, 406) 에 병렬로 배치되는데, 이는 피드백 커패시터들 (404, 406) 을 방전 및 리셋시키는 리셋 메커니즘으로서 동작한다.
하나의 실시형태에서, 커패시턴스 측정 회로 (400) 는 피드백 커패시터 (예컨대, CFB1) 및 차동 증폭기 (402) 의 출력 (VOUT) 간에 직렬로 구성된 제 1 스위치 (422) 및 제 2 스위치 (424) 를 포함한다. 도 4에 도시된 실시형태에서, 제 1 스위치 (422) 와 제 2 스위치 (424) 는 트랜지스터들이지만, 설명된 기능을 제공하는 다른 등가의 회로 엘리먼트(들)가 이용될 수도 있다. 다시 말하면, 제 1 스위치 (422) 와 제 2 스위치 (424) 는 스위치에 의해 제어 가능하게 저항을 가지는 하나 이상의 회로 엘리먼트들을 포함할 수도 있다. 커패시턴스 측정 회로 (400) 는 프로세싱 시스템 (110) 에서의 제어 모듈 (426) 또는 다른 컴포넌트로부터 하나 이상의 제어 신호들을 수신하도록 구성된다. 하나의 실시형태에서, 제어 모듈 (426) 은 제 1 스위치 (422) 를 턴 온 함으로써, 피드백 커패시터 (CFB1) 와 직렬로 제 1 저항 값을 인가하도록 구성된다. 제어 모듈 (426) 은 또한, 시간 지연 후, 제 2 스위치 (424) 를 턴 온하여, 제 2 저항을 제 1 저항과 병렬로 두도록 구성된다. 다른 실시형태에서, 제어 모듈 (426) 은 제 1 스위치 (422) 를 제 1 스위치 (422) 에서 제 1 저항을 유발하게 하는 선형 모드로 동작시키도록 구성된다. 제어 모듈 (426) 은, 시간 지연 후, 제 2 스위치 (424) 를 제 2 저항을 제 1 저항과 병렬이 되게 하는 포화 모드로 동작시킬 수 있다.
도 5는 일 실시형태에 따른, 전하 적분기를 사용하여 커패시턴스를 측정하기 위한 방법 (500) 을 예시하는 흐름도이다. 방법 (500) 은, 다른 유사한 시스템(들) 외에도, 위에서 설명된 프로세싱 시스템 (110) 및 커패시턴스 측정 회로들 (400) 을 사용하여 수행되는 것으로서 설명된다.
방법 (500) 은 블록 502에서 시작하는데, 그 블록에서 프로세싱 시스템 (110) 은 커패시턴스 측정 회로 (400) 의 피드백 커패시터를 제 1 전압 레벨로 리셋시킨다. 몇몇 실시형태에서, 피드백 커패시터는 차동 증폭기 (402) 의 제 1 입력 및 차동 증폭기 (402) 의 출력 간에 커플링된다. 몇몇 실시형태들에서, 프로세싱 시스템 (110) 은 리셋 페이즈 동안 제 3 스위치 (예컨대, 스위치 (314)) 를 동작시켜 피드백 커패시터를 전압 레벨 (예컨대, 접지, 기준 전압, 공급 전압) 에 접속시키고, 적어도 얼마간의 백그라운드 커패시턴스 (CB) 를 소거하기 위해 피드백 커패시터를 프리차지시킨다.
블록 504에서, 프로세싱 시스템 (110) 은 피드백 커패시터 및 차동 증폭기 (402) 의 출력 간의 복수의 스위치들을 개방시킨다. 하나의 실시형태에서, 프로세싱 시스템 (110) 은 피드백 커패시터 (406) 및 차동 증폭기 (402) 의 출력 (VOUT) 간에 커플링된 스위치들 (422, 424) 을 개방시킨다. 몇몇 실시형태들에서, 스위치 (422) 와 스위치 (424) 는 제 1, 제 2, 및 제 3 단자들을 갖는 트랜지스터들을 포함하고, 스위치들 (422, 424) 의 제 1 단자들은 병렬로 접속되고, 스위치들 (422, 424) 의 제 2 단자들은 병렬로 접속된다. 몇몇 실시형태들에서, 프로세싱 시스템 (110) 은 제어 신호를 스위치들 (422, 424) 의 제 3 단자들에 인가하여 스위치들을 개방시킨다.
블록 506에서, 프로세싱 시스템 (110) 은 측정 페이즈를 개시하기 위해 센서 전극 및 차동 증폭기의 제 1 입력을 커플링되게 한다. 하나의 실시형태에서, 프로세싱 시스템 (110) 은 스위치 (420) 를 폐쇄하여 센서 전극 (220) 및 차동 증폭기 (402) 의 반전 입력을 커플링되게 하고, 측정 페이즈 (또한 적분 페이즈라고 지칭됨) 를 개시한다.
블록 508에서, 프로세싱 시스템 (110) 은 피드백 커패시터 및 차동 증폭기의 출력 간의 복수의 스위치들 중 제 1 스위치 (422) 를 폐쇄되게 한다. 하나의 실시형태에서, 프로세싱 시스템 (110) 은 제어 신호를 제 1 스위치 (422) 로 송신하여 스위치 (422) 를 제 1 지속 시간에 대해 제 1 저항을 초래하는 선형 모드로 동작시킨다. 몇몇 실시형태들에서, 제 1 저항은 비교적 큰 저항 값일 수도 있고 스위치 (422) 는 "약한 스위치"로서 특징화된다.
블록 510에서, 프로세싱 시스템 (110) 은 제 1 스위치를 폐쇄하는 것부터의 지연 후에 복수의 스위치들 중 나머지를 폐쇄되게 한다. 시간 지연 (예컨대, TREACT) 은 차동 증폭기 (402) 의 입력 노드를 기준 전압 레벨로 정정하기 위한 충분한 시간을 차동 증폭기 (402) 에게 제공하도록 미리 선택될 수도 있다. 몇몇 실시형태들에서, 프로세싱 시스템 (110) 은 제 2 저항을 제 1 저항에 병렬이 되게 하는 포화 모드로 스위치 (424) 를 동작시키기 위한 제어 신호를 제 2 스위치 (424) 로 송신한다. 몇몇 실시형태들에서, 프로세싱 시스템 (110) 은 하나의 제어 신호 (예컨대, "fb_conn_en_strong") 가 다른 제어 신호 (예컨대, "fb_conn_en") 에 비해 하나 이상의 클록 사이클만큼 지연되는 별도의 제어 신호들을 사용할 수도 있다. 하나의 구현예에서, 약한 스위치 게이트 (예컨대, 스위치 (422)) 는 비트들의 서브세트 (예컨대, fb_conn_en<0:5>) 를 사용하여 제어될 수도 있는 반면, 강한 스위치 (예컨대, 스위치 (424)) 는 fb_conn_en 제어 신호 및 fb_conn_en<0:5> 제어 신호 간의 "AND" 함수의 결과인 신호를 사용하여 제어된다.
하나 이상의 실시형태들에서, 제 2 저항은 실질적으로 제 1 저항 미만이 되어, 커패시터 (306) 와는 직렬인 유효 저항을 더 작아지게 할 수도 있다. 이런 식으로, 제 2 스위치 (424) 는 "강한 스위치"로서 특징화될 수도 있다. 위에서 언급했듯이, 제 1 스위치 (422) 를 제 1 스위치 (422) 에서 제 1 저항을 초래하는 선형 모드로 동작시키는 것은, 커패시턴스 측정 회로 (400) 의 세틀링 응답을 증가시킬 수도 있다. 세틀링 응답에서의 이러한 증가는 임시 시간량만을 위한 것인데, 제 2 저항을 제 1 저항에 병렬이 되게 하는 포화 모드 (때때로 액티브 모드라고 지칭됨) 로 제 2 스위치 (424) 를 동작시키는 것이, 커패시턴스 측정 회로의 세틀링 응답을 감소시켜, 스위치들 (422, 424) 없이 존재하는 것보다는 커패시턴스 측정 회로의 실질적으로 유사한 세틀링 응답을 초래할 것이기 때문이다.
블록 512에서, 프로세싱 시스템 (110) 은 센서 전극 상의 전하를 적분하도록 차동 증폭기를 동작시켜서, 센서 전극 및 입력 물체 간의 커플링에 대응하는 절대 커패시턴스가 측정된다. 차동 증폭기 (402) 는 절반-사이클들로 동작될 수도 있어서, 단일 사이클에서 제 1 리셋 페이즈, 제 1 적분 페이즈, 그 다음의 제 2 리셋 페이즈, 및 제 2 적분 페이즈가 존재한다는 것이 인식되어야 한다.
본 개시물의 다른 실시형태에서, 커패시턴스 측정 회로는 기존의 디지털 제어 신호들을 이용하는 스위치식 커패시터 회로일 수도 있고, 추가적인 별도의 제어 신호들을 요구하지 않을 수도 있다. 이러한 스위칭 체계들을 사용하는 회로들은 적분기의 입력 노드가 공급 레일들보다 위와 아래로 가는 것을 방지함으로써 적분기 속으로의 전하 누설을 감소시키고, 또한, 서플라이 상의 전류 스파이크들을 감소시킨다. 이러한 회로들은 도 6a 내지 도 6d와 연계하여 아래에서 더 상세히 설명된다.
도 6a 내지 도 6d는 본 개시물의 실시형태에 따른, 리셋 페이즈 (도 6a) 및 적분 페이즈 (도 6b 내지 도 6d) 를 포함하는, 절대 용량성 센싱의 사이클을 통한 커패시턴스 측정 회로 (600) 의 동작을 예시한다. 커패시턴스 측정 회로 (600) 는 위에서 설명된 커패시턴스 측정 회로들 (300, 400) 처럼 공통 회로 엘리먼트들 및 특징들을 공유할 수도 있다. 커패시턴스 측정 회로 (600) 는 입력 디바이스 (100) 및/또는 프로세싱 시스템 (110) 의 부분으로서 포함될 수도 있다. 예를 들어, 프로세싱 시스템 (110) 은 회로 (600) 에 대한 입력 전압들 그리고 회로 (600) 에서의 스위치들을 동작시키는 제어 신호들을 공급하거나 및/또는 선택 가능한 커패시터들의 뱅크로부터 커패시터들을 선택할 수도 있다.
하나의 실시형태에서, 커패시턴스 측정 회로 (600) 는, 센서 전극으로부터의 커패시턴스를 측정하기 위해 센서 전극 (예컨대, 센서 전극들 (210, 220)) 에 커플링되도록 구성된 제 1 (반전, "-"로 도시됨) 입력을 갖는 차동 증폭기 (602) 를 구비한다. 차동 증폭기 (602) 는 제 2 (비-반전, "+"로 도시됨) 입력과 출력 (VOUT) 을 더 포함한다. 몇몇 실시형태들에서, 제 1 스위치 (620) 가 차동 증폭기 (602) 의 반전 입력 및 센서 전극 간에 배치된다.
커패시턴스 측정 회로 (600) 는 차동 증폭기 (602) 의 제 1 입력 및 차동 증폭기의 출력 간에 커플링된 제 1 피드백 커패시턴스 (604) (CFB0) 와, 제 1 피드백 커패시턴스 (606) 에 병렬로 커플링된 제 2 피드백 커패시턴스 (606) (CFB1) 를 더 포함한다. 제 2 피드백 커패시턴스 (606) 는 복수의 연관된 스위치들과 직렬인 복수의 커패시터들을 포함할 수도 있다. 스위치 (608) 가 피드백 커패시턴스들 (604, 606) 에 병렬로 배치된다. 스위치 (608) 는 피드백 커패시턴스들 (604, 606) 을 방전 및 리셋시키는 리셋 메커니즘으로서 동작한다. 도 6a 내지 도 6d에서, 커패시턴스 (CB) 는 센서 전극 및 접지 간의 백그라운드 커패시턴스를 나타낸다.
도 6a 내지 도 6d에 도시된 실시형태에서, 피드백 커패시턴스 (CFB) 는 다수의 피드백 커패시터들, 예컨대, 제 1 피드백 커패시턴스 (CFB0) 와, 연관된 스위치들 (610, 612, 614) 과 각각 병렬로 배열된 세 개의 커패시터들 (Cap0, Cap1, Cap2) 로 이루어진 제 2 피드백 커패시턴스 (306) (CFB1) 로 분할된다. 커패시턴스 측정 회로 (600) 는 복수의 스위치들에 병렬로 커플링된 복수의 프리차지 스위치들 (도 3a의 스위치 (314) 와 유사함) 을 더 포함할 수도 있다. 이러한 실시형태에서, 각각의 프리차지 스위치는 리셋 페이즈 동안 연관된 커패시터를 전압 레벨 (예컨대, VRX, 접지) 에 접속시키도록, 그리고 백그라운드 커패시턴스를 소거하기 위해 연관된 커패시터를 프리차지하도록 동작 가능하다. 예를 들어, 센싱 사이클의 프리차지/리셋 페이즈 동안 하나의 커패시터 (604) 는 리셋될 수 있는 반면 다른 커패시터들 (Cap0, Cap1, Cap2) 은 기준 전압 (VRX) 또는 접지 중 어느 하나로 프리차지된다. 회로 (600) 에서의 프리차지 스위치들의 도시는 예시의 명료함을 위해 생략되었다.
몇몇 실시형태들에서, 커패시턴스 측정 회로 (600) 는 센서 전극 상의 커패시턴스를 측정하기 위해 복수의 스위치들을 리셋 페이즈들 및 적분 페이즈들에서 동작시키도록 구성된 제어 모듈을 포함한다. 나중에 더 상세히 설명되는 바와 같이, 제어 모듈은, 적분 페이즈 동안, 복수의 스위치들 중 각각의 스위치를 제어하여, 순차적 지연 후에 연관된 커패시터 (예컨대, Cap0, Cap1, Cap2) 를 차동 증폭기의 출력 (VOUT) 에 커플링하도록 구성된다. 순차적 지연은 제 1 지연 후의 하나의 스위치의 상태의 변화와, 그 다음의 제 2 지연 후의 다음 스위치의 상태를 변화시키는 것 등등을 지칭한다.
도 6a는 (제 1 반부) 센싱 사이클의 리셋 페이즈를 예시한다. 이 리셋 페이즈 동안, 커패시턴스 측정 회로 (600) 의 피드백 커패시터 (예컨대, CFB0) 는 제 1 전압 레벨로 리셋된다. 도시와 같이, 스위치 (620) 는 회로 (600) 를 센서 전극으로부터 디커플링하도록 개방되고, 제 1 피드백 커패시턴스 (604) 는 스위치 (608) 를 폐쇄함으로써 방전된다. 몇몇 실시형태들에서, 프로세싱 시스템 (110) 은 피드백 커패시턴스 (Cap0, Cap1, Cap2) 및 차동 증폭기 (602) 의 출력 간의 복수의 스위치들 (610, 612, 614) 을 개방하고, 복수의 커패시터들 (Cap0, Cap1, Cap2) 은 프리차지 스위치들을 접지에 커플링되게 동작시킴으로써 전압 레벨로 프리차지된다. 동작 동안, 복수의 스위치들 중 각각의 스위치를 순차적 지연 후 연관된 커패시터를 차동 증폭기의 출력에 커플링하도록 제어하는 것은, 리셋 페이즈로부터 적분 페이즈로 스위칭하는 경우 제 1 피드백 커패시터에서의 전하 누설을 감소시킨다.
도 6b 내지 도 6d는 (제 1 반부) 센싱 사이클의 적분 (측정) 페이즈를 예시한다. 측정 페이즈를 개시하기 위해, 프로세싱 시스템 (110) 은 스위치 (620) 를 폐쇄함으로써 차동 증폭기 (602) 의 제 1 반전 입력 및 센서 전극을 커플링시킨다. 그 다음에, 프로세싱 시스템 (110) 은 피드백 커패시터 및 차동 증폭기의 출력 (VOUT) 간의 복수의 스위치들 중 제 1 스위치를 폐쇄시킨다. 도 6b에 도시된 바와 같이, 프로세싱 시스템 (110) 은 복수의 커패시터들 중 제 1 커패시터 (Cap0) 에 연관된 제 1 스위치 (610) 를 폐쇄시켜 차동 증폭기의 비-반전 입력 및 출력 간에 제 1 커패시터 (Cap0) 를 커플링되게 한다. 프로세싱 시스템 (110) 은 센서 전극 상의 전하를 적분하도록 차동 증폭기 (602) 를 동작시키는 것을 시작하여, 센서 전극 및 입력 물체 간의 커플링에 대응하는 절대 커패시턴스가 측정되게 할 수도 있다.
적분 페이즈가 개시되는 경우 모든 CFB1 커패시터들이 한꺼번에 함께 접속된다면, 차동 증폭기 (602) 의 입력 노드에는 큰 스파이크가 있을 수도 있다. 이 시나리오는 도 6b의 삽도에서 발견되는 파선 그래프에 의해 도시된다. 입력 노드에서의 전압 레벨이 공급 전압 레벨을 초과하면, 전하 누설이 발생할 수도 있다. 전하가 다이오드들 및 스위치들의 턴 온 포인트 미만으로 "누설"되기까지, 또는 차동 증폭기 (602) 가 반응하고 그의 피드백을 사용하여 입력 노드를 그의 정극 단자와 동일하게 설정하기까지, 전하는 계속 누설될 수도 있다. 따라서, 피드백 커패시터들의 모두가 적분 페이즈의 시작에서 한꺼번에 출력 노드에 접속되는 것은 아니다. 예를 들어, 프로세싱 시스템 (110) 은 커패시터 (Cap0) 를 출력 (VOUT) 에 접속시키기 위해 스위치 (610) 를 폐쇄한다 (그리고 다른 스위치들 (612, 614) 을 개방되게 한다). 몇몇 실시형태들에서, 커패시터들 (Cap0, Cap1, Cap2) 은 피드백 커패시턴스 (CFB0) 미만의 또는 그 피드백 커패시턴스와는 실질적으로 동일한 전체 커패시턴스를 갖는다. 단일 커패시터 (Cap0) 가 CFB0보다 더 작은 커패시턴스를 갖기 때문에, 차동 증폭기 (602) 의 입력 노드는 백그라운드 커패시턴스 (CB) 및 제 1 피드백 커패시턴스 (CFB0) 에 의한 전하 공유로 인해 공급보다 위에서 피크에 달하지 않는다. 얼마간의 지연 후, 차동 증폭기 (602) 의 슬루 레이트 (slew rate) 및 대역폭에 따라, 차동 증폭기 (602) 는 결국에는 입력 노드를 Vref로 되돌아가게 할 것이다. 이 거동은 도 6b의 삽도에서 발견된 실선 그래프에 의해 도시되는데, 그 실선 그래프는 종래의 시나리오의 파선 그래프보다 실질적으로 더 낮은 전압 피크를 갖는다.
하나의 실시형태에서, 제 1 스위치 (610) 를 폐쇄하는 것으로부터의 지연 후, 프로세싱 시스템 (110) 은 복수의 스위치들 중 나머지 (예컨대, 스위치들 (612, 614)) 을 폐쇄시킨다. 도 6c에서 도시된 바와 같이, 프로세싱 시스템 (110) 은 피드백 커패시터 (Cap1) 에 연관된 스위치 (612) 를 폐쇄시켜 차동 증폭기의 반전 입력 및 출력 노드 간에 커패시터 (Cap1) 를 (커패시터 (Cap0) 및 제 1 피드백 커패시턴스 (CFB0) 와는 병렬로) 접속시킨다. 이 동작은 입력 노드에서의 다른 피킹이, 도 6c의 삽도에서 도시된 바와 같이, 차동 증폭기의 공급 경계들 내에 있게 할 수도 있다. 다시, 차동 증폭기는 입력 노드를 Vref로 되돌아 가게 한다. 도 6d는 프로세싱 시스템이 피드백 커패시터 (Cap2) 에 연관된 스위치 (614) 를 폐쇄시켜 반전 입력 및 출력 노드 간에 커패시터 (Cap2) 를 접속시키는 적분 페이즈의 다른 스테이지를 도시한다.
몇몇 실시형태들에서, 프로세싱 시스템 (110) 은 카운터에 기초하여 스위치들 (610, 612, 614) 의 폐쇄들 간의 순차적 지연을 결정할 수도 있다. 그 지연은 프로그램가능하고 카운터를 사용하여 추적될 수도 있다. 하나의 실시형태에서, 카운터는 차동 증폭기의 출력에 커패시터들 (Cap0, Cap1, Cap2) 을 커플링하는 시퀀싱 (즉, 어떤 스위치가 첫 번째이고, 어떤 스위치가 두 번째인지 등) 과 인스턴스 (즉, 무슨 시간인지) 를 제어하는데 사용될 수 있다. 하나의 예에서, 시간 t=0에서 Cap0를 접속시키며, 그 다음에 시간 t=5 ns에서 Cap2를 접속시키고, 그 다음에 t=12 ns에서 Cap1을 접속시키는 스위칭 체계가 이용될 수도 있다. 이러한 스위칭 체계에서, 프로세싱 시스템 (110) 은, t=0에서 영까지 카운트 다운하도록 프로그램된, Cap0의 스위치 (즉, 스위치 (610)) 를 제어하는 "카운터 0", t=12 ns에서 영까지 카운트 다운하도록 프로그램된 (Cap1에 연관된 스위치 (612) 를 제어하는) "카운터 1", 및 t=5 ns에서 영까지 카운트 다운하도록 프로그램된 (Cap2에 연관된 스위치 (615) 를 제어하는) "카운터 2"를 포함한다.
본 실시형태는 세 개의 커패시터들 (Cap0, Cap1, Cap2) 을 사용하여 설명되지만, 설명되는 기법은 서플라이에서의 전류 스파이크들의 감소를 돕기 위해 N 개의 피드백 커패시터들로 확장될 수도 있다는 것이 인식되어야 한다.
설명된 기법의 하나의 변형예는 서브세트들로의 커패시터들의 분할을 포함한다는 것이 추가로 인정된다. 대체 실시형태에서, 제 2 피드백 커패시턴스의 복수의 커패시터들이 서브세트들에서 배열되고, 각각의 서브세트는 적분 페이즈 동안 동일한 시간에 스위치 온 된다. 설명된 체계의 다른 개조예에서, 프로세싱 시스템은 "전체" 수의 서브세트들을 선택할 수도 있다. 서브세트들의 전체 수가 M이면, 설명된 기법을 적용하는 것은 전하 적분기의 입력 노드에서 M 개의 피크들을 산출하게 된다.
예를 들어, CFB1 (Cap0 및 Cap1을 포함함) 이 11 pF의 전체 커패시턴스를 갖는 커패시턴스 측정 회로 (600) 에서, 제 1 및 제 2 커패시터들 (Cap0, Cap1) 은 각각 3.8 pF, 7.2 pF의 커패시턴스를 갖는다. 제 1 시나리오에서, Cap0는 적분 페이즈의 시작에서 스위치 인 되고 (switched in), Cap1은 프로그램가능 지연 후에 스위치 인 된다. 이 제 1 시나리오에서, 전압 피킹 그래프는 제 1 전압 피크보다 더 큰 제 2 피크를 가질 것인데, Cap1이 Cap0보다 더 큰 커패시턴스이기 때문이다. Cap1이 적분의 시작에서 스위치 인 되는 제 2 시나리오를 갖는 그러한 거동과는 대조적으로, Cap0는 프로그램가능 지연 후에 스위치 인 된다. 제 2 시나리오에서, 제 1 전압 피크는 제 2 전압 피크보다 더 클 것이다. 이처럼, 정확한 피크 값들은, CB, CFB0, 및 차동 증폭기의 속력 외에도, 서로에 대한 커패시턴스 값들을 포함하는 다양한 팩터들에 의존할 수도 있다.
다단 증분 스위칭 기법들
미리 설명된 바와 같이, 백그라운드 커패시턴스를 소거하는 다른 방법은 백그라운드 커패시턴스 상에 반대 극성 전하를 추가하는 것이다. 도 7은 본 개시물의 하나의 실시형태에 따른, 전하를 생성하는 회로 (700) 를 도시하는 블록도이다. 회로 (700) 는 전하 생성 회로 (702), 전류 컨베이어 (720), 및 전류 증폭기 (730) 를 포함한다. 전하 생성 회로 (702) 는 제 1 저항기 (704) (R1) 및 버퍼 (710) 를 통해 접지하는 접지에서부터 공급 전압으로 커패시터 (716) (C1) 의 하나의 플레이트를 구동함으로써 전하를 생성하도록 구성된다.
커패시터 (716) 에 의해 생성된 전하는 전류 컨베이어 (720) 로 전달된다. 전류 컨베이어 (720) 의 입력은 기준 전압으로 바이어스된다. 전류 컨베이어 (720) 는 전류를 다수의 전류 증폭기들로 분배하는 하나 이상의 전류 미러들을 포함한다. 전류 증폭기(들) (706) 는 증폭기 이득만큼 전류를 증폭하도록 구성된다.
종래의 접근법들에서, 전류 컨베이어 (720) 의 입력에서의 전류 파형은 (R1 * C1) 에 의해 설정된 시상수 (time constant) 를 갖는 감쇠 지수 파형 (decaying exponential waveform) 일 수도 있다. 파형의 피크 전류는 (V/R1) 에 의해 설정되며, 여기서 V는 공급 전압이다. 이처럼, 전통적인 구동 체계들에서의 전류 파형은 아래의 수학식 1 및 수학식 2에 의해 나타내어질 수 있다.
Figure 112016045913733-pat00001
(수학식 1)
Figure 112016045913733-pat00002
(수학식 2)
그러나, 전통적인 전하 생성 회로의 문제들은 다음과 같다. 전류 컨베이어의 입력에서의 피크 전류는 쉽사리 mA 정도일 수 있고, 전류 증폭기에 의해 (예컨대, 1 내지 8의 이득으로) 체배될 수 있다. 다수의 전류 증폭기들이 동시에 함께 작동한다면, 피크 전류의 합은 (수백 mA로) 매우 커지고 내부 전원 공급부 및 접지선 상의 큰 "바운스 (bounce)"를 초래한다. 전통적인 파형 (이는 높은 진폭 및 짧은 지속기간을 가짐) 을 사용하는 다른 문제는, 그 파형이 파형의 임펄스 성질 때문에 전류 증폭기에서 정확하게 증폭되지 않을 수도 있다는 것이다. 예리한 파형은 트랜지스터들을 포화 영역 밖에 머무르도록 구동시키고 전류 컨베이어에서 헤드 룸 문제들을 초래한다. 그 결과는 출력 파형이 왜곡될 수도 있고 전류가 전하 적분기에 의해 적분되는 경우 정확도 문제를 초래한다는 것이다.
따라서, 본 개시물의 실시형태들은 이러한 문제들을 해결하는 다단 전하 공유 기법을 제공한다. 전하 생성 회로 (702) 는 제 1 저항기 (704) 및 커패시터 (716) 간에 배열된 제 2 저항기 (706) (R2), 제 3 저항기 (708) (R3), 스위치 (712) (SW2) 및 스위치 (714) (SW1) 를 포함한다. 도 7에 도시된 실시형태에서, 제 2 저항기 (706) (R2) 와 제 3 저항기 (708) (R3) 는 제 1 저항기 (704) 와는 직렬로 배열된다. 스위치 (712) (SW2) 는 제 2 저항기 (706) 에 병렬로 배열되고 다른 스위치 (714) (SW1) 는 제 3 저항기 (708) 에 병렬로 배열된다.
동작 시, 전하 생성의 초반에, 스위치들 (712 및 714) 은 개방되고 전류 컨베이어 (720) 의 입력에서의 피크 전류는 아래의 수학식 3에 의해 나타내어질 수 있다. 몇몇 실시형태들에서, 수학식 3에서 표현된 Ipeak2는 수학식 1로부터의 Ipeak1보다 더 작다.
Figure 112016045913733-pat00003
(수학식 3)
하나 이상의 실시형태들에서, 프로세싱 시스템 (110) 은 입력 파형 (예컨대, 구형파) 의 절반 사이클 (thalf) 내의 어떤 시간 간격으로 순차적으로 스위치들 (712 및 714) 을 폐쇄하고 도 8에 도시된 파형 (800) 을 생성할 수도 있다. 다시 말하면, 제 1 단계에서, 프로세싱 시스템 (110) 은 스위치 (712) 를 폐쇄하고 스위치 (714) 를 개방된 채로 남겨 둔다. 그 다음에, 제 2 단계에서, 프로세싱 시스템 (110) 은 스위치 (714) 를 폐쇄한다. 전류 파형 (800) 이 t=0에서부터 t=thalf까지 적분된다면, 획득된 결과들은 수학식 2를 통해 획득된 것들과 동일해야 한다.
하나 이상의 실시형태들에서, 설명된 다단 충전 기법은 공급선 및 접지선에서 "바운스"를 유리하게 감소시킨다. 공급선 및 접지선 상의 더 작은 "바운스"는 동일한 공급선 및 접지선에 접속되는 회로들에 더 작은 노이즈를 도입한다. 둘째로, 더 작은 피크 진폭 (Ipeak2) 으로 인해, 전하가 전하 적분기에 의해 적분되는 경우 정확성이 개선될 수 있다.
전하 펌프 회로들을 위한 스위칭 체계
전체적인 거친 베이스라인 정정 (global coarse baseline correction) 을 위한 다단 충전 기법의 맥락에서 스위칭 체계가 위에서 설명되었지만, 본 개시물의 실시형태들은 다른 유형들의 회로들, 특히 전류 및/또는 전압 레벨들에서 큰 스윙 (swing) 을 초래하는 동작들을 갖는 회로들에서의 사용을 위해 확장될 수 있다는 것이 이해된다. 도 9는 하나의 이러한 예를 도시한다.
도 9는 본 개시물의 하나의 실시형태에 따른, 설명된 스위칭 체계를 사용하는 전하 펌프 회로 (900) 를 도시하는 블록도이다. 도시된 전하 펌프 회로 (900) 에서, 플라이백 커패시터들 (Cf1 및 Cf2) 이 대응하는 출력 전압들 (CP_OUT) 을 제공하기 위해 충전 및 방전된다.
종래의 접근법들에서, 플라이백 커패시터들과 직렬인 스위치들은 자신들의 저항을 감소시키고 따라서 그것들을 가로지르는 전압 강하를 감소시킬만큼 크다. 그러나, 이들 큰 스위치들이 플라이백 커패시터들을 각각 충전 또는 방전시키기 위해 턴 온 (ON) 또는 오프 (OFF) 되는 경우, 회로 (900) 를 가로질러 흐르는 충전 전류에서 큰 과도 피크들이 있을 수도 있다. 이들 높은 전류 피크들은 입력 디바이스 내의 이웃하는 감지 회로들, 집적회로들, 및/또는 프로세싱 시스템들에 영향을 미치는 높은 전자기 방출이 일어나게 할 수 있다. 이 문제는 피크 방출 파워들에 대한 엄격한 요건들이 충족되어야만 하는 모바일 디바이스들에서 사용되는 터치 센서 ASIC들에서 특히 극심할 수 있다.
하나 이상의 실시형태에서, 종래의 큰 스위치들을 사용하는 대신, 전하 펌프 회로 (900) 는 다수의 가중된 더 작은 (즉, 단일의 큰 스위치에 비하여 더 작은) 스위치들로 이루어진 스위칭 엘리먼트를 포함한다. 다수의 스위치들은 전하 펌프 클록 사이클 내에서 작은 지연으로 순차적으로 턴 온 되도록 구성된다. 도 9에 도시된 실시형태에서, 전하 펌프 회로 (900) 는 플라이백 커패시터 (Cf1) 와는 (즉, Cf1의 바닥 플레이트에) 직렬로 접속되는 스위칭 엘리먼트 (902) 를 포함하며, 그 스위칭 엘리먼트 (902) 는 다수의 가중된 스위치들 (M12, M13, M15, M16) 로 이루어진다. 다른 스위칭 엘리먼트 (904) 가 다른 플라이백 커패시터 (Cf2) 에 커플링되고, 도 9에 예시된 실시형태에 따라 다수의 더 작은 스위치들 (M18, M19, M20, M21) 로 이루어진다.
몇몇 실시형태들에서, 스위칭 엘리먼트 (902) 에서의 더 작은 스위치들 간의 지연은 RC 회로를 사용하여 구현될 수 있거나, 또는 다른 실시형태들에서, 카운터로부터 나올 수 있다. 도 9에 도시된 예에서, 전하 펌프 회로 (900) 는 스위치들 (M12, M13, M15, 및 M16) 의 게이트들에 그 스위치들의 순차 지연된 턴 온 및 오프를 제어하기 위해 커플링된 RC 지연 회로 (910) 를 포함한다. 스위칭 엘리먼트 (904) 에 대한 유사한 RC 지연 회로가 예시의 간략화를 위해 생략된다.
따라서, 본원에서 언급된 실시형태들 및 예들은 본 발명 및 본 발명의 특정 응용을 최상으로 설명하여 당업자들이 본 발명을 만들고 사용하는 것을 가능하게 하기 위하여 제시되었다. 그러나, 당업자들은 앞서의 설명 및 예들이 예시 및 예를 위해서만 제시되었다는 것을 인식할 것이다. 언급된 설명은 망라적이거나 또는 본 발명을 개시된 바로 그 형태로 제한하도록 의도된 것은 아니다.

Claims (20)

  1. 용량성 센싱 디바이스를 위한 프로세싱 시스템으로서,
    센서 전극에 커플링되어 상기 센서 전극으로부터 커패시턴스를 측정하도록 구성된 커패시턴스 측정 회로; 및
    제어 모듈을 포함하고,
    상기 커패시턴스 측정 회로는,
    상기 센서 전극에 커플링된 제 1 입력, 제 2 입력, 및 출력을 갖는 차동 증폭기;
    상기 차동 증폭기의 상기 제 1 입력 및 상기 차동 증폭기의 상기 출력 간에 커플링된 피드백 커패시터; 및
    상기 피드백 커패시터 및 상기 차동 증폭기의 상기 출력 간에 직렬로 커플링된 제 1 스위치 및 제 2 스위치를 구비하며,
    상기 제어 모듈은,
    상기 제 1 스위치를 턴 온하고 상기 피드백 커패시터와는 직렬로 제 1 저항을 인가하고,
    시간 지연 후, 상기 제 2 스위치를 턴 온하고 상기 피드백 커패시터와 직렬에서 전체 저항을 낮추는 제 2 저항을 상기 제 1 저항과 병렬로 두도록 구성된, 프로세싱 시스템.
  2. 제 1 항에 있어서,
    상기 피드백 커패시터와는 직렬인 상기 제 1 저항은 상기 제 2 저항보다 더 큰, 프로세싱 시스템.
  3. 제 1 항에 있어서,
    상기 제 1 스위치와 상기 제 2 스위치는 소스 단자, 드레인 단자, 및 게이트 단자를 갖는 트랜지스터들을 포함하며,
    상기 제 1 및 제 2 스위치들의 상기 소스 단자들은 병렬로 접속되고, 상기 제 1 및 제 2 스위치들의 상기 드레인 단자들은 병렬로 접속되며,
    상기 제어 모듈은 상이한 제어 신호들을 상기 제 1 및 제 2 스위치들의 상기 게이트 단자들에 인가하도록 구성되는, 프로세싱 시스템.
  4. 제 1 항에 있어서,
    상기 제 1 스위치를 턴 온하고 상기 피드백 커패시터와는 직렬로 상기 제 1 저항을 인가하는 것은 상기 커패시턴스 측정 회로의 세틀링 응답을 증가시키고,
    상기 제 2 스위치를 턴 온하고 상기 제 2 저항을 상기 제 1 저항과 병렬로 두는 것은 상기 커패시턴스 측정 회로의 상기 세틀링 응답을 감소시키는, 프로세싱 시스템.
  5. 제 1 항에 있어서,
    상기 피드백 커패시터는 제 1 피드백 커패시터이고, 상기 커패시턴스 측정 회로는 상기 제 1 피드백 커패시터와는 병렬인 제 2 피드백 커패시터와 제 3 스위치를 더 포함하는, 프로세싱 시스템.
  6. 제 1 항에 있어서,
    상기 커패시턴스 측정 회로는, 리셋 페이즈 동안 상기 피드백 커패시터를 전압 레벨에 접속시키고 백그라운드 커패시턴스를 소거하기 위해 상기 피드백 커패시터를 프리차지하도록 동작하는 제 3 스위치를 더 포함하는, 프로세싱 시스템.
  7. 제 1 항에 있어서,
    상기 제 1 스위치를 턴 온하고 상기 피드백 커패시터와는 직렬로 상기 제 1 저항을 인가하는 것은, 리셋 페이즈로부터 적분 페이즈로 스위칭하는 경우 상기 피드백 커패시터에서의 전하 누설을 감소시키는, 프로세싱 시스템.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 커패시턴스 측정 방법으로서,
    커패시턴스 측정 회로의 피드백 커패시터를 제 1 전압 레벨로 리셋하는 단계로서, 상기 피드백 커패시터는 차동 증폭기의 제 1 입력 및 상기 차동 증폭기의 출력 간에 커플링되는, 상기 리셋하는 단계;
    상기 피드백 커패시터 및 상기 차동 증폭기의 상기 출력 간의 복수의 스위치들을 개방하는 단계;
    측정 페이즈를 개시하기 위해 센서 전극과 상기 차동 증폭기의 상기 제 1 입력을 커플링하는 단계;
    상기 피드백 커패시터 및 상기 차동 증폭기의 상기 출력 간의 상기 복수의 스위치들 중 제 1 스위치를 폐쇄하는 단계로서, 상기 제 1 스위치를 폐쇄하는 단계는 상기 피드백 커패시터와는 직렬로 제 1 저항을 인가하는, 상기 제 1 스위치를 폐쇄하는 단계;
    시간 지연 후에, 상기 복수의 스위치들 중 제 2 스위치를 턴 온하고 상기 제 1 저항과 병렬로 제 2 저항을 두는 단계;
    상기 제 1 스위치의 폐쇄로부터의 지연 후 상기 복수의 스위치들 중 나머지를 폐쇄하는 단계; 및
    상기 센서 전극 및 입력 물체 간의 커플링에 대응하는 절대 커패시턴스가 측정되도록 상기 센서 전극 상의 전하를 적분하게 상기 차동 증폭기를 동작시키는 단계를 포함하는, 커패시턴스 측정 방법.
  16. 제 15 항에 있어서,
    상기 커패시턴스 측정 회로의 상기 피드백 커패시터를 상기 제 1 전압 레벨로 리셋하는 단계는,
    상기 피드백 커패시터를 제 2 전압 레벨에 커플링하고 백그라운드 커패시턴스 소거를 위해 상기 피드백 커패시터를 프리차지하게 프리차지 스위치를 동작시키는 단계를 더 포함하는, 커패시턴스 측정 방법.
  17. 제 15 항에 있어서,
    상기 피드백 커패시터 및 상기 차동 증폭기의 상기 출력 간의 상기 복수의 스위치들 중 상기 제 1 및 제 2 스위치들은, 제 1, 제 2, 및 제 3 단자들을 갖는 제 1 트랜지스터 및 제 2 트랜지스터를 포함하며,
    상기 제 1 및 제 2 스위치들의 상기 제 1 단자들은 병렬로 접속되고, 상기 제 1 및 제 2 스위치들의 상기 제 2 단자들은 병렬로 접속되고, 상기 제 1 및 제 2 트랜지스터들은 상기 제 1 및 제 2 트랜지스터들의 상기 제 3 단자들 상에서 제어 신호들을 수신하도록 구성되는, 커패시턴스 측정 방법.
  18. 제 15 항에 있어서,
    상기 피드백 커패시터 및 상기 차동 증폭기의 상기 출력 간의 상기 복수의 스위치들 중 상기 제 1 스위치를 폐쇄하는 단계는,
    상기 제 1 스위치에서 제 1 저항이 초래되게 하는 선형 모드로 상기 제 1 스위치를 동작시키는 단계를 더 포함하고,
    상기 제 1 스위치의 폐쇄로부터의 상기 지연 후 상기 복수의 스위치들 중 상기 나머지를 폐쇄하는 단계는,
    상기 제 1 저항에 제 2 저항이 병렬로 되게 하는 포화 모드로 상기 제 2 스위치를 동작시키는 단계를 더 포함하며,
    상기 제 1 저항은 상기 제 2 저항보다 더 큰, 커패시턴스 측정 방법.
  19. 제 15 항에 있어서,
    상기 피드백 커패시터는 복수의 피드백 커패시터들을 포함하며, 상기 복수의 피드백 커패시터들의 각각은 상기 복수의 스위치들 중 연관된 스위치와는 직렬로 배열되는, 커패시턴스 측정 방법.
  20. 제 15 항에 있어서,
    상기 피드백 커패시터 및 상기 차동 증폭기의 상기 출력 간의 상기 복수의 스위치들 중 각각의 스위치는, 상기 차동 증폭기의 상기 제 1 입력 및 상기 차동 증폭기의 상기 출력 간에, 연관된 피드백 커패시터를 커플링하도록 구성되는, 커패시턴스 측정 방법.
KR1020160058876A 2015-05-15 2016-05-13 다단 증분 스위칭 체계 KR101946688B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190012149A KR102267365B1 (ko) 2015-05-15 2019-01-30 다단 증분 스위칭 체계

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562162418P 2015-05-15 2015-05-15
US62/162,418 2015-05-15
US14/870,243 US9740351B2 (en) 2015-05-15 2015-09-30 Multi-step incremental switching scheme
US14/870,243 2015-09-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190012149A Division KR102267365B1 (ko) 2015-05-15 2019-01-30 다단 증분 스위칭 체계

Publications (2)

Publication Number Publication Date
KR20160134567A KR20160134567A (ko) 2016-11-23
KR101946688B1 true KR101946688B1 (ko) 2019-02-11

Family

ID=57277048

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160058876A KR101946688B1 (ko) 2015-05-15 2016-05-13 다단 증분 스위칭 체계
KR1020190012149A KR102267365B1 (ko) 2015-05-15 2019-01-30 다단 증분 스위칭 체계

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020190012149A KR102267365B1 (ko) 2015-05-15 2019-01-30 다단 증분 스위칭 체계

Country Status (4)

Country Link
US (1) US9740351B2 (ko)
JP (2) JP6524016B2 (ko)
KR (2) KR101946688B1 (ko)
CN (1) CN106155443B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017173976A (ja) * 2016-03-22 2017-09-28 株式会社ジャパンディスプレイ センサ及びセンサ付き表示装置
IT201700034042A1 (it) * 2017-03-28 2018-09-28 St Microelectronics Srl Circuito current conveyor differenziale, dispositivo, apparecchiatura e procedimento corrispondenti
KR101879285B1 (ko) * 2017-08-01 2018-07-17 송청담 고감도 정전 센서 회로
KR102533653B1 (ko) * 2017-12-14 2023-05-16 엘지디스플레이 주식회사 적분기, 터치 표시 장치 및 이의 구동 방법
KR102479079B1 (ko) * 2017-12-29 2022-12-19 엘지디스플레이 주식회사 터치표시장치, 터치구동회로 및 터치구동방법
US11054942B2 (en) * 2018-04-05 2021-07-06 Synaptics Incorporated Noise suppression circuit
CN110727356B (zh) * 2018-06-28 2021-08-20 京东方科技集团股份有限公司 主动笔、触控输入系统及驱动方法
US11119606B2 (en) * 2019-08-20 2021-09-14 Synaptics Incorporated Background capacitance compensation
US11914820B2 (en) 2020-04-14 2024-02-27 Synaptics Incorporated Distributed analog display noise suppression circuit
US11106317B1 (en) * 2020-04-14 2021-08-31 Synaptics Incorporated Common mode noise suppression with restoration of common mode signal
CN115461997A (zh) * 2020-04-22 2022-12-09 微芯片技术股份有限公司 触摸传感器中的放大电荷抵消、及相关系统、方法和设备
US11979126B1 (en) * 2020-05-04 2024-05-07 Gigajot Technology, Inc. Programmable gain amplifier with active charge-injection/charge-leakage suppression
WO2021225061A1 (ja) * 2020-05-07 2021-11-11 アルプスアルパイン株式会社 静電容量検出装置及び入力装置
US11662867B1 (en) 2020-05-30 2023-05-30 Apple Inc. Hover detection on a touch sensor panel
CN112070367A (zh) * 2020-08-20 2020-12-11 中国人民解放军海军工程大学 一种基于改进综合成新率的大型武器装备价值评估方法
WO2023287744A1 (en) * 2021-07-13 2023-01-19 Edward Stoneham Delay-adjusted digital-unit interface
US11620946B1 (en) * 2022-03-03 2023-04-04 Apple Inc. Dual-mode sense circuit with enhanced dynamic range and accuracy

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008157920A (ja) 2006-11-29 2008-07-10 Aisin Seiki Co Ltd 静電容量検出装置
US20110310054A1 (en) 2010-06-21 2011-12-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Capacitive Touchscreen Signal Acquisition without Panel Reset
KR101401234B1 (ko) 2009-12-30 2014-05-28 가부시키가이샤 와코무 다접촉식 센서 장치 및 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862136A (en) 1983-04-13 1989-08-29 Birkner John M Programmable resistance network
JP3019340B2 (ja) 1989-12-05 2000-03-13 セイコーエプソン株式会社 可変容量装置
US6275119B1 (en) 1999-08-25 2001-08-14 Micron Technology, Inc. Method to find a value within a range using weighted subranges
US7300807B2 (en) 2004-04-14 2007-11-27 International Business Machines Corporation Structure and method for providing precision passive elements
US7411774B2 (en) 2004-06-01 2008-08-12 Leeper Ii William F Voltage variable capacitor
US8183959B2 (en) 2006-06-13 2012-05-22 Kyocera Corporation Variable capacitance circuit
US8288965B1 (en) 2007-02-23 2012-10-16 Musco Corporation Apparatus and method for switching in added capacitance into high-intensity discharge lamp circuit at preset times
US20100110040A1 (en) * 2008-10-30 2010-05-06 Samsung Electronics Co., Ltd. Touch controller having increased sensing sensitivity, and display driving circuit and display device and system having the touch controller
TWI397843B (zh) * 2009-10-30 2013-06-01 Orise Technology Co Ltd 用於觸控面板之偵測電路
KR101652333B1 (ko) 2010-02-10 2016-08-30 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 프로그램 방법
KR20130107275A (ko) * 2010-09-14 2013-10-01 어드밴스드 실리콘 에스아 정전용량 방식 터치 애플리케이션용 회로
CN103324366B (zh) * 2012-03-20 2016-09-28 晨星软件研发(深圳)有限公司 电容检测装置及应用该电容检测装置的电容式触控系统
US8723637B2 (en) 2012-04-10 2014-05-13 Analog Devices, Inc. Method for altering electrical and thermal properties of resistive materials
US9182432B2 (en) * 2012-07-18 2015-11-10 Synaptics Incorporated Capacitance measurement
US8872589B2 (en) * 2012-09-20 2014-10-28 Infineon Technologies Ag System and method for a programmable gain amplifier
JP6122307B2 (ja) 2013-02-22 2017-04-26 デクセリアルズ株式会社 可変容量回路、可変容量デバイス、共振回路、増幅回路及び電子機器
JP2015007920A (ja) * 2013-06-25 2015-01-15 国立大学法人鳥取大学 テキスト処理を用いた社会構造モデルの抽出

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008157920A (ja) 2006-11-29 2008-07-10 Aisin Seiki Co Ltd 静電容量検出装置
KR101401234B1 (ko) 2009-12-30 2014-05-28 가부시키가이샤 와코무 다접촉식 센서 장치 및 방법
US20110310054A1 (en) 2010-06-21 2011-12-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Capacitive Touchscreen Signal Acquisition without Panel Reset

Also Published As

Publication number Publication date
JP2016219003A (ja) 2016-12-22
JP2019066485A (ja) 2019-04-25
KR20160134567A (ko) 2016-11-23
US20160334902A1 (en) 2016-11-17
JP6524016B2 (ja) 2019-06-05
KR20190015436A (ko) 2019-02-13
CN106155443B (zh) 2020-05-05
JP6706660B2 (ja) 2020-06-10
US9740351B2 (en) 2017-08-22
CN106155443A (zh) 2016-11-23
KR102267365B1 (ko) 2021-06-21

Similar Documents

Publication Publication Date Title
KR101946688B1 (ko) 다단 증분 스위칭 체계
US9958488B2 (en) Capacitance measurement
CN106445262B (zh) 校准基线校正电路中的电荷失配
US10990230B2 (en) Circuit, touch chip, and electronic device for capacitance detection
WO2017003848A1 (en) Active matrix capacitive fingerprint sensor with 1-tft pixel architecture for display integration
US20070159184A1 (en) Half-bridge for capacitive sensing
US9218095B2 (en) Non-linear feedback capacitance sensing
US20160349906A1 (en) Apparatus and method for detecting hovering object, switching matrix, apparatus for determining compensation capacitance, method of compensating for force sensing capacitance, and apparatus for detecting force input
US20140333368A1 (en) Charge distribution
US8884635B2 (en) Transcapacitive charge measurement
US11054942B2 (en) Noise suppression circuit
US9817502B2 (en) Switched-capacitor harmonic-reject mixer
US10126867B2 (en) Matched filter for a first order sigma delta capacitance measurement system and a method to determine the same
US10671214B2 (en) Global coarse baseline correction charge injection
US8890544B2 (en) Transcapacitive charge measurement
US9507454B1 (en) Enhanced linearity of gestures on a touch-sensitive surface
US10338740B2 (en) Reducing background capacitance associated with a touch surface
US10162453B2 (en) Sensor side charge cancellation

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant