KR101935002B1 - Space transformer for probe card, method for manufacturing thereof and probe card - Google Patents
Space transformer for probe card, method for manufacturing thereof and probe card Download PDFInfo
- Publication number
- KR101935002B1 KR101935002B1 KR1020170077532A KR20170077532A KR101935002B1 KR 101935002 B1 KR101935002 B1 KR 101935002B1 KR 1020170077532 A KR1020170077532 A KR 1020170077532A KR 20170077532 A KR20170077532 A KR 20170077532A KR 101935002 B1 KR101935002 B1 KR 101935002B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- holes
- conductive layer
- forming
- circuit pattern
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07357—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Abstract
프로브 카드용 공간 변환기의 제조 방법은 프로브핀과 연결되는 제 1 기판을 준비하는 단계, 상기 제 1 기판에 복수의 제 1 관통홀을 형성하는 단계, 상기 제 1 관통홀, 상기 제 1 관통홀로부터 연장된 상기 제 1 기판의 일면의 일부 및 타면의 일부에 제 1 도전층을 형성하는 단계, 인쇄 회로 기판의 패드와 연결되는 제 2 기판을 준비하는 단계, 상기 제 2 기판에 복수의 제 2 관통홀을 형성하는 단계, 상기 제 2 관통홀, 상기 제 2 관통홀로부터 연장된 상기 제 2 기판의 일면의 일부 및 타면의 일부에 제 2 도전층을 형성하는 단계 및 상기 제 1 기판 및 상기 제 2 기판을 연결하는 단계를 포함하고, 상기 제 1 기판 및 상기 제 2 기판은 실리콘 기판일 수 있다. A method for manufacturing a space converter for a probe card includes the steps of preparing a first substrate connected to a probe pin, forming a plurality of first through holes in the first substrate, forming a first through hole, Forming a first conductive layer on a part of one side and a part of one side of the extended first substrate, preparing a second substrate connected to a pad of the printed circuit board, Forming a second conductive layer on the second through-hole, a part of one surface of the second substrate extending from the second through-hole and a part of the other surface, and a step of forming a second conductive layer on the first substrate and the second And connecting the substrate, wherein the first substrate and the second substrate may be silicon substrates.
Description
본 발명은 프로브 카드용 공간 변환기, 이의 제조 방법 및 프로브 카드에 관한 것이다. The present invention relates to a space converter for a probe card, a method of manufacturing the same, and a probe card.
반도체 디바이스의 패브리케이션(Fabrication) 공정이 수행된 후에 반도체 디바이스의 전기적 특성을 검사하는 검사 공정이 수행된다. 검사 공정에서 이용되는 프로브 카드(Probe card)는 일반적으로 반도체 디바이스의 패드에 접촉하는 프로브핀, 프로브핀과 인쇄 회로 기판 사이의 피치(Pitch) 변환을 수행하는 공간 변환기(ST, Space transformer) 및 인쇄 회로 기판과 공간 변환기를 연결하는 인터포저(Interposer)를 포함한다. After the fabrication process of the semiconductor device is performed, an inspection process is performed to check the electrical characteristics of the semiconductor device. A probe card used in an inspection process generally includes a probe pin contacting a pad of a semiconductor device, a space transformer (ST) performing a pitch conversion between a probe pin and a printed circuit board, And an interposer that connects the circuit board and the spatial transducer.
종래의 프로브 카드에 이용되는 공간 변환기는 주로 복수층의 세라믹 기판을 포함하는 다층 세라믹 기판(MLC, Multi Layer Ceramic substrate)으로 구성된다. 그러나, 다층 세라믹 기판은 배선 길이가 길어짐으로써, 저항이 크다는 문제점이 있었다. 또한. 검사 대상물 즉, 실리콘 기판과의 특성 차에 의해 검사 조건에 따라 열 변형이 발생하며 이에 따라 각 세라믹 기판이 뒤틀리는 등의 변형에 의해 자체 평탄도에 불량이 생긴다는 문제점이 있었다.The spatial transducer used in the conventional probe card is mainly composed of a multi-layer ceramic substrate (MLC) including a plurality of ceramic substrates. However, the multilayer ceramic substrate has a problem that the resistance is large due to a long wiring length. Also. Thermal deformation occurs depending on inspection conditions due to the difference in characteristics with respect to the object to be inspected, that is, the silicon substrate, and accordingly, each ceramic substrate is deformed such as twisting, thereby causing a defect in its own flatness.
또한, 다층 세라믹 기판은 다수의 세라믹 층을 적층하여 제조됨으로써, 제조 시간이 오래 걸리고, 제조 비용이 높다는 문제점이 있었다. Further, since the multilayer ceramic substrate is manufactured by stacking a plurality of ceramic layers, the manufacturing time is long and the manufacturing cost is high.
이와 같이 공간 변환기로서 다층 세라믹 기판이 갖는 문제점을 개선하기 위해 글라스 기판과 다수의 폴리머 기판이 적층되어 형성되는 공간 변환기가 제안되었다(선행 기술 1). 또한, 실리콘 기판과 다수의 수지(Photoresist) 기판이 적층되어 형성되는 공간 변환기가 제안되었다(선행 기술 2).In order to solve the problems of the multilayer ceramic substrate as a space converter, a space converter in which a glass substrate and a plurality of polymer substrates are laminated is proposed (Prior Art 1). Also, a space converter in which a silicon substrate and a plurality of photoresist substrates are laminated is proposed (Prior Art 2).
일반적으로, 프로브 카드의 특성상 각 구성 특히 공간 변환기는 높은 강성을 가질 필요가 있다. 하지만, 선행 기술 1 및 2의 공간 변환기에 따르면, 폴리머 기판 또는 수지 기판의 강성이 낮아 프로브 카드의 내구성이 약하다는 문제점이 있다.Generally, due to the nature of the probe card, each component, in particular the spatial transducer, needs to have high rigidity. However, according to the spatial converters of the
또한, 선행 기술 1 및 2의 공간 변환기에 따르면, 글라스 기판과 폴리머 기판 또는 실리콘 기판과 수지 기판간의 특성 차로 인해 검사 조건에 따라 각 기판의 계면 상에 열 변형이 발생하며, 이에 따라 검사의 정확도가 떨어진다는 문제점이 있다. According to the spatial converters of the
선행 기술 1: 등록특허 10-1415635Prior Art 1: Patent No. 10-1415635
선행 기술 2: 등록특허 10-0977209Prior Art 2: Registration 10-0977209
본 발명은 상술한 종래의 공간 변환기의 문제점을 해결하고자 하는 것으로, 적은 수의 실리콘 기판을 적층하여 공간 변환기를 형성함으로써, 배선의 길이를 짧게 하여 저항이 낮아지도록 하고, 생산성을 높일 수 있는 프로브 카드용 공간 변환기, 이의 제조 방법 및 프로브 카드를 제공하고자 한다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems of the conventional spatial transducers, and it is an object of the present invention to provide a space converter in which a small number of silicon substrates are stacked to form a spatial transducer, A method for manufacturing the same, and a probe card.
또한, 높은 강성을 가진 실리콘 기판을 적층하여 공간 변환기를 형성함으로써, 내구성이 강한 프로브 카드용 공간 변환기, 이의 제조 방법 및 프로브 카드를 제공하고자 한다. Further, it is intended to provide a space converter for a probe card having high durability, a method of manufacturing the same, and a probe card by stacking silicon substrates having high rigidity to form a space converter.
공간 변환기를 검사 대상물과 동일 소재인 실리콘 기판으로 형성함으로써, 검사 조건에 따른 열 변형을 최소화하고 이에 따라 검사의 정확도를 향상시킬 수 있는 프로브 카드용 공간 변환기, 이의 제조 방법 및 프로브 카드를 제공하고자 한다. A spatial converter for a probe card, a method of manufacturing the same, and a probe card capable of minimizing thermal deformation according to inspection conditions and thereby improving the accuracy of inspection by forming a spatial converter from a silicon substrate that is the same material as an object to be inspected .
상술한 기술적 과제를 달성하기 위한 수단으로서, 프로브핀과 연결되는 제 1 기판을 준비하는 단계, 상기 제 1 기판에 복수의 제 1 관통홀을 형성하는 단계, 상기 제 1 관통홀, 상기 제 1 관통홀로부터 연장된 상기 제 1 기판의 일면의 일부 및 타면의 일부에 제 1 도전층을 형성하는 단계, 인쇄 회로 기판의 패드와 연결되는 제 2 기판을 준비하는 단계, 상기 제 2 기판에 복수의 제 2 관통홀을 형성하는 단계, 상기 제 2 관통홀, 상기 제 2 관통홀로부터 연장된 상기 제 2 기판의 일면의 일부 및 타면의 일부에 제 2 도전층을 형성하는 단계 및 상기 제 1 기판 및 상기 제 2 기판을 연결하는 단계를 포함하고, 상기 제 1 기판 및 상기 제 2 기판은 실리콘 기판인 것인 프로브 카드용 공간 변환기의 제조 방법을 제공할 수 있다. According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preparing a first substrate connected to a probe pin; forming a plurality of first through holes in the first substrate; Forming a first conductive layer on a part of one surface and a part of one surface of the first substrate extending from the hole, preparing a second substrate connected to a pad of the printed circuit board, Forming a second conductive layer on the second through-hole, a part of one surface of the second substrate extending from the second through-hole, and a part of the other surface of the second substrate, And connecting the first substrate and the second substrate, wherein the first substrate and the second substrate are silicon substrates.
일 실시예에 따르면, 상기 제 1 기판에 복수의 제 1 관통홀을 형성하는 단계는, 상기 제 1 기판 상에 상기 제 1 관통홀의 패턴에 대응하는 제 1 포토레지스트 층을 형성하는 단계 및 상기 제 1 포토레지스트 층을 마스크로서 상기 제 1 기판을 에칭하는 단계를 포함할 수 있다. According to an embodiment, the step of forming the plurality of first through holes in the first substrate may include the steps of forming a first photoresist layer corresponding to the pattern of the first through holes on the first substrate, And etching the first substrate using the photoresist layer as a mask.
일 실시예에 따르면, 상기 제 1 기판에 복수의 제 1 관통홀을 형성하는 단계 이후에, 상기 에칭된 제 1 기판 상에 절연층을 형성하는 단계를 더 포함할 수 있다. 상기 절연층은 SiO2로 이루어진 것일 수 있다. According to an embodiment, the method may further include forming an insulating layer on the etched first substrate after forming the plurality of first through-holes in the first substrate. The insulating layer may be made of SiO 2 .
일 실시예에 따르면, 상기 제 1 도전층을 형성하는 단계는, 상기 제 1 기판의 일면의 일부 및 타면의 일부에 제 2 포토레지스트 층을 형성하는 단계, 상기 제 2 포토레지스트 층이 형성된 부분 이외의 부분에 상기 제 1 도전층을 형성하는 단계 및 상기 제 2 포토레지스트 층을 제거하는 단계를 포함할 수 있다. The forming of the first conductive layer may include forming a second photoresist layer on a part of one surface of the first substrate and a part of the other surface of the first substrate, Forming the first conductive layer in a portion of the first conductive layer and removing the second photoresist layer.
일 실시예에 따르면, 상기 제 1 기판 및 상기 제 2 기판을 연결하는 단계는, 직접 본딩(Direct bonding), 양극 접합(Anodic bonding), 유테틱 본딩 (Eutectic bonding) 및 폴리머 본딩(Polymer bonding) 중 하나를 이용하여 상기 제 1 기판 및 상기 제 2 기판을 연결할 수 있다. According to an embodiment of the present invention, the step of connecting the first substrate and the second substrate may include direct bonding, anodic bonding, eutectic bonding, and polymer bonding. The first substrate and the second substrate may be connected to each other using one.
일 실시예에 따르면, 상기 제 1 도전층 및 상기 제 2 도전층은 NiCo로 이루어진 것일 수 있다. According to one embodiment, the first conductive layer and the second conductive layer may be made of NiCo.
본 발명의 다른 실시예는, 내부에 도전층이 형성된 복수의 제 1 관통홀, 일면에 형성되고 상기 복수의 제 1 관통홀로부터 연장된 제 1 회로 패턴 및 타면에 형성되고 상기 복수의 제 1 관통홀로부터 연장된 제 1 연결부를 포함하는 제 1 기판 및 내부에 도전층이 형성된 복수의 제 2 관통홀, 일면에 형성되고 상기 복수의 제 2 관통홀로부터 연장된 제 2 회로 패턴 및 타면에 형성되고 상기 복수의 제 2 관통홀로부터 연장된 제 2 연결부를 포함하는 제 2 기판을 포함하고, 상기 제 1 기판 및 상기 제 2 기판은 실리콘 기판인 것인 프로브 카드용 공간 변환기를 제공할 수 있다. 상기 도전층은 NiCo로 이루어진 것일 수 있다. According to another embodiment of the present invention, there is provided a semiconductor device comprising: a plurality of first through holes having a conductive layer formed therein; a first circuit pattern formed on one surface and extending from the plurality of first through holes; A first substrate including a first connection portion extending from the hole and a plurality of second through holes having a conductive layer formed therein; a second circuit pattern formed on one surface and extending from the plurality of second through holes; And a second substrate including a second connection portion extending from the plurality of second through holes, wherein the first substrate and the second substrate are silicon substrates. The conductive layer may be made of NiCo.
다른 실시예에 따르면, 상기 제 1 기판의 제 1 회로 패턴에 프로브핀이 연결되고, 상기 제 2 기판의 제 2 회로 패턴에 인쇄 회로 기판의 패드가 연결되는 것일 수 있다. 상기 제 1 기판 및 상기 제 2 기판은 상기 제 1 연결부 및 상기 제 2 연결부를 통해 연결될 수 있다. 상기 제 1 기판은 상기 도전층, 상기 제 1 회로 패턴 및 상기 제 1 연결부가 형성되기 전에 형성된 제 1 절연층을 더 포함할 수 있다. 상기 제 2 기판은 상기 도전층, 상기 제 2 회로 패턴 및 상기 제 2 연결부가 형성되기 전에 형성된 제 2 절연층을 더 포함할 수 있다. 상기 제 1 절연층 및 제 2 절연층은 SiO2로 이루어진 것일 수 있다. According to another embodiment, a probe pin may be connected to the first circuit pattern of the first substrate, and a pad of the printed circuit board may be connected to the second circuit pattern of the second substrate. The first substrate and the second substrate may be connected through the first connection portion and the second connection portion. The first substrate may further include a first insulation layer formed before the conductive layer, the first circuit pattern, and the first connection portion are formed. The second substrate may further include a second insulating layer formed before the conductive layer, the second circuit pattern, and the second connection portion are formed. The first insulating layer and the second insulating layer may be made of SiO 2 .
다른 실시예에 따르면, 상기 제 1 기판 및 상기 제 2 기판은 직접 본딩(Direct bonding), 양극 접합(Anodic bonding), 유테틱 본딩 (Eutectic bonding) 및 폴리머 본딩(Polymer bonding) 중 하나를 이용하여 연결된 것일 수 있다. 상기 제 1 기판 및 상기 제 2 기판은 멤스(MEMS, Micro Electro Mechanical System) 기술을 이용하여 형성된 것일 수 있다. According to another embodiment, the first substrate and the second substrate are connected by using one of direct bonding, anodic bonding, eutectic bonding and polymer bonding. Lt; / RTI > The first substrate and the second substrate may be formed using MEMS (Micro Electro Mechanical System) technology.
본 발명의 또 다른 실시예는, 내부에 도전층이 형성된 복수의 제 1 관통홀, 일면에 형성되고 상기 복수의 제 1 관통홀로부터 연장된 제 1 회로 패턴 및 타면에 형성되고 상기 복수의 제 1 관통홀로부터 연장된 제 1 연결부를 포함하는 제 1 기판 및 내부에 도전층이 형성된 복수의 제 2 관통홀, 일면에 형성되고 상기 복수의 제 2 관통홀로부터 연장된 제 2 회로 패턴 및 타면에 형성되고 상기 복수의 제 2 관통홀로부터 연장된 제 2 연결부를 포함하는 제 2 기판을 포함하는 공간 변환기, 상기 제 1 회로 패턴에 연결되는 프로브핀 및 상기 제 2 회로 패턴에 연결되는 인쇄 회로 기판을 포함하는 프로브 카드를 제공할 수 있다. According to another embodiment of the present invention, there is provided a semiconductor device, comprising: a plurality of first through holes having a conductive layer formed therein; a first circuit pattern formed on one surface and extending from the plurality of first through holes; A first substrate including a first connection portion extending from the through hole and a plurality of second through holes having a conductive layer formed therein, a second circuit pattern formed on one surface of the second circuit pattern and extending from the plurality of second through holes, And a second substrate including a second connection portion extending from the plurality of second through holes, a probe pin connected to the first circuit pattern, and a printed circuit board connected to the second circuit pattern A probe card can be provided.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본 발명을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 기재된 추가적인 실시예가 존재할 수 있다.The above-described task solution is merely exemplary and should not be construed as limiting the present invention. In addition to the exemplary embodiments described above, there may be additional embodiments described in the drawings and the detailed description of the invention.
전술한 본 발명의 과제 해결 수단 중 어느 하나에 의하면, 적은 수의 실리콘 기판을 최소로 적층하여 공간 변환기를 형성함으로써, 배선의 길이를 짧게 하여 저항이 낮아지도록 하고, 생산성을 높일 수 있는 프로브 카드용 공간 변환기, 이의 제조 방법 및 프로브 카드를 제공할 수 있다. According to any one of the above-mentioned means for solving the problems of the present invention, a small number of silicon substrates are laminated to form a space transformer at a minimum, thereby reducing the resistance of the wiring by shortening the length of the wiring, A space converter, a method of manufacturing the same, and a probe card.
또한, 높은 강성을 가진 실리콘 기판을 적층하여 공간 변환기를 형성함으로써, 내구성이 강한 프로브 카드용 공간 변환기, 이의 제조 방법 및 프로브 카드를 제공할 수 있다. Further, by forming a space converter by laminating silicon substrates having high rigidity, it is possible to provide a space converter for a probe card having high durability, a manufacturing method thereof, and a probe card.
공간 변환기를 검사 대상물과 동일 소재인 실리콘 기판로 형성함으로써, 검사 조건에 따른 열 변형이 최소화하고 이에 따라 검사의 정확도를 향상시킬 수 있는 프로브 카드용 공간 변환기, 이의 제조 방법 및 프로브 카드를 제공할 수 있다.A spatial converter for a probe card, a method of manufacturing the same, and a probe card that can minimize thermal deformation according to inspection conditions and thereby improve the accuracy of inspection by forming a spatial converter from a silicon substrate which is the same material as an object to be inspected have.
도 1은 본 발명의 일 실시예에 따른 프로브 카드 및 프로브 카드용 공간 변환기를 예시적으로 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 프로브 카드용 공간 변환기를 상부에서 바라본 예시적인 도면이다.
도 3은 본 발명의 일 실시예에 따른 프로브 카드용 공간 변환기의 제조 방법의 순서도이다.
도 4는 본 발명의 일 실시예에 따른 제 1 기판을 형성하는 과정을 설명하기 위한 예시적인 도면이다.
도 5는 본 발명의 일 실시예에 따른 제 2 기판을 형성하는 과정을 설명하기 위한 예시적인 도면이다. FIG. 1 is a view illustrating an exemplary space converter for a probe card and a probe card according to an embodiment of the present invention. Referring to FIG.
2 is an exemplary view of a space converter for a probe card according to an embodiment of the present invention.
3 is a flowchart of a method of manufacturing a space converter for a probe card according to an embodiment of the present invention.
4 is an exemplary view for explaining a process of forming a first substrate according to an embodiment of the present invention.
5 is an exemplary view for explaining a process of forming a second substrate according to an embodiment of the present invention.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, which will be readily apparent to those skilled in the art. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미하며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. Throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between . Also, when an element is referred to as "including" an element, it is to be understood that the element may include other elements as well as other elements, And does not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.
프로브Probe 카드의 구성 Composition of card
도 1은 본 발명의 일 실시예에 따른 프로브 카드 및 프로브 카드용 공간 변환기를 예시적으로 도시한 도면이다. 도 1을 참조하면, 프로브 카드는 프로브핀(100), 공간 변환기(1), 인쇄 회로 기판(130)을 포함한다. FIG. 1 is a view illustrating an exemplary space converter for a probe card and a probe card according to an embodiment of the present invention. Referring to FIG. Referring to FIG. 1, a probe card includes a
프로브핀(100)은 제 1 기판(110) 중 제 1 회로 패턴(112)에 연결될 수 있다.The
공간 변환기(1)는 내부에 도전층이 형성된 복수의 제 1 관통홀(111), 일면에 형성되고 복수의 제 1 관통홀(111)로부터 연장된 제 1 회로 패턴(112) 및 타면에 형성되고 복수의 제 1 관통홀로부터 연장된 제 1 연결부(113)를 포함하는 제 1 기판(110)을 포함할 수 있다. The
또한, 공간 변환기(1)는 내부에 도전층이 형성된 복수의 제 2 관통홀(121), 일면에 형성되고 복수의 제 2 관통홀(121)로부터 연장된 제 2 회로 패턴(122) 및 타면에 형성되고 복수의 제 2 관통홀(121)로부터 연장된 제 2 연결부(123)를 포함하는 제 2 기판(120)을 포함할 수 있다. The
또한, 도 1에는 공간 변환기(1)가 제 1 기판(110) 및 제 2 기판(120)으로 형성되는 것으로 도시되어 있으나, 공간 변환기(1)는 2개 이상의 기판으로 형성될 수도 있다. 1, the
인쇄 회로 기판(130)은 원판 형상으로 형성되며, 인터포저(131)를 통해 공간 변환기(1)의 제 2 기판(120)의 제 2 회로 패턴(122)에 연결될 수 있다. The printed
프로브Probe 카드용 공간 변환기의 구성 Configuration of space converter for card
이하에서는, 프로브 카드용 공간 변환기(1)에 대해 구체적으로 설명하도록 한다. 프로브 카드용 공간 변환기(1)는 제 1 기판(110) 및 제 2 기판(120)을 포함할 수 있다. 여기서, 제 1 기판(110) 및 제 2 기판(120)은 예를 들어, 실리콘 기판이며, 멤스(MEMS, Micro Electro Mechanical System) 기술, 예컨대, 포토리소그래피 공정(photolithography process) 및 에칭 공정 등을 이용하여 형성될 수 있다. Hereinafter, the
이와 같이, 적은 수의 실리콘 기판을 최소로 적층하여 공간 변환기를 형성함으로써, 배선의 길이를 짧게 하여 저항이 낮아지도록 하고, 생산성을 높일 수 있다. In this manner, by forming a space converter by stacking a small number of silicon substrates at a minimum, the length of the wiring can be shortened to lower the resistance, and the productivity can be increased.
또한, 높은 강성을 가진 실리콘 기판을 적층하여 공간 변환기를 형성함으로써, 내구성을 높일 수 있다.In addition, durability can be improved by stacking silicon substrates having high rigidity to form a space converter.
또한, 공간 변환기를 검사 대상물과 동일 소재인 실리콘 기판로 형성함으로써, 검사 조건에 따른 열 변형이 최소화하고 이에 따라 검사의 정확도를 향상시킬 수 있다.Also, by forming the spatial converter from a silicon substrate, which is the same material as the object to be inspected, thermal deformation according to inspection conditions can be minimized and the accuracy of inspection can be improved accordingly.
제 1 기판(110)은 복수의 제 1 관통홀(111), 제 1 절연층(미도시), 제 1 회로 패턴(112) 및 제 1 연결부(113)를 포함할 수 있다. The
복수의 제 1 관통홀(111)의 내부에는 절연재(제 1 절연층)이 형성되어 있다. 또한, 복수의 제 1 관통홀(111)의 내부의 적어도 일부에는 도전층이 형성되어 있다. 도전층은 예컨대, NiCo로 이루어질 수 있으나 이에 한하지 않는다. An insulating material (first insulating layer) is formed in the plurality of first through
제 1 절연층은 제 1 회로 패턴(112) 및 제 1 연결부(113)가 형성되기 전에 형성되며, 예를 들어, SiO2로 이루어질 수 있다. 이와 달리, 제 1 절연층은 SiC, SiNx로 이루어질 수도 있다.The first insulating layer is formed before the
제 1 회로 패턴(112)은 복수의 제 1 관통홀(111)로부터 연장되어 제 1 기판(110)의 일면, 예컨대 프로브핀(100)이 연결되는 면에 형성될 수 있다. The
제 1 연결부(113)는 타면에 형성될 수 있다. 제 1 연결부(113)는 복수의 제 1 관통홀(111)로부터 연장되어 있다. The
제 2 기판(120)은 복수의 제 2 관통홀(121), 제 2 절연층(미도시), 제 2 회로 패턴(122) 및 제 2 연결부(123)를 포함할 수 있다. 도 1에서는 도전층이 형성된 복수의 제 2 관통홀(121), 제 2 연결부(123) 및 제 1 연결부(113)가 일체로 형성되도록 도시되어 있으나, 제 2 관통홀(121) 및 제 2 연결부(123)는 제 1 연결부(113)와는 별도로 제작되어 연결된다.The
예를 들어, 후술하는 바와 같이 제 1 연결부(113)는 제 1 기판(110) 형성 시에 형성되고, 제 2 관통홀(121) 및 제 2 연결부(123)는 제 2 기판(120) 형성 시에 형성되어, 서로 연결된다.For example, as will be described later, the
복수의 제 2 관통홀(121)의 내부에는 절연재(제 2 절연층)이 형성되어 있다. 또한, 복수의 제 2 관통홀(121)의 내부의 적어도 일부에는 도전층이 형성될 수 있다. 도전층은 예를 들어, NiCo로 이루어질 수 있다.An insulating material (second insulating layer) is formed inside the plurality of second through
제 2 절연층은 제 2 회로 패턴(122) 및 제 2 연결부(123)가 형성되기 전에 형성되며, 예를 들어, SiO2로 이루어질 수 있다. 이와 달리, 제 2 절연층은 SiC, SiNx로 이루어질 수도 있다.The second insulating layer is formed before the
제 2 회로 패턴(122)은 복수의 제 2 관통홀(121)로부터 연장되어 제 2 기판(120)의 일면, 예컨대, 인쇄 회로 기판(130)이 연결되는 면에 형성될 수 있다. The
제 2 연결부(123)는 타면에 형성될 수 있다. 제 2 연결부(123)는 복수의 제 2 관통홀(121)로부터 연장되어 있다. The
상술한 제 1 기판(110) 및 제 2 기판(120)은 제 1 연결부(113) 및 제 2 연결부(123)를 통해 연결되며, 예를 들어, 직접 본딩(Direct bonding), 양극 접합(Anodic bonding), 유테틱 본딩(Eutetic bonding) 및 폴리머 본딩(plymer bonding) 등을 이용하여 연결될 수 있다. The
본 발명의 일 실시예에 따르면, 프로브 카드용 공간 변환기(1)는 제 1 기판(110) 및 제 2 기판(120) 이외의 추가의 기판을 더 포함할 수도 있다. 예를 들어, 프로브 카드용 공간 변환기(1)는 제 2 기판(120) 상에 제 3 기판을 더 포함할 수도 있다. 이때, 제 3 기판은 복수의 제 3 관통홀, 제 3 절연층, 제 3 회로 패턴 및 제 3 연결부를 포함할 수 있다. 제 3 관통홀 내부의 적어도 일부에는 도전층이 형성될 수 있다.According to an embodiment of the present invention, the
도 2는 본 발명의 일 실시예에 따른 프로브 카드용 공간 변환기를 상부에서 바라본 예시적인 도면이다. 2 is an exemplary view of a space converter for a probe card according to an embodiment of the present invention.
프로브 카드용 공간 변환기(1)의 상부면에는 복수의 제 2 회로 패턴이 배치되어 있다. 도 2에서는 편의상 일부의 제 2 회로 패턴(210, 220) 만을 도시하였다. A plurality of second circuit patterns are arranged on the upper surface of the
프로브 카드용 공간 변환기의 하부면에는 복수의 제 1 회로 패턴이 배치되어 있다. 도 2에서는 도시된 제 2 회로 패턴에 대응하는 복수의 제 1 회로 패턴을 예시적으로 도시하였다.A plurality of first circuit patterns are arranged on the lower surface of the space converter for the probe card. FIG. 2 exemplarily shows a plurality of first circuit patterns corresponding to the illustrated second circuit pattern.
프로브 카드용 공간 변환기(1)의 제 2 회로 패턴(210, 220)은 인쇄 회로 기판(130)의 패드와 인터포저를 통해 연결될 수 있다. 또한, 프로브 카드용 공간 변환기(1)의 제 1 회로 패턴은 프로브핀(100)과 연결될 수 있다. 프로브 카드용 공간 변환기(1)는 프로브핀(100)과 인쇄 회로 기판(130) 사이의 피치(Pitch) 변환을 수행할 수 있다. 여기서, 피치란, 패턴 간의 간격을 의미한다.The
이러한 피치 변환은 공정 상의 회로 패턴에 따라 X 축 및/또는 Y축을 따라 이루어질 수 있다.This pitch conversion can be made along the X-axis and / or the Y-axis depending on the circuit pattern in the process.
프로브Probe 카드용 공간 변환기의 제조 방법 Method for manufacturing space converter for card
이하, 도 3 내지 도 5를 참조하여 본 발명의 일 실시예에 따른 프로브 카드용 공간 변환기의 제조 방법을 설명하고자 한다. 도 3은 본 발명의 일 실시예에 따른 프로브 카드용 공간 변환기의 제조 방법을 나타낸 순서도이며, 도 4는 본 발명의 일 실시예에 따른 제 1 기판을 형성하는 과정을 설명하기 위한 예시적인 도면이며, 도 5는 본 발명의 일 실시예에 따른 제 2 기판을 형성하는 과정을 설명하기 위한 예시적인 도면이다. Hereinafter, a method of manufacturing a space converter for a probe card according to an embodiment of the present invention will be described with reference to FIGS. FIG. 3 is a flowchart illustrating a method of manufacturing a space converter for a probe card according to an embodiment of the present invention, FIG. 4 is an exemplary view illustrating a process of forming a first substrate according to an embodiment of the present invention And FIG. 5 is an exemplary view for explaining a process of forming a second substrate according to an embodiment of the present invention.
도 3 내지 도 5를 참조하면, 단계 S310에서 프로브핀과 연결되는 제 1 기판(300)이 준비된다(도 4의 (a)). 제 1 기판(400)은 예를 들어, 실리콘 기판으로서, 멤스(MEMS, Micro Electro Mechanical System) 기술을 이용하여 형성될 수 있다. 3 to 5, in step S310, a first substrate 300 connected to the probe pin is prepared (FIG. 4 (a)). The
단계 S320에서 제 1 기판(400)에 복수의 제 1 관통홀(402)이 형성된다. 이 때, 복수의 제 1 관통홀(402)을 형성하기 위해, 포토리소그래피 공정 및 에칭 공정이 수행될 수 있다. A plurality of first through
구체적으로, 도 4의 (b)에 도시된 바와 같이, 제 1 기판(400) 상에 제 1 관통홀(402)의 패턴에 대응하는 제 1 포토레지스트 층(401)이 형성된다. 4 (b), a
여기서, 제 1 포토레지스트 층(401)의 형성을 위해 수행되는 포토리소그래피 공정은 미세회로를 구현하고자 하는 기판 상에 포토레지스트가 코팅된 상태에서 마스크를 통해 노광한 후 현상하는 공정으로, 제 1 포토레지스트 층(401)은 포토레지스트(photoresist) 물질이 노광 및 현상된 상태일 수 있다. Here, the photolithography process performed for the formation of the
또한, 도 4의 (c)에 도시된 바와 같이, 제 1 포토레지스트 층(401)을 마스크로 하여 제 1 기판(400)을 에칭한다. 여기서, 에칭 공정은 접촉 부분을 화학적으로 녹여 제거하는 공정으로, 용액을 이용하는 습식 에칭(wet etching)과 반응성 기체(reactive gas)를 이용하는 건식 에칭(dry etching) 중 어느 하나의 방식이 이용될 수 있다. 바람직하게는 건식 에칭 방식이 이용될 수 있다.4 (c), the
포토리소그래피 공정 및 에칭 공정을 거치면 도 4의 (c)에 도시된 바와 같이, 제 1 기판(400)에 복수의 제 1 관통홀(402)이 형성된다. Through the photolithography process and the etching process, a plurality of first through
이후, 도 4의 (d)에 도시된 바와 같이, 제 1 기판(400) 상에 형성된 제 1 포토레지스트 층(401)이 제거된다.Thereafter, as shown in FIG. 4D, the
단계 S330에서 제 1 기판(400)에 절연층이 형성된다. An insulating layer is formed on the
구체적으로, 도 4의 (e)에 도시된 바와 같이, 제 1 기판(400) 상에 절연층(403)이 형성된다. 즉, 에칭 공정으로 복수의 제 1 관통홀(402)이 형성된 제 1 기판(400)을 산화시킴으로써, 제 1 기판(400)의 표면이 절연층(403)으로 코팅된다. 여기서, 절연층(403)은 예를 들어, SiO2로 이루어진 것일 수 있다. 이와 같이, 본 발명에서는 실리콘 기판을 이용하여 공간 변환기를 형성함으로써, 간단한 공정으로 공간 변환기에 있어서의 각 회로 패턴간의 절연이 가능하게 된다. 4 (e), an insulating
이와 달리, 절연층(403)은 SiC, SiNx로 이루어질 수도 있다. 이 경우, 절연층(403)은 예를 들어, 물리 기상 증착법(PVD, Physical Vapor Deposition) 또는 화학 기상 증착법(CVD, Chemical Vapor Deposition)을 이용하여 형성될 수 있다.Alternatively, the insulating
단계 S340에서 제 1 관통홀(402), 제 1 관통홀(402)로부터 연장된 제 1 기판의 일면의 일부 및 타면의 일부에 제 1 도전층(405)이 형성된다. 이 때, 제 1 도전층(405)을 형성하기 위해, 포토레지스트 공정 및 도전층 형성 공정(예컨대, 도금 공정)이 수행될 수 있다. In step S340, the first
구체적으로, 도 4의 (f)에 도시된 바와 같이, 제 1 기판(400)의 일면의 일부 및 타면의 일부에 제 2 포토레지스트 층(404)이 형성된다. 여기서, 제 2 포토레지스트 층(404)은 포토레지스트(photoresist) 물질이 노광 및 현상된 상태일 수 있다. 4 (f), a
이후, 도 4의 (g)에 도시된 바와 같이, 제 2 포토레지스트 층(404)이 형성된 부분 이외의 부분에 제 1 도전층(405)이 형성되고, 이후, 도 4의 (h)에 도시된 바와 같이, 제 2 포토레지스트 층(404)이 제거된다. 여기서, 제 1 도전층(405)은 NiCo로 이루어질 수 있다. 4 (g), a first
제 1 기판(400)의 일면에 형성된 제 1 도전층(405)은 도 1에서의 제 1 회로 패턴(112)으로 기능하고, 제 1 기판(400)의 제 1 관통홀(402) 및 타면에 형성된 제 1 도전층(405)은 도 1에서의 제 1 연결부(113)로 기능할 수 있다. The first
단계 S350에서 인쇄 회로 기판의 패드와 연결되는 제 2 기판(500)을 준비한다. 도 5의 (a)를 참조하면, 제 2 기판(500)은 실리콘 기판으로서, 멤스(MEMS, Micro Electro Mechanical System) 기술, 예컨대, 포토리소그래피 공정 및 에칭 공정 등을 이용하여 형성될 수 있다.In step S350, a
단계 S360에서 제 2 기판(500)에 복수의 제 2 관통홀(502)이 형성된다. 이 때, 복수의 제 2 관통홀(502)을 형성하기 위해, 포토리소그래피 공정 및 에칭 공정이 수행될 수 있다. A plurality of second through
구체적으로, 도 5의 (b)에 도시된 바와 같이, 제 2 기판(500) 상에 제 2 관통홀(502)의 패턴에 대응하는 제 3 포토레지스트 층(501)이 형성된다. 여기서, 제 3 포토레지스트 층(501)의 형성을 위해 수행되는 포토레지스트 공정은 미세회로를 구현하고자 하는 기판 상에 포토레지스트가 코팅된 상태에서 마스크를 통해 노광한 후 현상하는 공정으로, 제 3 포토레지스트 층(501)은 포토레지스트(photoresist) 물질이 노광 및 현상된 상태일 수 있다. 5 (b), a
또한, 도 5의 (c)에 도시된 바와 같이, 제 3 포토레지스트 층(501)을 마스크로서 제 2 기판(500)이 에칭된다. 5 (c), the
여기서, 에칭 공정은 접촉 부분을 화학적으로 녹여 제거하는 공정으로, 용액을 이용하는 습식 에칭(wet etching)과 반응성 기체(reactive gas)를 이용하는 건식 에칭(dry etching) 중 어느 하나의 방식이 이용될 수 있다. 바람직하게는 건식 에칭 방식이 이용될 수 있다.Here, the etching process is a process of chemically dissolving and removing the contact portion, and any one of wet etching using a solution and dry etching using a reactive gas may be used . Preferably, a dry etching method can be used.
포토리소그래피 공정 및 에칭 공정을 거치면 도 5의 (c)에 도시된 바와 같이, 제 2 기판(500)에 복수의 제 2 관통홀(502)이 형성된다. A plurality of second through
이후, 도 5의 (d)에 도시된 바와 같이, 제 2 기판(500) 상에 형성된 제 3 포토레지스트 층(501)이 제거된다.Thereafter, as shown in FIG. 5D, the
단계 S370에서 제 2 기판(500)에 절연층이 형성된다. 구체적으로, 도 5의 (e)에 도시된 바와 같이, 제 2 기판(500) 상에 절연층(503)이 형성된다. 즉, 에칭 공정으로 복수의 제 2 관통홀(502)이 형성된 제 2 기판(500)을 산화시킴으로써, 제 2 기판(500)의 표면이 절연층(503)으로 코팅된다. 여기서, 절연층(503)은 예를 들어, SiO2로 이루어진 것일 수 있다. 이와 같이, 본 발명에서는 실리콘 기판을 이용하여 공간 변환기를 형성함으로써, 간단한 공정으로 공간 변환기에 있어서의 각 회로 패턴간의 절연이 가능하게 된다. An insulating layer is formed on the
이와 달리, 절연층(503)은 SiNx로 이루어질 수도 있다. 이 경우, 절연층(503)은 예를 들어, 물리 기상 증착법(PVD, Physical Vapor Deposition) 또는 화학 기상 증착법(CVD, Chemical Vapor Deposition)을 이용하여 형성될 수 있다.Alternatively, the insulating
단계 S380에서 제 2 관통홀(502), 제 2 관통홀(502)로부터 연장된 제 2 기판의 일면의 일부 및 타면의 일부에 제 2 도전층(505)이 형성된다. 이 때, 제 2 도전층(505)을 형성하기 위해, 포토레지스트 공정 및 도전층 형성 공정(예컨대, 도금 공정)이 수행될 수 있다. In step S380, the second
구체적으로, 도 5의 (f)에 도시된 바와 같이, 제 2 기판(500)의 일면의 일부 및 타면의 일부에 제 4 포토레지스트 층(504)이 형성된다. 여기서, 제 4 포토레지스트 층(504)은 포토레지스트(photoresist) 물질이 노광 및 현상된 상태일 수 있다. Specifically, as shown in FIG. 5F, a
이후, 도 5의 (g)에 도시된 바와 같이, 제 4 포토레지스트 층(504)이 형성된 부분 이외의 부분에 제 2 도전층(505)이 형성되고, 이후, 도 5의 (h)에 도시된 바와 같이, 제 4 포토레지스트 층(504)이 제거된다. 여기서, 제 2 도전층(505)은 NiCo로 이루어질 수 있다. 5 (g), a second
제 2 기판(500)의 일면에 형성된 제 2 도전층(505)은 도 1에서의 제 2 회로 패턴(122)으로 기능하고, 제 2 기판(500)의 제 2 관통홀(502) 및 타면에 형성된 제 2 도전층(505)은 도 1에서의 제 2 연결부(123)로 기능할 수 있다.The second
단계 S390에서 제 1 도전층(405)이 형성된 제 1 기판(400) 및 제 2 도전층(505)이 형성된 제 2 기판(500)이 연결된다. 여기서, 제 1 기판(400) 및 제 2 기판(500)은 직접 본딩(Direct bonding), 양극 접합(Anodic bonding), 유테틱 본딩(Eutectic bonding) 및 폴리머 본딩(Polymer bonding) 등을 이용하여 연결될 수 있다. The
또한, 도시하지는 않았으나, 제 2 기판(500) 상에 복수의 기판이 추가로 더 형성될 수도 있다. 예를 들어, 제 2 기판(500) 상에 제 3 기판이 더 형성될 수도 있다. 이때, 제 2 기판(500)의 제 2 도전층(505) 상에 전기적 특성 향상을 위한 제 3 도전층이 형성될 수 있다.In addition, although not shown, a plurality of substrates may be further formed on the
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다. It will be understood by those skilled in the art that the foregoing description of the present invention is for illustrative purposes only and that those of ordinary skill in the art can readily understand that various changes and modifications may be made without departing from the spirit or essential characteristics of the present invention. will be. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.
100: 프로브 핀
110: 제 1 기판
111: 제 1 관통홀
112: 제 1 회로 패턴
113: 제 1 연결부
120: 제 2 기판
121: 제 2 관통홀
122: 제 2 회로 패턴
123: 제 2 연결부
130: 인쇄 회로 기판
131: 인터포저100: probe pin
110: first substrate
111: first through hole
112: first circuit pattern
113: first connection portion
120: second substrate
121: second through hole
122: second circuit pattern
123: second connection portion
130: printed circuit board
131: interposer
Claims (17)
프로브핀과 연결되는 제 1 기판을 준비하는 단계;
상기 제 1 기판에 복수의 제 1 관통홀을 형성하는 단계;
상기 제 1 관통홀, 상기 제 1 관통홀로부터 연장된 상기 제 1 기판의 일면의 일부 및 타면의 일부에 제 1 도전층을 형성하는 단계;
인쇄 회로 기판의 패드와 연결되는 제 2 기판을 준비하는 단계;
상기 제 2 기판에 복수의 제 2 관통홀을 형성하는 단계;
상기 제 2 관통홀, 상기 제 2 관통홀로부터 연장된 상기 제 2 기판의 일면의 일부 및 타면의 일부에 제 2 도전층을 형성하는 단계; 및
상기 제 1 기판 및 상기 제 2 기판을 연결하는 단계
를 포함하고,
상기 제 1 기판 및 상기 제 2 기판은 실리콘 기판이되,
상기 제 1 기판에 복수의 제 1 관통홀을 형성하는 단계는,
상기 제 1 기판 상에 상기 제 1 관통홀의 패턴에 대응하는 제 1 포토레지스트 층을 형성하는 단계; 및
상기 제 1 포토레지스트 층을 마스크로서 상기 제 1 기판을 에칭하는 단계를 포함하고,
상기 제 1 도전층을 형성하는 단계는,
상기 제 1 기판의 일면의 일부 및 상기 제 1 기판의 타면의 일부에 제 2 포토레지스트 층을 형성하는 단계;
상기 제 2 포토레지스트 층이 형성된 부분 이외의 부분에 상기 제 1 도전층을 형성하는 단계; 및
상기 제 2 포토레지스트 층을 제거하는 단계
를 포함하는 것인, 프로브 카드용 공간 변환기의 제조 방법.
A method for manufacturing a space converter for a probe card,
Preparing a first substrate connected to the probe pin;
Forming a plurality of first through holes in the first substrate;
Forming a first conductive layer on the first through hole, a part of one surface of the first substrate extending from the first through hole, and a part of the other surface;
Preparing a second substrate connected to a pad of a printed circuit board;
Forming a plurality of second through holes in the second substrate;
Forming a second conductive layer on the second through-hole, a part of one surface of the second substrate extending from the second through-hole, and a part of the other surface; And
Connecting the first substrate and the second substrate
Lt; / RTI >
Wherein the first substrate and the second substrate are silicon substrates,
Wherein forming the plurality of first through holes in the first substrate comprises:
Forming a first photoresist layer on the first substrate corresponding to the pattern of the first through holes; And
And etching the first substrate using the first photoresist layer as a mask,
Wherein forming the first conductive layer comprises:
Forming a second photoresist layer on a portion of one side of the first substrate and a portion of the other side of the first substrate;
Forming the first conductive layer on a portion other than a portion where the second photoresist layer is formed; And
Removing the second photoresist layer
Wherein the probe card has a plurality of protrusions.
상기 제 1 기판에 복수의 제 1 관통홀을 형성하는 단계 이후에,
상기 에칭된 제 1 기판 상에 절연층을 형성하는 단계
를 더 포함하는 것인, 프로브 카드용 공간 변환기의 제조 방법.
The method according to claim 1,
After the step of forming the plurality of first through holes in the first substrate,
Forming an insulating layer on the etched first substrate
Wherein the probe card further comprises:
상기 절연층은 SiO2로 이루어진 것인, 프로브 카드용 공간 변환기의 제조 방법.
The method of claim 3,
Wherein the insulating layer is made of SiO 2 .
상기 제 1 기판 및 상기 제 2 기판을 연결하는 단계는,
직접 본딩(Direct bonding), 양극 접합(Anodic bonding), 유테틱 본딩 (Eutectic bonding) 및 폴리머 본딩(Polymer bonding) 중 하나를 이용하여 상기 제 1 기판 및 상기 제 2 기판을 연결하는 것인, 프로브 카드용 공간 변환기의 제조 방법.
The method according to claim 1,
Wherein the step of connecting the first substrate and the second substrate comprises:
Wherein the first substrate and the second substrate are connected using one of direct bonding, anodic bonding, eutectic bonding and polymer bonding, / RTI >
상기 제 1 도전층 및 상기 제 2 도전층은 NiCo로 이루어진 것인, 프로브 카드용 공간 변환기의 제조 방법.
The method according to claim 1,
Wherein the first conductive layer and the second conductive layer are made of NiCo.
내부에 도전층이 형성된 복수의 제 1 관통홀, 일면에 형성되고 상기 복수의 제 1 관통홀로부터 연장된 제 1 회로 패턴 및 타면에 형성되고 상기 복수의 제 1 관통홀로부터 연장된 제 1 연결부를 포함하는 제 1 기판; 및
내부에 도전층이 형성된 복수의 제 2 관통홀, 일면에 형성되고 상기 복수의 제 2 관통홀로부터 연장된 제 2 회로 패턴 및 타면에 형성되고 상기 복수의 제 2 관통홀로부터 연장된 제 2 연결부를 포함하는 제 2 기판
을 포함하고,
상기 제 1 기판 및 상기 제 2 기판은 실리콘 기판이되,
상기 제 1 기판 상에 상기 제 1 관통홀의 패턴에 대응하는 제 1 포토레지스트 층이 형성되고,
상기 제 1 포토레지스트 층을 마스크로서 상기 제 1 기판이 에칭되고,
상기 제 1 기판의 일면의 일부 및 상기 제 1 기판의 타면의 일부에 제 2 포토레지스트 층이 형성되고,
상기 제 2 포토레지스트 층이 형성된 부분 이외의 부분에 상기 도전층이 형성되고,
상기 제 2 포토레지스트 층이 제거되는 것인, 프로브 카드용 공간 변환기.
A space converter for a probe card,
A first circuit pattern formed on one surface of the substrate, the first circuit pattern extending from the plurality of first through holes, and a first connection portion formed on the other surface and extending from the plurality of first through holes, A first substrate; And
A second circuit pattern formed on one surface and extending from the plurality of second through holes and a second connection portion formed on the other surface and extending from the plurality of second through holes, The second substrate
/ RTI >
Wherein the first substrate and the second substrate are silicon substrates,
A first photoresist layer corresponding to the pattern of the first through holes is formed on the first substrate,
The first substrate is etched using the first photoresist layer as a mask,
A second photoresist layer is formed on a part of one surface of the first substrate and a part of the other surface of the first substrate,
The conductive layer is formed on a portion other than the portion where the second photoresist layer is formed,
Wherein the second photoresist layer is removed.
상기 제 1 기판의 제 1 회로 패턴에 프로브핀이 연결되고,
상기 제 2 기판의 제 2 회로 패턴에 인쇄 회로 기판의 패드가 연결되는 것인, 프로브 카드용 공간 변환기.
9. The method of claim 8,
A probe pin is connected to the first circuit pattern of the first substrate,
Wherein a pad of a printed circuit board is connected to a second circuit pattern of the second substrate.
상기 제 1 기판 및 상기 제 2 기판은 상기 제 1 연결부 및 상기 제 2 연결부를 통해 연결되는 것인, 프로브 카드용 공간 변환기.
9. The method of claim 8,
Wherein the first substrate and the second substrate are connected through the first connection portion and the second connection portion.
상기 제 1 기판은 상기 도전층, 상기 제 1 회로 패턴 및 상기 제 1 연결부가 형성되기 전에 형성된 제 1 절연층을 더 포함하는 것인, 프로브 카드용 공간 변환기.
9. The method of claim 8,
Wherein the first substrate further comprises a first insulation layer formed before the conductive layer, the first circuit pattern, and the first connection are formed.
상기 제 2 기판은 상기 도전층, 상기 제 2 회로 패턴 및 상기 제 2 연결부가 형성되기 전에 형성된 제 2 절연층을 더 포함하는 것인, 프로브 카드용 공간 변환기.
12. The method of claim 11,
Wherein the second substrate further comprises a second insulating layer formed before the conductive layer, the second circuit pattern, and the second connecting portion are formed.
상기 제 1 절연층 및 제 2 절연층은 SiO2로 이루어진 것인, 프로브 카드용 공간 변환기.
13. The method of claim 12,
Wherein the first insulating layer and the second insulating layer are made of SiO 2 .
상기 도전층은 NiCo로 이루어진 것인, 프로브 카드용 공간 변환기.
9. The method of claim 8,
Wherein the conductive layer is made of NiCo.
상기 제 1 기판 및 상기 제 2 기판은 직접 본딩(Direct bonding), 양극 접합(Anodic bonding), 유테틱 본딩 (Eutectic bonding) 및 폴리머 본딩(Polymer bonding) 중 하나를 이용하여 연결된 것인, 프로브 카드용 공간 변환기.
9. The method of claim 8,
Wherein the first substrate and the second substrate are connected using one of direct bonding, anodic bonding, eutectic bonding and polymer bonding. Space converter.
상기 제 1 기판 및 상기 제 2 기판은 멤스(MEMS, Micro Electro Mechanical System) 기술을 이용하여 형성된 것인, 프로브 카드용 공간 변환기.
9. The method of claim 8,
Wherein the first substrate and the second substrate are formed using MEMS (Micro Electro Mechanical System) technology.
내부에 도전층이 형성된 복수의 제 1 관통홀, 일면에 형성되고 상기 복수의 제 1 관통홀로부터 연장된 제 1 회로 패턴 및 타면에 형성되고 상기 복수의 제 1 관통홀로부터 연장된 제 1 연결부를 포함하는 제 1 기판 및 내부에 도전층이 형성된 복수의 제 2 관통홀, 일면에 형성되고 상기 복수의 제 2 관통홀로부터 연장된 제 2 회로 패턴 및 타면에 형성되고 상기 복수의 제 2 관통홀로부터 연장된 제 2 연결부를 포함하는 제 2 기판을 포함하는 공간 변환기;
상기 제 1 회로 패턴에 연결되는 프로브핀; 및
상기 제 2 회로 패턴에 연결되는 인쇄 회로 기판
을 포함하되,
상기 제 1 기판 상에 상기 제 1 관통홀의 패턴에 대응하는 제 1 포토레지스트 층이 형성되고,
상기 제 1 포토레지스트 층을 마스크로서 상기 제 1 기판이 에칭되고,
상기 제 1 기판의 일면의 일부 및 상기 제 1 기판의 타면의 일부에 제 2 포토레지스트 층이 형성되고,
상기 제 2 포토레지스트 층이 형성된 부분 이외의 부분에 상기 도전층이 형성되고,
상기 제 2 포토레지스트 층이 제거되는 것인, 프로브 카드.
In the probe card,
A first circuit pattern formed on one surface of the substrate, the first circuit pattern extending from the plurality of first through holes, and a first connection portion formed on the other surface and extending from the plurality of first through holes, And a second circuit pattern formed on one surface of the first circuit board and extending from the plurality of second through holes, the second circuit pattern being formed on the other surface and extending from the plurality of second through holes A spatial transducer comprising a second substrate including an elongated second connection;
A probe pin connected to the first circuit pattern; And
A printed circuit board connected to the second circuit pattern,
≪ / RTI >
A first photoresist layer corresponding to the pattern of the first through holes is formed on the first substrate,
The first substrate is etched using the first photoresist layer as a mask,
A second photoresist layer is formed on a part of one surface of the first substrate and a part of the other surface of the first substrate,
The conductive layer is formed on a portion other than the portion where the second photoresist layer is formed,
Wherein the second photoresist layer is removed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170077532A KR101935002B1 (en) | 2017-06-19 | 2017-06-19 | Space transformer for probe card, method for manufacturing thereof and probe card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170077532A KR101935002B1 (en) | 2017-06-19 | 2017-06-19 | Space transformer for probe card, method for manufacturing thereof and probe card |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180137811A KR20180137811A (en) | 2018-12-28 |
KR101935002B1 true KR101935002B1 (en) | 2019-01-03 |
Family
ID=65008367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170077532A KR101935002B1 (en) | 2017-06-19 | 2017-06-19 | Space transformer for probe card, method for manufacturing thereof and probe card |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101935002B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102361397B1 (en) * | 2019-01-21 | 2022-02-10 | (주)포인트엔지니어링 | Probe pin having substrate and manufacturing method of probe card using the same |
-
2017
- 2017-06-19 KR KR1020170077532A patent/KR101935002B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20180137811A (en) | 2018-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101045671B1 (en) | Probe Card with Spatial Transducer | |
KR101278713B1 (en) | Probe card and method of manufacture | |
KR101339493B1 (en) | Space Transformer for Probe Card and Manufacturing Method Thereof | |
US7459924B2 (en) | Apparatus for providing electrical access to one or more pads of the wafer using a wafer translator and a gasket | |
JP2008089461A (en) | Prober for inspecting semiconductor integrated circuit | |
JP5017872B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101051136B1 (en) | Space transducer, probe card including space transducer and method of manufacturing space transducer | |
TWI739003B (en) | Method for producing a multi-layer of a probe card for a testing apparatus of electronic devices | |
KR20170096480A (en) | Probe card | |
KR101935002B1 (en) | Space transformer for probe card, method for manufacturing thereof and probe card | |
JP5449719B2 (en) | WIRING BOARD, IC ELECTRIC CHARACTERISTIC TESTING WIRING BOARD AND WIRING BOARD MANUFACTURING METHOD | |
US20100307801A1 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
KR100961454B1 (en) | Probe substrate and making method thereof | |
KR20120076266A (en) | Ceramic substrate for probe card and fabricating method thereof | |
KR100977166B1 (en) | Method of manufacturing a needle-typed probe | |
KR20210100373A (en) | Multi layer wiring board | |
JP2001021587A (en) | Inspection probe and its manufacture | |
KR101010672B1 (en) | Interposer unit and manufacturing method for the same | |
TWI810748B (en) | Manufacturing method of multi-layer printed circuit board made of different materials | |
KR100977209B1 (en) | Space transformer, probe card having space transformer, and method for manufacturing space transformer | |
KR101415635B1 (en) | Manufacturing method of space transformer for glass base probe card and the space transformer for glass base probe card thereby | |
CN108156754B (en) | Vertical connection interface structure, circuit board with the structure and manufacturing method thereof | |
KR101329546B1 (en) | Manufacturing method of probe pin having connection part and probe pin manufactured by the same and probe card having the same | |
JP2008241594A (en) | Substrate for probe card assembly, and probe card using the assembly | |
KR101856124B1 (en) | Probe module and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |