KR101932732B1 - Solar cell package and manufacturing method thereof - Google Patents
Solar cell package and manufacturing method thereof Download PDFInfo
- Publication number
- KR101932732B1 KR101932732B1 KR1020170094967A KR20170094967A KR101932732B1 KR 101932732 B1 KR101932732 B1 KR 101932732B1 KR 1020170094967 A KR1020170094967 A KR 1020170094967A KR 20170094967 A KR20170094967 A KR 20170094967A KR 101932732 B1 KR101932732 B1 KR 101932732B1
- Authority
- KR
- South Korea
- Prior art keywords
- solar cell
- cell semiconductor
- film
- semiconductor
- package
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 168
- 239000011241 protective layer Substances 0.000 claims abstract description 62
- 239000012790 adhesive layer Substances 0.000 claims abstract description 48
- 239000012780 transparent material Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 71
- 238000002161 passivation Methods 0.000 claims description 53
- 238000005520 cutting process Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 239000011521 glass Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 12
- 239000002245 particle Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000005038 ethylene vinyl acetate Substances 0.000 description 4
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229920000840 ethylene tetrafluoroethylene copolymer Polymers 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229920000298 Cellophane Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- QHSJIZLJUFMIFP-UHFFFAOYSA-N ethene;1,1,2,2-tetrafluoroethene Chemical group C=C.FC(F)=C(F)F QHSJIZLJUFMIFP-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022433—Particular geometry of the grid contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/048—Encapsulation of modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
- H01L31/1868—Passivation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
Description
본 발명은 태양전지 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a solar cell package and a manufacturing method thereof.
태양에너지를 이용한 태양광 발전은 차세대 에너지 산업으로 각광을 받고 있다. 태양에너지는 석탄이나 석유를 사용할 때 발생하는 배기가스의 문제를 일으키지 않아 청정하고 지구 온난화 방지에 매우 적합하여, 친환경적인 대체 에너지원으로서 이용 가치가 높다.Photovoltaic power generation using solar energy is attracting attention as a next-generation energy industry. Solar energy does not cause problems of exhaust gas generated when coal or oil is used, and is clean and suitable for prevention of global warming. Therefore, it is highly useful as an environmentally friendly alternative energy source.
태양전지는 p-n 접합 다이오드에 빛을 쪼이면 전자가 생성 되는 광기전력 효과(photovoltaic effect)를 이용하여 빛 에너지를 전기 에너지로 변환시키는 소자로 정의할 수 있다. 태양전지는 접합 다이오드로 사용되는 물질에 따라, 실리콘 태양전지, I-III-VI족 또는 III-V족 화합물로 대표되는 화합물 반도체 태양전지, 염료감응 태양전지, 유기물 태양전지로 나눌 수 있다.A solar cell can be defined as a device that converts light energy into electric energy by using a photovoltaic effect that generates electrons when light is applied to a p-n junction diode. The solar cell can be classified into a silicon solar cell, a compound semiconductor solar cell represented by group I-III-VI or III-V, a dye-sensitized solar cell, and an organic solar cell, depending on materials used as a junction diode.
한편, 사물인터넷(Internet of Things, IoT)이 발달하면서 센서의 전원 공급의 문제가 대두되었고, 그 해결책의 하나로 태양전지가 제시되었다. 이와 같은 태양전지의 수요는 증대됨에 따라 다양한 형태의 태양전지가 요구되고 있다.On the other hand, as the Internet of Things (IoT) has developed, the power supply problem of the sensor has arisen, and a solar cell has been suggested as one of the solutions. As the demand for such solar cells increases, various types of solar cells are required.
본 발명의 실시예들은, 회로기판에 대한 연결 자유도가 높아지는 태양전지 패키지 및 그 제조 방법을 제공하는 것이다.Embodiments of the present invention provide a solar cell package having a high degree of freedom of connection to a circuit board and a method of manufacturing the same.
본 발명의 일 측면에 따르면, 서로 나란히 배치된 일면 및 타면을 구비한 솔라셀 반도체; 상기 솔라셀 반도체의 상기 일면에 형성된 양전극 및 음전극; 상기 솔라셀 반도체의 상기 타면에 적층되고, 투명한 재질로 이루어지는 보호층; 상기 솔라셀 반도체와 상기 보호층 사이에 개재되어, 상기 보호층을 상기 솔라셀 반도체에 접착시키고, 투명한 재질로 이루어지는 접착층; 및 상기 양전극 및 음전극을 커버하도록 상기 솔라셀 반도체의 상기 일면 측에 부착되는 필름을 포함하는 태양전지 패키지가 제공된다.According to an aspect of the present invention, there is provided a solar cell comprising: a solar cell semiconductor having one side and another side arranged side by side; A positive electrode and a negative electrode formed on the one surface of the solar cell semiconductor; A protective layer formed on the other surface of the solar cell semiconductor and made of a transparent material; An adhesive layer interposed between the solar cell semiconductor and the passivation layer to adhere the passivation layer to the solar cell semiconductor, the passivation layer comprising a transparent material; And a film attached to the one surface side of the solar cell semiconductor to cover the positive electrode and the negative electrode.
상기 양전극 및 음전극은 각각 복수로 형성되고, 복수의 양전극 및 복수의 음전극은 교대로 나란히 배열될 수 있다.The positive electrode and the negative electrode are each formed in a plurality, and the plurality of positive electrodes and the plurality of negative electrodes may be alternately arranged.
상기 필름은 이방전도성필름일 수 있다.The film may be an anisotropic conductive film.
상기 보호층, 상기 접착층 및 상기 솔라셀 반도체 각각의 측면을 따라 형성되어 상기 필름에 접촉되는 패시베이션층을 더 포함할 수 있다.And a passivation layer formed along a side surface of each of the protective layer, the adhesive layer, and the solar cell semiconductor and contacting the film.
상기 패시베이션층은 유리(glass)를 포함하는 재질로 이루어질 수 있다. The passivation layer may be made of a material including glass.
상기 양전극 및 음전극의 표면에 솔더가 형성되고, 상기 필름은 상기 솔더에 부착될 수 있다.Solders may be formed on the surfaces of the positive electrode and the negative electrode, and the film may be attached to the solder.
상기 양전극 및 음전극의 표면에 주석을 포함하는 금속층이 형성되고, 상기 필름은 상기 금속층에 부착될 수 있다.A metal layer including tin is formed on the surfaces of the positive electrode and the negative electrode, and the film may be attached to the metal layer.
상기 보호층은 유리(glass)를 포함하는 재질로 이루어질 수 있다.The protective layer may be made of a material including glass.
상기 필름에는 상기 솔라셀 반도체의 외곽의 적어도 일부를 따라 홈이 형성될 수 있다.The film may be formed with a groove along at least a part of an outer periphery of the solar cell semiconductor.
본 발명의 다른 측면에 따르면, 제1 솔라셀 반도체; 상기 제1 솔라셀 반도체의 일면에 형성되고, 양전극 및 음전극을 포함하는 제1 전극; 상기 제1 솔라셀 반도체의 타면에 적층되고, 투명한 재질로 이루어지는 제1 보호층; 상기 제1 솔라셀 반도체와 상기 제1 보호층 사이에 개재되어, 상기 제1 보호층을 상기 제1 솔라셀 반도체에 접착시키고, 투명한 재질로 이루어지는 제1 접착층; 제2 솔라셀 반도체; 상기 제2 솔라셀 반도체의 일면에 형성되고, 양전극 및 음전극을 포함하는 제2 전극; 상기 제2 솔라셀 반도체의 타면에 적층되고, 투명한 재질로 이루어지는 제2 보호층; 상기 제2 솔라셀 반도체와 상기 제2 보호층 사이에 개재되어, 상기 제2 보호층을 상기 제2 솔라셀 반도체에 접착시키고, 투명한 재질로 이루어지는 제2 접착층; 및 상기 제1 전극 및 제2 전극을 커버하도록 상기 제1 솔라셀 반도체의 일면 및 상기 제2 솔라셀 반도체의 일면 측에 부착되는 필름을 포함하고, 상기 제1 솔라셀 반도체 및 상기 제2 솔라셀 반도체는 서로 이격되게 배치될 수 있다. According to another aspect of the present invention, there is provided a solar cell comprising: a first solar cell semiconductor; A first electrode formed on one surface of the first solar cell semiconductor and including a positive electrode and a negative electrode; A first passivation layer formed on the other surface of the first solar cell semiconductor and made of a transparent material; A first adhesive layer interposed between the first solar cell semiconductor and the first passivation layer to adhere the first passivation layer to the first solar cell semiconductor and made of a transparent material; A second solar cell semiconductor; A second electrode formed on one surface of the second solar cell semiconductor and including a positive electrode and a negative electrode; A second passivation layer formed on the other surface of the second solar cell semiconductor and made of a transparent material; A second adhesive layer interposed between the second solar cell semiconductor and the second protective layer to adhere the second protective layer to the second solar cell semiconductor and made of a transparent material; And a film attached to one surface of the first solar cell semiconductor and one surface of the second solar cell semiconductor so as to cover the first electrode and the second electrode, wherein the first solar cell semiconductor and the second solar cell The semiconductors may be spaced apart from one another.
상기 필름에는, 상기 제1 솔라셀 반도체 및 상기 제2 솔라셀 반도체 사이에 위치하는 홈이 형성될 수 있다.In the film, a groove may be formed between the first solar cell semiconductor and the second solar cell semiconductor.
본 발명의 다른 측면에 따르면, 일면에 양전극 및 음전극이 형성된 솔라셀 반도체를 준비하는 단계; 필름 상에 상기 솔라셀 반도체의 일면이 상기 필름을 향하도록 상기 솔라셀 반도체를 위치시키는 단계; 상기 솔라셀 반도체의 타면 상에 접착층을 개재시켜 보호층을 적층하여 패키지를 형성하는 단계; 및 상기 솔라셀 반도체가 복수의 솔라셀 유닛으로 분리되도록, 상기 패키지를 절단하는 단계를 포함하는 태양전지 패키지 제조 방법이 제공된다.According to another aspect of the present invention, there is provided a method of manufacturing a solar cell, comprising: preparing a solar cell semiconductor having a positive electrode and a negative electrode formed on one surface thereof; Positioning the solar cell semiconductor such that one side of the solar cell semiconductor faces the film on the film; Forming a package by laminating a protective layer on the other surface of the solar cell semiconductor through an adhesive layer; And cutting the package such that the solar cell semiconductor is divided into a plurality of solar cell units.
상기 패키지를 절단하는 단계는, 상기 복수의 솔라셀 유닛에 대응되게 상기 필름을 절단하여 분리하는 단계를 포함할 수 있다.The step of cutting the package may include cutting and separating the film corresponding to the plurality of solar cell units.
상기 패키지를 절단하는 단계에서, 상기 필름에 홈이 형성될 수 있다.In cutting the package, a groove may be formed in the film.
상기 패키지를 절단하는 단계 이후에, 상기 패키지 상에 스핀 코팅을 수행하여 상기 복수의 솔라셀 유닛의 측면과 상기 홈 내에 패시베이션층을 형성하는 단계를 더 포함할 수 있다.The step of cutting the package may further include spin coating on the package to form a side surface of the plurality of solar cell units and a passivation layer in the groove.
상기 패시베이션층은 유리(glass)를 포함하는 재질로 이루어질 수 있다.The passivation layer may be made of a material including glass.
상기 패시베이션층을 형성하는 단계 이후에, 상기 패시베이션층에 슬릿을 형성하는 단계를 더 포함할 수 있다.After forming the passivation layer, the method may further include forming a slit in the passivation layer.
본 발명의 다른 측면에 따르면, 일면에 양전극 및 음전극이 형성된 솔라셀 반도체를 준비하는 단계; 보호층 상에 접착층을 개재시켜 상기 솔라셀 반도체의 타면이 상기 보호층을 향하도록 상기 솔라셀 반도체를 위치시키는 단계; 상기 솔라셀 반도체의 일면 상에 상기 양전극 및 음전극을 커버하는 필름을 적층하는 단계; 및 상기 솔라셀 반도체가 복수의 솔라셀 유닛으로 분리되도록, 상기 솔라셀 반도체 및 상기 필름을 절단하는 단계를 포함하는 태양전지 패키지 제조 방법이 제공된다.According to another aspect of the present invention, there is provided a method of manufacturing a solar cell, comprising: preparing a solar cell semiconductor having a positive electrode and a negative electrode formed on one surface thereof; Positioning the solar cell semiconductor so that the other surface of the solar cell semiconductor faces the protective layer with an adhesive layer interposed therebetween; Laminating a film covering the positive electrode and the negative electrode on one surface of the solar cell semiconductor; And cutting the solar cell semiconductor and the film so that the solar cell semiconductor is divided into a plurality of solar cell units.
상기 보호층은 유리(glass)를 포함하는 재질로 이루어질 수 있다. The protective layer may be made of a material including glass.
본 발명의 실시예들에 따르면, 태양전지 패키지의 회로기판에 대한 연결 자유도가 높아지고, 태양전지 패키지가 효과적으로 보호될 수 있다. According to the embodiments of the present invention, the connection degree of the solar cell package to the circuit board is increased, and the solar cell package can be effectively protected.
도 1은 본 발명의 일 실시예에 따른 태양전지 패키지를 나타낸 단면도.
도 2 및 도 3은 본 발명의 실시예에 따른 솔라셀 반도체를 나타낸 도면.
도 4는 본 발명의 다른 실시예에 따른 태양전지 패키지를 나타낸 단면도.
도 5는 본 발명의 또 다른 실시예에 따른 태양전지 패키지를 나타낸 단면도.
도 6은 본 발명의 또 다른 실시예에 따른 태양전지 패키지를 나타낸 단면도.
도 7은 본 발명의 또 다른 실시예에 따른 태양전지 패키지를 나타낸 단면도.
도 8은 본 발명의 또 다른 실시예에 따른 태양전지 패키지를 나타낸 단면도.
도 9는 본 발명의 또 다른 실시예에 따른 태양전지 패키지를 나타낸 단면도.
도 10은 본 발명의 또 다른 실시예에 따른 태양전지 패키지를 나타낸 단면도.
도 11은 본 발명의 또 다른 실시예에 따른 태양전지 패키지를 나타낸 단면도.
도 12는 도 11의 평면도.
도 13 내지 도 15는 본 발명의 일 실시예에 따른 태양전지 패키지를 제조하는 방법을 나타내는 도면.
도 16 및 도 17은 본 발명의 일 실시예에 따른 태양전지 패키지를 제조하는 방법을 나타내는 도면.
도 18 및 도 19는 본 발명의 다른 실시예에 따른 태양전지 패키지를 제조하는 방법을 나타내는 도면.
도 20 내지 도 22는 본 발명의 또 다른 실시예에 따른 태양전지 패키지를 제조하는 방법을 나타내는 도면.1 is a cross-sectional view of a solar cell package according to an embodiment of the present invention;
2 and 3 are diagrams of a solar cell semiconductor according to an embodiment of the present invention.
4 is a cross-sectional view illustrating a solar cell package according to another embodiment of the present invention.
5 is a cross-sectional view illustrating a solar cell package according to another embodiment of the present invention.
6 is a sectional view of a solar cell package according to another embodiment of the present invention.
7 is a sectional view of a solar cell package according to another embodiment of the present invention.
8 is a sectional view of a solar cell package according to another embodiment of the present invention.
9 is a cross-sectional view illustrating a solar cell package according to another embodiment of the present invention.
10 is a sectional view of a solar cell package according to another embodiment of the present invention.
11 is a sectional view showing a solar cell package according to another embodiment of the present invention.
12 is a plan view of Fig.
13 to 15 illustrate a method of manufacturing a solar cell package according to an embodiment of the present invention.
16 and 17 illustrate a method of manufacturing a solar cell package according to an embodiment of the present invention.
18 and 19 are views showing a method of manufacturing a solar cell package according to another embodiment of the present invention.
20 to 22 illustrate a method of manufacturing a solar cell package according to another embodiment of the present invention.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The present invention is capable of various modifications and various embodiments, and specific embodiments are illustrated in the drawings and described in detail in the detailed description. It is to be understood, however, that the invention is not to be limited to the specific embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.
이하, 본 발명에 따른 태양전지 패키지 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of a solar cell package and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals designate like or corresponding components A duplicate description thereof will be omitted.
도 1은 본 발명의 일 실시예에 따른 태양전지 패키지(100)를 나타낸 단면도, 도 2 및 도 3은 본 발명의 실시예에 따른 솔라셀 반도체(110)를 나타낸 도면이다.FIG. 1 is a cross-sectional view illustrating a
도 1을 참조하면, 본 발명의 일 실시예에 따른 태양전지 패키지(100)는, 솔라셀 반도체(110), 전극(120), 보호층(130), 접착층(A) 및 필름(140)을 포함할 수 있다.1, a
솔라셀 반도체(110)로는 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘 등이 모두 이용될 수 있다. 솔라셀 반도체(110)에는 절연층이 형성될 수 있다. 절연층은 후술하는 전극(120)을 서로 절연시킬 수 있다.As the
솔라셀 반도체(110)에는 일면과 타면이 구비되어 있다. 솔라셀 반도체(110)는 얇은 판형으로 형성될 수 있으며, 이 경우, 일면과 타면은 측면을 제외한, 각각 서로 대향하는 두 개의 면일 수 있다.The
솔라셀 반도체(110)의 일면과 타면은 도 2에 도시된 바와 같이 팔각형 형상을 가질 수 있으나, 그 형상이 제한되는 것은 아니다.The one surface and the other surface of the
전극(120)은 솔라셀 반도체(110)의 일면에 형성되며, 양전극(121)과 음전극(122)을 포함할 수 있다. 양전극(121)과 음전극(122)은 백금(Pt) 등의 금속으로 제조될 수 있다. 솔라셀 반도체(110)에 전극(120)이 형성된 것을 '솔라셀'이라 부를 수 있다.The
도 2를 참조하면, 양전극(121)은 공통전극(120)과 가지전극(120)을 포함하고, 음전극(122) 역시 공통전극(120)과 가지전극(120)을 포함할 수 있다. 2, the
공통전극(123, 124)은 솔라셀 반도체(110)의 가장자리에 형성될 수 있고, 솔라셀 반도체(110)의 변을 따라 복수개가 이격되게 배치될 수 있다. 또는 공통전극(123, 124)은 솔라셀 반도체(110)의 변을 따라 1개가 길게 배치될 수 있다. The
양전극(121)의 공통전극(123)이 솔라셀 반도체(110)의 일변을 따라 형성되는 경우, 음전극(122)의 공통전극(124)은 솔라셀 반도체(110)의 타변(일변과 대향)을 따라 형성 될 수 있으며, 양전극(121)의 공통전극(123)과 평행을 이룰 수 있다. When the
가지전극(125, 126)은 공통전극(123, 124)에서 연장되어 형성될 수 있으며, 공통전극(123, 124)은 솔라셀 반도체(110)의 변을 따라 형성되는 경우, 가지전극(125, 126)은 공통전극(123, 124)의 형성 방향과 수직한 방향으로 연장될 수 있다. 한 개의 공통전극(123, 124)으로부터 연장되는 가지전극(125, 126)은 1개 또는 복수개일 수 있다. 가로 세로 125mm인 크기의 솔라셀 반도체(110)에서 한 개의 가지전극(125, 126)의 폭은 0.15mm일 수 있다. The
복수의 가지전극(125, 126)은 서로 평행하게 배치될 수 있다. 양전극(121)의 가지전극(125)과 음전극(122)의 가지전극(126)은 서로 평행하게 배치될 수 있다. 가지전극(125, 126)과 가지전극(125, 126) 사이에는 절연층이 형성될 수 있다. The plurality of
도 3에는, 도 2에서 U 형태로 절단한 솔라셀 반도체(110)가 도시되어 있다. 절단된 솔라셀 반도체를 '솔라셀 유닛'이라 칭하여 설명할 수 있다. 다만, 솔라셀 유닛도 결국은 또 하나의 솔라셀 반도체가 되므로, 이하, 용어혼동 방지를 위해 솔라셀 반도체와 솔라셀 유닛을 구분할 필요가 있을 때만 '솔라셀 유닛' 용어를 도입하기로 한다.In Fig. 3, a
솔라셀 유닛은 다양한 형상으로 절단될 수 있으며, 솔라셀 반도체(110)가 팔각형 형상을 가지는 경우에도 솔라셀 유닛은 사각형 형상을 가질 수 있다. 한편, 하나의 솔라셀 반도체(110)로부터 복수의 솔라셀 유닛이 만들어질 수 있다. 도 2 및 도 3의 경우, 하나의 솔라셀 반도체(110)로부터 4개 이상의 솔라셀 유닛이 만들어질 수 있다.The solar cell unit can be cut into various shapes, and even when the
솔라셀 유닛의 전극(120)은 공통전극을 포함하지 않고 가지전극(125, 126)만 포함할 수 있다. 이 경우, 양전극(121, 125), 음전극(122, 126)은 각각 복수로 형성되고, 복수의 양전극(121, 125) 및 복수의 음전극(122, 126)은 교대로 나란히 배열될 수 있다.The
솔라셀 유닛의 전극(120) 개수는 솔라셀 반도체(110)를 절단하는 크기에 따라 결정될 수 있다. 도 3에는 솔라셀 유닛의 전극(120)의 총 개수(양전극(121)의 개수와 음전극(122)의 개수 합)가 10개이지만, 필요에 따라, 2개, 4개 등으로 구성할 수 있다.The number of the
전극(120)은 태양전지 패키지(100)가 인쇄회로기판에 실장될 때 인쇄회로기판의 패드와 접속될 수 있다. 이 경우, 공통전극(123, 124) 또는 가지전극(125, 126)이 인쇄회로기판의 패드와 접속될 수 있다.The
다시 도 1을 참조하면, 태양전지 패키지(100)의 보호층(130)은 솔라셀 반도체(110)의 타면에 적층되고, 솔라셀 반도체(110)를 보호한다. 보호층(130)은 태양광이 솔라셀 반도체(110)로 입사될 수 있도록 투명한 재질로 이루어질 수 있다. 한편, 보호층(130)의 두께는 0.5mm일 수 있다.Referring again to FIG. 1, the
보호층(130)은 PC(polycarbonate; 폴리카보네이트), PET(polyethylene terephthalate; 폴리에틸렌 테레프탈레이트, 페트), ETFE(Ethylene Tetra fluoro Ethylene; 에틸렌 테트라 플루오르 에틸렌, 불소수지) 등을 포함하는 재질로 형성될 수 있으나, 이들로 제한되는 것은 아니다. The
보호층(130)이 PC로 만들어지는 경우, 우수한 내열성을 가지고, 자외선에 의한 변형이 일어나지 않게 되며, 내후성이 우수해질 수 있다. 보호층(130)이 PET로 만들어지는 경우, 친환경적이고 부드러운 촉감을 가질 수 있다. 보호층(130)이 ETFE로 만들어지는 경우 강도가 우수해질 수 있다.When the
보호층(130)은 엠보싱(embossing) 처리에 의하여 외면을 따라 바깥 측으로 요철이 형성될 수 있다. 이와 같은 요철은 솔라셀 반도체(110)의 스크래치 발생을 방지할 수 있다. The
접착층(A)은 솔라셀 반도체(110)의 타면과 보호층(130) 사이에 개재되어, 보호층(130)을 솔라셀 반도체(110)의 타면에 접착시킨다. 접착층(A)은 태양광이 솔라셀 반도체(110)로 입사될 수 있도록 투명한 재질로 이루어질 수 있다. 한편, 접착층(A)은 300㎛의 두께를 가질 수 있다.The adhesive layer A is interposed between the other surface of the
접착층(A)은 EVA(ethylene vinyl acetate; 에틸렌초산비닐, 에바)를 포함하는 재질로 만들어질 수 있다. EVA 재질의 접착층(A)은 접착성을 가질 수 있으며, 온도 상승 시 녹게 된다.The adhesive layer (A) can be made of a material including EVA (ethylene vinyl acetate, EVA). The adhesive layer (A) made of EVA may have adhesive property and will melt when the temperature rises.
접착층(A)은 보호층(130)보다 낮은 융점을 가질 수 있다. 따라서, 온도가 상승하는 경우, 접착층(A)만 녹게 되며, 보호층(130)은 변형되지 않을 수 있다.The adhesive layer (A) may have a lower melting point than the protective layer (130). Therefore, when the temperature rises, only the adhesive layer A is dissolved, and the
필름(140)은 전극(120)을 보호하는 역할을 하며, 양전극(121) 및 음전극(122)을 커버하도록 솔라셀 반도체(110)의 일면 측에 부착된다. 필름(140)의 두께는 200~300um일 수 있다.The
필름(140)은 마운팅 테이프(mounting tape)일 수 있으며, 셀로판(cellophane), 페트(PET) 재질 등의 테이프일 수 있다. 이 경우, 태양전지 패키지(100)가 인쇄회로기판에 실장될 때에는 필름(140)이 제거된 후에 태양전지 패키지(100)가 인쇄회로기판에 실장될 수 있다.The
도 1에 도시된 바와 같이, 필름(140)은 전극(120)의 일면(도면 상에서 최하면, 인쇄회로기판에 접속되는 면)에 부착될 수 있다. 이 경우, 전극(120)의 측면에는 필름(140)이 부착되지 않고, 전극(120)의 측면 주위는 빈 공간으로 남게 된다. As shown in Fig. 1, the
도 4는 본 발명의 다른 실시예에 따른 태양전지 패키지(100)를 나타낸 단면도이다. 4 is a cross-sectional view illustrating a
도 4에 도시된 바와 같이, 필름(140)은 전극(120)의 굴곡을 따라 굴곡지게 부착될 수 있으며, 이 경우, 필름(140)이 양전극(121)과 음전극(122) 사이에 들어가게 되어, 전극(120)의 측면 일부 또는 전부에 필름(140)이 부착될 수 있다.4, the
도 5는 본 발명의 또 다른 실시예에 따른 태양전지 패키지(100)를 나타낸 단면도이다.5 is a cross-sectional view illustrating a
도 5를 참조하면, 필름(145)은 이방전도성필름(Anisotropic Conductive Film, ACF)일 수 있다. 즉, 필름(145)은 미세 도전 입자(M)(또는 미세 도전 입자가 코팅된 고분자입자)를 포함하는 수질필름일 수 있다. 여기서, 미세 도전 입자(M)는 니켈(Ni), 금(Au) 등일 수 있다.Referring to FIG. 5, the
태양전지 패키지(100)의 전극(120)에, 미세 도전 입자(M)와 접착수지가 혼합되어 형성된 필름(145)을 부착하고, 가열, 가압 공정을 거침으로써, 미세 도전 입자(M)의 통전 방향을 Z축(상하)으로 설정(XY 평면(좌우) 방향으로는 절연)할 수 있다.The
이 경우, 태양전지 패키지(100)가 인쇄회로기판에 실장될 때, 필름(145)을 포함한 상태로 인쇄회로기판에 실장될 수 있다.In this case, when the
도 6은 본 발명의 또 다른 실시예에 따른 태양전지 패키지(100)를 나타낸 단면도이다.6 is a cross-sectional view illustrating a
도 6을 참조하면, 본 발명의 실시예에 따른 태양전지 패키지(100)는, 패시베이션(passivation)층(150)을 더 포함할 수 있다.Referring to FIG. 6, a
패시베이션층(150)은 상기 보호층(130), 상기 접착층(A) 및 상기 솔라셀 반도체(110) 각각의 측면을 따라 형성되고, 가장 가장자리에 있는 전극(120)의 측면까지 커버하여, 단부가 필름(140)에 접촉될 수 있다. 도 6에 도시된 바와 같이, 패시베이션층(150)과 필름(140)이 접촉되는 부분의 경계선은 경사지게 형성될 수 있다.The
측면에 형성되는 패시베이션층(150)은 측면에서의 불필요한 표면 전류 누설(surface leakage current)을 방지하는 역할을 할 수 있다. 특히, 솔라셀 반도체(110)가 솔라셀 유닛인 경우, 절단면에서 표면 누설 전류가 발생할 수 있고, 패시베이션층(150)이 이를 방지할 수 있다. 패시베이션층(150)에 의하면 실리콘 댕글링 본드(silicon dangling bond)에 산소원자(O)가 결합되어, 금지에너지밴드갭 (forbidden energy bandgap)내에 존재할 수 있는 surface energy states 를 제거하고, 이를 통해 표면누설전류 (surface leakage current) 를 줄이거나 제거할 수 있도록 한다.The
또한, 패시베이션층(150)은 보호층(130) 상에도 형성될 수 있다. 이 경우, 외관 상으로 태양전지 패키지(100)는 패시베이션층(150)과 필름(140)만 직접적으로 보여지게 된다(단, 투명한 패시베이션층(150)을 통하여 보호층(130)이 보여질 수는 있음)In addition, the
패시베이션층(150)은 수지 또는 유리를 포함하는 재질로 이루어질 수 있다. 유리 소재의 패시베이션층(150)은 Phosphosilicate glass(PSG), borophosphosilicate glass(BPSG) 등일 수 있다. 또한, 유리 소재의 패시베이션층(150)은, 그 두께가 불균일할 수 있다. The
패시베이션층(150)은 필름(140)과 동일한 재질로 형성될 수 있다. 이 경우, 필름(140)과 패시베이션층(150)의 경계가 없이 하나로 형성될 수 있다.The
도 7은 본 발명의 또 다른 실시예에 따른 태양전지 패키지(100)를 나타낸 단면도이다.7 is a cross-sectional view illustrating a
도 7에 도시된 본 발명의 실시예에 따른 태양전지 패키지(100)는 보호층(135)이 유리를 포함하는 재질로 이루어져 있고, 0.3mm의 두께를 가질 수 있다. 유리를 포함하는 재질의 보호층(135)은 유리기판일 수 있다. 보호층(135)이 유리로 형성되는 경우, 수분침투 방지에 효과적일 수 있다.In the
도 8은 본 발명의 또 다른 실시예에 따른 태양전지 패키지(100)를 나타낸 단면도이다.8 is a cross-sectional view illustrating a
도 8을 참조하면, 본 발명의 실시예에 따른 태양전지 패키지(100)는 전극(120)과 필름(140) 사이에 솔더(160)가 개재된다. 즉, 전극(120) 표면에 솔더(160)가 형성되고, 필름(140)은 솔더(160)에 부착될 수 있다. 여기서 솔더(160)는 양전극(121) 및 음전극(122) 각각의 필요한 위치에 형성되는 솔더범프일 수 있다. 솔더범프는 솔더 페이스트가 도포된 후에 경화된 것일 수 있다.Referring to FIG. 8, a
필름(140)은 솔더(160)와 전극(120)을 동시에 보호할 수 있고, 태양전지 패키지(100)가 인쇄회로기판에 실장될 때는 필름(140)만 제거된 후에, 솔더(160)가 180~250℃ 의 고온에서 용융시키는 리플로우(reflow) 과정을 통해 인쇄회로기판 패드에 접속될 수 있다. 이에 따라, 태양전지 패키지(100)는 플립칩(flip chip) 방식으로 인쇄회로기판에 실장될 수 있다.The
도 9는 본 발명의 또 다른 실시예에 따른 태양전지 패키지(100)를 나타낸 단면도이다.9 is a cross-sectional view showing a
본 발명의 실시예에 따른 태양전지 패키지(100)는 전극(120)과 필름(140) 사이에 금속층(170)이 개재된다. 즉, 전극(120) 표면에 금속층(170)이 형성되고, 필름(140)은 금속층(170)에 부착될 수 있다. 여기서 금속층(170)은 주석(Sn, tin), 은(Au), 구리(Cu) 등을 포함할 수 있고, 도금 또는 금속 페이스트 도포로 형성될 수 있다. 금속층(170)은 양전극(121) 및 음전극(122) 각각의 필요한 위치에 형성될 수 있다. A
필름(140)은 금속층(170)과 전극(120)을 함께 보호하고, 태양전지 패키지(100)가 인쇄회로기판에 실장될 때는 필름(140)이 제거된 후에 상기 금속층(170)은 용융되고 인쇄회로기판 패드에 접속될 수 있다. The
도 10은 본 발명의 또 다른 실시예에 따른 태양전지 패키지(100)를 나타낸 단면도이다.10 is a cross-sectional view illustrating a
도 10을 참조하면, 본 발명의 실시예에 따른 태양전지 패키지(200)는 복수의 솔라셀을 포함한다. 즉, 본 발명의 실시예에 따른 태양전지 패키지(200)는, 복수의 솔라셀 반도체(210, 310)을 포함하고, 복수의 솔라셀 반도체(210, 310)이 하나의 필름(240)에 부착될 수 있다. Referring to FIG. 10, a
도 10에 따른 태양전지 패키지(200)는 두 개의 솔라셀 반도체(210, 310)을 포함하고, 구체적으로, 제1 솔라셀 반도체(210); 상기 제1 솔라셀 반도체(210)의 일면에 형성되고, 양전극(221) 및 음전극(222)을 포함하는 제1 전극(220); 상기 제1 솔라셀 반도체(210)의 타면에 적층되고, 투명한 재질로 이루어지는 제1 보호층(230); 상기 제1 솔라셀 반도체(210)과 상기 제1 보호층(230) 사이에 개재되어, 상기 제1 보호층(230)을 상기 제1 솔라셀 반도체(210)에 접착시키고, 투명한 재질로 이루어지는 제1 접착층(A); 제2 솔라셀 반도체(310); 상기 제2 솔라셀 반도체(310)의 일면에 형성되고, 양전극(321) 및 음전극(322)을 포함하는 제2 전극(320); 상기 제2 솔라셀 반도체(310)의 타면에 적층되고, 투명한 재질로 이루어지는 제2 보호층(330); 상기 제2 솔라셀 반도체(310)과 상기 제2 보호층(330) 사이에 개재되어, 상기 제2 보호층(330)을 상기 제2 솔라셀 반도체(310)에 접착시키고, 투명한 재질로 이루어지는 제2 접착층(A); 및 상기 제1 전극(220) 및 제2 전극(320)을 커버하도록 상기 제1 솔라셀 반도체(210)의 일면 및 상기 제2 솔라셀 반도체(310)의 일면 측에 부착되는 필름(240)을 포함하고, 상기 제1 솔라셀 반도체(210) 및 상기 제2 솔라셀 반도체(310)은 서로 이격되게 배치된다. The solar cell package 200 according to FIG. 10 includes two solar cell semiconductors 210 and 310, specifically, a first solar cell semiconductor 210; A first electrode 220 formed on one surface of the first solar cell semiconductor 210 and including a positive electrode 221 and a negative electrode 222; A first protective layer 230 formed on the other surface of the first solar cell 210 and made of a transparent material; The first solar cell 210 is interposed between the first solar cell 210 and the first protection layer 230 to adhere the first protection layer 230 to the first solar cell 210, 1 adhesive layer (A); A second solar cell semiconductor 310; A second electrode 320 formed on one surface of the second solar cell semiconductor 310 and including a positive electrode 321 and a negative electrode 322; A second protective layer 330 formed on the other surface of the second solar cell 310 and made of a transparent material; The second passivation layer 330 is interposed between the second solar cell 310 and the second passivation layer 330 to bond the second passivation layer 330 to the second cell cell 310, 2 adhesive layer (A); And a film 240 attached to one surface of the first solar cell semiconductor 210 and one surface of the second solar cell semiconductor 310 to cover the first electrode 220 and the second electrode 320, And the first and second solar cell semiconductors 210 and 310 are spaced apart from each other.
이 경우, 필름(240)이 제거되면 제1 솔라셀 반도체(210)과 제2 솔라셀 반도체(310)이 서로 완전히 분리될 수 있다.In this case, when the
도 11은 본 발명의 또 다른 실시예에 따른 태양전지 패키지(400)를 나타낸 단면도이다. 도 11에는 도 10과 마찬가지로 복수의 솔라셀 반도체(410)이 하나의 필름(440)에 부착되어 있다. 또한, 필름(440)에 홈(G)이 형성될 수 있다. 11 is a cross-sectional view illustrating a
홈(G)은 솔라셀 반도체(410)의 외곽의 적어도 일부를 따라 형성될 수 있다. 여기서 '솔라셀 반도체(410)의 외곽'이란 필름(440) 중 솔라셀 반도체(410)으로 가려지는 영역의 가장자리(테두리)라 할 수 있다. 즉, 홈(G)은 상기 가장자리 중 적어도 일부를 따라 형성될 수 있다. The groove G may be formed along at least a part of the outer periphery of the
홈(G)은 솔라셀 반도체(410)과 솔라셀 반도체(410) 사이에 형성될 수 있다. 홈(G)의 깊이는 필름(440)의 두께보다 작기 때문에 홈(G)이 형성되더라도 필름(440)은 분리되지 않는다. 홈(G)의 단면 형상은 제한되지 않으며, 하측 단부가 테이퍼진 형상일 수 있다. 이 경우, 사용자가 필름(440)만 제거하게 되면 서로 분리된 복수의 솔라셀 반도체(410)을 획득할 수 있다. The groove G may be formed between the
도 12를 참조하면, 홈(G)의 위치가 더 명확히 드러날 수 있다. Referring to Fig. 12, the position of the groove G can be more clearly revealed.
필름(440)의 면적은 솔라셀 반도체(410) 전체의 면적 이상으로 형성되어 솔라셀 반도체(410)의 주변부에 필름(440)이 노출될 수 있다. 또한, 홈(G)의 길이는 필름(440)의 길이보다 짧고, 홈(G)의 깊이는 필름(440)의 두께보다 작기 때문에, 홈이 형성되더라도 필름(440)이 서로 분리되지 않으며, 솔라셀 반도체(410)만 분리될 뿐이다. The area of the
따라서, 본 발명의 실시예에 따른 태양전지 패키지(400)는 필름(440)이 부착된 상태로 이동, 포장, 판매되고, 사용자가 필름(440)만 제거하게 되면 서로 분리된 복수의 솔라셀 반도체(410)을 획득하여 각각의 솔라셀 반도체(410)을 인쇄회로기판에 실장할 수 있다. Therefore, when the user removes only the
한편, 도 12에서는 솔라셀 반도체(410)의 가장 바깥쪽에도 홈(G')이 형성되고 있으나, 필요에 따라서는 솔라셀 반도체(410)의 가장자리에는 홈이 형성되지 않을 수 있다. 왜냐하면 솔라셀 반도체(410)의 가장 바깥쪽 홈(G')이 있는 경우에나 없는 경우에나, 필름(440)이 제거되면 동일할 수 있기 때문이다.In FIG. 12, the groove G 'is formed at the outermost side of the
솔라셀 유닛의 용어를 도입하여 설명하면, 도 11에서는 필름(440) 상에 하나의 솔라셀 반도체(410)이 부착되되, 솔라셀 유닛 간의 경계를 따라 필름(440)에 홈(G)이 형성되고, 도 12에서 그 홈(G)의 위치가 도시되어 있다. In FIG. 11, one
도 13 내지 도 15는 본 발명의 일 실시예에 따른 태양전지 패키지를 제조하는 방법을 나타내는 도면이다. 도 13 내지 도 15에서는 도 2에 도시된 솔라셀 반도체(110)를 이용하여 태양전지 패키지를 제조하며, 용어혼동 방지를 위해 솔라셀 유닛이라는 용어를 도입하여 설명한다.13 to 15 are views showing a method of manufacturing a solar cell package according to an embodiment of the present invention. 13 to 15, a solar cell package is manufactured using the
도 13에는 일면에 양전극(121) 및 음전극(122)이 형성된 솔라셀 반도체(110)를 준비하는 단계; 및 필름(140) 상에 상기 솔라셀 반도체(110)의 일면이 상기 필름(140)을 향하도록 상기 솔라셀 반도체(110)를 위치시키는 단계가 도시되어 있다. 그 결과, 솔라셀 반도체(110)의 전극(120)은 필름(140)에 부착된다.13, the step of preparing a
도 14를 참조하면, 상기 솔라셀 반도체(110)의 타면 상에 접착층(A)을 개재시켜 보호층(130)을 적층하는 단계가 수행되어, 솔라셀 반도체(110), 접착층(A), 보호층(130) 순으로 적층된 '패키지'가 형성된다. 필요에 따라 접착층(A)과 보호층(130)은 솔라셀 반도체(110)의 측면까지 커버할 수 있다.14, a step of laminating the
보호층(130)은 솔라셀 반도체(110)의 타면 상에 진공 라미네이션(vacuum lamination) 되는데, 구체적으로, 접착층(A)과 보호층(130)이 진공 라미네이션 챔버(chamber) 내에서 솔라셀 반도체(110) 타면 상에 가열 및 압착된다. 접착층(A)이 용융되면서 유동성을 가지게 되고, 솔라셀 반도체(110) 타면 상에서 퍼진다. 나아가, 접착층(A)은 솔라셀 반도체(110) 측면까지 이동할 수 있다. The
이 때, 접착층(A)은 보호층(130)보다 낮은 융점을 가짐으로써, 보호층(130) 상태는 유지된 채로 접착층(A)만 용융시켜, 용융된 접착층(A)의 접착성으로 보호층(130)을 솔라셀 반도체(110)에 접착시킬 수 있다. 한편, 보호층(130)이 진공 라미네이션 됨에 따라 필름(140)과 솔라셀 반도체(110) 사이에 진공 공간이 형성될 수 있다. 다만, 이러한 진공 공간은 진공 라미네이션 조건에 따라 발생하지 않을 수도 있다.At this time, the adhesive layer A has a lower melting point than the
진공 라미네이션이 종료된 후에 접착층(A)은 경화된다.After the vacuum lamination is completed, the adhesive layer (A) is cured.
도 15를 참조하면, 상기 솔라셀 반도체(110)가 복수의 솔라셀 유닛으로 분리되도록, 상기 패키지를 절단하는 단계가 수행된다. 여기서 솔라셀 반도체(110)는 도 2, 솔라셀 유닛은 도 3의 U와 동일한 크기일 수 있다. 패키지 절단은 다이아몬드 소잉 블레이드(sawing blade)와 같은 절단기를 이용하여 이루어질 수 있다. Referring to FIG. 15, the step of cutting the package is performed so that the
패키지 절단 단계에서 복수의 솔라셀 유닛에 대응되게 필름(140)도 절단되어 분리됨으로써, 서로 완전히 분리된 태양전지 패키지(100)가 획득될 수 있다. 한편, 패키지 절단 시, 불필요한 접착층(A) 및 보호층(130), 예를 들면 측면에 위치하는 접착층(A) 및 보호층(130)이 제거될 수 있다. In the package cutting step, the
한편, 패키지 절단 단계에서 필름(140)을 제외하고, 솔라셀 반도체(110), 접착층(A), 보호층(130)으로 이루어진 패키지만 절단될 수 있다. 즉, 패키지 절단 단계에서 솔라셀 반도체(110), 접착층(A), 보호층(130)만 절단되고 필름(140)은 절단되지 않는다. On the other hand, in the package cutting step, only the package comprising the
도 16 및 도 17은 본 발명의 일 실시예에 따른 태양전지 패키지를 제조하는 방법을 나타내는 도면이다. 도 16 및 도 17에서는 도 2에 도시된 솔라셀 반도체(110)를 이용하여 태양전지 패키지를 제조하며, 용어혼동 방지를 위해 솔라셀 유닛이라는 용어를 도입하여 설명한다.16 and 17 are views showing a method of manufacturing a solar cell package according to an embodiment of the present invention. In FIGS. 16 and 17, a solar cell package is manufactured using the
도 16을 참조하면, 일면에 양전극 및 음전극(420)이 형성된 솔라셀 반도체(410)을 준비하는 단계; 필름(440) 상에 상기 솔라셀 반도체(410)의 일면이 상기 필름(440)을 향하도록 상기 솔라셀 반도체(410)을 위치시키는 단계; 및 상기 솔라셀 반도체(410)의 타면 상에 접착층(A)을 개재시켜 보호층(430)을 적층하는 단계가 수행되어, 솔라셀 반도체(410), 접착층(A), 보호층(430) 순으로 적층된 '패키지'가 형성된다. 16, preparing a
보호층(430)은 솔라셀 반도체(410)의 타면 상에 진공 라미네이션(vacuum lamination) 되는데, 구체적으로, 접착층(A)과 보호층(430)이 진공 라미네이션 챔버(chamber) 내에서 솔라셀 반도체(410) 타면 상에 가열 및 압착된다. 접착층(A)이 용융되면서 유동성을 가지게 되고, 솔라셀 반도체(410) 타면 상에서 퍼진다. 나아가, 필요에 따라서, 접착층(A)과 보호층(430)은 솔라셀 반도체(410)의 측면과 전극(420)의 측면까지 커버할 수 있다.The
이 때, 접착층(A)은 보호층(430)보다 낮은 융점을 가짐으로써, 보호층(430) 상태는 유지된 채로 접착층(A)만 용융시켜, 용융된 접착층(A)의 접착성으로 보호층(130)을 솔라셀 반도체(410)에 접착시킬 수 있다. 진공 라미네이션이 종료된 후에 접착층(A)은 경화된다.At this time, the adhesive layer A has a melting point lower than that of the
도 17을 참조하면, 상기 솔라셀 반도체(410)이 복수의 솔라셀 유닛으로 분리되도록, 상기 패키지를 절단하는 단계가 수행되며, 여기서 필름(440)에 홈(G)이 형성된다. 즉, 패키지뿐만 아니라 필름(440)도 절단되지만, 필름(440)이 완전히 분리되도록 절단되는 것은 아니고, 필름(440)에 홈(G)이 형성될 정도로만 절단된다. 이에 따라, 패키지는 분리되지만 필름(440)에 의하여 서로 붙어있게 된다. 사용자가 필름(440)만 제거하면 복수의 솔라셀 유닛이 획득될 수 있다.17, a step of cutting the package is performed such that the
도 18 및 도 19는 본 발명의 다른 실시예에 따른 태양전지 패키지를 제조하는 방법을 나타내는 도면이다. 도 18 및 도 19는 도 17 다음에 수행되는 것으로 이해할 수 있다. 18 and 19 are views showing a method of manufacturing a solar cell package according to another embodiment of the present invention. It can be understood that Figs. 18 and 19 are performed after Fig.
도 18을 참조하면, 솔라셀 유닛들 사이 및 필름(4140)의 홈(G)에 패시베이션층(450)이 형성될 수 있다. 패시베이션층(450)은 스핀 코팅(spin coating)법을 이용하여 형성될 수 있다. 먼저, 필름(440) 상에 위치한 패키지를 스핀 코팅 판에 안착시키고, 각각의 솔라셀 유닛들 간 간격(홈(G)의 폭)을 벌려주고 판을 회전시키면서, 코팅액을 드롭핑(dropping)함으로써 코팅액이 솔라셀 유닛들 사이로 스며들게 할 수 있다. 결과적으로 코팅액은 솔라셀 유닛 측면과 홈(G) 내에 위치한다. 또한, 코팅액 일부는 보호층(430) 상에 잔존할 수 있다. 이러한 코팅액은 유리를 포함하는 재료일 수 있다. Referring to FIG. 18, a
도 19를 참조하면, 패시베이션층(450)에 슬릿(S)을 형성하는 단계가 수행되며, 해당 단계를 통하여 복수의 솔라셀 유닛은 각각으로 싱귤레이션(singulation)된다. 슬릿(S)은 다이아몬드 소잉 블레이드(sawing blade)로 형성될 수 있다. 또한, 패키지 상에 롤러(roller)가 작동됨으로써 패시베이션층(450)이 서로 깨져 슬릿(S)이 형성될 수 있다. 특히, 유리 재질로 이루어진 패시베이션층(450)의 경우, 패시베이션층(450)이 깨지되 깨진 양쪽 두께가 불균일할 수 있다. Referring to FIG. 19, a step of forming a slit S in the
패시베이션층(450)이 절단되더라도 복수의 솔라셀 유닛은 필름(440)에 의하여 서로 붙어있게 된다. 즉, 슬릿(S)의 깊이는 필름(440)의 홈(G)의 깊이와 일치하여, 복수의 솔라셀 유닛은 필름(440)에 의하여 붙어있게 되고, 필름(440)이 제거되면 비로소 복수의 솔라셀 유닛으로 완전히 분리(singulation)될 수 있다.Even if the
도 20 내지 도 22는 본 발명의 또 다른 실시예에 따른 태양전지 패키지를 제조하는 방법을 나타내는 도면이다. 도 20 내지 도 22에서는 도 2에 도시된 솔라셀 반도체(110)를 이용하여 태양전지 패키지(100)를 제조하며, 용어혼동 방지를 위해 솔라셀 유닛이라는 용어를 도입하여 설명한다.20 to 22 are views showing a method of manufacturing a solar cell package according to another embodiment of the present invention. 20 to 22, the
도 20을 참조하면, 일면에 양전극(121) 및 음전극(122)이 형성된 솔라셀 반도체(110)를 준비하는 단계; 및 보호층(135) 상에 접착층(A)을 개재시켜 상기 솔라셀 반도체(110)의 타면이 상기 보호층(135)을 향하도록 상기 솔라셀 반도체(110)를 위치시키는 단계가 수행된다. 여기서, 보호층(135)은 유리기판일 수 있다.20, preparing a
도 21을 참조하면, 상기 솔라셀 반도체(110)의 일면 상에 상기 양전극(121) 및 음전극(122)을 커버하는 필름(140)을 적층하는 단계가 수행된다.Referring to FIG. 21, a step of laminating a
도 22를 참조하면, 상기 솔라셀 반도체(110)가 복수의 솔라셀 유닛으로 분리되도록, 상기 솔라셀 반도체(110) 및 상기 필름(140)을 절단하는 단계가 수행된다.22, the step of cutting the
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention as set forth in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.
100: 태양전지 패키지
110: 솔라셀 반도체
120: 전극
121: 양전극
122: 음전극
123, 124: 공통전극
125, 126: 가지전극
130, 135: 보호층
A: 접착층
140, 145: 필름
M: 미세 도전 입자
150: 패시베이션층
160: 솔더
170: 금속층
200: 태양전지 패키지
210: 제1 솔라셀 반도체
220: 제1 전극
221: 양전극
222: 음전극
230: 제1 보호층
240: 필름
G: 홈
310: 제2 솔라셀 반도체
320: 제2 전극
321: 양전극
322: 음전극
330: 제2 보호층
400: 태양전지 패키지
410: 솔라셀 반도체
420: 전극
430: 보호층
440: 필름
450: 패시베이션층
S: 슬릿100: solar cell package
110: solar cell semiconductor
120: Electrode
121: positive polarity
122: Negative electrode
123, 124: common electrode
125, 126: branch electrodes
130, 135: protection layer
A: Adhesive layer
140, 145: Film
M: fine conductive particles
150: Passivation layer
160: Solder
170: metal layer
200: Solar cell package
210: First Solar Cell Semiconductor
220: first electrode
221: positive polarity
222: Negative electrode
230: first protective layer
240: Film
G: Home
310: Second Solar Cell Semiconductor
320: second electrode
321: positive polarity
322: negative polarity
330: second protective layer
400: solar cell package
410: solar cell semiconductor
420: electrode
430: protective layer
440: Film
450: passivation layer
S: Slit
Claims (19)
서로 나란히 배치된 일면 및 타면을 구비한 솔라셀 반도체;
상기 솔라셀 반도체의 상기 일면에 형성된 양전극 및 음전극;
상기 솔라셀 반도체의 상기 타면에 적층되고, 투명한 재질로 이루어지는 보호층;
상기 솔라셀 반도체와 상기 보호층 사이에 개재되어, 상기 보호층을 상기 솔라셀 반도체에 접착시키고, 투명한 재질로 이루어지는 접착층; 및
상기 양전극 및 음전극에 직접 부착되되 제거가 가능한 필름을 포함하고,
상기 솔라셀 반도체가 상기 인쇄회로기판에 실장될 때, 상기 필름은 상기 양전극 및 음전극으로부터 제거되고,
상기 필름에는 상기 솔라셀 반도체의 외곽의 적어도 일부를 따라 홈이 형성되며,
상기 홈의 깊이는 상기 필름의 두께보다 작은 태양전지 패키지.
1. A solar cell package mountable on a printed circuit board,
A solar cell semiconductor having one side and another side arranged side by side;
A positive electrode and a negative electrode formed on the one surface of the solar cell semiconductor;
A protective layer formed on the other surface of the solar cell semiconductor and made of a transparent material;
An adhesive layer interposed between the solar cell semiconductor and the passivation layer to adhere the passivation layer to the solar cell semiconductor, the passivation layer comprising a transparent material; And
And a film which is directly attached to and removed from the positive electrode and the negative electrode,
When the solar cell semiconductor is mounted on the printed circuit board, the film is removed from the positive electrode and the negative electrode,
The film is formed with a groove along at least a part of an outer periphery of the solar cell semiconductor,
Wherein a depth of the groove is smaller than a thickness of the film.
상기 양전극 및 음전극은 각각 복수로 형성되고,
복수의 양전극 및 복수의 음전극은 교대로 나란히 배열되는 태양전지 패키지.
The method according to claim 1,
The positive electrode and the negative electrode are formed in plural numbers,
A plurality of positive electrodes and a plurality of negative electrodes are alternately arranged side by side.
상기 보호층, 상기 접착층 및 상기 솔라셀 반도체 각각의 측면을 따라 형성되어 상기 필름에 접촉되는 패시베이션층을 더 포함하는 태양전지 패키지.
The method according to claim 1,
And a passivation layer formed along a side surface of each of the protective layer, the adhesive layer, and the solar cell semiconductor and contacting the film.
상기 패시베이션층은 유리(glass)를 포함하는 재질로 이루어지는 태양전지 패키지.
5. The method of claim 4,
Wherein the passivation layer is made of a material including glass.
상기 보호층은 유리(glass)를 포함하는 재질로 이루어지는 태양전지 패키지.
The method according to claim 1,
Wherein the protective layer is made of a material including glass.
제1 솔라셀 반도체;
상기 제1 솔라셀 반도체의 일면에 형성되고, 양전극 및 음전극을 포함하는 제1 전극;
상기 제1 솔라셀 반도체의 타면에 적층되고, 투명한 재질로 이루어지는 제1 보호층;
상기 제1 솔라셀 반도체와 상기 제1 보호층 사이에 개재되어, 상기 제1 보호층을 상기 제1 솔라셀 반도체에 접착시키고, 투명한 재질로 이루어지는 제1 접착층;
제2 솔라셀 반도체;
상기 제2 솔라셀 반도체의 일면에 형성되고, 양전극 및 음전극을 포함하는 제2 전극;
상기 제2 솔라셀 반도체의 타면에 적층되고, 투명한 재질로 이루어지는 제2 보호층;
상기 제2 솔라셀 반도체와 상기 제2 보호층 사이에 개재되어, 상기 제2 보호층을 상기 제2 솔라셀 반도체에 접착시키고, 투명한 재질로 이루어지는 제2 접착층; 및
상기 제1 전극 및 제2 전극에 직접 부착되되 제거가 가능한 필름을 포함하고,
상기 제1 솔라셀 반도체 및 상기 제2 솔라셀 반도체는 서로 이격되고,
상기 제1 보호층 및 상기 제2 보호층은 서로 이격되고,
상기 제1 접착층 및 상기 제2 접착층은 서로 이격되고,
상기 제1 솔라셀 반도체 및 상기 제2 솔라셀 반도체가 상기 인쇄회로기판에 실장 될 때, 상기 제1 솔라셀 반도체 및 상기 제2 솔라셀 반도체가 분리되어 각각 실장되도록, 상기 필름이 상기 제1 전극 및 제2 전극으로부터 제거되고,
상기 필름에는, 상기 제1 솔라셀 반도체 및 상기 제2 솔라셀 반도체 사이에 위치하는 홈이 형성되며,
상기 홈의 깊이는 상기 필름의 두께보다 작은 태양전지 패키지.
1. A solar cell package mountable on a printed circuit board,
A first solar cell semiconductor;
A first electrode formed on one surface of the first solar cell semiconductor and including a positive electrode and a negative electrode;
A first passivation layer formed on the other surface of the first solar cell semiconductor and made of a transparent material;
A first adhesive layer interposed between the first solar cell semiconductor and the first passivation layer to adhere the first passivation layer to the first solar cell semiconductor and made of a transparent material;
A second solar cell semiconductor;
A second electrode formed on one surface of the second solar cell semiconductor and including a positive electrode and a negative electrode;
A second passivation layer formed on the other surface of the second solar cell semiconductor and made of a transparent material;
A second adhesive layer interposed between the second solar cell semiconductor and the second protective layer to adhere the second protective layer to the second solar cell semiconductor and made of a transparent material; And
And a film directly attached to and removed from the first and second electrodes,
Wherein the first solar cell semiconductor and the second solar cell semiconductor are spaced apart from each other,
Wherein the first protective layer and the second protective layer are spaced apart from each other,
Wherein the first adhesive layer and the second adhesive layer are spaced apart from each other,
Wherein when the first solar cell semiconductor and the second solar cell semiconductor are mounted on the printed circuit board, the first solar cell semiconductor and the second solar cell semiconductor are separated and mounted, respectively, And a second electrode,
The film is provided with a groove located between the first solar cell semiconductor and the second solar cell semiconductor,
Wherein a depth of the groove is smaller than a thickness of the film.
일면에 양전극 및 음전극이 형성된 솔라셀 반도체를 준비하는 단계;
상기 양전극 및 음전극에 필름을 직접 부착시키는 단계;
상기 솔라셀 반도체의 타면 상에 접착층을 개재시켜 보호층을 적층하여 패키지를 형성하는 단계; 및
상기 솔라셀 반도체가 복수의 솔라셀 유닛으로 분리되도록, 상기 패키지를 절단하는 단계를 포함하고,
상기 패키지를 절단하는 단계에서, 상기 필름은 절단되지 않으며,
상기 복수의 솔라셀 유닛이 상기 인쇄회로기판에 실장될 때, 상기 복수의 솔라셀 유닛이 각각으로 분리되어 실장되도록, 상기 필름이 상기 양전극 및 음전극으로부터 제거되고,
상기 패키지를 절단하는 단계에서, 상기 필름에 홈이 형성되고,
상기 홈의 깊이는 상기 필름의 두께보다 작은 태양전지 패키지 제조 방법.
A method of manufacturing a solar cell package mountable on a printed circuit board,
Preparing a solar cell semiconductor having a positive electrode and a negative electrode formed on one surface thereof;
Directly attaching a film to the positive electrode and the negative electrode;
Forming a package by laminating a protective layer on the other surface of the solar cell semiconductor through an adhesive layer; And
Cutting the package such that the solar cell semiconductor is separated into a plurality of solar cell units,
In cutting the package, the film is not cut,
Wherein when the plurality of solar cell units are mounted on the printed circuit board, the film is removed from the positive electrode and the negative electrode so that the plurality of solar cell units are separately mounted,
In the step of cutting the package, grooves are formed in the film,
Wherein a depth of the groove is smaller than a thickness of the film.
상기 패키지를 절단하는 단계 이후에,
상기 패키지 상에 스핀 코팅을 수행하여 상기 복수의 솔라셀 유닛의 측면과 상기 홈 내에 패시베이션층을 형성하는 단계를 더 포함하는 태양전지 패키지 제조 방법.
13. The method of claim 12,
After the step of cutting the package,
And performing spin coating on the package to form a side surface of the plurality of solar cell units and a passivation layer in the grooves.
상기 패시베이션층은 유리(glass)를 포함하는 재질로 이루어지는 태양전지 패키지 제조 방법.
16. The method of claim 15,
Wherein the passivation layer is made of a material including glass.
상기 패시베이션층을 형성하는 단계 이후에,
상기 패시베이션층에 슬릿을 형성하는 단계를 더 포함하는 태양전지 패키지 제조 방법.
16. The method of claim 15,
After forming the passivation layer,
And forming a slit in the passivation layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170094967A KR101932732B1 (en) | 2017-07-26 | 2017-07-26 | Solar cell package and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170094967A KR101932732B1 (en) | 2017-07-26 | 2017-07-26 | Solar cell package and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101932732B1 true KR101932732B1 (en) | 2018-12-26 |
Family
ID=65006551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170094967A KR101932732B1 (en) | 2017-07-26 | 2017-07-26 | Solar cell package and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101932732B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156120A (en) * | 1999-11-25 | 2001-06-08 | Sharp Corp | Tape carrier, manufacturing method for the tape carrier, and manufacturing method for package |
JP2012059763A (en) * | 2010-09-06 | 2012-03-22 | Toppan Printing Co Ltd | Solar cell module, method for manufacturing the same, sealing material for solar cell module, and solar cell |
-
2017
- 2017-07-26 KR KR1020170094967A patent/KR101932732B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156120A (en) * | 1999-11-25 | 2001-06-08 | Sharp Corp | Tape carrier, manufacturing method for the tape carrier, and manufacturing method for package |
JP2012059763A (en) * | 2010-09-06 | 2012-03-22 | Toppan Printing Co Ltd | Solar cell module, method for manufacturing the same, sealing material for solar cell module, and solar cell |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10636921B2 (en) | Solar cell module and method for manufacturing the same | |
KR101465924B1 (en) | Production method for solar cell module, and solar cell module | |
WO2012002213A1 (en) | Solar cell module | |
KR20180056673A (en) | Via structures for solar cell interconnect within solar modules | |
US9484479B2 (en) | Solar cell module and manufacturing method thereof | |
US20160181454A1 (en) | Solar cell module and method for manufacturing the same | |
CN103403882A (en) | Solar cell module and method for manufacturing same | |
US20120285504A1 (en) | Solar cell and solar cell module using said solar cell | |
JP6249304B2 (en) | Solar cell module | |
EP3403283B1 (en) | Method for interconnecting solar cells | |
TW201251074A (en) | Solar cell module and method of manufacturing solar cell module | |
KR101932732B1 (en) | Solar cell package and manufacturing method thereof | |
US9437765B2 (en) | Solar cell module and solar cell module manufacturing method | |
KR101328138B1 (en) | Solar cell module and manufacturing method thereof | |
TWI653644B (en) | Conductive tape, solar cell string and solar cell module | |
JP2013211286A (en) | Wiring board, solar cell module, and manufacturing method of wiring board | |
JP5576957B2 (en) | Solar cell module | |
KR101305682B1 (en) | Solar cell apparatus and method of fabricating the same | |
JP6083685B2 (en) | Solar cell module and method for manufacturing solar cell module | |
US10522702B2 (en) | Solar cell module and solar cell module manufacturing method | |
KR20200086571A (en) | Method for manufacturing solar module | |
JP2001237444A (en) | Wiring connection method for thin-film photoelectric conversion device | |
KR20150145149A (en) | Solar cell module | |
JP2015041671A (en) | Bonding material assembly for solar cell and solar cell module | |
KR20160081596A (en) | Solar cell module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |