KR101928395B1 - Power semiconductor device and manufacturing method thereof - Google Patents

Power semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR101928395B1
KR101928395B1 KR1020170053555A KR20170053555A KR101928395B1 KR 101928395 B1 KR101928395 B1 KR 101928395B1 KR 1020170053555 A KR1020170053555 A KR 1020170053555A KR 20170053555 A KR20170053555 A KR 20170053555A KR 101928395 B1 KR101928395 B1 KR 101928395B1
Authority
KR
South Korea
Prior art keywords
field stop
stop layer
ion concentration
layer
conductivity type
Prior art date
Application number
KR1020170053555A
Other languages
Korean (ko)
Other versions
KR20180119884A (en
Inventor
윤종만
오광훈
김수성
Original Assignee
(주) 트리노테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 트리노테크놀로지 filed Critical (주) 트리노테크놀로지
Priority to KR1020170053555A priority Critical patent/KR101928395B1/en
Publication of KR20180119884A publication Critical patent/KR20180119884A/en
Application granted granted Critical
Publication of KR101928395B1 publication Critical patent/KR101928395B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

전력 반도체 소자 및 그 제조 방법이 개시된다. 전력 반도체 소자는 제1 도전형의 드리프트 층; 상기 드리프트 층의 이온 농도보다 상대적으로 큰 제1 피크 이온 농도를 가지도록 상기 드리프트 층의 하부에 형성되는 제1 도전형의 제1 필드 스톱층; 상기 제1 피크 이온 농도보다 상대적으로 큰 제2 피크 이온 농도를 가지도록 상기 제1 필드 스톱층의 하부에 형성되는 제1 도전형의 제2 필드 스톱층; 및 상기 제2 필드 스톱층의 하부에 형성되는 제2 도전형의 컬렉터 영역을 포함할 수 있다.A power semiconductor device and a manufacturing method thereof are disclosed. The power semiconductor device includes a drift layer of a first conductivity type; A first field stop layer of a first conductivity type formed in a lower portion of the drift layer to have a first peak ion concentration that is relatively larger than an ion concentration of the drift layer; A second field stop layer of a first conductivity type formed below the first field stop layer to have a second peak ion concentration that is relatively larger than the first peak ion concentration; And a second conductive type collector region formed under the second field stop layer.

Figure R1020170053555
Figure R1020170053555

Description

전력 반도체 소자 및 그 제조 방법{Power semiconductor device and manufacturing method thereof}TECHNICAL FIELD [0001] The present invention relates to a power semiconductor device and a manufacturing method thereof,

본 발명은 전력 반도체 소자 및 그 제조 방법에 관한 것이다. The present invention relates to a power semiconductor device and a manufacturing method thereof.

고내압, 고속의 스위칭 소자인 절연 게이트 양극성 트랜지스터(Insulated Gate Bipolar Transistor, IGBT)(이하 IGBT라 칭함)는 소수 캐리어의 주입으로 모스 전계 효과 트랜지스터(MOSFET)에 비해 동작 저항을 작게 할 수 있는 전력 반도체 소자이다.2. Description of the Related Art An insulated gate bipolar transistor (IGBT) (hereinafter referred to as an IGBT) which is a switching device of a high breakdown voltage and a high speed is a power semiconductor which can reduce the operating resistance as compared with a MOS field effect transistor Device.

IGBT는 게이트에 전압을 가하여 채널을 형성하고, N 도전형 에미터의 전자와 P 도전형 컬렉터의 홀을 흐르게 하여 소자의 온오프를 제어하는, 즉 게이트 정압으로 턴 온/오프를 제어하는 일종의 스위칭 소자이다. 여기서, 스위치 오프 상태에서 견딜 수 있는 최대 컬렉터 전압이 항복 전압으로 정의되며, 항복 전압은 주로 P 도전형 베이스와 N 드리프트 층에 집중되는 최대 전계를 면적분한 값으로 결정된다. The IGBT is a type of switching that controls the turn-on and turn-off of the element by controlling the ON / OFF state of the element by flowing a voltage to the gate to form a channel, flowing electrons of the N conductive emitter and holes of the P conductive collector, Device. Here, the maximum collector voltage that can withstand the switch-off state is defined as the breakdown voltage, and the breakdown voltage is mainly determined by the area divided by the maximum electric field concentrated in the P-conductivity type base and the N drift layer.

IGBT는 스위치 온시 전압 강하의 감소, 스위치 오프시의 저지 전압을 나타내는 항복 전압의 향상, 스위치 온/오프시 스위칭 시간의 향상 등을 주된 목표로 개선되고 있으며, 인버터 혹은 모터 구동 등과 같은 고전압, 고전류 응용 분야에 널리 사용되고 있다.IGBTs have been improved to reduce the voltage drop at switch-on, improve the breakdown voltage indicating the stopping voltage at switch-off, and improve the switching time at switch-on / off, and are expected to be applied to high voltage and high current applications such as inverter or motor drive Is widely used in the field.

또한 IGBT는 스위칭 및 도전 손실(conduction loss)을 감소시키기 위하여, 가장 저항이 높으며 두꺼운 층인 드리프트 층을 얇게 하고, 온(On) 전류에 의한 전압 강하를 적게 하여, 온 손실을 감소시키는 필드 스톱(FS, Field Stop) 층을 구비하도록 구조화되고 있다.In addition, the IGBT has a high resistance and a thin layer of the drift layer, which is the most resistant layer, to reduce the conduction loss, and the field stop (FS , Field Stop) layer.

필드 스톱층이 구비됨으로써 오프(Off)시 고저항의 드리프트 층 내에 확대되는 공핍층이 억제되기 때문에, 드리프트 층을 상대적으로 얇게 하더라도 펀치쓰루(punch-through)가 방지될 수 있는 장점이 있다.Since the field stop layer is provided, the depletion layer expanded in the drift layer having a high resistance at the time of off is suppressed. Therefore, punch-through can be prevented even if the drift layer is made relatively thin.

그러나, 얇은 두께의 드리프트층과 필드 스톱층을 가지는 필드 스톱(FS) IGBT는 전압 Vce의 증가에 따라 P 도전형 웰과 N 도전형 드리프트 층 사이에 형성되는 공핍 영역(Depletion region)이 필드 스톱층까지 확대된 상태에서, 전압 Vce가 더욱 상승되면 펀치쓰루 항복전압(BV)이 발생될 수 밖에 없다.However, a field stop (FS) IGBT having a thin-thickness drift layer and a field stop layer has a depletion region formed between the P-conductivity-type well and the N-conductivity-type drift layer as the voltage Vce increases, When the voltage Vce is further increased, the punchthrough breakdown voltage BV must be generated.

이러한 문제점을 해결하기 위해서, 필드 스톱층의 두께나 농도(dose)를 증가시키는 방안을 고려해볼 수 있으나, 이와 같은 해결 방안은 스위칭 및 스태틱(static) 특성을 열화시키거나, 공정의 난이도 및 비용을 증가시키는 문제점이 있다. In order to solve this problem, it is possible to consider a method of increasing the thickness or concentration of the field stop layer. However, such a solution may deteriorate the switching and static characteristics, There is a problem to increase.

전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.The above-described background technology is technical information that the inventor holds for the derivation of the present invention or acquired in the process of deriving the present invention, and can not necessarily be a known technology disclosed to the general public prior to the filing of the present invention.

한국등록특허 제10-0902848(고전압용 절연 게이트 양극성 트랜지스터 및 그 제조방법)Korean Patent No. 10-0902848 (Insulated Gate Bipolar Transistor for High Voltage and Method of Manufacturing the Same)

본 발명은 간이하며 저가의 공정으로 N 도전형 드리프트층과 P 도전형 컬렉터층 사이에 각각 상이한 도핑 피크(doping peak)를 가지는 복수의 필드 스톱층을 형성함으로써, 얇은 드리프트층을 가지더라도 우수한 내압 특성을 확보할 수 있는 전력 반도체 소자 및 그 제조 방법을 제공하기 위한 것이다. The present invention forms a plurality of field stop layers each having a different doping peak between a N-type drift layer and a P-type conductivity collector layer in a simple and inexpensive process, so that even when a thin drift layer is formed, And a method of manufacturing the power semiconductor device.

본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.Other objects of the present invention will become readily apparent from the following description.

본 발명의 일 측면에 따르면, 제1 도전형의 드리프트 층; 상기 드리프트 층의 이온 농도보다 상대적으로 큰 제1 피크 이온 농도를 가지도록 상기 드리프트 층의 하부에 형성되는 제1 도전형의 제1 필드 스톱층; 상기 제1 피크 이온 농도보다 상대적으로 큰 제2 피크 이온 농도를 가지도록 상기 제1 필드 스톱층의 하부에 형성되는 제1 도전형의 제2 필드 스톱층; 및 상기 제2 필드 스톱층의 하부에 형성되는 제2 도전형의 컬렉터 영역을 포함하는 전력 반도체 소자가 제공된다.According to an aspect of the present invention, there is provided a drift layer of a first conductivity type; A first field stop layer of a first conductivity type formed in a lower portion of the drift layer to have a first peak ion concentration that is relatively larger than an ion concentration of the drift layer; A second field stop layer of a first conductivity type formed below the first field stop layer to have a second peak ion concentration that is relatively larger than the first peak ion concentration; And a collector region of a second conductivity type formed under the second field stop layer.

상기 제1 필드 스톱층은 프로톤(proton) 조사 및 열처리에 의해 형성되고, 상기 제2 필드 스톱층은 제1 도전형의 이온 주입 및 열처리에 의해 형성될 수 있다.The first field stop layer may be formed by proton irradiation and heat treatment, and the second field stop layer may be formed by ion implantation and heat treatment of the first conductivity type.

상기 제1 피크 이온 농도는 1e15/cm3 이하인 임의의 값이고, 상기 제2 피크 이온 농도는 1e16/cm3 이상인 임의의 값일 수 있다.The first peak ion concentration is 1e 15 / cm 3 or less random value, the second peak ion concentration may be any less than 1e 16 / cm 3.

상기 제2 필드 스톱층은 상기 제1 필드 스톱층에 비해 상대적으로 얇은 두께를 가지도록 형성될 수 있다.The second field stop layer may be formed to have a relatively thin thickness as compared with the first field stop layer.

상기 드리프트 층은 항복전압에서의 공핍 영역 폭(Wpp, BV)의 3/4 이하인 임의의 두께를 가지도록 형성될 수 있다.The drift layer may be formed to have any thickness that is 3/4 or less of the depletion region width (Wpp, BV) at the breakdown voltage.

상기 컬렉터 영역은 상기 제2 필드 스톱층의 하부 영역 중 미리 지정된 일 영역에만 한정적으로 형성될 수도 있다.The collector region may be formed only in a predetermined region of the lower region of the second field stop layer.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features, and advantages will become apparent from the following drawings, claims, and detailed description of the invention.

본 발명의 실시예에 따르면, 간이하며 저가의 공정으로 N 도전형 드리프트층과 P 도전형 컬렉터층 사이에 각각 상이한 도핑 피크(doping peak)를 가지는 복수의 필드 스톱층을 형성함으로써, 얇은 드리프트층을 가지더라도 우수한 내압 특성을 확보할 수 있는 효과가 있다.According to embodiments of the present invention, by forming a plurality of field stop layers each having a different doping peak between the N conductive drift layer and the P conductive collector layer in a simple and inexpensive process, a thin drift layer It is possible to secure an excellent withstand voltage characteristic.

도 1은 종래기술에 따른 필드 스톱 IGBT의 단면 구성을 예시한 도면.
도 2는 도 1에 도시된 필드 스톱 IGBT의 도핑 농도 프로파일(Doping concentration profile)과 공핍 영역(Depletion region) 확장 상태를 예시한 도면.
도 3은 본 발명의 일 실시예에 따른 필드 스톱 IGBT의 단면 구성을 예시한 도면.
도 4는 도 3에 도시된 필드 스톱 IGBT의 도핑 농도 프로파일과 공핍 영역 확장 상태를 예시한 도면.
도 5는 본 발명의 일 실시예에 따른 필드 스톱 IGBT 제조 공정을 나타낸 순서도.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram illustrating a cross-sectional configuration of a field stop IGBT according to the prior art;
FIG. 2 illustrates a doping concentration profile and a depletion region expansion state of the field stop IGBT shown in FIG. 1; FIG.
3 is a diagram illustrating a cross-sectional configuration of a field-stop IGBT according to an embodiment of the present invention.
FIG. 4 illustrates a doping concentration profile and a depletion region expansion state of the field stop IGBT shown in FIG. 3; FIG.
5 is a flowchart illustrating a process for manufacturing a field stop IGBT according to an embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The present invention is capable of various modifications and various embodiments, and specific embodiments are illustrated in the drawings and described in detail in the detailed description. It is to be understood, however, that the invention is not to be limited to the specific embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.Where an element such as a layer, region or substrate is described as being "on" or "onto" another element, the element may be directly on top of another element or may extend directly over it , Or an intervening element may exist. On the other hand, if one element is referred to as being "directly on" another element or "directly onto" another element, there are no other intermediate elements. Also, when an element is described as being "connected" or "coupled" to another element, the element may be directly connected to or directly coupled to another element, or an intermediate intervening element may be present have. On the other hand, if one element is described as being "directly connected" or "directly coupled" to another element, there are no other intermediate elements.

"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.The terms "below" or "above" or "upper" or "lower" or "horizontal" or "lateral" Relative terms such as " vertical "may be used herein to describe a relationship to another element, layer or region of an element, layer or region, as shown in the figures. It should be understood that these terms are intended to encompass different orientations of the device in addition to the orientation depicted in the figures.

이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다. 다만, 본 명세서에서는 절연게이트 바이폴라 트랜지스터(IGBT)를 중심으로 설명하지만, 본 발명의 기술적 사상이 전력용 MOSFET 등 여러 형태의 반도체 소자에 동일 또는 유사하게 적용 및 확장될 수 있음은 당연하다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Although an insulating gate bipolar transistor (IGBT) is mainly described in the present specification, it is natural that the technical idea of the present invention can be applied to and extended to various types of semiconductor devices such as power MOSFETs.

도 1은 종래기술에 따른 필드 스톱 IGBT의 단면 구성을 예시한 도면이고, 도 2는 도 1에 도시된 필드 스톱 IGBT의 도핑 농도 프로파일(Doping concentration profile)과 공핍 영역(Depletion region) 확장 상태를 예시한 도면이다.FIG. 1 is a view illustrating a cross-sectional structure of a field stop IGBT according to the prior art. FIG. 2 illustrates a doping concentration profile and a depletion region expansion state of the field stop IGBT shown in FIG. Fig.

도 1을 참조하면, 필드 스톱 IGBT는 N형 반도체 기판에 형성된 N 도전형의 드리프트(N Drift) 영역의 상부에 P 도전형 웰(20)이 형성되고, P 도전형 웰(20) 내에 고농도의 불순물 영역인 복수의 N 도전형 웰(40)이 형성된다. 또한 P 도전형 웰(20) 내부에는 고농도의 P 도전형 이온 영역(30)이 더 형성될 수 있다. 1, the field-stop IGBT includes a P-type well 20 formed on an N-drift region formed on an N-type semiconductor substrate and a P- A plurality of N-conductivity-type wells 40 which are impurity regions are formed. In addition, a P conductive type ion region 30 having a high concentration can be further formed in the P conductive type well 20.

인접된 P 도전형 웰(20)과의 상부에는 게이트 산화막(51)이 형성되고, 게이트 산화막(51) 상부에는 게이트 폴리 전극(52)이 형성되며, 게이트 산화막(51) 및 게이트 폴리 전극(52)이 내부에 수납되도록 층간 절연막이 형성되고, 그 상부에 액티브 셀들이 내부에 포함되며 소스 영역인 N 도전형 웰(40)들과 전기적으로 연결되도록 에미터 금속 전극(70)이 형성된다. A gate oxide film 51 is formed on the upper part of the adjacent P conductive well 20 and a gate poly electrode 52 is formed on the gate oxide film 51. The gate oxide film 51 and the gate poly electrode 52 And an emitter metal electrode 70 is formed on the interlayer insulating film so that active cells are included therein and are electrically connected to N-type wells 40, which are source regions.

또한, 드리프트 영역의 하부에는 N 도전형의 필드 스톱층(90)이 형성되고, 필드 스톱층(90)의 하부에는 P 도전형의 컬렉터 영역(95)이 형성되며, 컬렉터 영역(95)의 하부에는 컬렉터 금속 전극(80)이 형성된다.A N conductive type field stop layer 90 is formed below the drift region and a P conductive type collector region 95 is formed below the field stop layer 90. A P conductive type collector region 95 is formed under the field stop layer 90, A collector metal electrode 80 is formed.

IGBT는 홀 캐리어(Hole carrier)에 의해 전류가 흐르는 소수 캐리어(minority carrier) 소자이다. 즉, 하부의 P형 컬렉터 영역(95)에서 주입되는 홀 전류가 낮은 이온 농도의 드리프트(N drift) 영역을 지나 이동하기 때문에, 순방향 동작시의 전력 소모를 감소시키기 위해 드리프트 영역의 길이를 최소화할 필요가 있다. An IGBT is a minority carrier element through which a current flows by a hole carrier. That is, since the hole current injected from the lower P-type collector region 95 moves past the drift region of low ion concentration, the length of the drift region is minimized to reduce the power consumption in the forward operation There is a need.

그러나 응용 회로에서 요구되는 항복 전압을 확보하기 위해서는 확장된 공핍 영역(Depletion region)이 컬렉터 영역(95)까지 도달되지 않도록 하기 위해, 충분한 두께의 드리프트 영역(N Drift)이 요구된다. 즉, 항복 전압의 확보를 위해 충분한 두께의 드리프트 영역이 필요하기 때문에, 순방향 전력 소모를 줄이는 데는 제약이 존재할 수 밖에 없다.However, in order to ensure the required breakdown voltage in the application circuit, a sufficient drift region (N Drift) is required to prevent the extended depletion region from reaching the collector region 95. That is, since a drift region having a sufficient thickness is required for securing the breakdown voltage, there is a limitation in reducing the forward power consumption.

이러한 제약을 극복하기 위하여 도 1에 도시된 바와 같이, 드리프트 영역의 이온 농도보다 높은 이온 농도의 N 도전형 영역인 필드 스톱층(90)이 컬렉터 영역(95)의 상부에 형성된 필드 스톱 IGBT가 이용되고 있다. 1, a field stop layer 90, which is an N-conduction type region having an ion concentration higher than the ion concentration of the drift region, is formed by using a field stop IGBT formed in the upper portion of the collector region 95 .

도시된 필드 스톱 IGBT인 경우, 역방향 전압이 인가될 때 확장되는 공핍 영역이 필드 스톱층(90)에 의해 블록킹(blocking)되기 때문에 비교적 작은 두께의 드리프트 영역만으로도 높은 항복 전압을 얻을 수 있어 개선된 순방향 동작 특성이 확보되는 장점이 있다.In the case of the illustrated field-stop IGBT, since the depletion region expanded when the reverse voltage is applied is blocked by the field stop layer 90, a high breakdown voltage can be obtained with only a relatively small-thickness drift region, There is an advantage that operation characteristics are ensured.

도 2는 필드 스톱 IGBT의 Y 방향 단면에서의 도핑 농도 프로파일(Doping concentration profile)과 공핍 영역(Depletion region) 확장 상태를 예시한 도면이다.2 is a diagram illustrating a doping concentration profile and a depletion region expansion state in the Y direction section of the field stop IGBT.

도 2에서 실선으로 도시된 바와 같이, P 도전형 웰(20), 드리프트 영역, 필드 스톱층(90), 컬렉터 영역(95) 등 각 구간에서 이온 농도의 변화를 가지게 되고드리프트 영역에 비해 필드 스톱층(90)이 높은 이온 농도를 가지도록 구성된다. 여기서, 필드 스톱층(90)은 드리프트 영역에 비해 상대적으로 높은 농도이며 소정의 두께를 가지도록 프로톤 (Proton) 조사 후 열처리(thermal annealing)에 의해 형성될 수 있다.As shown by the solid line in FIG. 2, the ion concentration is varied in each section such as P-type well 20, drift region, field stop layer 90, and collector region 95. As compared with the drift region, Layer 90 is configured to have a high ion concentration. The field stop layer 90 may be formed by thermal annealing after proton irradiation so as to have a relatively high concentration and a predetermined thickness as compared with the drift region.

전술한 구성에 의해 필드 스톱 IGBT는 역방향 전압이 인가될 때 확장되는 공핍 영역이 필드 스톱층(90)에 의해 블록킹될 수 있는 것이다. With the above-described configuration, the field stop IGBT is capable of blocking the depletion region extended when the reverse voltage is applied, by the field stop layer 90.

그러나 전압 Vce가 증가하게 되면 P 도전형 웰(20)과 드리프트 영역 사이에 형성된 공핍 영역이 필드 스톱층(90)까지 도달되고, 그 상태에서 지속적으로 전압 Vce가 증가되면 필드 스톱층(90) 내에 공핍 영역이 확대되고, 필드 스톱층(90)의 두께 이상으로 공핍 영역이 확장되면 펀치쓰루 항복 전압(Punch-through BV)이 발생되어 전류가 도통된다. 공핍 영역의 확장으로 인한 펀치쓰루 항복 전압 발생 상태는 도 2에 점선으로 도시된 바와 같다. However, when the voltage Vce is increased, the depletion region formed between the P-type well 20 and the drift region reaches the field stop layer 90, and when the voltage Vce is continuously increased in this state, When the depletion region expands and the depletion region expands beyond the thickness of the field stop layer 90, a punch-through breakdown voltage (Punch-through BV) is generated to conduct current. The punch-through breakdown voltage generation state due to the extension of the depletion region is shown by a dotted line in Fig.

공핍 영역이 필드 스톱층(90)의 두께 이상으로 확장되는 것을 방지하기 위해, 필드 스톱층(90)의 두께나 농도를 더 증가시키는 해결 방안을 고려해 볼 수 있다. 그러나 이러한 해결 방안은 필드 스톱 IGBT의 스위칭 및 스태틱 특성을 열화시키는 문제점이 있다. To prevent the depletion region from expanding beyond the thickness of the field stop layer 90, a solution to further increase the thickness or concentration of the field stop layer 90 may be considered. However, such a solution has a problem of deteriorating switching and static characteristics of the field stop IGBT.

또한 필드 스톱층(90)을 형성하기 위한 프로톤의 조사를 고농도로 실시하는 해결 방안도 고려해 볼 수 있으나, 이는 공정의 난이도와 제조 비용을 증가시키는 문제점이 있다. Also, a solution of conducting the proton irradiation for forming the field stop layer 90 at a high concentration may be considered, but this poses a problem of increasing the difficulty of the process and the manufacturing cost.

도 3은 본 발명의 일 실시예에 따른 필드 스톱 IGBT의 단면 구성을 예시한 도면이고, 도 4는 도 3에 도시된 필드 스톱 IGBT의 도핑 농도 프로파일과 공핍 영역 확장 상태를 예시한 도면이며, 도 5는 본 발명의 일 실시예에 따른 필드 스톱 IGBT 제조 공정을 나타낸 순서도이다FIG. 3 is a view illustrating a cross-sectional structure of a field-stop IGBT according to an embodiment of the present invention, FIG. 4 is a diagram illustrating a doping concentration profile and a depletion region expansion state of the field- 5 is a flowchart showing a process for manufacturing a field stop IGBT according to an embodiment of the present invention

도 3을 참조하면, 본 실시예에 따른 필드 스톱 IGBT는 드리프트 영역과 컬렉터 영역(95) 사이에 복수개의 필드 스톱층(310, 320)이 적층 형성된 구조를 가진다. Referring to FIG. 3, the field stop IGBT according to the present embodiment has a structure in which a plurality of field stop layers 310 and 320 are stacked between a drift region and a collector region 95.

제1 필드 스톱층(310)은 예를 들어 가벼운 질량으로 10um 이상의 깊이까지 주입될 수 있는 프로톤을 조사(照射)하여 형성될 수 있다. 제1 필드 스톱층(310)의 피크 이온 농도는 1e15/cm3 이하의 값으로 설정될 수 있다.The first field stop layer 310 may be formed, for example, by irradiating protons that can be implanted to a depth of at least 10 um with a light mass. A peak ion concentration in the first field stop layer 310 may be set to a value of 1e 15 / cm 3 or less.

이에 비해, 제2 필드 스톱층(320)은 프로톤에 비해 상대적으로 무거운 질량으로 상대적으로 얕은 깊이까지 주입되는 이온(예를 들어, 인(Phosphorus) 등)을 주입하여 형성될 수 있다. 제2 필드 스톱층(320)의 피크 이온 농도는 1e16/cm3 이상의 값으로 설정될 수 있으며, 제1 필드 스톱층(310)에 비해 상대적으로 얇은 두께로 형성할 수도 있다.In contrast, the second field stop layer 320 can be formed by implanting ions (e.g., phosphorus) that are implanted to a relatively shallow depth with a relatively heavy mass relative to the protons. The peak ion concentration of the second field stop layer 320 may be set to a value of 1e 16 / cm 3 or more and may be formed to be relatively thin compared to the first field stop layer 310.

즉, 도 4에 실선으로 예시된 바와 같이, 제2 필드 스톱층(320)의 피크 이온 농도가 제1 필드 스톱층(310)의 피크 이온 농도에 비해 상대적으로 높게 형성된다. That is, the peak ion concentration of the second field stop layer 320 is formed to be relatively higher than the peak ion concentration of the first field stop layer 310, as illustrated by the solid line in FIG.

이는, 제1 필드 스톱층(310)의 피크 이온 농도를 높게 형성하면 공핍 영역의 확장을 효과적으로 억제할 수 있을 것이나, 고농도의 제1 필드 스톱층(310)의 형성이 용이하지 않아 제1 필드 스톱층(310)의 두께를 늘려야 한다. This is because, if the peak ion concentration of the first field stop layer 310 is increased, the extension of the depletion region can be effectively suppressed. However, since the formation of the first field stop layer 310 of high concentration is not easy, The thickness of the layer 310 must be increased.

그러나, 제1 필드 스톱층(310)의 두께를 늘리는 경우 동일 두께의 칩인 경우, 드리프트 층이 두께가 얇아져 원하는 수준의 내압을 얻을 수 없는 문제점이 있기 때문이다. However, when the thickness of the first field stop layer 310 is increased, there is a problem that the thickness of the drift layer becomes thinner and a desired level of breakdown voltage can not be obtained in the case of a chip having the same thickness.

따라서, 제1 필드 스톱층(310)의 두께를 얇게 하는 대신, 제1 필드 스톱층(310)을 통과하는 전계 필드를 효과적으로 블로킹하기 위해 상대적으로 고농도의 제2 필드 스톱층(320)을 제1 필드 스톱층(310)과 컬렉터 영역(95)의 사이에 형성한다. Thus, instead of thinning the thickness of the first field stop layer 310, a relatively high concentration of the second field stop layer 320 may be applied to the first field stop layer 310 to effectively block the field field passing through the first field stop layer 310, Is formed between the field stop layer (310) and the collector region (95).

일 예로, 일반적인 전력 반도체 소자에서 브레이크다운(breakdown)을 야기하는 전계 필드(Electric Field)는 2x105V/cm인 것으로 설계 기준 수치로 제시되고 있으며, 이 경우 포아송(poisson) 방정식에 의해 해당 전계 필드를 블로킹하기 위한 총 전하량은 1e12/cm2이다. For example, an electric field that causes breakdown in a typical power semiconductor device is 2 x 10 5 V / cm and is presented as a design reference value. In this case, according to the Poisson equation, Lt; 12 > / cm < 2 & gt ;.

이를 참조할 때, 전술한 제1 및 제2 필드 스톱층(310, 320)의 이온 농도는 극단적인 경우에도 충분히 공핍 영역의 확장을 블로킹할 수 있는 수준임을 확인할 수 있다(도 4의 점선으로 도시된 사항 참조). Referring to this, it can be confirmed that the ion concentration of the first and second field stop layers 310 and 320 is sufficiently high enough to block expansion of the depletion region even in the extreme case (see the dotted line in Fig. 4 See also

전술한 바와 같이 제1 및 제2 필드 스톱층(310, 320)이 효과적으로 공핍 영역의 확장을 블로킹할 수 있으므로, 본 실시예에 따른 필드 스톱 IGBT는 드리프트층을 항복전압에서의 공핍 영역 폭(Wpp, BV)의 3/4 이하의 두께로 형성하여 스위칭 및 도전 손실(conduction loss)을 최소화할 수 있는 장점이 있다. As described above, since the first and second field stop layers 310 and 320 can effectively block expansion of the depletion region, the field stop IGBT according to the present embodiment can reduce the drift layer to the depletion region width Wpp , BV) of less than 3/4 of the thickness of the first and second electrodes, thereby minimizing switching and conduction losses.

도 5에는 본 실시예에 따른 필드 스톱 IGBT의 제조 공정이 예시되어 있다. 5 shows a manufacturing process of the field stop IGBT according to the present embodiment.

도 5를 참조하면, 단계 510에서 고농도의 제2 필드 스톱층(320)을 형성하기 위해 반도체 기판의 배면을 통해 N 도전형 이온(예를 들어 인(phosphrus) 등)이 소정의 깊이로 주입된다. 주입되는 N 도전형 이온은 형성될 제2 필드 스톱층(320)의 피크 이온 농도가 1e16/cm3 이상의 값을 가지도록 주입된다. Referring to FIG. 5, in step 510, N-conductive ions (e.g., phosphrus, etc.) are implanted through the backside of the semiconductor substrate to a predetermined depth to form a second field stop layer 320 of high concentration . The N conductive type ions to be implanted are implanted such that the peak ion concentration of the second field stop layer 320 to be formed has a value of 1e 16 / cm 3 or more.

단계 510 이전에 도 3에 도시된 상부 구조인 P 도전형 웰(20) 등을 형성하는 단계가 선행될 수 있으며, 반도체 기판을 소정의 두께로 그라인딩(grinding)하는 단계도 선행될 수 있다. 또한 도 3 등에는 플래너(Planar) 게이트 IGBT가 예시되었으나, 본 실시예가 트렌치(trench) 게이트 IGBT 등에 다양하게 적용될 수 있음은 당연하다.The step of forming the P conductive well 20 or the like, which is the upper structure shown in FIG. 3, may be preceded by the step of step 510, and the step of grinding the semiconductor substrate to a predetermined thickness may be preceded. Although a planar gate IGBT is illustrated in FIG. 3 and the like, it is natural that the present embodiment can be variously applied to a trench gate IGBT and the like.

단계 520에서 제2 필드 스톱층(320)의 하부(즉, 반도체 기판의 배면에 가까운 위치)에 P 도전형의 컬렉터 영역(95)을 형성하기 위해 반도체 기판의 배면을 통해 P 도전형 이온(예를 들어, Boron 등)이 소정의 깊이로 주입된다.In step 520, P conductive ions (e.g., P) are implanted through the backside of the semiconductor substrate to form a P conductive type collector region 95 below the second field stop layer 320 (i.e., close to the back surface of the semiconductor substrate) For example, Boron or the like is implanted to a predetermined depth.

이어서, 단계 510과 단계 520에서 각각 주입된 N 도전형 이온과 P 도전형 이온이 활성화되도록 하기 위해 제1 온도(예를 들어, 500도 이하)에서 열처리(annealing)가 실시된다(단계 530).Annealing is then performed at a first temperature (e.g., 500 degrees Celsius) (step 530) to activate the N and P conductivity ions implanted in step 510 and 520, respectively.

이어서, 단계 540에서 제2 필드 스톱층(320)의 상부(즉, 반도체 기판의 배면에서 먼 위치)에 제1 필드 스톱층(310)을 형성하기 위해 프로톤(proton) 조사가 실시되고, 단계 550에서 제1 필드 스톱층(310)의 형성을 위해 제2 온도(약 400도)에서 열처리(annealing)된다. 여기서, 열처리를 위한 제1 온도와 제2 온도는 동일한 온도로 설정될 수도 있다. Proton irradiation is then performed in step 540 to form a first field stop layer 310 on top of the second field stop layer 320 (i.e., away from the back surface of the semiconductor substrate), and step 550 Annealing is performed at a second temperature (about 400 degrees) for the formation of the first field stop layer 310. [ Here, the first temperature and the second temperature for the heat treatment may be set to the same temperature.

이어서, 단계 560에서 컬렉터 영역(95)의 하부에 컬렉터 금속 전극(80)이 형성된다.Then, in step 560, a collector metal electrode 80 is formed under the collector region 95.

이제까지 도 5를 참조하여 컬렉터 영역(95) 형성을 위한 이온 주입, 제2 필드 스톱층(320)의 형성을 위한 이온 주입 및 제1 필드 스톱층(310)의 형성을 위한 프로톤 조사의 순서로 실시되는 경우가 설명되었으나, 이온 주입이나 프로톤 주사의 순서는 이에 제한되지 않고 다양하게 변형될 수 있음은 당연하다.Referring to FIG. 5, ion implantation for forming the collector region 95, ion implantation for forming the second field stop layer 320, and proton irradiation for forming the first field stop layer 310 are performed in this order The order of the ion implantation and the proton injection is not limited thereto, but it is natural that the ion implantation and the proton implantation can be variously modified.

이제까지, 본 발명에 따른 전력 반도체 소자의 제조 방법을 예시적으로 설명하기 위하여 필드 스톱(field stop) 구조를 채택한 IGBT 제조 방법을 중심으로 설명하였으나, 본 발명이 필드 스톱 구조를 적용할 수 있는 다이오드나 모스 구동 사이리스터 등 다양한 반도체 소자에 동일 또는 유사하게 적용될 수 있음은 당연하다. 예를 들어, 박막(thin) 웨이퍼 제조 공정을 이용하여 다이오드를 제작하는 경우, 하부의 캐소드 영역의 N+ 도전형 영역까지 공핍층이 확장되는 것을 방지하기 위한 N 도전형 버퍼(buffer)의 형성 공정에서 본 발명에서 제시한 기술적 사상이 적용될 수 있다. In order to illustrate the method of manufacturing a power semiconductor device according to the present invention, a method of manufacturing an IGBT adopting a field stop structure has been described. However, the present invention is not limited to a diode or a field- It may be applied to various semiconductor devices such as a MOS-driven thyristor. For example, when a diode is fabricated using a thin wafer fabrication process, in a process of forming an N-type buffer to prevent the depletion layer from extending to the N + conductive region of the lower cathode region, The technical ideas proposed by the present invention can be applied.

이와 같이, 본 발명에 따른 전력 반도체 소자의 제조 방법은 반도체 기판의 배면을 통한 이온 주입 및 확산 공정에 의해 전극 영역(예를 들어, P형 컬렉터 영역)이 형성되고, 전극 영역과 상부의 셀 구조 사이의 임의의 위치에 N 도전형 이온의 고농도 영역(예를 들어, 필드 스톱층, N 도전형 버퍼 등)이 형성될 필요가 있는 전력 반도체 소자의 제조를 위해 제한없이 적용될 수 있다. As described above, in the method of manufacturing a power semiconductor device according to the present invention, an electrode region (for example, a P-type collector region) is formed by an ion implantation and diffusion process through the backside of a semiconductor substrate, (For example, a field stop layer, N-conductivity type buffer, etc.) of N-conductivity type ions need to be formed at arbitrary positions between the electrodes.

또한 본 발명에 따른 전력 반도체 소자의 제조 방법에 의해 제조된 전력 반도체 소자가 다이오드 원칩(Diode one chip) 구조의 IGBT(shorted anode)인 경우라면, 다이오드 구조의 형성을 위해 전술한 컬렉터 영역(95)이 국부적으로 형성될 수도 있다.In the case where the power semiconductor device fabricated by the method of manufacturing a power semiconductor device according to the present invention is an IGBT (shorted anode) having a diode one-chip structure, the collector region 95 described above for forming a diode structure, May be formed locally.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the following claims And changes may be made without departing from the spirit and scope of the invention.

20 : P 도전형 웰 30 : P 도전형 이온 영역
40 : N 도전형 웰 51 : 게이트 산화막
52 : 게이트 폴리 전극 70 : 에미터 금속 전극
80 : 컬렉터 금속 전극 90 : 필드 스톱층
95 : 컬렉터 영역 310 : 제1 필드 스톱층
320 : 제2 필드 스톱층
20: P conductivity type well 30: P conductivity type ion region
40: N conductivity type well 51: Gate oxide film
52: gate poly electrode 70: emitter metal electrode
80: collector metal electrode 90: field stop layer
95: collector region 310: first field stop layer
320: second field stop layer

Claims (6)

제1 도전형의 드리프트 층;
상기 드리프트 층의 이온 농도보다 상대적으로 큰 제1 피크 이온 농도를 가지도록 상기 드리프트 층의 하부에 형성되는 제1 도전형의 제1 필드 스톱층;
상기 제1 피크 이온 농도보다 상대적으로 큰 제2 피크 이온 농도를 가지도록 상기 제1 필드 스톱층의 바로 하부에 배치되도록 형성되는 제1 도전형의 제2 필드 스톱층; 및
상기 제2 필드 스톱층의 하부에 형성되는 제2 도전형의 컬렉터 영역을 포함하되,
상기 제1 필드 스톱층은 프로톤(proton)의 조사 및 열처리에 의해 형성되고, 상기 제2 필드 스톱층은 상기 프로톤에 비해 상대적으로 무거운 질량을 가지는 제1 도전형의 이온 주입 및 열처리에 의해 형성되며,
상기 제1 필드 스톱층의 형성을 위해 프로톤의 조사 및 열처리에 의해 형성된 이온 농도 피크 위치와 상기 제2 필드 스톱층의 형성을 위해 제1 도전형의 이온 주입 및 열처리에 의해 형성된 이온 농도 피크 위치가 서로 일치하지 않도록 각각 위치되며,
상기 제1 필드 스톱층은 에미터쪽으로 상대적으로 가파른 경사로 감소하고 컬렉터쪽으로 상대적으로 완만한 경사로 감소하는 이온 농도 분포를 가지고, 상기 제2 필드 스톱층은 에미터쪽으로 상대적으로 완만한 경사로 감소하고 컬렉터쪽으로 상대적으로 가파른 경사로 감소하는 이온 농도 분포를 가지는 것을 특징으로 하는 전력 반도체 소자.
A drift layer of a first conductivity type;
A first field stop layer of a first conductivity type formed in a lower portion of the drift layer to have a first peak ion concentration that is relatively larger than an ion concentration of the drift layer;
A second field stop layer of a first conductivity type formed to be disposed directly below the first field stop layer so as to have a second peak ion concentration that is relatively larger than the first peak ion concentration; And
And a collector region of a second conductivity type formed under the second field stop layer ,
The first field stop layer is formed by irradiation of proton and heat treatment, and the second field stop layer is formed by ion implantation and heat treatment of a first conductivity type having a mass relatively larger than that of the proton, ,
The ion concentration peak position formed by the irradiation and the heat treatment of the proton for forming the first field stop layer and the ion concentration peak position formed by the ion implantation and the heat treatment of the first conductivity type for forming the second field stop layer are Are positioned so that they do not coincide with each other,
Wherein the first field stop layer has an ion concentration distribution that decreases with a relatively steep slope towards the emitter and with a relatively gentle slope toward the collector and the second field stop layer has a relatively gentle slope toward the emitter and is directed toward the collector And has an ion concentration distribution decreasing at a relatively steep slope .
삭제delete 제1항에 있어서,
상기 제1 피크 이온 농도는 1e15/cm3 이하인 임의의 값이고, 상기 제2 피크 이온 농도는 1e16/cm3 이상인 임의의 값인 것을 특징으로 하는 전력 반도체 소자.
The method according to claim 1,
The first peak ion concentration is 1e 15 / cm 3 or less random value, the power semiconductor device of the second peak ion concentration is characterized in that any value greater than 1e 16 / cm 3.
제1항 또는 제3항에 있어서,
상기 제2 필드 스톱층은 상기 제1 필드 스톱층에 비해 상대적으로 얇은 두께를 가지도록 형성되는 것을 특징으로 하는 전력 반도체 소자.
The method according to claim 1 or 3,
Wherein the second field stop layer is formed to have a relatively thin thickness as compared to the first field stop layer.
제1항 또는 제3항에 있어서,
상기 드리프트 층은 항복전압에서의 공핍 영역 폭(Wpp, BV)의 3/4 이하인 임의의 두께를 가지도록 형성되는 것을 특징으로 하는 전력 반도체 소자.
The method according to claim 1 or 3,
Wherein the drift layer is formed to have an arbitrary thickness that is 3/4 or less of the depletion region width (Wpp, BV) at the breakdown voltage.
제1항에 있어서,
상기 컬렉터 영역은 상기 제2 필드 스톱층의 하부 영역 중 미리 지정된 일 영역에만 한정적으로 형성되는 것을 특징으로 하는 전력 반도체 소자.
The method according to claim 1,
Wherein the collector region is formed only in a predetermined region of the lower region of the second field stop layer.
KR1020170053555A 2017-04-26 2017-04-26 Power semiconductor device and manufacturing method thereof KR101928395B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170053555A KR101928395B1 (en) 2017-04-26 2017-04-26 Power semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170053555A KR101928395B1 (en) 2017-04-26 2017-04-26 Power semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20180119884A KR20180119884A (en) 2018-11-05
KR101928395B1 true KR101928395B1 (en) 2018-12-13

Family

ID=64329230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170053555A KR101928395B1 (en) 2017-04-26 2017-04-26 Power semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101928395B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013141181A1 (en) * 2012-03-23 2013-09-26 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
US20150200247A1 (en) * 2014-01-13 2015-07-16 Infineon Technologies Ag Bipolar Semiconductor Device and Method of Manufacturing Thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013141181A1 (en) * 2012-03-23 2013-09-26 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
US20150200247A1 (en) * 2014-01-13 2015-07-16 Infineon Technologies Ag Bipolar Semiconductor Device and Method of Manufacturing Thereof

Also Published As

Publication number Publication date
KR20180119884A (en) 2018-11-05

Similar Documents

Publication Publication Date Title
JP4791704B2 (en) Reverse conducting type semiconductor device and manufacturing method thereof
US7932583B2 (en) Reduced free-charge carrier lifetime device
JP5787853B2 (en) Power semiconductor device
JP6824135B2 (en) Semiconductor devices and their manufacturing methods
US6650001B2 (en) Lateral semiconductor device and vertical semiconductor device
US20150187877A1 (en) Power semiconductor device
CN108258039B (en) Conductivity modulated drain extension MOSFET
JP4904625B2 (en) Semiconductor device
KR20120140411A (en) Power semiconductor device and manufacturing method thereof
US11251177B2 (en) Semiconductor device
JP2019016804A (en) Semiconductor device
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
JP2002299623A (en) High breakdown voltage semiconductor device
US20150187922A1 (en) Power semiconductor device
KR101928395B1 (en) Power semiconductor device and manufacturing method thereof
KR20150069117A (en) Power semiconductor device
GB2612636A (en) Semiconductor device
CN109564939B (en) Semiconductor device with a plurality of semiconductor chips
KR101994728B1 (en) Power semiconductor device
US20190115423A1 (en) Insulated gate power devices with reduced carrier injection in termination area
JP2020039001A (en) Semiconductor device and method of manufacturing the same
EP2602826A1 (en) Insulated gate power semiconductor device and method for manufacturing such a device
KR20150076768A (en) Power semiconductor device
US20100301384A1 (en) Diode
KR20150031668A (en) Power semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right