KR101926360B1 - 멀티셀 어레이를 갖는 반도체 발광장치 - Google Patents

멀티셀 어레이를 갖는 반도체 발광장치 Download PDF

Info

Publication number
KR101926360B1
KR101926360B1 KR1020120053550A KR20120053550A KR101926360B1 KR 101926360 B1 KR101926360 B1 KR 101926360B1 KR 1020120053550 A KR1020120053550 A KR 1020120053550A KR 20120053550 A KR20120053550 A KR 20120053550A KR 101926360 B1 KR101926360 B1 KR 101926360B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrodes
emitting cells
cell
connection
Prior art date
Application number
KR1020120053550A
Other languages
English (en)
Other versions
KR20130101959A (ko
Inventor
임찬묵
이종호
조수현
이진현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to CN201310067410.3A priority Critical patent/CN103311420B/zh
Priority to US13/786,542 priority patent/US8957431B2/en
Publication of KR20130101959A publication Critical patent/KR20130101959A/ko
Application granted granted Critical
Publication of KR101926360B1 publication Critical patent/KR101926360B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

본 발명의 실시형태에 따른 반도체 발광장치는 기판; 상기 기판 상면에 위치하며, 각각 상기 기판 상면에 순차적으로 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 갖는 복수의 발광셀; 상기 발광셀 각각에 형성되며 서로 다른 극성을 지닌 복수의 제1 전극 및 복수의 제2 전극; 상기 발광셀에 형성된 복수의 제1 전극과 인접한 상기 발광셀에 형성된 복수의 제2 전극을 각각 직렬 연결하는 복수의 상호연결부; 및 상기 복수의 상호연결부와 상기 발광셀의 원하지 않는 접속이 방지되도록 상기 발광셀의 표면에 형성된 절연층;을 포함한다.

Description

멀티셀 어레이를 갖는 반도체 발광장치 {SEMICONDUCTOR LIGHT EMITTING DEVICE HAVING A MULTI-CELL ARRAY}
본 발명은 반도체 발광장치에 관한 것으로서, 특히, 복수의 발광셀이 배열된 구조를 갖는 반도체 발광장치에 관한 것이다.
일반적으로, 반도체 발광다이오드(LED)는 출력 및 효율이나 신뢰성 측면에서 광원으로서 유익한 장점을 가지므로, 디스플레이 장치의 백라이트뿐만 아니라, 다양한 조명장치를 위한 고출력, 고효율 광원으로서 적극적으로 연구 개발되고 있다.
이러한 반도체 발광다이오드(LED)는 인가된 전류에 의한 P-N 반도체 접합에서 전자와 정공이 서로 결합하는 것에 의해 광을 발하는 다이오드로서, 기존 광원에 비해 저전압, 저전류로 연속 발광이 가능하고 작은 전력으로 큰 효율을 낼 수 있는 이점을 갖는다. 일예로, 위와 같은 발광다이오드로는 질화갈륨(GaN)계 발광다이오드가 공지되어 있다. 질화갈륨계 발광다이오드는 예를 들면, 사파이어 또는 실리콘 등으로 이루어진 기판 상에서 GaN계로 이루어진 N형 반도체층, 활성 반도체층(또는, 발광층), P형 반도체층이 순서대로 형성된다.
일반적으로, N형 반도체층 위로 활성 반도체층 및 P형 반도체층의 일부가 식각 제거되고, 이에 의해, N형 반도체층의 일부는 외부로 노출된다. P형 반도체층의 상면에는 투명전극층이 형성되며, 그 투명전극층 위로는 전극 패드가 형성된다. 그리고, N형 반도체층의 노출영역 상에는 다른 전극패드가 형성된다. 위의 전극패드들을 통해 전류가 인가되면, 전류는 하나의 전극패드로부터 P형 반도체층, 활성 반도체층, N형 반도체층을 거쳐 N형 반도체층 상의 다른 전극패드로 흐른다.
이때, 투명전극층과 그 아래쪽에 존재하는 반도체층에는 결정 구조 상의 결함들(defects)이 존재하며, 이러한 결함들은 발광다이오드의 각 층에서 전류의 확산을 저해하게 된다. 또한 P 형 전극과 N 형 전극 간의 수많은 전류 이동 경로간의 도전 저항 값의 차이로 인해 전류의 균일한 확산이 어렵게 된다.
따라서 당 기술분야에서는 전류 확산효과를 향상시키는 반도체 발광장치가 요구된다.
본 발명의 일측면은 반도체 발광장치에 관한 것으로, 기판; 상기 기판 상면에 위치하며, 각각 상기 기판 상면에 순차적으로 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 갖는 복수의 발광셀; 상기 발광셀 각각에 형성되며 서로 다른 극성을 지닌 복수의 제1 전극 및 복수의 제2 전극; 상기 발광셀에 형성된 복수의 제1 전극과 인접한 상기 발광셀에 형성된 복수의 제2 전극을 각각 직렬 연결하는 복수의 상호연결부; 및 상기 복수의 상호연결부와 상기 발광셀의 원하지 않는 접속이 방지되도록 상기 발광셀의 표면에 형성된 절연층;을 포함한다.
직렬 연결된 상기 복수의 발광셀의 일단에 위치한 발광셀의 제1 전극에 연결된 제1 연결부와, 직렬 연결된 상기 복수의 발광셀의 타단에 위치한 발광셀의 제2 전극에 연결된 제2 연결부를 더 포함할 수 있다.
상기 복수의 발광셀은 각각 2 이상의 발광셀을 갖는 복수의 열로 배열되며,
상기 상호연결부는 상기 각 열의 일단에 위치한 발광셀의 상호연결부를 행방향을 따라 연결하도록 형성된 제3 연결부를 더 포함할 수 있다.
상기 발광셀에 형성된 복수의 제1 전극과 복수의 제2 전극은 서로 마주하도록 형성될 수 있다.
상기 제1 및 제2 연결부에 각각 연결되도록 형성된 적어도 하나의 제1 및 제2 본딩 패드를 더 포함할 수 있다.
상기 발광셀에 형성된 복수의 상기 제1 전극에 연결되는 인접한 상기 발광셀에 형성된 복수의 제2 전극은 상기 제1 전극과 서로 동일한 수 일 수 있다.
상기 발광셀에 형성된 복수의 제1 전극은 횡방향으로 일렬로 배치될 수 있다.
상기 발광셀에 형성된 복수의 제2 전극은 횡방향으로 일렬로 배치될 수 있다.
상기 발광셀에 형성된 복수의 제1 전극은 동일한 간격으로 배치될 수 있다.
상기 발광셀에 형성된 복수의 제2 전극은 동일한 간격으로 배치될 수 있다.
상기 각 열에 배치된 발광셀은 서로 동일한 수 일 수 있다.
본 발명의 다른 측면은 반도체 발광장치에 관한 것으로, 기판; 상기 기판 상면에 위치하며, 각각 상기 기판 상면에 순차적으로 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 갖는 복수의 발광셀; 상기 발광셀 각각에 형성되며 서로 다른 극성을 지닌 복수의 제1 전극 및 복수의 제2 전극; 상기 발광셀에 형성된 복수의 제1 전극을 연결하는 제1 접속부; 상기 발광셀에 형성된 복수의 제2 전극을 연결하는 제2 접속부; 상기 제1 접속부와 상기 제2 접속부를 직렬로 연결하는 상호접속부; 및 상기 복수의 상호접속부와 상기 발광셀의 원하지 않는 접속이 방지되도록 상기 발광셀의 표면에 형성된 절연층; 을 포함한다.
상기 복수의 발광셀은 각각 2 이상의 발광셀을 갖는 복수의 열로 배열되며,
상기 상호접속부는 상기 각 열의 일단에 위치한 발광셀의 상호접속부를 행방향을 따라 연결하도록 형성된 접속부연결선을 더 포함할 수 있다.
상기 발광셀에 형성된 복수의 제1 전극과 복수의 제2 전극은 서로 마주하도록 형성될 수 있다.
직렬 연결된 상기 복수의 발광셀의 일단에 위치한 발광셀의 제1 전극을 연결하는 제1 접속부와, 직렬 연결된 상기 복수의 발광셀의 타단에 위치한 발광셀의 제2 전극을 연결하는 제2 접속부에 각각 연결되도록 형성된 적어도 하나의 제1 및 제2 본딩 패드를 더 포함할 수 있다.
상기 발광셀에 형성된 복수의 상기 제1 전극에 연결되는 인접한 상기 발광셀에 형성된 복수의 제2 전극은 상기 제1 전극과 서로 동일한 수 일 수 있다.
상기 발광셀에 형성된 복수의 제1 전극은 횡방향으로 일렬로 배치될 수 있다.
상기 발광셀에 형성된 복수의 제2 전극은 횡방향으로 일렬로 배치될 수 있다.
상기 발광셀에 형성된 복수의 제1 전극은 동일한 간격으로 배치될 수 있다.
상기 발광셀에 형성된 복수의 제2 전극은 동일한 간격으로 배치될 수 있다.
상기 각 열에 배치된 발광셀은 서로 동일한 수 일수 있다.
상기 복수의 발광셀은 하나의 행 또는 하나의 열로 배열되는 것을 특징으로 한다.
본 발명에 의하면 발광소자의 균일한 전류 확산을 위해 최적의 전극 설계를 하여 발광소자의 광 추출 효율 및 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 멀티셀 어레이 반도체 발광장치를 나타내는 상부 평면도이다.
도 2는 도 1에 도시된 발광장치에 구현된 멀티셀 어레이의 등가회로도이다.
도 3는 도 1에 도시된 발광장치의 셀간의 연결을 설명하기 위한 부분, 즉 A-A'를 절개하여 본 측단면도이다.
도 4는 본 발명의 제2 실시형태에 따른 멀티셀 어레이 반도체 발광장치를 나타내는 상부 평면도이다.
도 5는 도 4에 도시된 발광장치의 셀간의 연결을 설명하기 위한 부분, 즉 B-B'를 절개하여 본 측단면도이다.
도 6은 본 발명의 제3 실시형태에 따른 멀티셀 어레이 반도체 발광장치를 나타내는 상부 평면도이다.
도 7는 도 6에 도시된 발광장치에 구현된 멀티셀 어레이의 등가회로도이다.
도 8는 도 7에 도시된 발광장치의 셀간의 연결을 설명하기 위한 부분, 즉 D-D'를 절개하여 본 측단면도이다.
본 발명의 실시형태에 따른 반도체 발광장치에 관한 사항을 도면을 참조하여 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시예로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다.
따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위하여 과장될 수 있으며, 도면 상에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 참조부호를 사용할 것이다.
도 1은 본 발명의 제1 실시형태에 따른 멀티셀 어레이 반도체 발광장치를 나타내는 상부 평면도이며, 도 2는 도 1에 도시된 발광장치에 구현된 멀티셀 어레이의 등가회로도이다. 도 3는 도 1에 도시된 발광장치의 셀간의 연결을 설명하기 위한 부분, 즉 A-A'절개하여 본 측단면도이다.
도 1에 도시된 바와 같이, 본 실시형태에 따른 반도체 발광장치(10)는, 기판(11)과, 상기 기판(11) 상면에 3×2로 배열된 복수의 발광셀(C)을 포함한다.
본 명세서에서 사용되는 "발광셀"이라는 용어는, 다른 셀과 구별되는 활성층영역을 갖는 반도체 다층막 부분을 말한다.
상기 복수의 발광셀(C)은 도 3에 도시된 바와 같이, 상기 기판(11) 상면에 순차적으로 형성된 제1 도전형 반도체층(12a), 활성층(12c) 및 제2 도전형 반도체층(12b)을 갖는 반도체 다층막(12)을 분리하여 얻어질 수 있다.
본 실시형태에서 사용된 셀 분리공정은 반도체 다층막(12)을 완전 제거하여 기판(11) 표면을 노출시키는 완전분리(아이솔레이션 공정)로 진행된 형태로 예시되어 있다. 또한, 부분분리(메사에칭 공정)를 통해 제1 도전형 반도체층(12a)은 노출된 영역을 가질 수 있다.
즉 도 1 및 도 3에 도시된 바와 같이, 상기 각 발광셀(C)은 메사에칭에 의해 제1 도전형 반도체층(12a)이 부분적으로 노출된 영역을 갖는다.
그리고 상기 제2 도전형 반도체층(12b) 상면에는 투명전극(13)이 형성될 수 있다. 여기서, 상기 투명전극(13)은 ITO 또는 ZnO와 같은 투명 전도성 물질로 이루어진 투명전극일 수 있다.
상기 각 셀에 제1 도전형 반도체층(12a)과 투명전극(13)에 각각 접속된 제1 전극(14a) 및 제2 전극(14b)을 형성할 수 있다.
본 실시형태에서는, 상기 제1 및 제2 전극(14a, 14b)을 전류분산을 도모하기 위하여 각 셀에 각각 다수개 형성한다. 여기서, 각 셀에 형성된 상기 다수개의 제1 전극(14a)은 일렬로 배열되어 일정한 간격을 갖도록 형성될 수 있으며, 또한 각 셀에 형성된 상기 다수개의 제2 전극(14b)은 일렬로 배열되어 일정한 간격을 갖도록 형성될 수 있다.
또한 각 셀에 형성된 상기 다수개의 제1 및 제2 전극(14a, 14b)은 서로 마주하도록 배열될 수 있다.
본 실시형태에 채용된 발광셀(C)의 연결은 도 2에 도시된 등가회로와 같이, 일 라인을 형성하도록 서로 직렬 연결된 형태로 예시되어 있다.
이러한 직렬 연결을 위해서 인접한 발광셀(C)의 반대 극성의 전극을 각각 서로 연결하는 다수의 상호연결부(16)가 인접한 발광셀(C)의 각각의 전극 사이에 형성될 수 있다.
즉 도 1에 도시된 바와 같이, 상기 상호연결부(16)는 인접한 발광셀(C1, C2, C3)의 반대 극성의 다수의 전극을 각각 접속시킴으로써 직렬 연결을 실현할 수 있다.
구체적으로 도 1에 도시된 바와 같이, 일 발광셀(C1)의 제1 전극(14a)과 인접한 다른 발광셀(C2)의 제2 전극(14b)이 상호연결부(16)를 이용하여 연결될 수 있다. 또한, 도시된 바와 같이, 발광셀(C)에 형성된 전극의 보다 용이한 연결을 위해서 각 발광셀(C)의 전극은 다른 극성의 전극 위치가 서로 마주하도록 형성될 수 있다.
또한, 해당 발광셀(C)의 원하지 않는 영역과 접속을 방지하기 위해서 발광셀(C)의 측면에 절연층(15)이 형성될 수 있다. 이러한 절연층(15)은 도시된 바와 같이, 각 발광셀(C)의 측면에 거의 전체적으로 제공되는 페시베이션층으로 사용될 수 있다. 다만, 도 1에서는 각 발광셀에 형성된 다수개의 전극, 상호연결부 및 투명전극의 위치 관계를 명확히 하고자 상기 절연층(15)의 도시는 생략하였다.
일 라인의 양단에 위치한 발광셀(C1, C6)에는 해당 극성 전극과 연결되도록 각각 제1 및 제2 본딩패드(19a, 19b)가 형성될 수 있다.
구체적으로, 일 라인의 양단에 위치한 발광셀(C1, C6)의 다수의 전극은 제1 및 제2 연결부(18a, 18b)에 의하여 각각 제1 및 제2 본딩패드(19a, 19b)에 연결된다.
상기 제1 및 제2 본딩패드(19a, 19b)는 도 1에 도시된 바와 같이, 일 라인의 양단에 위치한 발광셀(C1, C6)에서 각각 제1 및 제2 전극이 형성될 위치에 형성될 수도 있다. 또한 도시하지는 않았지만, 양단에 위치한 발광셀(C1, C6)의 제1 및 제2 전극은 동일한 수로 서로 마주하도록 형성되고, 상기 제1 및 제2 본딩패드(19a, 19b)는 상기 제1 및 제2 전극과 다른 행에 위치하여 제1 및 제2 연결부(18a, 18b)에 의하여 상기 제1 및 제2 전극에 연결되도록 형성될 수도 있다.
여기서 상기 제1 및 제2 본딩패드(19a, 19b)는 상기 제1 및 제2 연결부(18a, 18b) 및 상기 상호연결부(16)와 다른 금속으로 형성될 수 있다. 예를 들어, 본딩패드(19a, 19b)는 Cr/Au와 같은 통상의 금속층으로 구성될 수 있으며, 배선을 위한 제1 및 제2 연결부(18a, 18b) 및 상호연결부(16)는 반사율이 우수하면서 전도성이 좋은 Al, Ag와 같은 금속으로 형성할 수 있다.
하지만, 이와 달리, 상기 본딩패드와 상기 연결부 및 상기 상호연결부는 하나의 금속패턴형성공정을 이용하여 형성될 수도 있다.
즉, 제1 및 제2 본딩패드(19a, 19b)와 상기 제1 및 제2 연결부(18a, 18b) 및 상기 상호연결부(16)를 모두 동일한 금속으로 형성할 수 있다. 이러한 금속으로는 예를 들어 Cr/Au일 수 있다.
그리고 복수의 발광셀(C) 중 각 열의 마지막 발광셀(C3, C4)은 각 발광셀(C3, C4)의 상호연결부(16)를 행방향으로 연결하는 제3 연결부(18c)로 연결될 수 있다.
이와 같이 각 셀에 다수개의 전극을 형성하면, 전류 확산을 원활하게 하는 효과가 있으며, 그에 따라 발광소자의 광 추출 효율 및 신뢰성을 향상시킬 수 있다.
본 실시형태에 따른 발광셀의 다수의 전극과, 인접한 발광셀의 다수의 전극을 각각 직접 직렬 연결한 방법과 달리, 반도체 발광장치는 각 발광셀에 형성된 동일한 극성의 다수의 전극을 하나의 제1 접속부(48a)로 연결하고, 인접한 발광셀에 형성된 다른 극성의 제2 접속부(48b)와 상호접속부(46)로 직렬 연결하는 방식으로 구현될 수 있다. 이러한 실시형태는 도 4 내지 도 5를 참조하여 설명될 수 있다.
도 4는 본 발명의 제2 실시형태에 따른 멀티셀 어레이 반도체 발광장치를 나타내는 상부 평면도이며, 도 5는 도 4에 도시된 발광장치의 셀간의 연결을 설명하기 위한 부분, 즉 B-B'를 절개하여 본 측단면도이다.
본 발명의 제2 실시형태에 따른 반도체 발광장치(40)에서, 복수의 발광셀(C)은 도 4 및 도 5에 도시된 바와 같이, 상기 기판(41) 상면에 순차적으로 형성된 제1 도전형 반도체층(42a), 활성층(42c) 및 제2 도전형 반도체층(42b)을 갖는 반도체 다층막(42)을 분리하여 얻어질 수 있다. 본 실시형태에서 사용된 분리공정은 반도체 다층막(42)에 제1 도전형 반도체층을 노출시키도록 메사에칭 공정이 진행된 형태로 예시되어 있다.
본 실시형태에서, 각 셀(C)에 상기 노출된 제1 도전형 반도체층(42a)과 투명전극(43)에 각각 접속된 제1 전극(44a) 및 제2 전극(44b)을 형성할 수 있다.
또한 도 4에 도시된 바와 같이, 각 발광셀에 형성된 다수의 전극을 동일한 극성의 전극끼리 연결하기 위하여 각 전극에 각각 제1 및 제2 접속부(48a, 48b)가 형성되어 있다. 그리고 하나의 발광셀(C1)의 제1 접속부(48a)는 인접한 발광셀(C2)의 제2 접속부(48b)에 상호접속부(46)에 의하여 연결될 수 있다.
상기 상호접속부(46)는 인접한 발광셀(C1, C2, C3)의 반대 극성을 가지며, 각 발광셀(C) 내에서 다수의 전극을 연결하는 제1 및 제2 접속부(48a, 48b)를 각각 연결시킴으로써 직렬 연결을 실현할 수 있다.
구체적으로 도 4에 도시된 바와 같이, 일 발광셀(C1)의 제1 접속부(48a)와 인접한 다른 발광셀(C2)의 제2 접속부(48b)가 상호접속부(46)를 이용하여 연결될 수 있다.
또한 제1 및 제2 접속부(48a, 48b)와 상호접속부(46)가 상기 발광셀의 원하지 않는 부분과 접속되는 것을 방지하기 위해서 셀 표면에 절연층(45)이 형성될 수 있다. 다만, 도 4에서는 각 발광셀(C) 에 형성된 다수개의 전극, 상호연결부 및 투명전극의 위치 관계를 명확히 하고자 상기 절연층(45)의 도시는 생략하였다.
또한, 일 라인의 양단에 위치한 발광셀(C1, C6)에는 해당 극성 전극과 연결되도록 각각 제1 및 제2 본딩패드(49a, 49b)가 형성될 수 있다. 구체적으로, 일 라인의 양단에 위치한 발광셀(C1, C6)의 다수의 전극은 제1 및 제2 접속부(48a, 48b) 에 의하여 각각 제1 및 제2 본딩패드(49a, 49b)에 연결된다.
상기 제1 및 제2 본딩패드(49a, 49b)는 도 4에 도시된 바와 같이, 일 라인의 양단에 위치한 발광셀(C1, C6)에서 각각 제1 및 제2 전극이 형성될 위치에 형성될 수도 있다. 또한 도시하지는 않았지만, 양단에 위치한 발광셀(C1, C6)의 제1 및 제2 전극은 동일한 수로 서로 마주하도록 형성되고, 상기 제1 및 제2 본딩패드(49a, 49b)는 상기 제1 및 제2 전극과 다른 행에 위치하여 제1 및 제2 접속부(48a, 48b) 에 의하여 상기 제1 및 제2 전극에 연결되도록 형성될 수도 있다.
상기 제1 및 제2 본딩패드(49a, 49b)는 상기 제1 및 제2 접속부(48a, 48b) 및 상기 상호접속부(46)와 다른 금속으로 형성될 수 있다. 예를 들어, 본딩패드(49a, 49b)는 Cr/Au와 같은 통상의 금속층으로 구성될 수 있으며, 배선을 위한 제1 및 제2 접속부(48a, 48b)와 상호접속부(46)는 반사율이 우수하면서 전도성이 좋은 Al, Ag와 같은 금속으로 형성할 수 있다.
하지만, 이와 달리, 상기 본딩패드와 상기 접속부 및 상호 접속부는 하나의 금속패턴형성공정을 이용하여 형성될 수도 있다.
즉, 제1 및 제2 본딩패드(49a, 49b)와 상기 제1 및 제2 접속부(48a, 48b) 및 상기 상호접속부(46)를 모두 동일한 금속으로 형성할 수 있다. 이러한 금속으로는 예를 들어 Cr/Au일 수 있다.
그리고 복수의 발광셀(C) 중 각 열의 마지막 발광셀(C3, C4)은 각 발광셀(C3, C4)의 상호접속부(46)을 연결하는 접속부연결선(50)으로 연결되어 있다.
이와 같이 각 셀에 다수개의 전극을 형성하면 전류 확산을 원활하게 하는 효과가 있으며, 그에 따라 발광소자의 광 추출 효율 및 신뢰성을 향상시킬 수 있다.
도 6은 본 발명의 제3 실시형태에 따른 멀티셀 어레이 반도체 발광장치를 나타내는 상부 평면도이며, 도 7는 도 6에 도시된 발광장치에 구현된 멀티셀 어레이의 등가회로도이다. 도 8는 도 7에 도시된 발광장치의 셀간의 연결을 설명하기 위한 부분, 즉 D-D'를 절개하여 본 측단면도이다.
본 발명의 제3 실시예는 본 발명의 제1 실시예와 기본적인 구성은 동일하며, 다만 발광셀(C)의 장축의 길이를 기판의 가로 또는 세로 길이와 유사하게 형성하여, 멀티셀의 행 또는 열이 하나가 되도록 형성하는 점이 다르다.
도 6에 도시된 바와 같이, 본 실시형태에 따른 반도체 발광장치(60)는, 기판(61)과, 상기 기판(61) 상면에 6×1로 배열된 복수의 발광셀(C)을 포함한다.
상기 복수의 발광셀(C)은 도 8에 도시된 바와 같이, 상기 기판(61) 상면에 순차적으로 형성된 제1 도전형 반도체층(62a), 활성층(62c) 및 제2 도전형 반도체층(62b)을 갖는 반도체 다층막(62)을 분리하여 얻어질 수 있다. 상기 제2 도전형 반도체층(62b) 상면에는 투명전극(63)이 형성될 수 있다. 상기 각 셀에 제1 도전형 반도체층(62a)과 투명전극(63)에 각각 접속된 제1 전극(64a) 및 제2 전극(64b)을 형성할 수 있다.
본 실시형태에 채용된 발광셀(C)의 연결은 도 7에 도시된 등가회로와 같이, 일 라인을 형성하도록 서로 직렬 연결된다.
구체적으로 도 6에 도시된 바와 같이, 일 발광셀(C1)의 제1 전극(64a)과 인접한 다른 발광셀(C2)의 제2 전극(64b)이 상호연결부(66)를 이용하여 연결될 수 있다.
또한, 해당 발광셀(C)의 원하지 않는 영역과 접속을 방지하기 위해서 발광셀(C)의 측면에 절연층(65)이 형성될 수 있다. 상기 절연층(65)의 도시는 생략하였다.
멀티셀의 양단에 위치한 발광셀(C1, C6)에는 해당 극성 전극과 연결되도록 각각 제1 및 제2 본딩패드(69a, 69b)가 형성될 수 있다.
구체적으로, 멀티셀의 양단에 위치한 발광셀(C1, C6)의 다수의 전극은 제1 및 제2 연결부(68a, 68b)에 의하여 각각 제1 및 제2 본딩패드(69a, 69b)에 연결된다.
상기 제1 및 제2 본딩패드(69a, 69b)는 도 6에 도시된 바와 같이, 멀티셀의 양단에 위치한 발광셀(C1, C6)에서 각각 제1 및 제2 전극이 형성될 위치에 형성될 수도 있다. 또한 도 6에 도시된 바와 같이 상기 제1 및 제2 본딩패드(69a, 69b)는 제1 및 제2 전극이 형성될 위치 중 중앙부위에 위치할 수 있다.
본 발명의 제3 실시예와 같이 발광셀(C)의 장축의 길이를 기판의 가로 또는 세로 길이와 유사하게 형성하여, 멀티셀의 행 또는 열이 하나가 되도록 형성하면, 각 발광셀(C)에서 제1 및 제2 전극간의 거리가 최소화 되어 발광장치의 동작전압이 개선될 수 있는 효과가 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
10, 40, 60... 발광소자 11, 41, 61... 기판
12, 42, 62... 반도체 다층막 13, 43, 63... 투명전극
14a, 44a, 64a... 전극 14b, 44b, 64b... 전극
15, 45, 65... 절연층 16, 66... 상호연결부
18a, 68a...제1 연결부 18b, 68b...제2 연결부
19a, 49a, 69a...제1 본딩패드 19b, 49b, 69b...제2 본딩패드
46...상호접속부 48a...제1 접속부
48b...제2 접속부 50...접속부연결선

Claims (22)

  1. 기판;
    상기 기판 상면에 위치하며, 각각 상기 기판 상면에 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 갖는 복수의 발광셀;
    상기 발광셀 각각에 형성되며 서로 다른 극성을 지닌 복수의 제1 전극 및 복수의 제2 전극;
    상기 발광셀 각각에 형성된 복수의 제1 전극을 연결하는 제1 접속부;
    상기 발광셀 각각에 형성된 복수의 제2 전극을 연결하는 제2 접속부;
    인접한 발광셀의 제1 접속부와 제2 접속부를 직렬로 연결하는 상호접속부; 및
    상기 상호접속부와 상기 발광셀의 원하지 않는 접속이 방지되도록 상기 발광셀의 표면에 형성된 절연층;을 포함하는 반도체 발광장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 복수의 발광셀은 각각 2 이상의 발광셀을 갖는 복수의 열로 배열되며,
    상기 각 열의 일단에 위치한 발광셀의 제1 접속부 또는 제2 접속부를 행방향을 따라 연결하도록 형성된 접속부 연결선을 더 포함하는 것을 특징으로 하는 반도체 발광장치.
  4. 제1항에 있어서,
    상기 발광셀에 형성된 복수의 제1 전극과 복수의 제2 전극은 서로 마주하도록 형성된 것을 특징으로 반도체 발광장치.
  5. 삭제
  6. 제1항에 있어서,
    상기 발광셀에 형성된 복수의 상기 제1 전극에 연결되는 인접한 상기 발광셀에 형성된 복수의 제2 전극은 상기 제1 전극과 서로 동일한 수인 것을 특징으로 하는 반도체 발광장치.
  7. 제1항에 있어서,
    상기 발광셀에 형성된 복수의 제1 전극 및 복수의 제2 전극 중 적어도 하나는 횡방향으로 일렬로 배치되는 것을 특징으로 하는 반도체 발광장치.
  8. 제1항에 있어서,
    상기 발광셀에 형성된 복수의 제1 전극 및 복수의 제2 전극 중 적어도 하나는 동일한 간격으로 배치되는 것을 특징으로 하는 반도체 발광장치.
  9. 삭제
  10. 제1항에 있어서,
    직렬 연결된 상기 복수의 발광셀의 일단에 위치한 발광셀의 제1 전극을 연결하는 제1 접속부와, 직렬 연결된 상기 복수의 발광셀의 타단에 위치한 발광셀의 제2 전극을 연결하는 제2 접속부에 각각 연결되도록 형성된 적어도 하나의 제1 및 제2 본딩 패드를 더 포함하는 것을 특징으로 하는 반도체 발광장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020120053550A 2012-03-06 2012-05-21 멀티셀 어레이를 갖는 반도체 발광장치 KR101926360B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310067410.3A CN103311420B (zh) 2012-03-06 2013-03-04 具有多单元阵列的半导体发光器件
US13/786,542 US8957431B2 (en) 2012-03-06 2013-03-06 Semiconductor light emitting device having multi-cell array

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120022890 2012-03-06
KR20120022890 2012-03-06

Publications (2)

Publication Number Publication Date
KR20130101959A KR20130101959A (ko) 2013-09-16
KR101926360B1 true KR101926360B1 (ko) 2018-12-07

Family

ID=49451926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120053550A KR101926360B1 (ko) 2012-03-06 2012-05-21 멀티셀 어레이를 갖는 반도체 발광장치

Country Status (1)

Country Link
KR (1) KR101926360B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652864B1 (ko) * 2005-12-16 2006-12-04 서울옵토디바이스주식회사 개선된 투명전극 구조체를 갖는 교류용 발광 다이오드

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652864B1 (ko) * 2005-12-16 2006-12-04 서울옵토디바이스주식회사 개선된 투명전극 구조체를 갖는 교류용 발광 다이오드

Also Published As

Publication number Publication date
KR20130101959A (ko) 2013-09-16

Similar Documents

Publication Publication Date Title
US9985184B2 (en) Optoelectronic device
US8952397B2 (en) AC light emitting diode and method for fabricating the same
CN102315353B (zh) 一种倒装集成发光二极管及其制备方法
US8598617B2 (en) Methods of fabricating light emitting diode packages
US9123623B2 (en) Semiconductor light emitting device having multi-cell array and method of manufacturing the same
CN107924969B (zh) 发光器件
TW201037866A (en) Semiconductor and method for forming the same and flip-chip light emitting diode package structure
CN107256877A (zh) 发光二极管
KR20010088929A (ko) AlGaInN계 반도체 LED 소자 및 그 제조 방법
CN103311420B (zh) 具有多单元阵列的半导体发光器件
KR20070023950A (ko) 다수의 셀이 결합된 발광 소자
JP2014107369A (ja) 半導体発光装置
US20140091351A1 (en) Light emitting diode chip
KR101926360B1 (ko) 멀티셀 어레이를 갖는 반도체 발광장치
TWI532215B (zh) 發光二極體元件
CN112447892A (zh) 发光元件及其制造方法
KR20080106459A (ko) 반도체 발광 장치
KR20120124640A (ko) 발광 다이오드
KR20160143431A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR101603773B1 (ko) 복수개의 발광셀들을 갖는 발광 다이오드
KR20090087374A (ko) 발광 다이오드 및 이를 이용한 패키지
TWI555241B (zh) A light emitting diode array structure
KR20070087726A (ko) 행렬로 배치된 발광셀들을 갖는 발광 다이오드 및 그제조방법
JP2016100487A (ja) 発光装置
KR20150038891A (ko) 고효율 발광 다이오드

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant