KR101922109B1 - 기억 장치 테스트 시스템 - Google Patents

기억 장치 테스트 시스템 Download PDF

Info

Publication number
KR101922109B1
KR101922109B1 KR1020120078389A KR20120078389A KR101922109B1 KR 101922109 B1 KR101922109 B1 KR 101922109B1 KR 1020120078389 A KR1020120078389 A KR 1020120078389A KR 20120078389 A KR20120078389 A KR 20120078389A KR 101922109 B1 KR101922109 B1 KR 101922109B1
Authority
KR
South Korea
Prior art keywords
storage device
plug
plugging
control unit
test
Prior art date
Application number
KR1020120078389A
Other languages
English (en)
Other versions
KR20140011685A (ko
Inventor
방광규
문민권
서일도
오유현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120078389A priority Critical patent/KR101922109B1/ko
Priority to US13/941,669 priority patent/US9372225B2/en
Publication of KR20140011685A publication Critical patent/KR20140011685A/ko
Application granted granted Critical
Publication of KR101922109B1 publication Critical patent/KR101922109B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 기억 장치 테스트 시스템에 관한 것으로서, 더욱 구체적으로는 기억 장치를 장착할 수 있도록 구성된 기억 장치 장착부; 상기 기억 장치와 테스트 신호를 송수신할 수 있도록 구성된 테스트 제어부; 상기 테스트 제어부와 전기적으로 연결되고 상기 기억 장치 장착부에 장착되는 기억 장치와 결합될 수 있는 인터페이스 플러그; 및 상기 인터페이스 플러그와 상기 기억 장치 장착부의 상대적인 위치를 제어할 수 있는 플러깅(plugging) 구동부를 포함하는 기억 장치 테스트 시스템에 관한 것이다. 본 발명의 기억 장치 테스트 시스템을 이용하면 실제 고객들의 사용 중에 발생할 수 있는 불량 요인들을 거의 빠짐 없이 편리하게 검출할 수 있는 효과가 있다.

Description

기억 장치 테스트 시스템 {Storage device test system}
본 발명 개념은 기억 장치 테스트 시스템에 관한 것으로서, 더욱 구체적으로는 기억 장치의 실제 사용 중에 발생할 수 있는 불량 요인을 정밀하게 포착해 낼 수 있는 기억 장치 테스트 시스템에 관한 것이다.
메모리 카드, 하드디스크 드라이브, 솔리드 스테이트 드라이브(solid state drive, SSD) 등과 같은 기억 장치를 개발하는 과정에서 불량 요인들을 가급적 많이 발굴하고 그에 맞는 해결 방안을 도출해 내는 것은 제품의 성공을 위해 매우 중요하다. 그런데, 제품 개발이 완성도를 높여감에 따라, 발생가능한 불량을 재현할 가능성이 점점 낮아지기 때문에 실제로 발생 가능한 불량요인을 발견하기는 점점 더 어려워지는 문제점이 있다.
본 발명 개념이 이루고자 하는 과제는 실제 사용 중에 발생할 수 있는 불량 요인을 정밀하게 포착해 낼 수 있는 기억 장치 테스트 시스템을 제공하는 것이다.
본 발명 개념의 일 실시예는 상기 기술적 과제를 이루기 위하여, 기억 장치를 장착할 수 있도록 구성된 기억 장치 장착부; 상기 기억 장치와 테스트 신호를 송수신할 수 있도록 구성된 테스트 제어부; 상기 테스트 제어부와 전기적으로 연결되고 상기 기억 장치 장착부에 장착되는 기억 장치와 결합될 수 있는 인터페이스 플러그; 및 상기 인터페이스 플러그와 상기 기억 장치 장착부의 상대적인 위치를 제어할 수 있는 플러깅(plugging) 구동부를 포함하는 기억 장치 테스트 시스템을 제공한다.
이 때, 상기 플러깅 구동부는 상기 인터페이스 플러그가 상기 기억 장치와 결합되도록 상기 인터페이스 플러그, 상기 기억 장치 장착부, 또는 이들 둘 모두의 위치를 제어할 수 있도록 구성될 수 있다. 특히, 상기 플러깅 구동부는, 플러깅 제어부; 및 상기 플러깅 제어부의 제어 신호에 따라 상기 인터페이스 플러그의 플러그-인 및 플러그-아웃을 제어할 수 있는 플러깅 액츄에이터를 포함할 수 있다. 또, 상기 플러깅 제어부와 상기 테스트 제어부는 동일한 컴퓨터 시스템 내에 구현되게 할 수 있다.
또, 상기 플러깅 제어부는 상기 인터페이스 플러그의 플러그-인, 플러그-아웃, 또는 이들 둘 모두의 속도 및/또는 시간을 설정할 수 있도록 구성될 수 있다.
또, 상기 플러깅 제어부는 상기 인터페이스 플러그의 플러그-인과 그에 후속되는 플러그-아웃 사이의 시간 간격, 플러그-아웃과 그에 후속되는 플러그-인 사이의 시간 간격, 또는 이들 둘 모두를 설정할 수 있도록 구성될 수 있다.
또, 상기 플러깅 제어부는 상기 기억 장치에 전원, 시그널, 또는 데이터가 공급되는 동안 상기 인터페이스 플러그를 상기 기억 장치로부터 플러그-아웃할 수 있도록 구성될 수 있다. 이 때, 상기 플러깅 제어부는 상기 인터페이스 플러그를 상기 기억 장치로부터 플러그-아웃한 다음 플러그-인 하도록 구성될 수 있다. 또한, 상기 테스트 제어부는 상기 플러깅 제어부가 플러그-아웃한 다음 플러그-인을 하였을 때 상기 기억 장치에 불량이 있는지 여부를 조사하도록 구성될 수 있다. 또, 상기 테스트 제어부는 상기 기억 장치에 불량이 발견된 경우에 있어서, 불량 메시지를 출력한 후 상기 기억 장치의 추가적인 동작을 중단시킬 수 있도록 구성될 수 있다.
이 때, 상기 기억 장치 테스트 시스템은 상기 불량에 관한 데이터 로그 기록을 저장할 수 있는 데이터베이스부를 더 포함할 수 있다.
상기 플러깅 제어부와 상기 테스트 제어부는 하나의 컴퓨터 제어 프로그램 내에 구현될 수 있다. 상기 컴퓨터 제어 프로그램은, 테스트 제어부를 포함하는 제 1 쓰레드; 및 플러깅 제어부를 포함하는 제 2 쓰레드를 포함할 수 있다. 이 때, 상기 제 1 쓰레드와 상기 제 2 쓰레드는 서로 독립적으로 동작하도록 구성될 수 있다. 선택적으로, 상기 컴퓨터 제어 프로그램은 복수의 기억장치들이 동시에 동일한 동작을 수행하도록 구성될 수도 있다.
본 발명 개념의 다른 실시예는 상기 기억 장치를 장착할 수 있도록 각각 구성된 복수의 기억 장치 장착부; 상기 복수의 기억 장치 장착부에 장착된 복수의 기억 장치들과 테스트 신호를 송수신할 수 있도록 구성된 테스트 제어부; 상기 테스트 제어부와 전기적으로 연결되고 상기 기억 장치 장착부에 장착되는 기억 장치와 각각 결합될 수 있는 복수의 인터페이스 플러그; 및 상기 인터페이스 플러그와 상기 기억 장치 장착부의 상대적인 위치를 제어할 수 있는 복수의 플러깅 구동부를 포함하는 기억 장치 테스트 시스템을 제공한다.
이 때, 상기 복수의 플러깅 구동부의 동작은 서로 독립적으로 이루어지도록 구성될 수 있다.
또, 상기 기억 장치 테스트 시스템은 상기 테스트 제어부의 제어 신호에 따라 복수의 상기 기억 장치 각각에 대하여 서로 상이한 전압의 전원을 공급하도록 구성된 스위치 박스부를 더 포함할 수 있다. 또한, 상기 스위치 박스부에서는 전원 공급이나 신호 공급이 수행되는 베이스 보드와 복수의 기억 장치들 사이의 전원 및/또는 신호 공급이 다양하게 이루어질 수 있도록 동작될 수 있다.
본 발명의 기억 장치 테스트 시스템을 이용하면 실제 고객들의 사용 중에 발생할 수 있는 불량 요인들을 제품 생산 및 개발 단계에서 사전 검출할 수 있는 효과가 있다.
도 1은 본 발명 개념의 일 실시예에 따른 기억 장치 테스트 시스템을 개념적으로 나타낸 개략도이다.
도 2는 본 발명 개념에 따른 기억 장치 테스트 시스템에 있어서, 테스트 제어부와 플러깅 제어부의 구성을 이들의 동작을 더욱 상세하게 설명하기 위한 블록도이다.
도 3은 본 발명 개념의 다른 실시예에 따른 기억 장치 테스트 시스템(200)을 개념적으로 나타낸 블록도이다.
도 4는 도 3의 인터페이스 플러그를 중심으로 기억 장치를 전원과 프로토콜 신호로 테스트하는 동작을 설명하기 위한 개념도이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
도 1은 본 발명 개념의 일 실시예에 따른 기억 장치 테스트 시스템(100)을 개념적으로 나타낸 개략도이다.
도 1을 참조하면, 상기 기억 장치 테스트 시스템(100)은 기억 장치(101)를 장착할 수 있는 기억 장치 장착부(110)를 포함할 수 있다.
상기 기억 장치(101)는 솔리드 스테이트 드라이브(solid state drive, SSD), 하드 디스크, 메모리 모듈, 메모리 카드와 같은 임의의 기억 장치일 수 있다. 상기 기억 장치(101)는 외부 호스트와 전기적으로 연결되어 전원을 공급받고 신호 및/또는 데이터를 입력 및/또는 출력할 수 있는 단자를 가질 수 있다. 이러한 단자는 기억 장치의 종류에 따른 표준에 의거하여 일정한 규격을 갖고 기억 장치 내부의 회로와 연결될 수 있다. 예를 들면, 상기 단자는 1.5 Gb/s의 최대 속도를 갖는 SATA (serial advanced technology architecture), 3 Gb/s의 최대 속도를 갖는 SATA2, 6 Gb/s의 최대 속도를 갖는 SATA3, eSATA, E-IDE (enhanced integrated drive electronics), SCSI (small computer system interface), SA-SCSI (serial-attached SCSI), ZIF (zero insertion force) 타입, CF (compact flash) 타입, USB (universal serial bus), IEEE1394 중의 어느 하나의 표준에 따른 단자일 수 있다. 도 1에서는 SATA 계열의 표준을 갖는 단자를 도시하였지만 본 발명 개념이 여기에 한정되는 것은 아니다.
상기 기억 장치 장착부(110)는 상기 기억 장치(101)를 수납하여 고정할 수 있도록 구성된다. 보다 구체적으로, 상기 기억 장치 장착부(110)는 프레임(112)과 패스너(fastener)(114)를 포함할 수 있다. 상기 프레임(112)은 상기 기억 장치 장착부(110)의 전체적인 골격을 형성할 수 있다. 상기 패스너(114)는 상기 기억 장치 장착부(110)에 장착되는 기억 장치(101)를 고정하도록 구성될 수 있다.
만일, 상기 기억장치 장착부(110)에 장착될 기억 장치(101)의 사이즈가 일정하지 않고 여러 가지 사이즈의 기억 장치(101)가 장착될 것이 예정된다면, 상기 패스너(114)는 상기 프레임(112)에 대하여 상대적인 이동이 가능하게 구성될 수 있다. 그렇지 않고 상기 기억 장치 장착부(110)에 장착될 기억 장치(101)의 사이즈가 일정하다면 상기 패스너(114)는 상기 프레임(112)의 일정한 위치에 배치되어 상기 기억 장치(101)를 고정할 수 있도록 구성될 수 있다.
상기 패스너(114)는 상기 기억 장치(101)의 대향하는 두 면을 협지하는 구성을 취할 수 있다. 선택적으로, 상기 패스너(114)는 상기 프레임(112)과 함께 상기 기억 장치(101)의 대향하는 두 면을 협지하는 구성을 취할 수 있다. 즉, 상기 기억 장치(101)의 대향하는 두 면 중 한 면은 프레임(112)이 접촉하고, 그리고 다른 한 면은 패스너(114)가 접촉하여 이들이 공동으로 상기 기억 장치(101)의 대향하는 두 면을 협지하도록 구성될 수 있다.
상기 기억 장치 테스트 시스템(100)은 상기 기억 장치(101)와 테스트 신호를 송수신할 수 있도록 구성된 테스트 제어부(120)를 포함할 수 있다. 상기 테스트 제어부(120)는 인터페이스 플러그(130)를 통하여 상기 기억 장치(101)와 전기적으로 연결될 수 있다. 상기 인터페이스 플러그(130)는 신호 플러그(130a)와 전원 플러그(130b)를 포함할 수 있다.
상기 테스트 제어부(120)는 상기 인터페이스 플러그(130)를 통하여 상기 기억 장치(101)에 송신한 신호에 대한 응답의 종류에 따라 상이하게 동작할 수 있다. 예를 들면, 상기 테스트 제어부(120)는 상기 인터페이스 플러그(130)의 신호 플러그(130a) 및 전원 플러그(130b)가 상기 기억 장치(101)에 연결되어 있고 아무런 불량 검출을 하지 않은 상태라면 상기 기억 장치(101)에 지속적으로 신호 및/또는 데이터를 송수신하여 쓰기 및 읽기 테스트를 하도록 구성될 수 있다.
만일 상기 인터페이스 플러그(130)의 신호 플러그(130a)가 상기 기억 장치(101)로부터 분리된 상태라면, 상기 기억 장치(101)의 유효한 응답이 없을 것이므로 상기 테스트 제어부(120)는 상기 신호 플러그(130a)가 다시 상기 기억 장치(101)에 연결되었는지의 여부를 테스트하기 위한 연결 검출 신호를 송신할 수 있다. 그러다가 상기 테스트 제어부(120)가 송신한 연결 검출 신호에 대한 응답을 상기 기억 장치(101)로부터 상기 테스트 제어부(120)가 수신하면 상기 기억 장치(101)에 불량이 존재하는지의 여부를 파악하도록 구성될 수 있다. 이러한 각 구성 요소들의 작용에 대해서는 아래에서 더욱 상세하게 설명한다.
앞서 설명한 바와 같이 상기 인터페이스 플러그(130)는 신호 또는 데이터를 송수신할 수 있는 신호 플러그(130a)와 전원을 공급할 수 있는 전원 플러그(130b)를 포함할 수 있다. 상기 신호 플러그(130a)와 상기 전원 플러그(130b)는 일체로 구성될 수도 있고, 서로 분리되어 독립적으로 움직일 수 있도록 구성될 수도 있다. 그러나, 상기 신호 플러그(130a)와 상기 전원 플러그(130b)가 서로 분리되었지만 비독립적으로 움직이도록 구성하는 것을 배제하는 것은 아니다.
상기 인터페이스 플러그(130)는 플러깅(plugging) 구동부(140)에 의하여 상기 기억 장치(101)에 플러그-인(plug-in) 및/또는 플러그-아웃(plug-out)될 수 있다. 상기 플러깅 구동부(140)는 상기 기억 장치(101)가 장착되는 기억 장치 장착부(110)와 상기 인터페이스 플러그(130) 사이의 상대적인 위치를 제어할 수 있다.
상기 인터페이스 플러그(130)를 상기 기억 장치(101)에 플러그-인 및/또는 플러그-아웃시키기 위하여, 상기 플러깅 구동부(140)는 상기 기억 장치 장착부(110)와 상기 인터페이스 플러그(130) 사이의 상대적인 위치를 변화시키는 플러깅 액츄에이터(actuator)(140a)를 포함할 수 있다. 또, 상기 플러깅 구동부(140)는 상기 플러깅 액츄에이터(140a)의 움직임을 제어할 수 있는 플러깅 제어부(140b)를 포함할 수 있다.
상기 인터페이스 플러그(130)는 상기 플러깅 구동부(140), 더욱 구체적으로는 상기 플러깅 액츄에이터(140a)에 고정될 수 있다. 상기 인터페이스 플러그(130)의 신호 플러그(130a)와 전원 플러그(130b)가 서로 분리되어 독립적으로 움직이도록 구성되는 경우 이들 각각의 동작이 제어 가능하도록 상기 플러깅 액츄에이터(140a)가 구성될 수 있다. 이 경우 상기 플러깅 액츄에이터(140a)의 움직임에 의하여 상기 인터페이스 플러그(130)의 위치가 변화될 수 있다.
선택적으로, 상기 기억 장치 장착부(110)가 상기 플러깅 구동부(140), 더욱 구체적으로는 상기 플러깅 액츄에이터(140a)에 고정될 수 있다. 이 경우 상기 플러깅 액츄에이터(140a)의 움직임에 의하여 상기 기억 장치 장착부(110)의 위치가 변화될 수 있다.
나아가, 상기 인터페이스 플러그(130) 및 상기 기억 장치 장착부(110) 모두가 상기 플러깅 구동부(140), 더욱 구체적으로는 상기 플러깅 액츄에이터(140a)에 고정될 수 있다. 이 경우 상기 플러깅 액츄에이터(140a)는 상기 인터페이스 플러그(130) 및 상기 기억 장치 장착부(110) 중의 어느 하나 또는 둘 모두의 위치를 변화시킬 수 있도록 구성될 수 있다. 도 1에서는 상기 인터페이스 플러그(130)가 상기 플러깅 액츄에이터(140a)에 고정된 모습을 나타내었지만 본 발명 개념이 여기에 한정되는 것은 아니다.
상기 테스트 제어부(120)와 상기 플러깅 제어부(140b)는 동일한 하나의 컴퓨터 시스템(150) 내에 구현될 수 있다. 나아가, 상기 테스트 제어부(120)와 상기 플러깅 제어부(140b)는 하나의 컴퓨터 제어 프로그램 내에 구현될 수 있다. 이 경우 상기 컴퓨터 제어 프로그램은 상기 테스트 제어부(120)가 구현되는 제 1 쓰레드(thread)와 상기 플러깅 제어부(140b)가 구현되는 제 2 쓰레드를 포함할 수 있다.
상기 제 1 쓰레드와 상기 제 2 쓰레드는 서로 독립적으로 실행되도록 구성될 수 있다. 다시 말해, 상기 테스트 제어부(120)에 의하여 구현되는 기억 장치(101)를 테스트하는 작용과 상기 플러깅 제어부(140b)에 의하여 구현되는 상기 플러깅 액츄에이터(140a)의 모션을 제어하는 작용은 서로 독립적으로 실행될 수 있다.
도 2는 본 발명 개념에 따른 기억 장치 테스트 시스템에 있어서, 테스트 제어부와 플러깅 제어부의 구성을 이들의 동작을 더욱 상세하게 설명하기 위한 블록도이다.
도 2를 참조하면, 먼저 플러그-인과 플러그 아웃 사이의 시간 간격을 설정할 수 있다(S11). 즉, 플러그-인과 그에 이어지는 플러그-아웃 사이의 시간 T1, 플러그-아웃과 그에 이어지는 플러그-인 사이의 시간 T2를 설정하여 플러깅 제어부(140b)에 입력할 수 있다. 예를 들면, T1과 T2는 수 마이크로초(㎲) 내지 수 분 사이의 범위에서 설정될 수 있다.
일단 T1과 T2가 결정되면 플러깅 제어부(140b)는 T1과 T2에 따라 인터페이스 플러그(130)를 동작시키도록 플러깅 액츄에이터(140a)의 모션을 제어할 수 있다(S12, S13). 도 1에서는 T1과 T2의 설정에 이어 플러그-아웃이 먼저 수행되는 것으로 도시하였지만, T1과 T2의 설정에 이어 플러그-인이 먼저 수행되도록 구성할 수도 있다. 설정된 T1과 T2에 따라 플러그-아웃과 플러그-인이 계속 반복될 수 있다.
또, 상기 T1과 T2의 설정에 이어 테스트 제어부(120)는 기억장치(101)를 지속적으로 테스트할 수 있다(S14). 상기 테스트는 기억 장치(101)에 불량이 존재하는지의 여부에 대한 테스트일 수 있다. 나아가, 상기 테스트는 기억 장치(101)에 대한 쓰기 및/또는 읽기가 정상적으로 수행될 수 있는지의 여부에 대한 것일 수 있다. 그런 다음 상기 기억 장치(101)에 불량이 존재하는지의 여부를 판단하여(S15), 만일 상기 기억 장치(101)에 불량이 존재하지 않는다면 이러한 테스트는 계속적으로 반복될 수 있다. 만일 기억 장치(101)에 불량이 존재한다면 추가적인 테스트를 중지할 수 있다. 다만, 이 때에도 전원을 유지한 채 테스트를 중지할 수 있다.
도 2에서 보는 바와 같이 테스트 제어부(120)에 의하여 수행되는 제 1 쓰레드(Th1)와 플러깅 제어부(140b)에 의하여 수행되는 제 2 쓰레드(Th2)는 서로 독립적으로 동작되도록 구성될 수 있다. 다시 말해, 제 1 쓰레드(Th1)의 진행이 제 2 쓰레드(Th2)의 진행 상황에 따라 영향을 받지 않고, 제 2 쓰레드(Th2)의 진행이 제 1 쓰레드(Th1)의 진행 상황에 따라 영향을 받지 않도록 구성될 수 있다. 상기 제 1 쓰레드(Th1)의 진행은 테스트 제어부(120)에서 송신하는 신호에 대한 응답되는 신호가 어떤 신호인지의 여부에 의하여 결정되도록 구성될 수 있다. 또, 상기 제 2 쓰레드(Th2)의 진행은 초기에 설정된 T1과 T2에 의해서만 이루어지도록 구성될 수 있다. 이와 같이 구성함으로써 상기 테스트 제어부(120)와 상기 플러깅 제어부(140b)가 독립된 쓰레드로 작동하도록 구성될 수 있다.
보다 구체적으로 설명하면, 초기에는 인터페이스 플러그(130)가 플러그-인된 상태에서 출발하도록 구성될 수 있다. 이 때, 기억 장치(101)를 테스트하는 단계(S14)에서는 읽기-쓰기의 테스트를 수행하다가 설정된 T1이 경과한 후 인터페이스 플러그(130)가 플러그-아웃되면(S12) 기억 장치(101)에 대한 읽기-쓰기의 테스트가 불가능해진다. 상기 인터페이스 플러그(130)의 플러그-아웃은 설정된 시간 T1에 의하여 결정되는 것이기 때문에 상기 테스트 제어부(120)가 기억 장치(101)로 신호 및/또는 데이터를 송수신하는 도중에 플러그-아웃될 수 있다.
또한, 상기 기억 장치(101)에 신호 및/또는 데이터를 송수신하는 도중에 플러그-아웃되었기 때문에 기억 장치(101)에는 이로 인한 불량이 발생하였을 수 있다. 이 순간 상기 기억 장치(101)에 불량이 발생하였는지의 여부를 알기 위해서는 상기 인터페이스 플러그(130)가 다시 상기 기억 장치(101)에 플러그-인 되는 것이 필요하다.
그러므로, 설정된 T2가 경과한 후 인터페이스 플러그(130)가 플러그-인되면 상기 기억 장치(101)에 불량이 있는지의 여부를 검사할 수 있다(S15). 만일 불량이 없다면 상기 테스트 제어부(120)는 다시 상기 기억 장치(101)에 대하여 정하여진 테스트를 수행할 수 있다. 그렇지 않고, 만일 불량이 발생하였다면 불량 메시지를 출력한 후 상기 기억 장치(101)의 추가적인 동작을 중단시키도록 구성될 수 있다. 또한, 상기 불량에 관한 데이터 로그 기록을 데이터베이스부(151)에 기록하도록 구성될 수 있다.
그러나, 본 발명 개념은 테스트 제어부(120)에 의하여 수행되는 제 1 쓰레드(Th1)와 플러깅 제어부(140b)에 의하여 수행되는 제 2 쓰레드(Th2)가 서로 시간적인 관련성을 가지고 동작하는 경우를 배제하는 것은 아니다.
상기 기억 장치 테스트 시스템(100)은 상기 인터페이스 플러그(130)의 플러그-인 및 플러그-아웃과 관련하여 다양한 조건을 부여하여 테스트하는 것이 가능하다. 이하에서는 테스트 조건을 다양하게 변경하여 테스트를 수행할 수 있는 기억 장치 테스트 시스템(100)의 실시예들에 관하여 살펴본다.
앞서도 설명한 바와 같이, 상기 인터페이스 플러그(130)는 신호 플러그(130a)와 전원 플러그(130b)를 포함하여 구성될 수 있고, 또한 상기 신호 플러그(130a)와 전원 플러그(130b)는 서로 분리되어 독립적으로 움직일 수 있도록 구성될 수도 있다. 상기 신호 플러그(130a)와 전원 플러그(130b)가 서로 분리되어 독립적으로 움직이기 위하여, 이들과 기억 장치(101) 사이의 상대적인 움직임을 구현하는 플러깅 액츄에이터(140a)는 상기 신호 플러그(130a)와 상기 전원 플러그(130b)에 대하여 대응되는 분리된 모션을 취할 수 있도록 구성될 수 있다.
보다 구체적으로, 상기 플러깅 액츄에이터(140a)는 상기 신호 플러그(130a)가 상기 기억 장치(101)에 플러그-인 되어 있는 상태에서 상기 전원 플러그(130b)만 상기 기억 장치(101)로부터 플러그-아웃되도록 구성될 수 있다. 반대로, 상기 플러깅 액츄에이터(140a)는 상기 전원 플러그(130b)가 상기 기억 장치(101)에 플러그-인 되어 있는 상태에서 상기 신호 플러그(130a)만 상기 기억 장치(101)로부터 플러그-아웃되도록 구성될 수 있다. 이에 더하여, 이들 두 경우에 있어서 상기 플러깅 액츄에이터(140a)는 상기 기억 장치(101)에 플러그-인된 채 남아 있는 나머지 하나의 플러그도 플러그-아웃 되도록 구성될 수 있다.
또, 상기 플러깅 액츄에이터(140a)는 상기 신호 플러그(130a)가 상기 기억 장치(101)에 플러그-아웃 되어 있는 상태에서 상기 전원 플러그(130b)만 상기 기억 장치(101)로부터 플러그-인 되도록 구성될 수 있다. 반대로, 상기 플러깅 액츄에이터(140a)는 상기 전원 플러그(130b)가 상기 기억 장치(101)에 플러그-아웃 되어 있는 상태에서 상기 신호 플러그(130a)만 상기 기억 장치(101)로부터 플러그-인 되도록 구성될 수 있다. 이에 더하여, 이들 두 경우에 있어서 상기 플러깅 액츄에이터(140a)는 상기 기억 장치(101)에 플러그-아웃된 채 남아 있는 나머지 하나의 플러그도 플러그-인 되도록 구성될 수 있다.
플러그-인 및 플러그-아웃과 관련하여 위에서 설명한 임의의 구성에서, 상기 신호 플러그(130a)와 상기 전원 플러그(130b) 모두가 상기 기억 장치(101)에 플러그-인된 상태가 되는 경우 상기 기억 장치(101)에 대하여 불량 존재 여부를 검사하는 테스트가 우선 수행될 수 있다. 이 경우 만일 기억 장치(101)에 불량이 존재하는 것으로 판단되었다면 추가적인 테스트와 상기 플러깅 액츄에이터(140a)의 동작이 중지될 수 있다. 다만, 이 때에도 전원을 유지한 채 테스트와 플러깅 액츄에이터(140a)의 동작을 중지할 수 있다.
또, 상기 플러깅 제어부(140b)는 상기 신호 플러그(130a) 및/또는 상기 전원 플러그(130b)의 플러그-인되는 속도 및/또는 시간, 플러그-아웃되는 속도 및/또는 시간, 또는 이들 중 둘 이상을 설정할 수 있도록 구성될 수 있다. 그에 의하여 상기 플러깅 액츄에이터(140a)는 설정된 플러그-인 속도 및/또는 시간, 플러그-아웃 속도 및/또는 시간, 및/또는 이들 중 둘 이상에 따라 상기 신호 플러그(130a) 및/또는 상기 전원 플러그(130b)의 플러그-인 및/또는 플러그-아웃을 구현할 수 있다.
플러그-인 및 플러그-아웃의 속도 및/또는 시간과 관련하여 위에서 설명한 임의의 구성에서, 상기 신호 플러그(130a)와 상기 전원 플러그(130b) 모두가 상기 기억 장치(101)에 플러그-인된 상태가 되는 경우 상기 기억 장치(101)에 대하여 불량 존재 여부를 검사하는 테스트가 우선 수행될 수 있다. 이 경우 만일 기억 장치(101)에 불량이 존재하는 것으로 판단되었다면 컴퓨터 제어 프로그램이 불량 메시지를 출력한 후 추가적인 테스트와 상기 플러깅 액츄에이터(140a)의 동작이 중지될 수 있다. 다만, 이 때에도 전원을 유지한 채 테스트와 플러깅 액츄에이터(140a)의 동작을 중지할 수 있다.
또, 상기 신호 플러그(130a) 및 상기 전원 플러그(130b)가 모두 기억 장치(101)에 플러그-인 되어 있는 상태에서, 상기 전원 플러그(130b)로 공급되는 전원만 차단했다가 소정 시간 T3가 경과한 후 다시 전원을 공급하도록 구성할 수도 있다. 이 경우, 상기 전원을 다시 공급한 후 상기 기억 장치(101)에 대하여 불량 존재 여부를 검사하는 테스트가 우선 수행될 수 있다. 이 경우 만일 기억 장치(101)에 불량이 존재하는 것으로 판단되었다면, 컴퓨터 제어 프로그램이 불량 메시지를 출력한 후 추가적인 테스트를 중단할 수 있다.
이상에서 설명한 바와 같이 구성함으로써 기억 장치에 대하여 벌어질 수 있는 다양한 경우에 대한 불량 요인을 실제 상황과 동일하거나 극히 유사하게 재현해 낼 수 있다. 특히, 상기 신호 플러그(130a) 및/또는 상기 전원 플러그(130b)가 플러그-인 또는 플러그-아웃되는 속도 및/또는 시간도 변화시켜가며 테스트함으로써 기계적인 요인에 의한 불량까지도 재현하거나 검출할 수 있다.
도 3은 본 발명 개념의 다른 실시예에 따른 기억 장치 테스트 시스템(200)을 개념적으로 나타낸 블록도이다.
도 3을 참조하면, 복수의 기억 장치 장착부(212, 214, 216, 218) 및/또는 복수의 인터페이스 플러그(232, 234, 236, 238)가 각각 대응되는 플러깅 액츄에이터(242a, 244a, 246a, 248a)에 작동적으로(operationally) 연결될 수 있다. 물리적으로는 기억 장치 장착부(212, 214, 216, 218)와 인터페이스 플러그(232, 234, 236, 238) 중 어느 하나만 대응되는 플러깅 액츄에이터(242a, 244a, 246a, 248a)와 연결될 수도 있고, 기억 장치 장착부(212, 214, 216, 218)와 인터페이스 플러그(232, 234, 236, 238) 모두 대응되는 플러깅 액츄에이터(242a, 244a, 246a, 248a)와 연결될 수도 있다.
또한, 상기 인터페이스 플러그(232, 234, 236, 238)는 테스트 제어부(220)와 전기적으로 연결될 수 있다. 하나의 테스트 제어부(220)에 복수의 인터페이스 플러그(232, 234, 236, 238)가 연결되기 때문에 이들 사이의 관계를 온/오프 시키기 위한 스위칭 박스(260)가 상기 테스트 제어부(220)와 상기 복수의 인터페이스 플러그(232, 234, 236, 238) 사이에 개재될 수 있다. 상기 스위칭 박스(260)는 상기 테스트 제어부(220)의 신호를 각 인터페이스 플러그(232, 234, 236, 238)에 배급하는 역할을 수행할 수 있다. 나아가, 상기 스위칭 박스(260)는 각 인터페이스 플러그(232, 234, 236, 238)가 결합된 기억 장치에 적합한 전압의 전원을 공급하는 역할도 할 수 있다. 예를 들면, 상기 스위칭 박스(260)는 각 인터페이스 플러그(232, 234, 236, 238)에 5V, 또는 12V의 전압을 각각 상이하게 공급하도록 구성될 수 있다.
또, 상기 플러깅 액츄에이터(242a, 244a, 246a, 248a)는 플러깅 제어부(240b)와 연결될 수 있다. 하나의 플러깅 제어부(240b)에 복수의 플러깅 액츄에이터(242a, 244a, 246a, 248a)가 연결되기 때문에 이들 사이의 관계를 온/오프 시키기 위한 스위칭 박스(260)가 상기 플러깅 제어부(240b)와 상기 복수의 플러깅 액츄에이터(242a, 244a, 246a, 248a) 사이에 개재될 수 있다. 상기 스위칭 박스(260)는 상기 플러깅 제어부(240b)의 신호를 각 플러깅 액츄에이터(242a, 244a, 246a, 248a)로 배급하는 역할을 수행할 수 있다. 이에 따라 상기 플러깅 제어부(240b)는 상기 플러깅 액츄에이터(242a, 244a, 246a, 248a)의 모션을 제어할 수 있다. 도 1에서와 같이 상기 상기 플러깅 액츄에이터(242a, 244a, 246a, 248a)와 상기 플러깅 제어부(240b)는 플러깅 구동부(240)를 이룰 수 있다.
도 1에서와 같이 상기 플러깅 제어부(240b)와 상기 테스트 제어부(220)는 하나의 컴퓨터 시스템(250) 내에 구현될 수 있다. 특히, 상기 플러깅 제어부(240b)와 상기 테스트 제어부(220)는 하나의 컴퓨터 제어 프로그램 내에 구현될 수 있다.
상기 컴퓨터 시스템(250) 내에 설치된 컴퓨터 제어 프로그램은 상기 스위칭 박스(260)를 개재하면서 연결된 기억 장치들을 스캔할 수 있다. 또한, 상기 컴퓨터 제어 프로그램은 스캔된 상기 기억 장치들 각각에 대하여 시간 T1 및/또는 시간 T2를 입력받을 수 있도록 구성될 수 있다. 또한, 상기 컴퓨터 제어 프로그램은 스캔된 상기 기억 장치들 각각에 대하여 플러그-인 속도 및/또는 시간, 및/또는 플러그-아웃 속도 및/또는 시간이 지정될 수 있도록 구성될 수 있다.
상기 스위칭 박스(260)는 기억 장치 장착부(212, 214, 216, 218)들 중의 어느 하나와 그에 대응되는 플러깅 액츄에이터(242a, 244a, 246a, 248a) 및 인터페이스 플러그(232, 234, 236, 238)를 선택할 수 있게 구성될 수 있다.
상기 스위칭 박스(260)가 인터페이스 플러그(232) 및 플러깅 액츄에이터(242a)를 선택한 경우 이들 사이의 동작은 도 1을 참조하여 설명된 기억 장치 테스트 시스템(100)으로 단순화될 수 있다. 그리고, 상기 스위칭 박스(260)가 인터페이스 플러그(234) 및 플러깅 액츄에이터(244a)를 선택한 경우 이들 사이의 동작도 마찬가지로 단순화될 수 있다. 따라서, 상기 기억 장치 테스트 시스템(200)의 동작에 대한 상세한 설명은 생략한다.
도 3에서는 4개의 플러깅 액츄에이터(242a, 244a, 246a, 248a)와 4개의 기억 장치 장착부(212, 214, 216, 218)를 갖는 경우에 대하여 설명하였지만, 당업자는 이보다 더 많거나 더 적은 수의 플러깅 액츄에이터와 기억 장치 장착부를 갖는 경우에 대해서도 동일한 원리가 적용 가능함을 이해할 것이다.
도 4는 도 3의 인터페이스 플러그(232, 234, 236, 238)를 중심으로 기억 장치(201)를 전원과 프로토콜 신호로 테스트하는 동작을 설명하기 위한 개념도이다.
도 4를 참조하면, 인터페이스 플러그(230)가 왕복 운동을 통해 베이스 보드(255)에 착탈될 수 있도록 구성될 수 있다. 상기 베이스 보드(255)에는 전원을 단속할 수 있는 스위치들(S1, S2, S3, S4)이 구비될 수 있다. 도 4에서는 전원으로서 5V와 12V를 예시하였지만 여기에 한정되는 것은 아니다. 특히, 상기 스위치들(S1, S2, S3, S4)은 기억 장치(201)로의 전원 공급을 단독으로 단속할 수 있는 제 1 스위치들(S1, S2)과 상기 인터페이스 플러그(230)를 통하여 기억 장치(201)로의 전원 공급을 단속할 수 있는 제 2 스위치들(S3, S4)을 포함할 수 있다.
상기 인터페이스 플러그(230)는 테스트 보드(210)에 전기적으로 연결될 수 있다. 상기 테스트 보드(210)는 테스트하고자 하는 기억 장치(201)와도 전기적으로 연결될 수 있다.
상기 인터페이스 플러그(230)는 독립적으로 상기 베이스 보드(255)에 전기적으로 단속될 수 있다. 이 때, 베이스 보드(255)의 전원 라인 및 신호 라인은 상기 인터페이스 플러그(230)의 각 대응되는 전원 라인 및 신호 라인에 연결되었다 차단될 수 있다.
기억 장치(201)에 대하여 전원 공급의 단속을 테스트하고자 하는 경우, 해당하는 전압의 제 1 스위치(S1, S2)를 열고 제 2 스위치(S3, S4)를 닫을 수 있다. 그렇지 않고 기억 장치(201)에 대하여 전원 공급의 단속은 테스트하지 않을 경우, 해당하는 전압의 제 1 스위치(S1, S2)를 닫고 제 2 스위치(S3, S4)를 열 수 있다.
기억 장치(201)에 대하여 프로토콜 신호의 단속을 테스트하는 경우, 상기 베이스 보드(255)에 대한 상기 인터페이스 플러그(230)의 착탈에 의하여 제어될 수 있다.
이상을 경우에 따른 표로 나타내면 하기 표와 같다.
Figure 112012057525944-pat00001
이상에서 설명한 바와 같이 하나의 컴퓨터 시스템(250)에 복수의 기억 장치를 연결하여 동시에 테스트를 수행할 수 있기 때문에 발생 확률이 극히 낮은 유형의 불량에 대해서도 불량 요인을 발굴할 가능성이 높아진다. 나아가, 다양한 테스트 조건을 미리 설정하여 사용할 수 있기 때문에 실사용 환경에서 발생하는 불량 유형과 실질적으로 동일하거나 극히 유사하게 재현해 내는 것이 가능하다.
이상에서 살펴본 바와 같이 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
본 발명은 기억 장치와 관련된 전자 산업에 이용될 수 있다.
100, 200: 기억 장치 테스트 시스템 101: 기억 장치
110, 212, 214, 216, 218: 기억 장치 장착부
112: 프레임 114: 패스너
120, 220: 테스트 제어부
130, 232, 234, 236, 238: 인터페이스 플러그
130a: 신호 플러그 130b: 전원 플러그
140, 240: 플러깅 구동부
140a, 242a, 244a, 246a, 248a: 플러깅 액츄에이터
140b, 240b: 플러깅 제어부 150, 250: 컴퓨터 시스템
151: 데이터베이스부 260: 스위칭 박스

Claims (10)

  1. 기억 장치를 장착할 수 있도록 구성된 기억 장치 장착부;
    상기 기억 장치와 테스트 신호를 송수신할 수 있도록 구성된 테스트 제어부;
    상기 테스트 제어부와 전기적으로 연결되고 상기 기억 장치 장착부에 장착되는 기억 장치와 결합될 수 있는 인터페이스 플러그; 및
    상기 인터페이스 플러그와 상기 기억 장치 장착부의 상대적인 위치를 제어할 수 있는 플러깅(plugging) 구동부;
    를 포함하고,
    상기 플러깅 구동부는,
    플러깅 제어부; 및
    상기 플러깅 제어부의 제어 신호에 따라 상기 인터페이스 플러그의 플러그-인 및 플러그-아웃을 제어할 수 있는 플러깅 액츄에이터;
    를 포함하고,
    상기 플러깅 제어부는 상기 기억 장치에 전원, 시그널, 또는 데이터가 공급되는 동안 상기 인터페이스 플러그를 상기 기억 장치로부터 플러그-아웃할 수 있도록 구성되고,
    상기 플러깅 제어부는 상기 인터페이스 플러그를 상기 기억 장치로부터 플러그-아웃한 다음 동일한 기억 장치에 대하여 플러그-인 하도록 구성되고,
    상기 테스트 제어부는 상기 플러깅 제어부가 플러그-아웃한 다음 플러그-인을 하였을 때 상기 기억 장치에 불량이 있는지 여부를 조사하도록 구성된 기억 장치 테스트 시스템.
  2. 제 1 항에 있어서,
    상기 플러깅 구동부는 상기 인터페이스 플러그가 상기 기억 장치와 결합되도록 상기 인터페이스 플러그, 상기 기억 장치 장착부, 또는 이들 둘 모두의 위치를 제어할 수 있도록 구성되는 것을 특징으로 하는 기억 장치 테스트 시스템.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 플러깅 제어부와 상기 테스트 제어부가 동일한 컴퓨터 시스템 내에 구현되는 것을 특징으로 하는 기억 장치 테스트 시스템.
  5. 제 2 항에 있어서,
    상기 플러깅 제어부는 상기 인터페이스 플러그의 플러그-인, 플러그-아웃, 또는 이들 둘 모두의 속도를 설정할 수 있도록 구성된 것을 특징으로 하는 기억 장치 테스트 시스템.
  6. 삭제
  7. 삭제
  8. 제 2 항에 있어서,
    상기 테스트 제어부는 상기 기억 장치에 불량이 발견된 경우 불량 메시지를 출력한 후 상기 기억 장치의 추가적인 동작을 중단시킬 수 있도록 구성된 것을 특징으로 하는 기억 장치 테스트 시스템.
  9. 제 2 항에 있어서,
    상기 플러깅 제어부와 상기 테스트 제어부가 하나의 컴퓨터 제어 프로그램 내에 구현되고, 상기 컴퓨터 제어 프로그램은,
    테스트 제어부를 포함하는 제 1 쓰레드; 및
    플러깅 제어부를 포함하는 제 2 쓰레드;
    를 포함하는 것을 특징으로 하는 기억 장치 테스트 시스템.
  10. 제 9 항에 있어서,
    상기 제 1 쓰레드와 상기 제 2 쓰레드는 서로 독립적으로 동작하도록 구성된 것을 특징으로 하는 기억 장치 테스트 시스템.
KR1020120078389A 2012-07-18 2012-07-18 기억 장치 테스트 시스템 KR101922109B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120078389A KR101922109B1 (ko) 2012-07-18 2012-07-18 기억 장치 테스트 시스템
US13/941,669 US9372225B2 (en) 2012-07-18 2013-07-15 Storage device test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120078389A KR101922109B1 (ko) 2012-07-18 2012-07-18 기억 장치 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20140011685A KR20140011685A (ko) 2014-01-29
KR101922109B1 true KR101922109B1 (ko) 2018-11-26

Family

ID=49946036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120078389A KR101922109B1 (ko) 2012-07-18 2012-07-18 기억 장치 테스트 시스템

Country Status (2)

Country Link
US (1) US9372225B2 (ko)
KR (1) KR101922109B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104360919A (zh) * 2014-10-24 2015-02-18 浪潮电子信息产业股份有限公司 一种自动进行ssd性能、功能及稳定性测试的方法
CN118522338B (zh) * 2024-07-19 2024-09-20 深圳市领德创科技有限公司 一种移动硬盘接口拔插测试设备及其拔插测试方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025335B1 (en) * 1989-07-31 1995-12-26 Conner Peripherals Inc Architecture for 2 1/2 inch diameter single disk drive
JP2002259068A (ja) 2001-02-26 2002-09-13 Toshiba Corp 半導体メモリ及びこれを用いた情報処理システム
JP2003015966A (ja) 2001-07-05 2003-01-17 Sony Corp メモリカード試験装置
JP2003216509A (ja) 2002-01-24 2003-07-31 Matsushita Electric Ind Co Ltd 半導体メモリカード検査システム
DE10213009A1 (de) 2002-03-22 2003-10-09 Infineon Technologies Ag Verfahren zum elektronischen Testen von Speichermodulen
KR20040054904A (ko) 2002-12-18 2004-06-26 (주)티에스이 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템
US20050193159A1 (en) 2004-03-01 2005-09-01 Yiu-Keung Ng Embedded power control circuitry for a portable disk drive carrier having a hot-plug application
JP2006004075A (ja) 2004-06-16 2006-01-05 Sony Corp 検査装置
US20060282724A1 (en) 2005-06-14 2006-12-14 Microsoft Corporation Programmatically switched hot-plug PCI slots
US7892014B2 (en) * 2007-04-04 2011-02-22 John Mezzalingua Associates, Inc. Releasably engaging high definition multimedia interface plug
US20090083486A1 (en) 2007-09-20 2009-03-26 Inventec Corpration Testing device of card reading interface and testing method thereof
US7743292B2 (en) 2008-06-13 2010-06-22 Silicon Motion Inc. Apparatus and method for memory card testing
WO2010051661A1 (zh) 2008-11-04 2010-05-14 Zhang Weiming 一机多工作站计算机系统及其设备配置方法与工作站卡
KR101087182B1 (ko) 2009-04-16 2011-11-25 (주) 제노맥스 스토리지 테스터 및 ｓｓｄ 디바이스
TWI382307B (zh) 2009-11-20 2013-01-11 Primax Electronics Ltd 自動測試系統以及判斷通用串列匯流排裝置與電腦是否配置完成之方法

Also Published As

Publication number Publication date
US9372225B2 (en) 2016-06-21
KR20140011685A (ko) 2014-01-29
US20140021977A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
US9875036B2 (en) Concurrent upgrade and backup of non-volatile memory
US8570720B2 (en) CFAST duplication system
US20090063895A1 (en) Scaleable and maintainable solid state drive
JP2015025805A (ja) テストスライスとトレイとの間の高速テスタ通信インターフェイス
CN106776196A (zh) 一种服务器硬盘状态监控方法及系统
US7490176B2 (en) Serial attached SCSI backplane and detection system thereof
US20140163716A1 (en) Bridge device, automated production system and method thereof for storage device
US20180260349A1 (en) System and method for detecting types of storage drives connected to backplane controller or enclosure management controller
CN103955417A (zh) 一种电脑硬盘数据检测设备及方法
US20130111268A1 (en) Testing device capable of simulating plugging and unplugging operations and method thereof
CN102999097A (zh) 扩展卡及支持所述扩展卡的主板
TW201405145A (zh) 複合功能接口測試系統及方法
CN116913368A (zh) 一种存储芯片的测试系统及测试方法
KR101922109B1 (ko) 기억 장치 테스트 시스템
TWI670722B (zh) 固態硬碟之批量自動測試方法與批量自動測試裝置
KR20100095345A (ko) 프로토콜변환보드를 사용한 ssd 소자 테스트시스템
US20140049265A1 (en) Device under test tester using redriver
US20210103510A1 (en) System and method for hardware component connectivity verification
US8659890B2 (en) eUSB duplication system
US20130171841A1 (en) Test device for testing usb sockets
CN116662042A (zh) 内存装置及其工作方法、计算机可读存储介质及设备
US10145890B2 (en) Testing electronic devices
CN205809854U (zh) 快闪存储模块拷贝装置
US10489334B2 (en) Server system and method for detecting transmission mode of server system
US20200194095A1 (en) Test method for transmit port of storage devices of system host

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant