KR101917023B1 - Spad 변화에 덜 민감한 ?칭 바이어스 회로 및 그것을 포함하는 단일 광자 검출기 - Google Patents

Abstract

본 발명은 단일 광자 검출기에 사용되는 바이어스 회로에 관한 것으로, 수광소자, 패시브 ?칭 회로, 및 액티브 퀸칭, 리셋을 수행하도록 하는 바이어스 회로로 구성되어있다. 높은 전압소자를 이용하여 수광소자가 Geiger 상태에서 확실하게 동작하도록 하여 수광소자의 변이에 덜 민감하여 오차를 줄이고 단일 광자를 정확하게 감지할 수 있도록 바이어스 회로를 구현할 수 있다.

Description

SPAD 변화에 덜 민감한 ?칭 바이어스 회로 및 그것을 포함하는 단일 광자 검출기{QUENCHING BIAS CIRCUIT FOR LESS SENSITIVE TO THE SINGLE PHOTON AVALANCHE PHOTODIODES CHANGE AND SINGLE PHOTON DETECTOR}

본 발명은 바이어스 회로에 관한 것으로서, 더욱 상세하게는 높은 전압소자를 이용하여 수광소자의 변이에 따른 변화에 덜 민감한 높은 전압 바이어스 회로에 관한 것이다.

일반적인 바이어스 회로의 경우 photo diode에 광자가 주입되면 미약한 photo current가 수동소자인 resistor에 흐르게 되고 sensing node의 전압이 떨어지게 된다. 이 sensing node의 전압을 바이어스 회로를 이용하여 ground 까지 떨어뜨려 quenching 동작을 하도록 한 후 디지털 회로를 통과시켜 pulse를 만들어 준다. 결과적으로 하나의 광자가 주입되었을 때 하나의 pulse가 발생한다.

이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 이 기술이 속하는 분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술이 아닌 사항을 포함할 수 있다.

한국공개특허공보 제10-2008-0010674호 "다항식모델 기반 엑스 레이 영상의 밝기 및 형상왜곡보정방법" 한국공개특허공보 제10-2017-0017571호 "단일 광자 검출기에 대한 향상된 바이어스 회로"

본 발명이 해결하고자 하는 과제는 수광소자의 변이에 따른 변화에 덜 민감한 높은 전압 바이어스 회로 및 이를 이용한 단일 광자 검출기를 제공하는 것이다.

본 발명은 상기 과제를 달성하기 위하여, 수광소자; 상기 수광소자에서 역방향 전류가 흐름에 따라 패시브 ?칭을 유도하는 제 1 저항; 상기 제 1 저항과 직렬 연결되고, 공급전압과 Ground 사이 전압에서 ?칭동작을 유도하는 제 2 저항; 상기 공급전압과 제 1 NMOS의 Drain 사이에 위치하는 제 3 저항; 상기 공급전압을 DC 성분을 차단하여 낮은 전압(VLOW)으로 바꾸는 DC 차단 커패시터; 및 ?칭동작을 수행하도록 하는 바이어스 ?칭 회로를 포함하되, 상기 DC 차단 커패시터는, 상기 제 1 저항의 상기 공급전압에서의 전압 변화량을 DC 전압을 차단시켜 낮은 전압(VLOW)에서의 전압 변화량으로 바꿔주고, 상기 제 1 저항과 상기 제 2 저항을 통해 상기 공급전압과 Ground 사이 전압을 분배하고 상기 공급전압에서의 전압변화량을 상기 DC 차단 커패시터를 통해 낮은 전압(VLOW)에서의 전압변화량으로 바꿔 비교기를 통해 기준(Reference)전압과 비교하여 센싱노드의 전압이 기준전압보다 낮게 되면 능동(Active) ?칭동작 하는 것이며, 상기 비교기에서 전압을 출력하여 D flip flop을 통해 전압 값을 저장하고 그 값을 통해 상기 제 1 NMOS의 Gate 전압을 안정되게 능동(Active)?칭을 동작시키고, 상기 제 3 저항을 통해 상기 공급전압을 전압 분배하여 PMOS의 Gate에 안정적인 전압을 제공하면서 리셋 동작시키며, 상기 D flip flop을 통해 출력된 전압 값은 제 2 NMOS의 Gate에 제공하고, 상기 PMOS와 상기 제 2 NMOS는 직렬 연결되고, 상기 PMOS의 drain과 상기 제 2 NMOS의 drain 사이는 상기 수광소자와 상기 제 2 저항 사이에 연결되어 ?칭노드를 형성하고, 상기 공급전압은, 상기 제 1 NMOS, 상기 제2 NMOS 및 상기 PMOS의 게이트에 인가되는 전원보다 큰 전원(VHIGH)일 수 있다.

본 발명의 실시예에 의하면, 제1 저항은 패시브 ?칭을 유도하는 소자이고, 수광소자의 변이에 따라 전압 차가 발생하는 것을 특징으로 하는 바이어스 회로일 수 있다.

본 발명의 실시예에 의하면, 제1 저항은 공급 전압 및 센싱노드 사이에 위치하는 것을 특징으로 하는 바이어스 회로일 수 있다.

본 발명의 실시예에 의하면, 제1 저항은 공급전압과 상기 수광소자의 캐소드(Cathode) 사이의 전압을 분배하여 안정적으로 ?칭동작 하는 것을 특징으로 하는 바이어스 회로일 수 있다.

본 발명의 실시예에 의하면, 제2 저항은 센싱노드와 ?칭노드 사이에 위치하는 것을 특징으로 하는 바이어스 회로일 수 있다.

본 발명의 실시예에 의하면, 상기 제2 저항은 ?칭동작을 통해 높은 공급전압과 Ground 사이의 전압을 제공하는 것을 특징으로 하는 바이어스 회로일 수 있다.

본 발명의 실시예에 의하면, 상기 제2 저항은, 상기 수광소자의 캐소드와 애노드 사이에 높은 전압과 Ground 사이의 전압을 제공하여 수광소자가 확실하게 Geiger 상태에서 동작하므로 수광소자의 변이에 상관없이 안정적인 ?칭동작을 시키는 것을 특징으로 하는 바이어스 회로일 수 있다.

본 발명의 실시예에 의하면, 상기 DC 차단 커패시터는 상기 제1 저항의 높은 공급전압에서의 전압차이를 DC 성분을 차단하고 AC 성분만 남기는 것을 특징으로 하는 바이어스 회로일 수 있다.

본 발명의 실시예에 의하면, 상기 DC 차단 커패시터는 상기 제1 저항의 높은 공급전압에서의 전압차이를 낮은 전압차이로 바꿔 높은 전압소자 NMOS가 ?칭동작을 확실히 동작할 수 있게 Gate에 안정적인 전압을 제공해주는 것을 특징으로 하는 바이어스 회로일 수 있다.

본 발명의 실시예에 의하면, 상기 제3 저항은 높은 전압소자 NMOS의 Drain과 높은 공급전압 사이에 위치하는 것을 특징으로 하는 바이어스 회로일 수 있다.

삭제

본 발명에 따르면, 수광소자의 변이에 따른 오차에 무관하게 수광소자가 Geiger 상태에서 정확하게 동작할 수 있는 높은 전압 바이어스 ?칭 회로를 구현할 수 있다.

도 1은 본 발명의 일 실시예의 따른 바이어스 회로의 블록도이다.
도 2 내지 3은 낮은 전압소자를 이용하는 바이어스 회로를 나타낸 것이다.
도 4는 본 발명의 실시예에 따른 높은 전압 바이어스 회로의 회로도이다.
도 5는 낮은 전압소자를 이용한 바이어스 회로의 센싱노드에서의 ?칭 동작 및 수광소자의 변이에 따른 전압을 나타낸 것이다.
도 6은 본 발명의 실시예에 따른 바이어스 회로의 ?칭노드에서의 ?칭 동작 및 수광소자의 변이에 따른 전압을 나타낸 것이다.

본 발명에 관한 구체적인 내용의 설명에 앞서 이해의 편의를 위해 본 발명이 해결하고자 하는 과제의 해결 방안의 개요 혹은 기술적 사상의 핵심을 우선 제시한다.

본 발명의 일 실시예에 따른 바이어스 회로는 수광소자, 패시브 ?칭을 유도하는 제1 저항, 높은 공급전압과 Ground 사이 전압분배를 시키는 제2 저항, 높은 전압에서의 전압변화량을 낮은 전압에서의 전압변화량으로 바꿔주는 DC 차단 커패시터, 높은 전압소자 PMOS의 Gate에 안정적인 전압을 제공하는 제3 저항 및 높은 전압의 ?칭동작을 수행하도록 하는 높은 전압 바이어스 ?칭 회로를 포함한다.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 실시 예를 상세히 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.

본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 도면의 구성요소들에 참조번호를 부여함에 있어서 동일 구성요소에 대해서는 비록 다른 도면상에 있더라도 동일 참조번호를 부여하였으며 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 아울러 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명 그리고 그 이외의 제반 사항이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1은 본 발명의 일 실시예에 따른 바이어스 회로의 블록도이다.

본 발명의 일 실시예에 따른 바이어스 회로는 단일 광자 검출기에 사용되는 바이어스 회로(100)이고, 수광소자(110), 제 1저항(120), 제 2저항(130), DC 차단 커패시터(150), 제 3저항(160), 바이어스 ?칭 회로(170)로 구성된다. 그리고, 공급전압(140)을 더 포함할 수 있다.

수광소자(110)는 빛을 전기로 변환한다.

보다 구체적으로, 단일 광자를 검출하기 위하여 수광소자를 포함한다. 수광소자는 단일 광자 수광 소자일 수 있다. 구체적으로 SPAD(Single Photon Avalanche Diode)일 수 있다. 수광소자인 SPAD는 PVT(process, voltage, temperature)의 변이로 인하여 여러 동작의 변화를 야기한다.

제 1저항(120)는 수광소자 역방향 전류를 통해 전압강하를 유도한다. 보다 구체적으로, 수광소자에서 역방향 전류가 흐르게 되면 패시브 소자(passive component)를 통해 전압강하가 생긴다. 이 전압강하를 수동 ?칭(passive quenching)이라 한다. 제 1저항(120)은 공급전압(140) 및 센싱노드(180) 사이에 위치한다. 제 1저항(120)의 역할을 이후에 자세히 설명하도록 한다.

제 2저항(130)은 제 1저항과 직렬 연결되어 있고, 높은 공급전압(140)과 Ground 사이 전압을 분배시키는 역할을 한다.

보다 구체적으로, 수광소자에 흐르는 역방향 전류로 인해 제 1저항과 직렬 연결되어 있어 제 1저항과 제 2저항의 비율에 따라 센싱노드(180)의 전압이 달라진다.

도 2 및 3은 저항 소자를 패시브 소자로 이용하는 바이어스 회로를 나타낸 것이다.

도 2는 일반적인 바이어스 회로의 경우로, SPAD에 광자가 주입되면 아주 작은 전류가 passive component인 저항에 흐르게 되고 sensing node의 전압이 VLOW보다 약간 떨어지게 된다. 이렇게 떨어진 sensing node의 전압을 바이어스 회로를 통해 조금 더 빠르게 ground까지 떨어뜨려 quenching 동작을 하도록 한 후 디지털 회로를 통과시켜 pulse를 만들어 준다. 결과적으로 하나의 광자가 주입되었을 때 하나의 pulse가 발생한다. 동시에 바이어스 회로는 전압이 ground까지 떨어져 SPAD의 break-down이 발생하지 않는 전압까지 떨어지면 reset을 시켜 전압을 다시 VLOW로 회복되게 한다.

도 3은 단일 광자 검출기에 사용하는 회로로, 저항소자를 사용한 ?칭 바이어스 회로의 도면을 나타낸다.

단일 광자 검출 회로는 단일 광자를 검출하기 위한 회로로서, 단일 광자 수광 소자인 SPAD (Single Photon Avalanche Diode), passive quenching을 위한 passive component, 그리고 quenching 동작을 빠르게(Active quenching) 하기 위한 바이어스 회로 등이 포함된다.

기본적인 quenching 동작은 다음과 같다.

SPAD에 광자가 입사되면 입사되기 전보다 조금 더 많은 전류가 흐르게 된다. 이때 passive component를 통해 VLOW(supply voltage)전압에서 전압강하가 이루어지는 passive quenching 현상이 발생하며, 그 뒤에 MOSFET과 같은 active device가 조금의 전압 강하를 감지하게 되면, 전압을 강제적으로 빠르게 낮추어주는 active quenching 동작을 하게 된다.

하지만 도 3의 회로는 낮은 전압소자를 사용하여 공급전압(140)의 전위가 낮기 때문에 공급전압(140)과 센싱노드(180) 사이 전압 차이가 작게 된다.

그 결과 SPAD의 Cathode와 Anode 사이의 전압차이가 역전압과 얼마 차이 나지 않아 SPAD 역방향 전류로 인한 전압강하가 센싱노드(180)에서 바이어스 회로가 차이를 감지하지 못할 만큼 작다.

결론적으로 도 3의 회로는 광자가 SPAD에 인가되어도 Cathode와 Anode 사이 전압차이가 역전압보다 많이 차이가 나지 않아 센싱노드(180)에서 감지하지 못해 정확한 광자 검출에 있어서 불리함이 있다.

도 5는 도 3 회로의 SPAD 변이에 따른 결과를 나타낸 것으로, SPAD의 특성에 따라 SPAD의 Cathode와 Anode 사이 전압차이에 따른 sensing node(150)의 전압을 나타낸다.

SPAD의 Cathode와 Anode 사이 전압차이가 큰 경우 sensing node에서 감지하기에 충분한 전압강하가 생기므로 바이어스 회로에서 Active quenching을 하여 더 빠르게 전압을 떨어뜨려 더 정확하게 광자를 감지 할 수 있다.

반면에 SPAD의 Cathode와 Anode 사이 전압차이가 작은 경우, sensing node에서 감지하지 못하여 Active quenching이 일어나지 않아 출력에서 광자를 감지했다는 신호가 나오지 않는다.

이러한 현상을 본 발명의 일 실시예에 따른 높은 전압소자를 이용한 회로를 통해 보상을 할 수 있다.

본 발명의 실시예에 따른 바이어스 회로의 구체적인 회로도는 도 4와 같이 구현할 수 있다.

SPAD의 변이로 인하여 발생하는 전류량의 변화 및 여러 동작의 불안정성을 보상하기 위하여 높은 공급전압을 이용하여 SPAD를 확실하게 Geiger 상태에서 동작시킬 수 있게 높은 전압소자를 사용할 필요가 있다.

SPAD의 변이로 인하여 Cathode와 Anode 사이 전압과 역전압 차이에 따라 수동소자(passive component)에 흐르는 전류가 다르다.

도 3 회로는 단일 광자 검출기는 SPAD의 Cathode와 Anode 사이 전압이 역전압보다 큰 Geiger 상태에서 동작하는데, 이 차이가 크지 않아 SPAD에 광자가 인가되어도 흐르는 전류가 작기 때문에 sensing node에서 감지하지 못한다.

하지만 도 4 회로의 경우, 높은 전압소자를 사용하여 초기 상태에선 SPAD의 Cathode와 Anode 사이 전압을 크게 할 수 있어 Geiger 상태에서 확실하게 동작한다.

대부분 높은 전압소자는 Drain과 Source 사이 최대전압 허용범위와 Gate와 Source 사이 최대전압 허용범위가 다르다. 그렇기 때문에 높은 전압소자를 이용하여 인버터와 같은 디지털 회로를 구성하기는 힘들다.

본 발명에서는 이런 문제점을 해결하면서 SPAD가 확실하게 Geiger 상태에서 동작하도록 높은 전압소자를 사용하여 단일 광자 검출에 오차를 줄이고 정확한 검출방법을 제시한다.

초기 상태에서 수광소자에 역전압과 높은 공급전압 차이만큼 SPAD의 애노드(Anode)에 전압을 인가하면 도 3의 회로보다 SPAD는 휠씬 더 확실하게 Geiger 상태로 동작한다.

이 때 광자가 인가되면 순간적으로 도 3 회로보다 더 많은 역방향 전류가 흐르게 되고 수동소자(Component)를 통해 수동 ?칭이 일어난다. 수동 ?칭이 일어나면서 제1 저항(120)과 제2 저항(130)은 직렬로 연결되어 있어 저항 비율만큼 전압분배가 일어난다. 제1 저항(120)의 전압은 높은 공급전압에서 SPAD의 역방향 전류에 저항값을 곱한 만큼 전압강하가 생긴다.

이러한 높은 전압에서의 전압변화량은 DC 차단 커패시터(150)를 통과 한 후 낮은 전압에서의 전압변화량으로 바뀌게 된다. 이 전압값을 기준(Reference) 전압과 비교기를 통해 비교하여 기준전압보다 낮으면 비교기에서 전압을 출력하고, 출력된 전압은 D flip flop을 동작시켜 전압값을 저장한다. D flip flop에서 출력된 전압은 높은 전압소자 NMOS의 Gate와 Source 사이 허용가능 한 전압범위로 높은 전압소자가 안정적으로 능동(Active) ?칭 동작을 할 수 있게 만든다.

높은 전압소자 NMOS의 능동(Active)?칭 동작으로 인해 ?칭노드(190)은 높은 공급전압(140)에서 Ground까지 전압이 수동 ?칭보다 휠씬 빠르게 떨어진다. ?칭노드(190)의 전압이 Ground까지 떨어지게 되면 SPAD의 Cathode와 Anode 사이 전압이 역전압보다 작게 되어 Geiger 상태에서 벗어나게 된다. 이 상태에서 단일 광자가 SPAD에 인가되어도 센싱노드(180)에서 감지할 만큼 전류가 흐르지 않기 때문에 이 시간을 Dead time이라고 한다. Dead time을 짧게 하기 위해 높은 전압소자 PMOS를 이용하여 SPAD가 다음 광자를 받아드릴 수 있게 다시 Geiger 상태로 동작하도록 ?칭노드(190)를 높은 공급전압(140) 레벨로 만드는 리셋이 필요하다.

이 때 높은 전압소자 PMOS 또한 Gate와 Source 사이 허용전압이 낮으므로 허용되는 전압을 조절할 필요가 있다. 높은 공급전압(140)과 바이어스 ?칭회로(170)의 일부인 높은 전압소자 NMOS의 Drain 사이의 제 3저항을 통해 전압 분해하여 높은 전압소자 PMOS의 Gate에 안정적인 전압을 제공한다.

그 다음 높은 전압소자 PMOS를 통해 ?칭노드(190) 전압을 높은 공급전압(140)으로 올려 SPAD가 광자를 받아들일 수 있게 만든다. 이 동작을 통해 도 4 회로는 SPAD의 Geiger 상태와 Non-Geiger 상태를 높은 전압을 이용한 바이어스 회로를 통해 확실하게 구분지어 동작하는 장점이 있다.

도 4 회로의 ?칭노드(190) 전압범위는 높은 공급전압(140)에서 Ground까지이지만, 단일 광자를 검출했을 때 최종 출력은 낮은 전압에서 Ground까지이므로 최종 출력을 통해 TDC(Time Digital Converter)와 ADC(Analog Digital Converter)와 같은 디지털 회로를 통해 단일 광자 검출 데이터를 디지털로 처리할 수 있다.

도 6은 도 4 회로 SPAD 변이에 따른 결과를 나타낸 것으로, SPAD의 특성에 따라 SPAD의 Cathode와 Anode 사이 전압차이에 따른 ?칭노드(190)의 전압을 나타낸다. 도 5의 결과와 달리 도 4 회로의 SPAD는 Geiger 상태에서 확실히 동작하기 때문에 도 6의 결과와 같이 ?칭노드(190)의 전압이 안정적으로 수동 ?칭과 액티브 ?칭, 그리고 리셋되면서 단일 광자를 감지할 수 있다.

결론적으로, 도 4 회로는 높은 전압소자를 이용한 바이어스 회로를 통해 SPAD가 Geiger 상태에서 확실하게 동작시켜 단일 광자 검출기의 오차를 줄이고 정확하게 감지할 수 있게 한다. 더불어 기준(Reference) 전압은 임의로 전압 범위를 설정할 수 있도록 하여 sensing 감도를 조절할 수 있다.

다음으로, 본 발명의 일 실시예에 따른 단일 광자 검출기는 수광소자, 패시브 ?칭을 할 수 있는 패시브 ?칭 회로 및 액티브 ?칭, 리셋동작을 수행하도록 하는 바이어스 회로로 구성될 수 있다.

단일 광자 검출기를 구성하는 바이어스 회로에 대한 상세한 설명은 도 1 내지 도6의 바이어스 회로에 대해 앞서 설명한 바, 생략하도록 한다.

일반적으로 PET/CT, PET/MRI의 장비에서 단일 광자를 감지하여 처리할 수 있는 정보는 첫 번째로 입사되는 광자의 입사 시간, 두 번째로 그 이후에 일정시간 동안 들어오는 광자의 수를 처리하는 것이다.

이를 위하여 정확한 시간 정보 및 동일한 시간 내에 광자의 수를 셀 수 있는 회로가 필요하게 되므로, 광자를 감지하는 단계 회로에서 오류 없이 처리하는 것이 중요하다.

그래서, 본 발명에 의한 높은 전압소자를 이용한 ?칭 바이어스 회로를 사용하여 SPAD를 Geiger 상태에서 확실히 동작시켜 SPAD의 변이에 덜 민감하고 오차가 줄이면서 단일 광자 감지에 대한 정보를 줄 수 있다.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.

따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위 뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

100 : 바이어스 회로
110 : 수광 소자
120 : 제 1저항
130 : 제 2저항
140 : 공급전압
150 : DC 차단 커패시터
160 : 제 3저항
170 : 바이어스 ?칭 회로
180 : 센싱노드
190 : ?칭노드

Claims (11)

1. 수광소자;
   상기 수광소자에서 역방향 전류가 흐름에 따라 패시브 ?칭을 유도하는 제 1 저항;
   상기 제 1 저항과 직렬 연결되고, 공급전압과 Ground 사이 전압에서 ?칭동작을 유도하는 제 2 저항;
   상기 공급전압과 제 1 NMOS의 Drain 사이에 위치하는 제 3 저항;
   상기 공급전압을 DC 성분을 차단하여 낮은 전압(VLOW)으로 바꾸는 DC 차단 커패시터; 및
   ?칭동작을 수행하도록 하는 바이어스 ?칭 회로를 포함하되,
   상기 DC 차단 커패시터는,
   상기 제 1 저항의 상기 공급전압에서의 전압 변화량을 DC 전압을 차단시켜 낮은 전압(VLOW)에서의 전압 변화량으로 바꿔주고,
   상기 제 1 저항과 상기 제 2 저항을 통해 상기 공급전압과 Ground 사이 전압을 분배하고 상기 공급전압에서의 전압변화량을 상기 DC 차단 커패시터를 통해 낮은 전압(VLOW)에서의 전압변화량으로 바꿔 비교기를 통해 기준(Reference)전압과 비교하여 센싱노드의 전압이 기준전압보다 낮게 되면 능동(Active) ?칭동작 하는 것이며,
   상기 비교기에서 전압을 출력하여 D flip flop을 통해 전압 값을 저장하고 그 값을 통해 상기 제 1 NMOS의 Gate 전압을 안정되게 능동(Active)?칭을 동작시키고,
   상기 제 3 저항을 통해 상기 공급전압을 전압 분배하여 PMOS의 Gate에 안정적인 전압을 제공하면서 리셋 동작시키며,
   상기 D flip flop을 통해 출력된 전압 값은 제 2 NMOS의 Gate에 제공하고,
   상기 PMOS와 상기 제 2 NMOS는 직렬 연결되고, 상기 PMOS의 drain과 상기 제 2 NMOS의 drain 사이는 상기 수광소자와 상기 제 2 저항 사이에 연결되어 ?칭노드를 형성하고,
   상기 공급전압은, 상기 제 1 NMOS, 상기 제2 NMOS 및 상기 PMOS의 게이트에 인가되는 전원보다 큰 전원(VHIGH)인 바이어스 회로.
2. 제 1항에 있어서,
   상기 제 1 저항은,
   상기 공급전압 및 센싱노드 사이에 위치하는 것을 특징으로 하는 바이어스 회로.
3. 제 1항에 있어서,
   상기 제 1 저항은,
   상기 수광소자의 변이에 따라 전압 차가 발생하는 것을 특징으로 하는 바이어스 회로.
4. 제 1항에 있어서;
   상기 제 2 저항은,
   ?칭동작을 통해 상기 공급전압과 Ground 사이 전압 변화를 유도하는 것을 특징으로 하는 바이어스 회로.
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 제 1항 내지 제 4항 중 어느 한 항의 바이어스 회로를 포함하는 단일 광자 검출기.

Images