KR101915059B1 - 14개의 트랜지스터로 구성되는 정확한 전가산기 회로 및 그 전가산기 회로가 집적된 디지털 신호 처리 장치 - Google Patents

14개의 트랜지스터로 구성되는 정확한 전가산기 회로 및 그 전가산기 회로가 집적된 디지털 신호 처리 장치 Download PDF

Info

Publication number
KR101915059B1
KR101915059B1 KR1020160135953A KR20160135953A KR101915059B1 KR 101915059 B1 KR101915059 B1 KR 101915059B1 KR 1020160135953 A KR1020160135953 A KR 1020160135953A KR 20160135953 A KR20160135953 A KR 20160135953A KR 101915059 B1 KR101915059 B1 KR 101915059B1
Authority
KR
South Korea
Prior art keywords
type transistor
terminal
signal
source
drain
Prior art date
Application number
KR1020160135953A
Other languages
English (en)
Other versions
KR20180043083A (ko
Inventor
이정아
투바 아리핀
압두스 사미 하싼
무라디안사드로우디 호세인
Original Assignee
조선대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조선대학교산학협력단 filed Critical 조선대학교산학협력단
Priority to KR1020160135953A priority Critical patent/KR101915059B1/ko
Publication of KR20180043083A publication Critical patent/KR20180043083A/ko
Application granted granted Critical
Publication of KR101915059B1 publication Critical patent/KR101915059B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 정확한 전가산기 회로 및 디지털 신호 처리 장치에 관한 것으로, 보다 구체적으로는 14개의 트랜지스터만으로 에러가 없는 정확한 캐리 아웃 신호 및 합 신호를 출력할 수 있는 정확한 전가산기 회로 및 그 전가산기 회로가 집적된 디지털 신호 처리 장치에 관한 것이다.

Description

14개의 트랜지스터로 구성되는 정확한 전가산기 회로 및 그 전가산기 회로가 집적된 디지털 신호 처리 장치{Accurate adder consists of 14 transistors and DSP integrated with the adder}
본 발명은 정확한 전가산기 회로 및 디지털 신호 처리 장치에 관한 것으로, 보다 구체적으로는 14개의 트랜지스터만으로 에러가 없는 정확한 캐리 아웃 신호 및 합 신호를 출력할 수 있는 정확한 전가산기 회로 및 그 전가산기 회로가 집적된 디지털 신호 처리 장치에 관한 것이다.
전가산기(Full adder)란 가수(added), 피가수(augend) 및 캐리(carry;올림수)를 입력받아 가산 연산한 후, 합(sum)과 캐리를 출력하는 회로이다.
이 전가산기는 반가산기(half-adder)에서는 고려되지 않았던 하위의 가산 결과를 캐리로 입력받아 처리할 수 있다.
또한, 상기 전가산기는 복수의 트랜지스터의 조합으로 구현되는데 이러한 트랜지스터의 조합을 트랜지스터 레벨(transistor-level) 또는 CMOS 레벨이라고 한다.
도 1은 종래의 전가산기 회로를 보여주는 도면이다.
종래의 전가산기 회로(10)는 총 28개의 트랜지스터로 구성되며, 가수 신호(A), 피가수 신호(B), 입력 캐리 신호(Cin)를 입력받아 가산연산을 수행한 후, 합 신호(Sum)와 출력 캐리 신호(Cin)을 출력한다.
이 종래의 전가산기 회로(10)는 정확한 합 신호와 출력 캐리 신호를 출력하는 회로로써, 총 에러 거리(TED;Total Error Distance)가 '0'이다.
그러나 종래의 전가산기 회로는 많은 개수의 트랜지스터로 구성되므로 디지털 신호 처리 장치(DSP:digital signal processor)등에 집적할 경우 전력 소모가 큰 문제점이 있다.
이러한 문제점을 해결하기 위해 트랜지스터의 개수는 줄이고 합 신호와 출력 캐리 신호를 반전하여 출력하는 미러 전가산기(MA;mirror adder)가 개발된 바 있다.
도 2는 종래의 미러 전가산기 회로를 보여주는 도면이다.
종래의 미러 전가산기 회로(20)는 총 24개의 트랜지스터만으로 정확한 합 신호와 출력 캐리 신호를 출력할 수 있으며, 총 에러 거리(TED;Total Error Distance)가 '0'이다.
또한, 상기 미러 전가산기 회로(20)는 반전(미러링)된 합 신호와 출력 캐리 신호를 출력하지만 모든 경우에 있어 반전된 합 신호와 출력 캐리 신호를 출력한다면, 에러가 없는 것과 동일한 것으로 볼 수 있다.
따라서, 상기 미러 전가산기 회로(20)는 종래의 전가산기 회로(10)와 비교하여 트랜지스터 개수를 줄일 수 있으므로 전력 소모를 줄일 수 있는 장점이 있다.
그러나 상기 종래의 미러 전가산기 회로(20) 역시 24개의 트랜지스터로 구성되므로 전력 소모를 줄이는데 한계가 있다.
따라서, 트랜지스터의 개수를 줄여 전력 소모를 최소화할 수 있는 정확한 전가산기 회로의 요구가 있다.
[1] V. Gupta, D. Mohapatra, A. Raghunathan, and K. Roy, "Low-power digital signal processing using approximate adders," IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems, vol. 32, no. 1, pp. 124-137, Jan. 2013
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로 본 발명의 목적은 최소한의 트랜지스터만으로 정확한 합과 캐리를 출력할 수 있는 전가산기 회로 및 그 전가산기 회로가 집적된 디지털 신호 처리 장치를 제공하는 것이다.
상기의 목적을 달성하기 위하여 본 발명은 가수(addend) 신호, 피가수(augend) 신호 및 입력 캐리(input carry) 신호를 입력받아, 가산연산을 수행하고, 출력 캐리(output carry) 신호 및 합(sum) 신호을 출력하는 전가산기 회로로써, 상기 출력 캐리 신호와 상기 합 신호는 반전되지 않는 정확한(accurate) 합 신호이며, 총 14개의 트랜지스터로 구성되는 것을 특징으로 하는 전가산기 회로를 제공한다.
바람직한 실시예에 있어서, 상기 트랜지스터들:은, 드레인 단은 동작 전원에 연결되고, 게이트 단으로 상기 가수 신호를 입력받는 제1 N형 트랜지스터; 소스 단은 상기 동작 전원에 연결되고, 게이트 단으로 상기 가수 신호를 입력받는 제1 P형 트랜지스터; 드레인 단은 상기 제1 N형 트랜지스터의 소스 단에 연결되고, 게이트 단으로 상기 피가수 신호를 입력받는 제2 N형 트랜지스터; 소스 단은 상기 제1 P형 트랜지스터의 드레인 단에 연결되고, 게이트 단으로 상기 피가수 신호를 입력받는 제2 P형 트랜지스터; 드레인 단은 입력 캐리 신호 단과 연결되고, 소스 단은 상기 합 신호를 출력하며, 게이트 단은 상기 제2 N형 트랜지스터의 소스 단과 상기 제2 P형 트랜지스터의 드레인 단에 연결되는 제3 N형 트랜지스터; 드레인 단은 상기 제3 N형 트랜지스터의 소스 단과 연결되고, 게이트 단은 상기 제3 N 형 트랜지스터의 게이트 단과 연결되는 제3 P형 트랜지스터; 드레인 단은 상기 제3 P형 트랜지스터의 소스 단에 연결되고, 소스 단은 상기 동작 전원에 연결되며, 게이트 단으로 상기 입력 케리 신호를 입력받는 제4 P형 트랜지스터; 드레인 단은 상기 제4 P형 트랜지스터의 드레인 단에 연결되고, 소스 단은 접지 단에 연결되며, 게이트 단으로 상기 입력 케리 신호를 입력받는 제4 N형 트랜지스터; 드레인 단은 접지 단에 연결되고, 게이트 단으로 상기 가수 신호를 입력받는 제5 P형 트랜지스터; 드레인 단은 접지 단에 연결되고, 게이트 단으로 상기 가수 신호를 입력받는 제5 N형 트랜지스터; 소스 단은 상기 제5 P형 트랜지스터의 소스 단과 연결되고, 드레인 단은 상기 제2 P형 트랜지스터의 드레인 단과 연결되며, 게이트 단으로 상기 피가수 신호를 입력받는 제6 N형 트랜지스터; 드레인 단은 상기 제5 N형 트랜지스터의 소스 단과 연결되고, 소스 단은 상기 제6 N형 트랜지스터의 드레인 단과 연결되며, 게이트 단으로 상기 피가수 신호를 입력받는 제6 P형 트랜지스터; 드레인 단은 가수 신호 단과 연결되고, 소스 단으로 상기 출력 캐리 신호를 출력하며, 게이트 단은 상기 제6 N형 트랜지스터의 드레인 단과 상기 제6 P형 트랜지스터의 소스 단에 연결되는 제7 N형 트랜지스터; 및 드레인 단은 상기 제7 N형 트랜지스터의 소스 단과 연결되고, 소스 단은 입력 캐리 신호 단에 연결되며, 게이트 단은 상기 제7 N형 트랜지스터의 게이트 단과 연결되는 제7 P형 트랜지스터;를 포함한다.
또한, 본 발명은 상기 전가산기 회로가 집적되며 아날로그 신호를 디지털로 변환하여 처리하는 디지털 신호 처리 장치를 더 제공한다.
본 발명은 다음과 같은 우수한 효과를 가진다.
본 발명의 전가산기 회로 및 디지털 신호 처리 장치에 의하면, 14개의 트랜지스터만으로 총 에러 거리가 '0'인 정확한 합 신호와 캐리 신호를 출력할 수 있으므로 전력 소모를 매우 줄일 수 있는 장점이 있다.
도 1은 종래의 전가산기 회로를 보여주는 도면,
도 2는 종래의 미러 전가산기 회로를 보여주는 도면,
도 3은 본 발명의 일 실시예에 따른 전가산기 회로를 보여주는 도면,
도 4는 본 발명의 일 실시예에 따른 전가산기 회로의 진리표이다.
본 발명에서 사용되는 용어는 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있는데 이 경우에는 단순한 용어의 명칭이 아닌 발명의 상세한 설명 부분에 기재되거나 사용된 의미를 고려하여 그 의미가 파악되어야 할 것이다.
이하, 첨부한 도면에 도시된 바람직한 실시예들을 참조하여 본 발명의 기술적 구성을 상세하게 설명한다.
그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 명세서 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 전가산기 회로는 전가산 연산을 수행하는 전가산기 회로(100)이며, 총 14개의 트랜지스터로 구성된다.
또한, 도 3에서는 싱글 비트(single bit)의 가산 연산을 수행하는 전가산기 회로(100)를 도시하였으나 상기 전가산기 회로(100)가 다수 개 구비될 경우 멀티 비트(multi bits)의 전가산 연산을 수행할 수 있다.
또한, 본 발명의 전가산기 회로(100)는 디지털 신호 처리 장치(DSP:digital signal processor)에 집적될 수 있으며, 본 발명의 전가산기 회로(100)는 상기 디지털 신호 처리 장치의 형태로 제공될 수 있다.
또한, 상기 디지털 신호 처리 장치는 멀티미디어 장치, 이동통신장치 또는 아날로그 신호를 입력받아 디지털 신호처리를 수행하는 각종 임베디드 장치에 이용될 수 있다.
이하에서는 본 발명의 전가산기 회로(100)의 구성을 상세히 설명한다.
본 발명의 전가산기 회로(100)는 가수 신호(A), 피가수 신호(B) 및 입력 캐리 신호(Cin)를 입력받아 가산연산을 수행하고, 그 결과인 합 신호(Sum)와 출력 캐리 신호(Cout)를 출력한다.
또한, 상기 합 신호(Sum)와 상기 출력 캐리 신호(Cout)는 미리링되지 않은 정확한 신호이며, 총 에러 거리가 '0'이다.
또한, 상기 총 에러 거리는 전가산기의 모든 경우의 출력에 대해 부정확한 출력의 개수이다.
한편, 상기 총 에러 거리가 '1' 이상인 전가산기 회로는 어림 가산기(approximate adder)라고 하며, 이 어림 가산기는 주로 에러 허용 장치(error tolerant applications)에 이용된다.
또한, 본 발명의 일 실시예에 따른 전가산기 회로(100)는 총 14개의 트랜지스터로 구성되며, 더욱 자세하게는 7개의 P형 트랜지스터와 7개의 N형 트랜지스터로 구성된다.
또한, 도 3에서는 상기 트랜지스터들이 MOSFET 트랜지스터인 것으로 도시하였으나 동일한 기능을 수행하는 다른 종류의 트랜지스터로 대체될 수 있다.
또한, 상기 전가산기 회로(100)는 드레인 단은 동작 전원(VDD)에 연결되고, 게이트 단으로 상기 가수 신호(A)를 입력받는 제1 N형 트랜지스터(101), 소스 단은 상기 동작 전원(VDD)에 연결되고, 게이트 단으로 상기 가수 신호(A)를 입력받는 제1 P형 트랜지스터(102), 드레인 단은 상기 제1 N형 트랜지스터(101)의 소스 단과 연결되고, 게이트 단으로 상기 피가수 신호(B)를 입력받는 제2 N형 트랜지스터(103), 소스 단은 상기 제1 P형 트랜지스터(102)의 드레인 단에 연결되고, 게이트 단으로 상기 피가수 신호를 입력받는 제2 P형 트랜지스터(104), 드레인 단은 입력 캐리 신호(Cin) 단과 연결되고, 소스 단은 상기 합 신호(Sum)를 출력하며, 게이트 단은 상기 제2 N형 트랜지스터(103)의 소스 단과 상기 제2 P형 트랜지스터(104)의 드레인 단에 연결되는 제3 N형 트랜지스터(105), 드레인 단은 상기 제3 N형 트랜지스터(105)의 소스 단과 연결되고, 게이트 단은 상기 제3 N 형 트랜지스터(105)의 게이트 단과 연결되는 제3 P형 트랜지스터(106), 드레인 단은 상기 제3 P형 트랜지스터(106)의 소스 단에 연결되고, 소스 단은 상기 동작 전원에 연결되며, 게이트 단으로 상기 입력 케리 신호(Cin)를 입력받는 제4 P형 트랜지스터(107), 드레인 단은 상기 제4 P형 트랜지스터(107)의 드레인 단에 연결되고, 소스 단은 접지 단에 연결되며, 게이트 단으로 상기 입력 케리 신호(Cin)를 입력받는 제4 N형 트랜지스터(108), 드레인 단은 접지 단에 연결되고, 게이트 단으로 상기 가수 신호(A)를 입력받는 제5 P형 트랜지스터(109), 드레인 단은 접지 단에 연결되고, 게이트 단으로 상기 가수 신호(A)를 입력받는 제5 N형 트랜지스터(110), 소스 단은 상기 제5 P형 트랜지스터(109)의 소스 단과 연결되고, 드레인 단은 상기 제2 P형 트랜지스터(104)의 드레인 단과 연결되며, 게이트 단으로 상기 피가수 신호(B)를 입력받는 제6 N형 트랜지스터(111), 드레인 단은 상기 제5 N형 트랜지스터(110)의 소스 단과 연결되고, 소스 단은 상기 제6 N형 트랜지스터(111)의 드레인 단과 연결되며, 게이트 단으로 상기 피가수 신호(B)를 입력받는 제6 P형 트랜지스터(112), 드레인 단은 가수 신호(A) 단과 연결되고, 소스 단으로 상기 출력 캐리 신호(Cout)를 출력하며, 게이트 단은 상기 제6 N형 트랜지스터(111)의 드레인 단과 상기 제6 P형 트랜지스터(112)의 소스 단에 연결되는 제7 N형 트랜지스터(113) 및 드레인 단은 상기 제7 N형 트랜지스터(113)의 소스 단과 연결되고, 소스 단은 입력 캐리 신호(Cout) 단에 연결되며, 게이트 단은 상기 제7 N형 트랜지스터(113)의 게이트 단과 연결되는 제7 P형 트랜지스터(114)를 포함하여 이루어진다.
또한, 도 4는 종래의 전가산기 회로(28 transistor), 종래의 미러 전가산기 회로(mirror adder) 및 본 발명의 전가산기 회로(proposed adder)의 진리표를 보여주는 것으로 세가지 회로 모두 에러가 없는 합 신호(Sum)와 출력 캐리 신호(Cout)를 출력하는 것을 알 수 있다.
따라서, 본 발명의 일 실시예에 다른 전가산기 회로(100)에 의하면 단 14개의 트랜지스터만으로 에러가 없는 합 신호와 출력 캐리 신호를 출력할 수 있으므로 전력 소모를 매우 줄일 수 있는 장점이 있다.
이상에서 살펴본 바와 같이 본 발명은 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
100:전가산기 회로

Claims (3)

  1. 삭제
  2. 가수(addend) 신호, 피가수(augend) 신호 및 입력 캐리(input carry) 신호를 입력받아, 가산연산을 수행하고, 출력 캐리(output carry) 신호 및 합(sum) 신호을 출력하는 전가산기 회로로써,
    상기 출력 캐리 신호와 상기 합 신호는 반전되지 않는 정확한(accurate) 합 신호이며, 총 14개의 트랜지스터로 구성되고,
    상기 트랜지스터들:은,
    드레인 단은 동작 전원에 연결되고, 게이트 단으로 상기 가수 신호를 입력받는 제1 N형 트랜지스터;
    소스 단은 상기 동작 전원에 연결되고, 게이트 단으로 상기 가수 신호를 입력받는 제1 P형 트랜지스터;
    드레인 단은 상기 제1 N형 트랜지스터의 소스 단에 연결되고, 게이트 단으로 상기 피가수 신호를 입력받는 제2 N형 트랜지스터;
    소스 단은 상기 제1 P형 트랜지스터의 드레인 단에 연결되고, 게이트 단으로 상기 피가수 신호를 입력받는 제2 P형 트랜지스터;
    드레인 단은 입력 캐리 신호 단과 연결되고, 소스 단은 상기 합 신호를 출력하며, 게이트 단은 상기 제2 N형 트랜지스터의 소스 단과 상기 제2 P형 트랜지스터의 드레인 단에 연결되는 제3 N형 트랜지스터;
    드레인 단은 상기 제3 N형 트랜지스터의 소스 단과 연결되고, 게이트 단은 상기 제3 N 형 트랜지스터의 게이트 단과 연결되는 제3 P형 트랜지스터;
    드레인 단은 상기 제3 P형 트랜지스터의 소스 단에 연결되고, 소스 단은 상기 동작 전원에 연결되며, 게이트 단으로 상기 입력 캐리 신호를 입력받는 제4 P형 트랜지스터;
    드레인 단은 상기 제4 P형 트랜지스터의 드레인 단에 연결되고, 소스 단은 접지 단에 연결되며, 게이트 단으로 상기 입력 캐리 신호를 입력받는 제4 N형 트랜지스터;
    드레인 단은 접지 단에 연결되고, 게이트 단으로 상기 가수 신호를 입력받는 제5 P형 트랜지스터;
    드레인 단은 접지 단에 연결되고, 게이트 단으로 상기 가수 신호를 입력받는 제5 N형 트랜지스터;
    소스 단은 상기 제5 P형 트랜지스터의 소스 단과 연결되고, 드레인 단은 상기 제2 P형 트랜지스터의 드레인 단과 연결되며, 게이트 단으로 상기 피가수 신호를 입력받는 제6 N형 트랜지스터;
    드레인 단은 상기 제5 N형 트랜지스터의 소스 단과 연결되고, 소스 단은 상기 제6 N형 트랜지스터의 드레인 단과 연결되며, 게이트 단으로 상기 피가수 신호를 입력받는 제6 P형 트랜지스터;
    드레인 단은 가수 신호 단과 연결되고, 소스 단으로 상기 출력 캐리 신호를 출력하며, 게이트 단은 상기 제6 N형 트랜지스터의 드레인 단과 상기 제6 P형 트랜지스터의 소스 단에 연결되는 제7 N형 트랜지스터; 및
    드레인 단은 상기 제7 N형 트랜지스터의 소스 단과 연결되고, 소스 단은 입력 캐리 신호 단에 연결되며, 게이트 단은 상기 제7 N형 트랜지스터의 게이트 단과 연결되는 제7 P형 트랜지스터;를 포함하는 것을 특징으로 하는 전가산기 회로.
  3. 제 2 항의 전가산기 회로가 집적되며 아날로그 신호를 디지털로 변환하여 처리하는 디지털 신호 처리 장치.
KR1020160135953A 2016-10-19 2016-10-19 14개의 트랜지스터로 구성되는 정확한 전가산기 회로 및 그 전가산기 회로가 집적된 디지털 신호 처리 장치 KR101915059B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160135953A KR101915059B1 (ko) 2016-10-19 2016-10-19 14개의 트랜지스터로 구성되는 정확한 전가산기 회로 및 그 전가산기 회로가 집적된 디지털 신호 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160135953A KR101915059B1 (ko) 2016-10-19 2016-10-19 14개의 트랜지스터로 구성되는 정확한 전가산기 회로 및 그 전가산기 회로가 집적된 디지털 신호 처리 장치

Publications (2)

Publication Number Publication Date
KR20180043083A KR20180043083A (ko) 2018-04-27
KR101915059B1 true KR101915059B1 (ko) 2019-01-14

Family

ID=62081487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160135953A KR101915059B1 (ko) 2016-10-19 2016-10-19 14개의 트랜지스터로 구성되는 정확한 전가산기 회로 및 그 전가산기 회로가 집적된 디지털 신호 처리 장치

Country Status (1)

Country Link
KR (1) KR101915059B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2600357B2 (ja) 1989-01-18 1997-04-16 松下電器産業株式会社 デジタル信号処理装置
KR100553702B1 (ko) * 2003-09-04 2006-02-24 삼성전자주식회사 전가산기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2600357B2 (ja) 1989-01-18 1997-04-16 松下電器産業株式会社 デジタル信号処理装置
KR100553702B1 (ko) * 2003-09-04 2006-02-24 삼성전자주식회사 전가산기

Also Published As

Publication number Publication date
KR20180043083A (ko) 2018-04-27

Similar Documents

Publication Publication Date Title
Nagendra et al. Area-time-power tradeoffs in parallel adders
JPH0785221B2 (ja) 補数化装置
Perri et al. Fast low-cost implementation of single-clock-cycle binary comparator
KR101899065B1 (ko) 18개의 트랜지스터로 구성되는 정확한 전가산기 회로 및 그 전가산기 회로가 집적된 디지털 신호 처리 장치
Jafarzadehpour et al. New energy‐efficient hybrid wide‐operand adder architecture
Yagain et al. Design of High‐Speed Adders for Efficient Digital Design Blocks
Burgess The flagged prefix adder and its applications in integer arithmetic
US5163020A (en) High speed BiCMOS conditional sum adder
Balasubramanian et al. Low power self-timed carry lookahead adders
KR101915059B1 (ko) 14개의 트랜지스터로 구성되는 정확한 전가산기 회로 및 그 전가산기 회로가 집적된 디지털 신호 처리 장치
KR101934713B1 (ko) 총 에러 거리가 4이고 4개의 트랜지스터로 구성되는 어림 가산기 회로 및 그 어림 가산기 회로가 집적된 디지털 신호 처리 장치
Gao et al. Efficient realization of bcd multipliers using fpgas
KR101929969B1 (ko) 총 에러 거리가 3이고 6개의 트랜지스터로 구성되는 어림 가산기 회로 및 그 어림 가산기 회로가 집적된 디지털 신호 처리 장치
KR101929964B1 (ko) 총 에러 거리가 2이고 8개의 트랜지스터로 구성되는 어림 가산기 회로 및 그 어림 가산기 회로가 집적된 디지털 신호 처리 장치
US6711633B2 (en) 4:2 compressor circuit for use in an arithmetic unit
US7620677B2 (en) 4:2 Carry save adder and 4:2 carry save adding method
US10249219B2 (en) Chip and method for operating a processing circuit
Rastogi et al. Leakage power reduction in MTCMOS based high speed adders
HV et al. Reduced Complexity Hybrid Ripple Carry Lookahead Adder
Mondal et al. Comparative Analysis and Study on 4-bit RCA and CSK using CMOS Logic
Albert et al. NULL convention floating point multiplier
US6631393B1 (en) Method and apparatus for speculative addition using a limited carry
US9590633B2 (en) Carry-skip one-bit full adder and FPGA device
Mohan et al. Comments on" Breaking the 2n-bit carry-propagation barrier in residue to binary conversion for the [2/sup n/-1, 2/sup n/, 2/sup n/+ 1] moduli set" and author's reply
Bi et al. An area-reduced scheme for modulo 2/sup n/-1 addition/subtraction

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161019

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180419

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20181026

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181030

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181030

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210927

Start annual number: 4

End annual number: 4