KR101896226B1 - Flexible printed circuit board and method for manufacturing the same - Google Patents
Flexible printed circuit board and method for manufacturing the same Download PDFInfo
- Publication number
- KR101896226B1 KR101896226B1 KR1020160058912A KR20160058912A KR101896226B1 KR 101896226 B1 KR101896226 B1 KR 101896226B1 KR 1020160058912 A KR1020160058912 A KR 1020160058912A KR 20160058912 A KR20160058912 A KR 20160058912A KR 101896226 B1 KR101896226 B1 KR 101896226B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal layer
- wiring layer
- plating
- wiring
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
- H05K1/0281—Reinforcement details thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
연성 회로 기판 및 그 제조 방법이 제공된다. 연성 회로 기판은, 상기 기재의 일면 또는 타면 중 적어도 어느 하나 상에 형성된 금속박층, 상기 금속박층 상에 형성되되, 상면이 볼록부를 포함하는 제1 배선층 및 상기 제1 배선층 상에 상기 제1 배선층의 상기 상면을 덮도록 형성되는 제2 배선층으로, 상기 제2 배선층의 상면은 실질적으로 평탄한 제2 배선층을 포함한다.A flexible circuit board and a method of manufacturing the same are provided. The flexible circuit board includes a metal foil layer formed on at least one of the one surface or the other surface of the substrate, a first wiring layer formed on the metal foil layer, the top surface of the first wiring layer including a convex portion, and a second wiring layer formed on the first wiring layer A second wiring layer formed to cover the upper surface, and an upper surface of the second wiring layer includes a substantially second wiring layer.
Description
본 발명은 연성 회로 기판 및 그 제조 방법에 관한 것이다.The present invention relates to a flexible circuit board and a manufacturing method thereof.
최근 전자 기기에 소형화 추세에 따라 연성 회로 기판을 이용한 칩 온 필름(Chip On Film: COF) 패키지 기술이 사용되고 있다. 연성 회로 기판 및 이를 이용한 COF 패키지 기술은 예를 들어, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용된다.BACKGROUND ART [0002] In recent years, a chip on film (COF) package technology using a flexible circuit board has been used in electronic devices in accordance with the miniaturization trend. The flexible circuit board and the COF package technology using the flexible circuit board are used for a flat panel display (FPD) such as a liquid crystal display (LCD), an organic light emitting diode do.
연성 회로 기판은 유연하게 구부러지는 절연층의 일면 또는 양면 상에 형성된 배선 패턴을 포함한다. 배선 패턴은 예를 들어 절연층 상에 형성된 금속 하지층을 이용하여 도금하는 세미 어디티브(semi additive) 방식으로 형성될 수 있다. 세미 어디티브 방식으로 형성된 배선 패턴의 상면, 또는 양면에 형성된 배선 패턴을 도통하는 쓰루홀 주위의 패드의 상면의 레벨(level)이 균일하지 않아 접촉 불량 등으로 인한 제품 불량의 문제를 야기할 수 있다.The flexible circuit board includes a wiring pattern formed on one surface or both surfaces of a flexible flexible insulating layer. The wiring pattern can be formed in a semi additive manner, for example, plating using a metal underlying layer formed on an insulating layer. The level of the upper surface of the pad around the through hole that conducts the wiring pattern formed on the upper surface or the both surfaces of the wiring pattern formed in the semi-permanent manner is not uniform, which may cause a problem of product failure due to contact failure or the like .
본 발명이 해결하고자 하는 기술적 과제는 2단 도금층을 이용하여 상면의 레벨이 평탄한 패드 및 배선 패턴을 포함하는 연성 회로 기판을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a flexible circuit board including a pad and a wiring pattern having a flat level on the upper surface using a two-stage plating layer.
본 발명이 해결하고자 하는 다른 기술적 과제는 2단 도금층을 이용하여 상면의 레벨이 평탄한 패드 및 배선 패턴을 포함하는 연성 회로 기판의 제조 방법을 제공하는 것이다.Another aspect of the present invention is to provide a method of manufacturing a flexible circuit board including a pad and a wiring pattern having a flat upper surface using a two-step plating layer.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical objects of the present invention are not limited to the technical matters mentioned above, and other technical subjects not mentioned can be clearly understood by those skilled in the art from the following description.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판은, 상기 기재의 일면 또는 타면 중 적어도 어느 하나 상에 형성된 금속박층, 상기 금속박층 상에 형성되되, 상면이 볼록부를 포함하는 제1 배선층 및 상기 제1 배선층 상에 상기 제1 배선층의 상기 상면을 덮도록 형성되는 제2 배선층으로, 상기 제2 배선층의 상면은 실질적으로 평탄한 제2 배선층을 포함한다.According to an aspect of the present invention, there is provided a flexible circuit board comprising: a metal foil layer formed on at least one surface of a substrate; a metal foil layer formed on the metal foil layer, A second wiring layer formed on the first wiring layer and the first wiring layer so as to cover the upper surface of the first wiring layer and the upper surface of the second wiring layer includes a substantially second wiring layer.
본 발명의 몇몇 실시예에서, 상기 기재를 관통하는 쓰루홀(through hole) 및 상기 기판의 일면에서 상기 쓰루홀과 중첩되는 패드를 더 포함하되, 상기 패드는, 상기 쓰루홀을 채우는 제1 메탈층으로, 상기 쓰루홀 상의 상기 제1 메탈층은 상면이 상기 기재의 타면을 향하는 오목부를 포함하는 제1 메탈층 및, 상기 제1 메탈층 상에 형성되고, 상기 오목부를 채우는 제2 메탈층을 포함할 수 있다.In some embodiments of the present invention, the semiconductor device further includes a through hole penetrating the substrate and a pad overlapping the through hole on one side of the substrate, the pad including a first metal layer filling the through hole, Wherein the first metal layer on the through hole includes a first metal layer having a concave portion whose upper surface faces the other surface of the substrate and a second metal layer formed on the first metal layer and filling the concave portion can do.
본 발명의 몇몇 실시예에서, 상기 제2 메탈층의 상면은 실질적으로 평탄할 수 있다.In some embodiments of the present invention, the top surface of the second metal layer may be substantially planar.
본 발명의 몇몇 실시예에서, 상기 제1 배선층은 상기 제1 메탈층과 연결되고, 상기 제2 배선층은 상기 제2 메탈층과 연결될 수 있다.In some embodiments of the present invention, the first wiring layer may be connected to the first metal layer, and the second wiring layer may be connected to the second metal layer.
본 발명의 몇몇 실시예에서, 상기 제1 배선층과 상기 제1 메탈층은 동일 레벨에서 형성되고, 상기 제2 배선층과 상기 제2 메탈층은 동일 레벨에서 형성될 수 있다.In some embodiments of the present invention, the first wiring layer and the first metal layer are formed at the same level, and the second wiring layer and the second metal layer are formed at the same level.
본 발명의 몇몇 실시예에서, 상기 패드는, 상기 쓰루홀의 내측벽과 상기 제1 메탈층 사이에, 도전화층을 더 포함할 수 있다.In some embodiments of the present invention, the pad may further include a conductive layer between the inner wall of the through hole and the first metal layer.
본 발명의 몇몇 실시예에서, 상기 제1 배선층과 제2 배선층 사이, 상기 제1 메탈층과 제2 메탈층 사이에 개재된 하나 이상의 중간층을 더 포함할 수 있다.In some embodiments of the present invention, at least one intermediate layer interposed between the first wiring layer and the second wiring layer, and between the first metal layer and the second metal layer may be further included.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법은, 일면 또는 타면 상에 금속박층이 형성된 기재를 제공하고, 상기 기재의 상기 일면 또는 타면 상에 도금 레지스트 패턴을 형성하고, 상기 도금 레지스트 패턴 사이에 노출된 상기 금속박층 상에 도전 배선을 형성하고, 상기 도금 레지스트 패턴을 제거하고, 상기 도전 배선 사이에 노출된 상기 금속박층을 제거하는 것을 포함하되, 상기 도전 배선을 형성하는 것은, 제1 도금액을 이용하여 제1 배선층을 형성하되, 상기 제1 배선층의 상면은 볼록부를 포함하고, 제2 도금액을 이용하여 제1 배선층의 상면을 덮는 제2 배선층을 형성하되, 제2 배선층의 상면은 실질적으로 평탄한 것을 포함한다.According to another aspect of the present invention, there is provided a method of fabricating a flexible circuit board, comprising: providing a substrate having a metal foil layer formed on one surface or another surface thereof; forming a plating resist pattern on the one surface or the other surface of the substrate; Forming a conductive wiring on the metal foil layer exposed between the plating resist patterns, removing the plating resist pattern, and removing the metal foil layer exposed between the conductive wirings, Forming a second wiring layer covering the upper surface of the first wiring layer by using a second plating solution, wherein the first wiring layer is formed by using a first plating solution, the upper surface of the first wiring layer including a convex portion, The upper surface of the second wiring layer includes a substantially flat one.
본 발명의 몇몇 실시예에서, 상기 기재는 양면을 관통하는 쓰루홀을 포함할 수 있다.In some embodiments of the present invention, the substrate may include through holes penetrating both sides.
본 발명의 몇몇 실시예에서, 상기 제1 도금액을 이용하여 상기 쓰루홀을 채우는 제1 메탈층을 형성하고, 상기 제2 도금액을 이용하여 상기 제1 메탈층을 덮는 제2 메탈층을 형성하는 것을 더 포함하되, 상기 제1 메탈층의 상면은 오목부를 포함하고, 상기 제2 메탈층의 상면은 실직적으로 평탄할 수 있다.In some embodiments of the present invention, a first metal layer filling the through hole is formed using the first plating solution, and a second metal layer covering the first metal layer is formed using the second plating solution Wherein an upper surface of the first metal layer includes a concave portion, and an upper surface of the second metal layer may be substantially flat.
본 발명의 몇몇 실시예에서, 상기 제1 배선층과 상기 제1 메탈층은 동시에 형성되고, 상기 제2 배선층과 상기 제2 메탈층은 동시에 형성될 수 있다.In some embodiments of the present invention, the first wiring layer and the first metal layer are simultaneously formed, and the second wiring layer and the second metal layer may be formed at the same time.
본 발명의 몇몇 실시예에서, 상기 제1 메탈층을 형성하기 전에, 상기 쓰루홀 내벽에 도전화층을 형성하는 것을 더 포함할 수 있다.In some embodiments of the present invention, before forming the first metal layer, forming the conductive layer on the inner wall of the through hole may be further included.
본 발명의 몇몇 실시예에서, 상기 제1 도금액은 도금 촉진제(brightener)를 주성분으로 하여 캐리어(carrier) 및 도금 억제제(leveler)를 포함하여 조성되고, 상기 제2 도금액은 도금 억제제를 주성분으로 하여 도금 촉진제 및 캐리어를 포함하여 조성될 수 있다.In some embodiments of the present invention, the first plating liquid is composed of a carrier and a leveler mainly composed of a plating promoter, and the second plating liquid is plated with a plating inhibitor as a main component, An accelerator, and a carrier.
본 발명의 실시예들에 따른 연성 회로 기판에 의하면, 패드와 도전 배선의 상면의 레벨이 균일하도록 도금하여, 전자 부품 및 ACF(anisotropic conductive film)와의 접착성을 향상시켜 제품 신뢰도를 높이고, 광학 및 접촉 검사 시의 검사 신뢰도 저하 문제를 개선할 수 있다.According to the flexible circuit board according to the embodiments of the present invention, the level of the upper surface of the pad and the conductive wiring is plated uniformly to improve the adhesion between the electronic component and the ACF (anisotropic conductive film) The problem of lowering the reliability of the inspection at the time of contact inspection can be improved.
또한 본 발명의 실시예들에 따른 연성 회로 기판의 제조 방법에 의하면 쓰루홀 영역 또는 도전 배선 표면에서 오목하게 홈이 형성된 딤플(Dimple) 현상을 채우는 기능을 동시에 할 수 있어, 1차 도금으로 발생한 패드와 도전 배선의 상면 레벨 불균일을 해소하기 위한 2차 도금을 수행하여 제품 신뢰성을 개선할 수 있다.Further, according to the method of manufacturing a flexible circuit board according to the embodiments of the present invention, it is possible to simultaneously perform the function of filling a dimple phenomenon in which a groove is formed in a through hole region or a surface of a conductive wiring, And secondary plating for eliminating unevenness in the upper surface level of the conductive wiring can be performed to improve the product reliability.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the description of the claims.
도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 상면도이다.
도 2는 도 1의 A-A'를 따라 절단하여 도시한 단면도이다.
도 3은 도 1의 B-B'를 따라 절단하여 도시한 단면도이다.
도 4 내지 도 5는 본 발명의 다른 실시예에 따른 연성 회로 기판의 단면도이다.
도 6 내지 도 10은 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법을 도시한 중간 단계 도면들이다.1 is a top view of a flexible circuit board according to an embodiment of the present invention.
2 is a cross-sectional view taken along line A-A 'in Fig.
3 is a cross-sectional view taken along the line B-B 'in Fig.
4 to 5 are sectional views of a flexible circuit board according to another embodiment of the present invention.
6 to 10 are intermediate views showing a method of manufacturing a flexible circuit board according to an embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The dimensions and relative sizes of the components shown in the figures may be exaggerated for clarity of description. Like reference numerals refer to like elements throughout the specification and "and / or" include each and every combination of one or more of the mentioned items.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.It is to be understood that when an element or layer is referred to as being "on" or " on "of another element or layer, All included. On the other hand, a device being referred to as "directly on" or "directly above " indicates that no other device or layer is interposed in between.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term "below" can include both downward and upward directions. The elements can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms " comprises "and / or" comprising "used in the specification do not exclude the presence or addition of one or more other elements in addition to the stated element.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various elements or components, it is needless to say that these elements or components are not limited by these terms. These terms are used only to distinguish one element or component from another. Therefore, it is needless to say that the first element or the constituent element mentioned below may be the second element or constituent element within the technical spirit of the present invention.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.
도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 상면도이고, 도 2는 도 1의 A-A'를 따라 절단하여 도시한 단면도이고, 도 3은 도 1의 B-B'를 따라 절단하여 도시한 단면도이다.FIG. 1 is a top view of a flexible printed circuit board according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line A-A 'of FIG. 1, and FIG. 3 is a cross- Fig.
도 1을 참조하면, 본 발명의 일 실시예에 따른 연성 회로 기판은 기재(10), 패드(P), 쓰루홀(30), 도전 배선(70)을 포함할 수 있다.Referring to FIG. 1, a flexible circuit board according to an embodiment of the present invention may include a
기재(10)는 유연성이 있는 재질로 형성될 수 있으며, 기재(10)를 포함하는 연성 회로 기판이 벤딩되거나 접히도록 할 수 있다. 기재는 예를 들어, 폴리이미드 필름일 수 있다. 이와 달리 베이스 필름은 PET 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 등의 플라스틱 필름 또는 절연금속 호일일 수도 있다. 본 발명의 일 실시예에 따른 연성 회로 기판에서, 기재(10)는 폴리이미드 필름인 것으로 설명한다.The
쓰루홀(30)은 기재(10)를 관통하여 형성될 수 있다. 도 2에 도시된 것과 같이, 쓰루홀(30)은 상부의 폭이 하부의 폭보다 큰 사다리꼴 형상일 수 있으나 본 발명이 이에 제한되는 것은 아니다. 즉, 쓰루홀(30)은 상부의 폭보다 하부의 폭이 사다리꼴 형상일 수 있으며, 또는 상부의 폭과 하부의 폭이 동일한 직사각형 또는 정사각형 형상일 수도 있다.The through
도 1에 도시된 것과 같이, 기재(10) 상의 쓰루홀(30)의 단면의 형상은 원형일 수 있으나 본 발명이 이에 제한되는 것은 아니다. 쓰루홀(30)의 단면은 사각형 등 설계자의 의도에 따라 얼마든지 다른 형상을 포함할 수 있다.As shown in Fig. 1, the shape of the cross section of the through
패드(P)는 기재(10)의 일면 상에 형성될 수 있다. 본 발명의 실시예에 따른 연성 회로 기판에서, 패드(P)는 기재(10)의 일면 및 타면 상에 형성될 수 있다. 패드(P)는 기재(10)의 일면 상에서 쓰루홀(30)과 중첩되도록 형성될 수 있다. 패드(P)는 기재(10)의 양면 상에 형성된 도전 배선을 전기적으로 연결시킬 수 있다. 패드(P)는 도전 배선(70)과 연결될 수 있으며, 패드(P)는 도전 배선(70)의 폭이 확장된 형상일 수 있다.The pad P may be formed on one side of the
패드(P)의 형상과 관련하여, 이하 도 2를 참조하여 더욱 자세하게 설명한다.Regarding the shape of the pad P, it will be described in more detail with reference to FIG.
패드(P)는 제1 메탈층(20)과 제2 메탈층(40) 및 도전화층(50)을 포함할 수 있다.The pad P may include a
제1 메탈층(20)은 쓰루홀(30)을 채우도록 형성될 수 있다. 제1 메탈층(20)은 쓰루홀(30)로부터 기재(10)의 일면 또는 양면 상으로 연장될 수 있다. 제1 메탈층(20)의 상면은 기재(10)의 일면의 반대면인 타면을 향하는 오목부(35)를 포함할 수 있다. 오목부(35)는 패드(P)의 상면의 중앙부에 위치하기 때문에, 오목부(35)는 쓰루홀(30)과 수직적으로 중첩(overlap)될 수 있다. 제1 메탈층(20)의 상면의 높이는 기재(10)의 상면의 높이보다 높을 수 있다. 따라서 오목부(35)의 상면의 높이 또한 기재(10)의 상면의 높이보다 높을 수 있다. 제1 메탈층(20)과 기재(10)의 상면 사이에는 금속박층(15)이 개재될 수 있다. 금속박층(15)은 예를 들어, 니켈, 크롬 또는 동박층을 포함할 수 있다.The
쓰루홀(30)을 충전하도록 패드(P)를 형성하기 위하여, 쓰루홀(30) 내부를 도금하여 제1 메탈층(20)을 형성할 수 있다. 쓰루홀(30)의 양 측벽 상의 도전화층(50)으로부터 제1 메탈층(20)이 형성되고, 도금이 진행되면서 도전화층(50)으로부터 각각 성장한 제1 메탈층(20)이 만나 쓰루홀(30)이 충전될 수 있다. 따라서, 쓰루홀(30) 상의 제1 메탈층(20)과, 그 이외의 제1 메탈층(20)의 상면의 레벨 차이가 발생하여, 제1 메탈층(20)의 상면은 오목부(35)를 포함할 수 있다.The
제2 메탈층(40)은 제1 메탈층(20) 상에 형성될 수 있다. 제2 메탈층(40)은 제1 메탈층(20)의 상면을 덮도록 형성될 수 있다. 제2 메탈층(40)은 제1 메탈층(20)의 오목부(35)를 채우도록 형성될 수 있다. 제2 메탈층(40)의 상면은 기재(10)의 일면과 실질적으로 평행일 수 있다. 즉, 제2 메탈층(40)의 레벨은 실질적으로 평면일 수 있다. 여기서, 제2 메탈층(40)의 레벨이 실질적으로 평면이라고 하는 것은, 제2 메탈층(40)을 형성하는 도금 공정의 수율 등에 따라 제2 메탈층(40)의 상면의 높이에 있어서, 다소의 요철을 포함하는 경우를 포함한다. 이러한 요철로 인한 제2 메탈층(40)의 상면의 최상부와 최하부 간의 높이 차이는, 약 1.5㎛ 이하일 수 있다. 그러나 이와 같은 차이에도 불구하고 제2 메탈층(40)의 형성으로 인해 패드(P)의 딤플 현상 및 이로 인한 상면 레벨 불균일은 현저히 저감될 수 있으며, 이러한 관점에서 제2 메탈층(40)의 레벨은 실질적으로 평면일 수 있다.The
상술한 것과 같이, 쓰루홀(30)의 내부를 충전하도록 형성되는 제1 메탈층(20)의 형성 과정에서, 제1 메탈층(20)의 상면에 오목부(35)가 형성됨으로써 제1 메탈층(20)의 상면의 레벨이 균일하지 않을 수 있다. 그리고, 상기 오목부(35)와 상기 패드(P)의 가장자리 사이에는 볼록부(36)가 형성될 수도 있다. 즉, 볼록부(36)는 오목부(35)를 둘러싸도록 형성될 수 있다. 본 발명의 실시예에 따른 연성 회로 기판의 테스트 과정에서, 테스트 용 프루브(probe)가 평탄하지 않은 제1 메탈층(20)의 상면 상에서 움직임에 따라 프루브가 미끌어지는 등 진행이 방해받고, 패드(P)의 전기적 테스트가 용이하지 않을 수 있다. 따라서 상면의 레벨이 실질적으로 동일한 제2 메탈층(40)이 제1 메탈층(20)의 상면을 덮도록 형성됨에 따라, 패드(P) 및 연성 회로 기판의 전기적 테스트가 상대적으로 용이할 수 있다.As described above, in the process of forming the
제1 메탈층(20) 및 제2 메탈층(40)은 각각 구리와 같은 도전성 물질을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다. 구체적으로, 제1 메탈층(20)과 제2 메탈층(40)은 금, 은 및 알루미늄 또는 이들의 합금과 같은 전기 전도성을 가진 물질로 이루어질 수 있다. 제1 메탈층(20)과 제2 메탈층(40)이 전기 전도성을 가진 물질을 포함하는 경우, 각각의 조성 물질은 서로 다를 수 있다. 즉, 제1 메탈층(20)의 형성에 이용되는 도금액과, 제2 메탈층(40)의 형성에 이용되는 도금액은 그 조성이 서로 다를 수 있다. 이와 관련하여 패드(P)의 제조 방법과 이하 좀더 자세하게 설명한다.The
도전화층(50)은 쓰루홀(30)의 측벽 상에 형성될 수 있다. 도전화층(50)은 쓰루홀(30)의 양 측벽의 전부 또는 일부를 덮도록 형성될 수 있다. 도전화층(50)은 예를 들어, 팔라듐, 니켈, 크롬, 구리, 금 등의 물질 또는 이러한 금속들의 합금을 도금 또는 스퍼터링하여 형성될 수 있다.The
다시 도 1을 참조하면, 도전 배선(70)은 기재(10)의 일면 상에 형성될 수 있다. 도전 배선(70)은 연성 회로 기판에 장착된 회로 소자 사이를 전기적으로 연결시킬 수 있다. 도 1에서 도시되지는 않았지만, 도전 배선(70)은 기재(10)의 타면 상에도 형성될 수 있다. 도전 배선(70)과 관련하여 도 3을 이용하여 좀더 자세하게 설명한다.Referring again to FIG. 1, the
도전 배선(70)은 금속박층(15), 제1 배선층(120) 및 제2 배선층(140)을 포함할 수 있다. 제1 배선층(120)은 금속박층(15) 상에 형성될 수 있다. 제1 배선층(120)의 상면은 기재(10)의 상면으로부터 멀어지는 방향으로 형성된 볼록부를 포함할 수 있다. 제2 배선층(140)은 제1 배선층(120)의 상면을 덮도록 형성될 수 있다. 제2 배선층(140)의 상면은 기재(10)의 상면과 실질적으로 평행할 수 있다. 즉, 제2 배선층(140)의 상면은 실직적으로 평면일 수 있다.The
제1 배선층(120)과 제1 메탈층(20)은 서로 연결될 수 있다. 더욱 구체적으로, 제1 배선층(120)과 제1 메탈층(20)은 동일 레벨일 수 있다. 여기서 동일 레벨이란 동일한 제조 공정에 의해 형성되는 것을 의미한다. The
즉, 쓰루홀(30)을 채우기 위하여 제1 메탈층(20)을 형성하는 도금 공정을 수행하는 것에 의하여, 제1 배선층(120)이 동시에 형성될 수 있다. 제1 배선층(120)을 형성하는 것은, 기재(10) 상에 레지스트 패턴을 형성하고, 도금에 의해 레지스트 패턴들 사이에 제1 배선층(120)을 형성하는 세미 어디티브 방식일 수 있다.That is, the
한편, 제2 배선층(140)과 제2 메탈층(40)은 서로 연결될 수 있다. 더욱 구체적으로, 제2 배선층(140)과 제2 메탈층(40)은 동일 레벨일 수 있다. 즉, 제1 메탈층(20)을 덮도록 제2 메탈층(40)을 형성하는 도금 공정에 의하여, 제2 배선층(140)이 동시에 형성될 수 있다.Meanwhile, the
한편, 제1 메탈층(20)과 제1 배선층(120)을 동일한 도금 공정에 의하여 형성하는 경우, 제1 배선층(120)의 상면이 균일하지 못하고 볼록부가 형성될 수 있다. 제1 메탈층(20)을 형성하는 것은, 쓰루홀(30)을 빠르게 충진하기 위하여 도금 촉진제(brightener)가 포함된 도금액에 의한 것일 수 있다. 이와 동시에 형성되는 제1 배선층(120) 또한, 도금 촉진제에 의하여 중앙부가 빠르게 도금됨에 따라 제1 배선층(120)의 상면에 볼록부가 형성될 수 있다.On the other hand, when the
도전 배선(70)은 이방성 도전 필름(anisotropic conductive film; ACF)을 통해서 디스플레이 패널과 같은 전자 장치와 연결될 수 있다. 이 때, 도전 배선(70)의 상면 상에 볼록부가 형성되는 경우, ACF와 도전 배선(70) 사이에 발생하는 접촉 불량으로 인해 연결 품질 저하가 발생할 수 있다.The
또한, 볼록부가 형성된 도전 배선(70)의 상면 형상으로 인해, 연성 회로 기판의 광학 검사 시 도전 배선(70)의 상면의 중앙부와 외곽 사이의 포커스 심도 차이에 따라 광학 검사기를 통해 얻어진 이미지가 불명료할 수 있고, 프로브 핀을 이용한 접촉 검사 시 프로브 핀이 도전 배선(70)의 볼록부를 따라 휘어져 발생한 접촉 불량으로 인해 접촉 검사의 신뢰도가 저하될 수 있다.In addition, due to the top surface shape of the
본 발명의 실시예에 따른 연성 기판 회로에서, 제1 배선층(120) 상에 형성된 볼록부를 덮는 제2 배선층(140)이 형성되고, 제2 배선층(140)의 상면의 레벨은 실질적으로 평면일 수 있다. 따라서 상술한 ACF와 도전 배선(70) 사이의 접촉 불량 및 도전 배선(70)의 광학 및 접촉 검사 시의 검사 신뢰도 저하 문제가 개선될 수 있다.In the flexible substrate circuit according to the embodiment of the present invention, the
한편, 기재(10)의 표면에는 금속박층(15)이 형성될 수 있다. 금속박층(15)은 제1 메탈층(20) 및 제1 배선층(120)을 도금 공정에 의해 형성하기 위한 시드층(seed layer)으로서 기능할 수 있다.On the other hand, the
도 4 내지 도 5는 본 발명의 다른 실시예에 따른 연성 회로 기판의 단면도이다. 4 to 5 are sectional views of a flexible circuit board according to another embodiment of the present invention.
도 4 및 도 5를 참조하면, 본 발명의 다른 실시예에 따른 연성 회로 기판은 제1 메탈층(20)과 제2 메탈층(40) 사이와, 제1 배선층(120)과 제2 배선층(140) 사이에 개재되는 적어도 하나 이상의 중간층(45)을 더 포함할 수 있다. 중간층(45)은 제1 메탈층(20)의 상면 레벨 형상을 따라 형성되거나, 제1 메탈층(20)의 볼록부(36)의 형상이 완화되도록 형성될 수도 있다.4 and 5, a flexible circuit board according to another embodiment of the present invention includes a
도 4 및 도 5에 도시된 것과 같이, 중간층(45)은 단일층으로 구성될 수도 있지만, 둘 이상의 복합층으로 구성될 수도 있다. 중간층(45)은 예를 들어, 제1 메탈층(20) 상에 하나 이상의 금속층을 도금하여 형성할 수 있다.4 and 5, the
도 6 내지 도 10은 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법을 설명하는 중간 단계 도면들이다.FIGS. 6 to 10 are intermediate views illustrating a method of manufacturing a flexible circuit board according to an embodiment of the present invention.
도 6을 참조하면, 표면 상에 금속박층(15)이 형성된 기재(10)를 제공하고, 기재(10)에 쓰루홀(30)을 형성한다. 금속박층(15)은 기재(10) 상에 스퍼터링 또는 도금 처리 등에 의하여 형성될 수 있다. 쓰루홀(30)을 형성하는 것은, 금속박층(15)이 형성된 기재(10) 상에 CNC 또는 금형을 이용하거나 레이저를 조사하여 기재(10)를 관통하는 것일 수 있다.Referring to Fig. 6, a
쓰루홀(30)의 내벽 상에 팔라듐, 니켈, 크롬, 구리 또는 금 등의 물질 또는 이러한 금속들의 합금을 도금 또는 스퍼터링하여 도전화층(50)을 형성할 수 있다.The
도 7을 참조하면, 쓰루홀(30)을 채우는 제1 메탈층(20)을 형성하기 위하여, 도금 공정을 수행할 수 있다. 제1 메탈층(20)을 형성하는 도금 공정에서 사용되는 제1 도금액은, 도금 촉진제(brightener, B)를 주성분으로 하고, 캐리어(carrier, C) 및 도금 억제제(leveler, L)를 포함하여 조성된 것일 수 있다. 도금 촉진제와, 캐리어 및 도금 억제제는 도금액에 포함된 유기 첨가제일 수 있다. 도금 촉진제(B)는 도금 레벨이 높은 부분의 성장을 촉진시키는 역할을 하고, 상기 캐리어(C)는 도금 레벨과 상관없이 도금면을 균일하게 성장시키는 역할을 하고, 상기 도금 억제제(L)는 도금 레벨이 높은 부분의 성장을 억제시키는 역할을 한다.Referring to FIG. 7, a plating process may be performed to form the
제1 메탈층(20)을 형성하는 도금 공정에서 사용되는 제1 도금액은, 도금 촉진제(B)의 특성이 강한 것일 수 있다. 즉, 쓰루홀(30)을 빠르게 충진하기 위하여, 도금 촉진제(B)의 특성이 강한 제1 도금액을 이용함으로써 제1 메탈층(20)이 쓰루홀(30)을 빠르게 채우도록 형성할 수 있다. 도금 촉진제(B)는 쓰루홀(30)의 측벽 및 금속박층(15) 상에 흡착되어, 금속 결정의 생성 및 석출을 촉진시킬 수 있다. 도금 촉진제(B)에 의하여, 쓰루홀(30)의 측벽 및 금속박층(15) 상의 제1 메탈층(20)의 성장이 촉진되고, 쓰루홀(30)의 양 측벽상으로부터 성장한 제1 메탈층(20)이 서로 만나면서 쓰루홀(30)이 제1 메탈층(20)에 의하여 충진될 수 있다.The first plating solution used in the plating process for forming the
도금 촉진제(B)가 흡착된 쓰루홀(30)의 양 측벽 또는 금속박층(15)의 상면에 비하여, 기재(10)와 쓰루홀(30)의 경계부에서의 도금 속도가 느리고, 이러한 도금 속도의 상대적 차이에 따라 제1 메탈층 상의 오목부(도 2의 35)가 형성될 수 있다.The plating rate at the boundary between the
도 8을 참조하면, 제1 메탈층(20) 상에, 제2 메탈층(40)을 형성한다. 도 2 및 도 8에는 오목부(35)가 형성된 제1 메탈층(20), 상에 제2 메탈층(40)이 형성되는 것으로 도시되었으나, 제2 메탈층(40)은 기재(10)의 양면에 형성될 수도 있다.Referring to FIG. 8, a
제2 메탈층(40)의 형성에 사용되는 제2 도금액은 도금 억제제(L)의 특성이 강한 것일 수 있다. 즉, 제2 도금액은 도금 억제제(L)를 주성분으로 하여 도금 촉진제(B)와 캐리어(C)를 포함하여 조성된 것일 수 있다. 도금 억제제(L) 입자는 도금면의 레벨이 높은 부분에 우선 흡착되어 흡착면의 도금을 억제함으로써 도금면의 레벨이 낮은 부분의 도금량을 상대적으로 증가시킬 수 있다. 즉, 도금 억제제(L) 입자는 볼록부(36)의 표면에 흡착되어 볼록부(36)에 비해서 오목부(35) 표면의 도금 속도가 상대적으로 빠르게 만들고, 제2 메탈층(40)의 상면이 실질적으로 평면을 이루도록 작용할 수 있다.The second plating solution used for forming the
도 9를 참조하면, 표면에 금속박층(15)이 형성된 기재(10)를 제공하고, 금속박층(15) 상에 레지스트(60)를 형성한다. 레지스트(60) 사이에 노출된 금속박층(15)을 시드층으로 하여, 제1 배선층(120)을 형성하기 위한 도금을 수행한다. 9, a
제1 배선층(120)을 형성하는 도금 공정은 앞서 기술한 제1 메탈층(20)을 형성하기 위한 도금 공정과 동시에 수행된다. 따라서 제1 배선층(120)을 형성하는 것은 도금 촉진제(B) 특성이 강한 제1 도금액을 이용한다.The plating process for forming the
제1 도금액에서 나타나는 도금 촉진제(B)의 특성으로 인해, 제1 배선층(120)의 중앙부의 도금 결정의 성장이 촉진될 수 있다. 따라서, 제1 배선층(120)의 상면은 볼록부가 형성될 수 있다.The growth of the plating crystal in the central portion of the
도 10을 참조하면, 제1 배선층(120) 상에 제2 배선층(140)을 형성하기 위한 도금 공정을 수행한다. 제2 배선층(140)을 형성하는 도금 공정은 앞서 기술한 제2 메탈층(40)을 형성하기 위한 도금 공정과 동시에 수행된다. 따라서 제2 배선층(140)을 형성하기 위하여 도금액은 도금 억제제(L) 특성이 강한 제2 도금액을 이용한다.Referring to FIG. 10, a plating process for forming a
도금 억제제(L) 입자는 제1 배선층(120)의 상면의 중앙에 우선 흡착되고, 따라서 제1 배선층(120)의 중앙부에 비해 외곽부 표면의 도금 속도가 상대적으로 빠르게 만들어, 제2 배선층(140)의 표면이 실질적으로 평면을 이루도록 형성할 수 있다.The plating inhibitor L particles are first attracted to the center of the upper surface of the
제2 배선층(140)을 형성한 후에, 레지스트(60)를 제거할 수 있다. 레지스트(60)를 제거하는 것은, 레지스트(60)와 기재(10) 사이의 금속박층(15)을 함께 제거하는 것을 포함할 수 있다.After the
결과적으로, 본 발명의 실시예에 따른 연성 회로 기판의 제조 방법에 의하여, 패드(P)에 포함된 제1 메탈층(20)과, 도전 배선(70)에 포함된 제1 배선층(120)을 형성하기 위한 1차 도금을 동시에 수행할 수 있어 연성 회로 기판의 제조 시간을 절감할 수 있다. 또한, 제1 메탈층(20)과 제1 배선층(120)의 상면에 발생하는 레벨 불균형으로 인한 제품 불량을 감소시키기 위하여, 1차 도금에 사용되는 도금액과 조합 특성이 다른 도금액으로 2차 도금을 수행함으로써, 상면의 레벨이 실질적으로 균일한 제2 메탈층(40)과 제2 배선층(140)을 형성하여 제품 특성을 향상시킬 수 있다.As a result, the
한편, 본 발명의 실시예로서, 기재(10)의 일면 상에서의 패드(P)와 도전 배선(70)의 총두께(T1, T2)는 기재(10) 표면으로부터 4~20um일 수 있다. 이 때, 제1 메탈층(20) 및 제1 배선층(120)의 두께는 쓰루홀 충전 정도에 따라 변경이 가능하며, 기재(10)의 일면 상에서의 총두께(T1, T2)의 50%~90% 사이일 수 있다.On the other hand, as an embodiment of the present invention, the total thickness T1 and T2 of the pad P and the
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It is to be understood that the invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.
10: 기재 15: 금속박층
20: 제1 메탈층 40: 제2 메탈층
P: 패드 30: 쓰루홀
120: 제1 배선층 140: 제2 배선층 10: substrate 15: metal foil layer
20: first metal layer 40: second metal layer
P: Pad 30: Through hole
120: first wiring layer 140: second wiring layer
Claims (12)
상기 기재의 일면 또는 타면 중 적어도 어느 하나 상에 형성된 금속박층;
상기 금속박층 상에 형성되되, 상면이 볼록부를 포함하는 제1 배선층;
상기 제1 배선층 상에 상기 제1 배선층의 상기 상면을 덮도록 형성되는 배선층으로서, 상면이 실질적으로 평탄한 제2 배선층;
상기 기재를 관통하는 쓰루홀(through hole);
상기 쓰루홀을 채우는 메탈층으로서, 상기 쓰루홀 상의 상면이 오목부를 포함하는 제1 메탈층; 및
상기 제1 메탈층 상에 상기 오목부를 채우도록 형성되며, 상면이 실질적으로 평탄한 제2 메탈층
을 포함하는 연성 회로 기판.An insulating substrate including a first surface and a second surface;
A metal foil layer formed on at least one surface of the substrate;
A first wiring layer formed on the metal foil layer and having an upper surface including a convex portion;
A wiring layer formed on the first wiring layer so as to cover the upper surface of the first wiring layer, the second wiring layer having a substantially flat upper surface;
A through hole passing through the substrate;
A metal layer filling the through hole, wherein the upper surface of the through hole includes a concave portion; And
A second metal layer formed to fill the recesses on the first metal layer and having a substantially flat upper surface,
And a flexible circuit board.
상기 기재의 일면에서 상기 쓰루홀과 중첩되는 것으로서, 상기 제1 메탈층과 상기 제2 메탈층을 포함하는 패드
를 더 포함하며,
상기 패드는 상기 제1 배선층과 상기 제2 배선층을 포함하는 도전 배선보다 폭이 넓은 연성 회로 기판.The method according to claim 1,
Wherein the first metal layer and the second metal layer overlap with the through hole on one side of the substrate,
Further comprising:
Wherein the pad is wider than the conductive wiring including the first wiring layer and the second wiring layer.
상기 제1 배선층은 상기 제1 메탈층과 연결되고,
상기 제2 배선층은 상기 제2 메탈층과 연결되는 연성 회로 기판.The method according to claim 1,
The first wiring layer is connected to the first metal layer,
And the second wiring layer is connected to the second metal layer.
상기 제1 배선층과 상기 제1 메탈층은 동일 레벨에서 형성되고,
상기 제2 배선층과 상기 제2 메탈층은 동일 레벨에서 형성되는 연성 회로 기판.The method of claim 3,
The first wiring layer and the first metal layer are formed at the same level,
Wherein the second wiring layer and the second metal layer are formed at the same level.
상기 패드는,
상기 쓰루홀의 내벽과 상기 제1 메탈층 사이에 개재된 도전화층
을 더 포함하는 연성 회로 기판.3. The method of claim 2,
The pad includes:
A conductive layer interposed between the inner wall of the through hole and the first metal layer,
Further comprising a flexible circuit board.
상기 제1 배선층과 상기 제2 배선층 사이, 상기 제1 메탈층과 상기 제2 메탈층 사이에 개재된 하나 이상의 중간층
을 더 포함하는 연성 회로 기판.The method according to claim 1,
And a second metal layer interposed between the first wiring layer and the second wiring layer and between the first metal layer and the second metal layer,
Further comprising a flexible circuit board.
상기 기재가 제공되면, 상기 기재의 상기 일면 또는 타면 상에 도금 레지스트 패턴을 형성하는 단계;
상기 도금 레지스트 패턴 사이에 노출된 상기 금속박층 상에 도전 배선을 형성하되, 제1 도금액을 이용하여 상면이 볼록부를 포함하는 제1 배선층을 형성하고, 제2 도금액을 이용하여 제1 배선층의 상면을 덮는 것으로서 상면이 실질적으로 평탄한 제2 배선층을 형성하는 단계;
상기 기재가 제공되면, 상기 제1 도금액을 이용하여 상기 기재의 양면을 관통하는 쓰루홀을 채우는 것으로서 상면이 오목부를 포함하는 제1 메탈층을 형성하는 단계;
상기 제2 도금액을 이용하여 상기 제1 메탈층을 덮는 것으로서 상면이 실질적으로 평탄한 제2 메탈층을 형성하는 단계;
상기 도금 레지스트 패턴을 제거하는 단계; 및
상기 도전 배선 사이에 노출된 상기 금속박층을 제거하는 단계
를 포함하는 연성 회로 기판의 제조 방법.Providing an insulating substrate having a metal foil layer formed on one surface or the other surface;
Forming a plating resist pattern on the one surface or the other surface of the substrate, when the substrate is provided;
Forming a first wiring layer having a convex upper surface by using a first plating solution on the metal foil layer exposed between the plating resist patterns and forming an upper surface of the first wiring layer by using a second plating solution; Forming a second wiring layer having a substantially flat top surface as a covering;
Forming a first metal layer having an upper surface including a concave portion by filling the through holes passing through both surfaces of the substrate using the first plating liquid, when the substrate is provided;
Forming a second metal layer covering the first metal layer using the second plating liquid and having a substantially flat upper surface;
Removing the plating resist pattern; And
Removing the metal foil layer exposed between the conductive wirings
Wherein the flexible printed circuit board includes a flexible printed circuit board.
상기 제1 배선층과 상기 제1 메탈층은 동시에 형성되고,
상기 제2 배선층과 상기 제2 메탈층은 동시에 형성되는 연성 회로 기판의 제조 방법.8. The method of claim 7,
The first wiring layer and the first metal layer are formed at the same time,
Wherein the second wiring layer and the second metal layer are simultaneously formed.
상기 제1 메탈층을 형성하기 전에, 상기 쓰루홀 내벽에 도전화층을 형성하는 단계를
더 포함하는 연성 회로 기판의 제조 방법.8. The method of claim 7,
Forming a conductive layer on the inner wall of the through hole before forming the first metal layer,
Wherein the flexible printed circuit board further comprises a flexible printed circuit board.
상기 제1 도금액은 도금 촉진제(brightener)를 주성분으로 하여 캐리어(carrier) 및 도금 억제제(leveler)를 포함하여 조성되고,
상기 제2 도금액은 도금 억제제를 주성분으로 하여 도금 촉진제 및 캐리어를 포함하여 조성된 연성 회로 기판의 제조 방법.8. The method of claim 7,
The first plating solution is composed of a plating promoter (brightener) as a main component and a carrier and a plating leveler,
Wherein the second plating solution comprises a plating inhibitor as a main component and a plating promoter and a carrier.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150067918 | 2015-05-15 | ||
KR20150067918 | 2015-05-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160134570A KR20160134570A (en) | 2016-11-23 |
KR101896226B1 true KR101896226B1 (en) | 2018-10-18 |
Family
ID=57541965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160058912A KR101896226B1 (en) | 2015-05-15 | 2016-05-13 | Flexible printed circuit board and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101896226B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012019080A (en) * | 2010-07-08 | 2012-01-26 | Shinko Electric Ind Co Ltd | Method for manufacturing wiring board and wiring board |
-
2016
- 2016-05-13 KR KR1020160058912A patent/KR101896226B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012019080A (en) * | 2010-07-08 | 2012-01-26 | Shinko Electric Ind Co Ltd | Method for manufacturing wiring board and wiring board |
Also Published As
Publication number | Publication date |
---|---|
KR20160134570A (en) | 2016-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101547500B1 (en) | Flexible printed circuit boards and electronic device comprising the same and method for manufacturing the flexible printed circuit boards | |
KR20120005383A (en) | Wiring substrate and method for manufacturing wiring substrate | |
JP2009076851A (en) | Packaging substrate structure, and method for manufacturing same | |
TWI615071B (en) | A method for manufacturing a package substrate and a package substrate using this method | |
TWI659680B (en) | Flexible printed circuit boards | |
TWI446508B (en) | Coreless package substrate and method of making same | |
US9265147B2 (en) | Multi-layer wiring board | |
US10438897B2 (en) | Fiducial mark for chip bonding | |
KR101896226B1 (en) | Flexible printed circuit board and method for manufacturing the same | |
US20160225706A1 (en) | Printed circuit board, semiconductor package and method of manufacturing the same | |
JP3833124B2 (en) | Display device | |
US9793241B2 (en) | Printed wiring board | |
TWI699147B (en) | Flexible printed circuit boards and electronic device including the same | |
TWM450822U (en) | Package substrate | |
TWI444123B (en) | Fabricating method of circuit board and circuit board | |
TWI693870B (en) | Printed circuit boards and fabricating method of the same | |
JP2019521528A (en) | Flexible circuit board and method of manufacturing the same | |
KR102123813B1 (en) | Flexible printed circuit boards and fabricating method of the same | |
KR101751390B1 (en) | Flexible printed circuit boards and method for manufacturing the same | |
KR101923637B1 (en) | Flexible printed circuit boards having via pads | |
KR102014088B1 (en) | Memory card, pcb for the memory card and method for manufacturing the same | |
KR101753685B1 (en) | Flexible printed circuit boards | |
KR101611216B1 (en) | Flexible printed circuit boards and method for manufacturing the same | |
US7547974B2 (en) | Wiring substrate with improvement in tensile strength of traces | |
KR20180000996A (en) | Flexible printed circuit boards and the method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |