KR101893480B1 - 전력 결합 장치를 구비하는 전력 증폭 시스템 - Google Patents

전력 결합 장치를 구비하는 전력 증폭 시스템 Download PDF

Info

Publication number
KR101893480B1
KR101893480B1 KR1020180030215A KR20180030215A KR101893480B1 KR 101893480 B1 KR101893480 B1 KR 101893480B1 KR 1020180030215 A KR1020180030215 A KR 1020180030215A KR 20180030215 A KR20180030215 A KR 20180030215A KR 101893480 B1 KR101893480 B1 KR 101893480B1
Authority
KR
South Korea
Prior art keywords
waveguide
dielectric
conductor
width
point
Prior art date
Application number
KR1020180030215A
Other languages
English (en)
Inventor
김영곤
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020180030215A priority Critical patent/KR101893480B1/ko
Application granted granted Critical
Publication of KR101893480B1 publication Critical patent/KR101893480B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21139—An impedance adaptation circuit being added at the output of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)

Abstract

본 발명은 도파관의 H 평면이나 E 평면을 나누고, PCB의 전송선과 도파관 사이를 복수개의 파트들로 구분하여 도체의 형성 위치, 유전체의 존재 유무와 적층 정도 등을 기초로 각 파트를 차별 형성하는 전이 구조를 이용하여 전력 결합 방식을 구현하는 전력 결합 장치를 구비하는 전력 증폭 시스템을 제안한다. 본 발명에 따른 시스템은 밀리미터파 시스템에서 전력을 분배하는 것으로서, 도파관의 H 평면 또는 E 평면을 분할하여 전력을 분배하는 전력 분배부; 및 전송선과 제1 도파관 사이에 형성되는 것으로서, 테두리면 일부에 형성되는 제1 도체 및 제1 도체에 둘러싸여 형성된 내부 공간 전체에 적층되는 제1 유전체를 포함하는 제1 파트; 제1 도파관과 제2 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제2 도체 및 제2 도체에 둘러싸여 형성된 내부 공간 일부에 적층되는 제2 유전체를 포함하는 제2 파트; 및 제2 도파관과 제3 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제3 도체를 포함하는 제3 파트를 포함하는 전이 구조를 구비하는 전력 결합 장치; 및 전력 결합 장치에 의해 출력되는 전력을 증폭시키는 전력 증폭부를 포함한다.

Description

전력 결합 장치를 구비하는 전력 증폭 시스템 {System for amplifying power with apparatus for combining power}
본 발명은 밀리미터파 시스템에서 전력을 증폭시키는 전력 증폭 시스템에 관한 것이다. 보다 상세하게는, 전력 결합 장치를 이용하여 도파관에서 분배 및 결합된 전력을 증폭시키는 전력 증폭 시스템에 관한 것이다.
밀리미터파 시스템에서는 높은 전력을 얻기 위해 전력 결합 방식을 이용한다. 그런데 종래의 전력 결합 방식은 PCB의 전송선과 도파관을 연결하는 전이 구조로 인해 크기와 구조가 제한되는 문제점이 있다.
또한 종래의 전력 결합 방식은 PCB 상에서 바이너리 방식으로 구현되는데, 이러한 바이너리 방식은 고주파가 될수록 결합 손실 때문에 전력 결합 효율이 떨어지는 문제점도 있다.
한국공개특허 제2017-0021152호 (공개일 : 2017.02.27.)
본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, 도파관의 H 평면(H-plane)이나 E 평면(E-plane)을 나누고, PCB의 전송선과 도파관 사이를 복수개의 파트들로 구분하여 도체의 형성 위치, 유전체의 존재 유무와 적층 정도 등을 기초로 각 파트를 차별 형성하는 전이 구조를 이용하여 전력 결합 방식을 구현하는 전력 결합 장치를 제안하는 것을 목적으로 한다.
또한 본 발명은 이러한 전력 결합 장치를 구비하는 전력 증폭 시스템을 제안하는 것을 목적으로 한다.
그러나 본 발명의 목적은 상기에 언급된 사항으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 상기한 목적을 달성하기 위해 안출된 것으로서, 밀리미터파 시스템에서 전력을 분배하는 것으로서, 도파관의 H 평면(H-plane) 또는 E 평면(E-plane)을 분할하여 전력을 분배하는 전력 분배부; 및 전송선(transmission line)과 제1 도파관 사이에 형성되는 것으로서, 테두리면 일부에 형성되는 제1 도체 및 상기 제1 도체에 둘러싸여 형성된 내부 공간 전체에 적층되는 제1 유전체를 포함하는 제1 파트; 상기 제1 도파관과 제2 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제2 도체 및 상기 제2 도체에 둘러싸여 형성된 내부 공간 일부에 적층되는 제2 유전체를 포함하는 제2 파트; 및 상기 제2 도파관과 제3 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제3 도체를 포함하는 제3 파트를 포함하는 전이 구조를 포함하는 것을 특징으로 하는 전력 결합 장치를 제안한다.
또한 본 발명은 밀리미터파 시스템에서 전력을 분배하는 것으로서, 도파관의 H 평면(H-plane) 또는 E 평면(E-plane)을 분할하여 전력을 분배하는 전력 분배부; 및 전송선(transmission line)과 제1 도파관 사이에 형성되는 것으로서, 테두리면 일부에 형성되는 제1 도체 및 상기 제1 도체에 둘러싸여 형성된 내부 공간 전체에 적층되는 제1 유전체를 포함하는 제1 파트; 상기 제1 도파관과 제2 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제2 도체 및 상기 제2 도체에 둘러싸여 형성된 내부 공간 일부에 적층되는 제2 유전체를 포함하는 제2 파트; 및 상기 제2 도파관과 제3 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제3 도체를 포함하는 제3 파트를 포함하는 전이 구조를 포함하는 전력 결합 장치; 및 상기 전력 결합 장치에 의해 출력되는 전력을 증폭시키는 전력 증폭부를 포함하는 것을 특징으로 하는 전력 증폭 시스템을 제안한다.
본 발명은 상기한 목적 달성을 위한 구성들을 통하여 다음과 같은 효과를 얻을 수 있다.
첫째, 결합 손실을 줄이고 전력 결합 효율을 높일 수 있다.
둘째, 고출력 및 광대역 특성을 가질 수 있다.
셋째, 평면형에서 증폭기를 장착함으로써 열효율을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 도파관 전력 결합기의 구조를 보여주는 사시도이다.
도 2는 본 발명의 제1 실시예에 따른 도파관 전력 결합기의 신호를 보여주는 사시도이다.
도 3은 본 발명의 제2 실시예에 따른 도파관의 형태를 보여주는 사시도이다.
도 4는 본 발명의 제2 실시예에 따른 도파관 전력 결합기의 구조를 보여주는 사시도이다.
도 5는 본 발명의 제3 실시예에 따른 도파관 전력 결합기의 구조를 보여주는 사시도이다.
도 6은 본 발명의 제4 실시예에 따른 도파관 전력 결합기의 구조를 보여주는 사시도이다.
도 7는 본 발명의 제1 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 사시도이다.
도 8은 본 발명의 제1 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 평면도이다.
도 9는 본 발명의 제1 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 단면도이다.
도 10은 본 발명의 제2 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 사시도이다.
도 11는 본 발명의 제2 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 평면도이다.
도 12는 본 발명의 제2 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 단면도이다.
도 13은 본 발명에서 제안하는 전이 구조에 구비되는 비아 홀의 영향을 설명하기 위한 참고도이다.
도 14는 본 발명의 제1 실시예에 따른 전이 구조에서 제2 파트를 구성하는 제2 유전체의 구조를 도시한 개념도이다.
도 15는 본 발명의 제1 실시예에 따른 전이 구조의 임피던스 정합(impedance matching)을 설명하기 위한 참고도이다.
도 16은 본 발명의 제2 실시예에 따른 전이 구조에서 제5 파트를 구성하는 제2 유전체의 구조를 도시한 개념도이다.
도 17는 본 발명에서 제안하는 전이 구조에 구비되는 제3 파트의 형태를 설명하기 위한 참고도이다.
도 18은 본 발명에서 제안하는 도파관 전력 결합기를 이용하는 전력 증폭기를 도시한 예시도이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조 부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
이하에서는 도면들을 참조하여 본 발명에서 제안하는 밀리미터파 탐색기용 전력 결합기에 대해 자세하게 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 도파관 전력 결합기의 구조를 보여주는 사시도이다.
도 1에 따르면, 본 발명의 제1 실시예에 따른 도파관 전력 결합기(100)는 도파관의 H 평면(H-plane)을 절단하여 양면을 사용하는 구조(110)를 가진다. 이하에서는 제1 실시예에 따른 도파관 전력 결합기(100)를 제1 도파관 전력 결합기(100)로 칭한다.
도 1을 참조하면, 도파관을 측면에서 바라보았을 때, 가로 방향을 H-plane, 세로 방향을 E-plane으로 구분할 수 있으며, 도파관의 H-plane을 경계로 아랫면과 윗면으로 분배된다. 이에 따라, 아랫면에 기판이 위치하게 된다.
또한 제1 도파관 전력 결합기(100)는 기판 집적 도파관(SIW; Substrate Integrated Waveguide)(120)에서 2-way로 결합(분배)되는 구조(130)를 가진다. 제1 도파관 전력 결합기(100)는 이러한 구조들(110, 130)을 통해 4-way로 전력을 분배하는 것이 가능해진다.
한편 제1 도파관 전력 결합기(100)는 기판 집적 도파관(120) 대신 기판 두께 도파관을 이용하는 것도 가능하다.
도 2는 본 발명의 제1 실시예에 따른 도파관 전력 결합기의 신호를 보여주는 사시도이다.
도 2를 참조하면, 화살표는 신호의 흐름을 나타내며 각 단계에서의 E-field를 계략적으로 도시화하였다. 정규 도파관으로 신호가 들어오면 도파관의 H-plane으로 쪼개져서 신호가 2개로 분배가 된다. 각 분배된 신호는 E-plane으로 쪼개어지는 (SIW에서 마이크로스트립 선로로 분배되면서) 구조로 또 신호를 2개로 분배하게 된다. 그리고 결합과 분배는 동시에 사용이 가능하며 신호의 흐름에 따라 구분하게 되는데, 신호가 인가가 되어 쪼개어 지는 것은 분배이며, 분배된 신호를 반대로 합성하는 것은 결합이라고 할 수 있다. 통상적으로 두 개 다 공용적으로 사용될 수 있다.
도 3은 본 발명의 제2 실시예에 따른 도파관의 형태를 보여주는 사시도이다.
기본적으로 SIW는 via를 통해서 도파관 형태의 구조를 띠게 되는데, 본 발명의 일 실시예에 따른 기판두께의 도파관은 via 없이 하우징으로 구현된 즉 via 대신 기구물로 wall을 형성한 구조이다.
도 4는 본 발명의 제2 실시예에 따른 도파관 전력 결합기의 구조를 보여주는 사시도이다. 이하에서는 제2 실시예에 따른 도파관 전력 결합기(200)를 제2 도파관 전력 결합기(200)로 칭한다.
도 4에 따르면, 제2 도파관 전력 결합기(200)도 제1 도파관 전력 결합기(100)와 마찬가지로 도파관의 H 평면(H-plane)을 절단하여 양면을 사용하는 구조(210)를 가지며, 기판 집적 도파관(SIW; 120)에서 2-way로 결합(분배)되는 구조(220)를 가진다. 제2 도파관 전력 결합기(200)는 이러한 구조들(210, 220)을 통해 제1 도파관 전력 결합기(100)와 마찬가지로 4-way로 전력을 분배하는 것이 가능해진다.
제2 도파관 전력 결합기(200)가 제1 도파관 전력 결합기(100)에 대해 가지는 차이점은 PCB의 전송선과 도파관을 연결하는 전이(transition) 구조(220)에서 도체(230)의 형성 위치가 다르다는 것이다. 이와 관련한 자세한 설명은 후술하기로 한다.
도 5는 본 발명의 제3 실시예에 따른 도파관 전력 결합기의 구조를 보여주는 사시도이다. 이하에서는 제3 실시예에 따른 도파관 전력 결합기(300)를 제3 도파관 전력 결합기(300)로 칭한다.
도 5에 따르면, 제3 도파관 전력 결합기(300)는 제1 도파관 전력 결합기(100) 및 제2 도파관 전력 결합기(200)와 마찬가지로 도파관의 H 평면(H-plane)을 절단하여 양면을 사용하는 구조(310a, 310b)를 가지며, 기판 집적 도파관(SIW; 120)에서 2-way로 결합(분배)되는 구조(320a, 320b)를 가진다. 제3 도파관 전력 결합기(300)는 이러한 구조들(310a, 310b, 320a, 320b)을 통해 제1 도파관 전력 결합기(100) 및 제2 도파관 전력 결합기(200)와 마찬가지로 4-way로 전력을 분배하는 것이 가능해진다.
제3 도파관 전력 결합기(300)는 PCB의 전송선과 도파관을 연결하는 전이 구조(320a, 320b)로 제2 도파관 전력 결합기(200)와 동일한 형태의 전이 구조를 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 일례로 제3 도파관 전력 결합기(300)는 전이 구조(320a, 320b)로 제1 도파관 전력 결합기(100)와 동일한 형태의 전이 구조를 가지는 것도 가능하다.
도파관 전력 결합기는 본 발명에서 도 1 및 도 2에 도시된 바와 같이 단채널로 형성될 수 있으나, 도 3에 도시된 바와 같이 다채널로 형성되는 것도 가능하다. 도파관 전력 결합기가 다채널로 형성되는 경우, 도파관 전력 결합기는 채널들 간 격리도를 높이기 위해 박막 저항을 추가로 구비할 수 있다.
도 5를 참조하면, 제3 도파관 전력 결합기(300)는 도파관의 내부에서 전파의 진행 경로 상에 박막 저항(334)을 삽입하여 채널들 간 격리도를 높일 수 있다. 박막 저항(334)은 다채널을 위해 구비되어 있는 복수개의 통로들(331, 332)이 하나의 통로(333)로 통합되면 이 통로(333) 상의 일측면에 삽입되어 형성될 수 있다.
도 5와 같이 도파관을 H-plane으로 쪼개는 구조는 동일하다. 두개로 나누는 과정에서 도파관을 더 옆으로 확장할 수 있다. 그리고 박막 저항은 말 그대로 저항 성분이 있는 sheet인데, H-plane 으로 쪼개어 지는 부분에 삽입을 하게 되면 분배된 신호의 격리도가 훨씬 높아진다. 보통 Ka 대역에서 125 ohm/sq 의 sheet resistor를 넣게 되면 출력 두 포트간의 격리도는 20 dB 이상 높아지게 된다.
도 6은 본 발명의 제4 실시예에 따른 도파관 전력 결합기의 구조를 보여주는 사시도이다. 이하에서는 제4 실시예에 따른 도파관 전력 결합기(400)를 제4 도파관 전력 결합기(400)로 칭한다.
도 6에 따르면, 제4 도파관 전력 결합기(400)는 도파관의 E 평면(E-plane)을 두번씩 분배하여 4-way로 전력을 분배하는 구조(410)를 가진다. 제4 도파관 전력 결합기(400)는 PCB의 전송선과 도파관을 연결하는 전이 구조(420)에서 전파의 진행 방향에 따라 기하급수적으로 감소하는 형태의 도체(430)를 구비할 수 있으나, 제1 도파관 전력 결합기(100)에서의 도체(141, 142), 제2 도파관 전력 결합기(200)에서의 도체(230) 등과 동일한 형상의 도체를 구비하는 것도 가능하다.
도 6과 같이 정규 도파관에서 장축이 넓어지는 도파관으로 전이된 다음 E-plane으로 쪼개는 방식이 바람직하다. 이렇게 두번 쪼개면 4way로 분배가 된다. 그리고 도파관에서 마이크로스트립으로 전이되는 구조는 앞서 언급했던 전이구조가 모두 적용 가능하다.
다음으로 제1 도파관 전력 결합기(100) 내지 제4 도파관 전력 결합기(400)에 구비되는 것으로서, PCB의 전송선과 도파관을 연결하는 전이 구조에 대해 설명한다.
본 발명에서 제안하는 전이 구조는 밀리미터파 초소형 레이더 시스템용 도파관과 PCB 전송선 간 전이 구조에 적용될 수 있는 것으로서, 마이크로 스트립 선로, CPW(Co-Planar Waveguide) 등에서 도파관으로 연결되는 전이 구조에 관한 것이다.
본 발명에서는 마이크로 스트립 선로, CPW 등 PCB 전송선에서 SIW(Substrate Integrated Waveguide) 혹은 유전체 도파관으로 전이된다. 본 발명에서는 임피던스 정합을 위해 유전체로 쌓여 있는 도파관(혹은 SIW)에서 유전체의 테이퍼링 혹은 계단 형상을 가지게 된다. 본 발명은 이러한 임피던스 매칭으로 대역폭을 조절하는 것이 가능해지며, 설계의 편이성도 제공하는 것이 가능해진다.
이하 도면들을 참조하여 본 발명을 자세하게 설명한다.
도 7은 본 발명의 제1 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 사시도이다. 그리고 도 7은 본 발명의 제1 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 평면도이다.
도 9는 본 발명의 제1 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 단면도이다. 구체적으로, 도 9의 (a)는 도 8의 A 부분에 대한 단면도이며, 도 9의 (b)는 도 8의 B 부분에 대한 단면도이다. 도 9의 (c)는 도 8의 C 부분에 대한 단면도이며, 도 9의 (d)는 도 8의 D 부분에 대한 단면도이다. 도 9의 (e)는 도 8의 E 부분에 대한 단면도이다.
도 7 및 도 8에 따르면, 제1 실시 형태의 전이 구조(500)는 마이크로 스트립 선로(540)에서 통형 도파관(570)으로 전이되는 구조로서, 제1 파트(Part A; 510), 제2 파트(Part B; 520) 및 제3 파트(Part C; 530)를 포함한다.
제1 파트(510)는 마이크로 스트립 선로(540)와 기판 집적 도파관(SIW; Substrate Integrated Waveguide)(550) 사이에 형성되는 것으로서, 제1 유전체(511)와 제1 도체(512)를 포함한다.
제1 유전체(511)는 제1 파트(510)의 상단면, 양측면, 하단면 등에 둘러싸여 형성된 내부 공간에 충진된다. 제1 유전체(511)의 유전율(permittivity)은 다음 수식을 이용하여 구할 수 있다.
ε = ε0 × εr
위 수식에서 ε는 제1 유전체(511)의 유전율을 의미한다. ε0는 진공 또는 자유 공간의 유전율(8.85×10-12 F/m)을 의미하며, εr은 실온에서의 제1 유전체(511)의 상대 유전율을 의미한다.
제1 도체(512)는 금속 재질의 것으로서, 제1 파트(510)의 상단면과 하단면에 각각 형성된다. 제1 파트(510)의 상단면에 형성되는 제1 도체(512) 및 제1 파트(510)의 하단면에 형성되는 제1 도체(512)를 각각 제a 도체(512a) 및 제b 도체(512b)로 정의하면, 제b 도체(512b)는 전면에 걸쳐 형성되는 데에 반해, 제a 도체(512a)는 일부면에만 형성된다(도 9의 (a) 참조).
또한 제a 도체(512a)는 마이크로 스트립 선로(540)가 위치한 지점에서 기판 집적 도파관(550)이 위치한 지점으로 길이 방향으로 형성되는데, 마이크로 스트립 선로(540)의 중앙에서 기판 집적 도파관(550)이 위치한 방향으로 1개 형성된다.
또한 제a 도체(512a)는 기판 집적 도파관(550)에 가까워질수록 폭이 넓어지는 것을 특징으로 한다. 일례로, 제a 도체(512a)는 마이크로 스트립 선로(540)로부터 마이크로 스트립 선로(540)와 기판 집적 도파관(550) 사이에 위치하는 제1 지점(513)까지 일정한 폭을 가지다가, 제1 지점(513)으로부터 기판 집적 도파관(550)까지 점진적으로 폭이 증가하는 구조로 형성될 수 있다. 이때 제a 도체(512a)는 양측에서 폭이 증가된 구조로 형성될 수 있다.
한편 제a 도체(512a)는 제1 지점(513)으로부터 제1 지점(513)과 기판 집적 도파관(550) 사이에 위치하는 제2 지점(514)까지 점진적으로 폭이 증가하다가, 제b 도체(512b)와 마찬가지로 제2 지점(514)부터 기판 집적 도파관(550)까지 전면에 걸쳐 형성될 수 있다.
한편 본 발명에서는 도 13의 (a)에 도시된 바와 같이 마이크로 스트립 선로(540)에서 기판 집적 도파관(550) 방향으로 제a 도체(512a)의 양측에는 비아 홀(710)이 형성되는 것도 가능하다. 본 발명은 이러한 비아 홀(710)의 존재에 따라 누설되는 신호를 막음으로써 더 나은 성능을 구현하는 데에 일조할 수 있다.
도 13은 본 발명에서 제안하는 전이 구조에 구비되는 비아 홀의 영향을 설명하기 위한 참고도이다. 종래에는 도 13의 (b)에 도시된 바와 같이 비아 홀(710)이 존재하지 않기 때문에 신호 누설이 발생하는 문제점이 있다. 반면 본 발명에서는 도 13의 (c)에 도시된 바와 같이 비아 홀(710)이 존재하기 때문에 신호 누설이 방지되는 것을 확인할 수 있다.
한편 제1 실시 형태의 전이 구조(500)에서 마이크로 스트립 선로(540) 대신에 PCB 전송선(PCB transmission line)에 형성되는 것도 가능하다. 이 경우 PCB 전송선은 코플래너 도파관(co-planar waveguide)과 기판 집적 도파관(SIW) 중에서 어느 하나로 구현될 수 있다.
한편 제1 실시 형태의 전이 구조(500)에서 기판 집적 도파관(550) 대신에 기판 높이 도파관(substrate-height waveguide)을 이용하는 것도 가능하다. 여기서 기판 높이 도파관은 그 내부에 유전체가 적층되어 있는 기판 두께의 높이 도파관을 의미한다.
제2 파트(520)는 기판 집적 도파관(550)과 기판 감소 도파관(reduced height waveguide; 560) 사이에 형성되는 것으로서, 제2 유전체(521)와 제2 도체(522)를 포함한다. 상기에서 기판 감소 도파관(560)은 그 내부가 비어 있는 기판 두께의 높이 도파관을 의미한다.
제2 유전체(521)는 제2 파트(520)의 상단면, 양측면, 하단면 등에 둘러싸여 형성된 내부 공간의 일부에 충진된다(substrate dielectric transition in substrate-height waveguide).
제2 유전체(521)는 기판 집적 도파관(550)이 위치한 지점에서 기판 감소 도파관(560)이 위치한 지점으로 길이 방향으로 형성되는데, 기판 집적 도파관(550)의 중앙에서 기판 감소 도파관(560)이 위치한 방향으로 1개 형성된다.
또한 제2 유전체(521)는 기판 감소 도파관(560)에 가까워질수록 폭이 좁아지는 것을 특징으로 한다. 제2 유전체(521)의 이러한 구조적 특징에 대한 보다 자세한 설명은 도 14 및 도 15를 참조하여 후술하기로 한다.
제2 도체(522)는 제2 파트(520)의 상단면, 양측면, 하단면 등에 각각 형성된다. 제2 도체(522)는 제1 도체(512)와 달리 제2 파트(520)의 상단면, 양측면, 하단면 등에서 전면에 걸쳐 형성된다(도 9의 (b) 및 (c) 참조).
한편 제2 도체(522)에 둘러싸여 형성된 제2 파트(520)의 내부 공간은 그 일부에 제2 유전체(521)가 충진되며, 그 외 공간은 진공(523)으로 형성된다(도 9의 (c) 참조).
제3 파트(530)는 기판 감소 도파관(560)과 통형 도파관(waveguide; 570) 사이에 형성되는 것으로서, 제3 도체(531)를 포함한다. 통형 도파관(570)은 기판 집적 도파관(SIW)와 유전체 중 어느 하나로 구현될 수 있다.
제3 도체(531)는 제2 도체(522)와 마찬가지로 제3 파트(530)의 상단면, 양측면, 하단면 등에서 전면에 걸쳐 형성될 수 있다.
제3 파트(530)의 하단면은 도 17의 (a)에 도시된 바와 같이 기판 감소 도파관(560)이 위치한 지점에서 통형 도파관(570)이 위치한 방향으로 이동할 때 단계적으로 하강하는 것을 특징으로 한다. 이에 따라, 제3 도체(531)에 둘러싸여 형성된 제3 파트(530)의 내부 공간은 제3 파트(530)의 하단면의 하강에 따라 점차적으로 넓어지는 형태로 형성된다(도 9의 (d) 및 (e) 참조). 상기에서 제3 파트(530)의 하단면이 단계적으로 하강한다는 것은 제3 파트(530)의 하단면이 계단형 구조로 하강하는 것을 의미한다. 도 17은 본 발명에서 제안하는 전이 구조에 구비되는 제3 파트의 형태를 설명하기 위한 참고도이다.
일례로, 제3 파트(530)의 상단면과 하단면에 의해 형성되는 높이는 기판 감소 도파관(560)으로부터 기판 감소 도파관(560)과 통형 도파관(570) 사이에 위치하는 제3 지점(532)까지 제1 값을 가지다가, 제3 지점(532)으로부터 제3 지점(532)과 통형 도파관(570) 사이에 위치하는 제4 지점(533)까지 제1 값보다 큰 제2 값을 가지며, 제4 지점(533)으로부터 통형 도파관(570)까지 제2 값보다 큰 제3 값을 가지는 구조로 형성될 수 있다.
한편 제3 파트(530)의 하단면은 도 17의 (b)에 도시된 바와 같이 기판 감소 도파관(560)이 위치한 지점에서 통형 도파관(570)이 위치한 방향으로 이동할 때 점진적으로 하강하는 것도 가능하다. 상기에서 제3 파트(530)의 하단면이 점진적으로 하강한다는 것은 제3 파트(530)의 하단면이 테이퍼 형태의 구조로 하강하는 것을 의미한다.
한편 제3 도체(531)에 둘러싸여 형성된 제3 파트(530)의 내부 공간은 진공으로 형성된다.
도 10은 본 발명의 제2 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 사시도이다. 그리고 도 11은 본 발명의 제2 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 평면도이다.
도 12는 본 발명의 제2 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 단면도이다. 구체적으로, 도 12의 (a)는 도 9의 A 부분에 대한 단면도이며, 도 12의 (b)는 도 11의 B 부분에 대한 단면도이다. 도 12의 (c)는 도 11의 C 부분에 대한 단면도이며, 도 12의 (d)는 도 11의 D 부분에 대한 단면도이다. 도 12의 (e)는 도 11의 E 부분에 대한 단면도이다.
도 10 및 도 11에 따르면, 제2 실시 형태의 전이 구조(600)는 제1 실시 형태의 전이 구조(500)와 마찬가지로 마이크로 스트립 선로(540)에서 통형 도파관(570)으로 전이되는 구조로서, 제4 파트(610), 제5 파트(620) 및 제6 파트(630)를 포함한다.
제4 파트(610)는 마이크로 스트립 선로(540)와 기판 집적 도파관(550) 사이에 형성되는 것으로서, 제1 파트(510)와 동일하게 제1 유전체(511)와 제1 도체(512)를 포함한다.
제1 파트(510)에 대해서는 도 7 내지 도 9를 참조하여 전술하였는 바, 여기서는 그 자세한 설명을 생략한다.
제5 파트(620)는 기판 집적 도파관(550)과 기판 감소 도파관(560) 사이에 형성되는 것으로서, 제5 유전체(621)와 제5 도체(622)를 포함한다.
제5 유전체(621)는 제5 파트(620)의 상단면, 양측면, 하단면 등에 둘러싸여 형성된 내부 공간의 일부에 충진된다.
제5 유전체(621)는 기판 집적 도파관(550)이 위치한 지점에서 기판 감소 도파관(560)이 위치한 지점으로 길이 방향으로 형성되는데, 기판 집적 도파관(550)의 양측(또는 양단)에서 기판 감소 도파관(560)이 위치한 방향으로 2개 형성된다.
또한 제5 유전체(621)는 기판 감소 도파관(560)에 가까워질수록 폭이 좁아지는 것을 특징으로 한다. 제5 유전체(621)의 이러한 구조적 특징에 대한 보다 자세한 설명은 도 16를 참조하여 후술하기로 한다.
제5 도체(622)는 제5 파트(620)의 상단면, 양측면, 하단면 등에 각각 형성된다. 제5 도체(622)는 제2 도체(522)와 마찬가지로 제5 파트(620)의 상단면, 양측면, 하단면 등에서 전면에 걸쳐 형성된다(도 12의 (b) 및 (c) 참조).
한편 제5 도체(622)에 둘러싸여 형성된 제5 파트(620)의 내부 공간은 그 일부에 제5 유전체(621)가 충진되며, 그 외 공간은 진공(223)으로 형성된다(도 12의 (c) 참조).
제6 파트(630)는 기판 감소 도파관(560)과 통형 도파관(570) 사이에 형성되는 것으로서, 제3 파트(530)와 동일하게 제3 도체(531)를 포함한다.
제3 파트(530)에 대해서는 도 7 내지 도 9을 참조하여 전술하였는 바, 여기서는 그 자세한 설명을 생략한다.
다음으로 본 발명의 제1 실시예에 따른 전이 구조(500)에서 제2 파트(520)를 구성하는 제2 유전체(521)의 구조에 대하여 자세하게 설명한다.
도 14는 본 발명의 제1 실시예에 따른 전이 구조에서 제2 파트를 구성하는 제2 유전체의 구조를 도시한 개념도이다.
제2 유전체(521)는 앞서 설명한 바와 같이 기판 집적 도파관(550)에서 기판 감소 도파관(560) 쪽으로 길이 방향으로 형성된다. 이러한 제2 유전체(521)는 기판 감소 도파관(560)에 가까워질수록 폭이 좁아지는 것을 특징으로 한다.
제2 유전체(521)는 도 14의 (a)에 도시된 바와 같이 단계적으로 폭이 좁아지는 구조로 형성될 수 있으며, 도 14의 (b)에 도시된 바와 같이 점진적으로 폭이 좁아지는 구조로 형성될 수도 있다.
단계적으로 폭이 좁아지는 구조로 형성되는 경우, 제2 유전체(521)는 기판 집적 도파관(550)에서 기판 감소 도파관(560)으로 갈수록 가운데 부분만 남게 되는 계단형 구조로 형성될 수 있다.
이를 자세하게 설명하면, 제2 유전체(521)는 기판 집적 도파관(550)으로부터 기판 집적 도파관(550)과 기판 감소 도파관(560) 사이에 위치하는 제5 지점(811)까지 제1 폭으로 형성되다가, 제5 지점(811)으로부터 제5 지점(811)과 기판 감소 도파관(560) 사이에 위치하는 제6 지점(812)까지 제1 폭보다 작은 제2 폭으로 형성되며, 제6 지점(812)으로부터 제6 지점(812)과 기판 감소 도파관(560) 사이에 위치하는 제7 지점(813)까지 제2 폭보다 작은 제3 폭으로 형성될 수 있다. 이때 제2 유전체(521)는 양측에서 폭이 감소된 구조로 형성될 수 있다.
점진적으로 폭이 좁아지는 구조로 형성되는 경우, 제2 유전체(521)는 기판 집적 도파관(550)에서 기판 감소 도파관(560)으로 갈수록 가운데 부분만 남게 되는 테이퍼 형태의 구조로 형성될 수 있다.
이를 자세하게 설명하면, 제2 유전체(521)는 기판 집적 도파관(550)으로부터 기판 집적 도파관(550)과 기판 감소 도파관(560) 사이에 위치하는 제8 지점(821)까지 일정한 폭으로 형성되다가, 제8 지점(821)으로부터 제8 지점(821)과 기판 감소 도파관(560) 사이에 위치하는 제9 지점(822)까지 점진적으로 폭이 좁아지는 구조로 형성될 수 있다. 이때 제2 유전체(521)는 제8 지점(821)에서 제9 지점(822)까지 기하급수적으로 폭이 좁아지는 구조로 형성될 수 있는데, 본 실시예에서는 산술급수적으로 폭이 좁아지는 구조로 형성되는 것도 가능하다.
도 15는 본 발명의 제1 실시예에 따른 전이 구조의 임피던스 정합(impedance matching)을 설명하기 위한 참고도이다. 도 15는 도 14의 A - A' 부분에 대한 단면도를 나타낸 것이다.
유전체로 쌓여 있는 도파관의 경우, 일반적으로 임피던스가 낮으며, 유전체가 없어지면서 임피던스는 높아진다. 본 발명에서는 내부가 유전체로 채워져 있는 기판 집적 도파관(550)과 내부가 비어 있는 기판 감소 도파관(560) 사이의 관계처럼 서로 다른 두 부분의 상이한 임피던스를 2단의 스텝 임피던스 트랜스포머(step impedance transformer) 혹은 그 이상의 단수를 이용하여 임피던스 매칭을 할 수 있다.
또한 본 발명에서는 클로펜스타인 테이퍼(Klopfenstein taper), 리니어 테이퍼(linear taper) 등 여러 종류의 테이퍼를 이용하여 임피던스 매칭을 구현할 수 있다.
제2 파트(520)의 일 지점인 A - A' 부분에서의 임피던스는 다음 수학식 1을 이용하여 구할 수 있다.
Figure 112018026000775-pat00001
상기에서 Z는 제2 파트(520)의 A - A' 부분에서의 임피던스를 의미한다. η는 자유 공간에서의 고유 임피던스(intrinsic impedance of free space)를 의미하며, 120π의 값을 가진다. κ0는 자유 공간에서의 파수(intrinsic wave number of free space)를 의미하며, 다음 수식을 기초로 공기 중의 파장에 의해 결정된다.
κ0 = 2π / λ = 2πf / (3 × 108)
β는 전파 상수(propagation constant)를 의미하며, 다음 수학식 2를 이용하여 구할 수 있다.
Figure 112018026000775-pat00002
Y1, Y3 및 Y13은 다음 수학식 3 및 4를 이용하여 구할 수 있다.
유전체가 삽입되어 있는 도파관의 구조인 경우, 여러 고차 모드가 생성되므로 고차 모드의 임피던스를 고려해야 한다. TEm0로 진행되는 전달 어드미턴스는 Ym으로 나타낼 수 있으며, 수학식 3을 이용하여 구할 수 있다.
Figure 112018026000775-pat00003
반면 좌우가 대칭적인 구조(symmetric structure)인 경우, TE20, TE40 등의 짝수 모드는 진행을 하지 못한다. 아주 정확한 계산을 위해서는 모든 모드를 고려해야 하나, 전체 임피던스에 영향을 가장 많이 미치는 두가지 모드만 고려하더라도 5% 오차 내에 정확한 값을 얻을 수 있다. 따라서 본 발명에서는 TE10, TE30 모드 등만을 고려하여 전파 상수를 계산하기로 한다.
TE30 모드는 TE10 모드와 강하게 커플링되는데, 커플링되어 유기되는 모드에 의한 어드미턴스는 Y13으로 나타낼 수 있으며, 다음 수학식 4를 이용하여 구할 수 있다.
Figure 112018026000775-pat00004
상기에서 a는 제2 파트(520)의 폭(너비)을 의미한다. 그리고 d는 본 발명의 제1 실시예에 따른 전이 구조(500)에서 중앙에 제2 유전체(521)가 형성되고 그 양측에 진공이 형성되는 경우 진공이 형성된 부분의 폭(너비)을 의미한다. 즉 d는 제2 파트(520)의 일단에서 제2 유전체(521)의 일측까지의 최단 거리를 의미한다.
임피던스 정합 과정은 제2 파트(520)의 제2 유전체(521) 너비 c가 너비 도파관 너비 a만큼 완전히 채워져 있는 기판 집적 도파관(550)에서 유전체가 없이 공기로만 채워져 있는 기판 감소 도파관(560)으로의 임피던스를 유전체의 너비 c를 조정하여 이루어지는 구조이다.
그 예시로 기판 집적 도파관(550)의 임피던스가 573Ω이며, 기판 감소 도파관(560)의 임피던스가 295Ω이면 수학식 1 내지 4를 통해 계산된 유전체 너비 c에 따른 임피던스 정보를 이용하여 체비셰브 임피던스 정합, binomial 임피던스 정합, 클로펜스타인 테이퍼 등의 임피던스 정합을 할 수 있다.
가장 간단하게 quarter-wave transformer를 이용한다면 411Ω의 임피던스를 가지도록 제2 파트(520)의 유전체 c의 너비를 구하고 유전체의 길이는 1/4λ가 되도록 적용하면 된다.
도 14 (a) 형상의 예시는 2단의 체비셰브 혹은 binomial 임피던스 정합 구조의 형상이 될 수 있으며, 도 14 (b)의 형상의 예시는 테이퍼를 통한 임피던스 정합으로 클로펜스타인, linear, exponential 테이퍼 등의 정합 구조가 될 수 있다.
이러한 임피던스 정합 과정에서 시스템에서 요구되는 사이즈 혹은 필요한 대역 및 리플 특성을 임의로 조정할 수 있는 장점을 가지게 된다.
다음으로 본 발명의 제2 실시예에 따른 전이 구조(600)에서 제5 파트(620)를 구성하는 제5 유전체(621)의 구조에 대하여 자세하게 설명한다.
도 16은 본 발명의 제2 실시예에 따른 전이 구조에서 제5 파트를 구성하는 제2 유전체의 구조를 도시한 개념도이다.
제5 유전체(621)는 앞서 설명한 바와 같이 기판 집적 도파관(550)에서 기판 감소 도파관(560) 쪽으로 길이 방향으로 형성된다. 이러한 제5 유전체(621)는 기판 감소 도파관(560)에 가까워질수록 양측으로 갈라져 그 각각(621a, 621b)의 폭이 좁아지는 것을 특징으로 한다. 즉, 제5 유전체(621)는 기판 감소 도파관(560)에 가까워질수록 양측에 국한하여 형성되는 것을 특징으로 한다.
제5 유전체(621)는 도 16의 (a)에 도시된 바와 같이 단계적으로 각각(621a, 621b)의 폭이 좁아지는 구조로 형성될 수 있으며, 도 16의 (b)에 도시된 바와 같이 점진적으로 각각(621a, 621b)의 폭이 좁아지는 구조로 형성될 수도 있다.
단계적으로 각각(621a, 621b)의 폭이 좁아지는 구조로 형성되는 경우, 제5 유전체(621)는 기판 집적 도파관(550)에서 기판 감소 도파관(560)으로 갈수록 양쪽 부분만 남게 되는 계단형 구조로 형성될 수 있다.
이를 자세하게 설명하면, 제5 유전체(621)는 기판 집적 도파관(550)으로부터 기판 집적 도파관(550)과 기판 감소 도파관(560) 사이에 위치하는 제10 지점(831)까지 제4 폭으로 일체형으로 형성되다가, 제10 지점(831)에서부터 양측에 제a 유전체(621a)와 제b 유전체(621b)로 갈라진다. 이후 제a 유전체(621a)와 제b 유전체(621b)는 제10 지점(831)으로부터 제10 지점(831)과 기판 감소 도파관(560) 사이에 위치하는 제11 지점(832)까지 양측에 제4 폭의 1/2보다 작은 제5 폭으로 형성되며, 제11 지점(832)으로부터 제11 지점(832)과 기판 감소 도파관(560) 사이에 위치하는 제12 지점(833)까지 양측에 제5 폭보다 작은 제6 폭으로 형성될 수 있다. 이때 제a 유전체(621a)와 제b 유전체(621b)는 일측에서만 폭이 감소된 구조로 형성될 수 있다.
점진적으로 각각(621a, 621b)의 폭이 좁아지는 구조로 형성되는 경우, 제5 유전체(621)는 기판 집적 도파관(550)에서 기판 감소 도파관(560)으로 갈수록 양쪽 부분만 남게 되는 테이퍼 형태의 구조로 형성될 수 있다.
이를 자세하게 설명하면, 제5 유전체(621)는 기판 집적 도파관(550)으로부터 기판 집적 도파관(550)과 기판 감소 도파관(560) 사이에 위치하는 제13 지점(841)까지 일정한 폭으로 형성되다가, 제13 지점(841)에서부터 양측에 제a 유전체(621a)와 제b 유전체(621b)로 갈라진다. 이후 제a 유전체(621a)와 제b 유전체(621b)는 제13 지점(841)으로부터 제13 지점(841)과 기판 감소 도파관(560) 사이에 위치하는 제14 지점(842)까지 양측에서 점진적으로 폭이 좁아지는 구조로 형성될 수 있다. 이때 제a 유전체(621a)와 제b 유전체(621b)는 제13 지점(841)에서 제14 지점(842)까지 기하급수적으로 폭이 좁아지는 구조로 형성될 수 있는데, 본 실시예에서는 산술급수적으로 폭이 좁아지는 구조로 형성되는 것도 가능하다. 이 경우에도 제a 유전체(621a)와 제b 유전체(621b)는 일측에서만 폭이 감소된 구조로 형성될 수 있음은 물론이다.
제1 실시예와 같이 제2 실시예도 그 형상이 임피던스 정합 구조에 의해 형성되며, 수학식 3 및 4를 각각 다음 수학식 5 및 6과 같이 수정하여 적용할 수 있다.
Figure 112018026000775-pat00005
Figure 112018026000775-pat00006
이상 도 7 내지 도 17을 참조하여 설명한 전이 구조는 시스템에서 요구하는 대역, 도파관의 크기 등에 적합하도록 유연성 있게 설계할 수 있다. 이상 설명한 전이 구조는 유도 무기용 밀리미터파 초소형 레이더 송수신기, 밀리미터파 시스템 등에 적용될 수 있다.
도 18은 본 발명에서 제안하는 도파관 전력 결합기를 이용하는 전력 증폭기를 도시한 예시도이다.
도 18의 전력 증폭기(900)는 고출력 반도체 전력 증폭기(SSPA; Solid State Power Amplifier)의 일실시 형태이며, 본 발명에서 제안하는 도파관 전력 결합기는 SSPA 등과 같은 전력 증폭기에 적용될 수 있다.
이상 도 1 내지 도 18을 참조하여 본 발명의 일실시 형태에 대하여 설명하였다. 이하에서는 이러한 일실시 형태로부터 추론 가능한 본 발명의 바람직한 형태에 대하여 설명한다.
먼저 본 발명에서 제안하는 전력 결합 장치에 대하여 설명한다.
본 발명의 바람직한 실시예에 따른 전력 결합 장치는 밀리미터파 시스템에서 전력을 분배하는 것으로서, 전력 분배부 및 전이 구조를 포함한다. 본 발명의 바람직한 실시예에 따른 전력 결합 장치는 도 1의 제1 도파관 전력 결합기(100), 도 2의 제2 도파관 전력 결합기(200), 도 5의 제3 도파관 전력 결합기(300) 및 도 6의 제4 도파관 전력 결합기(400)에 대응하는 개념이다.
전력 분배부는 도파관의 H 평면(H-plane) 또는 E 평면(E-plane)을 분할하여 전력을 분배하는 기능을 수행한다.
전이 구조는 밀리미터파 시스템에서 신호를 전송하는 구조(structure)로서, 제1 파트, 제2 파트 및 제3 파트를 포함한다.
제1 파트는 전송선(transmission line)과 제1 도파관 사이에 형성되는 것으로서, 제1 도체 및 제1 유전체를 포함한다. 제1 도체는 제1 파트의 테두리면 일부에 형성되는 것이며, 제1 유전체는 제1 도체에 둘러싸여 형성된 내부 공간 전체에 적층되는 것이다. 상기에서 전송선은 도 7의 마이크로 스트립 선로(540)에 대응하는 개념이며, 제1 도파관은 도 7의 기판 집적 도파관(550)에 대응하는 개념이다.
제1 도체는 제1 파트의 상측면 일부에 형성되는 제4 도체 및 제1 파트의 하단면 전체에 형성되는 제5 도체를 포함할 수 있다. 이때 제4 도체의 폭은 전송선에서 제1 도파관에 접근할수록 양측에서 확장될 수 있다. 또한 제4 도체의 양단에는 적어도 하나의 비아 홀이 형성되는 것도 가능하다.
제2 파트는 제1 도파관과 제2 도파관 사이에 형성되는 것으로서, 제2 도체 및 제2 유전체를 포함한다. 제2 도체는 제2 파트의 테두리면 전체에 형성되는 것이며, 제2 유전체는 제2 도체에 둘러싸여 형성된 내부 공간 일부에 적층되는 것이다. 상기에서 제2 도파관은 도 7의 기판 감소 도파관(560)에 대응하는 개념이다.
제2 유전체는 제1 도파관에서 제2 도파관이 위치한 방향으로 이동할수록 폭이 좁아지게 형성될 수 있다. 이러한 제2 유전체는 양측에서 폭이 좁아지게 형성되거나, 일측에서 폭이 좁아지게 형성될 수 있다. 양측에서 폭이 좁아지게 형성되는 경우, 제2 유전체는 제2 파트의 중앙에 위치하며, 일측에서 폭이 좁아지게 형성되는 경우, 제2 유전체는 제2 파트의 양단에 위치한다.
제2 유전체는 도 14의 (a)에 도시된 바와 같이 양측에서 계단 구조로 폭이 좁아지게 형성될 수 있다. 자세하게 설명하면, 제2 유전체는 제1 도파관으로부터 제1 도파관과 제2 도파관 사이에 위치하는 제A 지점까지 제1 폭으로 형성되고, 제A 지점으로부터 제A 지점과 제2 도파관 사이에 위치하는 제B 지점까지 제1 폭보다 작은 제2 폭으로 형성되며, 제B 지점으로부터 제B 지점과 제2 도파관 사이에 위치하는 제C 지점까지 제2 폭보다 작은 제3 폭으로 형성될 수 있다.
제2 유전체는 도 14의 (b)에 도시된 바와 같이 양측에서 경사면 구조로 폭이 좁아지게 형성될 수 있다. 자세하게 설명하면, 제2 유전체는 제1 도파관으로부터 제1 도파관과 제2 도파관 사이에 위치하는 제D 지점까지 제4 폭으로 형성되며, 제D 지점으로부터 제D 지점과 제2 도파관 사이에 위치하는 제E 지점까지 폭 값이 산술급수적 또는 기하급수적으로 감소하게 형성될 수 있다.
제2 유전체는 도 16의 (a)에 도시된 바와 같이 일측에서 계단 구조로 폭이 좁아지게 형성될 수 있다. 자세하게 설명하면, 제2 유전체는 제1 도파관으로부터 제1 도파관과 제2 도파관 사이에 위치하는 제F 지점까지 제5 폭으로 형성되고, 제F 지점으로부터 제F 지점과 제2 도파관 사이에 위치하는 제G 지점까지 양측에 제5 폭의 1/2보다 작은 제6 폭으로 형성되며, 제G 지점으로부터 제G 지점과 제2 도파관 사이에 위치하는 제H 지점까지 양측에 제6 폭보다 작은 제7 폭으로 형성될 수 있다.
제2 유전체는 도 16의 (b)에 도시된 바와 같이 일측에서 경사면 구조로 폭이 좁아지게 형성될 수 있다. 자세하게 설명하면, 제2 유전체는 제1 도파관으로부터 제1 도파관과 제2 도파관 사이에 위치하는 제I 지점까지 제8 폭으로 형성되며, 제I 지점으로부터 제I 지점과 제2 도파관 사이에 위치하는 제J 지점까지 양측에서 폭 값이 산술급수적 또는 기하급수적으로 감소하게 형성될 수 있다.
제3 파트는 제2 도파관과 제3 도파관 사이에 형성되는 것으로서, 제3 도체를 포함한다. 제3 도체는 제3 파트의 테두리면 전체에 형성되는 것이다. 상기에서 제3 도파관은 도 7의 도파관(570)에 대응하는 개념이다.
제3 도체의 상단면과 하단면 사이의 간격은 제2 도파관에서 제3 도파관이 위치한 방향으로 이동할수록 확장될 수 있다. 이때 제3 도체의 하단면은 제2 도파관에서 제3 도파관이 위치한 방향으로 이동할수록 계단 형태와 경사로 형태 중 어느 하나의 형태로 하강하도록 형성될 수 있다.
한편 제1 도파관은 내부가 유전체로 채워진 도파관으로 형성되며, 제2 도파관 및 제3 도파관은 내부가 비어 있는 도파관으로 형성될 수 있다.
전력 결합 장치는 박막 저항을 더 포함할 수 있다.
박막 저항은 박막 형태의 것으로서, 제3 도파관의 일측면에 부착 형성되는 것이다.
다음으로 전력 결합 장치를 구비하는 전력 증폭 시스템에 대하여 설명한다.
본 발명에서 제안하는 전력 증폭 시스템은 전력 결합 장치 및 전력 증폭부를 포함한다. 이러한 전력 증폭 시스템은 SSPA(Solid State Power Amplifier)로 구현될 수 있다. 전력 증폭 시스템은 도 18의 전력 증폭기(900)에 대응하는 개념이다.
전력 결합 장치에 대해서는 전술하였으므로, 여기서는 그 자세한 설명을 생략한다.
전력 증폭부는 전력 결합 장치에 의해 출력되는 전력을 증폭시키는 기능을 수행한다.
이상에서 설명한 본 발명의 실시예를 구성하는 모든 구성요소들이 하나로 결합하거나 결합하여 동작하는 것으로 기재되어 있다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 또한, 이와 같은 컴퓨터 프로그램은 USB 메모리, CD 디스크, 플래쉬 메모리 등과 같은 컴퓨터가 읽을 수 있는 기록매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 기록매체로서는 자기 기록매체, 광 기록매체 등이 포함될 수 있다.
또한, 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 상세한 설명에서 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 밀리미터파 시스템에서 전력을 분배하는 것으로서, 도파관의 H 평면(H-plane) 및 E 평면(E-plane)을 분할하여 전력을 분배하는 전력 분배부; 및 전송선(transmission line)과 제1 도파관 사이에 형성되는 것으로서, 테두리면 일부에 형성되는 제1 도체 및 상기 제1 도체에 둘러싸여 형성된 내부 공간 전체에 적층되는 제1 유전체를 포함하는 제1 파트; 상기 제1 도파관과 제2 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제2 도체 및 상기 제2 도체에 둘러싸여 형성된 내부 공간 일부에 적층되는 제2 유전체를 포함하는 제2 파트; 및 상기 제2 도파관과 제3 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제3 도체를 포함하는 제3 파트를 포함하는 전이 구조를 포함하는 전력 결합 장치;를 포함하며,
    상기 도파관을 측면에서 바라보았을 때, 가로 방향을 상기 H 평면(H-plane), 세로 방향을 상기 E 평면(E-plane)으로 구분하며,
    상기 전력 결합 장치는, 기판 집적 도파관(SIW; Substrate Integrated Waveguide)에서 2-way로 분배되는 구조; 및 상기 도파관의 상기 H 평면(H-plane)을 절단하여 양면을 사용하는 구조;를 포함하고,
    상기 도파관으로 신호가 들어오면 상기 기판 집적 도파관에서 상기 H 평면(H-plane)으로 쪼개져서 상기 신호가 2개로 분배되며, 상기 H 평면(H-plane)으로 쪼개진 신호는 마이크로스트립으로 분배되면서 상기 E 평면(E-plane)으로 쪼개어지며, 상기 도파관으로 들어온 신호는 4-way로 분배되고,
    상기 전력 결합 장치는, 박막 형태의 것으로서, 상기 제3 도파관의 일측면에 부착 형성되는 박막 저항을 더 포함하며,
    상기 박막 저항은 상기 H 평면(H-plane)으로 쪼개어 지는 부분에 삽입되는 것을 특징으로 하는 전력 증폭 시스템.
  2. 제 1 항에 있어서,
    상기 전력 증폭 시스템은 SSPA(Solid State Power Amplifier)인 것을 특징으로 하는 전력 증폭 시스템.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제2 유전체는 상기 제1 도파관에서 상기 제2 도파관이 위치한 방향으로 이동할수록 폭이 좁아지게 형성되는 것을 특징으로 하는 전력 증폭 시스템.
  5. 제 4 항에 있어서,
    상기 제2 유전체는 양측에서 폭이 좁아지게 형성되거나, 일측에서 폭이 좁아지게 형성되는 것을 특징으로 하는 전력 증폭 시스템.
  6. 제 4 항에 있어서,
    상기 제2 유전체는 상기 제1 도파관으로부터 상기 제1 도파관과 상기 제2 도파관 사이에 위치하는 제A 지점까지 제1 폭으로 형성되고, 상기 제A 지점으로부터 상기 제A 지점과 상기 제2 도파관 사이에 위치하는 제B 지점까지 상기 제1 폭보다 작은 제2 폭으로 형성되며, 상기 제B 지점으로부터 상기 제B 지점과 상기 제2 도파관 사이에 위치하는 제C 지점까지 상기 제2 폭보다 작은 제3 폭으로 형성되는 것을 특징으로 하는 전력 증폭 시스템.
  7. 제 4 항에 있어서,
    상기 제2 유전체는 상기 제1 도파관으로부터 상기 제1 도파관과 상기 제2 도파관 사이에 위치하는 제D 지점까지 제4 폭으로 형성되며, 상기 제D 지점으로부터 상기 제D 지점과 상기 제2 도파관 사이에 위치하는 제E 지점까지 폭 값이 산술급수적 또는 기하급수적으로 감소하게 형성되는 것을 특징으로 하는 전력 증폭 시스템.
  8. 제 4 항에 있어서,
    상기 제2 유전체는 상기 제1 도파관으로부터 상기 제1 도파관과 상기 제2 도파관 사이에 위치하는 제F 지점까지 제5 폭으로 형성되고, 상기 제F 지점으로부터 상기 제F 지점과 상기 제2 도파관 사이에 위치하는 제G 지점까지 양측에 상기 제5 폭의 1/2보다 작은 제6 폭으로 형성되며, 상기 제G 지점으로부터 상기 제G 지점과 상기 제2 도파관 사이에 위치하는 제H 지점까지 양측에 상기 제6 폭보다 작은 제7 폭으로 형성되는 것을 특징으로 하는 전력 증폭 시스템.
  9. 제 4 항에 있어서,
    상기 제2 유전체는 상기 제1 도파관으로부터 상기 제1 도파관과 상기 제2 도파관 사이에 위치하는 제I 지점까지 제8 폭으로 형성되며, 상기 제I 지점으로부터 상기 제I 지점과 상기 제2 도파관 사이에 위치하는 제J 지점까지 양측에서 폭 값이 산술급수적 또는 기하급수적으로 감소하게 형성되는 것을 특징으로 하는 전력 증폭 시스템.
  10. 제 1 항에 있어서,
    상기 제3 도체의 상단면과 하단면 사이의 간격은 상기 제2 도파관에서 상기 제3 도파관이 위치한 방향으로 이동할수록 확장되는 것을 특징으로 하는 전력 증폭 시스템.
  11. 제 10 항에 있어서,
    상기 제3 도체의 하단면은 상기 제2 도파관에서 상기 제3 도파관이 위치한 방향으로 이동할수록 계단 형태와 경사로 형태 중 어느 하나의 형태로 하강하도록 형성되는 것을 특징으로 하는 전력 증폭 시스템.
  12. 제 1 항에 있어서,
    상기 제1 도체는,
    상기 제1 파트의 상측면 일부에 형성되는 제4 도체; 및
    상기 제1 파트의 하단면 전체에 형성되는 제5 도체
    를 포함하는 것을 특징으로 하는 전력 증폭 시스템.
  13. 제 12 항에 있어서,
    상기 제4 도체의 폭은 상기 전송선에서 상기 제1 도파관에 접근할수록 양측에서 확장되는 것을 특징으로 하는 전력 증폭 시스템.
  14. 제 12 항에 있어서,
    상기 제4 도체의 양단에는 적어도 하나의 비아 홀이 형성되는 것을 특징으로 하는 전력 증폭 시스템.
  15. 제 1 항에 있어서,
    상기 제1 도파관은 내부가 유전체로 채워진 도파관으로 형성되며,
    상기 제2 도파관 및 상기 제3 도파관은 내부가 비어 있는 도파관으로 형성되는 것을 특징으로 하는 전력 증폭 시스템.
KR1020180030215A 2018-03-15 2018-03-15 전력 결합 장치를 구비하는 전력 증폭 시스템 KR101893480B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180030215A KR101893480B1 (ko) 2018-03-15 2018-03-15 전력 결합 장치를 구비하는 전력 증폭 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180030215A KR101893480B1 (ko) 2018-03-15 2018-03-15 전력 결합 장치를 구비하는 전력 증폭 시스템

Publications (1)

Publication Number Publication Date
KR101893480B1 true KR101893480B1 (ko) 2018-08-30

Family

ID=63453709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180030215A KR101893480B1 (ko) 2018-03-15 2018-03-15 전력 결합 장치를 구비하는 전력 증폭 시스템

Country Status (1)

Country Link
KR (1) KR101893480B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102174055B1 (ko) 2019-09-20 2020-11-04 엘아이지넥스원 주식회사 고 품질 계수의 도파관 필터를 갖는 밀리미터파 초소형 레이더 수신기
SE2000166A1 (en) * 2020-09-11 2022-03-12 Saab Ab A transition arrangement
KR20220168105A (ko) * 2021-06-15 2022-12-22 서강대학교산학협력단 전력 분배 및 결합기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170021152A (ko) 2015-08-17 2017-02-27 국방과학연구소 동축 도파관 기반의 공간 전력 결합기
KR101839045B1 (ko) * 2017-10-18 2018-03-15 엘아이지넥스원 주식회사 밀리미터파 시스템에서의 신호 전송용 구조

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170021152A (ko) 2015-08-17 2017-02-27 국방과학연구소 동축 도파관 기반의 공간 전력 결합기
KR101839045B1 (ko) * 2017-10-18 2018-03-15 엘아이지넥스원 주식회사 밀리미터파 시스템에서의 신호 전송용 구조

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
T. Ye 외, "Design of a Novel Millimeter-wave Power Combiner," 2011 Cross Strait Quad-Regional Radio Science and Wireless Technology Conference, pp. 579-582, 2011. 07.* *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102174055B1 (ko) 2019-09-20 2020-11-04 엘아이지넥스원 주식회사 고 품질 계수의 도파관 필터를 갖는 밀리미터파 초소형 레이더 수신기
SE2000166A1 (en) * 2020-09-11 2022-03-12 Saab Ab A transition arrangement
WO2022055411A1 (en) * 2020-09-11 2022-03-17 Saab Ab A transition arrangement
SE544398C2 (en) * 2020-09-11 2022-05-10 Saab Ab A transition arrangement
KR20220168105A (ko) * 2021-06-15 2022-12-22 서강대학교산학협력단 전력 분배 및 결합기
KR102583406B1 (ko) 2021-06-15 2023-09-26 서강대학교산학협력단 전력 분배 및 결합기

Similar Documents

Publication Publication Date Title
KR101893480B1 (ko) 전력 결합 장치를 구비하는 전력 증폭 시스템
US5920240A (en) High efficiency broadband coaxial power combiner/splitter with radial slotline cards
US4463330A (en) Dielectric waveguide
US20100253450A1 (en) Apparatus for transitioning millimeter wave between dielectric waveguide and transmission line
US20070063791A1 (en) Radial power divider/combiner using waveguide impedance transformers
Abbosh A compact UWB three-way power divider
Rahali et al. Design of K-Band substrate integrated waveguide coupler, circulator and power divider
CN108808220B (zh) 一种采用波导馈电的宽频带微带阵列天线
US10804588B2 (en) Antenna structures for spatial power-combining devices
JP3289833B2 (ja) 連続的横断方向スタブアンテナアレイと共に使用するアンテナ給電アーキテクチャ
Patrovsky et al. Millimeter-wave wideband transition from CPW to substrate integrated waveguide on electrically thick high-permittivity substrates
KR101858585B1 (ko) 밀리미터파 시스템의 전력 결합 장치
Yoneyama Millimeter-wave transmitter and receiver using the nonradiative dielectric waveguide
Patrovsky et al. Coupling mechanism in hybrid SIW–CPW forward couplers for millimeter-wave substrate integrated circuits
CN110311201A (zh) 一种反相功率合成器
KR101839045B1 (ko) 밀리미터파 시스템에서의 신호 전송용 구조
US20040160291A1 (en) Microwave coupler
Mukherjee Design of four-way substrate integrated coaxial line (SICL) power divider for k band applications
US5285176A (en) Flat cavity RF power divider
CN107342447A (zh) 毫米波高密度空间功率合成网络
US3886498A (en) Wideband, matched three port power divider
KR101827952B1 (ko) 밀리미터파 초소형 레이더 시스템
CN107732396B (zh) 一种基于基片集成波导的功分器
KR100539493B1 (ko) 비방사 유전체 도파로를 이용한 방향성 결합기
Nedil et al. Analysis and design of an ultra wideband directional coupler

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant