KR101883520B1 - Processing method of substrate for semiconductor elements - Google Patents
Processing method of substrate for semiconductor elements Download PDFInfo
- Publication number
- KR101883520B1 KR101883520B1 KR1020137029494A KR20137029494A KR101883520B1 KR 101883520 B1 KR101883520 B1 KR 101883520B1 KR 1020137029494 A KR1020137029494 A KR 1020137029494A KR 20137029494 A KR20137029494 A KR 20137029494A KR 101883520 B1 KR101883520 B1 KR 101883520B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- compound semiconductor
- blast treatment
- semiconductor film
- blast
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0213—Sapphire, quartz or diamond based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
Abstract
제1 면 및 상기 제1 면과는 반대인 제2 면을 가지는 기판에 대해서 블라스트 처리를 가하는 반도체 소자용 기판의 처리 방법이다. 화합물 반도체 성막이 형성된, 또는 상기 화합물 반도체 성막이 형성되어야 할 상기 제1 면과는 반대인 상기 제2 면에 블라스트 처리를 가하는 공정을 포함한다. And a blast treatment is applied to the substrate having the first surface and the second surface opposite to the first surface. And a step of applying a blast treatment to the second surface on which the compound semiconductor film is formed or the surface opposite to the first surface on which the compound semiconductor film is to be formed.
Description
본 발명은 반도체 소자용 기판의 처리 방법에 관한 것이다. The present invention relates to a method of processing a substrate for a semiconductor device.
종래, 발광 다이오드의 제조 공정은, 경면(鏡面)으로 한 사파이어 등의 재질로 구성된 기판의 주면에 에피택셜(epitaxial) 결정 성장에 의해 GaN계 화합물 반도체를 재료로 하는 발광층을 형성, 성막(成膜)하고, 그 에피택셜 성장한 웨이퍼에 전극을 형성해 나간다. 에피택셜 성장(EPI 성장)은 기판을 가열하면서 성막, 그 후 상온으로 냉각과 같은 공정이 취해진다. 이 때문에, 그 성막 후의 냉각 시에 그 기판과 GaN계 화합물 반도체의 선팽창 계수의 차에 의해, GaN계 화합물 반도체측으로 볼록하게 휨(뒤틀림)이 발생한다. 이에, 특허 문헌 1에는, 그 휨을 교정하는 기술이 개시되어 있다. 이 방법에서는, 4.9×104Pa ~ 4.9×106Pa의 압력으로 프레스(press)하는 대형의 프레스 장치를 이용하고 있다. Conventionally, in the manufacturing process of a light emitting diode, a light emitting layer made of a GaN compound semiconductor is formed on the main surface of a substrate made of sapphire or the like made of a mirror surface by epitaxial crystal growth, ), And electrodes are formed on the epitaxially grown wafer. In the epitaxial growth (EPI growth), a film is formed while heating the substrate, and then a process such as cooling to room temperature is taken. Therefore, at the time of cooling after the film formation, a warp (warp) occurs to the side of the GaN-based compound semiconductor due to the difference in linear expansion coefficient between the substrate and the GaN-based compound semiconductor. Thus,
특허 문헌 1에 기재된 방법에 있어서는, 에피택셜 성장을 행하는 MOCVD 장치의 안에, 프레스 기구를 마련할 필요가 있다. 이에 더하여, 제조 공정에서 사용하는 기판의 사이즈가 양산을 목적으로 한 시장의 흐름으로부터 향후 2인치 사이즈로부터 4인치 사이즈로 확대해 가는 경향에 있다. 이 때문에, 프레스할 때의 기판의 균열의 억제, 및 크랙의 발생의 억제가 더욱 더 중요해지고 있다. 본 기술 분야에서는, 좋은 효율로 양산에 적절한 반도체의 제조 방법 및 저비용으로 반도체 소자용 기판의 휨을 교정하는 방법이 요구되고 있다. In the method described in
본 발명의 일 측면에 따른 반도체 소자용 기판의 처리 방법은, 제1 면 및 상기 제1 면과는 반대인 제2 면을 가지는 기판에 대해서 블라스트(blast) 처리를 가하는 반도체 소자용 기판의 처리 방법으로서, 화합물 반도체 성막이 형성된, 또는 상기 화합물 반도체 성막이 형성되어야 할 상기 제1 면과는 반대인 상기 제2 면에 블라스트 처리를 가하는 공정을 포함한다. A method of processing a substrate for a semiconductor element according to an aspect of the present invention is a method for processing a substrate for a semiconductor element that applies a blast treatment to a substrate having a first surface and a second surface opposite to the first surface And a step of applying a blast treatment to the second surface on which the compound semiconductor film is formed or the surface opposite to the first surface on which the compound semiconductor film is to be formed.
본 발명의 일 측면에 따른 반도체 소자용 기판의 처리 방법에 의하면, 좋은 효율로 양산에 적절한 방법으로 반도체용 기판의 휨을 교정하는 방법을 제공할 수 있다. The method for processing a substrate for a semiconductor device according to an aspect of the present invention can provide a method for correcting deflection of a semiconductor substrate by a method suitable for mass production with good efficiency.
도 1은 일 실시 형태에 따른 방법을 나타내는 실시예의 순서도이다.
도 2는 일 실시 형태에 따른 측정 방법을 나타내는 모식도이다.
도 3은 일 실시 형태에 따른 평가 방법을 나타내는 모식도이다.
도 4는 일 실시 형태에 따른 블라스트 처리시에 있어서의 블라스트 노즐과 기판의 상대 운동의 궤적을 나타내는 모식도이다.
도 5는 일 실시 형태에 따른 블라스트 처리에 의한 웨이퍼의 뒤틀림을 교정하는 원리의 모식도이다.
도 6은 다른 실시 형태에 따른 방법을 나타내는 순서도이다.
도 7은 또 다른 실시 형태에 따른 방법을 나타내는 순서도이다. 1 is a flow diagram of an embodiment illustrating a method according to one embodiment.
2 is a schematic diagram showing a measuring method according to an embodiment.
3 is a schematic diagram showing an evaluation method according to an embodiment.
4 is a schematic view showing the locus of the relative movement between the blast nozzle and the substrate in the blast treatment according to the embodiment.
Fig. 5 is a schematic diagram of a principle for correcting warpage of a wafer by blast treatment according to an embodiment.
6 is a flowchart showing a method according to another embodiment.
7 is a flow chart illustrating a method according to another embodiment.
이하, 본 발명의 일 실시 형태를 설명한다. 일 실시 형태에 따른 방법은, 발광 다이오드 LED 소자 등을 제조할 때 사파이어 등의 기판에 가해지는 블라스트 처리를 이용한 휨 교정 방법이다. 이 방법에서는, LED 소자 또는 LD 소자를 제조할 때 반도체 소자용 기판에 가해지는 블라스트 처리를 이용하여, 휨을 교정한다. 이 방법은, 예를 들면, 기판을 제작하는 공정과, 그 기판에 화합물 반도체 성막 공정을 실시하는 공정과, 화합물 반도체 성막을 가하는 경면과는 반대인 면에 블라스트 처리를 가하는 공정과, 그 블라스트 처리를 가한 면과는 반대인 면에 LED 전극 또는 LD 전극을 형성하여 LED 소자 또는 LD 소자로 절단하는 공정을 포함해도 좋다. Hereinafter, an embodiment of the present invention will be described. A method according to an embodiment is a bending correction method using a blasting process applied to a substrate such as a sapphire substrate in manufacturing a light emitting diode LED element or the like. In this method, when manufacturing an LED element or an LD element, the bending is corrected by using a blasting process applied to the substrate for a semiconductor element. This method includes, for example, a step of producing a substrate, a step of performing a compound semiconductor film forming step on the substrate, a step of applying a blast treatment to the surface opposite to the mirror surface to which the compound semiconductor film is applied, A LED electrode or an LD electrode may be formed on the surface opposite to the surface to which the LED or LD is applied.
여기서, 일 실시 형태에 있어서, LED 소자로는, 예를 들면, InGaN계 고휘도 LED를 의미한다. 그 밖에 AlGaNlnP계 고휘도 LED, GaP계, GaAs계 등의 종류가 있다. LED는 발광 다이오드로, 전기를 흘리면 발광하며, 대면적의 조명 등에 이용된다. 또, LD는 레이저 다이오드로, 전기를 흘리면 레이저를 생성하며, 통신이나 광 디스크의 광원으로서 이용된다. Here, in one embodiment, the LED element means, for example, an InGaN-based high-brightness LED. AlGaNlnP-based high-brightness LEDs, GaP-based, and GaAs-based ones are also available. LED is a light-emitting diode that emits light when electricity is supplied, and is used for large-area lighting. An LD is a laser diode, which generates a laser when electricity is passed therethrough, and is used as a light source for communication or an optical disk.
기판이란, 단결정 잉곳(ingot)으로부터 슬라이스되는 사파이어, SiC, GaAS, GaP, GaAlAs 등의 에피택셜 성장시키는 것이 가능한 기판을 의미한다. 이 기판은, 예를 들면 반도체 소자용 기판으로서, 제1 면 및 제1 면에 대향하는 제2 면을 가진다. 제1 면에는, 화합물 반도체 성막이 형성된다. 제2 면은 제1 면에 비해 표면 조도(粗度)가 커도 좋다. 이 기판은 양면 연마를 가한 상태여도 좋다. 블라스트 처리란 구형(矩形) 노즐 또는 환형(丸型) 노즐을 이용하여, 지립(砥粒)과 압축 공기의 혼합물을 고기(固氣) 2상류(相流)(solid-air two-phase flow)로서 분사하여, 상기 고기 2상립(相粒)을 피가공물에 충돌시켜서 가공을 행하는 것을 의미한다. 본 실시 형태에서는, 피가공물을 주사시키면서 가공을 실시했다(주사 가공법). The substrate means a substrate capable of epitaxially growing sapphire, SiC, GaAs, GaP, GaAlAs or the like sliced from a single crystal ingot. This substrate is, for example, a substrate for a semiconductor device, and has a first surface and a second surface opposed to the first surface. On the first surface, a compound semiconductor film is formed. The surface roughness of the second surface may be larger than that of the first surface. This substrate may be in a state of being subjected to both-side polishing. The blast treatment is a solid-air two-phase flow in which a mixture of abrasive grains and compressed air is solidified using a rectangular nozzle or a circular nozzle. And impinging the
사파이어 기판의 경면이란, 표면 조도가 1 ~ 5ÅRa 정도의 면을 의미한다. GaN계 화합물 반도체 성막이란, 기상(氣相) 성장법이나 액상(液相) 성장법을 이용하여 기판의 경면측으로 성막되는 막을 의미한다. LED 전극 또는 LD 전극을 형성한다는 것은, 성막한 화합물 반도체의 위에 투명 전극, 패드 전극, 보호막 등을 형성하는 것을 의미한다. 예를 들면, GaN계 화합물 반도체의 막을 형성한다. 소자란, 전극을 형성한 후의 LED 또는 LD의 칩을 의미한다. 절단이란, 레이저, 블레이드, 또는 블라스트 등의 절단 방법을 이용하여, 기판으로부터 정치수의 칩으로 절단하는 것을 의미한다. The mirror surface of the sapphire substrate means a surface having a surface roughness of about 1 to 5 A Ra. The GaN compound semiconductor film formation means a film formed on the mirror-surface side of a substrate by using a vapor phase growth method or a liquid phase growth method. Forming an LED electrode or an LD electrode means forming a transparent electrode, a pad electrode, a protective film, or the like on the formed compound semiconductor. For example, a film of a GaN-based compound semiconductor is formed. An element means a chip of an LED or LD after the electrode is formed. Cutting means cutting from the substrate to chips of a fixed number by using a cutting method such as laser, blade, or blast.
이하, 도면에 기초하여 일 실시 형태에 따른 처리 방법을 설명한다. 도 1은, LED 소자 또는 LD 소자를 제조할 때 기판에 가해지는 블라스트 처리를 이용한 휨 교정 방법의 순서도를 나타낸다. 도 1에 있어서, 이 처리 방법은 기판을 제작하는 공정(S10)과, 그 기판에 화합물 반도체 성막 공정을 실시하는 공정(S12)과, 화합물 반도체 성막을 가하는 경면과는 반대인 면에 블라스트 처리를 가하는 공정(S14)과, 그 블라스트 처리를 가한 면과는 반대인 면에 LED 전극 또는 LD 전극을 형성하는 공정(S16)과, LED 소자 또는 LD 소자로 절단하는 공정을 가진다. 또한, 이하에서는, 설명 이해의 용이성을 고려하여, GaN계 화합물 반도체를 성막했을 경우를 예로 설명한다. Hereinafter, a processing method according to an embodiment will be described with reference to the drawings. BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is a flow chart of a bending correction method using a blasting process applied to a substrate in manufacturing an LED element or an LD element. 1, this processing method includes a step (S10) of manufacturing a substrate, a step (S12) of performing a compound semiconductor film forming step on the substrate, a step of applying a blast treatment to the surface opposite to the mirror surface to which the compound semiconductor film is applied A step S16 of forming an LED electrode or an LD electrode on a surface opposite to the surface to which the blast treatment is applied, and a step of cutting into an LED element or an LD element. In the following, a case where a GaN compound semiconductor is formed is taken as an example taking the ease of explanation into consideration.
먼저, 기판을 제작한다(S10). 예를 들면, 사이즈가 4 인치로, 두께가 0.65mm, 재질이 사파이어인 기판을 제작한다. 다음으로, 기판 상에 성막한다(S12). 예를 들면, GaN계 화합물 반도체를 성막한다. 다음으로, 블라스트 처리 공정을 행한다(S14). 여기서, 기판의 GaN계 화합물 반도체가 성막된 면과는 반대인 면의 전 범위에 걸쳐서 블라스트 처리를 가하기 위해서, 예를 들면 다음과 같은 조건으로 행해진다(표 1). First, a substrate is manufactured (S10). For example, a substrate having a size of 4 inches, a thickness of 0.65 mm, and a material of sapphire is manufactured. Next, a film is formed on the substrate (S12). For example, a GaN compound semiconductor is formed. Next, a blast treatment process is performed (S14). Here, in order to apply the blast treatment over the entire range of the surface opposite to the surface on which the GaN compound semiconductor of the substrate is formed, for example, it is performed under the following conditions (Table 1).
표 1의 조건에서는, 노즐 지름이 15mm×4.8mm의 구형 노즐을 이용하는 경우를 예로 하고 있지만, 노즐 지름이 φ8mm 등의 환형 노즐을 이용해도 좋다. 또, 표 1의 조건에서는, 주사 가공법을 이용하여 사파이어 기판 전면에 블라스트 처리를 가하고 있는 경우를 예로 하고 있다. 이것에 의해 웨이퍼 전체에 응력이 부여되어, 웨이퍼의 휨이 교정된다. 또한, 블라스트면의 면조도(面粗度)의 균일성을 필요로 하지 않는 경우는 반드시 웨이퍼 전면에 블라스트 처리를 가할 필요는 없다. 예를 들면, 사파이어 기판의 중심부 등에 정점(定点) 분사를 실시하여, 응력을 부여해도 좋다. In the conditions of Table 1, a spherical nozzle having a nozzle diameter of 15 mm x 4.8 mm is used as an example, but an annular nozzle having a nozzle diameter of 8 mm or the like may be used. In the conditions shown in Table 1, blast treatment is applied to the entire surface of the sapphire substrate using an injection processing method. As a result, stress is applied to the entire wafer, and warpage of the wafer is corrected. In addition, when uniformity of the surface roughness of the blasted surface is not required, it is not necessarily required to apply blast treatment to the entire wafer surface. For example, a fixed point injection may be applied to the central portion of the sapphire substrate to give stress.
또한, 블라스트기로서는 예를 들면 신토 고교 주식 회사제 마이크로 블라스타 MB－1을 채용할 수 있다. 예를 들면, 노즐로서, 구형 노즐의 흡인식(吸引式) 플랫 노즐을 채용할 수 있다. As the blast machine, for example, Micro-Blasta MB-1 manufactured by Shinto Kogyo Co., Ltd. can be employed. For example, as the nozzle, a suction type flat nozzle of a spherical nozzle can be employed.
또, 블라스트 처리가 가해진 면의 표면 조도(산술 평균 조도 Ra)는, 예를 들면 0.01 ~ 5.0㎛Ra여도 좋다. 이것에 의해 블라스트 처리의 전후에 있어서, 표면 조도를 크게 변화시키는 일 없이, 휨을 교정할 수 있다. 또, 보다 바람직하게는 0.5 ~ 5.0㎛Ra여도 좋다. 표면 조도가 0.5 ~ 5.0㎛Ra와 같이 하기 위해서, 예를 들면 표 2에 제시된 블라스트 조건으로 처리해도 좋다. The surface roughness (arithmetic average roughness Ra) of the surface to which the blast treatment is applied may be, for example, 0.01 to 5.0 탆 Ra. Thus, the warpage can be corrected without greatly changing the surface roughness before and after the blast process. More preferably, it may be 0.5 to 5.0 mu m Ra. For example, the blast conditions shown in Table 2 may be used so that the surface roughness becomes 0.5 to 5.0 mu m Ra.
여기에서는 분사재는, JIS R6001의 연마 미분의 입도를 가지는 재료이다.Here, the jetting material is a material having an abrasive fine particle size of JIS R6001.
본 블라스트 조건은 일례이다. 사파이어 기판의 휨량은, 사파이어 기판의 사이즈 및 두께에, 추가로 GaN계 화합물 반도체의 성막 조건에 따라서 변화한다. 이 때문에, 사파이어 기판의 교정하고 싶은 휨량에 따라서, 각 블라스트 조건을 임의로 변경해도 좋다. This blast condition is an example. The amount of warpage of the sapphire substrate varies in accordance with the size and thickness of the sapphire substrate and the deposition conditions of the GaN-based compound semiconductor. For this reason, each blast condition may be arbitrarily changed in accordance with the amount of warping to be corrected on the sapphire substrate.
추가로, 블라스트 처리에 있어서는, 분사재의 경도(硬度), 분사 속도, 커버리지(기판에 대해서 분사되는 밀도, 이것은 분사량에도 기인) 등에 의해 최적 조건이 선택된다. 예를 들어, 분사재에 대해서는, 원소 기호로 Al2O3가 되는 알루미나 지립을 채용하는 예를 나타냈지만, 충격을 부여시키는 것이 가능한 분사재라면, 재질은 상관없다. 경도도 충격을 부여시키는 것이 가능한 분사재이면 좋다. Further, in the blast treatment, the optimum condition is selected by the hardness of the jetting material, the jetting speed, the coverage (the density of jetting to the substrate, which is also caused by the jetting amount), and the like. For example, as for the jetting material, alumina abrasive which is Al 2 O 3 as an elemental symbol is employed, but it may be any material as long as it is a jetting material capable of applying an impact. The hardness may be an injection material capable of imparting an impact.
분사재는 크기가 평균 입자 지름으로 25㎛ 내지 70㎛가 좋다. 70㎛보다 커지면 표면이 거칠어져 버리기 때문이다. 25㎛보다 작아지면 분사 압력을 올려도 기판으로의 충돌 에너지가 충분치 못하여, 희망으로 하는 곡율 반경까지 휨을 교정할 수 없을 가능성이 있다. The size of the jetting material is preferably 25 μm to 70 μm in average particle diameter. If it is larger than 70 탆, the surface becomes rough. If it is smaller than 25 mu m, the collision energy to the substrate is insufficient even if the injection pressure is increased, and the warpage may not be corrected to the desired radius of curvature.
또, 분사 속도는 분사재의 종류, 분사 압력, 분사량 등에 의해 결정된다. 여기서, 분사 압력은 0.2MPa 내지 0.4MPa여도 좋다. 0.4MPa보다 커지면, 가공 에너지가 너무 강해서 기판의 균열이나 크랙이 발생할 가능성이 있다. 0.2MPa보다 작아지면, 응력 부여가 약해서 휨을 교정하는데 가공 시간이 길어질 가능성이 있다. 또, 분사량은 100g／min 내지 400g／min여도 좋다. 100g／min 보다 적게 되면 커버리지를 채우기 위한 가공 시간이 걸려 버리기 때문이다. 400g／min 보다 많아지면, 곧바로 커버리지가 채워져 버려, 희망하는 곡율 반경까지 휨을 교정할 수 없을 가능성이 있다. The injection speed is determined by the type of the injection material, the injection pressure, the injection amount, and the like. Here, the injection pressure may be 0.2 MPa to 0.4 MPa. If it is larger than 0.4 MPa, there is a possibility that cracks and cracks may occur in the substrate because the processing energy is too strong. If it is smaller than 0.2 MPa, there is a possibility that the stress is weak and the processing time is prolonged for correcting warpage. The injection amount may be 100 g / min to 400 g / min. If less than 100 g / min, processing time is required to fill the coverage. If it exceeds 400 g / min, the coverage is immediately filled up, and the warpage may not be corrected to the desired radius of curvature.
또한, 커버리지는 기판에 대한 분사 밀도와 유사한 지표이지만, 이것은 분사재의 종류, 분사량, 분사 시간, 노즐 이동 속도, 노즐 이송 피치, 분사 각도 등에 의해 영향을 받는다. 이상으로부터, 알루미나 지립을 채용했을 경우에는, 분사재는 크기가 평균 입자 지름으로 25㎛ 내지 70㎛여도 좋다. 분사 압력은 0.2MPa 내지 0.5MPa로, 보다 바람직하게는 0.2MPa 내지 0.4MPa여도 좋다. 분사량은 100g／miN으로부터 400g／min여도 좋고, 보다 바람직하게는 200g／min 내지 400g／min여도 좋다. 상기 조건이면, 상기 블라스트기를 이용하여, 주사 횟수가 1회 동안 20초 전후의 고속으로 처리를 행할 수 있다. Further, the coverage is an index similar to the spray density on the substrate, but this is influenced by the kind of the spray material, the spray amount, the spray time, the nozzle moving speed, the nozzle feed pitch, the spray angle and the like. From the above, when alumina abrasive grains are employed, the size of the jetting material may be 25 mu m to 70 mu m in average particle size. The injection pressure may be 0.2 MPa to 0.5 MPa, and more preferably 0.2 MPa to 0.4 MPa. The injection amount may be from 100 g / miN to 400 g / min, and more preferably from 200 g / min to 400 g / min. With the above condition, the blast machine can be used to perform the processing at a high speed of about 20 seconds for one scan time.
또한, 사파이어 기판은 사파이어의 단결정을 슬라이스 한 후, 그 슬라이스 된 양면을 연마 처리하고 있어도 좋다. 연마면의 표면 조도는 예를 들면 이하와 같다(표 3). Further, the sapphire substrate may be obtained by slicing a single crystal of sapphire, and then polishing the sliced both surfaces. The surface roughness of the polished surface is, for example, as follows (Table 3).
본 표면 조도는 일례이며, 기판으로 슬라이스 한 후의 연마 공정의 조건, 및 GaN계 화합물 반도체 성막시의 성막 조건에 의해서, 성막 전의 표면 조도는 변경할 수 있다. The surface roughness is an example, and the surface roughness before the film formation can be changed depending on the conditions of the polishing step after slicing with the substrate and the film forming conditions at the time of the GaN compound semiconductor film formation.
단, 기판으로의 슬라이스 후 및 연마 공정 후의 표면 조도는, 표면과 이면의 차를 가져도 좋다. 에피택셜 성장시에 균일 또한 얇은 막을 형성하기 위해서는, 경면 연마를 실시한 면이 필요하기 때문이다. 한편, 이면은 후의 전극 형성 후에 BGP(Back Gringing Polish)로 불리는 공정으로, 기판의 판 두께를 0.1mm정도까지 얇게 하는 공정이 있기 때문에, 기판으로 슬라이스한 후의 연마 공정의 시점에서 경면까지 연마할 필요는 없다. However, the surface roughness after slicing into the substrate and after the polishing process may have a difference between the front surface and the back surface. This is because, in order to form a uniform thin film at the time of epitaxial growth, a mirror-polished surface is required. On the other hand, since the back surface is a step called BGP (Back Gringing Polish) after the formation of the subsequent electrode and there is a step of thinning the thickness of the substrate to about 0.1 mm, it is necessary to polish the mirror surface to the mirror surface at the time of polishing There is no.
그리고 기판의 표면 조도가 큰 면에 블라스트함으로써 에피택셜 성장시키는 기판의 경면에 블라스트의 데미지를 주는 일 없이, 휨을 교정할 수 있기 때문에, 미리 표면과 이면에 표면 조도의 차를 마련해도 좋다. 이면을 표면의 경면과 동일한 표면 조도로 하면, 연마 공정이 여분으로 필요한 것에 반하여, 그 여분인 공정의 후에 블라스트 처리하는 것은 추가로 여분으로 되기 때문이다. 또, 미리 표면과 이면에 표면 조도의 차를 마련했을 경우에는, 에피택셜 성장시키는 기판의 경면으로 블라스트의 데미지를 주는 일 없이, 휨을 교정할 수 있다고 하는 이점이 있다. Since the warpage can be corrected without damaging the blast on the mirror surface of the substrate to be epitaxially grown by blasting on the surface with a large surface roughness of the substrate, a difference in surface roughness may be provided on the front surface and the back surface in advance. If the back surface has the same surface roughness as that of the surface, the polishing process is extra, whereas the blasting process after the extra process is extra. When a difference in surface roughness is provided between the front surface and the back surface in advance, there is an advantage that the warpage can be corrected without damaging the blast to the mirror surface of the substrate to be epitaxially grown.
또한, 사파이어 기판의 블라스트 전후의 휨량의 계측에는, 예를 들면 표면 조도 측정기 SURFCOM1400D(주식 회사 도쿄 세이미쯔제)를 이용할 수 있다. 측정 범위의 일례를 도 2에 나타낸다. 측정 범위는 예를 들면 L=97mm인 변(邊)을 가지는 구형(矩形)으로 둘러싸인 범위이다. 블라스트 처리 전후에서, 본 방식으로 2 방향 계측하여, 그 휨량의 평균치와, 휨량을 곡율 반경으로 환산함으로써 블라스트 처리 전후의 휨 교정의 효과를 확인할 수 있다. For measurement of the amount of warpage of the sapphire substrate before and after blasting, for example, a surface roughness meter SURFCOM1400D (manufactured by Tokyo Seimitsu Co., Ltd.) can be used. An example of the measurement range is shown in Fig. The measurement range is a range enclosed by a rectangle having sides (L = 97 mm), for example. Before and after the blasting process, the effect of the bending correction before and after the blasting process can be confirmed by converting the average value of the deflection amount and the deflection amount into the radius of curvature by two-directional measurement in this manner.
도 3은 평가 방법을 나타내는 모식도이다. 휨량 Ah는 상기 사파이어 기판 표면에 있어서의 최대 높이와 최소 높이의 차이이며, 표면이 볼록하면 플러스치로서, 표면이 오목하면 마이너스치로서 기재하고 있다. 휨량 Ah로부터 곡율 반경 R을 환산할 수 있다. 이 관계를, 도 3에 나타낸다. 또한, 표면 조도를 측정하는 장치와 측정 방법은 상기에 한정되지 않는다. 3 is a schematic diagram showing an evaluation method. The deflection amount Ah is the difference between the maximum height and the minimum height on the surface of the sapphire substrate. If the surface is convex, the positive value is described as a minus value if the surface is concave. The curvature radius R can be converted from the deflection amount Ah. This relationship is shown in Fig. The apparatus for measuring the surface roughness and the measuring method are not limited to the above.
블라스트 처리시는, 예를 들면 흡착 지그를 이용하여, GaN계 화합물 반도체 성막측을 흡인 부압(負壓)에 의해 고정하고, 노즐을 주사시킴으로써 블라스트 처리를 실시한다. 도 4는 본 발명의 블라스트 처리시에 있어서의 블라스트 노즐과 기판의 상대 운동의 궤적을 나타내는 모식도이다. 일 실시 형태에 있어서는, 노즐 이동 속도 100mm／sec, 노즐 이송 피치 P=20mm, 주사 횟수 1pass로, S1에서부터 S2로 주사 블라스트 처리해도 좋다. 또, 노즐을 주사시키는 수법을 설명했지만, 사파이어 기판을 고정하는 흡착 지그측을 주사하고, 노즐을 고정하는 방법이어도 좋다. 이에 더하여, 노즐을 1축 이동, 흡착 지그를 노즐에 대해 직교 방향으로 이동시킴으로써, 주사하면서 블라스트 처리를 실시해도 좋다. 요컨데, 상대적으로 웨이퍼와 노즐을 이동시킴으로써 사파이어 웨이퍼에 대해 주사 가공이 실시되기만 하면, 주사 수단은 가리지 않는다. In the blast treatment, for example, an adsorption jig is used to fix the GaN compound semiconductor film side by a negative pressure and perform blasting by scanning nozzles. 4 is a schematic view showing the locus of the relative movement between the blast nozzle and the substrate in the blast treatment of the present invention. In one embodiment, a scan blast process may be performed from S1 to S2 at a nozzle moving speed of 100 mm / sec, a nozzle feed pitch P = 20 mm, and a scan count of 1 pass. Although the method of scanning the nozzle has been described, a method of scanning the suction jig side for fixing the sapphire substrate and fixing the nozzle may be used. In addition, the nozzle may be uniaxially moved, and the adsorption jig may be moved in the direction orthogonal to the nozzle to perform the blasting while scanning. In short, as long as the sapphire wafer is scanned by relatively moving the wafer and the nozzle, the scanning means is not blocked.
도 5는 일 실시 형태에 따른 블라스트 처리에 의한 웨이퍼의 뒤틀림을 교정하는 원리의 모식도이다. 또한, 이하에서는, GaN계 화합물 반도체 성막 후에 블라스트 처리를 가하는 경우를 설명한다. 도 5에 있어서, 노즐 N으로부터 분사재 F가, GaN계 화합물 반도체 G를 성막하고 휨을 일으킨 사파이어 웨이퍼 W에 분사된다. 이 결과, GaN계 화합물 반도체 G를 성막하고 휨을 일으킨 사파이어 웨이퍼 W는, GaN계 화합물 반도체 Gf가 사파이어 웨이퍼 Wf상에 유지된 상태로, 휨이 교정된다. Fig. 5 is a schematic diagram of a principle for correcting warpage of a wafer by blast treatment according to an embodiment. Hereinafter, the case where the blast treatment is performed after the formation of the GaN-based compound semiconductor will be described. In Fig. 5, the jetting material F is jetted from the nozzle N onto the sapphire wafer W on which the GaN-based compound semiconductor G is deposited and which has caused warping. As a result, the warp of the sapphire wafer W in which the GaN compound semiconductor G is formed and warped is corrected while the GaN compound semiconductor Gf is held on the sapphire wafer Wf.
표 4는 분사재, 분사량, 분사 압력, EPI 공정 후의 휨량을 변화시켰을 때의 측정 결과의 일례이다. Table 4 is an example of measurement results when the injection material, the injection amount, the injection pressure, and the deflection amount after the EPI process are changed.
[g/min]Injection quantity
[g / min]
[MPa]Injection pressure
[MPa]
휨량[㎛]After blast treatment
Deflection amount [탆]
[m]Radius of curvature
[m]
투사재는 신토 고교 주식 회사제 알루미나 지립(화이트 알런덤) WA＃240에서부터 ＃600, 입경으로 환산하면, 평균 입자 지름으로 25㎛ 내지 70㎛를 이용했다. 또, 분사 압력은 0.3MPa 내지 0.5MPa를 이용했다. 여기에서는 분사재는, JIS R6001의 연마 미분의 입도를 가지는 재료이다. EPI 공정 후의 4인치(φ100mm) 기판(웨이퍼) W의 97mm×97mm의 범위에서의 휨량은, 83㎛ 내지 210㎛의 편차가 있었지만, 블라스트 처리 후에는 40㎛ 이하(35㎛에서부터 20㎛)로 교정되었다. 또한, 휨량으로부터 곡율 반경을 환산하면 모두 30m 이상이었다. 또, 웨이퍼의 인치 사이즈가 향후 커졌을 경우에는, 전체의 휨량으로서는 40㎛ 이상으로 되어도, φ100mm의 웨이퍼로 환산했을 때에 휨량이 40㎛이하이면 좋다. 이와 같은 휨량의 범위에 있어서는, 후속 공정에서의 칩 절단시의 레이저 가공에서의 제품 수율이 향상되는 이점이 있다. The projection material was # 600 to # 600 from alumina abrasive (White Allendum) WA # 240 made by Shinto Kogyo Co., and the average particle diameter was 25 to 70 μm in terms of particle size. The injection pressure was 0.3 MPa to 0.5 MPa. Here, the jetting material is a material having an abrasive fine particle size of JIS R6001. The amount of warpage in the range of 97 mm x 97 mm of the 4-inch (? 100 mm) substrate (wafer) W after the EPI process had a deviation of 83 to 210 占 퐉, but after the blast treatment, the warpage was corrected to 40 占 퐉 or less (35 占 퐉 to 20 占 퐉) . Also, when the radius of curvature was converted from the amount of bending, all of them were 30 m or more. When the inch size of the wafer is increased in the future, the warping amount may be 40 占 퐉 or less when converted into a wafer of? 100 mm even if the total warping amount is 40 占 퐉 or more. In the range of the warping amount, there is an advantage that the product yield in the laser processing at the time of chip cutting in the subsequent process is improved.
도 1로 돌아와, 블라스트 처리 공정이 종료되면, 전극 형성 공정으로 이행한다(S16). 전극 형성 공정에서는, 성막한 화합물 반도체의 위에 투명 전극, 패드 전극, 보호막 등을 형성한다. 전극 형성 공정이 종료되면, 소자 절단 공정으로 이행 한다(S18). 기판으로부터 정치수의 칩으로 절단한다. S18의 처리가 종료된다면 도 1에 도시된 방법을 종료한다. Returning to Fig. 1, when the blast treatment process is completed, the process proceeds to the electrode formation process (S16). In the electrode forming step, a transparent electrode, a pad electrode, a protective film and the like are formed on the formed compound semiconductor. When the electrode forming process is completed, the process goes to the device cutting process (S18). The substrate is cut into chips of a predetermined number. When the processing of S18 is finished, the method shown in Fig. 1 is terminated.
상기의 설명으로부터 명백한 것처럼, 일 실시 형태에 따른 발명은, GaN계 화합물 반도체 성막 후에 블라스트 처리를 실시함으로써, GaN계 화합물 반도체 성막시에 발생하는 휨을 교정할 수 있다. As is apparent from the above description, the invention according to one embodiment can correct the warping that occurs at the time of forming the GaN compound semiconductor film by performing the blast treatment after the GaN compound semiconductor film formation.
또한, 상술한 실시 형태는 본 발명에 따른 처리 방법의 일례를 나타내는 것이다. 본 발명에 따른 처리 방법은, 상기 실시 형태에 따른 처리 방법으로 한정되는 것은 아니다. 예를 들면, 다른 실시 형태에 있어서는, GaN계 화합물 반도체 성막 전에 블라스트 처리를 실시함으로써, GaN계 화합물 반도체 성막시에 발생하는 휨을 교정할 수도 있다. 이 예의 순서도를 도 6에 나타낸다. 도 6은 도 1에 도시된 순서도와 거의 마찬가지이며, S20, S26 및 S28의 처리는, 각각 S10, S16 및 S18의 처리에 상당한다. 즉, 도 6에 있어서는, 블라스트 처리 공정(S22)의 후에, 성막 공정(S24)이 실행된다. The above-described embodiment shows an example of the processing method according to the present invention. The processing method according to the present invention is not limited to the processing method according to the above embodiment. For example, in another embodiment, the bending occurring at the time of forming the GaN compound semiconductor film may be corrected by performing the blast treatment before forming the GaN compound semiconductor film. A flowchart of this example is shown in Fig. 6 is almost the same as the flowchart shown in Fig. 1, and the processes of S20, S26 and S28 correspond to the processes of S10, S16 and S18, respectively. That is, in FIG. 6, the film forming step (S24) is performed after the blast treatment step (S22).
상기의 설명으로부터 명백한 것처럼, GaN계 화합물 반도체 성막 전, 혹은 후에 블라스트 처리를 실시함으로써, GaN계 화합물 반도체 성막시에 발생하는 휨을 교정할 수 있다. As is clear from the above description, by performing the blast treatment before or after the formation of the GaN-based compound semiconductor film, it is possible to correct deflection occurring at the time of forming the GaN-based compound semiconductor film.
단, GaN계 화합물 반도체 성막 전에 블라스트 처리를 가하는 경우는, 미리 기판의 경면측을 오목하게 함으로써, GaN계 화합물 반도체 성막시에 볼록으로 되는 현상을 상쇄하는 것이 가능하지만, 미리 기판의 경면측을 오목하게 했을 경우는 GaN계 화합물 반도체 성막시에, 열원에 의한 가열의 방법에 따라서는 성막 편차가 발생할 가능성이 있다. 이에, 블라스트 처리는 GaN계 화합물 반도체 성막 후에 실시해도 좋다. In the case of applying the blast treatment before the GaN compound semiconductor film formation, it is possible to offset the convexity at the time of forming the GaN compound semiconductor film by making the mirror surface side of the substrate concave in advance. However, There is a possibility that a film forming deviation may occur depending on the method of heating by the heat source at the time of forming the GaN compound semiconductor film. Thus, the blast treatment may be performed after the GaN compound semiconductor film formation.
이와 같이, LED 소자 또는 LD 소자를 제조할 때, 기판에 GaN계 화합물 반도체를 성막시키기 전, 혹은 후에 블라스트 처리를 실시하도록 제조 공정을 구성한 것으로부터, GaN계 화합물 반도체 성막시에 발생하는 기판의 휨을, 곡율 반경 30m이상으로 할 수 있다.As described above, when manufacturing an LED element or an LD element, since the manufacturing process is performed so that the blast treatment is performed before or after the formation of the GaN-based compound semiconductor on the substrate, the warping of the substrate generated during the formation of the GaN- , And a radius of curvature of 30 m or more.
또한, 연마 공정의 전후, 또는, 블라스트 공정의 후, 전극 형성 때의 사이 등에 세정 공정을 더하고, 연마 공정, 블라스트 공정, 전극 형성 공정에 의해서 생긴 유지 성분, 산화물이나 가공 찌거기 등의 불순물 등을 세정·제거해도 좋다. 세정 공정을 더했을 경우의 처리 방법의 일례를 도 7에 나타낸다. 도 7은 도 1에 도시된 순서도와 거의 마찬가지이며, S30는 도 1의 S10의 처리, S36 ~ S40는 도 1의 S12 ~ S16의 처리, S46는 도 1의 S18의 처리에 상당한다. 즉, 도 7에 있어서는, 연마 공정(S32, S42) 및 세정 공정(S34, S44)이 포함되어 있다. In addition, a cleaning process is added to the cleaning process, the blasting process, the blasting process, and the electrode formation process, and the cleaning process, the blasting process, and the electrode forming process are cleaned with impurities such as oxide, · It is good to remove. Fig. 7 shows an example of a treatment method when a cleaning step is added. Fig. 7 is substantially the same as the flowchart shown in Fig. 1, S30 corresponds to the processing of S10 in Fig. 1, S36 to S40 correspond to the processing from S12 to S16 in Fig. 1, and S46 corresponds to the processing in S18 in Fig. That is, in FIG. 7, the polishing step (S32, S42) and the cleaning step (S34, S44) are included.
또, 다른 실시 형태에 있어서는, 표면 조도를 측정하면서 블라스트 처리를 실시하고, 그 결과를 추가로 측정하여 블라스트 처리에 피드백할 수도 있다. 한편, 반드시 표면 조도의 측정을 전품(全品) 실시할 필요는 없고, 처리 조건이 정해지면 표면 조도의 측정은 통상의 공정에서 불필요하다. In another embodiment, the blast process may be performed while measuring the surface roughness, and the result may be further measured and fed back to the blast process. On the other hand, it is not always necessary to measure the surface roughness entirely (all products), and when the processing conditions are determined, the measurement of the surface roughness is unnecessary in a normal process.
[산업상의 이용 가능성][Industrial Availability]
본 발명의 여러 가지의 측면 및 실시 형태에 의하면, LED 소자 또는 LD 소자를 제조할 때, 기판의 휨을 교정할 수 있음으로써, 레이저를 이용하여 기판을 각각 소자로 절단하는 후 공정에 있어서, 기판이 휘어 있었을 때의 초점 불량에 의한 절단 불량을 저감시킬 수 있다. According to various aspects and embodiments of the present invention, it is possible to correct deflection of a substrate when manufacturing an LED element or an LD element, so that in a post-processing step of cutting a substrate into elements by using a laser, It is possible to reduce the defective cutting due to defective focus when bent.
또, 본 발명의 여러 가지의 측면 및 실시 형태에 의하면, GaN계 화합물 반도체 상에 전극을 형성할 때의 형성시의 편차를 저감시킬 수도 있다. In addition, according to various aspects and embodiments of the present invention, it is possible to reduce variations in the formation of the electrodes on the GaN-based compound semiconductor.
이에 더하여, 본 발명의 여러 가지의 측면 및 실시 형태에 의하면, 블라스트 처리를 실시했을 경우, 블라스트의 가공 조건을 변화시킴으로써, GaN계 화합물 반도체를 성막한 면의 뒤편을 블라스트 처리함으로써, 임의의 표면 조도를 얻을 수 있는 것으로부터, GaN계 화합물 반도체를 성막하는 면과 반대인 면을 발광측으로 한 LED 소자 또는 LD 소자 구조의 경우, LED 또는 LD 광의 파장에 맞춘 광의 확산성을 향상시키는 것이 가능해진다. In addition, according to various aspects and embodiments of the present invention, by blasting the back of the surface of the GaN compound semiconductor formed by changing the blast processing conditions when the blast treatment is performed, It is possible to improve the diffusibility of light in accordance with the wavelength of the LED or LD light in the case of an LED element or LD element structure in which the surface opposite to the surface on which the GaN compound semiconductor is formed is the light emitting side.
W·Wf: 기판(웨이퍼), L: 표면 조도 계측 범위,
Ah: 휨량, R: 곡율 반경,
N: 블라스트 노즐, G·Gf: 피막.W · Wf: substrate (wafer), L: surface roughness measurement range,
Ah: deflection, R: curvature radius,
N: blast nozzle, G · Gf: coating.
Claims (9)
화합물 반도체 성막이 형성된, 또는 상기 화합물 반도체 성막이 형성되어야 할 상기 제1 면과는 반대인 상기 제2 면에 상기 기판에 균열 및 크랙(crack)이 발생하지 않도록 응력을 부여하는 블라스트 처리를 가하는 공정을 포함하는 반도체 소자용 기판의 처리 방법.There is provided a method of processing a substrate for a semiconductor element which corrects warping of the substrate by applying a blast treatment to the substrate having the first surface and the second surface opposite to the first surface,
A step of applying a blast treatment for imparting stress to the second surface opposite to the first surface on which the compound semiconductor film is formed or on which the compound semiconductor film is to be formed so that cracks and cracks do not occur on the substrate Wherein the substrate is a semiconductor substrate.
기판을 제작하는 공정과,
그 기판의 상기 제1 면에 화합물 반도체 성막을 성막하는 공정과,
그 블라스트 처리를 가한 상기 제2 면과는 반대인 상기 제1 면에 LED 전극 또는 LD 전극을 형성하여 LED 소자 또는 LD 소자로 절단하는 공정을
추가로 포함하는 반도체 소자용 기판의 처리 방법. The method according to claim 1,
A step of manufacturing a substrate,
A step of forming a compound semiconductor film on the first surface of the substrate,
An LED electrode or an LD electrode is formed on the first surface opposite to the second surface to which the blast treatment is applied to cut into an LED element or an LD element
Further comprising the step of:
블라스트 처리를 가하는 경우에는, 상기 기판의 상기 제2 면의 전 범위에 걸쳐서 블라스트 처리가 가해지는 반도체 소자용 기판의 처리 방법. The method according to claim 1 or 2,
Wherein a blast treatment is applied over the entire range of the second surface of the substrate when the blast treatment is applied.
상기 블라스트 처리가 가해진 면은, 표면 조도(粗度)가 0.01 ~ 5.0㎛Ra의 면인 반도체 소자용 기판의 처리 방법. The method according to claim 1 or 2,
Wherein the surface to which the blast treatment is applied has a surface roughness of 0.01 to 5.0 占 퐉 Ra.
상기 기판의 블라스트 후의 휨량이, 상기 기판 상의 97mm×97mm의 범위에서의 휨량으로 -40㎛ 이상 40㎛ 이하인 반도체 소자용 기판의 처리 방법. The method according to claim 1 or 2,
Wherein the amount of warping of the substrate after blasting is -40 占 퐉 or more and 40 占 퐉 or less in a deflection amount in a range of 97 mm 占 97 mm on the substrate.
상기 제2 면은, 상기 제1 면에 비해 표면 조도가 큰 반도체 소자용 기판의 처리 방법. The method according to claim 1 or 2,
Wherein the second surface has a higher surface roughness than the first surface.
상기 블라스트 처리가, 분사재로서, 크기가 평균 입자 지름으로 25㎛ 내지 70㎛의 알루미나 지립을 이용하고, 분사 압력은 0.2MPa 내지 0.4MPa, 분사량은 100g／min 내지 400g／min인 반도체 소자용 기판의 처리 방법. The method according to claim 1 or 2,
The blast treatment is preferably performed using alumina abrasive grains having an average particle size of 25 mu m to 70 mu m as the injection material and having an injection pressure of 0.2 MPa to 0.4 MPa and an injection amount of 100 g / Lt; / RTI >
상기 기판이 사파이어 기판인 반도체 소자용 기판의 처리 방법. The method according to claim 1 or 2,
Wherein the substrate is a sapphire substrate.
상기 화합물 반도체 성막이 GaN계 화합물인 반도체 소자용 기판의 처리 방법. The method according to claim 1 or 2,
Wherein the compound semiconductor film is a GaN-based compound.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2011-160113 | 2011-07-21 | ||
| JP2011160113 | 2011-07-21 | ||
| PCT/JP2012/051899 WO2013011705A1 (en) | 2011-07-21 | 2012-01-23 | Processing method of substrate for semiconductor elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140050604A KR20140050604A (en) | 2014-04-29 |
| KR101883520B1 true KR101883520B1 (en) | 2018-07-30 |
Family
ID=45852653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137029494A KR101883520B1 (en) | 2011-07-21 | 2012-01-23 | Processing method of substrate for semiconductor elements |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP5716834B2 (en) |
| KR (1) | KR101883520B1 (en) |
| CN (1) | CN103430281B (en) |
| TW (1) | TWI545623B (en) |
| WO (1) | WO2013011705A1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103909475A (en) * | 2014-04-02 | 2014-07-09 | 天通控股股份有限公司 | Dry-type processing method of reverse side roughness of large-size sapphire substrate slice |
| JP2016134433A (en) * | 2015-01-16 | 2016-07-25 | 株式会社東芝 | Dicing machine |
| KR20160057966A (en) | 2014-11-14 | 2016-05-24 | 가부시끼가이샤 도시바 | Processing apparatus, nozzle and dicing apparatus |
| CN105810578B (en) * | 2016-03-18 | 2019-01-18 | 成都海威华芯科技有限公司 | The surface treatment method and epitaxial structure of compound semiconductor substrate |
| CN109015394A (en) * | 2018-08-10 | 2018-12-18 | 天通控股股份有限公司 | A kind of dry-type processing method of large scale lithium tantalate substrate slice back side roughness |
| JP7259773B2 (en) * | 2020-01-14 | 2023-04-18 | 新東工業株式会社 | Blasting device and blasting method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003300800A (en) * | 1998-09-30 | 2003-10-21 | Nec Corp | Method for manufacturing nitride semiconductor wafer of element of group iii |
| JP2004165226A (en) | 2002-11-08 | 2004-06-10 | Toyoda Gosei Co Ltd | Method of manufacturing group iii nitride compound semiconductor light emitting device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3738344A1 (en) * | 1986-11-14 | 1988-05-26 | Mitsubishi Electric Corp | PLANT FOR IMPLEMENTING GRID JOBS AND METHOD THEREFOR |
| JPS63124534A (en) * | 1986-11-14 | 1988-05-28 | Mitsubishi Electric Corp | Gettering method in semiconductor device |
| JPH07114207B2 (en) * | 1991-07-19 | 1995-12-06 | 信越半導体株式会社 | Semiconductor substrate and manufacturing method thereof |
| DE69227158T2 (en) * | 1991-07-19 | 1999-02-18 | Shinetsu Handotai Kk | Extrinsic gettering for a semiconducting substrate |
| JP3553457B2 (en) * | 2000-03-31 | 2004-08-11 | シャープ株式会社 | Semiconductor device and manufacturing method thereof |
| JP2001344710A (en) * | 2000-06-05 | 2001-12-14 | Tdk Corp | Flatness controlling method of wafer and method for manufacturing thin film magnetic head |
| JP2003128499A (en) | 2001-10-18 | 2003-05-08 | Hitachi Cable Ltd | Method for producing nitride crystal substrate and nitride crystal substrate |
| JP4232605B2 (en) * | 2003-10-30 | 2009-03-04 | 住友電気工業株式会社 | Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate |
| KR100894064B1 (en) * | 2007-09-03 | 2009-04-21 | 삼성에스디아이 주식회사 | A MgO protecting layer comprising electron emission promoting material , method for preparing the same and plasma display panel comprising the same |
| JP4965479B2 (en) * | 2008-02-15 | 2012-07-04 | 株式会社アルバック | Sputtering target manufacturing method and sputtering target cleaning method |
| JP2010205888A (en) * | 2009-03-03 | 2010-09-16 | Toppan Printing Co Ltd | Semiconductor device |
| JP2011222608A (en) * | 2010-04-06 | 2011-11-04 | Okamoto Machine Tool Works Ltd | Grinding method of semiconductor substrate and processing device for grinding semiconductor substrate used in the sam |
-
2012
- 2012-01-23 JP JP2013532763A patent/JP5716834B2/en active Active
- 2012-01-23 CN CN201280013566.7A patent/CN103430281B/en active Active
- 2012-01-23 WO PCT/JP2012/051899 patent/WO2013011705A1/en active Application Filing
- 2012-01-23 KR KR1020137029494A patent/KR101883520B1/en active IP Right Grant
- 2012-01-31 TW TW101103079A patent/TWI545623B/en active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003300800A (en) * | 1998-09-30 | 2003-10-21 | Nec Corp | Method for manufacturing nitride semiconductor wafer of element of group iii |
| JP2004165226A (en) | 2002-11-08 | 2004-06-10 | Toyoda Gosei Co Ltd | Method of manufacturing group iii nitride compound semiconductor light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103430281B (en) | 2017-06-13 |
| JP5716834B2 (en) | 2015-05-13 |
| TWI545623B (en) | 2016-08-11 |
| JP2014522731A (en) | 2014-09-08 |
| TW201306092A (en) | 2013-02-01 |
| WO2013011705A1 (en) | 2013-01-24 |
| KR20140050604A (en) | 2014-04-29 |
| CN103430281A (en) | 2013-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101883520B1 (en) | Processing method of substrate for semiconductor elements | |
| US8062960B2 (en) | Compound semiconductor device and method of manufacturing compound semiconductor device | |
| EP2543752A1 (en) | Internal reforming substrate for epitaxial growth, internal reforming substrate with multilayer film, semiconductor device, bulk semiconductor substrate, and production methods therefor | |
| US8691602B2 (en) | Method for producing semiconductor light-emitting chip | |
| CN1943050B (en) | compound semiconductor light-emitting device, wafer and production method of wafer | |
| JP5370262B2 (en) | Semiconductor light emitting chip and substrate processing method | |
| US9455229B2 (en) | Composite substrate manufacturing method, semiconductor element manufacturing method, composite substrate, and semiconductor element | |
| CN1241253C (en) | Semiconductor element and mfg method | |
| EP2544219A1 (en) | Single crystal substrate with multilayer film, production method for single crystal substrate with multilayer film, and device production method | |
| JP5732684B2 (en) | Single crystal substrate, method for manufacturing single crystal substrate, method for manufacturing single crystal substrate with multilayer film, and device manufacturing method | |
| WO2010050410A1 (en) | Method for manufacturing semiconductor light emitting element | |
| US20080057608A1 (en) | Manufacturing method of group III nitride substrate, group III nitride substrate, group III nitride substrate with epitaxial layer, manufacturing method of group III nitride substrate with epitaxial layer, and manufacturing method of group III nitride device | |
| JP2011129765A (en) | Manufacturing method for semiconductor light-emitting element | |
| KR101454821B1 (en) | Crystalline film, device, and production methods for crystalline film and device | |
| JP2005166728A (en) | Method of manufacturing nitride-based semiconductor element | |
| JP5747741B2 (en) | Manufacturing method of semiconductor light emitting chip | |
| JP4386142B2 (en) | Nitride semiconductor device manufacturing method | |
| Aida et al. | Reduction of bowing in GaN-on-sapphire and GaN-on-silicon substrates by stress implantation by internally focused laser processing | |
| JP2017210396A (en) | Production method of crystal substrate | |
| US20160265140A1 (en) | Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method | |
| KR20070071815A (en) | Wire sawing method using evasion of cleavage plane in silicon single crystal ingot | |
| JP2012236241A (en) | Method for producing electroconductive semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |