KR101880192B1 - 반도체 소자의 특성 시뮬레이션 방법 - Google Patents

반도체 소자의 특성 시뮬레이션 방법 Download PDF

Info

Publication number
KR101880192B1
KR101880192B1 KR1020170046768A KR20170046768A KR101880192B1 KR 101880192 B1 KR101880192 B1 KR 101880192B1 KR 1020170046768 A KR1020170046768 A KR 1020170046768A KR 20170046768 A KR20170046768 A KR 20170046768A KR 101880192 B1 KR101880192 B1 KR 101880192B1
Authority
KR
South Korea
Prior art keywords
matrix
reduced
hamiltonian
energy
band structure
Prior art date
Application number
KR1020170046768A
Other languages
English (en)
Inventor
신민철
정우진
이재현
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020170046768A priority Critical patent/KR101880192B1/ko
Priority to US15/949,268 priority patent/US11010524B2/en
Application granted granted Critical
Publication of KR101880192B1 publication Critical patent/KR101880192B1/ko

Links

Images

Classifications

    • G06F17/5009—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 소자의 특성 시뮬레이션 방법은 밀도 함수 이론(density functional theory; DFT)을 이용하여 대상 반도체 소자의 원자간 상호 작용 에너지 정보를 나타내는 해밀토니언(Hamiltonian) 및 중첩 매트릭스를 추출하고, 유효 에너지 영역에 내에서의 해밀토니언 및 중첩 매트릭스와 에너지-k 관계식에 기초하여 해당 에너지 각각에 대한 블로흐 스테이트(Bloch state)들을 각각 산출하며, 블로흐 스테이트들을 표현하는 매트릭스를 직교화(orthonormalization)한 변환 매트릭스에 해밀토니언 및 중첩 매트릭스를 적용하여 매트릭스 사이즈가 줄어든 제1 축소 해밀토니언 및 제1 축소 중첩 매트릭스를 얻는다. 또한, 해밀토니언 및 중첩 매트릭스에 기초하여 산출된 제1 에너지 밴드 구조와 제1 축소 해밀토니언 및 제1 축소 중첩 매트릭스에 기초하여 산출된 제2 에너지 밴드 구조를 비교하여 유효 에너지 영역 내에서 제2 에너지 밴드 구조에서 제1 에너지 밴드 구조와 대응하지 않는 에너지 밴드인 비물리적 가지들(unphysical branch)이 모두 제거된 최종 변환 매트릭스 및 최종 에너지 밴드 구조를 산출한다.

Description

반도체 소자의 특성 시뮬레이션 방법{METHOD FOR SIMULATING CHARACTERISTICS OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자 시뮬레이션 방법에 관한 것으로서, 더욱 상세하게는 반도체 소자의 에너지 밴드 구조 및 I-V 특성 산출을 위한 시뮬레이션 방법에 관한 것이다.
트랜지스터의 고집적화, 소형화가 연구 개발됨에 따라 100nm 이하의 CMOS 제조 기술을 이용한 트랜지스터가 상용화되고 있다. 나아가, 최근에는 트랜지스터의 채널 길이를 10nm 및 그 이하까지 짧게 형성하는 기술들이 개발되고 있으며, Ultra-thin-body(UTB), FinFET, Gate-all-around(GAA) FET 등의 3차원 소자 제조 공정이 연구 개발되고 있는 추세이다.
채널 길이가 수 nm급으로 줄어듦에 따라 소자 내 원자 개수가 수백 내지 수천 개 정도에 지나지 않게 되고, 이로 인해 단일 원자간 상호 작용의 영향력이 증대되어 원자 단위 수준의 모델링 접근이 필수적이다. 이는 전자의 파동성, 즉, 슈뢰딩거 방정식을 기반으로 한 양자역학 시뮬레이션을 기초로 구현될 수 있다.
대표적으로, 상기 시뮬레이션 기법으로 원자 궤도 함수 선형 결합(linear combination of atomic orbitals; LCAO) 근사법으로 불리는 밀접 결합 근사 모델(tight-binding(TB) model)이 사용된다. 예를 들어, 원자 배열을 주기적인 격자 배열로 설정하고 인접 원자와의 상호 작용을 고려하여 양자역학적으로 슈뢰딩거 방정식의 해를 도출하는 방법으로 상기 시뮬레이션이 수행될 수 있다. 상기 TB 모델 방식은 원자 종류, 원자 레벨의 구조적 변화, 전자 스핀과 오비탈 사이의 커플링 등을 모두 고려할 수 있는 방법으로 나노미터급 반도체 소자의 시뮬레이션에도 사용되고 있다.
다만, 상기 TB 모델 방식은 벌크(bulk) 구조로부터 산출된 파라미터를 나노스케일 구조 또는 이종 접합 구조에 적용 가능한지에 대한 검증이 필요하고, 인접한 원자와의 상호작용만을 고려하므로, 나노스케일 반도체 소자에 대한 원자 단위 시뮬레이션의 정밀도 내지 정확도에 있어서 신뢰도가 떨어질 수 있다.
다만, 상기 시뮬레이션의 원자 정보를 담고 있는 해밀토니안의 크기는 단위 셀(unit cell) 내의 원자의 개수와 원자의 오비탈 개수에 비례한다. 따라서, 현재 개발되는 트랜지스터 소자에 상기 시뮬레이션이 적용되는 경우에는 수백만X수백만의 행렬 계산이 수행되어 매우 큰 사이즈의 메모리가 필요하며 계산 시간이 소요될 수밖에 없다.
본 발명의 일 목적은 해밀토니언을 축소시켜 에너지 밴드 구조 및/또는 전압-전류 특성을 산출하는 DFT 기반의 반도체 소자의 특성 시뮬레이션 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 반도체 소자의 시뮬레이션 방법은 밀도 함수 이론(density functional theory; DFT)을 이용하여 대상 반도체 소자의 원자간 상호 작용 에너지 정보를 나타내는 해밀토니언(Hamiltonian) 및 중첩 매트릭스를 추출하고, 유효 에너지 영역에 내에서의 상기 해밀토니언 및 상기 중첩 매트릭스와 에너지-k 관계식에 기초하여 해당 에너지 각각에 대한 블로흐 스테이트(Bloch state)들을 각각 산출하며, 상기 블로흐 스테이트들을 표현하는 매트릭스를 직교화(orthonormalization)한 변환 매트릭스에 상기 해밀토니언 및 상기 중첩 매트릭스를 적용하여 매트릭스 사이즈가 줄어든 제1 축소 해밀토니언 및 제1 축소 중첩 매트릭스를 얻고, 상기 해밀토니언 및 상기 중첩 매트릭스에 기초하여 산출된 제1 에너지 밴드 구조와 상기 제1 축소 해밀토니언 및 상기 제1 축소 중첩 매트릭스에 기초하여 산출된 제2 에너지 밴드 구조를 비교하여 상기 유효 에너지 영역 내에서 상기 제2 에너지 밴드 구조에서 상기 제1 에너지 밴드 구조와 대응하지 않는 에너지 밴드인 비물리적 가지들(unphysical branch)이 모두 제거된 최종 변환 매트릭스 및 최종 에너지 밴드 구조를 산출하는 것을 포함할 수 있다.
일 실시예에 의하면, 상기 최종 변환 매트릭스 및 상기 최종 에너지 밴드 구조를 산출하는 것은 상기 제2 에너지 밴드 구조에 포함되는 고유값의 개수인 제2 고유값 수를 산출하고, 상기 제1 에너지 밴드 구조에 포함되는 고유값의 개수인 제1 고유값 수와 상기 제2 고유값 수를 비교한 후, 상기 제2 고유값 수가 상기 제1 고유값 수보다 큰 경우, 상기 비물리적 가지들을 상기 유효 에너지 영역으로부터 제거하는 추가 기저를 생성하여 상기 변환 매트릭스에 추가하고, 상기 제2 고유값 수가 상기 제1 고유값 수로 수렴하는 경우, 상기 추가 기저가 추가된 상기 변환 매트릭스를 상기 최종 변환 매트릭스로 결정하는 것을 포함할 수 있다.
일 실시예에 의하면, 상기 추가 기저를 상기 변환 매트릭스에 추가하는 것은 상기 추가 기저가 추가된 중간 변환 매트릭스에 의한 에너지 밴드에서의 상기 제2 고유값 수를 재산출하고, 재산출된 상기 제2 고유값 수가 상기 제1 고유값 수보다 큰 경우, 상기 비물리적 가지들을 상기 유효 에너지 영역으로부터 제거하는 새로운 추가 기저를 생성하여 상기 변환 매트릭스에 더 추가하는 것을 더 포함할 수 있다.
일 실시예에 의하면, 상기 추가 기저를 상기 변환 매트릭스에 추가하는 단계는 상기 제2 고유값 수가 상기 제1 고유값 수로 수렴할 때까지 상기 제2 고유값을 재산출하고, 상기 추가 기저를 생성하여 상기 변환 매트릭스에 추가하는 것을 반복할 수 있다.
일 실시예에 의하면, 상기 추가 기저는 i번째(단, i는 자연수) 추가 기저가 적용된 i번째 변환 매트릭스에 의한 상기 제2 고유값 수와 (i-1)번째 추가 기저가 적용된 (i-1)번째 변환 매트릭스에 의한 상기 제2 고유값 수의 차이의 절대값이 최대가 되도록 하는 최소화 기법(minimization function)을 통해 산출된 가변 벡터에 기초하여 생성될 수 있다.
일 실시예에 의하면, 상기 제1 축소 해밀토니언 및 상기 제1 축소 중첩 매트릭스를 얻는 것은 상기 블로흐 스테이트들을 표현하는 상기 매트릭스를 직교화한 정규 직교 기저를 생성하고, 상기 정규 직교 기저에서 설정된 기준값 이하의 값을 갖는 스테이트들을 제거한 상기 변환 매트릭스를 출력하며, 상기 변환 매트릭스에 상기 해밀토니언 및 상기 중첩 매트릭스를 적용하여 상기 제1 축소 해밀토니언 및 상기 제1 축소 중첩 매트릭스를 출력하는 것을 포함할 수 있다.
일 실시예에 의하면, 상기 유효 에너지 영역은 반도체 소자의 타입에 따라 전도대 에지(conduction band edge) 및 가전자대 에지(valence band edge) 중 적어도 하나에 기초하여 설정될 수 있다.
일 실시예에 의하면, 상기 블로흐 스테이트들은 각각 상기 해밀토니언과 상기 중첩 매트릭스로부터 슈뢰딩거 방정식에 대한 고유값 풀이 방식을 이용하여 산출될 수 있다.
일 실시예에 의하면, 상기 반도체 소자의 소자 시뮬레이션 방법은 상기 제1 축소 해밀토니언 및 상기 제1 축소 중첩 매트릭스에 기 설정된 외부의 포텐셜 성분인 초기 포텐셜이 추가된 제2 축소 해밀토니언 및 제2 축소 중첩 매트릭스에 기초하여 상기 대상 반도체 소자의 전류 특성을 산출하는 것을 더 포함할 수 있다.
일 실시예에 의하면, 상기 대상 반도체 소자의 전류 특성을 산출하는 것은 상기 제1 축소 해밀토니언, 상기 제1 축소 중첩 매트릭스 및 상기 초기 포텐셜에 기초하여 상기 제2 축소 해밀토니언 및 상기 제2 축소 중첩 매트릭스를 얻고, 상기 제2 축소 해밀토니언 및 상기 제2 축소 중첩 매트릭스를 비평형 그린 함수(Non-equilibrium Green's function; NEGF)에 적용하여 전자 밀도를 산출하며, 상기 전자 밀도를 프아송 방정식(Poisson's equation)에 적용하여 상기 초기 포텐셜을 업데이트한 후 상기 제2 축소 해밀토니언의 상기 초기 포텐셜과 상기 업데이트된 포텐셜의 포텐셜 차이를 산출할 수 있다. 상기 포텐셜 차이가 기 설정된 임계값 이하인 경우, 상기 업데이트된 포텐셜을 이용하여 전류 밀도 및 전류를 산출하고, 상기 포텐셜 차이가 상기 임계값을 초과하는 경우, 상기 업데이트된 포텐셜로 상기 제2 축소 해밀토니언을 업데이트할 수 있다.
일 실시예에 의하면, 상기 포텐셜 차이가 상기 임계값 이하로 수렴할 때까지 상기 프아송 방정식과 비평형 그린 함수의 풀이를 셀프-컨시스턴트(self-consistent) 방식으로 반복하여 상기 포텐셜 및 상기 제2 축소 해밀토니언을 업데이트할 수 있다.
본 발명의 실시예들에 따른 반도체 소자의 시뮬레이션 방법은 DFT 기반 수송 연산 및 에너지 밴드 구조 산출 연산에서의 해밀토니언의 크기를 현저히 줄임으로써 연산에 필요한 메모리 및 시간이 획기적으로 감소할 수 있다. 따라서, 실제 반도체 소자 크기에 대한 다양하고 정밀한 시뮬레이션이 구현될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 특성 시뮬레이션 방법을 설명하기 위한 순서도이다.
도 2는 도 1의 시뮬레이션 방법에서 해밀토니언을 추출하는 방법의 일 예를 설명하기 위한 도면이다.
도 3은 도 1의 시뮬레이션 방법에서 블로흐 스테이트들의 일 예를 설명하기 위한 도면이다.
도 4a 및 도 4b는 도 3의 블로흐 스테이트들을 산출하는 일 예들을 설명하기 위한 도면들이다.
도 5는 도 1의 시뮬레이션 방법에서 최종 변환 매트릭스 및 최종 에너지 밴드 구조를 산출하는 방법의 일 예를 설명하기 위한 순서도이다.
도 6a 및 도 6b는 도 5의 최종 변환 매트릭스 및 최종 에너지 밴드 구조를 산출하는 방법의 일 예를 나타내는 그래프들이다.
도 7은 도 1의 시뮬레이션 방법에 의해 산출된 에너지 밴드 구조의 일 예를 나타내는 그래프들이다.
도 8은 도 1의 반도체 소자의 특성 시뮬레이션 방법의 일 예를 설명하기 위한 순서도이다.
도 9는 도 8의 전류 특성 산출 방법의 일 예를 설명하기 위한 순서도이다.
도 10은 도 9의 시뮬레이션 방법에 의해 산출된 반도체 소자 특성의 일 예를 나타내는 그래프이다.
도 11은 본 발명의 실시예들에 따른 반도체 소자의 특성 시뮬레이션 방법에 의해 연산 부담이 감소된 결과의 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 특성 시뮬레이션 방법을 설명하기 위한 순서도이다.
도 1을 참조하면, 반도체 소자의 특성 시뮬레이션 방법은 밀도 함수 이론(density functional theory; DFT)을 이용하여 대상 반도체 소자의 원자간 상호 작용 에너지 정보를 나타내는 해밀토니언(Hamiltonian) 및 중첩 매트릭스를 추출(S100)하고, 유효 에너지 영역에 내에서의 상기 해밀토니언 및 상기 중첩 매트릭스와 에너지-k(E-k) 관계식에 기초하여 해당 에너지 각각에 대한 블로흐 스테이트(Bloch state)들을 각각 산출(S200)하며, 상기 블로흐 스테이트들을 표현하는 매트릭스를 직교화(orthonormalization)한 정규 직교 기저인 변환 매트릭스에 상기 해밀토니언 및 상기 중첩 매트릭스에 적용하여 매트릭스 사이즈가 줄어든 축소 해밀토니언 및 축소 중첩 매트릭스를 얻고(S300), 상기 해밀토니언 및 상기 중첩 매트릭스에 기초한 제1 에너지 밴드 구조와 상기 축소 해밀토니언 및 상기 축소 중첩 매트릭스에 기초한 제2 에너지 밴드 구조를 비교하여 상기 유효 에너지 영역 내에서 상기 제2 에너지 밴드 구조에서 상기 제1 에너지 밴드 구조와 대응하지 않는 에너지 밴드인 비물리적 가지들(unphysical branch)이 모두 제거된 최종 변환 매트릭스 및 최종 에너지 밴드 구조를 산출(S400)할 수 있다.
일 실시예에서, 상기 반도체 소자의 특성 시뮬레이션 방법은 양자역학적인 방법을 사용하여 반도체 소자 채널 영역의 에너지 밴드 정보를 얻을 수 있다. 상기 반도체 소자는 벌크, UTB, FinFET, 나노와이어 구조 등을 갖는 n-FET, p-FET, tunnel-FET 등일 수 있다.
일 실시예에서, 상기 시뮬레이션 방법은 비평형 그린 함수(Non-equilibrium Green's function; NEGF)와 프아송(Poisson) 함수를 셀프- 컨시스턴트(self-consistent) 기법을 이용해 풀이하여 상기 반도체 소자의 전하 밀도 및 전류를 산출하고, 이에 따른 반도체 소자의 I-V 특성 또한 얻을 수 있다.
상기 시뮬레이션 방법의 구체적인 특징에 대해서는 도 2 내지 도 10을 참조하여 상술하기로 한다.
도 2는 도 1의 시뮬레이션 방법에서 해밀토니언을 추출하는 방법의 일 예를 설명하기 위한 도면이다.
도 2를 참조하면, 상기 반도체 소자의 특성 시뮬레이션 방법은 DFT를 이용하여 대상 반도체 소자의 원자간 상호 작용 에너지 정보를 나타내는 해밀토니언(Hamiltonian) 및 중첩 매트릭스를 추출(S100)할 수 있다.
도 2에 도시된 바와 같이, 원자 구조가 주기적으로 배열되는 것으로 설정하여 해밀토니언과 중첩 매트릭스를 산출할 수 있다. 도 2의 구조에서는 N(단, N은 자연수)개의 단위 셀(unit cell)들이 주기적으로 배열된 형태를 보여준다.
해밀토니언(H0)은 원자간 상호 에너지에 기초한 매트릭스 형태로 표현될 수 있다. 예를 들어, 단위 셀 내에 5개의 원자가 있는 경우, 해밀토니언(H0)은 아래의 [수학식 1]과 같이 표현될 수 있다.
[수학식 1]
Figure 112017035330444-pat00001
여기서, Hij는 원자의 에너지를 나타내며, i와 j가 같은 경우에는 i번째 원자 자체의 에너지, i와 j가 다른 경우에는 i와 j 사이의 커플링 에너지를 나타낸다.
도 2의 단위 셀 구조의 경우, 해밀토니언 매트릭스는 아래의 [수학식 2]로 표현될 수 있다.
[수학식 2]
Figure 112017035330444-pat00002
여기서, H는 대상 소자 내의 원자간 관계를 나타내는 해밀토니언 매트릭스, H0는 단위 셀 내의 원자간 관계를 나타내는 해밀토니언 매트릭스, W는 인접한 단위 셀과 단위 셀 사이의 관계를 나타내는 매트릭스, W+는 W의 에르미트(Hermitian) 매트릭스를 나타낸다. 다만, W가 보다 멀리 떨어진 단위 셀과의 관계를 포함할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, i번째 단위 셀과 i+1번째 단위 셀 사이의 에너지 관계는 W로 산출되고, i번째 단위 셀과 i-1번째 단위 셀 사이의 에너지 관계는 W+로 산출될 수 있다.
일 실시예에서, 상기 H0, W, W+는 각각 공지된 DFT 계산을 통해 얻을 수 있다. 또한, 상기 단위 셀들에 대한 슈뢰딩거 방정식은 아래의 [수학식 3] 및 [수학식 4]로 표현되며, 이로부터 에너지-k 관계, 즉, 에너지-k 밴드 다이어그램을 얻을 수 있다.
[수학식 3]
HΨ = ESΨ
[수학식 4]
Figure 112017035330444-pat00003
여기서, H는 해밀토니언 매트릭스, S는 중첩 매트릭스, E는 고유값(Eigenvalue), Ψ는 블로흐 스테이트를 의미할 수 있다. 또한, 해밀토니언 매트릭스(H)의 크기는 Ndft X Ndft로 정의될 수 있다. Ndft는 하나의 단위 셀에 포함되는 원자의 개수와 원자당 오비탈의 개수에 비례하며, 또한 원자간 상호작용 정도에 따라 그 크기가 결정될 수 있다.
상기 반도체 소자의 반복 구조에서 에너지-k 관계는 아래의 [수학식 5] 및 [수학식 6]으로 표현될 수 있다.
[수학식 5]
HkΨk = ESkΨk
[수학식 6]
Hk = H0 + eikW + e-ikW+
Sk = S0 + eikS1 + e-ikS1 +
즉, 상기 [수학식 5]에서 고유함수를 풀이하여 각각의 k에 대한 에너지(E)를 구하면 도 3과 같은 에너지 밴드 구조를 나타내는 E-k 에너지 밴드 다이어그램이 산출될 수 있다. 여기서, E는 에너지, k는 파수를 의미할 수 있다.
이와 같이, DFT에 의해 원자들 사이의 상호 작용을 고려한 해밀토니언 매트릭스(H) 및 중첩 매트릭스(S)가 산출되고, 이들에 대한 슈뢰딩거 방정식의 풀이로 E-k 에너지 밴드 구조가 산출될 수 있다. 또한, 상기 E-k 에너지 밴드 구조, 해밀토니언 매트릭스(H) 및 중첩 매트릭스(S)에 기초하여 블로흐 스테이트들이 산출될 수 있다.
도 3은 도 1의 시뮬레이션 방법에서 블로흐 스테이트들의 일 예를 설명하기 위한 도면이고, 도 4a 및 도 4b는 도 3의 블로흐 스테이트들을 산출하는 일 예들을 설명하기 위한 도면들이다.
도 3 내지 도 4b를 참조하면, 유효 에너지 영역(EW)에 내에서의 해밀토니언(H) 및 중첩 매트릭스(S)와 에너지-k 관계식에 기초하여 해당 에너지 각각에 대한 블로흐 스테이트(Ψ)들을 각각 산출(S200)할 수 있다.
블로흐 스테이트(Ψ) 또는 블로흐 상태는 주기적인 포텐셜 상의 입자에 대한 파동 함수로 각각 표현될 수 있다.
유효 에너지 영역(EW)은 반도체 소자의 타입에 따라 전도대 에지(conduction band edge) 및 가전자대 에지(valence band edge) 중 적어도 하나에 기초하여 설정될 수 있다. 일반적으로, DFT 계산으로 에너지 밴드를 계산하는 경우, 도 3에 도시된 바와 같이, -수백 eV 내지 +수백 eV 영역대의 에너지 밴드가 출력된다. 그러나, 반도체 소자의 경우에는 금지대(forbidden band) 영역 근처의 에너지만이 수송 계산 등에 영향을 준다. 따라서 전체 에너지 영역이 아닌 상기 금지대 영역 근처 에너지 영역만을 유효 에너지 영역(EW)으로 설정하여 시뮬레이션을 수행할 수 있다.
예를 들어, 엔모스(n-channel metal oxide semiconductor; NMOS) 트랜지스터의 경우, 유효 에너지 영역(EW)을 전도대 에지에서 최하위 에너지 레벨을 뺀 에너지 레벨(E1)과 전도대 에지에서 최상위 에너지 레벨을 더한 에너지 레벨(E2) 사이의 영역으로 설정할 수 있다. 피모스(p-channel metal oxide semiconductor; PMOS) 트랜지스터의 경우, 유효 에너지 영역(EW)을 가전자대 에지에서 최하위 에너지 레벨을 뺀 에너지 레벨(E1)과 가전자대 에지에서 최상위 에너지 레벨을 더한 에너지 레벨(E2) 사이의 영역으로 설정할 수 있다. 터널 타입 트랜지스터의 경우, 유효 에너지 영역(EW)을 가전자대 에지에서 최하위 에너지 레벨을 뺀 에너지 레벨(E1)과 전도대 에지에서 최상위 에너지 레벨을 더한 에너지 레벨(E2) 사이의 영역으로 설정할 수 있다.
블로흐 스테이트(Ψ)는 해밀토니언(H)과 중첩 매트릭스(S)로부터 고유값 산출 연산(Eigenvalue problem)을 통해 유효 에너지 영역(EW) 범위 내에서 산출될 수 있다. 일 실시예에서, 도 4a에 도시된 바와 같이, 일정한 간격의 k마다 블로흐 스테이트(Ψ)들이 산출될 수 있으며, k의 범위는 아래의 [수학식 7]로 표현될 수 있다.
[수학식 7]
Figure 112017035330444-pat00004
이에 따라, 도 4a 및 도 6a에 k값에 따라 도시된 포인트들과 같은 블로흐 스테이트(Ψ)들이 산출될 수 있다.
다른 실시예에서, 도 4b에 도시된 바와 같이, 유효 에너지 영역(EW) 범위 내의 특정 에너지 값을 기준으로 고유값 산출 연산(Eigenvalue problem)을 통해 블로흐 스테이트(Ψ)들이 산출될 수도 있다.
유효 에너지 영역(EW) 내에서 산출된 블로흐 스테이트(Ψ)들은 아래와 같은 [수학식 8]의 매트릭스로 표현될 수 있다.
[수학식 8]
Figure 112017035330444-pat00005
여기서,
Figure 112017035330444-pat00006
는 블로흐 스테이트들을 포함하는 매트릭스이고, vnkm은 km에서 유효 에너지 영역(EW) 내에 있는 n번째 서브밴드(subband)를 나타낸다. 상기 매트릭스
Figure 112017035330444-pat00007
의 크기는 Ndft X No로 결정될 수 있으며, No는 선택된 블로흐 스테이트들의 전체 개수를 나타낸다.
상기 매트릭스
Figure 112017035330444-pat00008
를 직교화(orthonormalization)하고 직교화된 매트릭스에서 불필요한 스테이트들(매트릭스에 포함되는 항들)을 제거하여 이의 정규 직교 기저인 변환 매트릭스(Uo)가 산출될 수 있다. 상기 직교화 및 스테이트 제거 과정을 거쳐 변환 매트릭스(Uo)는 Ndft X Nmode의 크기를 가질 수 있다. 여기서, Nmode는 Ndft보다 훨씬 작은 크기에 상응하며, 상기 직교화에 의해 변환 매트릭스(Uo)는 그 사이즈가 줄어든다. 또한, 제거된 스테이트들은 유효 에너지 영역(EW)에서의 에너지 밴드 구조 산출에 실질적으로 영향을 미치지 않는 항들로서 제거되어도 무방하다.
변환 매트릭스(Uo)의 초기 값을 U로 간주하였을 때, 해밀토니언(Hk)과 중첩 매트릭스(Sk)의 사이즈가 줄어든 축소 해밀토니언(H') 및 축소 중첩 매트릭스(S')를 얻을 수 있다. 즉, k에 대한 축소 해밀토니언(H') 및 축소 중첩 매트릭스(S')는 아래의 [수학식 9]로 표현될 수 있다.
[수학식 9]
Hk' = U+HkU
Sk' = U+SkU
여기서, Hk' 및 Sk'는 각각 k에 대한 축소 해밀토니언(H') 및 축소 중첩 매트릭스(S')이고, U는 변환 매트릭스(Uo)의 초기 값이고, U+는 U의 에르미트 매트릭스, Hk 및 Sk는 각각 k에 대한 해밀토니언(H) 및 중첩 매트릭스(S)이다.
이에 따라, Ndft X Ndft의 사이즈를 갖는 해밀토니언(H) 및 중첩 매트릭스(S)는 Nmode X Nmode의 사이즈를 갖는 축소 해밀토니언(H') 및 축소 중첩 매트릭스(S')로 변환될 수 있다.
따라서 해밀토니언 및 중첩 매트릭스의 사이즈를 대폭 축소하여 이후의 연산이 수행될 수 있다. 다만, 축소 해밀토니언 및 축소 중첩 매트릭스를 이용하여 대상 반도체 소자의 에너지 밴드 구조를 정확히 모사하는 방법 내지 알고리즘이 필요하다.
도 5는 도 1의 시뮬레이션 방법에서 최종 변환 매트릭스 및 최종 에너지 밴드 구조를 산출하는 방법의 일 예를 설명하기 위한 순서도이고, 도 6a 및 도 6b는 도 5의 최종 변환 매트릭스 및 최종 에너지 밴드 구조를 산출하는 방법의 일 예를 나타내는 그래프들이다.
도 5 내지 도 6b를 참조하면, 해밀토니언(H) 및 중첩 매트릭스(S)에 기초하여 산출된 제1 에너지 밴드 구조(도 6a 및 도 6b에서 EB1으로 표현됨)와 축소 해밀토니언(H') 및 축소 중첩 매트릭스(S')에 기초하여 산출된 제2 에너지 밴드 구조(도 6a 및 도 6b에서 EB2로 표현됨)를 비교하여 유효 에너지 영역(EW) 내에서 제2 에너지 밴드 구조(EB2)에서 제1 에너지 밴드 구조(EB1)와 대응하지 않는 에너지 밴드인 비물리적 가지(UPB)들이 모두 제거된 최종 변환 매트릭스 및 최종 에너지 밴드 구조를 산출(S400)할 수 있다.
도 6a에 도시된 바와 같이, 제1 에너지 밴드 구조(EB1)는 초기에 산출된 해밀토니언(H) 및 중첩 매트릭스(S)와 상기 [수학식 3]에 의한 고유함수를 풀이한 결과이고, 제2 에너지 밴드 구조(EB2)는 축소 해밀토니언(H') 및 축소 중첩 매트릭스(S')와 상기 [수학식 3]에 의한 고유함수를 풀이한 결과일 수 있다. 여기서, 제2 에너지 밴드 구조(EB2) 중 제1 에너지 밴드 구조(EB1)에 대응하지 않는 비물리적 가지(UPB)들은 반도체 소자의 특성 산출(예를 들어, 수송 계산)의 정확도에 부정적인 영향을 미치므로, 비물리적 가지(UPB)들을 제거하는 동작이 수행되어야 한다.
일 실시예에서, 유효 에너지 영역(EW) 내에서 제1 에너지 밴드 구조(EB1)의 고유값(eigenvalue)의 개수인 제1 고유값 수와 제2 에너지 밴드 구조(EB2)의 고유값의 개수인 제2 고유값 수를 비교한 후, 상기 제2 고유값 수가 제1 고유값 수에 수렴할 때까지 변환 매트릭스(Uo)에 추가 기저(U')를 반복적으로 추가하여 비물리적 가지(UPB)들을 제거할 수 있다. 즉, 제2 고유값 수를 산출(S420)하고, 제1 고유값 수와 제2 고유값 수를 비교(S440)하여, 상기 제2 고유값 수가 상기 제1 고유값 수보다 큰 경우, 비물리적 가지(UPB)들을 유효 에너지 영역(EW)으로부터 제거하는 제1 추가 기저를 생성하여 변환 매트릭스(Uo)에 추가(S460)하고, 상기 제2 고유값 수가 상기 제1 고유값 수에 수렴하는 경우, 상기 제1 추가 기저가 추가된 변환 매트릭스를 최종 변환 매트릭스로 결정(S480)할 수 있다. 여기서, 상기 최종 변환 매트릭스에 의한 에너지 밴드 구조는 대상 반도체 소자의 실제 에너지 밴드 구조와 실질적으로 동일할 수 있다. 일 실시예에서, 상기 제2 고유값 수가 상기 제1 고유값 수에 수렴한다는 것은 제2 고유값 수가 상기 제1 고유값 수와 같거나 상기 제1 고유값 수와 기 설정된 범위의 합 이하인 경우로 정의될 수 있다. 즉, 상기 제2 고유값 수가 상기 제1 고유값 수보다 작아질 수는 없다.
일 실시예에서, 상기 추가 기저를 상기 변환 매트릭스(Uo)에 추가하는 과정은 상기 제2 고유값 수가 상기 제1 고유값 수에 수렴할 때까지 상기 제2 고유값을 재산출하고, 추가 기저를 생성하여 상기 변환 매트릭스에 추가하는 과정을 반복할 수 있다. 예를 들어, 제2 고유값 수가 상기 제1 고유값 수보다 크면(또는 제2 고유값 수가 제1 고유값 수로부터 기 설정된 범위를 벗어난 경우), 상기 제1 추가 기저가 추가된 변환 매트릭스에 의한 에너지 밴드에서의 제2 고유값 수를 재산출하고, 상기 재산출된 제2 고유값 수와 상기 제1 고유값 수를 비교하여 상기 제2 고유값 수가 상기 제1 고유값 수보다 큰 경우, 상기 비물리적 가지(UPB)들을 유효 에너지 영역(EW)으로부터 제거하는 제2 추가 기저를 생성하여 상기 변환 매트릭스에 더 추가하는 과정을 반복할 수 있다. 예를 들어, 추가 기저를 추가하여 변환 매트릭스(Uo)를 업데이트하는 과정이 n번 반복된다면 제1 내지 제n 추가 기저들(U1' 내지 Un')이 변환 매트릭스(Uo)에 추가되어 최종 변환 매트릭스(U)가 최종적으로 산출될 수 있다. 즉, 최종 변환 매트릭스(U)는 아래의 [수학식 10]과 같이 표현될 수 있다.
[수학식 10]
U = [Uo U1' … Un']
최종 변환 매트릭스(U)는 유효 에너지 영역(EW) 내에 비물리적 가지(UPB)들이 모두 제거된 에너지 밴드 구조를 제공할 수 있다.
제1 및 제2 고유값 수는 각각 아래의 [수학식 11]에 기초하여 산출(S420)될 수 있다.
[수학식 11]
Figure 112017035330444-pat00009
자연수 Nz가 충분히 큰 경우, 입력 ε가 [ε1:ε2] 범위에 있을 때 N = 1을 출력하고, 그 이외에는 N = 0이 출력된다. 따라서, [수학식 11]을 해밀토니언(H)에 적용하기 위해 매트릭스에 대응하는 수식인 [수학식 12]로 변형하면 특정 에너지 영역에서의 고유값의 개수(예를 들어, 제1 고유값 수 또는 제2 고유값 수)를 산출할 수 있다.
[수학식 12]
Figure 112017035330444-pat00010
여기서, S-1H가 ε에 대응하므로, F[U]는 설정된 k값에서의 유효 에너지 영역(EW) 내의 고유값의 개수, 즉, 고유값 수를 나타낸다.
따라서, 도 6a에 도시된 바와 같이, 상기 [수학식 12]에 의해 축소 해밀토니언(H')과 축소 중첩 매트릭스(S')로 산출된 제2 에너지 밴드 구조(EB2)에서 각각의 k값에 대한 고유값들의 개수, 즉, 제2 고유값 수가 산출될 수 있다. 마찬가지로, 최초의 해밀토니언(H)과 중첩 매트릭스(S)를 이용하여 이로부터 산출된 제1 에너지 밴드 구조(EB1)에서의 각의 k값에 대한 고유값들의 개수, 즉, 제1 고유값 수 또한 산출될 수 있다.
상기 방법에 의해 산출된 제1 및 제2 고유값 수들이 비교(S440)되고, 상기 제2 고유값 수가 제1 고유값 수보다 큰 경우에는 추가 기저(U')가 생성되어 변환 매트릭스(U)에 추가(S460)될 수 있다. 추가 기저(U')는 아래의 [수학식 13]에 의해 산출될 수 있다.
[수학식 13]
Figure 112017035330444-pat00011
여기서, U'는 변환 매트릭스(U)에 추가되는 추가 기저이고, C는 가변 벡터이며, Ξ는 비물리적 가지(UPB)를 제거하기 위한 임의의 사이즈를 갖는 임의의 매트릭스이다. 또한, Ξ는 Ndft X Nr의 사이즈를 갖고, C는 Nr X 1의 사이즈를 가질 수 있다. Ξ와 C의 곱에 의해 Nr 텀(term)은 상쇄되므로 Nr의 크기는 임의로 설정될 수 있다.
따라서, 가변 벡터(C)의 값에 따라 추가 기저(U')가 결정될 수 있다.
일 실시예에서, 추가 기저(U')는 i번째(단, i는 자연수) 추가 기저가 적용된 i번째 변환 매트릭스에 의한 상기 제2 고유값 수와 (i-1)번째 추가 기저가 적용된 (i-1)번째 변환 매트릭스에 의한 상기 제2 고유값 수의 차이의 절대값이 최대가 되도록 하는 가변 벡터(C)에 기초하여 생성될 수 있다. 다시 말하면, 고유값 수(F[U])를 산출하는 상기 [수학식 12]에 기초하여 상기 제2 고유값 수의 차이는 아래의 [수학식 14]와 같이 표현될 수 있다.
[수학식 14]
△F = F[Ui] - F[Ui-1]
예를 들어, i=1 인 경우의 △F는 제1 추가 기저(U1')가 추가된 변환 매트릭스에서의 상기 제2 고유값에서 최초로 산출된 변환 매트릭스에서의 제2 고유값을 뺀 값을 의미한다. 즉, △F = F[Uo U1'] - F[Uo]로 표현될 수 있으며, △F는 항상 음수로 출력되고, △F의 절대 값이 최대로 되는 가변 벡터(C)가 산출되어야 한다. 다시 말하면, △F가 최소로 되는 가변 벡터(C)를 산출하여야 한다. 즉, △F가 최소일 때 비물리적 가지(UPB)들이 최대로 제거될 수 있다.
상기 [수학식 14]를 [수학식 12] 및 [수학식 13]을 이용하여 전개하면 아래의 [수학식 15] 내지 [수학식 17]이 산출될 수 있다.
[수학식 15]
Figure 112017035330444-pat00012
[수학식 16]
Figure 112017035330444-pat00013
[수학식 17]
Figure 112017035330444-pat00014
여기서, 가변 벡터(C)를 제외한 매트릭스들 및 스칼라(scalar) 값들은 모두 고정된 값에 해당되며, 가변 벡터(C)의 값에 따라 비물리적 가지(UPB)의 제거 정도가 결정될 수 있다. 상기 [수학식 15]에서 △F(C)의 출력이 최소가 되는 가변 벡터(C)를 찾기 위해 △F(C)를 최소화 기법(또는 최소화 함수)의 입력값으로 설정하여 상기 최소화 기법을 통해 가변 벡터(C)를 산출할 수 있다. 상기 최소화 기법은 공지된 어떠한 방식을 사용해도 무관하다. 예를 들어, 공역 구배법(Conjugate gradient method)과 같은 minimization 기법을 이용하여 △F(C)로부터 최적의 가변 벡터(C)가 산출될 수 있다. 상기 산출된 가변 벡터(C)를 [수학식 13]에 적용함으로써 i번째 추가 기저(예를 들어, Ui')가 산출되고, 상기 i번째 추가 기저가 적용된 i번째 변환 매트릭스(Ui)가 산출될 수 있다.
일 실시예에서, i번째 변환 매트릭스(Ui)에 대한 상기 제2 고유값 수가 상기 [수학식 12]를 통해 재산출(S420)되고 상기 제1 고유값 수와 다시 비교(S440)될 수 있다. 상기 제2 고유값 수가 상기 제1 고유값 수보다 큰 경우, 상술한 추가 기저 산출 동작에 의해 i+1번째 추가 기저가 산출되고, 이로부터 i+1번째 변환 매트릭스가 재산출될 수 있다.
이와 같이, 상기 제2 고유값 수가 상기 제1 고유값 수에 수렴할 때까지 S420 내지 S460 단계가 반복됨으로써 변환 매트릭스가 업데이트될 수 있다.
상기 제2 고유값 수가 상기 제1 고유값 수에 수렴한 경우, 상기 추가 기저가 추가된 상기 변환 매트릭스(U) 또는 최초의 변환 매트릭스(U)를 상기 최종 변환 매트릭스로 결정(S480)할 수 있다. 즉, 상기 비물리적 가지(UPB) 제거의 반복을 통해 최종 변환 매트릭스가 산출되고, 도 6b에 도시된 바와 같은 최종 에너지 밴드 구조가 산출될 수 있다.
도 7은 도 1의 시뮬레이션 방법에 의해 산출된 에너지 밴드 구조의 일 예를 나타내는 그래프들이다.
도 1 내지 도 7을 참조하면, 본 발명에 따른 반도체 소자의 특성 시뮬레이션 방법으로 대상 반도체 소자의 에너지 밴드 구조가 정확하게 구현될 수 있다.
DFT를 이용함으로써 반도체 소자에 포함되는 원자 구조에 대한 보다 정확한 정보에 기초하여 에너지 밴드 구조를 산출할 수 있으며, 벌크 구조뿐만 아니라, UTB, 나노와이어 구조 등 수 나노미터의 반도체 소자의 실제 크기에 대한 정밀한 시뮬레이션이 구현될 수 있다.
또한, DFT 해밀토니언의 사이즈를 줄이는 방법, 즉, 해밀토니언과 중첩 매트릭스를 축소 해밀토니언 및 축소 중첩 매트릭스로 재구성하는 방식에 기초하여 상기 실제 반도체 소자의 시뮬레이션을 수행함으로써 기존의 DFT 계산의 문제점이던 필요 메모리 및 소요 시간이 크게 단축된 정밀한 시뮬레이션 결과가 도출될 수 있다.
도 8은 도 1의 반도체 소자의 특성 시뮬레이션 방법의 일 예를 설명하기 위한 순서도이고, 도 9는 도 8의 전류 특성 산출 방법의 일 예를 설명하기 위한 순서도이다.
도 8 및 도 9를 참조하면, 반도체 소자의 특성 시뮬레이션 방법은 대상 반도체 소자의 에너지 밴드 구조 및 전류 특성을 산출할 수 있다.
S100 단계 내지 S400 단계는 도 1 내지 도 7을 참조하여 상술하였으므로, 이와 중복되는 설명은 생략하기로 한다.
상기 반도체 소자의 특성 시뮬레이션 방법은 외부의 포텐셜(φ) 성분을 더 포함하는 제2 축소 해밀토니언(H") 및 제2 축소 중첩 매트릭스(S")에 기초하여 대상 반도체 소자의 전류 특성을 산출(S500)하는 과정을 더 포함할 수 있다.
일 실시예에서, 기 설정된 외부의 포텐셜 성분인 초기 포텐셜(φ)과 S100 내지 S400 단계에 의해 생성된 제1 축소 해밀토니언(H') 및 제1 축소 중첩 매트릭스(S')에 기초하여 매트릭스 사이즈가 줄어든 제2 축소 해밀토니언(H") 및 제2 축소 중첩 매트릭스(S")를 산출(S510)하며, 제2 축소 해밀토니언(S") 및 제2 축소 중첩 매트릭스(S")를 비평형 그린 함수(Non-equilibrium Green's function; NEGF)에 적용하여 전자 밀도를 산출(S520)하고, 상기 전자 밀도를 프아송 방정식(Poisson's equation)에 적용하여 상기 초기 포텐셜을 업데이트(S530)하며, 상기 제2 해밀토니언의 상기 초기 포텐셜과 상기 업데이트된 포텐셜의 포텐셜 차이를 산출(S540)할 수 있다. 상기 포텐셜 차이가 기 설정된 임계값 이하인 경우, 상기 업데이트된 포텐셜을 이용하여 전류 밀도 및 전류를 산출(S560)할 수 있다. 상기 포텐셜 차이가 상기 임계값을 초과하는 경우, 상기 업데이트된 포텐셜로 상기 제2 축소 해밀토니언(S")을 업데이트(S550)할 수 있다.
초기 포텐셜(φ), 제1 축소 해밀토니언(H') 및 제1 축소 중첩 매트릭스(S')에 기초하여 제2 축소 해밀토니언(H") 및 제2 축소 중첩 매트릭스(S")가 산출(S520)될 수 있다. 예를 들어, 초기 포텐셜(φ)은 정전기 효과, 스트레인 효과 등이 반영된 값일 수 있다. 다만, 이는 예시적인 것으로서 상기 포텐셜에 포함되는 변수들이 이에 한정되는 것은 아니다.
일 실시예에서, 2 축소 해밀토니언(H") 및 제2 축소 중첩 매트릭스(S")에 의한 슈뢰딩거 방정식은 상기 [수학식 3]을 변형한 형태이고, 아래의 [수학식 18]과 같이 표현될 수 있다.
[수학식 18]
Figure 112017035330444-pat00015
여기서, Ho +1/2(SV + VS)는 제1 축소 해밀토니언(S')에 초기 포텐셜(φ)이 더해진 제2 축소 해밀토니언(H")을 나타내고, Ho는 원자간 상호 에너지에 기초한 제1 축소 해밀토니언(H'), S는 제1 축소 중첩 매트릭스(S'), V는 포텐셜 매트릭스, E는 고유값(Eigenvalue), Ψ는 블로흐 스테이트를 나타낸다.
제2 축소 해밀토니언(H")은 구체적으로 아래의 [수학식 19] 및 [수학식 20]으로 표현될 수 있다.
[수학식 19]
Figure 112017035330444-pat00016
[수학식 20]
Figure 112017035330444-pat00017
이에 따라, 제2 축소 해밀토니언(H")은 인접한 원자간 상호 에너지 및 외부 포텐셜이 모두 적용된 값을 의미할 수 있다. Ndft X Ndft의 사이즈를 갖는 해밀토니언(H) 및 중첩 매트릭스(S)를 상술한 축소 방식에 따라 Nmode X Nmode의 사이즈를 갖는 제2 축소 해밀토니언(H") 및 제2 축소 중첩 매트릭스(S")로 변환시킬 수 있다.
이후, 제2 축소 해밀토니언(H") 및 제2 축소 중첩 매트릭스(S")를 NEGF에 적용하여 전자 밀도를 산출(S520)하고, 상기 전자 밀도를 프아송 방정식에 적용하여 포텐셜을 업데이트(S530)하며, 상기 제2 해밀토니언의 상기 포텐셜과 상기 업데이트된 포텐셜의 포텐셜 차이를 산출(S540)할 수 있다. 상기 포텐셜 차이가 상기 임계값을 초과하는 경우, 상기 업데이트된 포텐셜로 상기 제2 축소 해밀토니언(H")을 업데이트(S550)할 수 있다. 일 실시예에서, 상기 전자 밀도 대신 정공 밀도를 산출할 수도 있다.
일 실시예에서, 상기 포텐셜 차이가 상기 임계값 이하로 수렴할 때까지 상기 프아송 방정식과 비평형 그린 함수의 풀이를 셀프-컨시스턴트(self-consistent) 방식으로 반복하여 상기 포텐셜 및 상기 제2 축소 해밀토니언(H")을 업데이트할 수 있다.
상기 프아송 방정식과 비평형 그린 함수의 셀프 컨시스턴트 방식을 이용하여 전류 밀도 및 전류를 산출하는 방법은 공지된 계산 방식에 해당되므로, 이에 대한 자세한 설명은 생략하기로 한다.
즉, 본 발명의 실시예들에 따른 전류 밀도 및 전류 산출 방법은 DFT에 기초한 해밀토니언과 중첩 매트릭스에 대해 그 사이즈를 감소시킨 축소 해밀토니언과 축소 중첩 매트릭스에 기초하여 전압-전류 특성을 산출함으로써 DFT에 의한 메모리 및 연산 시간이 현저하게 감소될 수 있다.
도 10은 도 9의 시뮬레이션 방법에 의해 산출된 반도체 소자 특성의 일 예를 나타내는 그래프이고, 도 11은 본 발명의 실시예들에 따른 반도체 소자의 특성 시뮬레이션 방법에 의해 연산 부담이 감소된 결과의 일 예를 나타내는 도면이다.
도 10 및 도 11을 참조하면, 반도체 소자의 특성 시뮬레이션 방법은 축소 해밀토니언과 축소 중첩 매트릭스에 기초하여 실제 에너지 밴드 구조를 도출하고, 상기 축소 해밀토니언과 축소 중첩 매트릭스에 기초한 NEGF 수송 연산 결과로 트랜지스터의 전압-전류 특성을 도출할 수 있다.
도 10에는 N형 FET과 P형 FET에 대한 게이트 전압-드레인 전류 사이의 관계를 시뮬레이션한 결과가 도시되어 있다. 도 10에 도시된 바와 같이, 기존의 밀접 결합 근사 모델(tight-binding(TB) model)로 시뮬레이션한 결과와 본 발명의 DFT에 기초한 수송 연산 결과가 거의 동일한 퍼포먼스를 보임을 알 수 있다.
또한 도 11에 도시된 바와 같이, 수 나노미터의 나노와이어 구조를 갖는 반도체 소자에 대하여 본 발명의 반도체 소자 시뮬레이션 방법에 의해 해밀토니언의 매트릭스 사이즈가 약 2% 정도로 축소되며, 이에 따라 시뮬레이션 시간 및 필요한 메모리 소모가 큰 폭으로 줄어들 수 있다. 따라서, DFT에 기반한 에너지 밴드 구조 및 수송 연산이 실제 반도체 소자 크기에 대응하여 수행될 수 있으며, 다양한 반도체 소자 및 결합 구조에 적용 및 응용이 가능해질 수 있다.
본 발명은 반도체 소자의 특성을 시뮬레이션하는 방법 및 시뮬레이션을 수행하는 장비에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
H: 해밀토니언 S: 중첩 매트릭스
Ψ: 블로흐 스테이트 H': 축소 해밀토니언
S': 축소 중첩 매트릭스

Claims (11)

  1. 밀도 함수 이론(density functional theory; DFT)을 이용하여 대상 반도체 소자의 원자간 상호 작용 에너지 정보를 나타내는 해밀토니언(Hamiltonian) 및 중첩 매트릭스를 추출하는 단계;
    유효 에너지 영역에 내에서의 상기 해밀토니언 및 상기 중첩 매트릭스와 에너지-k 관계식에 기초하여 해당 에너지 각각에 대한 블로흐 스테이트(Bloch state)들을 각각 산출하는 단계;
    상기 블로흐 스테이트들을 표현하는 매트릭스를 직교화(orthonormalization)한 변환 매트릭스에 상기 해밀토니언 및 상기 중첩 매트릭스를 적용하여 매트릭스 사이즈가 줄어든 제1 축소 해밀토니언 및 제1 축소 중첩 매트릭스를 얻는 단계; 및
    상기 해밀토니언 및 상기 중첩 매트릭스에 기초하여 산출된 제1 에너지 밴드 구조와 상기 제1 축소 해밀토니언 및 상기 제1 축소 중첩 매트릭스에 기초하여 산출된 제2 에너지 밴드 구조를 비교하여 상기 유효 에너지 영역 내에서 상기 제2 에너지 밴드 구조에서 상기 제1 에너지 밴드 구조와 대응하지 않는 에너지 밴드인 비물리적 가지들(unphysical branch)이 모두 제거된 최종 변환 매트릭스 및 최종 에너지 밴드 구조를 산출하는 단계를 포함하는 반도체 소자의 특성 시뮬레이션 방법.
  2. 제 1 항에 있어서, 상기 최종 변환 매트릭스 및 상기 최종 에너지 밴드 구조를 산출하는 단계는
    상기 제2 에너지 밴드 구조에 포함되는 고유값의 개수인 제2 고유값 수를 산출하는 단계;
    상기 제1 에너지 밴드 구조에 포함되는 고유값의 개수인 제1 고유값 수와 상기 제2 고유값 수를 비교하는 단계;
    상기 제2 고유값 수가 상기 제1 고유값 수보다 큰 경우, 상기 비물리적 가지들을 상기 유효 에너지 영역으로부터 제거하는 추가 기저를 생성하여 상기 변환 매트릭스에 추가하는 단계; 및
    상기 제2 고유값 수가 상기 제1 고유값 수에 수렴하는 경우, 상기 추가 기저가 추가된 상기 변환 매트릭스를 상기 최종 변환 매트릭스로 결정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 특성 시뮬레이션 방법.
  3. 제 2 항에 있어서, 상기 추가 기저를 상기 변환 매트릭스에 추가하는 단계는
    상기 추가 기저가 추가된 중간 변환 매트릭스에 의한 에너지 밴드에서의 상기 제2 고유값 수를 재산출하는 단계; 및
    재산출된 상기 제2 고유값 수가 상기 제1 고유값 수보다 큰 경우, 상기 비물리적 가지들을 상기 유효 에너지 영역으로부터 제거하는 새로운 추가 기저를 생성하여 상기 변환 매트릭스에 더 추가하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 특성 시뮬레이션 방법.
  4. 제 2 항에 있어서, 상기 추가 기저를 상기 변환 매트릭스에 추가하는 단계는 상기 제2 고유값 수가 상기 제1 고유값 수에 수렴할 때까지 상기 제2 고유값을 재산출하고, 상기 추가 기저를 생성하여 상기 변환 매트릭스에 추가하는 것을 반복하는 것을 특징으로 하는 반도체 소자의 특성 시뮬레이션 방법.
  5. 제 4 항에 있어서, 상기 추가 기저는 i번째(단, i는 자연수) 추가 기저가 적용된 i번째 변환 매트릭스에 의한 상기 제2 고유값 수와 (i-1)번째 추가 기저가 적용된 (i-1)번째 변환 매트릭스에 의한 상기 제2 고유값 수의 차이의 절대값이 최대가 되도록 하는 최소화 기법(minimization function)을 통해 산출된 가변 벡터에 기초하여 생성되는 것을 특징으로 하는 반도체 소자의 특성 시뮬레이션 방법.
  6. 제 1 항에 있어서, 상기 제1 축소 해밀토니언 및 상기 제1 축소 중첩 매트릭스를 얻는 단계는
    상기 블로흐 스테이트들을 표현하는 상기 매트릭스를 직교화한 정규 직교 기저를 생성하는 단계;
    상기 정규 직교 기저에서 설정된 기준값 이하의 값을 갖는 스테이트들을 제거한 상기 변환 매트릭스를 출력하는 단계; 및
    상기 변환 매트릭스에 상기 해밀토니언 및 상기 중첩 매트릭스를 적용하여 상기 제1 축소 해밀토니언 및 상기 제1 축소 중첩 매트릭스를 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 특성 시뮬레이션 방법.
  7. 제 1 항에 있어서, 상기 유효 에너지 영역은 반도체 소자의 타입에 따라 전도대 에지(conduction band edge) 및 가전자대 에지(valence band edge) 중 적어도 하나에 기초하여 설정되는 것을 특징으로 하는 반도체 소자의 특성 시뮬레이션 방법.
  8. 제 1 항에 있어서, 상기 블로흐 스테이트들은 각각 상기 해밀토니언과 상기 중첩 매트릭스로부터 슈뢰딩거 방정식에 대한 고유값 풀이 방식을 이용하여 산출되는 것을 특징으로 하는 반도체 소자의 특성 시뮬레이션 방법.
  9. 제 1 항에 있어서,
    상기 제1 축소 해밀토니언 및 상기 제1 축소 중첩 매트릭스에 기 설정된 외부의 포텐셜 성분인 초기 포텐셜이 추가된 제2 축소 해밀토니언 및 제2 축소 중첩 매트릭스에 기초하여 상기 대상 반도체 소자의 전류 특성을 산출하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 특성 시뮬레이션 방법.
  10. 제 9 항에 있어서, 상기 대상 반도체 소자의 전류 특성을 산출하는 단계는
    상기 제1 축소 해밀토니언, 상기 제1 축소 중첩 매트릭스 및 상기 초기 포텐셜에 기초하여 상기 제2 축소 해밀토니언 및 상기 제2 축소 중첩 매트릭스를 얻는 단계;
    상기 제2 축소 해밀토니언 및 상기 제2 축소 중첩 매트릭스를 비평형 그린 함수(Non-equilibrium Green's function; NEGF)에 적용하여 전자 밀도를 산출하는 단계;
    상기 전자 밀도를 프아송 방정식(Poisson's equation)에 적용하여 상기 초기 포텐셜을 업데이트하는 단계;
    상기 제2 축소 해밀토니언의 상기 초기 포텐셜과 상기 업데이트된 포텐셜의 포텐셜 차이를 산출하는 단계;
    상기 포텐셜 차이가 기 설정된 임계값 이하인 경우, 상기 업데이트된 포텐셜을 이용하여 전류 밀도 및 전류를 산출하는 단계; 및
    상기 포텐셜 차이가 상기 임계값을 초과하는 경우, 상기 업데이트된 포텐셜로 상기 제2 축소 해밀토니언을 업데이트하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 특성 시뮬레이션 방법.
  11. 제 10 항에 있어서, 상기 포텐셜 차이가 상기 임계값 이하로 수렴할 때까지 상기 프아송 방정식과 비평형 그린 함수의 풀이를 셀프-컨시스턴트(self-consistent) 방식으로 반복하여 상기 포텐셜 및 상기 제2 축소 해밀토니언을 업데이트하는 것을 특징으로 하는 반도체 소자의 특성 시뮬레이션 방법.
KR1020170046768A 2017-04-11 2017-04-11 반도체 소자의 특성 시뮬레이션 방법 KR101880192B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170046768A KR101880192B1 (ko) 2017-04-11 2017-04-11 반도체 소자의 특성 시뮬레이션 방법
US15/949,268 US11010524B2 (en) 2017-04-11 2018-04-10 Method for simulating characteristics of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170046768A KR101880192B1 (ko) 2017-04-11 2017-04-11 반도체 소자의 특성 시뮬레이션 방법

Publications (1)

Publication Number Publication Date
KR101880192B1 true KR101880192B1 (ko) 2018-07-20

Family

ID=63103400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170046768A KR101880192B1 (ko) 2017-04-11 2017-04-11 반도체 소자의 특성 시뮬레이션 방법

Country Status (2)

Country Link
US (1) US11010524B2 (ko)
KR (1) KR101880192B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349353A (zh) * 2019-08-06 2021-02-09 青岛大学 一种筛选共掺杂二氧化钛制氢催化剂的理论方法
KR20220060856A (ko) 2020-11-05 2022-05-12 한국과학기술원 반도체 소자의 시뮬레이션 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267421A (ja) * 1992-03-17 1993-10-15 Hitachi Ltd 半導体デバイスシミュレーション方法
US20150120259A1 (en) * 2013-10-24 2015-04-30 Purdue Research Foundation Physical modeling of electronic devices/systems
US20150142398A1 (en) * 2013-11-20 2015-05-21 California Institute Of Technology Methods for a multi-scale description of the electronic structure of molecular systems and materials and related applications
WO2017005508A1 (en) * 2015-07-06 2017-01-12 Quantumwise A/S Systems and methods for providing approximate electronic-structure models from calculated band structure data

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011163245A2 (en) * 2010-06-21 2011-12-29 Spectral Associates, Llc Methodology and its computational implementation for quantitative first-principles quantum-mechanical predictions of the structures and properties of matter
US9881111B2 (en) * 2013-09-26 2018-01-30 Synopsys, Inc. Simulation scaling with DFT and non-DFT

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267421A (ja) * 1992-03-17 1993-10-15 Hitachi Ltd 半導体デバイスシミュレーション方法
US20150120259A1 (en) * 2013-10-24 2015-04-30 Purdue Research Foundation Physical modeling of electronic devices/systems
US20150142398A1 (en) * 2013-11-20 2015-05-21 California Institute Of Technology Methods for a multi-scale description of the electronic structure of molecular systems and materials and related applications
WO2017005508A1 (en) * 2015-07-06 2017-01-12 Quantumwise A/S Systems and methods for providing approximate electronic-structure models from calculated band structure data

Also Published As

Publication number Publication date
US20180293342A1 (en) 2018-10-11
US11010524B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
Morris et al. Nanoelectronic device applications handbook
Oreshkov et al. Adiabatic markovian dynamics
KR101880192B1 (ko) 반도체 소자의 특성 시뮬레이션 방법
Allen et al. Phase retrieval and aberration correction in the presence of vortices in high-resolution transmission electron microscopy
Allaire et al. Mathematical properties of quantum evolution equations
Frees et al. Compressed optimization of device architectures for semiconductor quantum devices
Sengupta et al. Numerical guidelines for setting up a kp simulator with applications to quantum dot heterostructures and topological insulators
Jauregui et al. Signatures of electron correlations in the transport properties of quantum dots
Gérard et al. Removal of UV cutoff for the Nelson model with variable coefficients
US11227088B1 (en) Method for simulating semiconductor device
He et al. Quantum transport in NEMO5: Algorithm improvements and high performance implementation
Carrillo-Nuñez et al. Full-band quantum transport simulation in the presence of hole-phonon interactions using a mode-space k· p approach
Lassen et al. Spurious solutions in the multiband effective mass theory applied to low dimensional nanostructures
Gudmundsson et al. Correlated time-dependent transport through a two-dimensional quantum structure
US20170219636A1 (en) Order o(1) algorithm for first-principles calculation of transient current through open quantum systems
Jungemann et al. Deterministic solvers for the boltzmann transport equation of 3D and quasi-2D electron and hole systems in SiGe devices
Indalecio et al. Study of statistical variability in nanoscale transistors introduced by LER, RDF and MGG
Marthi et al. Exploration of digital latch design using ballistic deflection transistors—Modeling and simulation
Marconcini The role of the choice of the physical model in the optimization of nanoelectronic device simulators
Dey et al. Performance evaluation of gate-all-around Si nanowire transistors with SiGe strain engineering
JP7346239B2 (ja) 解析方法及び解析システム
US20240013082A1 (en) Systems and methods for simulation of quantum circuits using decoupled hamiltonians
Charles Efficient inelastic scattering in atomistic tight binding
Klimeck et al. From NEMO1D and NEMO3D to OMEN: moving towards atomistic 3-D quantum transport in nano-scale semiconductors
Xu et al. Combined semiclassical and effective-mass Schrödinger approach for multiscale analysis of semiconductor nanostructures

Legal Events

Date Code Title Description
GRNT Written decision to grant