KR101875742B1 - Solar cell module - Google Patents

Solar cell module Download PDF

Info

Publication number
KR101875742B1
KR101875742B1 KR1020140103950A KR20140103950A KR101875742B1 KR 101875742 B1 KR101875742 B1 KR 101875742B1 KR 1020140103950 A KR1020140103950 A KR 1020140103950A KR 20140103950 A KR20140103950 A KR 20140103950A KR 101875742 B1 KR101875742 B1 KR 101875742B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor substrate
conductive
solar cell
delete delete
Prior art date
Application number
KR1020140103950A
Other languages
Korean (ko)
Other versions
KR20160019317A (en
Inventor
이현호
황성현
오동해
조해종
김진성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140103950A priority Critical patent/KR101875742B1/en
Publication of KR20160019317A publication Critical patent/KR20160019317A/en
Application granted granted Critical
Publication of KR101875742B1 publication Critical patent/KR101875742B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0508—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module the interconnection means having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지 모듈에 관한 것이다.
본 발명의 일례에 따른 태양 전지 모듈은 제1 도전성 타입의 반도체 기판, 반도체 기판의 전면에 위치하며, 제1 도전성 타입과 반대인 제2 도전성 타입을 가지며, 반도체 기판과 p-n 접합을 형성하는 에미터부; 에미터부와 전기적으로 연결되는 제1 전극; 반도체 기판의 후면에 연결되는 제2 전극; 및 반도체 기판상에 인접한 태양 전지를 연결하기 위해 제1 전극 또는 제2 전극과 연결되는 도전성 연결배선이 위치하는 부분에 단차를 갖도록 형성되는 가이드 지지부를 포함하고, 가이드 라인 지지부는 도전성 연결배선을 중심으로 서로 이격되어 위치하는 태양 전지를 포함한다.The present invention relates to a solar cell module.
A solar cell module according to an exemplary embodiment of the present invention includes a semiconductor substrate of a first conductivity type, a second conductivity type opposite to the first conductivity type and located on the front surface of the semiconductor substrate, ; A first electrode electrically connected to the emitter portion; A second electrode connected to the rear surface of the semiconductor substrate; And a guide support portion formed to have a step on a portion where the conductive connection wiring connected to the first electrode or the second electrode is located to connect the adjacent solar cells on the semiconductor substrate, And a plurality of solar cells.

Description

태양 전지 모듈{SOLAR CELL MODULE}Solar cell module {SOLAR CELL MODULE}

본 발명은 태양 전지 모듈에 관한 것이다.The present invention relates to a solar cell module.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.A typical solar cell has a substrate made of different conductivity type semiconductors, such as p-type and n-type, an emitter, and an electrode connected to the substrate and the emitter, respectively. At this time, a p-n junction is formed at the interface between the substrate and the emitter.

이와 같이 반도체 기판을 사용하는 태양 전지는 구조에 따라 컨벤셔널 타입, 후면 컨텍 타입 등 다양한 종류로 나눌 수 있다.The solar cell using the semiconductor substrate can be divided into various types such as a conventional type and a rear type depending on the structure.

여기서, 컨벤셔널 타입은 에미터부가 기판의 전면에 위치하고, 에미터부에 연결된 전극이 기판의 전면에, 기판에 연결되는 전극이 기판의 후면에 위치하며, 후면 컨텍 타입은 에미터부가 기판의 후면에 위치하며, 전극이 모두 기판의 후면에 위치한다.In the conventional type, the emitter portion is located on the front surface of the substrate, the electrode connected to the emitter portion is disposed on the front surface of the substrate, the electrode connected to the substrate is positioned on the rear surface of the substrate, And all of the electrodes are located on the rear surface of the substrate.

여기서, 후면 컨텍 타입의 태양 전지는 전극이 모두 기판의 후면에 형성되므로, 기판의 후면에 형성된 전극을 인터커넥터나 별도의 도전성 금속을 통해 인접한 태양 전지의 전극에 직렬 연결하여 태양 전지 모듈을 형성할 수 있다.Since the electrodes of the rear contact type solar cell are all formed on the rear surface of the substrate, the electrodes formed on the rear surface of the substrate are connected in series to the electrodes of the adjacent solar cells via the interconnector or another conductive metal to form the solar cell module .

본 발명이 이루고자 하는 기술적 과제는 효율이 향상된 태양 전지 모듈을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a solar cell module with improved efficiency.

본 발명의 일례에 따른 태양 전지는 제1 도전성 타입의 반도체 기판, 반도체 기판의 전면에 위치하며, 제1 도전성 타입과 반대인 제2 도전성 타입을 가지며, 반도체 기판과 p-n 접합을 형성하는 에미터부; 에미터부와 전기적으로 연결되는 제1 전극; 반도체 기판의 후면에 연결되는 제2 전극; 및 반도체 기판상에 인접한 태양 전지를 연결하기 위해 제1 전극 또는 제2 전극과 연결되는 도전성 연결배선이 위치하는 부분에 단차를 갖도록 형성되는 가이드 지지부를 포함하고, 가이드 라인 지지부는 도전성 연결배선을 중심으로 서로 이격되어 위치하는 것이 바람직하다.A solar cell according to an exemplary embodiment of the present invention includes: a semiconductor substrate of a first conductivity type; an emitter portion having a second conductivity type opposite to the first conductivity type, the emitter portion forming a p-n junction with the semiconductor substrate; A first electrode electrically connected to the emitter portion; A second electrode connected to the rear surface of the semiconductor substrate; And a guide support portion formed to have a step on a portion where the conductive connection wiring connected to the first electrode or the second electrode is located to connect the adjacent solar cells on the semiconductor substrate, As shown in Fig.

여기서, 가이드 지지부의 상부면은 제1 전극의 상부면과 동일한 라인에 위치하고, 가이드 지지부의 높이는 5-30㎛이고, 제1 전극의 높이는 10-60㎛이다. 즉, 가이드 지지부의 높이는 제1 전극의 높이의 낮게 형성될 수 있다.Here, the upper surface of the guide supporter is located on the same line as the upper surface of the first electrode, the height of the guide supporter is 5-30 mu m, and the height of the first electrode is 10-60 mu m. That is, the height of the guide support portion may be lower than the height of the first electrode.

가이드 지지부의 폭은 제1 전극의 폭과 동일하거나 제1 전극의보다 폭보다 작게 형성되며, 본 실시예에서 가이드 지지부의 폭은 30-250㎛일 수 있다.The width of the guide support portion is equal to the width of the first electrode or smaller than that of the first electrode. In this embodiment, the width of the guide support portion may be 30 to 250 mu m.

더욱이, 가이드 지지부의 상부면은 도전성 배선의 상부면 보다 높게 위치할 수 있다.Furthermore, the upper surface of the guide support portion may be positioned higher than the upper surface of the conductive wiring.

한편, 가이드 지지부는 제1 전극 위에 위치할 수 있으며, 제1 전극의 높이와 동일하거나 낮은 높이를 가질 수 있다.Meanwhile, the guide support portion may be positioned on the first electrode, and may have a height equal to or lower than the height of the first electrode.

제1 전극 사이에 위치하며, 가이드 지지부와 연결되는 도전성 패드를 더 포함할 수 있다.And a conductive pad disposed between the first electrodes and connected to the guide supporting portion.

가이드 지지부의 상부면은 반도체 기판의 입사면 쪽으로 도전성 패드보다 돌출되어 형성되며, 가이드 지지부는 도전성 패드의 양쪽 끝단 위에 위치하는 것이 바람직하다.It is preferable that the upper surface of the guide support portion is formed protruding from the conductive pad toward the incident surface of the semiconductor substrate and the guide support portion is positioned on both ends of the conductive pad.

도전성 패드의 하부면과 제1 전극의 하부면은 동일한 라인에 위치할 수 있다.The lower surface of the conductive pad and the lower surface of the first electrode may be located on the same line.

제1 전극의 높이는 가이드 지지부의 높이 및 도전성 패드의 높이를 합한 높이와 동일할 수 있다.The height of the first electrode may be equal to the sum of the height of the guide support portion and the height of the conductive pad.

제1 전극의 진행 방향과 교차되는 방향으로 제1 전극이 형성되지 않은 부분에 서로 이격되어 나란히 형성되는 연결전극을 더 포함할 수 있다.And a connection electrode spaced apart from the first electrode in a direction intersecting with a traveling direction of the first electrode.

도전성 패드의 제1 폭은 연결전극의 길이방향으로 뻗어있으며, 제1 전극의 폭과 상이하게 형성되며, 도전성 패드의 제1 폭은 제1 전극의 폭과 동일하거나 제1 전극의 폭보다 넓게 또는 제1 전극의 폭보다 작게 형성될 수 있다.The first width of the conductive pad extends in the longitudinal direction of the connection electrode and is formed different from the width of the first electrode and the first width of the conductive pad is equal to or greater than the width of the first electrode, May be formed to be smaller than the width of the first electrode.

도전성 패드의 제2 폭은 가이드 지지부의 폭 및 도전성 연결배선의 폭을 합한 크기와 동일하거나 크게 형성될 수 있다.The second width of the conductive pad may be equal to or greater than the sum of the width of the guide support portion and the width of the conductive connection wiring.

가이드 지지부의 물질은 제1 전극, 도전성 패드 및 연결전극과 동일한 물질로 형성되고, 물질은 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어질 수 있다.The material of the guide support may be formed of the same material as the first electrode, the conductive pad, and the connecting electrode, and the material may be made of at least one conductive material such as silver (Ag).

그리고, 본 발명의 일례에 따른 태양 전지 모듈은 제1 도전형을 갖는 반도체 기판 상에 제1 방향으로 나란하게 배열된 복수개의 제1 도전형 전극을 포함하는 제1 태양 전지와 제1 태양 전지와 인접하여 배치되며 제2 도전형을 갖는 반도체 기판 상에 제1 방향으로 나란하게 배열된 복수개의 제2 도전형 전극을 포함하는 제2 태양 전지; 제1 및 제2 태양 전지가 전기적으로 서로 직렬 연결하기 위해 제1 도전형 전극 또는 제2 도전형 전극 중 어느 하나의 셀 전극에 접속되며, 제1 방향과 교차하는 제2 방향으로 형성되는 복수의 도전성 연결배선; 및 도전성 연결배선이 위치하는 부분에 단차를 갖도록 형성되는 가이드 지지부를 포함하고, 가이드 지지부는 도전성 연결배선을 중심으로 서로 이격되어 위치하는 것이 바람직하다.A solar cell module according to an exemplary embodiment of the present invention includes a first solar cell including a plurality of first conductive electrodes arranged in a first direction on a semiconductor substrate having a first conductivity type, A second solar cell including a plurality of second conductive electrodes arranged adjacently and arranged in a first direction on a semiconductor substrate having a second conductive type; The first and second solar cells being connected to any one of the first conductive type electrode and the second conductive type electrode in order to electrically connect the first and second solar cells electrically in series, Conductive connection wiring; And a guide support portion formed so as to have a step at a portion where the conductive connection wiring is located, and the guide support portion is preferably spaced apart from each other around the conductive connection wiring.

가이드 지지부는 도전성 연결배선의 형성 위치를 제1 방향으로 한정할 수 있다.The guide supporting portion may define the forming position of the conductive connecting wiring in the first direction.

이때, 도전성 연결배선은 와이어 형태로 구비되고, 와이어의 직경은 300-380㎛이고, 도전성 연결배선에 코팅된 솔더의 높이가 5-20㎛일 수 있다.At this time, the conductive connection wiring is provided in the form of a wire, the diameter of the wire is 300-380 mu m, and the height of the solder coated on the conductive connection wiring may be 5-20 mu m.

제1 또는 제2 도전형 전극과 연결 전극이 서로 교차하는 부분에 부분적으로 형성되는 도전성 패드; 및 제1 또는 제2 도전형 전극과 교차되는 방향으로 제1 또는 제2 도전형 전극이 형성되지 않는 부분에 서로 이격되어 제2 방향으로 형성되는 연결전극을 더 포함하는 것이 바람직하다.A conductive pad partially formed at a portion where the first or second conductive electrode and the connection electrode cross each other; And a connection electrode spaced apart from the first electrode or the second electrode in a second direction, the first electrode being spaced apart from the first electrode or the second electrode in a direction crossing the first or second conductive electrode.

이때, 도전성 패드와 도전성 연결배선 사이에 도전성 패드의 폭보다 작게 형성되는 접속폭을 더 포함할 수 있다.At this time, the connection pad may further include a connection width formed between the conductive pad and the conductive connection wiring, the connection width being smaller than the width of the conductive pad.

이러한 특징에 따라면, 한 쌍의 가이드 지지부(guide line)가 도전성 연결배선을 중심으로 서로 이격되어 위치함으로써, 서로 인접한 태양 전지를 직렬 연결하는 도전성 연결배선이 별도의 정렬(alignment) 공정 없이 전극 사이에 형성될 수 있다.According to this feature, since the pair of guide lines are spaced apart from each other around the conductive connection wiring, the conductive connection wiring for connecting the adjacent solar cells in series can be formed between the electrodes without a separate alignment process. As shown in FIG.

이에 따라, 외부 환경에 의해 도전성 연결배선의 정렬이 어긋나는 경우에도 가이드 지지부에 의해 접착력 감소 없이 도전성 연결배선이 전극 사이에 형성될 수 있다.Accordingly, even when the alignment of the conductive connection wiring deviates due to the external environment, the conductive connection wiring can be formed between the electrodes without reducing the adhesive force by the guide support portion.

또한, 도전성 패드의 면적을 감소시켜 광입사 면적을 증가시키기는 경우에도 전극 사이에 형성된 가이드 지지부에 의해 도전성 연결배선이 도전성 패드 위에 접착력 감소없이 위치할 수 있다.In addition, even when the area of the conductive pad is reduced to increase the light incidence area, the conductive connection wiring can be positioned on the conductive pad without reducing the adhesive force by the guide support formed between the electrodes.

더욱이, IR lamp을 이용한 솔더링 공정을 통해 도전성 연결배선과 도전성 패드 사이의 접착력이 더욱 증가함으로써, 도전성 연결배선과 도전성 패드 사이의 접촉 면적이 증가하여 FF(Fill Factor, 필 팩터)를 증가시킬 수 있다.Further, the adhesion between the conductive connection wiring and the conductive pad is further increased through the soldering process using the IR lamp, thereby increasing the contact area between the conductive connection wiring and the conductive pad, thereby increasing the FF (fill factor) .

따라서, 태양 전지의 효율을 더욱 향상시킬 수 있다.Therefore, the efficiency of the solar cell can be further improved.

도 1은 본 발명에 따른 태양 전지 모듈을 전면에서 바라본 형상을 도시한 도이다.
도 2는 도 1의 B-B 라인에 따른 단면을 도시한 도이다.
도 3은 도 1에 도시된 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 일부 사이도이다.
도 4 는 도 3의 C-C 라인에 따른 단면을 도시한 도이다.
도 5는 도 1에서 A 부분을 확대 도시한 도이다.
도 6은 도 5에서 D-D 라인에 따른 단면을 도시한 도이다.
도 7 및 도 8은 도 3에 도시된 태양 전지의 제조 방법을 순차적으로 도시한 도이다.
도 9는 도 3에 도시된 태양 전지의 다른 일례를 설명하기 위한 제조 방법을 도시한 도이다.
도 10 및 도 11은 도 1에 도시된 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례를 설명하기 위한 도이다.FIG. 1 is a view showing a solar cell module according to the present invention viewed from the front side.
Fig. 2 is a cross-sectional view taken along line BB of Fig. 1. Fig.
3 is a partial view for explaining an example of a solar cell applied to the solar cell module shown in FIG.
4 is a cross-sectional view taken along line CC of FIG. 3;
Fig. 5 is an enlarged view of a portion A in Fig. 1. Fig.
FIG. 6 is a cross-sectional view taken along line DD in FIG. 5. FIG.
FIGS. 7 and 8 sequentially illustrate the manufacturing method of the solar cell shown in FIG.
FIG. 9 is a view showing a manufacturing method for explaining another example of the solar cell shown in FIG. 3. FIG.
10 and 11 are views for explaining another example of a solar cell applicable to the solar cell module according to the present invention shown in FIG.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 “위에"있다고 할 때, 이는 다른 부분 “바로 위에"있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 “바로 위에"있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thicknesses are enlarged to clearly indicate layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. On the contrary, when a part is referred to as being "directly on" another part, it means that there is no other part in the middle, and when a part is formed as "whole" on another part, But not part of the edge.

이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.Hereinafter, the front surface may be one surface of the semiconductor substrate to which the direct light is incident, and the rear surface may be the opposite surface of the semiconductor substrate in which direct light is not incident, or reflected light other than direct light may be incident.

아울러, 이하의 설명에서, 서로 다른 두 구성 요소의 길이나 폭이 동일하다는 의미는 10%의 오차 범위 이내에서 서로 동일한 것을 의미한다.In the following description, the meaning of two different components having the same length or width means that they are equal to each other within an error range of 10%.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지 모듈에 대하여 설명한다.Hereinafter, a solar cell module according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1 내지 도 4는 본 발명에 따른 태양 전지 모듈의 일례를 설명하기 위한 도이다. 구체적으로, 도 1은 본 발명에 따른 태양 전지 모듈을 전면에서 바라본 형상이고, 도 2는 B-B 라인에 따른 단면을 도시한 도이다. 그리고, 도 3은 도 1에 도시된 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 일부 사시도이고, 도 4는 도 3의 C-C 라인에 따른 단면을 도시한 도이다.1 to 4 are views for explaining an example of a solar cell module according to the present invention. More specifically, FIG. 1 shows a solar cell module according to the present invention viewed from the front, and FIG. 2 is a cross-sectional view taken along line B-B. 3 is a partial perspective view illustrating an example of a solar cell applied to the solar cell module shown in FIG. 1, and FIG. 4 is a cross-sectional view taken along the line C-C of FIG.

우선, 본 발명에 따른 태양 전지 모듈은 복수의 태양 전지(C1, C2)와 각각의 태양 전지(C1, C2)에 접속되는 복수의 도전성 연결배선(W)를 포함한다. 즉, 복수의 도전성 연결배선(W)은 서로 인접한 태양 전지(C1, C2)를 직렬 연결한다.First, the solar cell module according to the present invention includes a plurality of solar cells C1 and C2 and a plurality of conductive connection wirings W connected to the respective solar cells C1 and C2. That is, the plurality of conductive connection wirings W serially connect the adjacent solar cells C1 and C2.

복수의 도전성 연결배선(W)은 구리(Cu)로 이루어진 솔더(solder)가 도전성 연결배선(W)의 외부 표면에 코팅되어 있으며, 솔더는 약 5-20㎛의 두께를 가질 수 있다. 이때, 도전성 연결배선(W)은 와이어 형태로 구비되고, 와이어의 직경(WW)은 약 300-380㎛일 수 있다. 본 실시예에서, 복수의 도전성 연결배선(W)은 10-18개 사이로 형성될 수 있다.The plurality of conductive connection wirings W are coated with a solder composed of copper (Cu) on the outer surface of the conductive connection wirings W, and the solder may have a thickness of about 5-20 탆. At this time, the conductive connection wirings W are provided in the form of a wire, and the diameter of the wire WW can be about 300-380 μm. In this embodiment, the plurality of conductive connection wirings W may be formed between 10-18.

여기서, 본 발명에 따른 태양 전지 모듈에 적용되는 태양 전지의 일례는 도 3 및 도 4에 도시된 바와 같이, 반도체 기판(110), 에미터부(120), 반사 방지막(130), 제1 전극(140), 도전성 패드(pad)(160), 가이드 지지부 (180), 후면 전계부(back surface field, BSF)(172), 그리고 제2 전극(150)을 구비할 수 있다.3 and 4, the solar cell includes a semiconductor substrate 110, an emitter section 120, an antireflection film 130, a first electrode (not shown) 140, a conductive pad 160, a guide support 180, a back surface field (BSF) 172, and a second electrode 150.

이때, 반사 방지막(130), 후면 전계부(172) 및 후면 버스바(152)는 생략될 수도 있으나, 반사 방지막(130), 후면 전계부(172) 및 후면 버스바(152)가 있는 경우 태양 전지의 효율이 더 향상되므로, 이하에서는 반사 방지막(130), 후면 전계부(172) 및 후면 버스바(152)가 포함되는 것을 일례로 설명한다.At this time, the antireflection film 130, the rear electric part 172, and the rear bus bar 152 may be omitted. However, when the antireflection film 130, the rear electric part 172 and the rear bus bar 152 are provided, The efficiency of the battery is further improved. Hereinafter, the anti-reflection film 130, the rear electric part 172 and the rear bus bar 152 will be described as an example.

반도체 기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입을 가질 수 있으며, 이와 같은 반도체 기판(110)은 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘 중 어느 하나의 형태로 이루어질 수 있다. 일례로, 반도체 기판(110)은 결정질 실리콘 웨이퍼로 형성될 수 있다.The semiconductor substrate 110 may have a first conductivity type, for example, a p-type conductivity type. The semiconductor substrate 110 may be formed of any one of single crystal silicon, polycrystalline silicon, and amorphous silicon. In one example, the semiconductor substrate 110 may be formed of a crystalline silicon wafer.

반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 반도체 기판(110)은 n형 도전성 타입일 수 있다. 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.When the semiconductor substrate 110 has a p-type conductivity type, impurity of a trivalent element such as boron (B), gallium, indium, or the like is doped in the semiconductor substrate 110. Alternatively, however, the semiconductor substrate 110 may be of the n-type conductivity type. Impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) may be doped into the semiconductor substrate 110 when the semiconductor substrate 110 has an n-type conductivity type.

이러한 반도체 기판(110)의 전면은 복수의 요철면을 갖는다. 편의상 도 3 및 도 4에서, 반도체 기판(110)의 가장자리 부분만 요철면으로 도시하여 그 위에 위치하는 에미터부(120) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 반도체 기판(110)의 전면 전체가 요철면을 갖고 있으며, 이로 인해 반도체 기판(110)의 전면 위에 위치한 에미터부(120) 역시 요철면을 갖는다.The front surface of the semiconductor substrate 110 has a plurality of uneven surfaces. 3 and 4, only the edge portion of the semiconductor substrate 110 is shown as an uneven surface, and the emitter portion 120 located thereon is also shown as an uneven surface only at its edge portion. However, the entire front surface of the semiconductor substrate 110 substantially has an irregular surface, and thus the emitter section 120 located on the front surface of the semiconductor substrate 110 also has an uneven surface.

복수의 요철을 갖고 있는 반도체 기판(110)의 전면 쪽으로 입사되는 빛은 에미터부(120)와 반도체 기판(110)의 표면에 형성된 복수의 요철에 의해 복수 회의 반사 동작이 발생하면서 반도체 기판(110) 내부로 입사된다. 이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가한다. 또한, 요철 표면으로 인해, 빛이 입사되는 반도체 기판(110)과 에미터부(120)의 표면적이 증가하여 반도체 기판(110)으로 입사되는 빛의 양 또한 증가한다.The light incident on the front surface of the semiconductor substrate 110 having a plurality of projections and depressions is reflected by the semiconductor substrate 110 while a plurality of reflection operations occur by the plurality of projections and depressions formed on the surface of the emitter section 120 and the semiconductor substrate 110, . As a result, the amount of light reflected from the front surface of the semiconductor substrate 110 decreases, and the amount of light incident into the semiconductor substrate 110 increases. In addition, due to the uneven surface, the surface area of the semiconductor substrate 110 and the emitter section 120 on which light is incident increases, and the amount of light incident on the semiconductor substrate 110 also increases.

에미터부(120)는 도 3 및 도 4에 도시된 바와 같이, 제 1 도전성 타입의 반도체 기판(110)의 입사면인 전면에 형성되며, 제 1 도전성 타입과 반대인 제 2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물이 반도체 기판(110)에 도핑된 영역으로, 빛이 입사되는 면, 즉, 반도체 기판(110)의 전면 내부에 위치할 수 있다. 따라서 제2 도전성 타입의 에미터부(120)는 반도체 기판(110) 중 제1 도전성 타입 부분과 p-n 접합을 이룬다.As shown in FIGS. 3 and 4, the emitter section 120 is formed on the entire surface, which is the incident surface of the semiconductor substrate 110 of the first conductivity type, and is of the second conductivity type opposite to the first conductivity type, For example, n-type conductive impurities may be doped in the semiconductor substrate 110 and may be located on the surface where the light is incident, that is, inside the front surface of the semiconductor substrate 110. Thus, the emitter portion 120 of the second conductivity type forms a p-n junction with the first conductive type portion of the semiconductor substrate 110.

이와 같은 반도체 기판(110)에 입사된 빛은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동할 수 있다. 따라서, 반도체 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 반도체 기판(110) 후면 쪽으로 이동하고 분리된 전자는 에미터부(120) 쪽으로 이동할 수 있다.Light incident on the semiconductor substrate 110 is separated into electrons and holes, so that the electrons move toward the n-type and the holes move toward the p-type. Therefore, when the semiconductor substrate 110 is p-type and the emitter section 120 is n-type, the separated holes move toward the back surface of the semiconductor substrate 110, and the separated electrons can move toward the emitter section 120.

에미터부(120)는 반도체 기판(110), 즉, 반도체 기판(110)의 제1 도전성 부분과 p-n접합을 형성하므로, 본 실시예와 달리, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가질 수 있다. 이 경우, 분리된 전자는 반도체 기판(110) 후면 쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동할 수 있다.Since the emitter 120 forms a pn junction with the first conductive portion of the semiconductor substrate 110, that is, the first conductive portion of the semiconductor substrate 110, unlike the present embodiment, the semiconductor substrate 110 has the n- The emitter section 120 may have a p-type conductivity type. In this case, the separated electrons may move toward the back surface of the semiconductor substrate 110, and the separated holes may move toward the emitter section 120.

구체적으로, 에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 5가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 3가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있다.Specifically, when the emitter section 120 has an n-type conductivity type, the emitter section 120 can be formed by doping an impurity of a pentavalent element into the semiconductor substrate 110, and conversely, the p- Doped impurities of the trivalent element may be doped in the semiconductor substrate 110. [0050]

반사 방지막(130)은 반도체 기판(110)의 입사면에 상부에 위치하며, 도 3 및 도 4에 도시된 바와 같이, 에미터부(120)가 반도체 기판(110)의 입사면에 위치하는 경우, 반사 방지막(130)은 에미터부(120) 상부에 위치할 수 있다.3 and 4, when the emitter section 120 is located on the incident surface of the semiconductor substrate 110, the antireflection film 130 is disposed on the incident surface of the semiconductor substrate 110, The antireflection film 130 may be disposed on the emitter layer 120.

이와 같은 반사 방지막(130)은 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 및 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나를 포함할 수 있다.The antireflection film 130 may include a hydrogenated silicon nitride film (SiNx: H), a hydrogenated silicon oxide film (SiOx: H), a hydrogenated silicon nitride oxide film (SiNxOy: H), and a hydrogenated amorphous silicon ). ≪ / RTI >

반사 방지막(130)은 반사 방지막(130)에 포함되는 수소(H)로 인하여, 반도체 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 반도체 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행한다. 따라서, 결함에 의해 반도체 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다. 일반적으로 결함은 반도체 기판(110)의 표면이나 그 근처에 주로 많이 존재하므로, 실시예의 경우에서와 같이 반사 방지막(130)이 반도체 기판(110)의 표면에 직접 접해 있으면 패시베이션 기능이 더욱 향상된다.The antireflection film 130 is formed by depositing a stable defect such as a dangling bond mainly present on the surface of the semiconductor substrate 110 and its vicinity due to the hydrogen H contained in the antireflection film 130. [ And performs a passivation function to reduce the disappearance of the charges moving toward the surface of the semiconductor substrate 110 due to the defects. Therefore, the amount of charges lost at or near the surface of the semiconductor substrate 110 due to a defect is reduced. Since the defects are mainly present on or near the surface of the semiconductor substrate 110 in general, the passivation function is further improved if the antireflection film 130 is in direct contact with the surface of the semiconductor substrate 110 as in the case of the embodiment.

이때, 반사 방지막(130)은 반도체 기판(110)이 요철 표면을 갖는 경우, 반도체 기판(110) 및 에미터부(120)와 유사하게 하게 복수의 요철을 구비한 요철 표면을 갖게 된다.When the semiconductor substrate 110 has a concavo-convex surface, the antireflection film 130 has a concavo-convex surface having a plurality of concaves and convexes similar to the semiconductor substrate 110 and the emitter portion 120.

그리고, 반사 방지막(130)은 전술한 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 수소화된 실리콘 산화질화막(SiOxNy:H), 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나가 복수의 층으로 형성될 수도 있다. 예를 들어, 반사 방지막(130)은 수소화된 실리콘 질화막(SiNx:H)이 두 개의 층으로 형성될 수도 있는 것이다.The antireflection film 130 is formed of the hydrogenated silicon nitride film (SiNx: H), the hydrogenated silicon oxide film (SiOx: H), the hydrogenated silicon nitride oxide film (SiNxOy: H), the hydrogenated silicon oxynitride film ) And hydrogenated amorphous silicon (a-Si: H) may be formed of a plurality of layers. For example, the antireflection film 130 may be formed of a hydrogenated silicon nitride film (SiNx: H) in two layers.

이에 따라, 반사 방지막(130)의 패시베이션 기능을 보다 강화할 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있다.Accordingly, the passivation function of the antireflection film 130 can be further enhanced, and the photoelectric efficiency of the solar cell can be further improved.

복수의 제1 전극(140)은 복수의 전면전극(141)과 복수의 연결전극(142)을 구비할 수 있다.The plurality of first electrodes 140 may include a plurality of front electrodes 141 and a plurality of connection electrodes 142.

복수의 전면전극(141)은 도 3 및 도 4에 도시된 바와 같이, 반도체 기판(110)의 전면에 위치하고, 반도체 기판(110)의 전면 위에 서로 이격되어 위치하며, 각각이 제1 방향(x)으로 길게 뻗어 위치할 수 있다.3 and 4, the plurality of front electrodes 141 are disposed on the front surface of the semiconductor substrate 110 and are spaced apart from each other on the front surface of the semiconductor substrate 110, ). ≪ / RTI >

이와 같이, 반도체 기판(110)의 전면에 서로 이격되어 제1 방향(x)으로 길게 뻗어 위치하는 복수의 전면전극(141)을 전면 핑거라고 명명할 수 있다.A plurality of front electrodes 141 spaced from each other on the front surface of the semiconductor substrate 110 and extending in the first direction x may be referred to as front fingers.

이때, 복수의 전면전극(141)은 반사 방지막(130)을 통과하여 에미터부(120)에 연결될 수 있다.At this time, the plurality of front electrodes 141 may be connected to the emitter section 120 through the anti-reflection film 130.

이에 따라, 복수의 전면전극(141)은 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져, 에미터부(120) 쪽으로 이동한 전하, 예를 들면, 전자를 수집할 수 있다. 본 실시예에서, 도 6을 참조하면, 복수의 전면전극(141)은 스크린 인쇄법으로 형성되며, 높이(T1)는 약 10-60㎛일 수 있다.Accordingly, the plurality of front electrodes 141 may be formed of at least one conductive material such as silver (Ag) to collect charges, for example, electrons, which have migrated toward the emitter section 120. In this embodiment, referring to FIG. 6, the plurality of front electrodes 141 are formed by a screen printing method, and the height T1 may be about 10-60 .mu.m.

복수의 연결전극(142)은 도 3 및 도 4에 도시한 바와 같이, 복수의 전면전극(141)이 위치하지 않는 반도체 기판(110)의 전면 위에 위치하고, 인접한 복수의 전면전극(141)과 연결되며, 각각이 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 뻗어 위치할 수 있다.3 and 4, the plurality of connection electrodes 142 are located on the front surface of the semiconductor substrate 110 where the plurality of front electrodes 141 are not located, and are connected to the plurality of front electrodes 141 adjacent to each other , And each may extend and lie in a second direction (y) that intersects the first direction (x).

이와 같이, 반도체 기판(110)의 전면에 서로 이격되어 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 뻗어 위치하는 복수의 연결전극(142)을 버스라인(busline)이라고 명명할 수 있다.As described above, a plurality of connection electrodes 142 spaced apart from each other on the front surface of the semiconductor substrate 110 and extending in a second direction y intersecting the first direction x are called bus lines .

이때, 복수의 연결전극(142)의 개수는 도전성 연결배선(W)의 개수와 동일하게 즉, 10-18개로 형성될 수 있다. 본 실시예에서, 도 6을 참조하면, 복수의 연결전극(142)은 스크린 인쇄법으로 형성되며, 높이는 약 5-30㎛일 수 있다. 즉, 복수의 전면전극(141)의 높이(T1)의 1/2로 형성될 수 있다.At this time, the number of the plurality of connection electrodes 142 may be the same as the number of the conductive connection wirings W, that is, 10-18. In this embodiment, referring to FIG. 6, a plurality of connection electrodes 142 are formed by a screen printing method, and the height may be about 5-30 탆. That is, a half of the height (T1) of the plurality of front electrodes 141.

복수의 연결전극(142)은 복수의 전면전극(141)과 동일한 물질, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어질 수 있다.The plurality of connection electrodes 142 may be made of at least one conductive material such as silver (Ag), which is the same material as the plurality of front electrodes 141.

이에 따라, 복수의 연결전극(142)은 도전성 연결배선(W)과 연결되어 복수의 연결전극(142)에 의해 수집된 전하(예, 전자)가 도전성 연결배선(W)을 통해 인접한 다른 태양 전지로 전달될 수 있다. 이와 같은 복수의 연결전극(142) 각각에는 각각의 도전성 연결배선(W)이 접속될 수 있다.The plurality of connection electrodes 142 are connected to the conductive connection wiring W so that the electric charge (for example, electrons) collected by the plurality of connection electrodes 142 is transmitted through the conductive connection wiring W, Lt; / RTI > Each of the plurality of connection electrodes 142 may be connected to each of the conductive connection wirings W.

복수의 도전성 패드(160)는 도 3 및 도 4에 도시한 바와 같이, 반도체 기판(110)의 전면에 위치하며, 전면전극(141)과 연결전극(142)이 서로 교차하는 부분에 부분적으로 이격되어 위치한다.3 and 4, the plurality of conductive pads 160 are disposed on the front surface of the semiconductor substrate 110 and are partially separated from the front electrode 141 and the connection electrode 142 at portions where the front electrodes 141 and the connection electrodes 142 cross each other. Respectively.

이와 같이 복수의 도전성 패드(160)는 제1 방향(x)으로 뻗어 위치하며, 사각 형상을 갖지만, 이에 한정되지 않고 타원형 형상, 원형 형상 또는 다각형 형상을 가질 수 있다.As described above, the plurality of conductive pads 160 extend in the first direction x and have a rectangular shape, but are not limited thereto, and may have an elliptical shape, a circular shape, or a polygonal shape.

이때, 복수의 도전성 패드(160)의 개수와 크기는 전면전극(141)과 연결전극(142)의 크기와 형상 등에 따라 변할 수 있다. 예를 들어, 복수의 도전성 패드(160)는 연결전극(142)의 길이방향 즉, 제2 방향(y)으로 뻗어 전면전극(141)의 폭보다 넓게 형성될 수도 있다. 하지만, 복수의 도전성 패드(160)는 전면전극(141)의 폭과 동일하거나 폭보다 작게 형성될 수도 있다.At this time, the number and size of the plurality of conductive pads 160 may vary depending on the size and shape of the front electrode 141 and the connection electrode 142. For example, the plurality of conductive pads 160 may be formed to extend in the longitudinal direction of the connection electrode 142, that is, in the second direction y and wider than the width of the front electrode 141. However, the plurality of conductive pads 160 may be formed to be equal to or smaller than the width of the front electrode 141.

또한, 복수의 도전성 패드(160)의 제1 방향(x)의 폭은 가이드 지지부(180) 및 도전성 연결배선(W)의 폭을 합한 크기와 동일하게 또는 크게 형성될 수 있다.The width of the plurality of conductive pads 160 in the first direction x may be equal to or greater than the sum of the widths of the guide supporting portions 180 and the conductive connecting wirings W. [

본 실시예에서, 도 6을 참조하면, 복수의 도전성 패드(160)는 스크린 인쇄법으로 형성되며, 높이(T2)는 전면전극(141)의 높이(T1)의 1/2 크기로 형성될 수 있다. 즉, 복수의 도전성 패드(160)의 높이(T2)는 5-30㎛이고, 폭(W1)은 200-1000㎛일 수 있다.6, the plurality of conductive pads 160 may be formed by a screen printing method and the height T2 may be formed to be one-half of the height T1 of the front electrode 141. In this embodiment, have. That is, the plurality of conductive pads 160 may have a height T2 of 5 to 30 mu m and a width W1 of 200 to 1000 mu m.

또한, 복수의 도전성 패드(160)는 복수의 전면전극(141) 및 복수의 연결전극(142)과 동일한 물질로 이루어질 수 있으며, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유할 수 있다.The plurality of conductive pads 160 may be formed of the same material as the plurality of front electrodes 141 and the plurality of connection electrodes 142 and may include at least one conductive material such as silver can do.

가이드 지지부(180)는 도 3 및 도 4에 도시한 바와 같이, 복수의 도전성 패드(160)의 위의 양쪽 끝단에 한 쌍(couple)으로 위치할 수 있다. 제1 방향(x)으로 뻗어 위치할 수 있다. 즉, 한 쌍의 가이드 지지부(180)는 하나의 전면전극(141) 사이에 서로 이격되어 위치할 수 있다.The guide supports 180 may be positioned on both ends of the plurality of conductive pads 160 as shown in FIGS. 3 and 4 as a couple. And may extend in a first direction (x). That is, the pair of guide supports 180 may be spaced apart from each other between the front electrodes 141.

가이드 지지부(180)의 폭(W2)은 연결전극(142)의 길이방향 즉, 제2 방향(y)으로 뻗어 전면전극(141)의 폭보다 넓게 형성될 수도 있다. 하지만, 가이드 지지부(180)의 폭(W2)은 도 8(b)에 도시한 것처럼, 전면전극(141)의 폭과 동일하거나 폭보다 작게 형성될 수도 있다. 본 실시예에서, 가이드 지지부(180)의 폭(W2)은 30-250㎛일 수 있다.The width W2 of the guide supporter 180 may be formed to be longer than the width of the front electrode 141 in the longitudinal direction of the connection electrode 142 in the second direction y. However, the width W2 of the guide supporter 180 may be equal to or less than the width of the front electrode 141, as shown in Fig. 8 (b). In this embodiment, the width W2 of the guide supporter 180 may be 30 to 250 mu m.

이와 같이 가이드 지지부(180)은 도전성 연결배선(W)의 움직임을 제1 방향(x)으로 제한할 수 있다.In this way, the guide supporting portion 180 can restrict the movement of the conductive connecting wiring W in the first direction x.

구체적으로, 가이드 지지부(180)는 도전성 패드(160) 보다 입사면 쪽으로 돌출되어 형성되어, 도전성 연결배선(W)이 도전성 패드(160)를 벗어나 형성될 수 없도록 도전성 연결배선(W)의 움직임을 제한한다. 즉, 가이드 지지부(180)의 상부면이 도전성 연결배선(W)의 직경 보다 높게 위치할 수 있다.More specifically, the guide supporter 180 protrudes toward the incident surface of the conductive pad 160 so that the movement of the conductive connection interconnection W can be suppressed to prevent the conductive interconnection W from being formed outside the conductive pad 160 Limit. That is, the upper surface of the guide supporter 180 may be positioned higher than the diameter of the conductive connection wiring W.

도전성 패드(160)의 양쪽 끝단 위에 즉, 전면전극(141) 사이에 한 쌍의 가이드 지지부(180)가 서로 이격되어 형성됨으로써, 별도의 정렬공정 없이 도전성 연결배선(W)이 전면전극(141) 사이에 위치할 수 있다. 이에 따라, 외부 환경에 의해 도전성 연결배선(W)의 정렬이 어긋나는 경우에도 한 쌍의 가이드 지지부(180)에 의해 도전성 패드(160)와의 접착력 감소 없이 도전성 연결배선(W)이 전면전극(141) 사이에 형성될 수 있다. 즉, 도전성 연결배선(W)이 도전성 패드(160) 위에 위치함으로써, 제1 전극(140)과의 단락을 방지할 수 있다.Since the pair of guide supports 180 are formed on both ends of the conductive pad 160 so as to be spaced apart from each other between the front electrodes 141 so that the conductive connection wirings W are electrically connected to the front electrodes 141, As shown in FIG. The conductive connection wirings W are electrically connected to the front electrode 141 by the pair of guide supporters 180 without decreasing the adhesion of the conductive connection wirings W to the conductive pads 160. [ As shown in FIG. That is, since the conductive connection wiring W is disposed on the conductive pad 160, it is possible to prevent a short circuit with the first electrode 140.

한편, 가이드 지지부(180)는 전면 전극(141) 사이에 도전성 연결배선(W)이 위치할 수 있도록 전면 전극(141) 위에 위치할 수도 있다. 이때, 가이드 지지부(180)의 높이는 전면 전극(140)의 높이와 동일하거나 낮게 형성될 수 있다.The guide support 180 may be positioned on the front electrode 141 so that the conductive connection wiring W may be positioned between the front electrodes 141. At this time, the height of the guide supporter 180 may be equal to or lower than the height of the front electrode 140.

도 5 및 도 6은 가이드 지지부(180)과 도전성 연결배선(W) 사이의 형성관계를 보다 구체적으로 설명하기 위한 도이다. 구제적으로, 도 5는 도 1에서 A 부분을 확대 도시한 도이고, 도 6의 (a)는 도전성 연결배선(W)이 도전성 패드(160) 위에 정렬이 잘된 경우 E-E 라인에 따른 단면을 도시한 도이고, 도 6의 (b)는 도전성 연결배선(W)이 도전성 패드(160) 위에 비정렬(mis-align)된 경우 D-D 라인에 따른 단면을 도시한 도이다.5 and 6 are diagrams for explaining the formation relationship between the guide supporting portion 180 and the conductive connection wiring W in more detail. FIG. 6A is a cross-sectional view taken along the line EE in the case where the conductive connecting wire W is well aligned on the conductive pad 160. FIG. And FIG. 6 (b) is a cross-sectional view along the DD line when the conductive connection wiring W is misaligned on the conductive pad 160. FIG.

구체적으로, 도 5를 참고하면, 전면전극(141)과 연결전극(142)이 교차하는 부분에 도전성 패드(160)가 형성되고, 도전성 패드(160)의 양쪽 끝단 위에 제1 방향(x)으로 한 쌍의 가이드 지지부(180)가 형성될 수 있다. 이때, 전면전극(141), 연결전극(142) 및 도전성 패드(160)는 스크린 인쇄법을 이용하여 은(Ag)과 같은 적어도 하나의 도전성 물질로 형성될 수 있다.5, a conductive pad 160 is formed at a portion where the front electrode 141 and the connection electrode 142 intersect with each other, and a conductive pad 160 is formed on both ends of the conductive pad 160 in a first direction x A pair of guide supports 180 may be formed. At this time, the front electrode 141, the connection electrode 142, and the conductive pad 160 may be formed of at least one conductive material such as silver (Ag) using a screen printing method.

도 6a에 도시한 바와 같이, 도전성 연결배선(W)이 가이드 지지부(180) 사이의 도전성 패드(160) 위에 정렬되는 경우 도전성 연결배선(W)에 코팅된 솔더에 의해 도전성 패드(160)와 도전성 연결배선(W)이 서로 접착되는 접속부(S)가 형성될 수 있다.6A, when the conductive connection wirings W are aligned on the conductive pads 160 between the guide supports 180, the conductive pads 160 are electrically connected to the conductive pads 160 by the solder coated on the conductive connection wirings W, A connection portion S to which the connection wirings W are adhered to each other can be formed.

접속부(S)의 폭(SW)은 R lamp를 이용한 솔더링 공정을 이용하여 도전성 연결배선(W)의 직경(WW)과 동일하거나 더 크게 형성될 수 있다. 예를 들어, 접속부(S)의 폭(SW)은 300-500㎛일 수 있다. 이때, 솔더는 1000℃ 이상에서 녹는점이 형성될 수 있다.The width SW of the connection portion S may be equal to or larger than the diameter WW of the conductive connection wiring W by using a soldering process using R lamp. For example, the width SW of the connection portion S may be 300-500 mu m. At this time, the melting point of the solder may be formed at 1000 ° C or higher.

이와 같이, 접속부(S)의 폭(SW)을 도전성 연결배선(W)의 직경(WW) 보다 크게 함으로서, 도전성 연결배선(W)과 도전성 패드(160) 사이의 접착력을 보다 향상시킬 수 있으며, 아울러 접촉 저항을 보다 낮출 수 있다. 이에 따라, 도전성 연결배선(W)과 도전성 패드(160) 사이의 접촉 면적이 증가함으로써, FF(Fill Factor, 필 팩터)가 증가되어 태양 전지의 효율이 증가된다.As described above, by increasing the width SW of the connection portion S to be larger than the diameter WW of the conductive connection wiring W, the adhesive force between the conductive connection wiring W and the conductive pad 160 can be further improved, In addition, the contact resistance can be lowered. As a result, the contact area between the conductive connection wirings W and the conductive pad 160 is increased, thereby increasing FF (Fill Factor) and increasing the efficiency of the solar cell.

한편, 도 6b에 도시한 바와 같이, 외부 환경에 의해 도전성 연결배선(W)과 제1 전극(140)간의 정렬이 어긋나는 경우, 도전성 패드(160)의 양쪽 끝단 위에 위치하는 한 쌍의 가이드 지지부(180)에 의해 도전성 연결배선(W)의 움직임이 제1 방향(x)으로 제한됨으로써, 도전성 연결배선(W)이 도전성 패드(160) 위의 접속부(S)에 의해 접착될 수 있다. 즉, 도전성 패드(160)에 접속되는 접속부(S)에 의해 도전성 연결배선(W)과 도전성 패드(160) 사이의 접착력이 감소되지 않아 도전성 연결배선(W)이 외부 환경의 충격에 의해 떨어지는 것을 최소화 할 수 있다.6B, when the alignment between the conductive connection wirings W and the first electrode 140 is shifted due to the external environment, a pair of guide supports (not shown) positioned on both ends of the conductive pad 160 The conductive connection wirings W can be bonded by the connection portions S on the conductive pads 160 by limiting the movement of the conductive connection wirings W in the first direction x. That is, since the adhesive force between the conductive connection wiring W and the conductive pad 160 is not reduced by the connection portion S connected to the conductive pad 160, the conductive connection wiring W is prevented from falling due to the impact of the external environment Can be minimized.

더욱이, 광입사 면적을 증가시켜 태양 전지의 효율을 향상시키기 위해 도전성 패드(160)의 면적을 감소시키는 경우, 도전성 패드(160)의 양쪽 끝단 위에 위치하는 한 쌍의 가이드 지지부(180)에 도전성 연결배선(W)과 도전성 패드(160) 사이의 접착력 감소없이 도전성 연결배선(W)이 도전성 패드(160) 위에 위치할 수 있다. 즉, 제1 전극(140)과의 단락을 방지할 수 있다.In addition, when the area of the conductive pad 160 is reduced in order to increase the light incidence area to improve the efficiency of the solar cell, a conductive connection (not shown) is formed in the pair of guide supports 180 positioned on both ends of the conductive pad 160, The conductive connecting wiring W can be placed on the conductive pad 160 without reducing the adhesion force between the wiring W and the conductive pad 160. [ That is, it is possible to prevent a short circuit with the first electrode 140.

본 실시예에서, 가이드 지지부(180)의 높이(T3)는 전면전극(141)의 높이(T1)의 1/2 크기로 형성될 수 있다. 즉, 가이드 지지부(180)의 높이(T3)는 도전성 패드(160)의 높이(T2)와 동일하게 형성되고, 전면전극(141)의 높이(T1)는 가이드 지지부(180)의 높이(T3)와 도전성 패드(160)의 높이(T2)를 합한 높이와 동일하게 형성될 수 있다.In this embodiment, the height T3 of the guide support 180 may be a half of the height T1 of the front electrode 141. The height T3 of the guide support 180 is equal to the height T2 of the conductive pad 160 and the height T1 of the front electrode 141 is equal to the height T3 of the guide support 180. [ And the height T2 of the conductive pad 160. In this case,

이와 같은 가이드 지지부(180)은 스크린 인쇄법을 이용하여 제1 전극(140) 및 도전성 패드(160)와 동일한 물질로 이루어질 수 있으며, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어질 수 있다.The guide support 180 may be formed of the same material as the first electrode 140 and the conductive pad 160 by using a screen printing method and may be formed of at least one conductive material such as silver Lt; / RTI >

후면 전계부(172)는 반도체 기판(110)의 전면의 반대면인 후면에 위치할 수 있으며, 반도체 기판(110)과 동일한 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다.The rear electric field portion 172 may be located on the rear surface opposite to the front surface of the semiconductor substrate 110 and may include a region doped with impurities of the same conductivity type as that of the semiconductor substrate 110 at a higher concentration than the semiconductor substrate 110, For example, it is a P + region.

이러한 반도체 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 반도체 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 제2 전극(150)으로의 전하 이동량을 증가시킨다.A potential barrier is formed due to a difference in impurity concentration between the first conductive region and the rear conductive portion 172 of the semiconductor substrate 110, thereby preventing electron migration toward the rear electric field 172, On the other hand, hole transport to the rear electric field 172 is facilitated. Therefore, it is possible to reduce the amount of charge lost due to the recombination of electrons and holes at the back surface and the vicinity of the semiconductor substrate 110 and to accelerate the movement of a desired charge (e.g., a hole) .

제2 전극(150)은 후면 전극(151)과 복수의 후면 버스바(152)를 구비할 수 있다. 후면 전극(151)은 반도체 기판(110)의 후면에 위치한 후면 전계부(172)와 접촉하고 있고, 반도체 기판(110)의 후면 가장 자리와 후면 버스바(152)가 위치한 부분을 제외하면 실질적으로 반도체 기판(110)의 후면 전체에 위치할 수 있다.The second electrode 150 may include a rear electrode 151 and a plurality of rear bus bars 152. The rear electrode 151 is in contact with the rear electric field 172 located on the rear surface of the semiconductor substrate 110 and substantially does not include the rear edge of the semiconductor substrate 110 and the rear bus bar 152 And may be located on the entire rear surface of the semiconductor substrate 110.

후면 전극(151)은 알루미늄(Al), 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있다.The rear electrode 151 may be formed of a metal such as aluminum (Al), nickel (Ni), copper (Cu), silver (Ag), tin (Sn), zinc (Zn), indium (In), titanium And at least one conductive material selected from the group consisting of combinations thereof.

이러한 후면 전극(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.This rear electrode 151 collects charge, for example, holes, moving from the rear electric field 172 side.

이때, 후면 전극(151)이 반도체 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(172)와 접촉하고 있으므로, 반도체 기판(110), 즉 후면 전계부(172)와 후면 전극(151) 간의 접촉 저항이 감소하여 반도체 기판(110)으로부터 후면 전극(151)으로의 전하 전송 효율이 향상된다.The rear electrode 151 and the rear electrode 151 are in contact with the rear electric field portion 172 which maintains the impurity concentration higher than that of the semiconductor substrate 110. In this case, So that the charge transfer efficiency from the semiconductor substrate 110 to the back electrode 151 is improved.

복수의 후면 버스바(152)는 후면 전극(151)이 위치하지 않는 반도체 기판(110)의 후면 위에 위치하며 인접한 후면 전극(151)과 연결되어 있다.The plurality of rear bus bars 152 are located on the rear surface of the semiconductor substrate 110 where the rear electrodes 151 are not located and are connected to the adjacent rear electrodes 151.

이와 같은 복수의 후면 버스바(152)는 후면 전극(151)으로부터 전달되는 전하를 수집할 수 있다.The plurality of rear bus bars 152 may collect the electric charges transmitted from the rear electrode 151.

복수의 후면 버스바(152)에는 도전성 연결배선(W)이 접속되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 도전성 연결배선(W)를 통하여 인접한 다른 태양 전지로 전달될 수 있다.The plurality of rear bus bars 152 are connected to the conductive connection wirings W so that the charges collected by the plurality of rear bus bars 152 Lt; / RTI >

이러한 복수의 후면 버스바(152)는 후면 전극(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유할 수 있다.The plurality of rear bus bars 152 may be made of a material having a better conductivity than the back electrode 151 and may contain at least one conductive material such as, for example, silver (Ag).

이와 같은 복수의 후면 버스바(152) 각각에는 각각의 도전성 연결배선(W)이 접속될 수 있다.Each of the plurality of rear bus bars 152 may be connected to each of the conductive connection wirings W.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지의 동작은 다음과 같다.The operation of the solar cell according to this embodiment having such a structure is as follows.

태양 전지로 빛이 조사되어 에미터부(120)를 통해 반도체부인 에미터부(120)와 반도체 기판(110)으로 입사되면 빛 에너지에 의해 반도체부에서 전자-정공 쌍이 발생한다. 이때, 반도체 기판(110)의 요철 표면과 에미터부(120)에 의해 반도체 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 반도체 기판(110)으로 입사되는 빛의 양이 증가한다.When light is irradiated by a solar cell and enters the emitter section 120, which is a semiconductor part, through the emitter section 120 and the semiconductor substrate 110, electron-hole pairs are generated in the semiconductor section due to light energy. At this time, the reflection loss of light incident on the semiconductor substrate 110 is reduced by the concave-convex surface of the semiconductor substrate 110 and the emitter portion 120, so that the amount of light incident on the semiconductor substrate 110 increases.

이들 전자-정공 쌍은 반도체 기판(110)과 에미터부(120)의 p-n 접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(120)과 p형의 도전성 타입을 갖는 반도체 기판(110) 쪽으로 각각 이동한다. 이처럼, 에미터부(120) 쪽으로 이동한 전자는 복수의 제1 전극(140)에 의해 수집되어 도전성 연결배선(W)으로 전달되고, 반도체 기판(110) 쪽으로 이동한 정공은 인접한 후면 전극(151)과 복수의 후면 버스바(152)에 의해 수집되어 도전성 연결배선(W)으로 전달된다. 이때, 도전성 연결배선(W)은 외부 환경에 의해 정렬이 어긋나는 경우에도 한 쌍의 가이드 지지부(180)에 의해 복수의 제1 전극(140)과의 접착력을 감소 없이 제1 전극(140)과의 단락을 방지할 수 있다. 이에 따라, 도전성 연결배선(W)과 복수의 제1 전극(140) 사이의 접촉력과 접촉 저항을 더욱 향상시킴으로써, 태양 전지의 효율을 향상시킬 수 있다.These electron-hole pairs are separated from each other by the pn junction of the semiconductor substrate 110 and the emitter section 120, and the electrons and the holes are separated from each other by, for example, an emitter section 120 having an n-type conductivity type, To the semiconductor substrate 110 having the conductive type. Electrons that have migrated toward the emitter section 120 are collected by the plurality of first electrodes 140 and transferred to the conductive connection wirings W. Holes moved toward the semiconductor substrate 110 are transferred to the adjacent rear electrodes 151, And a plurality of rear bus bars 152 and transferred to the conductive connection wiring lines W. At this time, even if alignment is deviated due to the external environment, the conductive connection wirings W are prevented from being adhered to the first electrode 140 by the pair of guide supporters 180 without reducing the adhesive force with the plurality of first electrodes 140 A short circuit can be prevented. Thus, by further improving the contact force and the contact resistance between the conductive connection wiring line W and the plurality of first electrodes 140, the efficiency of the solar cell can be improved.

도 7의 (a) 내지 (d)과 도 8의 (a) 및 (b)는 도 3에 도시된 태양 전지의 제조 방법을 순차적으로 도시한 도이고, 도 9는 도 3에 도시된 태양 전지의 다른 일례를 설명하기 위한 제조 방법을 도시한 도이다.FIG. 7A to FIG. 7D and FIG. 8A and FIG. 8B are views sequentially illustrating the manufacturing method of the solar cell shown in FIG. 3. FIG. 9 is a cross- Fig. 5 is a view showing a manufacturing method for explaining another example of the first embodiment.

도 7의 (a) 내지 (d)을 참고하여 본 발명의 일례에 따른 태양 전지의 제조 방법에 대하여 설명한다.A method of manufacturing a solar cell according to an example of the present invention will be described with reference to Figs. 7 (a) to 7 (d).

먼저, 도 7의 (a)에 도시한 것처럼, p형의 기판(110)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하는 물질, 예를 들어, POCl3이나 H3PO4등을 고온에서 열처리하여 5가 원소의 불순물을 기판(110)에 확산시켜 기판(110) 전체면, 즉, 전면, 후면 및 측면에 n형의 에미터부(120)를 형성한다.First, as shown in FIG. 7A, a substance containing an impurity of a pentavalent element such as phosphorus (P), arsenic (As), antimony (Sb) or the like, for example, POCl 3 or H 3 PO 4 are annealed at a high temperature to diffuse the impurity of the pentavalent element into the substrate 110 to form the n-type emitter section 120 on the entire surface, that is, the front surface, the rear surface, .

본 실시예와 달리, 기판(110)의 도전성 타입이 n형일 경우, 3가 원소의 불순물을 포함하는 물질, 예를 들어, B2H6를 고온에서 열처리하여 기판(110) 전체면에 p형의 에미터부를 형성할 수 있다. 그런 다음, n형 불순물 또는 p형 불순물이 기판(110) 내부로 확산됨에 따라 생성된 인을 포함하는 산화물(phosphorous silicate glass, PSG)이나 붕소를 포함하는 산화물(boron silicate glass, BSG)을 식각 공정을 통해 제거한다.When the conductive type of the substrate 110 is n-type, unlike the present embodiment, a substance including an impurity of a trivalent element, for example, B 2 H 6 , is heat-treated at a high temperature to form a p- Of the emitter layer. Then, a phosphorus silicate glass (PSG) or a boron silicate glass (BSG) containing phosphorus, which is generated as the n-type impurity or the p-type impurity diffuses into the substrate 110, Lt; / RTI >

이때, 반도체 기판(110)의 전면과 후면은 습식 식각 공정 또는 플라즈마를 이용한 건식 식각 공정을 이용하여 반도체 기판(110)의 양쪽 표면이 텍스처링 표면으로 각각 형성된다. 이에 따라, 에미터부(120)는 반도체 기판(110)의 텍스처링 표면 형상에 영향을 받아 요철면을 갖는다.At this time, the front surface and the rear surface of the semiconductor substrate 110 are formed with a textured surface on both surfaces of the semiconductor substrate 110 using a wet etching process or a dry etching process using plasma. Accordingly, the emitter section 120 is affected by the textured surface shape of the semiconductor substrate 110 and has an uneven surface.

다음, 도 7의 (b)에 도시한 것처럼, PECVD(plasma enhanced chemical vapor deposition)법과 같은 다양한 막 형성 방법을 이용하여 기판(110)의 전면에 실리콘 질화막(SiNx)으로 이루어진 반사 방지막(130)을 형성한다.Next, as shown in FIG. 7B, an anti-reflection film 130 made of a silicon nitride film (SiNx) is formed on the entire surface of the substrate 110 by using various film forming methods such as a plasma enhanced chemical vapor deposition (PECVD) .

반사 방지막(130)의 굴절률은 공기의 굴절률과 실리콘 기판(110)의 굴절률(예를 들어, 약 3.5) 사이의 굴절률, 예를 들어 약 1.9 내지 2.3의 굴절률을 가질 수 있다. 이로 인해, 공기에서부터 기판(110)으로의 굴절률 변화가 순차적으로 이루어지므로 반사 방지막(130)의 반사 방지 효과가 향상된다.The refractive index of the antireflection film 130 may have a refractive index between the refractive index of air and the refractive index of the silicon substrate 110 (for example, about 3.5), for example, about 1.9 to 2.3. Accordingly, since the refractive index changes from the air to the substrate 110 sequentially, the anti-reflection effect of the anti-reflection film 130 is improved.

다음, 도 7의 (c)에 도시한 것처럼, 반도체 기판(110)의 전면에 은(Ag)을 함유하는 페이스트를 제1 차 스크린 인쇄법으로 인쇄한 후, 약 120℃ 내지 200℃에서 건조하여 제1 전면전극 패턴(41a), 연결전극 패턴(42) 및 도전성 패드 패턴(60)을 동시에 형성한다. 이에 따라, 반도체 기판(110)의 전면에 연결전극(142) 및 도전성 패드(160)가 형성된다.Next, as shown in FIG. 7C, a paste containing silver (Ag) is printed on the entire surface of the semiconductor substrate 110 by a first screen printing method, and then dried at about 120 ° C. to 200 ° C. The first front electrode pattern 41a, the connection electrode pattern 42, and the conductive pad pattern 60 are simultaneously formed. Accordingly, the connection electrode 142 and the conductive pad 160 are formed on the entire surface of the semiconductor substrate 110.

이때, 제1 전면전극 패턴(41a)의 형상은 도 8의 (a)에 도시된 바와 같이 제1 방향(x)으로 나란하게 뻗어 있는 형상으로, 서로 이격되어 복수개로 형성된다. 예를 들어, 제1 전면전극 패턴(41a)은 5-30㎛ 높이를 가지며, 서로 1-3mm 폭만큼 이격되어 위치할 수 있다. 본 실시예에서, 제1 전면전극 패턴(41a)의 높이는 10-25㎛이고, 형성 간격은 1.69mm 일 수 있다.At this time, the first front electrode pattern 41a has a shape extending in a first direction (x) as shown in Fig. 8 (a), and is formed as a plurality of spaced apart from each other. For example, the first front electrode pattern 41a may have a height of 5-30 mu m and be spaced apart from each other by 1-3 mm. In this embodiment, the height of the first front electrode pattern 41a may be 10-25 mu m, and the forming interval may be 1.69 mm.

또한, 연결전극 패턴(42)의 형상은 도 8의 (a)에 도시된 바와 같이 제1 방향(x)과 교차하는 제2 방향(y)으로 나란하게 뻗어 있는 형상으로, 제1 전면전극 패턴(41a)이 위치하지 않는 부분에 서로 이격되어 복수개로 형성된다. 예를 들어, 연결전극 패턴(42)은 5-30㎛ 높이를 가지며, 서로 10-12mm 폭만큼 이격되어 위치할 수 있다. 이때, 연결전극 패턴(42)은 제1 전면전극 패턴(41a)의 폭 및 높이와 동일하게 형성될 수 있다. 본 실시예에서, 연결전극 패턴(42)의 높이는 10-25㎛이고, 형성 간격은 11.6mm 일 수 있다.The shape of the connection electrode pattern 42 is a shape extending in parallel in a second direction y intersecting the first direction x as shown in FIG. (41a) are not located. For example, the connecting electrode pattern 42 may have a height of 5-30 mu m and be spaced apart from each other by 10-12 mm. At this time, the connection electrode pattern 42 may be formed to have the same width and height as the first front electrode pattern 41a. In this embodiment, the height of the connecting electrode pattern 42 is 10-25 mu m, and the forming interval may be 11.6 mm.

그리고, 도전성 패드 패턴(60)의 형상은 도 8의 (a)에 도시된 바와 같이 제1 방향(x)으로 뻗어 있는 사각 형상으로, 제1 전면전극 패턴(41a)과 연결전극 패턴(42)이 서로 교차하는 부분에 부분적으로 형성된다. 예를 들어, 도전성 패드 패턴(60)의 높이는 5-30㎛이고, 폭은 약 60-1000㎛일 수 있다.The conductive pad pattern 60 has a rectangular shape extending in the first direction x as shown in FIG. 8A and has a first front electrode pattern 41a and a connecting electrode pattern 42, Are partially formed at portions where they cross each other. For example, the height of the conductive pad pattern 60 may be 5-30 占 퐉, and the width may be about 60-1000 占 퐉.

이때, 도전성 패드 패턴(60)의 개수와 크기는 제1 전면전극 패턴(41a)과 연결전극 패턴(42)의 크기와 형상 등에 따라 변할 수 있다. 예를 들어, 도전성 패드 패턴(60)은 연결전극 패턴(42)의 길이방향 즉, 제2 방향(y)으로 뻗어 제1 전면전극 패턴(41a)의 폭보다 넓게 형성되거나, 제1 전면전극 패턴(41a)의 폭과 동일 또는 제1 전면전극 패턴(41a)의 폭보다 작게 형성될 수도 있다. 그리고, 도전성 패드 패턴(60)의 폭은 가이드 지지부 패턴(80) 및 도전성 연결배선(W)의 폭을 합한 크기와 동일하게 또는 크게 형성될 수 있다.At this time, the number and size of the conductive pad patterns 60 may vary depending on the size and shape of the first front electrode patterns 41a and the connecting electrode patterns 42, and the like. For example, the conductive pad pattern 60 may be formed to extend in the longitudinal direction of the connection electrode pattern 42, that is, in the second direction y and wider than the width of the first front electrode pattern 41a, May be the same as the width of the first front electrode pattern 41a or smaller than the width of the first front electrode pattern 41a. The width of the conductive pad pattern 60 may be equal to or greater than the sum of the widths of the guide support pattern 80 and the conductive connection wirings W. [

이와 같이 제1 전면전극 패턴(41a), 연결전극 패턴(42) 및 도전성 패드 패턴(60)을 스크린 인쇄법을 이용하여 은(Ag) 페이스트로 형성하는 경우, 실리콘 기판(110)과의 접촉 저항이 감소되어 광전 변환 특성을 향상시킨다.When the first front electrode pattern 41a, the connecting electrode pattern 42 and the conductive pad pattern 60 are formed of silver (Ag) paste by screen printing, the contact resistance with the silicon substrate 110 Is decreased to improve the photoelectric conversion characteristic.

다음, 도 7의 (d)에 도시한 것처럼, 반도체 기판(110)의 전면에 은(Ag)을 함유하는 페이스트를 제 2차 스크린 인쇄법으로 인쇄한 후, 약 120℃ 내지 200℃에서 건조하여 제2 전면전극 패턴(41b) 및 가이드 지지부 패턴(80)을 동시에 형성한다. 이에 따라, 반도체 기판(110)의 전면에 전면전극(141) 및 가이드 지지부(180)이 형성된다.Next, as shown in FIG. 7 (d), a paste containing silver (Ag) is printed on the entire surface of the semiconductor substrate 110 by a second screen printing method, and then dried at about 120 ° C. to 200 ° C. The second front electrode pattern 41b and the guide supporting pattern 80 are simultaneously formed. Accordingly, the front electrode 141 and the guide supporting unit 180 are formed on the front surface of the semiconductor substrate 110. [

이때, 제2 전면전극 패턴(41b)의 형상은 도 8의 (b)에 도시된 바와 같이 제1 방향(x)으로 나란하게 뻗어 있는 형상으로, 1차 스크린 인쇄법을 통해 형성된 제1 전면전극 패턴(41a) 위에 제2 전면전극 패턴(41b)이 형성된다. 제2 전면전극 패턴(41b)은 제1 전면전극 패턴(41a)과 동일하게 형성될 수 있다. 예를 들어, 제2 전면전극 패턴(41b)의 높이는 5-30㎛이고, 서로 1-3mm 폭만큼 이격되어 위치할 수 있다. 본 실시예에서, 제2 전면전극 패턴(41b)의 높이는 10-25㎛이고, 형성 간격은 1.69mm 일 수 있다.At this time, the second front electrode pattern 41b has a shape extending in a first direction (x) as shown in FIG. 8 (b) A second front electrode pattern 41b is formed on the pattern 41a. The second front electrode pattern 41b may be formed in the same manner as the first front electrode pattern 41a. For example, the height of the second front electrode pattern 41b may be 5-30 占 퐉 and may be spaced apart from each other by 1-3 mm. In this embodiment, the height of the second front electrode pattern 41b may be 10-25 mu m and the forming interval may be 1.69 mm.

그리고, 가이드 지지부 패턴(80)의 형상은 도 8의 (b)에 도시된 바와 같이 제1 방향(x)과 교차하는 제2 방향(y)으로 뻗어 있는 형상으로, 도전성 패드 패턴(60)의 양쪽 끝단 위에 한 쌍으로 형성된다. 이때, 가이드 지지부 패턴(80)은 전면전극 패턴(41)의 폭과 동일하거나 폭보다 작게 형성될 수도 있다. 한편, 가이드 지지부 패턴(80)은 연결전극 패턴(42)의 길이방향 즉, 제2 방향(y)으로 뻗어 전면전극 패턴(41)의 폭보다 넓게 형성될 수도 있다. 예를 들어, 가이드 지지부 패턴(80)의 높이는 5-30㎛이고, 폭은 50-200㎛일 수 있다.The shape of the guide supporting pattern 80 is a shape extending in a second direction y intersecting with the first direction x as shown in FIG. It is formed as a pair on both ends. At this time, the guide support pattern 80 may be formed to be equal to or smaller than the width of the front electrode pattern 41. The guide support pattern 80 may extend in the longitudinal direction of the connection electrode pattern 42 in the second direction y and be wider than the width of the front electrode pattern 41. For example, the height of the guide support pattern 80 may be 5-30 占 퐉 and the width may be 50-200 占 퐉.

이와는 달리, 도 9에 도시된 바와 같이, 전면전극 패턴(41) 및 연결전극 패턴(42) 및 도전성 패드 패턴(60)을 동시에 형성한 후, 가이드 지지부 패턴(80)을 형성할 수 있다. 이때, 전면전극 패턴(41)의 높이는 10-60㎛이고, 서로 1-3mm 폭만큼 이격되어 위치할 수 있다. 본 실시예에서, 전면전극 패턴(41)의 높이는 20-50㎛이고, 형성 간격은 1.69mm 일 수 있다.9, the front electrode pattern 41, the connection electrode pattern 42, and the conductive pad pattern 60 may be simultaneously formed, and then the guide supporting pattern 80 may be formed. At this time, the height of the front electrode pattern 41 is 10-60 mu m, and the front electrode patterns 41 may be spaced apart from each other by 1-3 mm. In this embodiment, the height of the front electrode pattern 41 is 20-50 mu m, and the forming interval may be 1.69 mm.

한편, 제1 전면전극 패턴(41a), 연결전극 패턴(42) 및 도전성 패드 패턴(60)을 동시에 형성한 후, 가이드 지지부 패턴(80)을 제1 전면전극 패턴(41a) 위에 형성할 수 있다. 이때, 제1 전면전극 패턴(41a)의 높이는 가이드 지지부 패턴(80)의 높이와 동일하거나 더 높게 형성될 수 있다.After the first front electrode pattern 41a, the connecting electrode pattern 42 and the conductive pad pattern 60 are formed at the same time, the guide supporting pattern 80 may be formed on the first front electrode pattern 41a . At this time, the height of the first front electrode pattern 41a may be equal to or higher than the height of the guide support pattern 80.

다음, 반도체 기판(110)의 후면에 후면 전계부(172)와 제2 전극(150)을 형성하여 태양 전지를 완성한다(도 3 참조).Next, the rear electrode part 172 and the second electrode 150 are formed on the rear surface of the semiconductor substrate 110 to complete the solar cell (see FIG. 3).

이때, 제2 전극(150)은 스크린 인쇄법을 이용하여 후면 전극용 페이스트를 반도체 기판(110) 후면에 도포한 후 소결하여 형성할 수 있지만, 이와는 달리, 도금법, 스퍼터링법과 전자빔 증착 등의 물리 기상 증착법(PVD) 및 화학 기상 증착법(CVD) 등을 이용하여 형성할 수도 있다.At this time, the second electrode 150 may be formed by applying a paste for the rear electrode to the rear surface of the semiconductor substrate 110 by using a screen printing method and then sintering. Otherwise, the second electrode 150 may be formed by physical plating such as plating, sputtering, (PVD), chemical vapor deposition (CVD), or the like.

한편, 도 1에 도시한 바와 같이, 태양 전지 모듈은 제1 태양 전지(C1)와 제2 태양 전지(C2)를 포함하는 복수의 태양 전지와 복수의 태양 전지를 서로 직렬로 연결하는 도전성 연결배선(W)을 포함한다. 여기서, 복수의 태양 전지 각각은 앞서 설명한 태양 전지를 포함한다.1, the solar cell module includes a plurality of solar cells including a first solar cell C1 and a second solar cell C2, and a conductive connection wiring (W). Here, each of the plurality of solar cells includes the above-described solar cell.

도전성 연결배선(W)은 제1 및 제2 태양 전지(C1, C2)를 포함하는 복수의 태양 전지가 서로 전기적으로 직렬 연결시키며, 각 태양 전지의 제1 전극(140) 또는 제2 전극(150) 중 어느 하나의 셀 전극(140, 150)에 의해 접속될 수 있다.The conductive connection wirings W are formed by electrically connecting a plurality of solar cells including the first and second solar cells C1 and C2 to each other in series and electrically connecting the first electrode 140 or the second electrode 150 The cell electrodes 140 and 150 may be connected to each other.

이와 같은 태양 전지 모듈에서, 제1 태양 전지(C1)와 제2 태양 전지(C2)는 각각 제1 방향(x)과, 제1 방향(x)과 교차되는 제2 방향(y)으로 이격되어 나란히 배열되는 제1 전극(140) 또는 제2 전극(150)을 포함할 수 있다.In such a solar cell module, the first solar cell C1 and the second solar cell C2 are spaced apart from each other in the first direction x and the second direction y intersecting the first direction x, And may include a first electrode 140 or a second electrode 150 arranged side by side.

도전성 연결배선(W)은 연결전극(142)의 방향과 동일한 제2 방향(y)으로 연결전극(142) 위에 형성될 수 있다.The conductive connection wirings W may be formed on the connection electrodes 142 in a second direction y that is the same as the direction of the connection electrodes 142.

이하의 도 10 및 도 11에서는 도 1에 도시된 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례에 대해 설명한다.10 and 11, another example of a solar cell applicable to the solar cell module according to the present invention shown in FIG. 1 will be described.

이하의 도 10 및 도 11에서는 도 3 및 도 4에 기재된 내용과 중복되는 내용에 대한 상세한 설명은 생략하고, 다른 점을 위주로 설명한다.In the following Figs. 10 and 11, the detailed description of the contents overlapping with those in Figs. 3 and 4 will be omitted, and different points will be mainly described.

우선, 도 3 및 도 4에서는 반도체 기판(110)을 중심으로 제1 전극(140)이 반도체 기판(110)의 전면에 위치하고, 제2 전극(150)이 반도체 기판(110)의 후면에 위치하는 컨벤셔널 태양 전지의 구조를 일례로 설명하였지만, 반도체 기판(110)의 후면에 후면 버스바(152)가 생략되는 것도 가능하다. 즉, 제2 전극(150)이 후면 전극(151)만으로도 형성되는 것도 가능하다.3 and 4, the first electrode 140 is positioned on the front surface of the semiconductor substrate 110 and the second electrode 150 is positioned on the rear surface of the semiconductor substrate 110 Although the structure of the conventional solar cell is described as an example, it is also possible to omit the rear bus bar 152 on the rear surface of the semiconductor substrate 110. That is, the second electrode 150 may be formed only by the rear electrode 151.

도 1에 도시된 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례는 도 10에 도시된 바와 같이, 복수의 제1 전극(140)이 공통 연결되도록 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 형성되는 버스바 전극을 포함하지 않을 수 있다.As shown in FIG. 10, another example of a solar cell that can be applied to the solar cell module according to the present invention shown in FIG. 1 is a solar cell module in which a plurality of first electrodes 140 are cross- And may not include bus bar electrodes formed in a long direction in the second direction (y).

또한, 도 11에 도시한 바와 같이, 제2 전극(150)의 패턴도 전술한 바와 다르게, 후면 전극(151) 대신에 반도체 기판(110)의 후면에 전면 핑거(141)과 동일한 방향으로 길게 위치하는 후면 핑거가 구비된 상태에서 전술한 후면 버스바(152)가 구비될 수 있다.11, the pattern of the second electrode 150 may be formed in the same direction as the front finger 141 on the rear surface of the semiconductor substrate 110 instead of the rear electrode 151 The rear bus bar 152 may be provided with the rear fingers.

이와 같은 경우, 태양 전지가 bi-facial 구조를 갖는 경우, 반도체 기판(110)의 후면으로도 빛을 수광할 수 있어, 태양 전지의 효율이 더욱 향상될 수 있다.In this case, when the solar cell has a bi-facial structure, light can be received even on the rear surface of the semiconductor substrate 110, and the efficiency of the solar cell can be further improved.

그리고, 반도체 기판(110)의 후면에 제1 전극(140)과 제2 전극(150)이 위치하는 구조를 갖는 태양 전지도 적용이 가능하다.A solar cell having a structure in which the first electrode 140 and the second electrode 150 are disposed on the rear surface of the semiconductor substrate 110 is also applicable.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

110: 반도체 기판 120: 에미터부
130: 반사 방지막 140: 제1 전극
141: 전면 전극 142: 연결전극
160: 도전성 패드 180: 가이드 지지부
172: 후면 전계부 150: 제2 전극
151: 후면 전극 152: 후면 버스바
W: 도전성 연결배선 S: 접속부110: semiconductor substrate 120: emitter section
130: antireflection film 140: first electrode
141: front electrode 142: connecting electrode
160: conductive pad 180: guide support
172: rear electric field part 150: second electrode
151: Rear electrode 152: Rear bus bar
W: Conductive connection wiring S: Connection

Claims (29)

제1 도전성 타입의 반도체 기판,
상기 반도체 기판에 위치하며, 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 가지며, 상기 반도체 기판과 p-n 접합을 형성하는 에미터부;
상기 에미터부와 전기적으로 연결되는 제1 전극;
상기 반도체 기판에 연결되는 제2 전극;
상기 제1 전극의 일부에 상기 제1 전극의 폭보다 넓은 폭을 갖도록 형성된 도전성 패드; 및
상기 제1 전극의 연장 방향으로 상기 도전성 패드의 양쪽 끝 단에서 각각 돌출 형성된 가이드 지지부,
를 포함하는 태양 전지.A semiconductor substrate of a first conductivity type,
An emitter portion located in the semiconductor substrate and having a second conductivity type opposite to the first conductivity type, the emitter portion forming a pn junction with the semiconductor substrate;
A first electrode electrically connected to the emitter section;
A second electrode connected to the semiconductor substrate;
A conductive pad formed on a portion of the first electrode to have a width wider than the width of the first electrode; And
A guide support portion protruding from both ends of the conductive pad in the extending direction of the first electrode,
≪ / RTI > 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 제1 전극의 진행 방향과 교차되는 방향으로 상기 제1 전극이 형성되지 않은 부분에 서로 이격되어 나란히 형성되는 연결전극을 더 포함하는 태양 전지.The method according to claim 1,
And a connection electrode formed on the first electrode so as to be spaced apart from each other at a portion where the first electrode is not formed in a direction intersecting the traveling direction of the first electrode. 삭제delete 삭제delete 삭제delete 제16항에 있어서,
상기 가이드 지지부의 물질은 상기 제1 전극, 상기 도전성 패드 및 상기 연결전극과 동일한 물질로 형성되고,
상기 물질은 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어진 태양 전지.17. The method of claim 16,
The material of the guide support is formed of the same material as the first electrode, the conductive pad, and the connection electrode,
Wherein the material comprises at least one conductive material such as silver (Ag). 제1항에 있어서,
상기 제1 전극은 상기 기판의 전면에 위치하고, 상기 제2 전극은 상기 기판의 후면에 위치하는 태양 전지.The method according to claim 1,
Wherein the first electrode is located on a front surface of the substrate, and the second electrode is located on a rear surface of the substrate. 제1 도전성 타입의 반도체 기판, 상기 반도체 기판에 위치하며 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 가지며 상기 반도체 기판과 p-n 접합을 형성하는 에미터부, 상기 에미터부와 전기적으로 연결되는 제1 전극, 상기 반도체 기판에 연결되는 제2 전극, 상기 제1 전극의 일부에 상기 제1 전극의 폭보다 넓은 폭을 갖도록 형성된 도전성 패드, 상기 제1 전극의 연장 방향으로 상기 도전성 패드의 양쪽 끝 단에서 각각 돌출 형성된 한 쌍의 가이드 지지부를 포함하도록 구성된 복수의 태양전지들;
상기 복수의 태양전지들 중 이웃한 제1 태양전지와 제2 태양전지를 전기적으로 연결하도록 상기 제1 태양전지의 제1 전극과 상기 제2 태양전지의 제2 전극에 각각 연결된 도전성 연결 배선,
을 포함하는 태양전지 모듈.A first conductive type semiconductor substrate, an emitter portion having a second conductivity type opposite to the first conductivity type and located in the semiconductor substrate, the emitter portion forming a pn junction with the semiconductor substrate, A conductive pad formed on a part of the first electrode so as to have a width wider than the width of the first electrode and a conductive pad formed on both ends of the conductive pad in the extending direction of the first electrode, A plurality of solar cells each configured to include a pair of protruding guide supports;
A conductive connection wiring connected to the first electrode of the first solar cell and the second electrode of the second solar cell to electrically connect the neighboring first solar cell and the second solar cell among the plurality of solar cells,
And a solar cell module. 삭제delete 제22항에 있어서,
상기 도전성 연결배선은 와이어 형상인 태양전지 모듈.23. The method of claim 22,
And the conductive connection wiring is in the form of a wire. 제22항에 있어서,
상기 제1 전극의 연장 방향과 교차되는 방향으로 상기 제1 전극을 연결하는 연결전극을 더 포함하는 태양 전지 모듈.23. The method of claim 22,
And a connection electrode connecting the first electrode in a direction intersecting the extension direction of the first electrode. 삭제delete 제22항에 있어서,
상기 제1 전극의 연장 방향으로 상기 도전성 연결 배선의 폭은 상기 도전성 패드의 폭보다 작은 태양전지 모듈.23. The method of claim 22,
Wherein a width of the conductive connection wiring in the extending direction of the first electrode is smaller than a width of the conductive pad. 제22항에 있어서,
상기 도전성 연결 배선이 상기 한 쌍의 가이드 지지부 사이에 배치된 태양전지 모듈.23. The method of claim 22,
And the conductive connection wiring is disposed between the pair of guide supporting portions. 제22항에 있어서,
상기 도전성 연결 배선의 표면은 솔더에 의해 코팅되어 있으며,
상기 도전성 연결 배선의 직경은 300 ~ 380(um), 상기 솔더의 두께는 5 ~ 20(um)인 태양전지 모듈.
23. The method of claim 22,
The surface of the conductive connection wiring is coated with solder,
Wherein the diameter of the conductive connection wiring is 300 to 380 (um), and the thickness of the solder is 5 to 20 (um).
KR1020140103950A 2014-08-11 2014-08-11 Solar cell module KR101875742B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140103950A KR101875742B1 (en) 2014-08-11 2014-08-11 Solar cell module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140103950A KR101875742B1 (en) 2014-08-11 2014-08-11 Solar cell module

Publications (2)

Publication Number Publication Date
KR20160019317A KR20160019317A (en) 2016-02-19
KR101875742B1 true KR101875742B1 (en) 2018-08-02

Family

ID=55448753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140103950A KR101875742B1 (en) 2014-08-11 2014-08-11 Solar cell module

Country Status (1)

Country Link
KR (1) KR101875742B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018070636A1 (en) * 2016-10-13 2018-04-19 현대중공업그린에너지 주식회사 Solar cell module
CN110268532A (en) * 2017-02-16 2019-09-20 三菱电机株式会社 The manufacturing method and solar battery cell of solar battery cell
KR102394105B1 (en) * 2017-09-15 2022-05-04 엘지전자 주식회사 Solar cell module
CN113725307B (en) 2021-08-27 2024-02-06 上海晶科绿能企业管理有限公司 Photovoltaic cell, cell assembly and preparation process

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135562A (en) 2008-12-04 2010-06-17 Sharp Corp Photoelectric conversion element, photoelectric conversion element module, and production process of photoelectric conversion element
JP2012109600A (en) * 2007-03-19 2012-06-07 Sanyo Electric Co Ltd Manufacturing method of solar cell module
JP2013219378A (en) 2007-08-02 2013-10-24 Sanyo Electric Co Ltd Solar cell module
US20130312810A1 (en) 2011-04-11 2013-11-28 Mitsubishi Electric Corporation Solar battery module and manufacturing method thereof
US20140124027A1 (en) 2011-05-31 2014-05-08 Kyocera Corporation Solar cell and method of manufacturing a solar cell
JP2014127507A (en) 2012-12-25 2014-07-07 Kyocera Corp Photoelectric conversion element
JP2014127506A (en) 2012-12-25 2014-07-07 Kyocera Corp Photoelectric conversion element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109600A (en) * 2007-03-19 2012-06-07 Sanyo Electric Co Ltd Manufacturing method of solar cell module
JP2013219378A (en) 2007-08-02 2013-10-24 Sanyo Electric Co Ltd Solar cell module
JP2010135562A (en) 2008-12-04 2010-06-17 Sharp Corp Photoelectric conversion element, photoelectric conversion element module, and production process of photoelectric conversion element
US20130312810A1 (en) 2011-04-11 2013-11-28 Mitsubishi Electric Corporation Solar battery module and manufacturing method thereof
US20140124027A1 (en) 2011-05-31 2014-05-08 Kyocera Corporation Solar cell and method of manufacturing a solar cell
JP2014127507A (en) 2012-12-25 2014-07-07 Kyocera Corp Photoelectric conversion element
JP2014127506A (en) 2012-12-25 2014-07-07 Kyocera Corp Photoelectric conversion element

Also Published As

Publication number Publication date
KR20160019317A (en) 2016-02-19

Similar Documents

Publication Publication Date Title
US11522092B2 (en) Solar cell module
JP5833350B2 (en) Solar cell and manufacturing method thereof
US9306084B2 (en) Solar cell and method of manufacturing the same
US9548403B2 (en) Solar cell and method for manufacturing the same
US9577132B2 (en) Solar cell module
US9000291B2 (en) Solar cell and method for manufacturing the same
US20170186899A1 (en) Solar cell module
KR101875742B1 (en) Solar cell module
US20120048365A1 (en) Solar cell and manufacturing method thereof
JP2014007382A (en) Solar cell
KR20160149067A (en) Solar cell module
KR101135584B1 (en) Solar cell and method for manufacturing the same
KR101038967B1 (en) Solar cell and method for manufacturing the same
KR101135585B1 (en) Solar cell and method for manufacturing the same
KR20120088029A (en) Solar cell and manufacturing method
KR102336219B1 (en) Solar cell and method for manufacturing the same
KR101983361B1 (en) Bifacial solar cell
KR101612960B1 (en) Solar cell, transfer film for forming pattern of solar cell and fabricating method solar cell by using the film
KR101743717B1 (en) Solar cell module and manufacturing method of a wire for solar cell module
KR101209074B1 (en) Solar cell and method for manufacturing the same
KR102183580B1 (en) Solar cell and solar cell module
KR20170090781A (en) Solar cell and manufacturing method thereof
KR20120073541A (en) Solar cell and method for manufacturing the same
KR20120019936A (en) Method for manufacturing solar cell
KR20190055439A (en) Solar cell module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant