KR101872994B1 - Method for manufacturing semiconductor package - Google Patents

Method for manufacturing semiconductor package Download PDF

Info

Publication number
KR101872994B1
KR101872994B1 KR1020160175944A KR20160175944A KR101872994B1 KR 101872994 B1 KR101872994 B1 KR 101872994B1 KR 1020160175944 A KR1020160175944 A KR 1020160175944A KR 20160175944 A KR20160175944 A KR 20160175944A KR 101872994 B1 KR101872994 B1 KR 101872994B1
Authority
KR
South Korea
Prior art keywords
panel
substrate
cover
cover panel
semiconductor package
Prior art date
Application number
KR1020160175944A
Other languages
Korean (ko)
Other versions
KR20180072411A (en
Inventor
김병훈
조재원
Original Assignee
주식회사 엔지온
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엔지온 filed Critical 주식회사 엔지온
Priority to KR1020160175944A priority Critical patent/KR101872994B1/en
Publication of KR20180072411A publication Critical patent/KR20180072411A/en
Application granted granted Critical
Publication of KR101872994B1 publication Critical patent/KR101872994B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 제조 공정수를 줄이고, 생산성을 높이며, 제조 단가를 줄일 수 있는 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치를 제공하기 위한 것이다. 본 발명에 따른 반도체 패키지는, 기판과, 기판에 전기적으로 연결되도록 실장되는 칩과, 칩 주위를 둘러싸는 캐비티를 구획 형성하도록 기판에 결합되는 커버와, 기판과 커버 사이에 개재되어 기판과 커버를 접합하는 접착제를 포함한다. 커버는 하단이 기판에 접합되어 칩 둘레를 둘러싸는 펜스 및 펜스의 상단에 배치되어 칩의 상부를 덮는 루프 윈도우를 구비한다.The present invention provides a semiconductor package capable of reducing the number of manufacturing steps, increasing productivity, and reducing manufacturing cost, a method of manufacturing the semiconductor package, and a semiconductor package assembling apparatus. A semiconductor package according to the present invention includes a substrate, a chip mounted to be electrically connected to the substrate, a cover coupled to the substrate so as to define a cavity surrounding the chip, a substrate and a cover interposed between the substrate and the cover, Bonding adhesive. The cover has a fence enclosing the periphery of the chip, the bottom of which is bonded to the substrate, and a loop window disposed at the top of the fence and covering the top of the chip.

Description

반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치{METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE}Technical Field [0001] The present invention relates to a semiconductor package, a method of manufacturing the same,

본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 제조 공정수를 줄이고, 생산성을 높이며, 제조 단가를 줄일 수 있는 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a semiconductor package capable of reducing the number of manufacturing steps, increasing productivity, and reducing manufacturing cost, and a semiconductor package assembling apparatus.

반도체 패키지는 응용분야별로 요구하는 기술적인 조건에 따라 다양한 종류가 있다. 최근, 반도체 패키지는 경박단소를 기본으로, 전기적으로는 저전력 소모, 안정적이고 빠른 신호 배선 설계, 열적으로는 효율적인 열방출 기술이 요구되고 있다.There are various types of semiconductor packages according to the technical conditions required for each application field. In recent years, a semiconductor package is required to have a low power consumption, a stable and fast signal wiring design, and a thermally efficient heat dissipation technique based on a thin and light chip.

반도체 패키지는 칩을 수지 몰딩으로 완전히 몰딩하는 형태와, 칩의 상부에 빈 공간이 되는 캐비티(cavity)를 두는 형태가 있다.The semiconductor package has a form in which the chip is completely molded by resin molding and a cavity in which an empty space is formed in the upper part of the chip.

전자는 전기적 단자를 제공하면서 그 위에 칩을 안착시키고, 칩과 리드-프레임 상에 형성되어 있는 전기적 단자들을 결선 시킨 후, 수지 몰딩에 의해 칩을 완전히 봉지하는 형태이다. 후자는 외부 리드에 전기적으로 연결되도록 구성된 캐비티를 갖는 패키지 몸체에 칩을 실장한 후, 유리덮개로 캐비티를 밀폐하는 구조를 갖는다.The former is a type in which a chip is placed on the chip while providing an electrical terminal, the chip is completely connected to the electrical terminals formed on the lead frame, and then the chip is completely sealed by resin molding. The latter has a structure in which a chip is mounted on a package body having a cavity configured to be electrically connected to an external lead, and then the cavity is sealed with a glass cover.

도 1은 캐비티를 갖는 종래의 반도체 패키지를 개략적으로 나타낸 것이다.1 schematically shows a conventional semiconductor package having a cavity.

도 1을 참조하면, 종래의 반도체 패키지는 기판(10) 위에 실장된 반도체 칩(12)이 와이어(14)를 통해 기판(10)과 전기적으로 연결되고, 칩(12) 둘레에 배치되는 몰딩물(16) 위에 유리덮개(18)가 부착됨으로써, 칩(12) 위의 캐비티(20)를 밀폐하는 구조를 갖는다.Referring to FIG. 1, a conventional semiconductor package includes a semiconductor chip 12 mounted on a substrate 10, electrically connected to the substrate 10 through a wire 14, (20) on the chip (12) by attaching a glass cover (18) on the chip (16).

이러한 종래의 반도체 패키지는 칩(12)이 실장되는 기판(10) 위에 몰딩물(16)을 형성하고, 유리 원판을 몰딩물(16) 크기에 맞춰 절단하여 유리덮개(18)를 만든 후, 절단된 유리덮개(18)를 에폭시를 이용하여 몰딩물(16) 위에 접착하는 공정으로 제조된다.Such a conventional semiconductor package has a structure in which a molding 16 is formed on a substrate 10 on which a chip 12 is mounted and a glass lid 18 is formed by cutting a glass original plate in accordance with the size of the molding 16, And adhering the glass cover 18 to the molding 16 using epoxy.

따라서 유리덮개(18)를 부착하는데 많은 공정 시간이 소요되고, 유리덮개(18)의 부착을 위한 에폭시를 디스펜싱하는데 고가의 디스펜서가 필요하여 생산성이 떨어지고 제조단가가 상승하는 문제가 있다.Therefore, a long process time is required to attach the glass cover 18, and an expensive dispenser is required for dispensing the epoxy for attaching the glass cover 18, which results in a problem of low productivity and high manufacturing cost.

등록특허공보 제0731801호 (2007. 06. 25)Patent Registration No. 0731801 (Jun. 25, 2007)

본 발명은 상술한 바와 같은 점을 감안하여 안출된 것으로, 제조 공정수를 줄이고 생산성을 높여 제조 단가를 줄일 수 있는 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor package, a manufacturing method thereof, and an apparatus for assembling a semiconductor package, which can reduce the number of manufacturing steps and increase the productivity, thereby reducing manufacturing cost.

상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 반도체 패키지는, 기판; 상기 기판에 전기적으로 연결되도록 실장되는 칩; 상기 칩 주위를 둘러싸는 캐비티를 구획 형성하도록 상기 기판에 결합되고, 하단이 상기 기판에 접합되어 상기 칩 둘레를 둘러싸는 펜스 및 상기 펜스의 상단에 배치되어 상기 칩의 상부를 덮는 루프 윈도우를 갖는 커버; 및 상기 기판과 상기 커버의 펜스 하단에 개재되어 상기 기판과 상기 커버를 접합하는 접착제;를 포함한다.According to an aspect of the present invention, there is provided a semiconductor package comprising: a substrate; A chip mounted to be electrically connected to the substrate; A cover coupled to the substrate to define a cavity surrounding the chip and having a lower end fused to the substrate and surrounding the chip and a loop window disposed on top of the fence to cover the top of the chip, ; And an adhesive interposed between the substrate and the lower end of the fence of the cover to bond the substrate and the cover.

상기 기판에는 상기 커버의 펜스 하단이 안착되도록 상면으로부터 파인 형태의 펜스 안착부가 마련될 수 있다.The board may be provided with a fins seating portion having a fine shape from the upper surface so that the lower end of the cover of the cover is seated.

상기 기판의 상면에는 결합돌기가 상측으로 돌출 구비되고, 상기 커버의 펜스 하단에는 상기 결합돌기가 삽입되는 결합홈이 마련될 수 있다.A coupling protrusion protrudes upward from an upper surface of the substrate, and a coupling groove into which the coupling protrusion is inserted may be provided at a lower end of the cover.

상기 기판의 상면과 상기 커버의 펜스 하면 중 적어도 어느 하나에는 상기 접착제가 도포되는 요철부가 구비될 수 있다.At least one of the upper surface of the substrate and the lower surface of the fence of the cover may be provided with a concavo-convex portion to which the adhesive is applied.

상기 커버는 상기 펜스 및 상기 루프 윈도우가 일체형으로 이루어질 수 있다.The cover may be integrally formed with the fence and the roof window.

상기 커버는 적어도 상기 루프 윈도우가 투명 재질로 형성될 수 있다.The cover may be formed of at least the transparent window material.

한편, 상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 반도체 패키지의 제조방법은, (a) 기판 패널 상에 복수의 칩이 상호 이격되도록 실장된 칩 조립체를 준비하는 단계; (b) 루프와, 상기 루프의 하측에 상기 복수의 칩에 대응하는 복수의 수용홈을 구획 형성하도록 배치된 격자형 격벽을 갖는 커버 패널을 준비하는 단계; (c) 상기 칩 조립체의 기판 패널과 상기 커버 패널의 격벽 중 적어도 어느 하나에 접착제를 도포하는 단계; (d) 상기 커버 패널의 복수의 수용홈 각각에 상기 칩 조립체의 복수의 칩이 각각 수용되도록 상기 칩 조립체와 상기 커버 패널을 상기 접착제를 이용하여 접합하여 반도체 패키지 조립체를 형성하는 단계; 및 (e) 상기 (d) 단계에서 형성된 상기 반도체 패키지 조립체를 상기 복수의 칩 중 적어도 하나의 칩을 각각 포함하는 반도체 패키지들로 절단하는 단계;를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package, including: (a) preparing a chip assembly mounted on a substrate panel so that a plurality of chips are spaced apart from each other; (b) preparing a cover panel having a loop and a grid-shaped partition wall arranged below the loop to partition a plurality of receiving grooves corresponding to the plurality of chips; (c) applying an adhesive to at least one of a substrate panel of the chip assembly and a partition of the cover panel; (d) bonding the chip assembly and the cover panel using the adhesive so that each of the plurality of receiving grooves of the cover panel receives a plurality of chips of the chip assembly, thereby forming a semiconductor package assembly; And (e) cutting the semiconductor package assembly formed in step (d) into semiconductor packages each including at least one chip of the plurality of chips.

상기 기판 패널의 상면과 상기 커버 패널의 격벽의 하면 중 적어도 어느 하나에는 요철부가 구비되고, 상기 (c) 단계에서 상기 접착제가 상기 요철부에 묻도록 상기 칩 조립체와 상기 커버 패널을 접합할 수 있다.At least one of the upper surface of the substrate panel and the lower surface of the partition wall of the cover panel is provided with concave and convex portions and the chip assembly and the cover panel are bonded so that the adhesive is applied to the convexo-concave portion in the step (c) .

상기 커버 패널은 상기 복수의 수용홈 각각의 둘레를 따라 그루브가 마련되고, 상기 (e) 단계에서 상기 반도체 패키지 조립체를 상기 그루브를 따라 절단할 수 있다.The cover panel is provided with a groove along the periphery of each of the plurality of receiving grooves, and in the step (e), the semiconductor package assembly can be cut along the groove.

상기 칩 조립체의 기판 패널에는 상기 커버 패널의 격벽의 하단이 안착되도록 상면으로부터 파인 형태의 격벽 안착부가 마련되고, 상기 (d) 단계에서 상기 기판 패널의 격벽 안착부와 상기 커버 패널의 격벽 하단 사이에 상기 접착제가 개재되도록 상기 칩 조립체와 상기 커버 패널을 접합할 수 있다.The chip panel assembly of claim 1, wherein the substrate panel of the chip assembly is provided with a partition wall seating portion of a fine shape from the upper surface so that the lower end of the partition wall of the cover panel is seated therebetween, and the partition wall seating portion of the substrate panel The chip assembly and the cover panel may be joined so that the adhesive is interposed therebetween.

한편, 상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 반도체 패키지 조립장치는, 복수의 칩이 상호 이격되도록 실장된 기판 패널이 놓이는 기판 패널 고정 지그; 상기 복수의 칩에 대응하는 복수의 수용홈이 형성된 커버 패널의 가장자리가 접하도록 상기 기판 패널의 상측에 배치되어 상기 커버 패널을 상기 복수의 칩을 덮도록 상기 기판 패널의 상면으로 가이드하는 커버 패널 가이드부를 갖는 커버 패널 장착 지그; 및 상기 기판 패널과 상기 커버 패널을 이들 사이에 개재되는 접착제로 접착시키기 위해 상기 커버 패널의 상면에 접하여 상기 커버 패널을 상기 기판 패널의 상면으로 가압할 수 있는 가압부재를 갖는 커버 패널 가압지그;를 포함한다.According to another aspect of the present invention, there is provided an apparatus for assembling a semiconductor package, comprising: a substrate panel fixing jig having a plurality of chips mounted thereon; A cover panel guide which is disposed on the upper side of the substrate panel such that the edge of the cover panel having the plurality of receiving grooves corresponding to the plurality of chips formed thereon is guided to the upper surface of the substrate panel so as to cover the plurality of chips, A cover panel mounting jig having a portion; And a cover panel pressing jig having a pressing member capable of pressing the cover panel against the upper surface of the substrate panel so as to contact the upper surface of the cover panel to adhere the substrate panel and the cover panel with an adhesive interposed therebetween .

상기 기판 패널 고정 지그는 상기 기판 패널이 고정될 수 있도록 상기 기판 패널에 마련되는 삽입홈에 삽입되는 조립돌기를 가질 수 있다.The substrate panel fixing jig may have an assembly protrusion inserted into an insertion groove provided in the substrate panel so that the substrate panel can be fixed.

본 발명에 따른 반도체 패키지는 칩이 실장된 기판에 내측에 홈이 마련된 커버가 접착제로 접합되어 칩 주위에 캐비티가 구비된 단순한 구조로 이루어져, 저비용으로 제조될 수 있다.The semiconductor package according to the present invention can be manufactured at a low cost by having a simple structure in which a cover provided with a groove on the inner side of a substrate on which a chip is mounted is bonded with an adhesive so that a cavity is provided around the chip.

또한 본 발명에 따른 반도체 패키지는 종래와 같이 에폭시를 디스펜싱하는 디스펜서 등 고가의 장비가 필요없이 저가의 장비로 제조가 가능하다.Also, the semiconductor package according to the present invention can be manufactured at a low cost without requiring expensive equipment such as a dispenser for dispensing epoxy as in the prior art.

또한 본 발명에 따른 반도체 패키지의 제조방법은 기판 패널 상에 복수의 칩을 한꺼번에 실장하고, 복수의 수용홈을 갖는 커버 패널로 각각의 수용홈에 칩이 위치하도록 기판 패널을 덮음으로써, 복수의 반도체 패키지가 결합된 형태의 반도체 패키지 조립체를 쉽게 형성할 수 있고, 반도체 패키지 조립체를 절단함으로써 반도체 패키지 조립체로부터 복수의 반도체 패키지를 얻을 수 있다. 따라서 종래 기술에 비해 반도체 패키지의 제조 공정수를 줄이고, 생산성을 높이며, 제조 단가를 줄일 수 있다.In the method of manufacturing a semiconductor package according to the present invention, a plurality of chips are mounted on a substrate panel at a time, and a cover panel having a plurality of receiving grooves covers the substrate panel so that chips are positioned in the respective receiving grooves, It is possible to easily form a semiconductor package assembly in the form of a combined package and to obtain a plurality of semiconductor packages from the semiconductor package assembly by cutting the semiconductor package assembly. Therefore, the number of manufacturing steps of the semiconductor package can be reduced, productivity can be increased, and manufacturing cost can be reduced as compared with the related art.

도 1은 종래의 반도체 패키지를 나타낸 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 반도체 패키지를 제조하는 방법을 단계별로 나타낸 것이다.
도 4는 본 발명의 제 1 실시예에 따른 반도체 패키지를 제조하는데 이용되는 커버 패널의 변형예를 나타낸 것이다.
도 5는 본 발명의 제 2 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 6은 본 발명의 제 2 실시예에 따른 반도체 패키지를 제조하는데 이용되는 반도체 패키지 조립체를 나타낸 것이다.
도 7은 본 발명의 제 3 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 8은 본 발명의 제 4 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 9 및 도 10은 본 발명의 일실시예에 따른 반도체 패키지 조립장치를 이용하여 반도체 패키지를 제조하는 방법을 설명하기 위한 측면도이다.
도 11 내지 도 13은 본 발명의 일실시예에 따른 반도체 패키지 조립장치를 이용하여 반도체 패키지를 제조하는 방법을 설명하기 위한 평면도이다.1 is a cross-sectional view showing a conventional semiconductor package.
2 is a cross-sectional view of a semiconductor package according to a first embodiment of the present invention.
FIG. 3 shows a step-by-step process for fabricating a semiconductor package according to the first embodiment of the present invention.
4 shows a modification of the cover panel used for manufacturing the semiconductor package according to the first embodiment of the present invention.
5 is a cross-sectional view illustrating a semiconductor package according to a second embodiment of the present invention.
6 illustrates a semiconductor package assembly used to fabricate a semiconductor package according to a second embodiment of the present invention.
7 is a cross-sectional view illustrating a semiconductor package according to a third embodiment of the present invention.
8 is a cross-sectional view illustrating a semiconductor package according to a fourth embodiment of the present invention.
9 and 10 are side views for explaining a method of manufacturing a semiconductor package using the semiconductor package assembling apparatus according to an embodiment of the present invention.
11 to 13 are plan views illustrating a method of manufacturing a semiconductor package using the semiconductor package assembling apparatus according to an embodiment of the present invention.

이하, 본 발명에 따른 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치를 도면을 참조하여 상세히 설명한다.Hereinafter, a semiconductor package, a method of manufacturing the same, and a semiconductor package assembling apparatus according to the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 제 1 실시예에 따른 반도체 패키지를 나타낸 단면도이다.2 is a cross-sectional view of a semiconductor package according to a first embodiment of the present invention.

도 2에 나타낸 것과 같이, 본 발명의 제 1 실시예에 따른 반도체 패키지(100)는 기판(110)과, 기판(110)에 실장되는 칩(112)과, 기판(110)에 결합되어 칩(112)을 덮는 커버(116)를 포함한다. 기판(110)과 커버(116)의 사이에는 칩(112)이 수용되는 캐비티(120)가 마련되고, 캐비티(120)에는 공기가 채워진다.2, the semiconductor package 100 according to the first embodiment of the present invention includes a substrate 110, a chip 112 mounted on the substrate 110, 112). ≪ / RTI > Between the substrate 110 and the cover 116, a cavity 120 in which the chip 112 is accommodated is provided, and the cavity 120 is filled with air.

칩(112)은 기판(110)에 실장되어 와이어(114) 등을 통해 기판(110)에 마련되는 회로와 전기적으로 연결된다. 칩(112)으로는 CMOS 등 이미지 센서용 칩이나, LED 칩과 같은 발광소자 칩, 또는 다양한 다른 반도체 칩이 될 수 있다.The chip 112 is mounted on the substrate 110 and is electrically connected to a circuit provided on the substrate 110 through a wire 114 or the like. The chip 112 may be a CMOS image sensor chip, a light emitting device chip such as an LED chip, or various other semiconductor chips.

커버(116)는 칩(112) 주위를 둘러싸는 캐비티(120)를 구획 형성하도록 접착제(122)에 의해 기판(110)에 결합된다. 접착제(122)로는 에폭시 등 다양한 접착 물질이 이용될 수 있다. 커버(116)는 펜스(117)와, 펜스(117)의 상단에 배치되는 루프 윈도우(118)를 포함한다. 펜스(117)는 상하단부가 개방된 링 구조로 이루어지며, 그 하단이 접착제(122)에 의해 기판(110)에 접합되어 칩(112) 둘레를 둘러싼다. 루프 윈도우(118)는 칩(112)의 상단을 덮도록 펜스(117) 상단에 연결된다. 펜스(117)와 루프 윈도우(118)는 일체형으로 제조될 수 있다.The cover 116 is bonded to the substrate 110 by an adhesive 122 to define a cavity 120 surrounding the chip 112. As the adhesive 122, various adhesive materials such as epoxy can be used. The cover 116 includes a fence 117 and a roof window 118 disposed at the top of the fence 117. The lower end of the fence 117 is bonded to the substrate 110 by the adhesive 122 to surround the chip 112. The loop window 118 is connected to the top of the fence 117 to cover the top of the chip 112. The fence 117 and the loop window 118 can be manufactured integrally.

커버(116)는 전체 또는 루프 윈도우(118)를 포함한 일부가 투명 재질로 형성될 수 있다. 칩(112)으로 CMOS 등 이미지 센서용 칩이 이용되는 경우, 적어도 루프 윈도우(118)를 투명 재질로 하면 외부의 빛을 커버(116) 내측의 칩(112)으로 유입시킬 수 있다. 또한 칩(112)으로 LED 칩과 같은 발광소자 칩을 이용하는 경우에도, 적어도 루프 윈도우(118)를 투명 재질로 함으로써 칩(112)에서 발생하는 빛을 커버(116) 외부로 발산시킬 수 있다. 투명 특성을 갖는 커버(116)는 Clear Mold Compound(CMC) 등 투명 고분자화합물, 또는 다양한 투명 소재로 제조될 수 있다.The cover 116 may be formed entirely or partially of a transparent material including the roof window 118. When a chip for an image sensor such as CMOS is used as the chip 112, at least the loop window 118 may be made of a transparent material so that external light can be introduced into the chip 112 inside the cover 116. In addition, even when a light emitting device chip such as an LED chip is used as the chip 112, at least the loop window 118 is made of a transparent material, so that the light emitted from the chip 112 can be diverted to the outside of the cover 116. The cover 116 having a transparent property can be made of a transparent polymer compound such as a Clear Mold Compound (CMC), or various transparent materials.

이하에서는 상술한 것과 같은 본 발명의 제 1 실시예에 따른 반도체 패키지(100)를 제조하는 방법에 대하여 설명한다.Hereinafter, a method of manufacturing the semiconductor package 100 according to the first embodiment of the present invention will be described.

먼저, 도 3의 (a)에 나타낸 것과 같이, 칩 조립체(130)와, 칩 조립체(130)를 덮을 수 있는 커버 패널(134)을 준비한다. 칩 조립체(130)는 기판 패널(132) 상에 복수의 칩(112)이 상호 이격되도록 실장된 것이다. 기판 패널(132)은 일정 크기로 절단되어 반도체 패키지(100)의 기판(110)을 형성하는 것으로, 복수의 칩(112)과 각각 전기적으로 연결되는 복수의 회로가 상호 이격되도록 마련된다. 복수의 칩(112)은 기판 패널(132)의 복수의 회로 각각에 전기적으로 연결되도록 기판 패널(132) 위에 실장된다. 커버 패널(134)은 격자형 격벽(135)과, 격자형 격벽(135)의 상단에 배치되는 루프(136)를 포함한다. 격벽(135)의 내측에는 복수의 수용홈(137)이 마련된다. 즉, 격벽(135)은 루프(136)의 하측에서 복수의 수용홈(137)을 구획 형성한다. 커버 패널(134)은 적어도 루프(136)의 수용홈(137) 상측 부분이 투명 재질로 형성될 수 있다. 커버 패널(134)의 격벽(135)과 루프(136)는 일체형으로 제조될 수 있다. 투명 특성을 갖는 커버 패널(134)은 Clear Mold Compound(CMC) 등 투명 고분자화합물, 또는 다양한 투명 소재로 제조될 수 있다.First, as shown in FIG. 3A, a chip assembly 130 and a cover panel 134 capable of covering the chip assembly 130 are prepared. The chip assembly 130 is mounted on the substrate panel 132 such that a plurality of chips 112 are spaced apart from each other. The substrate panel 132 is cut to a predetermined size to form a substrate 110 of the semiconductor package 100. A plurality of circuits electrically connected to the plurality of chips 112 are provided to be spaced apart from each other. A plurality of chips 112 are mounted on the substrate panel 132 so as to be electrically connected to each of the plurality of circuits of the substrate panel 132. The cover panel 134 includes a lattice type barrier rib 135 and a loop 136 disposed at the top of the lattice type barrier rib 135. A plurality of receiving grooves 137 are provided on the inner side of the barrier ribs 135. That is, the partition 135 defines a plurality of receiving grooves 137 below the loop 136. [ At least the upper portion of the receiving groove 137 of the loop 136 may be formed of a transparent material. The septum 135 of the cover panel 134 and the loop 136 can be made integrally. The cover panel 134 having a transparent property can be made of a transparent polymer compound such as a Clear Mold Compound (CMC), or various transparent materials.

다음으로, 도 3의 (b)에 나타낸 것과 같이, 커버 패널(134)의 격벽(135) 하단에 접착제(122)를 도포한다. 접착제(122)는 기판 패널(132)과 커버 패널(134)을 상호 접착시키기 위한 것으로, 도시된 것과 같이 커버 패널(134)이 아닌 커버 패널(134)과 접하게 될 기판 패널(132)의 상면 일부 또는, 기판 패널(132)과 커버 패널(134) 양쪽 모두에 도포될 수 있다. 접착제(122)로는 에폭시 등 기판 패널(132)과 커버 패널(134)을 상호 접착시킬 수 있는 다양한 접착 물질이 이용될 수 있다.Next, as shown in FIG. 3 (b), the adhesive 122 is applied to the lower end of the partition 135 of the cover panel 134. The adhesive 122 is for adhering the substrate panel 132 and the cover panel 134 to each other and is a part of the upper surface portion of the substrate panel 132 to be brought into contact with the cover panel 134 rather than the cover panel 134, Or may be applied to both the substrate panel 132 and the cover panel 134. As the adhesive 122, various adhesive materials capable of adhering the substrate panel 132 and the cover panel 134 such as epoxy can be used.

다음으로, 도 3의 (c)에 나타낸 것과 같이, 커버 패널(134)을 칩 조립체(130)의 기판 패널(132) 위에 접합한다. 이때, 칩 조립체(130)와 커버 패널(134)은 이들 사이에 개재되는 접착제(122)에 의해 상호 접착되며, 칩 조립체(130)와 커버 패널(134)로 구성되는 반도체 패키지 조립체(140)가 만들어진다.Next, as shown in FIG. 3 (c), the cover panel 134 is bonded onto the substrate panel 132 of the chip assembly 130. At this time, the chip assembly 130 and the cover panel 134 are bonded to each other by the adhesive 122 interposed therebetween, and the semiconductor package assembly 140 composed of the chip assembly 130 and the cover panel 134 Is made.

다음으로, 도 3의 (d)에 나타낸 것과 같이, 반도체 패키지 조립체(140)를 칩(112)이 포함되도록 절단한다. 반도체 패키지 조립체(140)를 절단함으로써 기판(110)과, 칩(112)과, 커버(116)를 포함하는 반도체 패키지(100)를 얻을 수 있다. 즉, 반도체 패키지 조립체(140)의 기판 패널(132)은 그 위에 칩(112)이 실장된 복수의 기판(110)으로 나누어지고, 커버 패널(134)은 기판(110)의 상면을 덮는 복수의 커버(116)로 나누어진다. 커버 패널(134)의 수용홈(137)은 반도체 패키지(100)의 캐비티(120)를 형성하게 된다.Next, as shown in FIG. 3 (d), the semiconductor package assembly 140 is cut so that the chip 112 is included. A semiconductor package 100 including the substrate 110, the chip 112, and the cover 116 can be obtained by cutting the semiconductor package assembly 140. That is, the substrate panel 132 of the semiconductor package assembly 140 is divided into a plurality of substrates 110 on which chips 112 are mounted, and the cover panel 134 is divided into a plurality of And a cover 116. The receiving groove 137 of the cover panel 134 forms the cavity 120 of the semiconductor package 100.

상술한 것과 같이, 본 발명에 따른 반도체 패키지의 제조방법은 기판 패널(132) 상에 복수의 칩(112)을 한꺼번에 실장하고, 복수의 수용홈(137)을 갖는 커버 패널(134)로 각각의 수용홈(137)에 칩(112)이 위치하도록 기판 패널(132)을 덮음으로써, 복수의 반도체 패키지(100)가 결합된 형태의 반도체 패키지 조립체(140)를 쉽게 형성할 수 있고, 반도체 패키지 조립체(140)를 절단함으로써 반도체 패키지 조립체(140)로부터 복수 반도체 패키지(100)를 얻을 수 있다. 따라서 종래 기술에 비해 반도체 패키지의 제조 공정수를 줄이고, 생산성을 높이며, 제조 단가를 줄일 수 있다.As described above, in the method of manufacturing a semiconductor package according to the present invention, a plurality of chips 112 are mounted on a board panel 132 at one time, and a cover panel 134 having a plurality of receiving grooves 137 The semiconductor package assembly 140 in which a plurality of semiconductor packages 100 are combined can be easily formed by covering the substrate panel 132 with the chip 112 placed in the receiving groove 137, A plurality of semiconductor packages 100 may be obtained from the semiconductor package assembly 140 by cutting the semiconductor package 140. Therefore, the number of manufacturing steps of the semiconductor package can be reduced, productivity can be increased, and manufacturing cost can be reduced as compared with the related art.

한편, 반도체 패키지(100)를 만드는 과정에서 반도체 패키지 조립체(140) 제조에 이용되는 커버 패널은 다양한 구조의 것이 이용될 수 있다.Meanwhile, the cover panel used for manufacturing the semiconductor package assembly 140 in the course of making the semiconductor package 100 may have various structures.

예컨대, 도 4에 나타낸 것과 같은 커버 패널(150)이 이용될 수 있다.For example, a cover panel 150 as shown in Fig. 4 may be used.

도 4에 나타낸 커버 패널(150)은 복수의 수용홈(137) 각각의 둘레를 따라 그루브(152)가 마련된 것이다. 이러한 커버 패널(150)을 앞서 설명한 것과 같이 접착제(122)를 이용하여 칩 조립체(130)에 접합하여 반도체 패키지 조립체를 만들고, 반도체 패키지 조립체를 커버 패널(150)의 그루브(152)를 따라 절단함으로써 복수의 반도체 패키지를 획득할 수 있다. 커버 패널(150)에 그루브(152)를 형성하면, 커버 패널(150)을 칩 조립체(130)에 접합 후, 열팽창에 의한 커버 패널(150)의 휨(Warpage) 등의 변형을 막을 수 있다.The cover panel 150 shown in FIG. 4 is provided with a groove 152 along the circumference of each of the plurality of receiving grooves 137. By joining the cover panel 150 to the chip assembly 130 using the adhesive 122 as described above to make the semiconductor package assembly and cutting the semiconductor package assembly along the groove 152 of the cover panel 150 A plurality of semiconductor packages can be obtained. The groove 152 may be formed on the cover panel 150 to prevent deformation such as warpage of the cover panel 150 due to thermal expansion after the cover panel 150 is bonded to the chip assembly 130.

한편, 도 5는 본 발명의 제 2 실시예에 따른 반도체 패키지를 나타낸 단면도이다.5 is a cross-sectional view illustrating a semiconductor package according to a second embodiment of the present invention.

도 5에 나타낸 반도체 패키지(160)는 기판(162)과, 기판(162)에 실장되는 칩(112)과, 기판(162)에 결합되어 칩(112)을 덮는 커버(116)를 포함한다. 기판(162)과 커버(116)의 사이에는 칩(112)이 수용되는 캐비티(120)가 마련된다. 여기에서, 칩(112)과, 커버(116) 및 접착제(122)는 상술한 것과 같다.The semiconductor package 160 shown in FIG. 5 includes a substrate 162, a chip 112 mounted on the substrate 162, and a cover 116 coupled to the substrate 162 to cover the chip 112. Between the substrate 162 and the cover 116, a cavity 120 in which the chip 112 is accommodated is provided. Here, the chip 112, the cover 116, and the adhesive 122 are the same as those described above.

기판(162)에는 커버(116)의 펜스(117) 하단이 안착되는 펜스 안착부(163)가 마련된다. 펜스 안착부(163)는 기판(162)의 상면으로부터 파인 형태로 마련된다. 커버(116)를 그 펜스(117) 하단이 펜스 안착부(163)에 놓이도록 기판(162) 위에 놓고, 커버(116)의 펜스(117) 하단과 기판(162)의 펜스 안착부(163) 사이에 접착제(122)가 개재되도록 기판(162)과 커버(116)를 접합함으로써, 기판(162)과 커버(116) 사이의 밀봉 특성을 향상시킬 수 있다.The substrate 162 is provided with a fence seating portion 163 on which the lower end of the fence 117 of the cover 116 is seated. The fence seating portion 163 is provided in a fine shape from the upper surface of the substrate 162. The cover 116 is placed on the substrate 162 so that the lower end of the fence 117 is placed on the fence seating portion 163 and the lower end of the fence 117 of the cover 116 and the fence seating portion 163 of the substrate 162 are placed, The sealing property between the substrate 162 and the cover 116 can be improved by joining the substrate 162 and the cover 116 so that the adhesive 122 is interposed therebetween.

도 6은 본 발명의 제 2 실시예에 따른 반도체 패키지를 제조하는데 이용되는 반도체 패키지 조립체를 나타낸 것이다.6 illustrates a semiconductor package assembly used to fabricate a semiconductor package according to a second embodiment of the present invention.

도 6에 나타낸 반도체 패키지 조립체(170)는 칩 조립체(172)와, 커버 패널(134)을 포함한다. 커버 패널(134)은 상술한 것과 같다. 칩 조립체(172)는 기판 패널(174)과, 기판 패널(174)에 실장되는 복수의 칩(112)을 포함한다. 기판 패널(174)에는 격벽 안착부(175)가 마련된다. 격벽 안착부(175)는 기판 패널(174)의 상면으로부터 파인 형태로 마련된다. 격벽 안착부(175)에는 커버 패널(134)의 격벽(135) 하단이 안착된다. 반도체 패키지 조립체(170)를 조립할 때, 커버 패널(134)을 그 격벽(135) 하단이 격벽 안착부(175)에 놓이도록 칩 조립체(172) 위에 놓고, 커버 패널(134)의 격벽(135) 하단과 기판 패널(174)의 격벽 안착부(175) 사이에 접착제(122)가 개재되도록 칩 조립체(172)와 커버 패널(134)을 접합한다. 그리고 반도체 패키지 조립체(170)를 절단함으로써, 앞서 설명한 것과 같은 반도체 패키지(160)를 쉽게 제조할 수 있다.The semiconductor package assembly 170 shown in FIG. 6 includes a chip assembly 172 and a cover panel 134. The cover panel 134 is as described above. The chip assembly 172 includes a substrate panel 174 and a plurality of chips 112 mounted on the substrate panel 174. The board panel 174 is provided with a septum seating portion 175. The septum seating portion 175 is provided in a fine shape from the upper surface of the substrate panel 174. The lower end of the partition 135 of the cover panel 134 is seated in the septum seating portion 175. The cover panel 134 is placed on the chip assembly 172 so that the lower end of the partition 135 is placed on the septum seating portion 175 and the partition 135 of the cover panel 134, The chip assembly 172 and the cover panel 134 are bonded such that the adhesive 122 is interposed between the lower end and the septum seating portion 175 of the substrate panel 174. [ By cutting the semiconductor package assembly 170, the semiconductor package 160 as described above can be easily manufactured.

도 7은 본 발명의 제 3 실시예에 따른 반도체 패키지를 나타낸 단면도이다.7 is a cross-sectional view illustrating a semiconductor package according to a third embodiment of the present invention.

도 7에 나타낸 반도체 패키지(180)는 기판(110)과, 기판(110)에 실장되는 칩(112)과, 기판(110)에 결합되어 칩(112)을 덮는 커버(184)를 포함한다. 기판(110)의 상면에는 결합돌기(182)가 상측으로 돌출 구비되고, 커버(184)의 펜스(117) 하단에는 결합돌기(182)가 삽입되는 결합홈(185)이 마련된다. 결합돌기(182)가 결합홈(185)에 삽입되도록 기판(110)과 커버(184)를 결합하고, 기판(110)과 커버(184) 사이에 접착제(122)가 개재되도록 기판(110)과 커버(184)를 접착함으로써, 기판(110)과 커버(184) 사이의 밀봉 특성을 향상시킬 수 있다. 접착성을 높이기 위해 도시된 것과 같이 결합돌기(182)의 외면에도 접착제(122)가 도포되는 것이 좋다.The semiconductor package 180 shown in Fig. 7 includes a substrate 110, a chip 112 mounted on the substrate 110, and a cover 184 coupled to the substrate 110 to cover the chip 112. A coupling protrusion 182 protrudes upward from the upper surface of the substrate 110 and a coupling groove 185 into which the coupling protrusion 182 is inserted is provided at the lower end of the fence 117 of the cover 184. The substrate 110 and the cover 184 are coupled such that the coupling protrusion 182 is inserted into the coupling groove 185 and the substrate 110 and the cover 184 are interposed between the substrate 110 and the cover 184, By bonding the cover 184, the sealing property between the substrate 110 and the cover 184 can be improved. The adhesive 122 may be applied to the outer surface of the coupling protrusion 182 as shown in FIG.

도 8은 본 발명의 제 4 실시예에 따른 반도체 패키지를 나타낸 단면도이다.8 is a cross-sectional view illustrating a semiconductor package according to a fourth embodiment of the present invention.

도 8에 나타낸 반도체 패키지(190)는 기판(110)과, 기판(110)에 실장되는 칩(112)과, 기판(110)에 결합되어 칩(112)을 덮는 커버(192)를 포함한다. 커버(192)의 펜스(117) 하단에는 요철부(193)가 구비된다. 커버(192)의 요철부(193)에 접착제(122)를 도포함으로써 접착제(122)의 도포 면적을 증가시키는 효과를 얻을 수 있고, 이를 통해 접착제(122)에 의한 기판(110)과 커버(192) 사이의 접착력을 높일 수 있다. 접착제(122)의 도포 면적을 증가시키는 요철부는 기판(110)에도 마련될 수 있다.The semiconductor package 190 shown in FIG. 8 includes a substrate 110, a chip 112 mounted on the substrate 110, and a cover 192 coupled to the substrate 110 to cover the chip 112. A concave / convex portion 193 is provided at the lower end of the fence 117 of the cover 192. The effect of increasing the application area of the adhesive 122 can be obtained by applying the adhesive 122 to the concave and convex portions 193 of the cover 192, ) Can be increased. The concavo-convex portion for increasing the application area of the adhesive 122 may be provided on the substrate 110 as well.

한편, 도 9 및 도 10은 본 발명의 일실시예에 따른 반도체 패키지 조립장치를 이용하여 반도체 패키지를 제조하는 방법을 설명하기 위한 측면도이고, 도 11 내지 도 13은 본 발명의 일실시예에 따른 반도체 패키지 조립장치를 이용하여 반도체 패키지를 제조하는 방법을 설명하기 위한 평면도이다.9 and 10 are side views illustrating a method of manufacturing a semiconductor package using the semiconductor package assembling apparatus according to an embodiment of the present invention. FIGS. 11 to 13 are cross- 1 is a plan view illustrating a method of manufacturing a semiconductor package using a semiconductor package assembling apparatus.

도 9 내지 도 13을 참조하면, 본 발명의 일실시예에 따른 반도체 패키지 조립장치(200)는 기판 패널 고정 지그(210)와, 커버 패널 장착 지그(215)와, 커버 패널 가압지그(220)를 포함한다.9 to 13, a semiconductor package assembling apparatus 200 according to an embodiment of the present invention includes a substrate panel fixing jig 210, a cover panel mounting jig 215, a cover panel pressing jig 220, .

기판 패널 고정 지그(210)는 칩 조립체(130)의 기판 패널(132)이 놓이는 안착면(211)을 갖는다. 안착면(211)에는 조립돌기(212)가 상측으로 돌출 구비된다. 조립돌기(212)는 기판 패널(132)에 마련되는 삽입홈(133)에 삽입된다. 조립돌기(212)를 이용하면 기판 패널(132)을 정해진 위치에 쉽고 정확하게 위치시킬 수 있다. 기판 패널 고정 지그(210)의 안착면(211) 양쪽 끝단 쪽에는 기판 패널 지지부(213)가 각각 마련된다. 기판 패널 지지부(213)는 안착면(211)의 놓이는 기판 패널(132)의 양단부와 접함으로써, 기판 패널(132)을 안착면(211) 위에서 움직이지 않도록 지지할 수 있다.The substrate panel fixing jig 210 has a seating surface 211 on which the substrate panel 132 of the chip assembly 130 is placed. On the seating surface 211, an assembling protrusion 212 protrudes upward. The assembling protrusion 212 is inserted into the insertion groove 133 provided in the substrate panel 132. [ By using the assembly projections 212, the substrate panel 132 can be easily and accurately positioned at a predetermined position. Substrate panel supporting portions 213 are respectively provided on both sides of the seating surface 211 of the substrate panel fixing jig 210. The substrate panel support 213 can support both sides of the substrate panel 132 on which the seating surface 211 is placed so that the substrate panel 132 does not move on the seating surface 211.

커버 패널 장착 지그(215)는 커버 패널(134)을 기판 패널(132)의 상면으로 가이드하기 위한 복수의 커버 패널 가이드부(216)와, 사용자 조작을 위한 손잡이(217)를 갖는다. 복수의 커버 패널 가이드부(216)는 커버 패널(134)의 가장자리에 접할 수 있도록 상호 이격되어 배치되고, 손잡이(217)는 복수의 커버 패널 가이드부(216)와 연결된다. 작업자는 손잡이(217)를 잡고 복수의 커버 패널 가이드부(216)를 기판 패널 고정 지그(210)에 놓인 기판 패널(132) 상의 정해진 위치에 배치할 수 있다. 커버 패널(134)을 기판 패널(132) 위에 결합할 때, 커버 패널 장착 지그(215)의 커버 패널 가이드부(216)가 커버 패널(134)의 가장자리에 접함으로써 커버 패널(134)을 기판 패널(132) 상면의 정해진 위치로 가이드할 수 있다. 따라서 커버 패널 장착 지그(215)를 이용하면 작업자가 커버 패널(134)을 기판 패널(132) 상의 정해진 위치에 결합하는 작업을 쉽고 정확하게 수행할 수 있다.The cover panel mounting jig 215 has a plurality of cover panel guide portions 216 for guiding the cover panel 134 to the upper surface of the substrate panel 132 and a handle 217 for user operation. The plurality of cover panel guide portions 216 are spaced apart from each other so as to be in contact with the edge of the cover panel 134 and the handle 217 is connected to the plurality of cover panel guide portions 216. The operator can hold the handle 217 and arrange a plurality of cover panel guide portions 216 at predetermined positions on the board panel 132 placed on the board panel fixing jig 210. [ The cover panel guide portion 216 of the cover panel mounting jig 215 abuts against the edge of the cover panel 134 so that the cover panel 134 is brought into contact with the edge of the board panel 134, It is possible to guide it to a predetermined position on the upper surface of the base plate 132. Therefore, the cover panel mounting jig 215 can be used to easily and accurately carry out the work of coupling the cover panel 134 to the predetermined position on the board panel 132. [

커버 패널 가압지그(220)는 커버 패널(134)을 기판 패널(132)의 상면으로 가압할 수 있도록 커버 패널(134)의 상면에 접하는 가압부재(221)와, 사용자 조작을 위해 가압부재(221)와 연결되는 손잡이(222)를 포함한다. 가압부재(221)는 커버 패널(134)의 상면에 면접촉하여 커버 패널(134)을 전체적으로 고르게 기판 패널(132) 쪽으로 가압할 수 있다. 작업자는 커버 패널 가압지그(220)의 가압부재(221)를 커버 패널(134) 위에 올려놓고 손잡이(222)를 잡고 가압부재(221)를 누름으로써, 커버 패널(134)을 기판 패널(132) 위에 압착시킬 수 있다. 따라서 기판 패널(132)과 커버 패널(134) 사이의 접합부가 전체적으로 고르게 눌리면서 기판 패널(132)과 커버 패널(134)을 안정적으로 접합할 수 있다.The cover panel pressing jig 220 includes a pressing member 221 contacting the upper surface of the cover panel 134 so as to press the cover panel 134 against the upper surface of the substrate panel 132 and a pressing member 221 (Not shown). The pressing member 221 is in surface contact with the upper surface of the cover panel 134 to press the cover panel 134 toward the substrate panel 132 evenly and uniformly. The operator puts the cover panel 134 on the substrate panel 132 by placing the pressing member 221 of the cover panel pressing jig 220 on the cover panel 134 and holding the handle 222 and pressing the pressing member 221, . Therefore, the joining portion between the board panel 132 and the cover panel 134 is uniformly pressed as a whole, so that the board panel 132 and the cover panel 134 can be stably bonded.

이하에서는, 도면을 참조하여 본 발명에 다른 반도체 패키지 조립장치(200)를 이용하여 반도체 패키지 제조에 이용되는 반도체 패키지 조립체(140)를 제조하는 방법에 대하여 설명한다. Hereinafter, a method of manufacturing the semiconductor package assembly 140 used in manufacturing a semiconductor package using the semiconductor package assembling apparatus 200 according to the present invention will be described with reference to the drawings.

먼저, 도 9 및 12를 참조하면, 기판 패널(132) 상에 복수의 칩(112)이 실장된 칩 조립체(130)를 기판 패널 고정 지그(210)에 올려놓고, 칩 조립체(130) 위에 커버 패널(134)을 결합한다. 이 과정에서, 칩 조립체(130)의 삽입홈(133)에 기판 패널 고정 지그(210)의 조립돌기(212)가 삽입되도록 칩 조립체(130)를 기판 패널 고정 지그(210)의 안착면(211)에 올려놓는다. 칩 조립체(130)의 기판 패널(132)은 그 양쪽 단부가 기판 패널 고정 지그(210)의 기판 패널 지지부(213)에 접하여 안착면(211) 위에 안정적으로 놓인 상태를 유지할 수 있다. 칩 조립체(130)를 기판 패널 고정 지그(210) 위에 올려놓은 후, 커버 패널 장착 지그(215)를 칩 조립체(130)의 기판 패널(132) 위에 올려놓는다. 그리고 기판 패널(132)과 커버 패널(134) 중 적어도 어느 한쪽에 접착제(122)를 도포하고 커버 패널(134)을 기판 패널(132) 위에 결합한다. 이때, 커버 패널 장착 지그(215)의 복수의 커버 패널 가이드부(216)가 커버 패널(134)의 가장자리에 접하여 커버 패널(134)을 기판 패널(132) 상의 정해진 위치로 안정적으로 가이드할 수 있다.9 and 12, a chip assembly 130 in which a plurality of chips 112 are mounted on a board panel 132 is placed on a board panel fixing jig 210, Thereby joining the panel 134. The chip assembly 130 is mounted on the seating surface 211 of the board panel fixing jig 210 so that the assembly protrusion 212 of the board panel fixing jig 210 is inserted into the insertion groove 133 of the chip assembly 130 ). Both ends of the board panel 132 of the chip assembly 130 can be stably placed on the seating surface 211 in contact with the board panel support 213 of the board panel fixing jig 210. [ The chip assembly 130 is placed on the substrate panel fixing jig 210 and then the cover panel mounting jig 215 is placed on the substrate panel 132 of the chip assembly 130. Then, an adhesive 122 is applied to at least one of the substrate panel 132 and the cover panel 134, and the cover panel 134 is bonded onto the substrate panel 132. At this time, a plurality of cover panel guide portions 216 of the cover panel mounting jig 215 may abut the edge of the cover panel 134 to stably guide the cover panel 134 to a predetermined position on the substrate panel 132 .

다음으로, 도 13에 나타낸 것과 같이, 커버 패널 가압지그(220)를 그 가압부재(221)가 커버 패널(134) 상면에 접하도록 커버 패널(134) 위에 배치한다. 그리고 가압부재(221)로 커버 패널(134)을 기판 패널(132) 쪽으로 가압한다. 이때, 기판 패널(132)과 커버 패널(134) 사이의 접합부가 전체적으로 고르게 눌리면서 기판 패널(132)과 커버 패널(134)이 접착제(122)에 의해 견고하게 접합될 수 있다.Next, as shown in Fig. 13, the cover panel pressing jig 220 is placed on the cover panel 134 such that the pressing member 221 is in contact with the upper surface of the cover panel 134. Then, as shown in Fig. Then, the cover panel 134 is pressed toward the substrate panel 132 by the pressing member 221. At this time, the joining portion between the board panel 132 and the cover panel 134 is uniformly pressed as a whole, so that the board panel 132 and the cover panel 134 can be firmly joined by the adhesive 122.

이렇게 칩 조립체(130)와 커버 패널(134)의 접합 후, 커버 패널 가압지그(220)와 커버 패널 장착 지그(215)를 분리하고, 칩 조립체(130)와 커버 패널(134)이 접합된 반도체 패키지 조립체(140)를 기판 패널 고정 지그(210)에서 분리할 수 있다. 그리고 반도체 패키지 조립장치(200)에서 분리된 반도체 패키지 조립체(140)를 절단함으로써 복수의 반도체 패키지를 만들 수 있다.After the chip assembly 130 and the cover panel 134 are joined to each other, the cover panel pressing jig 220 and the cover panel mounting jig 215 are separated and the chip assembly 130 and the cover panel 134 are bonded to each other. The package assembly 140 can be separated from the substrate panel fixing jig 210. [ A plurality of semiconductor packages can be manufactured by cutting the semiconductor package assembly 140 separated from the semiconductor package assembling apparatus 200.

상술한 것과 같이, 본 발명에 따른 반도체 패키지 조립장치(200)를 이용하면 칩 조립체(130)와 커버 패널(134)을 정확하고 손쉽게 접합하여 반도체 패키지 조립체(140)를 만들 수 있고, 결과적으로 반도체 패키지의 제조 시간과 비용을 줄일 수 있다.As described above, by using the semiconductor package assembling apparatus 200 according to the present invention, it is possible to accurately and easily join the chip assembly 130 and the cover panel 134 to make the semiconductor package assembly 140, The manufacturing time and cost of the package can be reduced.

이상 본 발명에 대해 바람직한 예를 들어 설명하였으나 본 발명의 범위가 앞에서 설명되고 도시되는 형태로 한정되는 것은 아니다.Although the preferred embodiments of the present invention have been described above, the scope of the present invention is not limited to those described and illustrated above.

예를 들어, 반도체 패키지 조립장치(200)를 구성하는 기판 패널 고정 지그(210)와, 커버 패널 장착 지그(215)와, 커버 패널 가압지그(220) 각각의 구조는 도시된 구조로 한정되지 않고 다양하게 변경될 수 있다. 그리고 반도체 패키지 조립장치는 구동부에 의해 자동으로 작동하는 구조를 취할 수 있다.For example, the structure of each of the board panel fixing jig 210, the cover panel mounting jig 215, and the cover panel pressing jig 220 constituting the semiconductor package assembling apparatus 200 is not limited to the illustrated structure And can be variously changed. And the semiconductor package assembling apparatus can take a structure to be automatically operated by the driving unit.

이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려 첨부된 청구범위의 사상 및 범위를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. Those skilled in the art will appreciate that numerous modifications and variations can be made in the present invention without departing from the spirit and scope of the appended claims.

100, 160, 180, 190 : 반도체 패키지 110, 162 : 기판
112 : 칩 114 : 와이어
116, 184, 192 : 커버 117 : 펜스
118 : 루프 윈도우 120 : 캐비티
122 : 접착제 130, 172 : 칩 조립체
132, 174 : 기판 패널 134, 150 : 커버 패널
135 : 격벽 136 : 루프
137 : 수용홈 140, 170 : 반도체 패키지 조립체
152 : 그루브 163 : 펜스 안착부
175 : 격벽 안착부 182 : 결합돌기
185 : 결합홈 193 : 요철부
200 : 반도체 패키지 조립장치 210 : 기판 패널 고정 지그
211 : 안착면 212 : 조립돌기
213 : 기판 패널 지지부 215 : 커버 패널 장착 지그
216 : 커버 패널 가이드부 217, 222 : 손잡이
220 : 커버 패널 가압지그 221 : 가압부재 100, 160, 180, 190: semiconductor package 110, 162: substrate
112: chip 114: wire
116, 184, 192: cover 117: fence
118: Loop window 120: Cavity
122: adhesive 130, 172: chip assembly
132, 174: substrate panel 134, 150: cover panel
135: bulkhead 136: loop
137: receiving groove 140, 170: semiconductor package assembly
152: groove 163: fence seat part
175: septum part 182: engaging projection
185: coupling groove 193: concave /
200: semiconductor package assembling apparatus 210: substrate panel fixing jig
211: seat surface 212: assembly projection
213: board panel supporting portion 215: cover panel mounting jig
216: cover panel guide part 217, 222: handle
220: cover panel pressing jig 221: pressing member

Claims (12)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete (a) 평평한 안착면 및 상기 안착면으로부터 돌출되는 기판 패널 지지부를 갖는 기판 패널 고정 지그와, 커버 패널 가이드부를 갖는 커버 패널 장착 지그와, 가압부재를 갖는 커버 패널 가압지그를 준비하는 단계;
(b) 기판 패널 상에 복수의 칩이 상호 이격되도록 실장된 칩 조립체를 준비하는 단계;
(c) 루프와, 상기 루프의 하측에 상기 복수의 칩에 대응하는 복수의 수용홈을 구획 형성하도록 배치된 격자형 격벽을 갖는 커버 패널을 준비하는 단계;
(d) 상기 기판 패널을 그 단부가 상기 기판 패널 고정 지그의 기판 패널 지지부에 접촉하도록 상기 기판 패널 고정 지그의 안착면에 안착시키는 단계;
(e) 상기 칩 조립체의 기판 패널과 상기 커버 패널의 격벽 중 적어도 어느 하나에 접착제를 도포하는 단계;
(f) 상기 커버 패널 장착 지그의 커버 패널 가이드부를 상기 기판 패널의 상측에 배치하고, 상기 커버 패널의 외곽부를 상기 커버 패널 가이드부에 접촉시켜 상기 커버 패널을 상기 기판 패널의 상면으로 가이드함으로써, 상기 커버 패널의 복수의 수용홈 각각에 상기 칩 조립체의 복수의 칩이 각각 수용되도록 상기 커버 패널을 상기 기판 패널 위에 배치하는 단계;
(g) 상기 커버 패널 가압지그의 가압부재를 상기 커버 패널의 상면에 대고 상기 커버 패널을 상기 기판 패널 측으로 가압함으로써, 상기 칩 조립체와 상기 커버 패널을 상기 접착제를 이용하여 접합하여 반도체 패키지 조립체를 형성하는 단계; 및
(h) 상기 (g) 단계에서 형성된 상기 반도체 패키지 조립체를 상기 복수의 칩 중 적어도 하나의 칩을 각각 포함하는 반도체 패키지들로 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
(a) preparing a substrate panel fixing jig having a flat seating surface and a substrate panel supporting portion projecting from the seating surface, a cover panel mounting jig having a cover panel guiding portion, and a cover panel pressing jig having a pressing member;
(b) preparing a chip assembly mounted on the substrate panel such that a plurality of chips are spaced apart from each other;
(c) preparing a cover panel having a loop and a grid-shaped partition wall arranged below the loop to partition a plurality of receiving grooves corresponding to the plurality of chips;
(d) placing the substrate panel on the seating surface of the substrate panel fixing jig so that the end thereof comes into contact with the substrate panel supporting portion of the substrate panel fixing jig;
(e) applying an adhesive to at least one of a substrate panel of the chip assembly and a partition of the cover panel;
(f) arranging a cover panel guide portion of the cover panel mounting jig on the upper side of the substrate panel, bringing an outer frame portion of the cover panel into contact with the cover panel guide portion, and guiding the cover panel to the upper surface of the substrate panel, Disposing the cover panel on the substrate panel such that each of the plurality of receiving grooves of the cover panel receives a plurality of chips of the chip assembly;
(g) By pressing the pressing member of the cover panel pressing jig against the upper surface of the cover panel and pressing the cover panel toward the substrate panel, the chip assembly and the cover panel are bonded together using the adhesive to form a semiconductor package assembly ; And
(h) cutting the semiconductor package assembly formed in step (g) into semiconductor packages each including at least one chip of the plurality of chips.
제 7 항에 있어서,
상기 기판 패널의 상면과 상기 커버 패널의 격벽의 하면 중 적어도 어느 하나에는 요철부가 구비되고,
상기 (e) 단계에서 상기 접착제가 상기 요철부에 묻도록 상기 칩 조립체와 상기 커버 패널을 접합하는 것을 특징으로 하는 반도체 패키지의 제조방법.
8. The method of claim 7,
Wherein at least one of the upper surface of the substrate panel and the lower surface of the partition wall of the cover panel is provided with a concavo-
Wherein the chip assembly and the cover panel are bonded to each other so that the adhesive is applied to the concavo-convex portion in the step (e).
제 7 항에 있어서,
상기 커버 패널은 상기 복수의 수용홈 각각의 둘레를 따라 그루브가 마련되고,
상기 (h) 단계에서 상기 반도체 패키지 조립체를 상기 그루브를 따라 절단하는 것을 특징으로 하는 반도체 패키지의 제조방법.
8. The method of claim 7,
Wherein the cover panel is provided with a groove along a circumference of each of the plurality of receiving grooves,
And cutting the semiconductor package assembly along the groove in the step (h).
제 7 항에 있어서,
상기 칩 조립체의 기판 패널에는 상기 커버 패널의 격벽의 하단이 안착되도록 상면으로부터 파인 형태의 격벽 안착부가 마련되고,
상기 (f) 단계에서 상기 기판 패널의 격벽 안착부와 상기 커버 패널의 격벽 하단 사이에 상기 접착제가 개재되도록 상기 커버 패널을 상기 기판 패널 위에 배치하는 것을 특징으로 하는 반도체 패키지의 제조방법.
8. The method of claim 7,
The board panel of the chip assembly is provided with a partition seating portion of a fine shape from the upper surface so that the lower end of the partition wall of the cover panel is seated,
Wherein the cover panel is disposed on the substrate panel such that the adhesive is interposed between the seam part of the substrate panel and the bottom of the cover panel in the step (f).
복수의 칩이 상호 이격되도록 실장된 기판 패널이 놓이는 평평한 안착면과, 상기 안착면에 놓이는 상기 기판 패널의 단부와 접하여 상기 기판 패널을 상기 안착면 위에서 움직이지 않도록 지지하기 위해 상기 안착면으로부터 돌출되는 기판 패널 지지부를 갖는 기판 패널 고정 지그;
상기 복수의 칩에 대응하는 복수의 수용홈이 형성된 커버 패널의 외곽부가 접하도록 상기 기판 패널의 상측에 배치되어 상기 커버 패널을 상기 복수의 칩을 덮도록 상기 기판 패널의 상면으로 가이드하는 커버 패널 가이드부를 갖는 커버 패널 장착 지그; 및
상기 기판 패널과 상기 커버 패널을 이들 사이에 개재되는 접착제로 접착시키기 위해 상기 커버 패널의 상면에 접하여 상기 커버 패널을 상기 기판 패널의 상면으로 가압할 수 있는 가압부재를 갖는 커버 패널 가압지그;를 포함하는 것을 특징으로 하는 반도체 패키지 조립장치.
A flat mounting surface on which a plurality of chips are mounted so as to be spaced apart from each other; and a plurality of projecting portions projecting from the seating surface to support the substrate panel so as not to move on the seating surface in contact with the end of the substrate panel, A substrate panel fixing jig having a substrate panel support;
A cover panel guide which is disposed on the upper side of the substrate panel such that an outer portion of a cover panel formed with a plurality of receiving grooves corresponding to the plurality of chips is formed to guide the cover panel to the upper surface of the substrate panel so as to cover the plurality of chips, A cover panel mounting jig having a portion; And
And a cover panel pressing jig having a pressing member capable of pressing the cover panel against the upper surface of the substrate panel in contact with the upper surface of the cover panel to adhere the substrate panel and the cover panel with an adhesive interposed therebetween And the semiconductor package is mounted on the semiconductor package.
제 11 항에 있어서,
상기 기판 패널 고정 지그는 상기 기판 패널이 고정될 수 있도록 상기 기판 패널에 마련되는 삽입홈에 삽입되는 조립돌기를 갖는 것을 특징으로 하는 반도체 패키지 조립장치.12. The method of claim 11,
Wherein the substrate panel fixing jig has an assembly protrusion inserted into an insertion groove provided in the substrate panel so that the substrate panel can be fixed.
KR1020160175944A 2016-12-21 2016-12-21 Method for manufacturing semiconductor package KR101872994B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160175944A KR101872994B1 (en) 2016-12-21 2016-12-21 Method for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160175944A KR101872994B1 (en) 2016-12-21 2016-12-21 Method for manufacturing semiconductor package

Publications (2)

Publication Number Publication Date
KR20180072411A KR20180072411A (en) 2018-06-29
KR101872994B1 true KR101872994B1 (en) 2018-08-02

Family

ID=62781209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160175944A KR101872994B1 (en) 2016-12-21 2016-12-21 Method for manufacturing semiconductor package

Country Status (1)

Country Link
KR (1) KR101872994B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300932B (en) * 2021-12-01 2024-04-26 上海炬佑智能科技有限公司 Chip packaging structure, forming method and electronic equipment
CN116206986B (en) * 2022-12-15 2024-01-30 湖南越摩先进半导体有限公司 Chip packaging method and packaging structure
CN115831776A (en) * 2022-12-15 2023-03-21 湖南越摩先进半导体有限公司 Chip packaging method and packaging structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003125295A (en) * 2001-10-15 2003-04-25 Sanyo Electric Co Ltd Semiconductor device and its manufacturing method
JP2012054516A (en) * 2010-09-03 2012-03-15 Fujifilm Corp Method for manufacturing solid state image pickup device
KR101362398B1 (en) * 2012-07-10 2014-02-13 앰코 테크놀로지 코리아 주식회사 Semiconductor package and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111875A (en) * 1997-10-01 1999-04-23 Fujitsu Ten Ltd Temporarily fixing jig and cap adhering apparatus
KR20010097540A (en) * 2000-04-24 2001-11-08 구자홍 organic eletroluminescence display panel and method for fabricating the same
KR100731801B1 (en) 2005-09-02 2007-06-25 테라셈 주식회사 image sensor semiconductor package and it's manufacture method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003125295A (en) * 2001-10-15 2003-04-25 Sanyo Electric Co Ltd Semiconductor device and its manufacturing method
JP2012054516A (en) * 2010-09-03 2012-03-15 Fujifilm Corp Method for manufacturing solid state image pickup device
KR101362398B1 (en) * 2012-07-10 2014-02-13 앰코 테크놀로지 코리아 주식회사 Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
KR20180072411A (en) 2018-06-29

Similar Documents

Publication Publication Date Title
US8222059B2 (en) Method transparent member, optical device using transparent member and method of manufacturing optical device
EP2284913B1 (en) Manufacturing method of light emitting diode
KR100904152B1 (en) Leadframe having a heat sink supporting part, fabricating method of the light emitting diode package using the same and light emitting diode package fabricated by the method
KR100190981B1 (en) Method of manufacturing one side resin sealing type semiconductor devices
KR101872994B1 (en) Method for manufacturing semiconductor package
US7719585B2 (en) Solid-state imaging device
US7595839B2 (en) Image sensor chip packaging method
US7378748B2 (en) Solid-state imaging device and method for manufacturing the same
JP2006106479A5 (en)
TWI531089B (en) Led package and method for manufacturing the same
TW201803157A (en) Semiconductor device package and a method of manufacturing the same
JP2007206337A (en) Manufacturing method of optical module
JP2007206336A (en) Optical module and manufacturing method thereof
JP2010050406A (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JP2007305736A (en) Manufacturing method of optical module
US8569080B2 (en) Method for packaging light emitting diode
US20050247990A1 (en) Image sensor packages and method of assembling the same
JP2007518275A (en) Method for mounting an optical sensor
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2002314100A (en) Method for manufacturing resin sealed semiconductor device
JP2011187979A (en) Entire substrate with protecting entire member, and method of manufacturing the same
KR101926721B1 (en) Semiconductor package and method for manufacturing the same
KR101509073B1 (en) Light Emitting Diode Package Frame
KR101491258B1 (en) Lead frame manufacturing method
JP2004319591A (en) Semiconductor light emitting device and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right