KR101871274B1 - Solar cell and solar cell panel including the same - Google Patents

Solar cell and solar cell panel including the same Download PDF

Info

Publication number
KR101871274B1
KR101871274B1 KR1020170097540A KR20170097540A KR101871274B1 KR 101871274 B1 KR101871274 B1 KR 101871274B1 KR 1020170097540 A KR1020170097540 A KR 1020170097540A KR 20170097540 A KR20170097540 A KR 20170097540A KR 101871274 B1 KR101871274 B1 KR 101871274B1
Authority
KR
South Korea
Prior art keywords
electrode
line
edge region
edge
finger
Prior art date
Application number
KR1020170097540A
Other languages
Korean (ko)
Other versions
KR20170091571A (en
Inventor
오동해
김진성
황성현
이현호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20170091571A publication Critical patent/KR20170091571A/en
Application granted granted Critical
Publication of KR101871274B1 publication Critical patent/KR101871274B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/0201Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/02013Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising output lead wires elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 실시예에 따른 태양 전지 패널은, 반도체 기판, 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성된 도전형 영역, 그리고 상기 도전형 영역에 연결되는 전극을 포함하는 태양 전지; 및 상기 태양 전지를 다른 태양 전지와 연결하거나 외부 회로에 연결하도록 상기 전극에 전기적으로 연결되는 배선재를 포함한다. 상기 전극이, 상기 반도체 기판의 가장자리에 인접하는 최외각 핑거 라인을 포함하는 복수의 핑거 라인과, 상기 배선재에 연결되는 버스바 라인을 포함한다. 상기 태양 전지가, 상기 복수의 핑거 라인이 각기 위치하며 상기 배선재에 의하여 구획되는 복수의 전극 영역과, 상기 반도체 기판의 일측 가장자리에 인접하며 상기 인접한 두 개의 전극 영역 사이를 포함하는 일단 에지 영역과, 상기 반도체 기판의 타측 가장자리에 인접하며 상기 복수의 전극 영역 중 인접한 두 개의 전극 영역 사이를 포함하는 타단 에지 영역을 포함한다. 상기 일단 에지 영역 및 상기 타단 에지 영역은 각기 상기 복수의 전극 영역 내에서의 상기 복수의 핑거 라인과 다른 형상을 가지며 상기 복수의 핑거 라인보다 낮은 밀도를 가지는 전극부가 배치된다. 상기 일단 에지 영역 및 상기 타단 에지 영역의 상기 전극부가 각기 상기 최외각 핑거 라인과 동일 선상 또는 이보다 외측에 위치한다.A solar cell panel according to an embodiment of the present invention includes a semiconductor substrate, a solar cell including a conductive region formed on the semiconductor substrate or on the semiconductor substrate, and an electrode connected to the conductive region; And a wiring material electrically connected to the electrode to connect the solar cell to another solar cell or to an external circuit. The electrode includes a plurality of finger lines including an outermost finger line adjacent to an edge of the semiconductor substrate, and a bus bar line connected to the wiring material. Wherein the solar cell comprises a plurality of electrode regions in which the plurality of finger lines are located and partitioned by the wiring material, one edge region adjacent to one side edge of the semiconductor substrate and including between the adjacent two electrode regions, And another edge region adjacent to the other edge of the semiconductor substrate and including between two adjacent electrode regions of the plurality of electrode regions. Wherein the one edge region and the other edge region are arranged in an electrode portion having a shape different from that of the plurality of finger lines in the plurality of electrode regions and having a density lower than that of the plurality of finger lines. And the electrode portions of the one-edge region and the other-end edge region are located on the same line or on the outer side of the outermost finger line.

Figure R1020170097540
Figure R1020170097540

Description

태양 전지 및 이를 포함하는 태양 전지 패널{SOLAR CELL AND SOLAR CELL PANEL INCLUDING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a solar cell,

본 발명은 태양 전지 및 이를 포함하는 태양 전지 패널에 관한 것으로서, 배선재에 의하여 연결되는 태양 전지 및 이를 포함하는 태양 전지 패널에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell and a solar cell panel including the same, and more particularly, to a solar cell connected by a wiring material and a solar cell panel including the solar cell.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다. With the recent depletion of existing energy sources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells are attracting attention as a next-generation battery that converts solar energy into electric energy.

이러한 태양 전지는 복수 개가 리본에 의하여 직렬 또는 병렬로 연결되고, 복수의 태양 전지를 보호하기 위한 패키징(packaging) 공정에 의하여 태양 전지 패널의 형태로 제조된다. 태양 전지 패널은 다양한 환경에서 장기간 동안 발전을 하여야 하므로 장기간 신뢰성이 크게 요구된다. 이때, 종래에는 복수의 태양 전지를 리본으로 연결하게 된다. A plurality of such solar cells are connected in series or in parallel by a ribbon, and are manufactured in the form of a solar cell panel by a packaging process for protecting a plurality of solar cells. Solar panels require long-term reliability because they must be developed for a long time in various environments. At this time, conventionally, a plurality of solar cells are connected by a ribbon.

그런데, 1.5mm 정도의 큰 폭을 가지는 리본을 사용하여 태양 전지를 연결하게 되면, 리본의 큰 폭에 의하여 광 손실 등이 발생할 수 있으므로 태양 전지에 배치되는 리본의 개수를 줄여야 한다. 그리고 리본의 부착 강도가 우수하지 않거나 리본에 의하여 태양 전지의 휘는 정도가 커질 수 있다. 이에 의하여 태양 전지 패널의 출력을 향상하는 데 한계가 있고, 리본이 떨어지거나 태양 전지가 손상되어 태양 전지 패널의 신뢰성이 저하될 수 있다. However, if a solar cell is connected using a ribbon having a large width of about 1.5 mm, since the large width of the ribbon may cause light loss, it is necessary to reduce the number of ribbons disposed in the solar cell. And the adhesion strength of the ribbon may not be excellent, or the degree of bending of the solar cell may be increased by the ribbon. Thereby, there is a limit in improving the output of the solar cell panel, and the reliability of the solar cell panel may be deteriorated because the ribbon is dropped or the solar cell is damaged.

이를 방지하기 위하여 전극 구조를 개선하면 태양 전지의 효율이 저하되어 태양 전지 패널의 출력이 저하될 수 있다.If the electrode structure is improved to prevent this, the efficiency of the solar cell may be lowered and the output of the solar cell panel may be lowered.

본 발명은 태양 전지 패널의 출력 및 신뢰성을 향상할 수 있는 태양 전지 및 이를 포함하는 태양 전지 패널을 제공하고자 한다. The present invention provides a solar cell capable of improving the output and reliability of the solar cell panel and a solar cell panel including the solar cell.

본 발명의 실시예에 따른 태양 전지 패널은, 반도체 기판, 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성된 도전형 영역, 그리고 상기 도전형 영역에 연결되는 전극을 포함하는 태양 전지; 및 상기 태양 전지를 다른 태양 전지와 연결하거나 외부 회로에 연결하도록 상기 전극에 전기적으로 연결되는 배선재를 포함한다. 상기 전극이, 제1 방향으로 나란히 형성되며 상기 반도체 기판의 가장자리에 인접하는 최외각 핑거 라인을 포함하는 복수의 핑거 라인과, 상기 제1 방향과 교차하는 제2 방향으로 형성되고 상기 배선재에 전기적으로 연결되는 버스바 라인을 포함한다. 상기 반도체 기판의 일측 가장자리에 인접하는 상기 버스바 라인의 일단부에 일단 에지 영역이 위치하고, 상기 반도체 기판의 타측 가장자리에 인접하는 상기 버스바 라인의 타단부에 타단 에지 영역이 위치한다. 상기 일단 에지 영역 및 상기 타단 에지 영역 각각에서 상기 버스바 라인은, 내부에 개구부를 구비하면서 최외각 단부가 상기 최외각 핑거 라인과 동일 선상 또는 이보다 외측에 위치하는 전극부를 구비한다.A solar cell panel according to an embodiment of the present invention includes a semiconductor substrate, a solar cell including a conductive region formed on the semiconductor substrate or on the semiconductor substrate, and an electrode connected to the conductive region; And a wiring material electrically connected to the electrode to connect the solar cell to another solar cell or to an external circuit. A plurality of finger lines formed in parallel in the first direction and including an outermost finger line adjacent to an edge of the semiconductor substrate; and a plurality of finger lines formed in a second direction intersecting the first direction, And a bus bar line to be connected. One edge region is located at one end of the bus bar line adjacent to one side edge of the semiconductor substrate and the other edge region is located at the other edge of the bus bar line adjacent to the other edge side of the semiconductor substrate. The bus bar line in each of the one-edge region and the other-end edge region includes an electrode portion having an opening in its interior and an outermost end portion thereof located on the same line or outward as the outermost finger line.

본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성된 도전형 영역; 및 상기 도전형 영역에 연결되는 전극을 포함한다. 상기 전극이, 제1 방향으로 나란히 형성되며 상기 반도체 기판의 가장자리에 인접하는 최외각 핑거 라인을 포함하는 복수의 핑거 라인과, 상기 제1 방향과 교차하는 제2 방향으로 형성되고 상기 배선재에 전기적으로 연결되는 버스바 라인을 포함한다. 상기 반도체 기판의 일측 가장자리에 인접하는 상기 버스바 라인의 일단부에 일단 에지 영역이 위치하고, 상기 반도체 기판의 타측 가장자리에 인접하는 상기 버스바 라인의 타단부에 타단 에지 영역이 위치한다. 상기 일단 에지 영역 및 상기 타단 에지 영역 각각에서 상기 버스바 라인은, 내부에 개구부를 구비하면서 최외각 단부가 상기 최외각 핑거 라인과 동일 선상 또는 이보다 외측에 위치하는 전극부를 구비한다.A solar cell according to an embodiment of the present invention includes: a semiconductor substrate; A conductive type region formed on the semiconductor substrate or on the semiconductor substrate; And an electrode connected to the conductive region. A plurality of finger lines formed in parallel in the first direction and including an outermost finger line adjacent to an edge of the semiconductor substrate; and a plurality of finger lines formed in a second direction intersecting the first direction, And a bus bar line to be connected. One edge region is located at one end of the bus bar line adjacent to one side edge of the semiconductor substrate and the other edge region is located at the other edge of the bus bar line adjacent to the other edge side of the semiconductor substrate. The bus bar line in each of the one-edge region and the other-end edge region includes an electrode portion having an opening in its interior and an outermost end portion thereof located on the same line or outward as the outermost finger line.

본 실시예에 따르면, 와이어 형태의 배선재를 사용하여 난반사 등에 의하여 광 손실을 최소화할 수 있고 배선재의 피치를 줄여 캐리어의 이동 경로를 줄일 수 있다. 이에 의하여 태양 전지의 효율 및 태양 전지 패널의 출력을 향상할 수 있다. 이때, 배선재의 폭에 따라 제1 전극의 에지 거리를 한정하여 와이어 형태를 가지는 배선재와 제1 전극의 부착력을 향상할 수 있다. 이에 따라 배선재가 제1 전극으로부터 분리될 때 발생할 수 있는 태양 전지의 손상 등을 방지하여, 태양 전지가 우수한 전기적 특성을 가지고 우수한 신뢰성을 가질 수 있다. 그리고 배선재의 폭에 따라 배선재의 개수를 한정하여 태양 전지 패널의 출력을 최대화할 수 있다. According to this embodiment, the optical loss can be minimized by diffused reflection or the like by using the wire-shaped wiring material, and the pitch of the wiring material can be reduced, thereby reducing the movement path of the carrier. Thus, the efficiency of the solar cell and the output of the solar cell panel can be improved. At this time, the edge distance of the first electrode is limited according to the width of the wiring material, so that the adhesion between the wiring material having the wire form and the first electrode can be improved. Accordingly, damage to the solar cell, which may occur when the wiring material is separated from the first electrode, can be prevented, and the solar cell can have excellent electrical characteristics and excellent reliability. Further, the number of the wiring materials can be limited according to the width of the wiring material, and the output of the solar cell panel can be maximized.

또한, 본 실시예에서는 일단 에지 영역 및 타단 에지 영역에서 전극부가 최외각 핑거 라인과 동일 선상 또는 이보다 외측에 위치하여 배선재와의 연결 구조를 안정적으로 형성할 수 있다. 그리고 전극부을 통하여 일단 에지 영역 및 타단 에지 영역에 인접한 전극 영역의 부분에서 생성된 전류를 배선재로 효과적으로 전달할 수 있다. 이에 의하여 일단 에지 영역 및 타단 에지 영역에 인접한 부분에 위치한 전극 영역의 부분에서 생성된 전류가 전극부에 의하여 배선재로 효과적으로 전달될 수 있다. 이에 의하여 배선재의 접착력 또는 결합력을 향상하기 위하여 일단 에지 영역 및 타단 에지 영역을 구비한 경우에도 이에 의하여 발생할 수 있는 효율 저하 등을 방지할 수 있다. 이에 의하여 태양 전지의 효율을 향상하고 태양 전지 패널의 출력을 향상할 수 있다. Also, in this embodiment, the electrode part is located on the same line or outward as the outermost finger line in the edge area and the edge area at the other end, so that the connection structure with the wiring material can be stably formed. The current generated in the one edge region and the electrode region adjacent to the other edge region through the electrode portion can be effectively transferred to the wiring material. As a result, the current generated in the portion of the electrode region located at one edge region and the edge region adjacent to the other edge region can be effectively transferred to the wiring member by the electrode portion. Thus, in order to improve the adhesive force or bonding force of the wiring material, it is possible to prevent a reduction in the efficiency that may be caused by the edge region and the edge region. Thus, the efficiency of the solar cell can be improved and the output of the solar cell panel can be improved.

또한, 일단 에지 영역에 위치한 전극부와 타단 에지 영역에 위치한 전극부의 형상을 다르게 하여 배선재의 연결 구조를 안정적으로 형성하면서도 전극 구조를 단순화할 수 있다. In addition, the shape of the electrodes located at one edge region and the electrode regions positioned at the other edge region may be different from each other to simplify the electrode structure while stably forming the connection structure of the wiring material.

도 1은 본 발명의 실시예에 따른 태양 전지 패널을 도시한 사시도이다.
도 2는 도 1의 II-II 선을 따라 잘라서 본 단면도이다.
도 3은 도 1의 태양 전지 패널에 포함되는 태양 전지의 일 예를 도시한 부분 단면도이다.
도 4는 도 1의 태양 전지 패널에 포함되는 태양 전지의 다른 예를 도시한 부분 단면도이다.
도 5는 도 1의 태양 전지 패널에서 배선재에 의하여 연결되는 제1 태양 전지와 제2 태양 전지를 개략적으로 도시한 사시도이다.
도 6은 도 1에 도시한 태양 전지의 전극에 부착되기 전의 배선재를 도시한 사시도 및 단면도이다.
도 7은 도 1에 도시한 태양 전지의 전극의 패드부에 부착된 배선재를 도시한 단면도이다.
도 8은 도 5의 A 부분의 개략적인 단면도이다.
도 9는 도 1의 태양 전지 패널에 포함된 태양 전지와 이에 연결된 리본을 도시한 평면도이다.
도 10은 서로 다른 폭을 가지는 배선재를 부착한 태양 전지의 단면을 촬영한 사진이다.
도 11은 배선재의 폭과 에지 거리를 변화시키면서 전극의 단부에서 배선재의 부착력을 측정한 결과를 도시한 그래프이다.
도 12는 배선재의 폭과 개수를 다르게 하면서 측정된 태양 전지 패널의 출력을 표시한 도면이다.
도 13은 본 발명의 다른 실시예에 따른 태양 전지 패널의 부분 전면 평면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 태양 전지 패널의 부분 전면 평면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 태양 전지 패널의 부분 전면 평면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 태양 전지 패널의 부분 전면 평면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 태양 전지 패널의 부분 전면 평면도이다.
도 18은 본 발명의 또 다른 실시예에 따른 태양 전지 패널의 부분 전면 평면도이다.
도 19는 본 발명의 또 다른 실시예에 따른 태양 전지 패널의 부분 전면 평면도이다.
도 20은 실험 장치를 이용하여 태양 전지 패널에 부착된 배선재를 잡아 당기면서 부착력을 측정하여 그 결과를 도시한 그래프이다.
1 is a perspective view illustrating a solar cell panel according to an embodiment of the present invention.
2 is a cross-sectional view taken along the line II-II in FIG.
3 is a partial cross-sectional view illustrating an example of a solar cell included in the solar cell panel of FIG.
4 is a partial cross-sectional view showing another example of a solar cell included in the solar cell panel of FIG.
FIG. 5 is a perspective view schematically showing a first solar cell and a second solar cell connected by a wiring material in the solar cell panel of FIG. 1;
6 is a perspective view and a cross-sectional view showing a wiring material before being attached to the electrode of the solar cell shown in Fig.
7 is a cross-sectional view showing a wiring member attached to the pad portion of the electrode of the solar cell shown in Fig.
8 is a schematic cross-sectional view of part A of Fig.
FIG. 9 is a plan view showing a solar cell included in the solar cell panel of FIG. 1 and a ribbon connected to the solar cell.
10 is a photograph of a cross section of a solar cell to which wiring materials having different widths are attached.
11 is a graph showing the results of measuring the adhesion of the wiring material at the end of the electrode while varying the width and edge distance of the wiring material.
12 is a graph showing the output of the solar cell panel measured while changing the width and the number of wiring materials.
13 is a partial front plan view of a solar cell panel according to another embodiment of the present invention.
14 is a partial front plan view of a solar cell panel according to another embodiment of the present invention.
15 is a partial front plan view of a solar cell panel according to another embodiment of the present invention.
16 is a partial front plan view of a solar cell panel according to another embodiment of the present invention.
17 is a partial front plan view of a solar cell panel according to another embodiment of the present invention.
18 is a partial front plan view of a solar cell panel according to another embodiment of the present invention.
19 is a partial front plan view of a solar cell panel according to another embodiment of the present invention.
20 is a graph showing the results of measurement of adhesion force while pulling a wiring material attached to a solar cell panel using an experimental apparatus.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, it is needless to say that the present invention is not limited to these embodiments and can be modified into various forms.

도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다. In the drawings, the same reference numerals are used for the same or similar parts throughout the specification. In the drawings, the thickness, the width, and the like are enlarged or reduced in order to make the description more clear, and the thickness, width, etc. of the present invention are not limited to those shown in the drawings.

그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다. Wherever certain parts of the specification are referred to as "comprising ", the description does not exclude other parts and may include other parts, unless specifically stated otherwise. Also, when a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it also includes the case where another portion is located in the middle as well as the other portion. When a portion of a layer, film, region, plate, or the like is referred to as being "directly on" another portion, it means that no other portion is located in the middle.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이를 포함하는 태양 전지 패널을 상세하게 설명한다. Hereinafter, a solar cell and a solar cell panel including the solar cell according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 태양 전지 패널을 도시한 사시도이고, 도 2는 도 1의 II-II 선을 따라 잘라서 본 단면도이다. FIG. 1 is a perspective view showing a solar cell panel according to an embodiment of the present invention, and FIG. 2 is a sectional view cut along a line II-II in FIG.

도 1 및 도 2를 참조하면, 본 실시예에 따른 태양 전지 패널(100)은 복수의 태양 전지(150)와, 복수의 태양 전지(150)를 전기적으로 연결하는 배선재(142)를 포함한다. 그리고 태양 전지 패널(100)은 복수의 태양 전지(150)와 이를 연결하는 배선재(142)를 둘러싸서 밀봉하는 밀봉재(130)와, 밀봉재(130) 위에서 태양 전지(150)의 전면에 위치하는 전면 기판(110)과, 밀봉재(130) 위에서 태양 전지(150)의 후면에 위치하는 후면 기판(200)을 포함한다. 이를 좀더 상세하게 설명한다. 1 and 2, the solar cell panel 100 according to the present embodiment includes a plurality of solar cells 150 and a wiring material 142 for electrically connecting the plurality of solar cells 150. The solar cell panel 100 includes a sealing member 130 that surrounds and seals a plurality of solar cells 150 and a wiring member 142 that connects the solar cells 150 and a front surface 130 that is positioned on the front surface of the solar cell 150 on the sealing member 130. [ And a rear substrate 200 positioned on the rear surface of the solar cell 150 on the sealing material 130. The rear substrate 200 includes a substrate 110, This will be explained in more detail.

먼저, 태양 전지(150)는, 태양 전지를 전기 에너지로 변환하는 광전 변환부와, 광전 변환부에 전기적으로 연결되어 전류를 수집하여 전달하는 전극을 포함할 수 있다. 그리고 복수 개의 태양 전지(150)는 배선재(142)에 의하여 전기적으로 직렬, 병렬 또는 직병렬로 연결될 수 있다. 구체적으로, 배선재(142)는 복수 개의 태양 전지(150) 중에서 이웃한 두 개의 태양 전지(150)를 전기적으로 연결한다. First, the solar cell 150 may include a photoelectric conversion unit that converts the solar cell into electric energy, and an electrode that is electrically connected to the photoelectric conversion unit and collects and transfers a current. The plurality of solar cells 150 may be electrically connected in series, parallel, or series-parallel by the wiring member 142. Specifically, the wiring material 142 electrically connects two neighboring solar cells 150 among the plurality of solar cells 150.

그리고 버스 리본(145)은 배선재(142)에 의하여 연결되어 하나의 열(列)을 형성하는 태양 전지(150)(즉, 태양 전지 스트링)의 배선재(142)의 양끝단을 교대로 연결한다. 버스 리본(145)은 태양 전지 스트링의 단부에서 이와 교차하는 방향으로 배치될 수 있다. 이러한 버스 리본(145)은, 서로 인접하는 태양 전지 스트링들을 연결하거나, 태양 전지 스트링 또는 태양 전지 스트링들을 전류의 역류를 방지하는 정션 박스(미도시)에 연결할 수 있다. 버스 리본(145)의 물질, 형상, 연결 구조 등은 다양하게 변형될 수 있고, 본 발명이 이에 한정되는 것은 아니다. The bus ribbons 145 are connected by the wiring members 142 to connect both ends of the wiring material 142 of the solar cell 150 (that is, the solar cell string) forming one row alternately. The bus ribbon 145 may be disposed at an end of the solar cell string and in a direction intersecting the end. These bus ribbons 145 may connect solar cell strings adjacent to each other, or may connect solar cell strings or solar cell strings to a junction box (not shown) that prevents current flow backward. The material, shape, connection structure, etc. of the bus ribbon 145 can be variously modified, and the present invention is not limited thereto.

밀봉재(130)는, 태양 전지(150)의 전면에 위치하는 제1 밀봉재(131)와, 태양 전지(150)의 후면에 위치하는 제2 밀봉재(132)를 포함할 수 있다. 제1 밀봉재(131)와 제2 밀봉재(132)는 태양 전지(150)에 악영향을 미칠 수 있는 수분이나 산소를 차단하며, 태양 전지 패널(100)의 각 요소들이 화학적으로 결합할 수 있도록 한다. 후면 기판(200), 제2 밀봉재(132), 태양 전지(150), 제1 밀봉재(131), 전면 기판(110)을 차례로 위치시킨 상태에서 열 및/또는 압력 등을 가하는 라미네이션 공정에 의하여 태양 전지 패널(100)을 일체화할 수 있다. The sealing material 130 may include a first sealing material 131 positioned on the front surface of the solar cell 150 and a second sealing material 132 positioned on the rear surface of the solar cell 150. The first sealant 131 and the second sealant 132 block water or oxygen which may adversely affect the solar cell 150 and allow the respective elements of the solar cell panel 100 to chemically bond. By a lamination process of applying heat and / or pressure while the rear substrate 200, the second sealing material 132, the solar cell 150, the first sealing material 131, and the front substrate 110 are sequentially positioned, The battery panel 100 can be integrated.

이러한 제1 밀봉재(131)와 제2 밀봉재(132)는 에틸렌초산비닐 공중합체 수지(EVA), 폴리비닐부티랄, 규소 수지, 에스테르계 수지, 올레핀계 수지 등이 사용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 및 제2 밀봉재(131, 132)는 그 외 다양한 물질을 이용하여 라미네이션 이외의 다른 방법에 의하여 형성될 수 있다. 이때, 제1 및 제2 밀봉재(131, 132)는 광 투과성을 가져 후면 기판(200)을 통하여 입사되는 광 또는 후면 기판(200)에서 반사되는 광 등이 태양 전지(150)에 도달할 수 있도록 한다. The first sealing material 131 and the second sealing material 132 may be made of ethylene vinyl acetate copolymer resin (EVA), polyvinyl butyral, silicon resin, ester resin, olefin resin, or the like. However, the present invention is not limited thereto. Accordingly, the first and second sealing materials 131 and 132 may be formed by a method other than lamination using various other materials. The first and second sealing materials 131 and 132 are optically transparent so that light incident through the rear substrate 200 or light reflected from the rear substrate 200 can reach the solar cell 150 do.

전면 기판(110)은 제1 밀봉재(131) 상에 위치하여 태양 전지 패널(100)의 전면을 구성한다. 전면 기판(110)은 외부의 충격 등으로부터 태양 전지(150)를 보호할 수 있는 강도와 태양광 등의 광을 투과할 수 있는 광 투과성을 가지는 물질로 구성될 수 있다. 일 예로, 전면 기판(110)은 유리 기판 등으로 구성될 수 있다. 이때, 강도를 향상할 수 있도록 전면 기판(110)이 강화 유리 기판으로 구성될 수도 있고, 그 외의 다양한 특성을 향상할 수 있는 다양한 물질을 추가적으로 포함하는 등과 같이 다양한 변형이 가능하다. 또는, 전면 기판(110)이 수지 등으로 구성되는 시트 또는 필름일 수도 있다. 즉, 본 발명이 전면 기판(110)의 물질에 한정되는 것은 아니며, 전면 기판(110)이 다양한 물질로 구성될 수 있다.The front substrate 110 is positioned on the first sealing material 131 to constitute the front surface of the solar cell panel 100. The front substrate 110 may be made of a material having a strength capable of protecting the solar cell 150 from an external impact or the like and a material having optical transparency capable of transmitting light such as sunlight. For example, the front substrate 110 may be formed of a glass substrate or the like. At this time, the front substrate 110 may be formed of a tempered glass substrate so as to improve the strength, or various other materials may be added to improve various other characteristics. Alternatively, the front substrate 110 may be a sheet or a film made of resin or the like. That is, the present invention is not limited to the material of the front substrate 110, and the front substrate 110 may be formed of various materials.

후면 기판(200)은 제2 밀봉재(132) 상에 위치하여 태양 전지(150)의 후면에서 태양 전지(150)를 보호하는 층으로서, 방수, 절연 및 자외선 차단 기능을 할 수 있다. The rear substrate 200 is positioned on the second sealing member 132 and protects the solar cell 150 from the rear surface of the solar cell 150. The rear substrate 200 may function as a waterproof, insulating, and ultraviolet shielding function.

후면 기판(200)은 외부의 충격 등으로부터 태양 전지(150)를 보호할 수 있는 강도를 가질 수 있으며, 원하는 태양 전지 패널(100)의 구조에 따라 광을 투과하거나 반사하는 특성을 가질 수 있다. 일 예로, 후면 기판(200)을 통하여 광이 입사되도록 하는 구조에서는 후면 기판(200)이 투광성 물질을 가질 수 있고, 후면 기판(200)을 통하여 광이 반사되도록 하는 구조에서는 후면 기판(200)이 비투광성 물질 또는 반사 물질 등으로 구성될 수 있다. 일 예로, 후면 기판(200)는 유리와 같은 기판 형태로 구성될 수도 있고, 필름 또는 시트 등의 형태로 구성될 수 있다. 예를 들어, 후면 기판(200)이 TPT(Tedlar/PET/Tedlar) 타입이거나, 폴리에틸렌테레프탈레이트(PET)의 적어도 일면에 형성된 폴리불화비닐리덴(poly vinylidene fluoride, PVDF) 수지 등으로 구성될 수 있다. 폴리불화비닐리덴은 (CH2CF2)n의 구조를 지닌 고분자로서, 더블(Double)불소분자 구조를 가지기 때문에, 기계적 성질, 내후성, 내자외선성이 우수하다. 본 발명이 후면 기판(200)의 물질 등에 한정되는 것은 아니다.The rear substrate 200 may have a strength to protect the solar cell 150 from an external impact or the like and may have a property of transmitting or reflecting light according to a desired structure of the solar cell panel 100. For example, in the structure in which light is incident through the rear substrate 200, the rear substrate 200 may have a light-transmitting material and the light may be reflected through the rear substrate 200, Non-transmissive material or reflective material. For example, the rear substrate 200 may be formed of a substrate such as glass or a film or a sheet. For example, the rear substrate 200 may be a TPD (Tedlar / PET / Tedlar) type or a polyvinylidene fluoride (PVDF) resin formed on at least one side of a polyethylene terephthalate (PET) . Poly (vinylidene fluoride) is a polymer having a structure of (CH 2 CF 2 ) n and has a double fluorine molecular structure, and therefore has excellent mechanical properties, weather resistance, and ultraviolet ray resistance. The present invention is not limited to the material of the rear substrate 200 and the like.

도 3을 참조하여 본 발명의 실시예에 따른 태양 전지 패널에 포함되는 태양 전지의 일 예를 좀더 상세하게 설명한다. An example of a solar cell included in a solar cell panel according to an embodiment of the present invention will be described in detail with reference to FIG.

도 3은 도 1의 태양 전지 패널에 포함되는 태양 전지의 일 예를 도시한 부분 단면도이다. 3 is a partial cross-sectional view illustrating an example of a solar cell included in the solar cell panel of FIG.

도 3을 참조하면, 본 실시예에 따른 태양 전지(150)는, 베이스 영역(10)을 포함하는 반도체 기판(160)과, 반도체 기판(160)에 또는 반도체 기판(160) 위에 형성되는 도전형 영역(20, 30)과, 도전형 영역(20, 30)에 연결되는 전극(42, 44)을 포함한다. 여기서, 도전형 영역(20, 30)은 제1 도전형을 가지는 제1 도전형 영역(20)과 제2 도전형을 가지는 제2 도전형 영역(30)을 포함할 수 있고, 전극(42, 44)은 제1 도전형 영역(20)에 연결되는 제1 전극(42)과 제2 도전형 영역(30)에 연결되는 제2 전극(44)을 포함할 수 있다. 그리고 태양 전지(150)는 제1 패시베이션막(22), 반사 방지막(24), 제2 패시베이션막(32) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.3, a solar cell 150 according to the present embodiment includes a semiconductor substrate 160 including a base region 10, a conductive layer 160 formed on the semiconductor substrate 160 or on the semiconductor substrate 160, Regions 20 and 30, and electrodes 42 and 44 connected to the conductive regions 20 and 30. [ The conductive regions 20 and 30 may include a first conductive type region 20 having a first conductivity type and a second conductive type region 30 having a second conductive type. 44 may include a first electrode 42 connected to the first conductivity type region 20 and a second electrode 44 connected to the second conductivity type region 30. The solar cell 150 may further include a first passivation film 22, an antireflection film 24, a second passivation film 32, and the like. This will be explained in more detail.

반도체 기판(160)은 결정질 반도체로 구성될 수 있다. 일 예로, 반도체 기판(160)은 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 반도체 기판(160)은 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 반도체 기판(160)이 단결정 반도체(예를 들어, 단결정 실리콘)로 구성되면, 태양 전지(150)가 결정성이 높아 결함이 적은 결정질 반도체로 구성되는 반도체 기판(160)을 기반으로 하게 된다. 이에 따라 태양 전지(150)가 우수한 전기적 특성을 가질 수 있다. The semiconductor substrate 160 may be formed of a crystalline semiconductor. In one example, the semiconductor substrate 160 may be composed of a single crystal or polycrystalline semiconductor (e.g., single crystal or polycrystalline silicon). In particular, the semiconductor substrate 160 may be composed of a single crystal semiconductor (for example, a single crystal semiconductor wafer, more specifically, a single crystal silicon wafer). When the semiconductor substrate 160 is made of a single crystal semiconductor (for example, single crystal silicon), the solar cell 150 is based on the semiconductor substrate 160 formed of a crystalline semiconductor having a high crystallinity . Accordingly, the solar cell 150 can have excellent electrical characteristics.

반도체 기판(160)의 전면 및/또는 후면은 텍스쳐링(texturing)되어 요철을 가질 수 있다. 요철은, 일 예로, 외면이 반도체 기판(160)의 (111)면으로 구성되며 불규칙한 크기를 가지는 피라미드 형상을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(160)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(160)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 베이스 영역(10)과 제1 도전형 영역(20)에 의하여 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(160)의 전면 및 후면에 텍스쳐링에 의한 요철이 형성되지 않는 것도 가능하다. The front surface and / or the rear surface of the semiconductor substrate 160 may be textured to have irregularities. The irregularities may be, for example, a pyramid shape having an irregular size, whose outer surface is composed of the (111) surface of the semiconductor substrate 160. When the surface roughness of the semiconductor substrate 160 is increased by forming concavities and convexities on the front surface of the semiconductor substrate 160 by such texturing, the reflectance of light incident through the front surface of the semiconductor substrate 160 can be reduced. Accordingly, the amount of light reaching the pn junction formed by the base region 10 and the first conductivity type region 20 can be increased, so that the optical loss can be minimized. However, the present invention is not limited thereto, and it is also possible that the irregularities due to texturing are not formed on the front surface and the rear surface of the semiconductor substrate 160.

반도체 기판(160)은 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제2 도전형을 가지는 베이스 영역(10)을 포함할 수 있다. 일 예로, 베이스 영역(10)은 제1 도전형 영역(20)보다 반도체 기판(160)의 전면으로부터 좀더 멀리, 또는 후면에 좀더 가까이 위치할 수 있다. 그리고 베이스 영역(10)은 제2 도전형 영역(30)보다 반도체 기판(160)의 전면에 좀더 가까이, 후면으로부터 좀더 멀리 위치할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10)의 위치가 달라질 수 있음은 물론이다. The semiconductor substrate 160 may include a base region 10 having a second conductivity type including a second conductivity type dopant at a relatively low doping concentration. For example, the base region 10 may be located farther from the front surface of the semiconductor substrate 160 than the first conductivity type region 20, or closer to the rear surface. And the base region 10 may be closer to the front of the semiconductor substrate 160 than the second conductivity type region 30 and further away from the backside. However, the present invention is not limited thereto, and it goes without saying that the position of the base region 10 can be changed.

여기서, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. Here, the base region 10 may be formed of a crystalline semiconductor containing a second conductive dopant. In one example, the base region 10 may be composed of a single crystal or a polycrystalline semiconductor (for example, single crystal or polycrystalline silicon) including a second conductive type dopant. In particular, the base region 10 may be comprised of a single crystal semiconductor (e.g., a single crystal semiconductor wafer, more specifically a single crystal silicon wafer) comprising a second conductive dopant.

제2 도전형은 n형 또는 p형일 수 있다. 베이스 영역(10)이 n형을 가지는 경우에는 베이스 영역(10)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 베이스 영역(10)이 p형을 가지는 경우에는 베이스 영역(10)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. The second conductivity type may be n-type or p-type. When the base region 10 has an n type, the base region 10 is formed of a single crystal or polycrystalline semiconductor doped with a Group 5 element (P), arsenic (As), bismuth (Bi), antimony (Sb) Lt; / RTI > When the base region 10 has a p-type, the base region 10 is formed of a single crystal or polycrystalline semiconductor doped with boron (B), aluminum (Al), gallium (Ga) Lt; / RTI >

그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10) 및 제2 도전형 도펀트가 다양한 물질로 구성될 수 있다. However, the present invention is not limited thereto, and the base region 10 and the second conductive dopant may be composed of various materials.

일 예로, 베이스 영역(10)은 n형일 수 있다. 그러면, 베이스 영역(10)과 pn 접합을 이루는 제1 도전형 영역(20)이 p형을 가지게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(160)의 후면 쪽으로 이동하여 제2 전극(44)에 의하여 수집되고, 정공이 반도체 기판(160)의 전면 쪽으로 이동하여 제1 전극(42)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그러면, 전자보다 이동 속도가 느린 정공이 반도체 기판(160)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10) 및 제2 도전형 영역(30)이 p형을 가지고 제1 도전형 영역(20)이 n형을 가지는 것도 가능하다. As an example, the base region 10 may be n-type. Then, the first conductivity type region 20 forming the pn junction with the base region 10 has p-type conductivity. When the pn junction is irradiated with light, electrons generated by the photoelectric effect move toward the rear surface of the semiconductor substrate 160 and are collected by the second electrode 44, and the holes move toward the front surface of the semiconductor substrate 160, 1 electrode 42. In this case, Thereby, electric energy is generated. Then, holes having a slower moving speed than electrons may move to the front surface of the semiconductor substrate 160 rather than the rear surface thereof, thereby improving the conversion efficiency. However, the present invention is not limited thereto, and it is also possible that the base region 10 and the second conductivity type region 30 have a p-type and the first conductivity type region 20 has an n-type.

반도체 기판(160)의 전면 쪽에는 베이스 영역(10)과 반대되는 제1 도전형을 가지는 제1 도전형 영역(20)이 형성될 수 있다. 제1 도전형 영역(20)은 베이스 영역(10)과 pn 접합을 형성하여 광전 변환에 의하여 캐리어를 생성하는 에미터 영역을 구성한다. A first conductive type region 20 having a first conductivity type opposite to the base region 10 may be formed on the front side of the semiconductor substrate 160. The first conductive type region 20 forms a pn junction with the base region 10 to form an emitter region for generating carriers by photoelectric conversion.

본 실시예에서는 제1 도전형 영역(20)이 반도체 기판(160)의 일부를 구성하는 도핑 영역으로 구성될 수 있다. 이에 의하여 제1 도전형 영역(20)이 제1 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 제1 도전형 영역(20)이 제1 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 제1 도전형 영역(20)은 제1 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 제1 도전형 영역(20)이 반도체 기판(160)의 일부를 구성하면 베이스 영역(10)과 제1 도전형 영역(20)의 접합 특성을 향상할 수 있다. In this embodiment, the first conductivity type region 20 may be a doped region constituting a part of the semiconductor substrate 160. Accordingly, the first conductive type region 20 may be formed of a crystalline semiconductor including the first conductive type dopant. In one example, the first conductive type region 20 may be composed of a single crystal or a polycrystalline semiconductor (for example, single crystal or polycrystalline silicon) including the first conductive type dopant. In particular, the first conductivity type region 20 may be composed of a single crystal semiconductor (for example, a single crystal semiconductor wafer, more specifically, a single crystal silicon wafer) including a first conductive type dopant. When the first conductive type region 20 is formed as a part of the semiconductor substrate 160, the junction characteristics between the base region 10 and the first conductive type region 20 can be improved.

그러나 본 발명이 이에 한정되는 것은 아니며 제1 도전형 영역(20)이 반도체 기판(160)의 위에서 반도체 기판(160)과 별개로 형성될 수 있다. 이 경우에 제1 도전형 영역(20)은 반도체 기판(160) 위에 쉽게 형성될 수 있도록 반도체 기판(160)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제1 도전형 영역(20)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제1 도전형 도펀트를 도핑하여 형성될 수 있다. 그 외의 다양한 변형이 가능하다. However, the present invention is not limited thereto, and the first conductive region 20 may be formed separately from the semiconductor substrate 160 on the semiconductor substrate 160. In this case, the first conductivity type region 20 may be formed of a semiconductor layer having a crystal structure different from that of the semiconductor substrate 160 so as to be easily formed on the semiconductor substrate 160. For example, the first conductivity type region 20 may be an amorphous semiconductor, a microcrystalline semiconductor, or a polycrystalline semiconductor (e.g., amorphous silicon, microcrystalline silicon, or polycrystalline silicon) that can be easily fabricated by various methods, And the first conductive type dopant. Various other variations are possible.

제1 도전형은 p형 또는 n형일 수 있다. 제1 도전형 영역(20)이 p형을 가지는 경우에는 제1 도전형 영역(20)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 제1 도전형 영역(20)이 n형을 가지는 경우에는 제1 도전형 영역(20)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 일 예로, 제1 도전형 영역(20)은 보론이 도핑된 단결정 또는 다결정 반도체일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 물질이 제1 도전형 도펀트로 사용될 수 있다. The first conductivity type may be p-type or n-type. When the first conductive type region 20 has a p-type, the first conductive type region 20 is doped with boron (B), aluminum (Al), gallium (Ga), indium Single crystal or polycrystalline semiconductor. When the first conductive type region 20 has an n type, the first conductive type region 20 is doped with a Group 5 element such as (P), arsenic (As), bismuth (Bi), antimony (Sb) Single crystal or polycrystalline semiconductor. In one example, the first conductive type region 20 may be a boron-doped single crystal or polycrystalline semiconductor. However, the present invention is not limited thereto, and various materials may be used as the first conductivity type dopant.

도면에서는 제1 도전형 영역(20)이 전체적으로 균일한 도핑 농도를 가지는 균일한 구조(homogeneous structure)를 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 다른 실시예로, 도 4에 도시한 바와 같이 제1 도전형 영역(20)이 선택적 구조(selective structure)를 가질 수 있다. In the figure, the first conductivity type region 20 has a homogeneous structure having a uniform doping concentration as a whole. However, the present invention is not limited thereto. Accordingly, in another embodiment, the first conductive type region 20 may have a selective structure, as shown in FIG.

도 4를 참조하면, 선택적 구조를 가지는 제1 도전형 영역(20)은 제1 전극(42)에 인접하여 형성되어 이에 접촉 형성되는 제1 부분(20a)과, 제1 부분(20a) 이외의 부분에 형성되는 제2 부분(20b)을 포함할 수 있다. Referring to FIG. 4, the first conductive region 20 having the selective structure includes a first portion 20a formed adjacent to the first electrode 42 to be in contact with the first electrode 20, And a second portion 20b formed in the portion.

제1 부분(20a)은 높은 도핑 농도를 가져 상대적으로 낮은 저항을 가지고, 제2 부분(20b)은 제1 부분(20a)보다 낮은 도핑 농도를 가져 상대적으로 높은 저항을 가질 수 있다. 그리고 제1 부분(20a)의 두께를 제1 부분(20a)보다 두껍게 할 수 있다. 즉, 제1 부분(20a)의 정션 깊이(junction depth)가 제2 부분(20b)의 정션 깊이보다 클 수 있다. The first portion 20a may have a relatively high doping concentration and the second portion 20b may have a lower doping concentration than the first portion 20a and may have a relatively high resistance. The thickness of the first portion 20a can be made larger than that of the first portion 20a. That is, the junction depth of the first portion 20a may be greater than the junction depth of the second portion 20b.

이와 같이, 본 실시예에서는 광이 입사되는 제1 전극(42) 이외의 부분에는 상대적으로 높은 저항의 제2 부분(20b)를 형성하여 얕은 에미터(shallow emitter)를 구현한다. 이에 의하여 태양 전지(150)의 전류 밀도를 향상할 수 있다. 이와 함께, 제1 전극(42)에 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(20a)을 형성하여 제1 전극(42)과의 접촉 저항을 저감시킬 수 있다. 이에 의하여 효율을 최대화할 수 있다. As described above, in this embodiment, a second portion 20b having a relatively high resistance is formed in a portion other than the first electrode 42 on which light is incident, thereby implementing a shallow emitter. Thus, the current density of the solar cell 150 can be improved. In addition, it is possible to reduce the contact resistance with the first electrode 42 by forming a first portion 20a having a relatively low resistance at a portion adjacent to the first electrode 42. [ Thus, the efficiency can be maximized.

제1 도전형 영역(20)의 구조, 형상 등으로는 그 외에도 다양한 구조, 형상 등이 적용될 수 있다. As the structure, shape, etc. of the first conductivity type region 20, various structures, shapes, and the like can be applied.

*다시 도 3을 참조하면, 반도체 기판(160)의 후면 쪽에는 베이스 영역(10)과 동일한 제2 도전형을 가지되, 베이스 영역(10)보다 높은 도핑 농도로 제2 도전형 도펀트를 포함하는 제2 도전형 영역(30)이 형성될 수 있다. 제2 도전형 영역(30)은 후면 전계(back surface field)를 형성하여 반도체 기판(160)의 표면(좀더 정확하게는, 반도체 기판(160)의 후면)에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 후면 전계 영역을 구성한다. Referring again to FIG. 3, a semiconductor substrate 160 having a second conductivity type, which is the same as the base region 10, and a second conductivity type dopant having a higher doping concentration than the base region 10, A second conductivity type region 30 may be formed. The second conductivity type region 30 forms a back surface field to prevent carriers from being lost by recombination on the surface of the semiconductor substrate 160 (more precisely, the back surface of the semiconductor substrate 160) Thereby constituting a rear electric field area.

본 실시예에서는 제2 도전형 영역(30)이 반도체 기판(160)의 일부를 구성하는 도핑 영역으로 구성될 수 있다. 이에 의하여 제2 도전형 영역(30)이 제2 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 제2 도전형 영역(30)이 제2 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 제2 도전형 영역(30)은 제2 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 제2 도전형 영역(30)이 반도체 기판(160)의 일부를 구성하면 베이스 영역(10)과 제2 도전형 영역(30)의 접합 특성을 향상할 수 있다. In this embodiment, the second conductivity type region 30 may be a doped region constituting a part of the semiconductor substrate 160. Accordingly, the second conductive type region 30 may be formed of a crystalline semiconductor including the second conductive type dopant. As an example, the second conductivity type region 30 may be composed of a single crystal or a polycrystalline semiconductor (for example, single crystal or polycrystalline silicon) including a second conductivity type dopant. In particular, the second conductivity type region 30 may be composed of a single crystal semiconductor (for example, a single crystal semiconductor wafer, more specifically, a single crystal silicon wafer) including a second conductivity type dopant. When the second conductivity type region 30 is formed as a part of the semiconductor substrate 160, the junction characteristics between the base region 10 and the second conductivity type region 30 can be improved.

그러나 본 발명이 이에 한정되는 것은 아니며 제2 도전형 영역(30)이 반도체 기판(160)의 위에서 반도체 기판(160)과 별개로 형성될 수 있다. 이 경우에 제2 도전형 영역(30)은 반도체 기판(160) 위에 쉽게 형성될 수 있도록 반도체 기판(160)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제2 도전형 영역(30)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 그 외의 다양한 변형이 가능하다. However, the present invention is not limited thereto, and the second conductive type region 30 may be formed separately from the semiconductor substrate 160 on the semiconductor substrate 160. In this case, the second conductivity type region 30 may be formed of a semiconductor layer having a crystal structure different from that of the semiconductor substrate 160 so that the second conductivity type region 30 can be easily formed on the semiconductor substrate 160. For example, the second conductivity type region 30 may be an amorphous semiconductor, a microcrystalline semiconductor, or a polycrystalline semiconductor (e.g., amorphous silicon, microcrystalline silicon, or polycrystalline silicon) that can be easily fabricated by various methods, And the second conductive type dopant. Various other variations are possible.

제2 도전형은 n형 또는 p형일 수 있다. 제2 도전형 영역(30)이 n형을 가지는 경우에는 제2 도전형 영역(30)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 제2 도전형 영역(30)이 p형을 가지는 경우에는 제2 도전형 영역(30)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 일 예로, 제2 도전형 영역(30)은 인이 도핑된 단결정 또는 다결정 반도체일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 물질이 제2 도전형 도펀트로 사용될 수 있다. 그리고 제2 도전형 영역(30)의 제2 도전형 도펀트는 베이스 영역(10)의 제2 도전형 도펀트와 동일한 물질일 수도 있고, 이와 다른 물질일 수도 있다. The second conductivity type may be n-type or p-type. When the second conductivity type region 30 has an n-type, the second conductivity type region 30 is doped with P, As, bismuth, antimony, or the like, which is a Group 5 element, Single crystal or polycrystalline semiconductor. When the second conductivity type region 30 has a p-type, the second conductivity type region 30 is doped with boron (B), aluminum (Al), gallium (Ga), indium Single crystal or polycrystalline semiconductor. In one example, the second conductivity type region 30 may be a phosphorus-doped single crystal or polycrystalline semiconductor. However, the present invention is not limited thereto, and various materials may be used as the second conductivity type dopant. The second conductive dopant of the second conductive type region 30 may be the same as or different from the second conductive type dopant of the base region 10.

본 실시예에서 제2 도전형 영역(30)이 전체적으로 균일한 도핑 농도를 가지는 균일한 구조(homogeneous structure)를 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 다른 실시예로, 제2 도전형 영역(30)이 선택적 구조(selective structure)를 가질 수 있다. 선택적 구조에서는 제2 도전형 영역(30) 중에서 제2 전극(44)과 인접한 부분에서 높은 도핑 농도, 큰 정션 깊이 및 낮은 저항을 가지며, 그 외의 부분에서 낮은 도핑 농도, 작은 정션 깊이 및 높은 저항을 가질 수 있다. 제2 도전형 영역(30)의 선택적 구조는 도 4에 도시한 제1 도전형 영역(20)의 선택적 구조와 동일 또는 유사하므로, 도 4를 참조하여 설명한 선택적 구조의 제1 도전형 영역(20)에 관한 설명이 제2 도전형 영역(30)에 적용될 수 있다. 또 다른 실시예로, 도 4에 도시한 바와 같이, 제2 도전형 영역(30)이 국부적 구조(local structure)를 가질 수 있다. In this embodiment, the second conductivity type region 30 has a homogeneous structure having a uniform doping concentration as a whole. However, the present invention is not limited thereto. Thus, in another embodiment, the second conductivity type region 30 may have a selective structure. The selective structure has a high doping concentration, a large junction depth and a low resistance in the portion of the second conductivity type region 30 adjacent to the second electrode 44, and a low doping concentration, a small junction depth and a high resistance Lt; / RTI > Since the selective structure of the second conductive type region 30 is the same as or similar to the selective structure of the first conductive type region 20 shown in FIG. 4, the selective structure of the first conductive type region 20 ) May be applied to the second conductivity type region 30. [ In yet another embodiment, as shown in FIG. 4, the second conductivity type region 30 may have a local structure.

도 4를 참조하면, 국부적 구조를 가지는 제2 도전형 영역(30)이 제2 전극(44)과 연결되는 부분에서 국부적으로 형성되는 제1 부분(30a)으로 구성될 수 있다. 그러면, 제2 전극(44)과 연결되는 부분에서는 제2 도전형 영역(30)이 위치하여 제2 전극(44)과의 접촉 저항을 저감하여 충밀도(fill factor, FF) 특성이 우수하게 유지될 수 있다. 그리고 제2 전극(44)과 연결되지 않는 부분에서는 도핑 영역으로 구성되는 제2 도전형 영역(30)을 형성하지 않아 도핑 영역에서 발생할 수 있는 재결합을 저감하여 단락 전류 밀도(short-circuit current, Jsc) 및 개방 전압을 향상할 수 있다. 또한, 제2 도전형 영역(30)이 형성되지 않는 부분에서 내부 양자 효율((internal quantum efficiency, IQE)이 우수한 값을 가지므로 장파장의 광에 대한 특성이 매우 우수하다. 따라서, 도핑 영역이 전체적으로 형성된 균일한 구조 및 선택적 구조에 비하여 장파장의 광에 대한 특성을 크게 향상할 수 있다. 이와 같이 국부적 구조의 제2 도전형 영역(30)은 태양 전지(150)의 효율에 관계되는 충밀도, 단락 전류 밀도 및 개방 전압을 모두 우수하게 유지하여 태양 전지(150)의 효율을 향상할 수 있다. Referring to FIG. 4, the second conductive type region 30 having a local structure may be formed of a first portion 30a formed locally at a portion where the second conductive type region 30 is connected to the second electrode 44. The second conductive type region 30 is positioned at a portion connected to the second electrode 44 to reduce the contact resistance with the second electrode 44 to maintain excellent fill factor . In addition, in the portion not connected to the second electrode 44, the second conductive type region 30 constituted of the doped region is not formed, thereby reducing the recombination that may occur in the doped region and short-circuit current (Jsc ) And the open-circuit voltage can be improved. In addition, since the internal quantum efficiency (IQE) has a good value at a portion where the second conductivity type region 30 is not formed, the characteristic for long wavelength light is excellent. The second conductivity type region 30 having a local structure can be formed in the same manner as that of the solar cell 150, The efficiency of the solar cell 150 can be improved by keeping both the current density and the open-circuit voltage excellent.

제2 도전형 영역(30)의 구조로는 이 외에도 다양한 구조가 적용될 수 있다. As the structure of the second conductivity type region 30, various other structures may be applied.

다시 도 3을 참조하면, 반도체 기판(160)의 전면 위에, 좀더 정확하게는, 반도체 기판(160)에 또는 이 위에 형성된 제1 도전형 영역(20) 위에 제1 패시베이션막(22) 및 반사 방지막(24)이 차례로 형성되고, 제1 전극(42)이 제1 패시베이션막(22) 및 반사 방지막(24)을 관통하여(즉, 개구부(102)를 통하여) 제1 도전형 영역(20)에 전기적으로 연결(좀더 구체적으로는, 접촉)된다. Referring again to FIG. 3, a first passivation film 22 and an antireflective film (not shown) are formed on the front surface of the semiconductor substrate 160, more precisely on the first conductive type region 20 formed on or in the semiconductor substrate 160 And the first electrode 42 is electrically connected to the first conductive type region 20 through the first passivation film 22 and the antireflection film 24 (that is, through the opening portion 102) (More specifically, contact).

제1 패시베이션막(22) 및 반사 방지막(24)은 제1 전극(42)에 대응하는 개구부(102)를 제외하고 실질적으로 반도체 기판(160)의 전면 전체에 형성될 수 있다. The first passivation film 22 and the antireflection film 24 may be formed substantially entirely on the entire surface of the semiconductor substrate 160 except for the opening portion 102 corresponding to the first electrode 42. [

제1 패시베이션막(22)은 제1 도전형 영역(20)에 접촉하여 형성되어 제1 도전형 영역(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(150)의 개방 전압(Voc)을 증가시킬 수 있다. 반사 방지막(24)은 반도체 기판(160)의 전면으로 입사되는 광의 반사율을 감소시킨다. 이에 의하여 반도체 기판(160)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 베이스 영역(10)과 제1 도전형 영역(20)에 의하여 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(150)의 단락 전류(Isc)를 증가시킬 수 있다. 이와 같이 제1 패시베이션막(22) 및 반사 방지막(24)에 의해 태양 전지(150)의 개방 전압과 단락 전류를 증가시켜 태양 전지(150)의 효율을 향상할 수 있다.The first passivation film 22 is formed in contact with the first conductive type region 20 to passivate defects present in the surface or bulk of the first conductive type region 20. Accordingly, it is possible to increase the open-circuit voltage (Voc) of the solar cell 150 by removing recombination sites of the minority carriers. The antireflection film 24 reduces the reflectance of light incident on the front surface of the semiconductor substrate 160. Accordingly, the amount of light reaching the pn junction formed by the base region 10 and the first conductivity type region 20 can be increased by lowering the reflectance of light incident through the entire surface of the semiconductor substrate 160. Accordingly, the short circuit current Isc of the solar cell 150 can be increased. As described above, the efficiency of the solar cell 150 can be improved by increasing the open-circuit voltage and short-circuit current of the solar cell 150 by the first passivation film 22 and the anti-reflection film 24.

제1 패시베이션막(22)은 다양한 물질로 형성될 수 있다. 일례로, 패시베이셔막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 제1 패시베이션막(22)은, 제1 도전형 영역(20)이 n형을 가지는 경우에는 고정 양전하를 가지는 실리콘 산화막, 실리콘 질화막 등을 포함할 수 있으며, 제1 도전형 영역(20)이 p형을 가지는 경우에는 고정 음전하를 가지는 알루미늄 산화막 등을 포함할 수 있다. The first passivation film 22 may be formed of various materials. For example, the passivation film 22 may be a single film selected from the group consisting of a silicon nitride film, a silicon nitride film including hydrogen, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, MgF 2 , ZnS, TiO 2 and CeO 2 And may have a multi-layered film structure in which two or more films are combined. For example, the first passivation film 22 may include a silicon oxide film having a fixed positive charge, a silicon nitride film, or the like when the first conductivity type region 20 has an n-type, and the first passivation film 20 ) Has a p-type, it may include an aluminum oxide film having a fixed negative charge.

방사 방지막(24)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(24)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 반사 방지막(24)은 실리콘 질화물을 포함할 수 있다. The anti-radiation film 24 may be formed of various materials. For example, the antireflection film 24 may be a single film selected from the group consisting of a silicon nitride film, a silicon nitride film including hydrogen, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, MgF 2 , ZnS, TiO 2, and CeO 2 , Layer structure having a combination of at least two layers. In one example, the antireflective film 24 may comprise silicon nitride.

그러나 본 발명이 이에 한정되는 것은 아니며 제1 패시베이션막(22) 및 반사 방지막(24)이 다양한 물질을 포함할 수 있음은 물론이다. 그리고 제1 패시베이션막(22) 및 반사 방지막(24) 중 어느 하나가 반사 방지 역할 및 패시베이션 역할을 함께 수행하여 다른 하나가 구비되지 않는 것도 가능하다. 또는, 제1 패시베이션막(22) 및 반사 방지막(24) 이외의 다양한 막이 반도체 기판(160) 위에 형성될 수도 있다. 그 외에도 다양한 변형이 가능하다. However, the present invention is not limited thereto, and it goes without saying that the first passivation film 22 and the anti-reflection film 24 may include various materials. It is also possible that any one of the first passivation film 22 and the antireflection film 24 performs an antireflection role and a passivation function so that the other is not provided. Alternatively, various films other than the first passivation film 22 and the antireflection film 24 may be formed on the semiconductor substrate 160. Other variations are possible.

제1 전극(42)은 제1 패시베이션막(22) 및 반사 방지막(24)에 형성된 개구부(102)를 통하여(즉, 제1 패시베이션막(22) 및 반사 방지막(24)을 관통하여) 제1 도전형 영역(20)에 전기적으로 연결된다. 이러한 제1 전극(42)은 전기 전도도가 우수한 물질(일 예로, 금속) 등으로 구성될 수 있다. 제1 전극(42)은 광을 투과할 수 있도록 패턴을 가지면서 형성될 수 있는데, 구체적인 형상에 대해서는 도 9를 참조하여 추후에 다시 설명한다.The first electrode 42 is electrically connected to the first passivation film 22 through the opening 102 formed in the first passivation film 22 and the antireflection film 24 (that is, through the first passivation film 22 and the antireflection film 24) And is electrically connected to the conductive type region 20. The first electrode 42 may be made of a material having a high electrical conductivity (e.g., metal). The first electrode 42 may be formed with a pattern that allows light to pass therethrough. The specific shape will be described later with reference to FIG.

반도체 기판(160)의 후면 위에, 좀더 정확하게는 반도체 기판(160)에 형성된 제2 도전형 영역(30) 위에 제2 패시베이션막(32)이 형성되고, 제2 전극(44)이 제2 패시베이션막(32)을 관통하여(즉, 개구부(104)를 통하여) 제2 도전형 영역(30)에 전기적 연결(일 예로, 접촉)된다. The second passivation film 32 is formed on the rear surface of the semiconductor substrate 160 more precisely on the second conductive type region 30 formed on the semiconductor substrate 160 and the second electrode 44 is formed on the second passivation film 30, (E.g., in contact) with the second conductivity type region 30 through the first conductive type region 32 (i.e., through the opening 104).

제2 패시베이션막(32)은 제2 전극(44)에 대응하는 개구부(104)를 제외하고 실질적으로 반도체 기판(160)의 후면 전체에 형성될 수 있다. The second passivation film 32 may be formed substantially entirely on the rear surface of the semiconductor substrate 160 except for the opening 104 corresponding to the second electrode 44. [

제2 패시베이션막(32)은 제2 도전형 영역(30)에 접촉하여 형성되어 제2 도전형 영역(30)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(150)의 개방 전압(Voc)을 증가시킬 수 있다. The second passivation film 32 is formed in contact with the second conductive type region 30 to passivate defects present in the surface or bulk of the second conductive type region 30. Accordingly, it is possible to increase the open-circuit voltage (Voc) of the solar cell 150 by removing recombination sites of the minority carriers.

제2 패시베이션막(32)은 다양한 물질로 형성될 수 있다. 일례로, 제2 패시베이션막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 제2 패시베이션막(32)은, 제2 도전형 영역(30)이 n형을 가지는 경우에는 고정 양전하를 가지는 실리콘 산화막, 실리콘 질화막 등을 포함할 수 있으며, 제2 도전형 영역(30)이 p형을 가지는 경우에는 고정 음전하를 가지는 알루미늄 산화막 등을 포함할 수 있다. The second passivation film 32 may be formed of various materials. For example, the second passivation film 32 may be formed of any one selected from the group consisting of a silicon nitride film, a silicon nitride film including hydrogen, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, MgF 2 , ZnS, TiO 2, and CeO 2 Or may have a multilayered film structure in which two or more films are combined. For example, the second passivation film 32 may include a silicon oxide film, a silicon nitride film, or the like having a fixed positive charge when the second conductive type region 30 has an n-type, and the second conductive type region 30 ) Has a p-type, it may include an aluminum oxide film having a fixed negative charge.

그러나 본 발명이 이에 한정되는 것은 아니며 제2 패시베이션막(32)이 다양한 물질을 포함할 수 있음은 물론이다. 또는, 제2 패시베이션막(32) 이외의 다양한 막이 반도체 기판(160)의 후면 위에 형성될 수도 있다. 그 외에도 다양한 변형이 가능하다. However, the present invention is not limited thereto, and it goes without saying that the second passivation film 32 may include various materials. Alternatively, various films other than the second passivation film 32 may be formed on the rear surface of the semiconductor substrate 160. Other variations are possible.

제2 전극(44)은 제2 패시베이션막(32)에 형성된 개구부(104)를 통하여 제2 도전형 영역(30)에 전기적으로 연결된다. 이러한 제2 전극(44)은 전기 전도도가 우수한 물질(일 예로, 금속) 등으로 구성될 수 있다. 제2 전극(44)은 광을 투과할 수 있도록 패턴을 가지면서 형성될 수 있는데, 구체적인 형상에 대해서는 추후에 다시 설명한다. The second electrode 44 is electrically connected to the second conductivity type region 30 through the opening 104 formed in the second passivation film 32. The second electrode 44 may be formed of a material having excellent electrical conductivity (e.g., metal). The second electrode 44 may be formed with a pattern that allows light to pass therethrough. The specific shape will be described later.

이와 같이 본 실시예에서는 태양 전지(150)의 제1 및 제2 전극(42, 44)이 일정한 패턴을 가져 태양 전지(150)가 반도체 기판(160)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 이에 의하여 태양 전지(150)에서 사용되는 광량을 증가시켜 태양 전지(150)의 효율 향상에 기여할 수 있다. As described above, in this embodiment, the first and second electrodes 42 and 44 of the solar cell 150 have a predetermined pattern, so that the solar cell 150 can receive light from the front and back surfaces of the semiconductor substrate 160 It has a bi-facial structure. Accordingly, the amount of light used in the solar cell 150 can be increased to contribute to the efficiency improvement of the solar cell 150.

그러나 본 발명이 이에 한정되는 것은 아니며 제2 전극(44)이 반도체 기판(160)의 후면 쪽에서 전체적으로 형성되는 구조를 가지는 것도 가능하다. 또한, 제1 및 제2 도전형 영역(20, 30), 그리고 제1 및 제2 전극(42, 44)이 반도체 기판(160)의 일면(일 예로, 후면) 쪽에 함께 위치하는 것도 가능하며, 제1 및 제2 도전형 영역(20, 30) 중 적어도 하나가 반도체 기판(160)의 양면에 걸쳐서 형성되는 것도 가능하다. 즉, 상술한 태양 전지(150)는 일 예로 제시한 것에 불과할 뿐, 본 발명이 이에 한정되는 것은 아니다. However, the present invention is not limited thereto, and it is also possible that the second electrode 44 is formed entirely on the rear side of the semiconductor substrate 160. It is also possible that the first and second conductivity type regions 20 and 30 and the first and second electrodes 42 and 44 are located on one side (for example, the rear side) of the semiconductor substrate 160, It is also possible that at least one of the first and second conductivity type regions 20 and 30 is formed over both sides of the semiconductor substrate 160. That is, the solar cell 150 described above is merely an example, and the present invention is not limited thereto.

상술한 태양 전지(150)는 배선재(142)에 의하여 이웃한 태양 전지(150)와 전기적으로 연결되는데, 이에 대해서는 도 1 및 도 2와 함께 도 5를 참조하여 좀더 상세하게 설명한다. The solar cell 150 described above is electrically connected to the neighboring solar cell 150 by the wiring material 142, which will be described in more detail with reference to FIG. 5 together with FIG. 1 and FIG.

도 5는 도 1의 태양 전지 패널(100)에서 배선재(142)에 의하여 연결되는 제1 태양 전지(151)와 제2 태양 전지(152)를 개략적으로 도시한 사시도이다. 도 5에서 태양 전지(150)는 반도체 기판(160)과 전극(42, 44) 위주로 간략하게 도시하였다. 그리고 도 6은 도 1에 도시한 태양 전지(150)의 전극(42, 44)에 부착되기 전의 배선재(142)를 도시한 사시도 및 단면도이고, 도 7은 도 1에 도시한 태양 전지(150)의 전극(42, 44)의 패드부(도 9의 참조부호 422)에 부착된 배선재(142)를 도시한 단면도이다. 그리고 도 8은 도 5의 A 부분의 개략적인 단면도이다. 간략한 도시 및 설명을 위하여 도 7에서는 패드부(422) 및 배선재(142)만을 도시하였다. 도 8에서는 제1 태양 전지(151)와 제2 태양 전지(152)를 연결하는 배선재(142)를 위주로 도시하였다. 5 is a perspective view schematically showing a first solar cell 151 and a second solar cell 152 connected by a wiring material 142 in the solar cell panel 100 of FIG. In FIG. 5, the solar cell 150 is schematically illustrated with a semiconductor substrate 160 and electrodes 42 and 44. 6 is a perspective view and a cross-sectional view showing a wiring material 142 before being attached to the electrodes 42 and 44 of the solar cell 150 shown in FIG. 1, and FIG. 7 is a sectional view of the solar cell 150 shown in FIG. Sectional view showing a wiring member 142 attached to a pad portion (reference numeral 422 in Fig. 9) of the electrodes 42 and 44 of Fig. And Fig. 8 is a schematic cross-sectional view of part A of Fig. Only the pad portion 422 and the wiring material 142 are shown in FIG. 7 for the sake of simplicity and explanation. 8, the wiring member 142 connecting the first solar cell 151 and the second solar cell 152 is mainly shown.

도 5에 도시한 바와 같이, 복수 개의 태양 전지(150) 중에서 서로 이웃한 두 개의 태양 전지(150)(일 예로, 제1 태양 전지(151)와 제2 태양 전지(152))가 배선재(142)에 의하여 연결될 수 있다. 이때, 배선재(142)는, 제1 태양 전지(151)의 전면에 위치한 제1 전극(42)과 제1 태양 전지(151)의 일측(도면의 좌측 하부)에 위치하는 제2 태양 전지(152)의 후면에 위치한 제2 전극(44)을 연결한다. 그리고 다른 배선재(1420a)가 제1 태양 전지(151)의 후면에 위치한 제2 전극(44)과 제1 태양 전지(151)의 다른 일측(도면의 우측 상부)에 위치할 다른 태양 전지의 전면에 위치한 제1 전극(42)을 연결한다. 그리고 또 다른 배선재(1420b)가 제2 태양 전지(152)의 전면에 위치한 제1 전극(42)과 제2 태양 전지(152)의 일측(도면의 좌측 하부)에 위치할 또 다른 태양 전지의 후면에 위치한 제2 전극(44)을 연결한다. 이에 의하여 복수 개의 태양 전지(150)가 배선재(142, 1420a, 1420b)에 의하여 서로 하나의 열을 이루도록 연결될 수 있다. 이하에서 배선재(142)에 대한 설명은 서로 이웃한 두 개의 태양 전지(150)를 연결하는 모든 배선재(142)에 각기 적용될 수 있다. 5, two adjacent solar cells 150 (for example, first solar cell 151 and second solar cell 152) among the plurality of solar cells 150 are connected to wiring materials 142 ). The wiring member 142 is electrically connected to the first electrode 42 positioned on the front surface of the first solar cell 151 and the second solar cell 152 positioned on one side The second electrode 44 located on the rear side of the second electrode 44 is connected. And the other wiring material 1420a is electrically connected to the second electrode 44 located on the rear surface of the first solar cell 151 and the other electrode on the other side of the first solar cell 151 The first electrode 42 is connected. Another wiring material 1420b is disposed between the first electrode 42 located on the front surface of the second solar cell 152 and the rear surface of another solar cell positioned on one side The second electrode 44 is connected to the second electrode 44. Accordingly, the plurality of solar cells 150 can be connected to each other by the wiring materials 142, 1420a, and 1420b. Hereinafter, the description of the wiring material 142 can be applied to all the wiring materials 142 connecting the two neighboring solar cells 150.

본 실시예에서 배선재(142)는, 제1 태양 전지(151)의 전면에서 제1 전극(42)(좀더 구체적으로는, 제1 전극(42)의 버스바 라인(42b))에 연결되면서 제1 가장자리(161)로부터 이에 반대되는 제2 가장자리(162)을 향해 길게 이어지는 제1 부분(1421)과, 제2 태양 전지(152)의 후면에서 제2 전극(44)(좀더 구체적으로는, 제2 전극(44)의 버스바 라인(44b))에 연결된 상태로 제1 가장자리(161)로부터 이에 반대되는 제2 가장자리(162)를 향해 길게 이어지는 제2 부분(1422)과, 제1 태양 전지(151)의 제2 가장자리(162)의 전면으로부터 제2 태양 전지(152)의 후면까지 연장되어 제1 부분(1421)과 제2 부분(1422)을 연결하는 제3 부분(1423)을 포함할 수 있다. 이에 의하여 배선재(142)가 제1 태양 전지(151)의 일부 영역에서 제1 태양 전지(151)를 가로지른 후에 제2 태양 전지(152)의 일부 영역에서 제2 태양 전지(152)를 가로질러 위치할 수 있다. 이와 같이 배선재(142)가 제1 및 제2 태양 전지(151, 152)보다 작은 폭을 가지면서 제1 및 제2 태양 전지(151, 152)의 일부(일 예로, 버스바 전극(42b))에 대응하는 부분에서만 형성되어 작은 면적에 의해서도 제1 및 제2 태양 전지(151, 152)를 효과적으로 연결할 수 있다.In this embodiment, the wiring material 142 is connected to the first electrode 42 (more specifically, the bus bar line 42b of the first electrode 42) on the front surface of the first solar cell 151, A first portion 1421 extending from the first edge 161 toward the second edge 162 opposite thereto and a second portion 1421 extending from the rear surface of the second solar cell 152 toward the second edge 162 A second portion 1422 extending from the first edge 161 to the opposite second edge 162 in a state of being connected to the bus bar line 44b of the second electrode 44, And a third portion 1423 extending from the front surface of the second edge 162 of the second solar cell 152 to the rear surface of the second solar cell 152 and connecting the first portion 1421 and the second portion 1422 have. As a result, after the wiring member 142 traverses the first solar cell 151 in a partial area of the first solar cell 151, the second solar cell 152 traverses the second solar cell 152 in a partial area of the second solar cell 152 Can be located. As described above, the wiring member 142 has a smaller width than that of the first and second solar cells 151 and 152, and a part (for example, the bus bar electrode 42b) of the first and second solar cells 151 and 152, The first and second solar cells 151 and 152 can be effectively connected even by a small area.

일 예로, 배선재(142)는 제1 및 제2 전극(42, 44)에서 버스바 라인(42b) 위에서 버스바 라인(42b)에 접촉하면서 버스바 라인(42b)을 따라 길게 이어지도록 배치될 수 있다. 이에 의하여 배선재(142)와 제1 및 제2 전극(42, 44)이 연속적으로 접촉되도록 하여 전기적 연결 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 버스바 라인(42b)을 구비하지 않는 것도 가능하며 이 경우에는 배선재(142)가 핑거 라인(42a)과 교차하는 방향으로 복수 개의 핑거 라인(42a)을 가로질러 복수 개의 핑거 전극(42a)에 접촉 및 연결되도록 배치될 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. The wiring member 142 may be arranged to extend along the bus bar line 42b while contacting the bus bar line 42b on the bus bar line 42b at the first and second electrodes 42 and 44 have. Thus, the wiring material 142 and the first and second electrodes 42 and 44 are continuously contacted with each other, thereby improving electrical connection characteristics. However, the present invention is not limited thereto. It is also possible that the bus bar line 42b is not provided and in this case the wiring material 142 contacts the plurality of finger electrodes 42a across the plurality of finger lines 42a in the direction crossing the finger lines 42a And to be connected. However, the present invention is not limited thereto.

각 태양 전지(150)의 일면을 기준으로 볼 때 배선재(142)는 복수 개 구비되어 이웃한 태양 전지(150)의 전기적 연결 특성을 향상할 수 있다. 특히, 본 실시예에서는 배선재(142)가 기존에 사용되던 상대적으로 넓은 폭(예를 들어, 1mm 내지 2mm)을 가지는 리본보다 작은 폭을 가지는 와이어로 구성되어, 각 태양 전지(150)의 일면 기준으로 기존의 리본의 개수(예를 들어, 2개 내지 5개)보다 많은 개수의 배선재(142)를 사용한다. A plurality of wiring materials 142 may be provided on the basis of one surface of each solar cell 150 to improve the electrical connection characteristics of the neighboring solar cells 150. Particularly, in this embodiment, the wiring material 142 is composed of a wire having a width smaller than that of a ribbon having a relatively wide width (for example, 1 mm to 2 mm) (For example, 2 to 5) of the number of the conventional ribbons 142 are used.

본 실시예에서 배선재(142)는, 도 6에 도시한 바와 같이, 코어층(142a)을 포함하고, 코어층(142a)의 표면에 얇은 두께로 코팅된 코팅층(142b)을 포함할 수 있다. 코어층(142a)은 우수한 전기 전도도를 가지는 와이어 등으로 구성되어 전류를 실질적으로 전달하고, 코팅층(142b)은 코어층(142a)을 보호하거나 배선재(142)의 부착 특성 등을 향상하는 등의 다양한 역할을 할 수 있다. 일 예로, 코팅층(142b)은 솔더 물질을 포함하여, 열에 의하여 용융되어 배선재(142)를 쉽게 전극(42, 44)에 부착하는 역할을 할 수 있다. 그러면, 별도의 접착제 등을 사용하지 않고 전극(42, 44)에 배선재(142)를 위치한 후에 열을 가하는 것에 의하여 솔더링(soldering)에 의하여 배선재(142)를 전극(42, 44)에 쉽게 부착할 수 있다. 이에 의하여 태빙(tabbing) 공정을 단순화할 수 있다. In this embodiment, the wiring material 142 may include a coating layer 142b coated with a thin thickness on the surface of the core layer 142a, including the core layer 142a, as shown in Fig. The core layer 142a is composed of a wire or the like having an excellent electrical conductivity and substantially carries the current and the coating layer 142b is formed of a variety of materials such as a material for protecting the core layer 142a, Can play a role. For example, the coating layer 142b may include a solder material, and may be melted by heat to adhere the wiring material 142 to the electrodes 42 and 44 easily. Then, the wiring material 142 is easily attached to the electrodes 42 and 44 by soldering by placing the wiring material 142 on the electrodes 42 and 44 without using any adhesive agent, . This makes it possible to simplify the tabbing process.

이때, 태빙 공정은 배선재(142)에 플럭스를 도포하고 플럭스가 도포된 배선재(142)를 전극(42, 44) 위에 위치시킨 다음 열을 가하는 것에 의하여 수행될 수 있다. 플럭스는 솔더링을 방해하는 산화막의 형성을 방지하기 위한 것으로, 반드시 사용되어야 하는 것은 아니다. At this time, the tableting process may be performed by applying a flux to the wiring material 142, placing the flux-coated wiring material 142 on the electrodes 42 and 44, and then applying heat. The flux is intended to prevent the formation of an oxide film which interferes with soldering and is not necessarily used.

코어층(142a)은 우수한 전기 전도도를 가질 수 있는 물질(예를 들어, 금속, 좀더 구체적으로, Ni, Cu, Ag, Al을 주요 물질(일 예로, 50wt% 이상 포함되는 물질, 좀더 구체적으로 90wt% 이상 포함되는 물질)로 포함할 수 있다. 코팅층(142b)이 솔더 물질을 포함하는 경우에 코팅층(142b)은 Pb, Sn, SnIn, SnBi, SnPb, SnPbAg, SnCuAg, SnCU 등의 물질을 주요 물질로 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 코어층(142a) 및 코팅층(142b)이 다양한 물질을 포함할 수 있다. The core layer 142a may be formed of a material (e.g., a metal, more specifically, Ni, Cu, Ag, Al) having a good electrical conductivity as a main material (for example, a material containing 50 wt% or more, SnBi, SnPb, SnPbAg, SnCuAg, SnCU, or the like as a main material, if the coating layer 142b includes a solder material, However, the present invention is not limited thereto, and the core layer 142a and the coating layer 142b may include various materials.

다른 예로, 배선재(142)는 별도의 도전성 접착체를 사용하여 전극(42, 44)에 부착될 수도 있다. 이 경우에 배선재(142)는 코팅층(142b)을 구비할 수도 있고 구비하지 않을 수도 있다. 도전성 접착제로, 에폭시계 합성 수지 또는 실리콘계 합성 수지에, Ni, Al, Ag, Cu, Pb, Sn, SnIn, SnBi, SnP, SnPbAg, SnCuAg, SnCu 등의 도전성 입자(conductive particle)이 포함되는 물질로서, 액상의 형태로 존재하다가 열을 가하면 열경화되는 물질일 수 있다. 이러한 도전성 접착제를 사용하는 경우에는, 전극(42, 44) 위에 도전성 접착제를 위치시키고 그 위에 배선재(142)를 위치시킨 후에 열을 가하거나, 배선재(142)의 표면에 도전성 접착제를 도포 또는 위치시킨 후에 이를 전극(42, 44) 위에 놓고 열을 가하는 것에 의하여, 배선재(142)를 전극(42, 44)에 부착할 수 있다. As another example, the wiring material 142 may be attached to the electrodes 42 and 44 using a separate conductive adhesive. In this case, the wiring material 142 may or may not include the coating layer 142b. As a conductive adhesive, conductive particles such as Ni, Al, Ag, Cu, Pb, Sn, SnIn, SnBi, SnP, SnPbAg, SnCuAg, and SnCu are contained in an epoxy synthetic resin or a silicone- , And may be a substance that exists in the form of a liquid phase and is thermally cured when heat is applied. When such a conductive adhesive is used, a conductive adhesive is placed on the electrodes 42 and 44, heat is applied after positioning the wiring 142, or a conductive adhesive is applied or placed on the surface of the wiring 142 The wiring member 142 can be attached to the electrodes 42 and 44 by placing the electrodes 42 and 44 thereon and applying heat thereto.

이와 같이 기존의 리본보다 작은 폭을 가지는 와이어를 배선재(142)로 사용하면 재료 비용을 크게 절감할 수 있다. 그리고 배선재(142)가 리본보다 작은 폭을 가지므로 배선재(142)를 충분한 개수로 구비하여 캐리어의 이동 거리를 최소화함으로써 태양 전지 패널(100)의 출력을 향상할 수 있다. As described above, when a wire having a width smaller than that of the conventional ribbon is used as the wiring material 142, the material cost can be greatly reduced. Since the width of the wiring member 142 is smaller than that of the ribbons, a sufficient number of the wiring members 142 can be provided to minimize the movement distance of the carriers, thereby improving the output of the solar cell panel 100.

또한, 본 실시예에 따른 배선재(142)를 구성하는 와이어는 원형, 타원형, 또는 곡선으로 이루어진 단면 또는 라운드진 단면을 가져 반사 또는 난반사를 유도할 수 있다. 이에 의하여 배선재(142)를 구성하는 와이어의 라운드진 면에서 반사된 광이 태양 전지(150)의 전면 또는 후면에 위치한 전면 기판(110) 또는 후면 기판(200) 등에 반사 또는 전반사되어 태양 전지(150)로 재입사되도록 할 수 있다. 이에 의하여 태양 전지 패널(100)의 출력을 효과적으로 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 배선재(142)를 구성하는 와이어가 사각형 등의 다각형의 형상을 가질 수 있으며 그 외의 다양한 형상을 가질 수 있다. In addition, the wire constituting the wiring material 142 according to the present embodiment may have a round, oval, or curved cross section or a rounded cross section to induce reflection or diffuse reflection. The light reflected on the rounded surface of the wire constituting the wiring member 142 is reflected or totally reflected on the front substrate 110 or the rear substrate 200 located on the front or rear surface of the solar cell 150, ). ≪ / RTI > Thus, the output of the solar cell panel 100 can be effectively improved. However, the present invention is not limited thereto. Therefore, the wire constituting the wiring member 142 may have a polygonal shape such as a quadrangle, or may have various other shapes.

본 실시예에서 배선재(142)는 폭(W1)이 250um 내지 500um일 수 있다. 이러한 폭을 가지는 와이어 형태의 배선재(142)에 의해서 태양 전지(150)에서 생성한 전류를 외부 회로(예를 들어, 버스 리본 또는 정션 박스의 바이패스 다이오드) 또는 또 다른 태양 전지(150)로 효율적으로 전달할 수 있다. 본 실시예에서는 배선재(142)가 별도의 층, 필름 등에 삽입되지 않은 상태로 태양 전지(150)의 전극(42, 44) 위에 각기 개별적으로 위치하여 고정될 수 있다. 이에 따라 배선재(142)의 폭(W1)이 250um 미만이면, 배선재(142)의 강도가 충분하지 않을 수 있고, 전극(42, 44)의 연결 면적이 매우 적어 전기적 연결 특성이 좋지 않고 부착력이 낮을 수 있다. 배선재(142)의 폭(W1)이 500um를 초과하면, 배선재(142)의 비용이 증가하고 배선재(142)가 태양 전지(150)의 전면으로 입사되는 광의 입사를 방해하여 광 손실(shading loss)이 증가할 수 있다. 또한, 배선재(142)에서 전극(42, 44)과 이격되는 방향으로 가해지는 힘이 커져 배선재(142)와 전극(42, 44) 사이의 부착력이 낮을 수 있고 전극(42, 44) 또는 반도체 기판(160)에 균열 등의 문제를 발생시킬 수 있다. 일 예로, 배선재(142)의 폭(W1)은 350um 내지 450um(특히, 350um 내지 400um)일 수 있다. 이러한 범위에서 전극(42, 44)과의 부착력을 높이면서 출력을 향상할 수 있다. In this embodiment, the width W1 of the wiring material 142 may be 250 탆 to 500 탆. The current generated in the solar cell 150 by the wire-shaped wiring material 142 having such a width is efficiently supplied to the external circuit (for example, a bypass diode of a bus ribbon or a junction box) or another solar cell 150 . In this embodiment, the wiring material 142 can be individually positioned and fixed on the electrodes 42 and 44 of the solar cell 150 without being inserted into a separate layer, film, or the like. Accordingly, if the width W1 of the wiring material 142 is less than 250 mu m, the strength of the wiring material 142 may be insufficient, the connecting area of the electrodes 42 and 44 is too small, . If the width W1 of the wiring material 142 exceeds 500 mu m, the cost of the wiring material 142 increases and the wiring material 142 hinders the incidence of light incident on the front surface of the solar cell 150, Can be increased. The force exerted in the direction in which the wiring member 142 is spaced apart from the electrodes 42 and 44 becomes large so that the adhesion between the wiring member 142 and the electrodes 42 and 44 may be low and the electrodes 42 and 44, It is possible to cause a problem such as cracks in the resin layer 160. In one example, the width W1 of the wiring material 142 may be in the range of 350 to 450um (in particular, 350um to 400um). The output can be improved while increasing the adhesion with the electrodes 42 and 44 in this range.

여기서, 태빙 공정 이전에 배선재(142)에서 코팅층(142b)의 두께(T2)가 코어층(142a)의 폭의 10% 이하(일 예로, 20um 이하, 예를 들어, 7um 내지 20um)로 작은 편이다. 이때, 코팅층(142b)의 두께가 7um 미만이면 태빙 공정이 원활하게 이루어지지 않을 수 있다. 그리고 코팅층(142b)의 두께가 20um를 초과하면 재료 비용이 증가하고 코어층(142a)의 폭이 작아져서 배선재(142)의 강도가 저하될 수 있다. 그리고 태빙 공정에 의하여 배선재(142)가 태양 전지(150)에 부착된 이후에는, 도 7에 도시한 바와 같이, 코팅층(142b)이 흘러내려서 배선재(142)와 태양 전지(150) 사이(좀더 정확하게는, 배선재(142)와 전극(42, 44)의 패드부(422) 사이)에 두껍게 위치하고 코어층(142a)의 다른 표면 위에서는 더욱 얇게 위치하게 된다. 그리고 배선재(142)와 태양 전지(150) 사이에 위치한 부분은 배선재(142)의 코어층(142a)의 직경과 같거나 그보다 큰 폭(W7)을 가질 수 있다. 배선재(142)와 전극(42, 44)의 패드부(422) 사이에서 코팅층(142b)의 두께(T1)가 11um 내지 21um의 두께로 위치할 수 있고 코어층(142a)의 다른 부분에서의 표면에서 코팅층(142b)의 두께(T2)가 2um 이하(일 예로, 0.5um 내지 1.5um)의 아주 얇은 두께를 가질 수 있다. 이를 고려하여, 본 명세서에서 배선재(142)의 폭(W1)이라 함은, 배선재(142)의 중심을 지나면서 태양 전지(150)의 두께 방향과 수직한 면에서 코어층(142a)의 폭 또는 직경을 의미할 수 있다. 이때, 코어층(142a)의 중심에 위치한 부분에서 코팅층(142b)이 매우 얇은 두께를 가지므로 코팅층(142b)가 배선재(142)의 폭에 큰 의미를 가지지 않기 때문에, 배선재(142)의 폭(W1)이 코어층(142a)의 중심을 지나면서 태양 전지(150)의 두께 방향과 수직한 면에서의 코어층(142a) 및 코팅층(142b)의 폭의 합 또는 직경을 의미할 수도 있다. Here, the thickness T2 of the coating layer 142b in the wiring material 142 before the tableting process is smaller than 10% of the width of the core layer 142a (for example, 20um or less, for example, 7um to 20um) to be. At this time, if the thickness of the coating layer 142b is less than 7 탆, the tableting process may not be performed smoothly. If the thickness of the coating layer 142b exceeds 20 mu m, the material cost increases and the width of the core layer 142a becomes small, so that the strength of the wiring material 142 may be lowered. 7, after the wiring material 142 is attached to the solar cell 150 by the tableting process, the coating layer 142b flows down so that the wiring 142 and the solar cell 150 Is located thicker between the wiring member 142 and the pad portions 422 of the electrodes 42 and 44 and thinner on the other surface of the core layer 142a. The portion located between the wiring material 142 and the solar cell 150 may have a width W7 equal to or larger than the diameter of the core layer 142a of the wiring material 142. [ The thickness T1 of the coating layer 142b between the wiring material 142 and the pad portions 422 of the electrodes 42 and 44 may be in the range of 11 to 21 um and the surface of the other portion of the core layer 142a The thickness T2 of the coating layer 142b may have a very thin thickness of 2 탆 or less (for example, 0.5 탆 to 1.5 탆). The width W1 of the wiring material 142 in this specification means the width of the core layer 142a on the surface perpendicular to the thickness direction of the solar cell 150 passing through the center of the wiring material 142 or It can mean diameter. At this time, since the coating layer 142b has a very small thickness at the center of the core layer 142a, the coating layer 142b does not have much significance to the width of the wiring material 142, W1 may mean the sum or diameter of the widths of the core layer 142a and the coating layer 142b on the surface perpendicular to the thickness direction of the solar cell 150 passing through the center of the core layer 142a.

이와 같이 와이어 형태의 배선재(142)를 구비하면 출력 향상의 효과를 나타낼 수 있다. 그런데, 본 실시예에서는 종래보다 얇은 폭을 가지는 배선재(142)를 사용하여 이웃한 태양 전지(150)를 전기적으로 연결하므로, 배선재(142)와 전극(42, 44)의 부착 면적이 적어 부착력이 충분하지 않을 수 있다. 더욱이 배선재(142)가 원형, 타원형 또는 곡선을 가지는 라운드진 단면을 구비하게 되면, 전극(42, 44)과의 부착 면적이 더 작아지므로 전극(42, 44)과의 부착력이 높지 않을 수 있다. 또한, 배선재(142)가 원형, 타원형 또는 곡선을 가지는 라운드진 단면을 구비하면 상대적으로 배선재(142)의 두께가 커져 태양 전지(150) 또는 반도체 기판(160)이 좀더 쉽게 휠 수 있다. By providing the wire-shaped wiring material 142 in this manner, the effect of improving the output can be exhibited. In this embodiment, since the neighboring solar cells 150 are electrically connected to each other by using the wiring material 142 having a thinner width than the conventional one, the adhesion area between the wiring material 142 and the electrodes 42 and 44 is small It may not be enough. Furthermore, if the wiring member 142 has a rounded cross section having a circular shape, an elliptical shape, or a curved line, the attachment area with respect to the electrodes 42 and 44 becomes smaller, so that the adhesion force with the electrodes 42 and 44 may not be high. In addition, if the wiring member 142 has a rounded cross section having a circular shape, an elliptical shape, or a curved line, the thickness of the wiring material 142 becomes relatively large, so that the solar cell 150 or the semiconductor substrate 160 can be made more easily.

특히, 제1 태양 전지(151)와 제2 태양 전지(152)의 사이에서는 배선재(142)가 제1 태양 전지(151)의 전면 위에서 제2 태양 전지(152)의 후면 위까지 연결되어야 하는데, 이 부분에서 배선재(142)가 휠 수 있다. 즉, 도 8에 도시한 바와 같이, 배선재(142)의 제1 부분(1421)은 제1 태양 전지(151)의 제1 전극(42) 위에서 이에 부착(일 예로, 접촉)된 상태를 유지하고 배선재(142)의 제2 부분(1422)은 제2 태양 전지(152)의 제2 전극(44) 위에서 이에 부착(일 예로, 접촉)된 유지하게 된다. 배선재(142)의 제3 부분(1423)은 상술한 제1 부분(1421)과 상술한 제2 부분(1422)이 꺽이지 않도록 연결하여야 한다. 이에 따라 제3 부분(1423)은 제1 태양 전지(151)의 가장자리 부근에서 제1 태양 전지(151)와 일정 거리를 가지도록 전면 쪽으로 볼록한 호 형상을 가지도록 휘어지는 부분(1423a)과, 상술한 부분(1423a)과 변곡점을 가지면서 연결되며 제2 태양 전지(152)의 가장자리 부근에서 제2 태양 전지(152)와 일정한 거리를 가지도록 후면 쪽으로 볼록한 호 형상을 가지도록 휘어지는 부분(1423b)을 포함할 수 있다. Particularly, between the first solar cell 151 and the second solar cell 152, the wiring material 142 must be connected from the front surface of the first solar cell 151 to the rear surface of the second solar cell 152, In this portion, the wiring material 142 can be wound. 8, the first portion 1421 of the wiring material 142 is kept attached (for example, in contact with) on the first electrode 42 of the first solar cell 151 The second portion 1422 of the wiring material 142 is kept attached (for example, in contact) on the second electrode 44 of the second solar cell 152. The third portion 1423 of the wiring member 142 should be connected such that the first portion 1421 and the second portion 1422 described above are not bent. The third portion 1423 has a portion 1423a bent to have a convex arc shape toward the front side so as to have a certain distance from the first solar cell 151 in the vicinity of the edge of the first solar cell 151, And a portion 1423b connected to the portion 1423a at an inflection point and bent to have a convex arc shape toward the rear so as to have a certain distance from the second solar cell 152 near the edge of the second solar cell 152 can do.

이와 같이 제3 부분(1423)의 휘어지는 부분(1423a, 1423b)은 제1 부분(1421) 또는 제2 부분(1422)과의 연결 부분(즉, 제1 태양 전지(151)의 가장자리 부분 또는 제2 태양 전지(152)의 가장자리 부분)에서 제1 또는 제2 태양 전지(151, 152)로부터 점점 멀어지는 방향으로 향하는 부분을 구비하게 된다. 이에 따라 태양 전지(150)의 가장자리 부분에서 배선재(142)가 전극(42, 44)으로부터 멀리 떨어지는 방향으로 힘을 받게 된다. The curved portions 1423a and 1423b of the third portion 1423 are connected to the connecting portion with the first portion 1421 or the second portion 1422 (The edge portion of the solar cell 152) toward a direction away from the first or second solar cell 151, 152. As a result, the wiring member 142 receives a force in a direction away from the electrodes 42 and 44 at the edge of the solar cell 150.

제1 부분(1421)과 제3 부분(1423)의 경계 또는 제2 부분(1422)과 제3 부분(1423)의 경계(즉, 배선재(142)와 전극(42, 44)이 마지막으로 연결되는 부분)가 태양 전지(150)의 가장자리에서 가까워질수록 호의 곡률 반경이 작아진다. 이에 따라 태양 전지(150)의 가장자리에 인접한 배선재(142)가 태양 전지(150)로부터 멀어지는 방향으로 받는 힘이 커지게 되고, 배선재(142)와 전극(42, 44)의 부착력이 저하될 수 있다. 이에 따라 본 실시예에서와 같이 와이어 형태의 배선재(142)를 구비하는 경우에는 태양 전지(150)의 가장자리에 인접하며 배선재(142)가 연결되는 전극(42, 44)의 부분(특히, 배선재(142)가 넓은 면적, 큰 결합력을 가지면서 부착되는 패드부(422))과 태양 전지(150)의 가장자리 사이가 일정 거리 이상으로 이격되어야 충분한 결합력 또는 부착력을 가지면서 배선재(142)와 전극(42, 44)이 부착될 수 있다. The boundary between the first portion 1421 and the third portion 1423 or the boundary between the second portion 1422 and the third portion 1423 (i.e., the wiring material 142 and the electrodes 42 and 44 are finally connected The closer to the edge of the solar cell 150 the smaller the radius of curvature of the arc. The force of the wiring member 142 adjacent to the edge of the solar cell 150 in the direction away from the solar cell 150 becomes large and the adhesion between the wiring member 142 and the electrodes 42 and 44 may be reduced . Accordingly, when the wire-like wiring material 142 is provided as in the present embodiment, the portion of the electrodes 42 and 44 adjacent to the edge of the solar cell 150 and to which the wiring material 142 is connected 142 must be spaced apart from the edge of the solar cell 150 by a predetermined distance or more so that the wiring member 142 and the electrode 42 , 44) can be attached.

이를 고려하여 본 실시예에서는 태양 전지(150)의 전극(42, 44)을 형성하는데, 이를 도 9를 참조하여 상세하게 설명한다. 이하에서는 도 9를 참조하여 제1 전극(42)을 기준으로 상세하게 설명한 후에 제2 전극(44)을 설명한다. In consideration of this, electrodes 42 and 44 of the solar cell 150 are formed in this embodiment, which will be described in detail with reference to FIG. Hereinafter, the second electrode 44 will be described in detail with reference to the first electrode 42 with reference to FIG.

도 9는 도 1의 태양 전지 패널에 포함된 태양 전지와 이에 연결된 리본을 도시한 평면도이다. FIG. 9 is a plan view showing a solar cell included in the solar cell panel of FIG. 1 and a ribbon connected to the solar cell.

도 9를 참조하면, 본 실시예에서 태양 전지(150)(또는 반도체 기판(160))이 전극 영역(EA)과 에지 영역(PA)으로 구획될 수 있다. 이때, 태양 전지(150)(또는 반도체 기판(160))은 일 예로, 핑거 라인(42a)과 평행한 제1 및 제2 가장자리(161, 162)와, 핑거 라인(42a)에 교차(일 예로, 직교 또는 경사지게 교차)하는 제3 및 제4 가장자리(163, 164)를 구비할 수 있다. 제3 및 제4 가장자리(163, 164)는 각기 제1 및 제2 가장자리(161, 162)와 실질적으로 직교하며 제3 또는 제4 가장자리(163, 164)의 대부분을 차지하는 중앙부(163a, 164a)와, 중앙부(163a, 164a)에서 경사지게 제1 및 제2 가장자리(161, 162)에 각각 연결되는 경사부(163b, 163b)를 포함할 수 있다. 이에 의하여, 일 예로, 평면으로 볼 때 태양 전지(150)가 대략적인 팔각형의 형상을 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 태양 전지(150)의 평면 형상이 다양한 형상을 가질 수 있다. Referring to FIG. 9, in this embodiment, the solar cell 150 (or the semiconductor substrate 160) can be partitioned into the electrode region EA and the edge region PA. At this time, the solar cell 150 (or the semiconductor substrate 160) may include, for example, first and second edges 161 and 162 parallel to the finger line 42a, First, second, third, and fourth edges 163, 164 intersecting at right angles. The third and fourth edges 163 and 164 each have a central portion 163a and 164a that is substantially orthogonal to the first and second edges 161 and 162 and occupies most of the third or fourth edges 163 and 164, And inclined portions 163b and 163b connected to the first and second edges 161 and 162 in an inclined manner at the central portions 163a and 164a, respectively. Thus, for example, the solar cell 150 may have a roughly octagonal shape in plan view. However, the present invention is not limited thereto, and the planar shape of the solar cell 150 may have various shapes.

본 실시예에서 전극 영역(EA)은 서로 평행하게 형성되는 핑거 라인(42a)이 균일한 피치(P)로 배치되는 영역일 수 있다. 전극 영역(EA)은 배선재(142)에 의하여 구획되는 복수의 전극 영역(EA)을 포함할 수 있다. 그리고 에지 영역(PA)은 인접한 두 개의 전극 영역(EA) 사이를 포함하며 반도체 기판(160) 또는 태양 전지(150)의 가장자리(즉, 배선재(142) 또는 버스바 라인(42b)의 길이 방향에 위치하는 가장자리 또는 배선재(142) 또는 버스바 라인(42b)과 교차(일 예로, 직교)하는 가장자리)에 인접하여 위치하는 영역일 수 있다. 이때, 에지 영역(PA)은 전극 영역(EA)의 핑거 라인(42a)의 밀도보다 낮은 밀도로 전극부(424a, 424b)가 위치하는 영역이거나 전극부(424a, 424b)가 위치하지 않는 영역일 수 있다. In the present embodiment, the electrode area EA may be a region in which the finger lines 42a formed in parallel to each other are arranged at a uniform pitch P. [ The electrode region EA may include a plurality of electrode regions EA defined by the wiring member 142. [ The edge region PA includes between the adjacent two electrode regions EA and extends in the longitudinal direction of the semiconductor substrate 160 or the edge of the solar cell 150 (that is, the wiring member 142 or the bus bar line 42b) (For example, an edge intersecting with the edge or wiring material 142 or the bus bar line 42b). At this time, the edge region PA is a region where the electrode portions 424a and 424b are located at a density lower than the density of the finger line 42a of the electrode region EA, or a region where the electrode portions 424a and 424b are not located .

*본 실시예에서 전극 영역(EA)은 버스바 라인(42b) 또는 배선재(142)를 기준으로 구획되는 복수 개의 전극 영역(EA)을 구비할 수 있다. 좀더 구체적으로, 전극 영역(EA)은 이웃한 두 개의 버스바 라인(42b) 또는 배선재(142) 사이에 위치한 제1 전극 영역(EA1)과, 배선재(142)와 태양 전지(150)의 제3 및 제4 가장자리(163, 164) 사이에 각기 위치한 두 개의 제2 전극 영역(EA2)을 포함할 수 있다. 본 실시예에서 배선재(142)가 태양 전지(150)의 일면을 기준으로 복수 개(일 예로, 6개 이상) 구비되므로 제1 전극 영역(EA1)이 복수 개(즉, 배선재(142)의 개수보다 하나 적은 개수)로 구비될 수 있다. In the present embodiment, the electrode area EA may have a plurality of electrode areas EA defined by the bus bar line 42b or the wiring material 142. More specifically, the electrode area EA includes a first electrode area EA1 located between two neighboring bus bar lines 42b or the wiring material 142, and a second electrode area EA1 between the wiring material 142 and the third And two second electrode regions EA2 positioned between the first and second edges 163 and 164, respectively. Since the number of the first electrode regions EA1 is plural (that is, the number of the wiring members 142) One less number).

이때, 제1 전극 영역(EA1)의 폭(W2)이 제2 전극 영역(EA2)의 폭(W3)보다 작을 수 있다. 본 실시예에서는 배선재(142) 또는 버스바 라인(42b)이 많은 개수로 구비된다. 따라서, 제2 전극 영역(EA2)의 폭(W3)을 상대적으로 크게 하여야 제3 또는 제4 가장자리(163, 164)의 경사부(163b, 164b)가 제2 전극 영역(EA2) 내에 위치하도록 할 수 있고, 이에 의하여 버스바 라인(42b) 또는 배선재(142)가 제3 또는 제4 가장자리(163,164)에 위치하지 않을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극 영역(EA1)의 폭(W2)과 제2 전극 영역(EA)의 폭(W3)이 다양한 값을 가질 수 있다. At this time, the width W2 of the first electrode area EA1 may be smaller than the width W3 of the second electrode area EA2. In this embodiment, a large number of wiring materials 142 or bus bar lines 42b are provided. Therefore, if the width W3 of the second electrode area EA2 is relatively large, the inclined parts 163b and 164b of the third or fourth edges 163 and 164 may be positioned in the second electrode area EA2 Whereby the bus bar line 42b or the wiring material 142 may not be located at the third or fourth edges 163 and 164. However, the present invention is not limited thereto, and the width W2 of the first electrode area EA1 and the width W3 of the second electrode area EA may have various values.

그리고 에지 영역(PA)은, 배선재(142)가 위치하는 부분에 대응하며 핑거 라인(42a) 사이에서 핑거라인(42a)의 일부가 형성되지 않는 부분에 위치하는 제1 에지 영역(PA1)과, 제1 에지 영역(PA1) 이외의 부분으로 최외곽 핑거 라인(42a)과 반도체 기판(160)의 제1 내지 제4 가장자리(161, 162, 163, 164) 사이에서 일정한 거리만큼 이격되는 제2 에지 영역(PA2)을 포함할 수 있다. 제1 에지 영역(PA1)은 배선재(142)가 위치한 부분에서 태양 전지(150)의 가장자리에 인접한 부분에서 각기 위치할 수 있다. 제1 에지 영역(PA1)은 배선재(142)가 충분한 결합력으로 제1 전극(42)에 부착될 수 있도록 제1 패드부(422a)를 태양 전지(150)의 가장자리로부터 이격하기 위하여 형성된 영역이다. The edge region PA corresponds to a portion where the wiring material 142 is located and includes a first edge region PA1 located at a portion where the finger line 42a is not formed between the finger lines 42a, A second edge spaced apart from the first to fourth edges 161, 162, 163, 164 of the semiconductor substrate 160 by a certain distance from the outermost finger line 42a to a portion other than the first edge region PA1, Area PA2. The first edge region PA1 may be located at a portion adjacent to the edge of the solar cell 150 at a portion where the wiring material 142 is located. The first edge region PA1 is an area formed to separate the first pad portion 422a from the edge of the solar cell 150 so that the wiring material 142 can be attached to the first electrode 42 with sufficient bonding force.

이때, 에지 영역(PA)은, 인접한 두 개의 전극 영역(EA) 사이에서, 반도체 기판(160)의 제1 가장자리(161)에 인접한 버스바 라인(42b)의 일단부에 위치하는 일단 에지 영역(PA3)과 반도체 기판(160)의 제2 가장자리(162)에 인접한 버스바 라인(42b)의 타단부에 위치하는 타단 에지 영역(PA4)을 포함할 수 있다. 좀더 구체적으로는, 일단 에지 영역(PA3)은 제1 가장자리(161)에 인접한 각각의 제1 에지 영역(PA1)과 함께 이에 대응하는 제2 에지 영역(PA2)의 일부(즉, 제2 에지 영역(PA2)에서 제1 에지 영역(PA)과 제1 가장자리(161)와 사이에 위치한 부분)을 포함할 수 있다. 그리고 타단 에지 영역(PA4)은 제2 가장자리(162)에 인접한 각각의 제1 에지 영역(PA1)과 함께 이에 대응하는 제2 에지 영역(PA2)의 일부(즉, 제2 에지 영역(PA2)에서 제1 에지 영역(PA)과 제2 가장자리(162)와 사이에 위치한 부분)을 포함할 수 있다.At this time, the edge region PA is formed between the adjacent two electrode regions EA, one edge region (the edge region PA) located at one end of the bus bar line 42b adjacent to the first edge 161 of the semiconductor substrate 160 And the other edge region PA4 located at the other end of the bus bar line 42b adjacent to the second edge 162 of the semiconductor substrate 160. [ More specifically, once the edge area PA3 is formed, each first edge area PA1 adjacent to the first edge 161 and a part of the corresponding second edge area PA2 (i.e., (I.e., a portion located between the first edge region PA and the first edge 161 in the second region PA2). And the other end edge area PA4 is connected to each of the first edge areas PA1 adjacent to the second edge 162 and a part of the corresponding second edge area PA2 A portion located between the first edge region PA and the second edge 162).

여기서, 일단 에지 영역(PA3)은 반도체 기판(160)의 제1 가자자리(161)에 인접하여 위치하며 배선재(142)의 단부가 위치하는 영역일 수 있다. 배선재(142)는 타단 에지 영역(PA4)과 반도체 기판(160)의 제2 가장자리(162)를 지나 다른 태양 전지(150) 또는 외부 회로로 연장될 수 있다. 명세서 내에서 "일단", "타단" 등의 용어는 구별을 위하여 사용한 것에 불과할 뿐 본 발명이 이에 한정되는 것은 아니다. Here, the edge region PA3 may be a region located adjacent to the first gate electrode 161 of the semiconductor substrate 160 and an end portion of the wiring material 142 may be located. The wiring member 142 may extend to another solar cell 150 or an external circuit through the other edge region PA4 and the second edge 162 of the semiconductor substrate 160. [ It should be noted that the terms "once" and "other end" in the specification are used for the purpose of distinction, and the present invention is not limited thereto.

제1 전극(42)은 전극 영역(EA) 내에서 각기 일정한 폭(W5) 및 피치(P)를 가지면서 서로 이격되는 복수의 핑거 라인(42a)을 포함할 수 있다. 도면에서는 핑거 라인(42a)이 제1 방향으로 서로 나란히 형성되어 태양 전지(150)의 메인 가장자리(특히, 제1 및 제2 가장자리(161, 162))와 평행한 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 이때, 복수의 핑거 라인(42a)은 반도체 기판(160)의 가장자리(좀더 구체적으로는, 제1 및 제2 가장자리(161, 162))에 가장 가까이 인접하여 위치하는 최외각 핑거 라인(421a, 422a)를 포함할 수 있다. 본 명세서에서 최외각 핑거 라인은 제1 가장자리(161) 또는 제2 가장자리(162)로부터 제2 방향으로 최단거리에 있는 연속 단일 핑거 라인 또는 복수의 불연속 핑거 라인들을 포함한다. 본 명세서에서 상기 반도체 기판의 제1 가장자리(161)에 인접하는 최외각 핑거 라인(421a)을 포함하고, 제1 방향으로 나란히 형성된 라인부(421)의 일 단부또는 상기 라인부(421)의 일 단부에 형성된 패드부(442)와 제1 가장자리(161) 사이의 복수의 핑거 라인(42a)을 제1 핑거 라인으로 하고, 상기 반도체 기판의 제2 가장자리(162)에 인접하는 최외각 핑거 라인(422a)를 포함하고, 제1 방향으로 나란히 형성된 라인부(421)의 다른 타 단부 또는 상기 라인부(421)의 타 단부에 형성된 패드부(442)와 제2 가장자리(162) 사이의 복수의 핑거 라인(42a)을 제3 핑거라인으로 하며, 반도체 기판의 가운데 영역, 구체적으로 라인부의 길이 부분에 대응하는 영역에서 제1 방향으로 나란히 형성된 복수의 핑거 라인(42a)을 제2 핑거 라인으로 한다.The first electrode 42 may include a plurality of finger lines 42a spaced apart from each other with a constant width W5 and pitch P in the electrode area EA. Although the finger lines 42a are parallel to the main edges of the solar cell 150 (particularly, the first and second edges 161 and 162) in the first direction, But is not limited thereto. At this time, the plurality of finger lines 42a are connected to the outermost finger lines 421a, 422a (which are closest to the edges of the semiconductor substrate 160 (more specifically, the first and second edges 161, 162) ). As used herein, the outermost finger line includes a continuous single finger line or a plurality of discrete finger lines that is the shortest distance from the first edge 161 or the second edge 162 in the second direction. In this specification, the semiconductor device includes an outermost finger line 421a adjacent to the first edge 161 of the semiconductor substrate, and includes one end of the line portion 421 formed in parallel in the first direction or one end of the line portion 421 A plurality of finger lines 42a between the pad portion 442 formed at the end portion and the first edge 161 are set as the first finger lines and the outermost finger lines adjacent to the second edge 162 of the semiconductor substrate A plurality of fingers 422a between the pad portion 442 and the second edge 162 formed at the other end of the line portion 421 formed in parallel in the first direction or the other end of the line portion 421, The plurality of finger lines 42a formed as a third finger line and formed in parallel in the first direction in a region corresponding to the center region of the semiconductor substrate, specifically, the length portion of the line portion, is referred to as a second finger line.

일 예로, 제1 전극(42)의 핑거 라인(42a)은 35um 내지 120um의 폭(W5)을 가질 수 있다. 그리고 제1 전극(42)의 핑거 라인(42a)은 1.2mm 내지 2.8mm의 피치(P)를 가질 수 있고, 핑거 라인(42a)과 교차하는 방향에서 핑거 라인(42a)의 개수가 55개 내지 130개일 수 있다. 이러한 폭(W5) 및 피치(P)는 쉬운 공정 조건에 의하여 형성될 수 있으며 광전 변환에 의하여 생성된 전류를 효과적으로 수집하면서도 핑거 라인(42a)에 의한 쉐이딩 손실(shading loss)를 최소화하도록 한정된 것이다. 그리고 핑거 라인(42a)의 두께가 5um 내지 50um일 수 있다. 이러한 핑거 라인(42a)의 두께는 공정 시에 쉽게 형성할 수 있고 원하는 비저항을 가질 수 있는 범위일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 핑거 라인(42a)의 폭, 피치, 두께 등은 공정 조건의 변화, 태양 전지(150)의 크기, 핑거 라인(42a)의 구성 물질 등에 따라 다양하게 변화될 수 있다. In one example, the finger line 42a of the first electrode 42 may have a width W5 of 35 um to 120 um. The finger line 42a of the first electrode 42 may have a pitch P of 1.2 mm to 2.8 mm and the number of the finger lines 42a in the direction crossing the finger line 42a may be 55 to 130. This width W5 and pitch P can be formed by easy process conditions and are limited to effectively collect the current generated by the photoelectric conversion while minimizing shading loss due to the finger line 42a. And the finger line 42a may have a thickness of 5 [mu] m to 50 [mu] m. The thickness of this finger line 42a may be in a range that can easily be formed in the process and have a desired specific resistance. However, the present invention is not limited thereto, and the width, pitch, thickness, etc. of the finger line 42a may be variously changed according to changes in process conditions, the size of the solar cell 150, have.

이때, 배선재(142)의 폭(W1)은 핑거 라인(42a)의 피치(P)보다 작을 수 있고, 핑거 라인(42a)의 폭보다 클 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다. At this time, the width W1 of the wiring material 142 may be smaller than the pitch P of the finger lines 42a, and may be larger than the width of the finger lines 42a. However, the present invention is not limited thereto and various modifications are possible.

그리고 제1 전극(42)은 적어도 전극 영역(EA) 내에서 핑거 라인들(42a)과 교차하는 제2 방향으로 형성되어 핑거 라인(42a)을 연결하는 버스바 라인(42b)을 포함할 수 있다. 그리고 본 실시예에서 버스바 라인(42b)은 제1 에지 영역(PA1) 내에 위치하여 배선재(142)와 중첩하도록 위치하는 전극부(424a, 424b)를 더 포함한다. The first electrode 42 may include a bus bar line 42b formed at least in a second direction intersecting the finger lines 42a in the electrode area EA to connect the finger line 42a . In this embodiment, the bus bar line 42b further includes electrode portions 424a and 424b located in the first edge region PA1 and overlapping the wiring member 142. [

일 예로, 버스바 라인(42b)은 전극 영역(EA) 내에서 제1 가장자리(161)에 인접한 부분으로부터 제2 가장자리(162)에 인접한 부분까지 연속적으로 형성될 수 있다. 앞서 언급한 바와 같이 버스바 라인(42b)은 이웃한 태양 전지(150)와의 연결을 위한 배선재(142)가 위치하는 부분에 대응하도록 위치할 수 있다. 이러한 버스바 라인(42b)은 배선재(142)에 일대일 대응하도록 구비될 수 있다. 이에 따라 본 실시예에서 태양 전지(150)의 일면을 기준으로 버스바 라인(42b)이 배선재(142)와 동일한 개수로 구비될 수 있다. 본 실시예에서 버스바 라인(42b)은 배선재(142)과 인접한 부분에 위치하며 핑거 라인(42a)과 직교 또는 경사진 방향으로 형성되며 배선재(142)에 연결, 접촉, 또는 중첩되는 전극부들을 의미할 수 있다. In one example, the bus bar line 42b may be formed continuously from the portion adjacent to the first edge 161 to the portion adjacent to the second edge 162 in the electrode region EA. As described above, the bus bar line 42b may be positioned so as to correspond to the portion where the wiring material 142 for connection with the neighboring solar cell 150 is located. These bus bar lines 42b may be provided so as to correspond one-to-one to the wiring members 142. [ Accordingly, in this embodiment, the bus bar lines 42b may be provided in the same number as that of the wiring material 142 with reference to one surface of the solar cell 150. [ In this embodiment, the bus bar line 42b is formed in a direction adjacent to the wiring material 142 and orthogonal to or inclined with respect to the finger line 42a. The bus bar line 42b includes electrode parts connected to, It can mean.

버스바 라인(42b)은, 전극 영역(EA) 내에서 배선재(142)가 연결되는 방향을 따라 상대적으로 좁은 폭을 가지면서 길게 이어지는 라인부(421)와, 상기 라인부(421)와 같은 방향으로 형성되고, 제2 핑거라인과 연결되며 라인부(421)보다 넓은 폭을 가져 배선재(142)와의 연결 면적을 증가시키는 패드부(422)를 구비할 수 있다. 좁은 폭의 라인부(421)에 의하여 태양 전지(150)로 입사하는 광을 막는 면적을 최소화할 수 있고, 넓은 폭의 패드부(422)에 의하여 배선재(142)와 버스바 라인(42b)의 부착력을 향상하고 접촉 저항을 줄일 수 있다. 패드부(422)는 라인부(421)보다 넓은 폭을 가져 실질적으로 배선재(142)가 부착되는 영역이다. 라인부(421)에는 배선재(142)가 부착될 수도 있고, 라인부(421)에 배선재(142)가 부착되지 않은 상태로 배선재(142)가 라인부(421) 위에 놓여진 상태일 수도 있다. The bus bar line 42b includes a line portion 421 having a relatively narrow width along the direction in which the wiring member 142 is connected in the electrode region EA and a line portion 421 extending in the same direction as the line portion 421 And a pad portion 422 connected to the second finger line and wider than the line portion 421 to increase a connection area with the wiring member 142. [ It is possible to minimize the area for blocking the light incident on the solar cell 150 by the narrow width line portion 421 and to reduce the width of the wiring member 142 and the bus bar line 42b by the wide width pad portion 422. [ The adhesion force can be improved and the contact resistance can be reduced. The pad portion 422 has a width larger than that of the line portion 421 and is a region to which the wiring material 142 is substantially attached. The wiring member 142 may be attached to the line portion 421 or may be in a state where the wiring member 142 is placed on the line portion 421 without the wiring member 142 being attached to the line portion 421. [

패드부(422)는, 전극 영역(EA)에서의 라인부(421)의 단부(즉, 제1 전극(42)과 배선부(142)가 연결된 부분 또는 일단 또는 타단 에지 영역(PA3, PA4)의 내측 단부)의 단부에 위치하는 제1 패드부(422a)와, 제1 패드부(422a)를 제외하여 버스바 라인(42b)의 내부 영역에 위치하는 제2 패드부(422b)를 포함할 수 있다. 나아가, 반도체 기판의 제1 또는 제2 가장자리(161,162)에서 각각에 인접한 핑거라인(42a)의 최외각 핑거라인까지의 최단 거리보다 반도체 기판의 제1 또는 제2 가장자리(161,162)에서 각각에 인접한 제1 패드부(422a)까지의 최단 거리가 더 길수 있다. 본 명세서에서 일단 또는 타단 에지 영역(PA3, PA4)의 내측 단부는 제1 가장자리(161) 또는 제2 가장자리(162) 각각으로부터 가장 먼 일단 에지 에지 영역의 부분 또는 타단 에지 영역의 부분일 수 있다. 추가로, 반도체 기판의 제1 또는 제2 가장자리(161,162)와 제1 패드부(422a) 사이로 배선재(142)가 지나는 영역에는 핑거라인(42)이 형성되지 않을 수 있다. 상술한 바와 같이 라인부(421)의 단부 또는 제1 패드부(422a)에서는 배선재(142)에 제1 전극(42)으로부터 멀어지는 방향(반도체 기판(160)과 멀어지는 방향)으로 힘이 작용될 수 있다. 이에 따라 해당 영역에서 제1 패드부(422a)의 면적을 제2 패드부(422a)보다 크게 하여 배선재(142)와 제1 전극(42)이 강한 부착력을 가지도록 할 수 있다. 이때, 제1 패드부(422a)의 폭을 제2 패드부(422b)의 폭보다 크게 하여도 배선재(142)와의 부착력을 향상하는 데에는 크게 기여하기 어려우므로, 제1 패드부(422a)의 길이(배선재(142)의 길이 방향으로 측정된 길이)(L1)를 제2 패드부(422b)의 길이(배선재(142)의 길이 방향으로 측정된 길이)(L2)보다 크게 할 수 있다. The pad portion 422 is formed on the end portion of the line portion 421 in the electrode region EA (that is, the portion where the first electrode 42 and the wiring portion 142 are connected or the edge regions PA3 and PA4, And a second pad portion 422b located in an inner region of the bus bar line 42b except for the first pad portion 422a. The first pad portion 422a is located at the end of the bus bar line 42b . Further, the first and second edges 161 and 162 of the semiconductor substrate are spaced apart from each other at the first or second edge 161 and 162 of the semiconductor substrate, respectively, than the shortest distance to the outermost finger line of the finger line 42a adjacent to the first or second edge 161 and 162, The shortest distance to one pad portion 422a may be longer. The inner end of the one or the other end edge regions PA3 and PA4 may be a portion of the one or the other end edge region farthest from the first edge 161 or the second edge 162 respectively. In addition, the finger lines 42 may not be formed in the region where the wiring material 142 passes between the first or second edges 161 and 162 of the semiconductor substrate and the first pad portion 422a. A force may be applied to the wiring member 142 in a direction away from the first electrode 42 (in a direction away from the semiconductor substrate 160) at the end of the line portion 421 or the first pad portion 422a have. Accordingly, the area of the first pad portion 422a in the corresponding region is made larger than that of the second pad portion 422a, so that the wiring member 142 and the first electrode 42 can have strong adhesion. At this time, even if the width of the first pad portion 422a is larger than the width of the second pad portion 422b, it is difficult to contribute greatly to improving the adhesion with the wiring material 142. Therefore, the length of the first pad portion 422a (The length measured in the longitudinal direction of the wiring material 142) L1 can be made larger than the length of the second pad portion 422b (the length measured in the longitudinal direction of the wiring material 142) L2.

패드부(422)의 폭(좀더 구체적으로, 제1 패드부(422a) 및 제2 패드부(422b) 각각의 폭)은 라인부(421), 테두리부(423) 및 전극부(424a, 424b), 그리고 핑거 라인(42a)보다 클 수 있다. 버스바 라인(42b)의 피치는 핑거 라인(42a)의 피치보다 클 수 있다. The width of the pad portion 422 (more specifically, the width of each of the first pad portion 422a and the second pad portion 422b) is greater than the width of the line portion 421, the rim portion 423 and the electrode portions 424a and 424b ), And the finger line 42a. The pitch of the bus bar line 42b may be larger than the pitch of the finger line 42a.

본 실시예에서 배선재(142)에 대응하도록 버스바 라인(42b)의 라인부(421)가 구비되는 것을 예시하였다. 좀더 구체적으로, 기존에는 배선재(142)에 대응하여 핑거 라인(42a)보다 매우 큰 폭을 가지는 버스바 전극이 위치하였는데, 본 실시예에서는 폭이 버스바 전극보다 매우 작은 버스바 라인(42b)의 라인부(421)가 위치한다. 본 실시예에서 라인부(421)는 복수의 핑거 라인(42a)을 연결하여 일부 핑거 라인(42a)이 단선될 경우 캐리어가 우회할 수 있는 경로를 제공할 수 있다. The line portion 421 of the bus bar line 42b is provided so as to correspond to the wiring material 142 in this embodiment. More specifically, a bus bar electrode having a width much larger than that of the finger line 42a is disposed corresponding to the wiring member 142. In this embodiment, the width of the bus bar line 42b The line portion 421 is located. In this embodiment, the line unit 421 may connect a plurality of finger lines 42a to provide a path through which the carrier can bypass when some finger lines 42a are disconnected.

본 명세서에서 버스바 전극은 리본에 대응하도록 핑거 라인에 교차하는 방향으로 형성되며 핑거 라인의 폭의 12배 이상(보통 15배 이상)의 폭을 가지는 전극부를 지칭한다. 버스바 전극은 상대적으로 큰 폭을 가지므로 보통 2개 정도 3개의 개수로 형성된다. 그리고 본 실시예에서의 버스바 라인(42b)의 라인부(421)는 배선재(142)에 대응하도록 핑거 라인(42a)과 교차하는 방향으로 형성되며 핑거 라인(42a)의 폭의 10배 이하의 폭을 가지는 전극부를 지칭할 수 있다. Herein, the bus bar electrode refers to an electrode portion formed in a direction crossing the finger line to correspond to the ribbon and having a width of 12 times or more (usually 15 times or more) the width of the finger line. Since the bus bar electrode has a relatively large width, it is usually formed by two or three electrodes. The line portion 421 of the bus bar line 42b in this embodiment is formed in a direction intersecting with the finger line 42a so as to correspond to the wiring material 142, Electrode portion having a width can be referred to.

일 예로, 라인부(421)의 폭(W4)이 핑거 라인(42a)의 폭(W5)의 0.5배 내지 10배일 수 있다. 본 명세서에서 라인부(421)의 폭(W4)은 제1 폭(W4)과 같을 수 있다. 상기 비율이 0.5배 미만이면, 라인부(421)의 폭이 적어져 라인부(421)에 의한 효과가 충분하지 않을 수 있다. 상기 비율이 10배를 초과하면, 라인부(421)의 폭이 커져서 광 손실이 커질 수 있다. 특히, 본 실시예에서는 배선재(142)를 많은 개수로 구비하므로 라인부(421) 또한 많은 개수로 구비되어 광 손실이 더 커질 수 있다. 좀더 구체적으로는, 라인부(421)의 폭(W4)이 핑거 라인(42a)의 폭(W5)의 0.5배 내지 7배일 수 있다. 상기 비율을 7배 이하로 하여 광 손실을 좀더 줄일 수 있다. 일 예로, 광 손실을 참조하면 라인부(421)의 폭(W4)이 핑거 라인(42a)의 폭(W5)의 0.5배 내지 4배일 수 있다. 좀더 구체적으로 라인부(421)의 폭(W4)이 핑거 라인(42a)의 폭(W5)의 0.5배 내지 2배일 수 있다. 이러한 범위에서 태양 전지(150)의 효율을 크게 향상할 수 있다. For example, the width W4 of the line portion 421 may be 0.5 to 10 times the width W5 of the finger line 42a. In this specification, the width W4 of the line portion 421 may be equal to the first width W4. If the ratio is less than 0.5 times, the width of the line portion 421 is reduced and the effect of the line portion 421 may not be sufficient. If the ratio exceeds 10 times, the width of the line portion 421 becomes large, and the light loss can be increased. In particular, since the wiring member 142 is provided in a large number in this embodiment, the number of the line portions 421 is also increased, and the optical loss can be further increased. More specifically, the width W4 of the line portion 421 may be 0.5 to 7 times the width W5 of the finger line 42a. The above ratio can be reduced to 7 times or less to further reduce the optical loss. For example, referring to the optical loss, the width W4 of the line portion 421 may be 0.5 to 4 times the width W5 of the finger line 42a. More specifically, the width W4 of the line portion 421 may be 0.5 to 2 times the width W5 of the finger line 42a. In this range, the efficiency of the solar cell 150 can be greatly improved.

또는, 라인부(42b)의 폭(W4)이 배선재(142)의 폭(W1)과 같거나 이보다 작을 수 있다. 배선재(142)가 원형, 타원형 또는 라운드진 형상을 가지는 경우에 배선재(142)의 하부에서 라인부(42b)에 접촉하는 폭 또는 면적이 크지 않으므로, 라인부(42b)의 폭(W4)을 배선재(142)의 폭(W1)과 같거나 이보다 작게 할 수 있기 때문이다. 이와 같이 라인부(42b)의 폭(W4)을 상대적으로 작게 하면 제1 전극(42)의 면적을 줄여 제1 전극(42)의 재료 비용을 절감할 수 있다. Alternatively, the width W4 of the line portion 42b may be equal to or smaller than the width W1 of the wiring material 142. [ The width W4 of the line portion 42b is smaller than the width W4 of the wiring portion 142b in the width direction of the wiring member 142. In the case where the wiring member 142 has a circular, And the width W1 of the recess 142 can be made smaller or smaller than the width W1. By reducing the width W4 of the line portion 42b as described above, it is possible to reduce the area of the first electrode 42, thereby reducing the material cost of the first electrode 42. [

일 예로, 배선재(142)의 폭(W1) : 라인부(42b)의 폭(W4)의 비율이 1:0.07 내지 1:1일 수 있다. 상기 비율이 1:0.07 미만이면, 라인부(42b)의 폭이 너무 적어 전기적 특성 등이 저하될 수 있다. 상기 비율이 1:1를 초과하면, 라인부(42b)과의 접촉 특성 등을 크게 향상하지 못하면서 제1 전극(42)의 면적만을 늘려 광 손실 증가, 재료 비용 증가 등의 문제가 있다. 일 예로, 광 손실, 재료 비용 등을 좀더 고려하면, 상기 비율이 1:0.1 내지 1:0.5(좀더 구체적으로 1:0.1 내지 1:0.3)일 수 있다. For example, the ratio of the width W1 of the wiring member 142 to the width W4 of the line portion 42b may be 1: 0.07 to 1: 1. If the ratio is less than 1: 0.07, the width of the line portion 42b is too small and the electrical characteristics and the like may be lowered. If the ratio is more than 1: 1, the contact property with the line part 42b is not greatly improved, but only the area of the first electrode 42 is increased, thereby increasing the optical loss and increasing the material cost. For example, in consideration of optical loss, material cost, etc., the ratio may be 1: 0.1 to 1: 0.5 (more specifically, 1: 0.1 to 1: 0.3).

또는, 라인부(421)의 폭(W4)이 35um 내지 350um일 수 있다. 라인부(421)의 폭(W4)이 35um 미만이면, 라인부(42b)의 폭이 너무 적어 전기적 특성 등이 저하될 수 있다. 라인부(421)의 폭(W4)이 350um를 초과하면, 라인부(42b)과의 접촉 특성 등을 크게 향상하지 못하면서 제1 전극(42)의 면적만을 늘려 광 손실 증가, 재료 비용 증가 등의 문제가 있다. 일 예로, 광 손실, 재료 비용 등을 좀더 고려하면, 라인부(421)의 폭(W4)이 35um 내지 200um(좀더 구체적으로 35um 내지 120um)일 수 있다. Alternatively, the width W4 of the line portion 421 may be between 35 [mu] m and 350 [mu] m. If the width W4 of the line portion 421 is less than 35 mu m, the width of the line portion 42b may be too small to reduce the electrical characteristics and the like. When the width W4 of the line portion 421 exceeds 350 mu m, the contact property with the line portion 42b is not greatly improved, and only the area of the first electrode 42 is increased to increase the light loss, there is a problem. For example, considering the light loss, material cost, etc., the width W4 of the line portion 421 may be in the range of 35 袖 m to 200 袖 m (more specifically, 35 袖 m to 120 袖 m).

그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 라인부(421)의 폭(W4)은 광전 변환에 의하여 생성된 전류를 효과적으로 전달하면서도 쉐이딩 손실을 최소화하는 범위 내에서 다양한 변형이 가능하다. However, the present invention is not limited thereto. Accordingly, the width W4 of the line portion 421 can be variously modified within a range that minimizes the shading loss while effectively transmitting the current generated by the photoelectric conversion.

그리고 패드부(422)의 폭(W6)은 라인부(421)의 폭(W4)보다 크고, 배선재(142)의 폭(W1)과 같거나 그보다 클 수 있다. 본 명세서에서 패드부(422)의 폭(W6)은 제2 폭(W2)과 같을 수 있다. 패드부(422)는 배선재(142)와의 접촉 면적을 늘려 배선재(142)와의 부착력을 향상하기 위한 부분이므로, 라인부(421)보다 큰 폭을 가지고 배선재(142)와 같거나 이보다 큰 폭을 가지는 것이다. The width W6 of the pad portion 422 is larger than the width W4 of the line portion 421 and may be equal to or larger than the width W1 of the wiring member 142. [ In this specification, the width W6 of the pad portion 422 may be equal to the second width W2. The pad portion 422 is a portion for increasing the contact area with the wiring material 142 to improve the adhesion with the wiring material 142. The width of the pad portion 422 is set to be larger than that of the line portion 421, will be.

일 예로, 배선재(142)의 폭(W1) : 패드부(422)의 폭(W6)의 비율이 1:1 내지 1:5일 수 있다. 상기 비율이 1:1 미만이면, 패드부(422)의 폭(W6)이 충분하지 않아 패드부(422)와 배선재(142)의 부착력이 충분하지 않을 수 있다. 상기 비율이 1:5를 초과하면, 패드부(422)에 의하여 광이 손실되는 면적이 늘어나서 쉐이딩 손실이 클 수 있다. 부착력, 광 손실 등을 좀더 고려하면, 상기 비율이 1:2 내지 1:4(좀더 구체적으로 1:2.5 내지 1:4)일 수 있다. For example, the ratio of the width W1 of the wiring member 142 to the width W6 of the pad portion 422 may be 1: 1 to 1: 5. If the ratio is less than 1: 1, the width W6 of the pad portion 422 is not sufficient and the adhesion force between the pad portion 422 and the wiring material 142 may not be sufficient. If the ratio is more than 1: 5, an area where light is lost by the pad portion 422 is increased, and the shading loss may be large. The ratio may be 1: 2 to 1: 4 (more specifically, 1: 2.5 to 1: 4).

또는, 일 예로, 패드부(422)의 폭(W6)이 0.25mm 내지 2.5mm일 수 있다. 패드부(422)의 폭(W6)이 0.25mm 미만이면, 배선재(142)와의 접촉 면적이 충분하지 않아 패드부(422)와 배선재(142)의 부착력이 충분하지 않을 수 있다. 패드부(422)의 폭(W6)이 2.5mm를 초과하면, 패드부(422)에 의하여 광이 손실되는 면적이 늘어나서 쉐이딩 손실이 클 수 있다. 일 예로, 패드부(422)의 폭(W6)이 0.8mm 내지 1.5mm일 수 있다. Or, for example, the width W6 of the pad portion 422 may be 0.25 mm to 2.5 mm. If the width W6 of the pad portion 422 is less than 0.25 mm, the contact area between the pad portion 422 and the wiring member 142 may be insufficient because the contact area with the wiring member 142 is insufficient. If the width W6 of the pad portion 422 exceeds 2.5 mm, the area where light is lost by the pad portion 422 is increased and the shading loss may be large. For example, the width W6 of the pad portion 422 may be 0.8 mm to 1.5 mm.

그리고 패드부(422)의 길이(L1, L2)는 핑거 라인(42a)의 폭보다 클 수 있다. 예를 들어, 패드부(422)의 길이(L1, L2)가 0.035mm 내지 30mm일 수 있다. 패드부(422)의 길이(L1, L2)가 0.035mm 미만이면, 배선재(142)와의 접촉 면적이 충분하지 않아 패드부(422)와 배선재(142)의 부착력이 충분하지 않을 수 있다. 패드부(422)의 길이가 30mm를 초과하면, 패드부(422)에 의하여 광이 손실되는 면적이 늘어나서 쉐이딩 손실이 클 수 있다. The lengths L1 and L2 of the pad portion 422 may be greater than the width of the finger line 42a. For example, the lengths L1 and L2 of the pad portion 422 may be 0.035 mm to 30 mm. If the lengths L1 and L2 of the pad portion 422 are less than 0.035 mm, the contact area with the wiring material 142 is not sufficient and the adhesion between the pad portion 422 and the wiring material 142 may not be sufficient. If the length of the pad portion 422 exceeds 30 mm, the area where light is lost by the pad portion 422 is increased and the shading loss may be large.

이때, 좀더 큰 힘이 가해지는 제1 패드부(422a)의 길이(L1)가 제2 패드부(422b)의 길이(L2)보다 클 수 있다. 좀더 구체적으로는, 제1 패드부(422a)의 길이(L1)가 0.4mm 내지 30mm일 수 있고, 광 손실을 좀더 고려하여 제1 패드부(422a)의 길이(L1)가 0.4mm 내지 3.2mm일 수 있다. 제2 패드부(422b)의 길이(L2)가 0.035mm 내지 1mm일 수 있고, 좀더 구체적으로는 0.4mm 내지 1mm일 수 있다. 이에 의하여 큰 힘이 가해지는 제1 패드부(422a)에 의한 부착력을 더 많이 향상하고, 제2 패드부(422b)의 면적을 줄여 광 손실, 재료 비용 등을 절감할 수 있다. At this time, the length L1 of the first pad portion 422a to which a larger force is applied may be larger than the length L2 of the second pad portion 422b. More specifically, the length L1 of the first pad portion 422a may be 0.4 mm to 30 mm and the length L1 of the first pad portion 422a may be 0.4 mm to 3.2 mm Lt; / RTI > The length L2 of the second pad portion 422b may be 0.035 mm to 1 mm, more specifically 0.4 mm to 1 mm. As a result, the adhesive force by the first pad portion 422a, which applies a large force, can be further improved, and the area of the second pad portion 422b can be reduced, thereby reducing optical loss and material cost.

또는, 일 예로, 핑거 라인(42a)의 폭(W5) : 패드부(422)의 길이(L1, L2)의 비율이 1:1.1 내지 1:20일 수 있다. 이러한 범위 내에서 패드부(422)와 배선재(142)의 부착 면적을 증가시켜 패드부(422a)와 배선재(142)의 부착력을 향상할 수 있다.Or, for example, the ratio of the width W5 of the finger line 42a to the length L1, L2 of the pad portion 422 may be 1: 1.1 to 1:20. In this range, the adhesion area between the pad portion 422 and the wiring material 142 can be increased, and the adhesion between the pad portion 422a and the wiring material 142 can be improved.

또는, 일 예로, 배선재(142)의 폭(W1) : 패드부(422)의 길이(L1, L2)의 비율이 1:1 내지 1:10일 수 있다. 상기 비율이 1:1 미만이면, 패드부(422)의 길이(L1, L2)가 충분하지 않아 패드부(422)와 배선재(142)의 부착력이 충분하지 않을 수 있다. 상기 비율이 1:10를 초과하면, 패드부(422)에 의하여 광이 손실되는 면적이 늘어나서 쉐이딩 손실이 클 수 있다. 부착력, 광 손실 등을 좀더 고려하면, 상기 비율이 1:3 내지 1:6일 수 있다. Alternatively, for example, the ratio of the width W1 of the wiring member 142 to the length L1, L2 of the pad portion 422 may be 1: 1 to 1:10. If the ratio is less than 1: 1, the lengths (L1, L2) of the pad portion 422 are not sufficient and the adhesion force between the pad portion 422 and the wiring material 142 may not be sufficient. If the ratio exceeds 1:10, the area where light is lost by the pad portion 422 increases and the shading loss may be large. Considering the adhesion, light loss and the like, the ratio may be 1: 3 to 1: 6.

하나의 버스바 라인(42b)에서 패드부(422)는 6개 내지 24개(일 예로, 12개 내지 22개) 배치될 수 있다. 복수 개의 패드부(422)는 간격을 두고 배치될 수도 있다. 일 예로, 2개 내지 10개의 핑거 라인(42a)마다 하나씩 위치할 수 있다. 이에 의하면 버스바 라인(42b)과 배선재(142)의 접착 면적이 증가하는 부분을 규칙적으로 구비하여 버스바 라인(42b)과 배선재(142)와의 부착력을 향상할 수 있다. 또는, 두 개의 패드부(422) 사이의 거리가 서로 다른 값을 가지도록 복수 개의 패드부(422)가 배치될 수 있다. 특히, 다른 부분(즉, 버스바 라인(42b)의 중앙 부분)보다 큰 힘이 작용하는 버스바 라인(42b)의 단부에서 패드부(422)가 높은 밀도로 배치될 수 있다. 그 외의 다양한 변형이 가능하다. In one bus bar line 42b, the pad portions 422 may be arranged in a number of 6 to 24 (for example, 12 to 22). The plurality of pad portions 422 may be spaced apart. For example, one finger may be placed for each of two to ten finger lines 42a. According to this, the portion where the area of the bonding of the bus bar line 42b and the wiring material 142 increases is regularly provided, so that the adhesion force between the bus bar line 42b and the wiring material 142 can be improved. Alternatively, a plurality of pad portions 422 may be disposed such that distances between the two pad portions 422 are different from each other. In particular, the pad portion 422 can be arranged at a high density at the end of the bus bar line 42b where a larger force is applied than the other portion (i.e., the central portion of the bus bar line 42b). Various other variations are possible.

도 7을 다시 참조하면, 배선재(142)의 폭(W1) : 패드부(422)에 인접한 부분에서 코팅층(142b)(배선재(142)와 패드부(422)를 부착하기 위하여 별도의 접착층(일 예로, 솔더링층)이 위치하는 경우에 패드부(422) 사이에 위치하는 접착층)의 폭(W7)의 비율이 1:1 내지 1:3.33일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 상기 비율이 다양한 값을 가질 수 있다. 7, in order to adhere the coating layer 142b (the wiring material 142 and the pad portion 422) to a portion of the wiring material 142 adjacent to the pad portion 422, The width W7 of the adhesive layer located between the pad portions 422, for example, where the solder layer is located) may be from 1: 1 to 1: 3.33. However, the present invention is not limited thereto, and the ratio may have various values.

그리고 패드부(422)의 폭(W6)이 패드부(422)에 인접한 부분에서 코팅층(142b)의 폭(W7)과 같거나 그보다 클 수 있다. 일 예로, 패드부(422)에 인접한 부분에서 코팅층(142b)의 폭(W7) : 패드부(422)의 폭(W6)의 비율이 1:1 내지 1:4.5일 수 있다. 상기 비율이 1:1 미만이면, 배선재(142)와 패드부(422)의 접착 특성이 우수하지 않을 수 있다. 상기 비율이 1:4.5를 초과하면, 패드부(422)의 면적이 커져 광 손실이 증가하고 제조 비용이 증가할 수 있다. The width W6 of the pad portion 422 may be equal to or larger than the width W7 of the coating layer 142b in the portion adjacent to the pad portion 422. [ For example, the ratio of the width W7 of the coating layer 142b to the width W6 of the pad portion 422 in the portion adjacent to the pad portion 422 may be 1: 1 to 1: 4.5. If the ratio is less than 1: 1, the adhesion property between the wiring material 142 and the pad portion 422 may not be excellent. If the ratio is more than 1: 4.5, the area of the pad portion 422 becomes large, thereby increasing optical loss and increasing manufacturing cost.

그러나 본 발명이 이에 한정되는 것은 아니다. 패드부(422)의 폭(W6) 및 길이(L1, L2)가 배선재(142)와의 접촉 면적을 증가시켜 배선재(142)와의 부착력을 향상할 수 있는 범위 내에서 다양한 값을 가질 수 있다. 또한, 패드부(422)를 별도로 구비하지 않는 것도 가능하다. However, the present invention is not limited thereto. The width W6 and the lengths L1 and L2 of the pad portion 422 may have various values within a range capable of increasing the contact area with the wiring member 142 and improving the adhesion with the wiring member 142. [ It is also possible that the pad portion 422 is not provided separately.

다시 도 9를 참조하면, 제1 전극(42)은 전극 영역(EA)과 제1 에지 영역(PA1)을 구획하는 테두리부(423)를 더 포함할 수 있다. 테두리부(423)는 라인부(421)의 단부(또는 패드부(422))로부터 연장되어 일단 에지 영역(PA3)에 인접한 복수의 핑거 라인(42a)의 단부를 거쳐 최외각 핑거 라인(421a, 422a)의 단부에 도달할 수 있다. 테두리부(423)는 일단 에지 영역(PA3)에 인접한 핑거 라인(42a)의 단부를 연결할 수 있다. 테두리부(423)를 구비하면 일단 에지 영역(PA3)에 인접한 핑거 라인(42a)의 일부에 단선 등이 있는 경우에 캐리어가 흐르는 경로를 제공하는 역할을 한다. 그리고 일단 에지 영역(PA3) 내에 위치한 전극부(424a, 424b)가 테두리부(423)를 경유하여 핑거 라인(42a)에 연결될 수 있다. 그러면, 전극 영역(EA)에서 일단 에지 영역(PA3)에 인접한 부분에 위치한 핑거 라인(42a)에 의하여 수집된 전류가 테두리부(423)를 경유하여 전극부(424a, 424b)를 통하여 배선재(142)에 전달될 수 있다. 이에 의하여 일단 에지 영역(PA3)에 인접한 전극 영역(EA)에서 생성된 전류를 효과적으로 전극부(424a, 424b)에 전달할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 에지 영역(PA1) 내의 전극부(424a, 424b)가 테두리부(423)를 경유하지 않고 직접 핑거 라인(42a)에 연결되는 것도 가능하다. 그 외의 다양한 변형이 가능하다. Referring again to FIG. 9, the first electrode 42 may further include a rim portion 423 that separates the electrode region EA and the first edge region PA1. The rim portion 423 extends from the end portion (or the pad portion 422) of the line portion 421 and extends through the end portions of the plurality of finger lines 42a adjacent to the edge region PA3 at one end to form the outermost finger lines 421a, 422a. ≪ / RTI > The rim portion 423 may connect the end portion of the finger line 42a adjacent to the edge region PA3. The frame 423 serves to provide a path through which the carrier flows when there is a disconnection or the like on a part of the finger line 42a adjacent to the edge area PA3. The electrode portions 424a and 424b located in the edge region PA3 may be connected to the finger line 42a via the rim portion 423. The current collected by the finger line 42a located in the edge region PA3 adjacent to the edge region PA3 in the electrode region EA passes through the edge portion 423 and is electrically connected to the wiring member 142 through the electrode portions 424a and 424b. ). ≪ / RTI > Thus, the current generated in the electrode region EA adjacent to the edge region PA3 can be effectively transmitted to the electrode portions 424a and 424b. However, the present invention is not limited thereto. It is also possible that the electrode portions 424a and 424b in the first edge region PA1 are directly connected to the finger line 42a without passing through the rim portion 423. Various other variations are possible.

테두리부(423)가 태양 전지(150)의 제1 또는 제2 가장자리(161, 162) 쪽으로 향하면서 제1 에지 영역(PA1)의 폭이 점진적으로 넓어지도록 핑거 라인(42a) 및 버스바 라인(42b)에 경사지게 배치될 수 있다. 일 예로, 제1 에지 영역(PA1)이 대략적인 삼각형의 형상을 가질 수 있고, 제1 에지 영역(PA1)을 구획하는 두 개의 테두리부(423)가 대략적인 "V자 형상"을 가질 수 있다. 이에 의하여 제1 에지 영역(PA1)에 인접한 두 개의 전극 영역(EA)에서 핑거 라인(42a)의 외측 단부들이 점점 멀어지도록 배치될 수 있다. 그리고 제1 에지 영역(PA1)은 두 개의 전극 영역(EA) 사이에서 태양 전지(150)의 제1 또는 제2 가장자리(161, 162)에 가까워질수록 폭이 넓어지는 형상을 가질 수 있다. 이에 의하여 제1 에지 영역(PA1)에 인접한 전극 영역(EA)의 단부의 폭이 다른 부분보다 작을 수 있다. 일 예로, 제1 에지 영역(PA1)이 이등변 삼각형의 형상을 가질 수 있고, 각각의 전극 영역(EA)은 대략적인 팔각형 형상을 가질 수 있다. The finger portion 42a and the bus bar line 422 are arranged such that the width of the first edge region PA1 gradually increases as the rim portion 423 is directed toward the first or second edge 161 or 162 of the solar cell 150 42b. In one example, the first edge area PA1 may have a rough triangular shape, and the two edge portions 423 defining the first edge area PA1 may have a rough "V shape" . Whereby the outer ends of the finger lines 42a in the two electrode areas EA adjacent to the first edge area PA1 can be arranged to be gradually distant from each other. The first edge area PA1 may have a shape that becomes wider as it gets closer to the first or second edges 161 and 162 of the solar cell 150 between the two electrode areas EA. Accordingly, the width of the end portion of the electrode region EA adjacent to the first edge region PA1 may be smaller than the other portion. For example, the first edge region PA1 may have an isosceles triangle shape, and each electrode region EA may have a roughly octagonal shape.

이에 의하여 배선재(142)가 테두리부(423)에 부착되지 않으면서 제1 에지 영역(PA1) 내에 안정적으로 위치할 수 있다. 본 실시예에서 다른 태양 전지(150)에 연결되지 않는 배선재(142)의 단부가 라인부(421)의 단부를 지나 제1 에지 영역(PA1)의 내부까지 연장되어 배선재(142)의 단부가 제1 에지 영역(PA1)(또는 일단 에지 영역(PA3)) 내부에 위치할 수 있다. 이에 의하여 배선재(142)를 라인부(421)의 단부에 안정적으로 고정할 수 있고 제1 패드부(422a)에 의한 충분한 부착력으로 제1 전극(42)에 고정할 수 있다. 반면, 배선재(142)의 단부가 라인부(421)의 단부에 위치하게 하거나 라인부(421)의 단부에 도달하지 않게 되면, 배선재(142)의 단부가 라인부(421)의 단부에 위치한 제1 패드부(422a)에 안정적으로 부착되지 않을 수 있다. 또는, 배선재(142)의 단부가 제2 에지 영역(PA2)까지 연장되면 불필요한 쇼트 등의 문제가 발생할 수 있다. Thus, the wiring member 142 can be stably positioned in the first edge area PA1 without being attached to the rim 423. The end portion of the wiring material 142 that is not connected to the other solar cell 150 in this embodiment extends to the inside of the first edge region PA1 through the end portion of the line portion 421, 1 edge area PA1 (or the edge area PA3). Thus, the wiring member 142 can be stably fixed to the end of the line portion 421 and can be fixed to the first electrode 42 with a sufficient adhesive force by the first pad portion 422a. On the other hand, when the end portion of the wiring material 142 is located at the end of the line portion 421 or does not reach the end portion of the line portion 421, It may not be stably attached to the one pad portion 422a. Alternatively, when the end portion of the wiring material 142 extends to the second edge region PA2, a problem such as unnecessary short-circuiting may occur.

일 예로, 제1 에지 영역(PA1)에서 제1 에지 영역(PA1) 내에 위치한 배선재(142)의 길이가 배선재(142)가 위치하지 않은 부분의 길이보다 길 수 있다. 즉, 제1 에지 영역(PA1)의 길이(L3) : 제1 에지 영역(PA1) 내에 위치하는 배선재(142)의 길이(L4)의 비율이 1:0.5 내지 1:1일 수 있다. 그러면, 배선재(142)이 제1 패드부(422a)에 안정적으로 부착될 수 있다. 좀더 구체적으로는, 제1 에지 영역(PA1)의 길이(L3) : 제1 에지 영역(PA1) 내에 위치하는 배선재(142)의 길이(L4)의 비율이 1:0.6 내지 1:0.9일 수 있다. 이러한 범위 내에서 배선재(142)가 제1 패드부(422a)에 안정적으로 부착되고 제2 에지 영역(PA2)까지 연장되는 것을 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. For example, the length of the wiring material 142 located in the first edge area PA1 in the first edge area PA1 may be longer than the length of the portion in which the wiring material 142 is not located. That is, the ratio of the length L3 of the first edge area PA1 to the length L4 of the wiring material 142 located in the first edge area PA1 may be 1: 0.5 to 1: 1. Then, the wiring material 142 can be stably attached to the first pad portion 422a. More specifically, the ratio of the length L3 of the first edge area PA1 to the length L4 of the wiring material 142 located in the first edge area PA1 may be 1: 0.6 to 1: 0.9 . Within this range, it is possible to prevent the wiring material 142 from stably attaching to the first pad portion 422a and extending to the second edge region PA2. However, the present invention is not limited thereto.

그리고 배선재(42)의 다른 단부는 제1 에지 영역(PA1)(또는 타단 에지 영역(PA4))을 지나 반도체 기판(160)의 외부까지 연장될 수 있다. 즉, 배선재(42)는 일단 에지 영역(PA3)로부터 이에 인접한 제1 패드부(422a)를 지나 타단 에지 영역(PA4)에 인접한 제1 패드부(422a)까지 연속적으로 이어지고, 제1 패드부(422a)와 타단 에지 영역(PA4)를 지나 반도체 기판(160)의 외부까지 이어질 수 있다. The other end of the wiring material 42 may extend to the outside of the semiconductor substrate 160 through the first edge region PA1 (or the other edge region PA4). That is, the wiring material 42 continuously extends from the edge region PA3 through the first pad portion 422a adjacent thereto to the first pad portion 422a adjacent to the other edge region PA4, and the first pad portion 422a and the other edge region PA4 to the outside of the semiconductor substrate 160.

이때, 배선재(142)는 패드부(422)에 구조적으로 결합 또는 부착되어 위치한다. 그리고 배선재(142)는 라인부(421) 및/또는 일단 및 타단 에지 영역(PA3, PA4) 내의 전극부(424a, 424b)에는 구조적으로 결합 또는 부착될 수도 있고, 구조적으로 결합 또는 부착되지 않은 상태로 위치할 수 있다. 배선재(142)가 라인부(421) 및/또는 일단 및 타단 에지 영역(PA3, PA4) 내의 전극부(424a, 424b)에 구조적으로 결합 또는 부착되지 않더라도 이들과 중첩하여 컨택되는 것에 의하여 이들에 연결(일 예로, 전기적 연결)될 수 있다. 이는 배선재(142)에서 솔더 물질을 포함하는 코팅층(142b)은 상대적으로 넓은 폭을 가지는 패드부(422)에는 잘 부착될 수 있지만, 상대적으로 좁은 폭을 가지는 버스바 라인(42b)의 라인부(421) 및/또는 전극부(424a, 424b)에서는 부착되지 않을 수도 있기 때문이다. At this time, the wiring material 142 is structurally coupled or attached to the pad portion 422. The wiring material 142 may be structurally bonded or attached to the line portion 421 and / or the electrode portions 424a and 424b in the one and the other end edge regions PA3 and PA4, ≪ / RTI > Even if the wiring material 142 is not structurally coupled or attached to the line portions 421 and / or the electrode portions 424a and 424b in the one and the other end edge regions PA3 and PA4, (E. G., Electrically connected). This is because the coating layer 142b including the solder material in the wiring member 142 can be adhered to the pad portion 422 having a relatively wide width but can be attached to the line portion of the bus bar line 42b having a relatively narrow width 421 and / or the electrode portions 424a, 424b.

이에 따라 일단 에지 영역(PA3) 및 타단 에지 영역(PA4) 내에서 버스바 라인(42b)과 배선재(142)의 결합력이 일단 에지 영역(PA3) 및 타단 에지 영역(PA4) 이외의 영역에서 버스바 라인(42b)과 배선재(142)의 결합력보다 작을 수 있다. 특히, 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에서 버스바 라인(42b)의 전극부(424a, 424b)과 배선재(142)의 결합력이 패드부(422)(특히, 제1 패드부(422a)와 배선재(142)의 결합력보다 작을 수 있다. 이에 의하여 패드부(422)에 의하여 충분한 결합력을 구현할 수 있으며, 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에서는 작은 전극 면적으로 원활한 전기적 연결이 이루어지도록 할 수 있다. The coupling strength between the bus bar line 42b and the wiring material 142 in the edge area PA3 and the edge area PA4 is set to be smaller than the width of the bus bar in the area other than the edge area PA3 and the edge area PA4. The line 42b and the wiring material 142 may be smaller than the bonding force between the line 42b and the wiring material 142. [ Particularly, in the edge region PA3 and the edge region PA4, the coupling strength between the electrode portions 424a and 424b of the bus bar line 42b and the wiring member 142 is greater than that of the pad portion 422 A sufficient bonding force can be realized by the pad portion 422. In the one edge region PA3 and the other edge region PA4, a small electrode area can be obtained with a small electrode area So that an electrical connection can be made.

최외곽 핑거 라인(421a, 422a) 사이에 위치한 제1 에지 영역(PA1)의 폭(또는 일단 또는 타단 에지 영역(PA3, PA4)의 폭)(W8)은 배선재(142)의 폭(W1)보다 클 수 있다. 이에 의하여 배선재(142)가 안정적으로 제1 에지 영역(PA1) 내에 위치할 수 있다. 특히, 배선재(142)의 부착 공정 중에 배선재(142)가 제1 에지 영역(PA1)에서 좌우로 휘는 경우 등에도 배선재(142)가 제1 에지 영역(PA1) 내에 위치하도록 할 수 있다. The width W8 of the first edge region PA1 (or the width of one or both of the edge regions PA3 and PA4) located between the outermost finger lines 421a and 422a is smaller than the width W1 of the wiring member 142 It can be big. Thus, the wiring material 142 can be stably positioned in the first edge area PA1. Particularly, when the wiring material 142 is bent to the left or right in the first edge area PA1 during the process of attaching the wiring material 142, the wiring material 142 can be positioned in the first edge area PA1.

제1 에지 영역(PA1)의 폭(W8)이 0.73mm 내지 3.8mm일 수 있다. 일 예로, 제1 에지 영역(PA1)의 폭(W8)이 0.73mm 내지 2mm일 수 있다.. 또는, 배선재(142)의 폭(W1) : 제1 에지 영역(PA1)의 폭의 비율이 1:1.46 내지 1:15.2(일 예로, 1:1.46 내지 1:5)일 수 있다. 이러한 범위 내에서 안정적으로 배선재(142)가 제1 에지 영역(PA1) 내에 위치할 수 있다. The width W8 of the first edge area PA1 may be 0.73 mm to 3.8 mm. For example, the width W8 of the first edge area PA1 may be 0.73 mm to 2 mm. Alternatively, the width W1 of the wiring material 142: the width of the first edge area PA1 may be 1 : 1.46 to 1: 15.2 (for example, 1: 1.46 to 1: 5). The wiring material 142 can be stably positioned within the first edge area PA1 within this range.

또는, 제1 에지 영역(PA1)의 폭(W8)을 L, 에지 거리(D)를 D라 할 때, L과 D가 다음 수학식 1을 만족할 수 있다. 여기서, 에지 거리(D)라 함은 최외각 핑거 라인(421a, 422a)보다 내측에 위치하는 제1 에지 영역(PA1)의 내측 단부(또는 이 부분에 위치한 패드부(422))와 태양 전지(150)의 가장자리(좀더 상세하게는, 제1 또는 제2 가장자리(161, 162)) 사이의 거리를 의미한다. Alternatively, when the width W8 of the first edge area PA1 is L and the edge distance D is D, L and D can satisfy the following equation (1). Here, the edge distance D refers to the distance between the inner edge of the first edge region PA1 (or the pad portion 422 located at this portion) located inside the outermost finger lines 421a and 422a and the solar cell 150 (more specifically, the first or second edge 161, 162).

<수학식 1> &Quot; (1) &quot;

0.9·(0.1569·D + 0.3582) ≤ L ≤ 1.1·(0.1569·D + 0.3582)0.9 占 (0.1569 占 D + 0.3582) ? L? 1.1 (0.1569 占 D + 0.3582)

(여기서, L의 단위가 mm이고, D의 단위가 mm이다. )(Where the unit of L is mm and the unit of D is mm).

이는 에지 거리(D)가 커질수록 배선재(142)가 휘는 등의 현상이 더 많이 나타날 수 있으므로, 에지 거리(D)가 커질수록 제1 에지 영역(PA1)의 폭(W8)을 충분하게 확보하여야 하기 때문이다. 그러나 본 발명이 이에 한정되는 것은 아니다. The width W8 of the first edge area PA1 is sufficiently secured as the edge distance D increases as the edge distance D increases as the wiring material 142 bends. . However, the present invention is not limited thereto.

테두리부(423)의 폭은 라인부(421)의 폭보다 작다. 일 예로, 라인부(421)의 폭이 테두리부(423)의 폭의 2배 이상의 값을 가질 수 있다. 그러면, 라인부(421)에서 두 개로 분지되는 부분에서 두 개의 테두리부(423)의 폭의 합이 라인부(421)와 같거나 그보다 작다. 이에 의하여 테두리부(423)의 폭을 최소화하고 라인부(421)와 두 개의 테두리부(423)가 연결되는 부분에서 버스바 라인(42b)의 폭이 넓어지는 것을 방지할 수 있다. 일 예로, 라인부(421)의 폭(W4)이 테두리부(423)의 폭의 2배 내지 10배일 수 있다. 또는, 일 예로, 테두리부(423)의 선폭이 35um 내지 120um일 수 있다. The width of the rim portion 423 is smaller than the width of the line portion 421. For example, the width of the line portion 421 may be at least two times the width of the rim portion 423. Then, the sum of the widths of the two edge portions 423 in the two branched portions in the line portion 421 is equal to or smaller than the line portion 421. [ The width of the rim portion 423 can be minimized and the width of the bus bar line 42b can be prevented from widening at the portion where the rim portion 421 and the two rim portions 423 are connected. For example, the width W4 of the line portion 421 may be two to ten times the width of the rim portion 423. Or, as an example, the line width of the rim portion 423 may be 35um to 120um.

또는, 테두리부(423)의 폭이 핑거 라인(42a)보다 작거나 핑거 라인(42a)과 동일 또는 유사할 수 있다. 일 예로, 테두리부(423)의 폭이 핑거 라인(42a)의 폭의 2배 이하(일 예로, 0.5배 내지 2배)일 수 있다. 이에 의하여 테두리부(423)에 의한 효과를 구현하면서 테두리부(423)에 의한 광 손실 증가 등의 문제를 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 테두리부(423)의 폭이 핑거 라인(42a)을 연결하여 전류가 흐를 수 있는 범위의 폭을 가지면 족하다. Alternatively, the width of the rim portion 423 may be smaller than the finger line 42a or may be the same as or similar to the finger line 42a. For example, the width of the rim portion 423 may be less than or equal to twice the width of the finger line 42a (e.g., 0.5 to 2 times). Accordingly, it is possible to prevent a problem such as an increase in optical loss due to the rim 423 while realizing the effect of the rim 423. However, the present invention is not limited to this, and it suffices if the width of the rim portion 423 is wide enough to connect the finger lines 42a to allow current flow therethrough.

그리고 본 실시예에서 버스바 라인(42b)은 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에 각기 위치하는 전극부(424a, 424b)를 포함할 수 있다. 일단 에지 영역(PA3) 및 타단 에지 영역(PA4) 내에 위치하는 전극부(424a, 424b)에는 배선재(142)가 중첩되어 접촉되거나 배선재(142)가 전기적으로 연결된다. 이에 의하여 전극부(424a, 424b)는 배선재(142)로 전류가 흐를 수 있는 경로가 되므로, 전극부(424a, 424b)는 버스바 라인(424b)의 일부를 구성한다고 볼 수 있는 것이다. In this embodiment, the bus bar line 42b may include electrode portions 424a and 424b positioned at one edge region PA3 and the other edge region PA4, respectively. The wiring members 142 are overlapped and contacted or the wiring members 142 are electrically connected to the electrode portions 424a and 424b located in the edge region PA3 and the edge region PA4. As a result, the electrode portions 424a and 424b are paths through which current can flow to the wiring member 142, so that the electrode portions 424a and 424b can be regarded as a part of the bus bar line 424b.

본 실시예에서는 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에 위치한 전극부(424a, 424b)을 통하여 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에 인접한 전극 영역(EA)의 부분에서 생성된 전류를 배선재(142)로 전달할 수 있다. 이에 의하여 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에 인접한 부분에 위치한 전극 영역(EA)의 부분(즉, 핑거 라인(42a)과 평행한 방향에서 나란하게 위치한 두 개의 일단 에지 영역(PA3) 사이에 위치한 전극 영역(EA)의 부분 및/또는 핑거 라인(42a)과 평행한 방향에서 나란하게 위치한 두 개의 타단 에지 영역(PA3) 사이에 위치한 전극 영역(EA)의 부분)에서 생성된 전류가 전극부(424a, 424b)에 의하여 배선재(142)로 효과적으로 전달될 수 있다. 이에 의하여 배선재(142)의 접착력 또는 결합력을 향상하기 위하여 제1 에지 영역(PA1)(또는 일단 에지 영역(PA3), 타단 에지 영역(PA4))를 구비한 경우에도 이에 의하여 발생할 수 있는 효율 저하 등을 방지할 수 있다. 이에 의하여 태양 전지(150)의 효율을 향상하고 태양 전지 패널(100)의 출력을 향상할 수 있다. The edge portions PA3 and PA4 of the electrode regions EA adjacent to the one edge region PA3 and the other edge region PA4 are formed through the electrode portions 424a and 424b located in the edge region PA3 and the edge region PA4, To the wiring material 142. [0051] Thereby, the portion of the electrode region EA located at the portion adjacent to the edge region PA3 and the edge region PA4 at one end (that is, the two edge regions PA3 and PA4 arranged in parallel to the direction parallel to the finger line 42a) ) Of the electrode region EA located between the two edge regions PA1 and PA2 and / or the portion of the electrode region EA located between the other edge region PA3 and the other edge region PA3 located parallel to the finger line 42a) Can be effectively transferred to the wiring material 142 by the electrode portions 424a and 424b. Accordingly, even when the first edge region PA1 (or the one edge region PA3 and the other edge region PA4) is provided to improve the adhesive force or bonding force of the wiring member 142, Can be prevented. Accordingly, the efficiency of the solar cell 150 can be improved and the output of the solar cell panel 100 can be improved.

본 실시예에서와 달리 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에 전극부(424a, 424b)를 구비하지 않는 경우에는, 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에 인접한 전극 영역(EA)의 부분에서 생성된 전류가 제1 패드부(422a)에 모인 후에 배선재(142)로 전달된다. 이에 의하면 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에 인접한 전극 영역(EA)의 부분 내에서 생성된 전류를 효과적으로 모으기 어려울 수 있다. Unlike in the present embodiment, in the case where the electrode portions 424a and 424b are not provided in the edge region PA3 and the edge region PA4 at one end, the edge regions PA3 and PA4 adjacent to the edge region PA3 and the edge region PA4, The electric current generated in the region EA is collected in the first pad portion 422a and then transferred to the wiring material 142. [ According to this, it may be difficult to effectively collect the electric current generated in the portion of the electrode region EA adjacent to the edge region PA3 and the edge region PA4.

이때, 본 실시예에서 전극부(424a, 424b)는 핑거 라인(42a), 버스바 라인(42b) 또는 배선재(142)에 연결될 수 있는 형상을 가지도록 형성되면 족하다. 이에 따라 전극부(424a, 424b)는 전극 영역(EA)의 핑거 라인(42a)보다 적은 밀도로 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에 위치하게 된다. The electrode portions 424a and 424b may be formed to have a shape that can be connected to the finger line 42a, the bus bar line 42b, or the wiring member 142. In this case, The electrode portions 424a and 424b are positioned at the edge region PA3 and the edge region PA4 at one end with less density than the finger line 42a of the electrode region EA.

좀더 구체적으로, 일단 에지 영역(PA3)과 타단 에지 영역(PA4)는 반도체 기판(160)의 중심선(즉, 핑거 라인(42a)과 평행한 중심선)을 기준으로 대칭으로 형성될 수 있다. 이와 같이 본 실시예에서는 반도체 기판(160)의 양측 가장자리(즉, 제1 및 제2 가장자리(161, 162))에 각기 일단 에지 영역(PA3)과 타측 에지 영역(PA4)을 구비하여, 반도체 기판(160)의 양측 가장자리 부분에서 발생할 수 있는 배선재(142)의 부착력 저하를 효과적으로 방지할 수 있다. More specifically, once the edge area PA3 and the other edge area PA4 are formed symmetrically with respect to the center line of the semiconductor substrate 160 (that is, the center line parallel to the finger line 42a). As described above, in the present embodiment, one edge region PA3 and the other edge region PA4 are provided on both side edges (i.e., the first and second edges 161 and 162) of the semiconductor substrate 160, It is possible to effectively prevent the deterioration of the adhesion of the wiring material 142 that may occur at both side edge portions of the wiring 160.

본 실시예에서는 일단 에지 영역(PA3)에 위치한 전극부(424a)가 내부에 개구부를 구비하고 전극부(424a)의 최외각 단부가 이에 인접한 최외각 핑거 라인(421a)과 동일 선상까지 위치하거나 이보다 외측으로(즉, 반도체 기판(160)의 제1 가장자리(161)에 좀더 가깝게) 위치할 수 있다. 이와 유사하게, 타단 에지 영역(PA)에 위치한 전극부(424b)가 내부에 개구부를 구비하고 전극부(424b)의 최외각 단부가 이에 인접한 최외각 핑거 라인(422a)과 동일 선상까지 위치하거나 이보다 외측으로(즉, 반도체 기판(160)의 제2 가장자리(162)에 좀더 가깝게) 위치할 수 있다. 이에 의하여 전극부(424a, 424b)가 배선재(142)와 안정적으로 연결될 수 있다. 이에 의하여 일단 및 타단 에지 영역(PA3, PA4)에 인접한 전극 영역(EA)의 부분에서 생성된 전류를 좀더 안정적으로 배선재(142)에 전달할 수 있다. In this embodiment, the electrode portion 424a located in the edge region PA3 has an opening in the inside and the outermost end portion of the electrode portion 424a is located in the same line as the outermost finger line 421a adjacent thereto, (I.e., closer to the first edge 161 of the semiconductor substrate 160). Similarly, the electrode portion 424b located at the other end edge region PA has an opening in the inside thereof, and the outermost end portion of the electrode portion 424b is located on the same line as the outermost finger line 422a adjacent thereto, (I.e., closer to the second edge 162 of the semiconductor substrate 160). Thus, the electrode portions 424a and 424b can be stably connected to the wiring member 142. This makes it possible to more stably transfer the current generated in the portion of the electrode region EA adjacent to the one end and the other end edge regions PA3 and PA4 to the wiring member 142. [

이와 같이 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에 위치한 전극부(424a, 424b)가 각기 개구부(전극이 형성되지 않은 부분)이 구비되므로, 전극 영역(EA)에 위치한 전극 부분보다 낮은 밀도의 전극부(424a, 424b)가 형성되면서도 핑거 라인(42a)과의 연결은 원활하게 이루어지도록 할 수 있다. 그리고 전극부(424a, 424b)의 최외각 단부(즉, 제2 전극부(4242)의 외측 단부, 제2 전극부(4243)의 외측 단부)가 최외각 핑거 라인(42a)과 동일 선상이거나 이보다 외측으로 위치하므로, 외측에 인접한 핑거 라인(42a) 쪽에서 수집된 전류가 잔류되지 않고 배선재(142)로 효과적으로 전달될 수 있다. Since the electrode portions 424a and 424b located in the one edge region PA3 and the other edge region PA4 are provided with openings (portions where no electrode is formed) The electrode parts 424a and 424b of high density can be formed and the connection with the finger line 42a can be smoothly performed. The outermost end portion of the electrode portions 424a and 424b (i.e., the outer end portion of the second electrode portion 4242 and the outer end portion of the second electrode portion 4243) are on the same line or more than the outermost finger line 42a The electric current collected at the finger line 42a adjacent to the outside can be effectively transmitted to the wiring material 142 without being remained.

그리고 본 실시예에서는 일단 에지 영역(PA3)에 의한 전극부(424a)와 타단 에지 영역(PA4)에 위치한 전극부(424b)가 서로 다른 형상을 가지도록 한다. 이에 따라 일단 에지 영역(PA3)에 위치한 전극부(424a)의 개구부과 타단 에지 영역(PA4)에 위치한 전극부(424b)의 개구부도 서로 다른 형상 또는 배치를 가질 수 있다. 상술한 바와 같이 일단 에지 영역(PA3)에는 배선재(142)의 단부가 위치하고 타단 에지 영역(PA4)에는 배선재(142)가 반도체 기판(160)의 외부까지 연장된다. 이에 따라 일단 에지 영역(PA3)에 위치하는 배선재(142)의 길이와 타단 에지 영역(PA4)에 위치하는 배선재(142)의 길이 서로 다르다. 좀더 구체적으로는, 일단 에지 영역(PA)에 위치하는 배선재(142)의 길이보다 타단 에지 영역(PA4)에 위치하는 배선재(142)의 길이가 크다. 이를 고려하여 일단 에지 영역(PA3)에 의한 전극부(424a)와 타단 에지 영역(PA4)에 위치한 전극부(424b)가 서로 다른 형상(즉, 대칭되지 않는 형상)을 가지도록 한 것이다. In this embodiment, the electrode portion 424a formed by the edge region PA3 and the electrode portion 424b formed at the other edge region PA4 have different shapes. The openings of the electrode portions 424a located at the edge region PA3 and the openings of the electrode portions 424b located at the other edge region PA4 may have different shapes or arrangements. The end portion of the wiring material 142 is located in the edge region PA3 and the wiring material 142 is extended to the outside of the semiconductor substrate 160 in the edge region PA4. The length of the wiring material 142 located in the edge area PA3 is different from the length of the wiring material 142 located in the other edge area PA4. More specifically, the length of the wiring material 142 located at the other edge region PA4 is larger than the length of the wiring material 142 once located in the edge region PA. The electrode portion 424a formed by the edge region PA3 and the electrode portion 424b located at the other edge region PA4 have different shapes (i.e., non-symmetrical shapes).

좀더 구체적으로, 일단 에지 영역(PA3)에서 전극부(424a)가, 최외각 핑거 라인(421a)보다 내측에 위치하는 제1 전극부(4241), 그리고 제1 전극부(4241)로부터 제1 전극부(4241)과 교차하는 방향으로 최외각 핑거 라인(421a)과 동일 선상 또는 이보다 외측까지 연장되는 제2 전극부(4242)를 포함할 수 있다. More specifically, the electrode portion 424a in the edge region PA3 includes a first electrode portion 4241 located inside the outermost finger line 421a, and a second electrode portion 4241 extending from the first electrode portion 4241, And a second electrode portion 4242 extending in the same line or outward as the outermost finger line 421a in the direction intersecting the first electrode portion 4241.

이때, 제1 전극부(4241)가 핑거 라인(42a)과 평행하거나 버스바 라인(42b)의 라인부(421)와 교차(일 예로, 직교)하면서 일단 에지 영역(PA3)의 양측에 위치하는 전극 영역(EA)의 부분 내에 위치한 핑거 라인(42a)에 연결(직접 연결 또는 테두리부(423)를 통하여 연결)될 수 있다. 이에 의하여 제1 전극부(4241)는 일단 에지 영역(PA3)의 양측에 위치하는 전극 영역(EA)의 부분 내에 위치한 핑거 라인(42a)에 연결되어, 해당 전극 영역(EA)의 부분에서 생성된 전류가 제1 전극부(4241)에 전달될 수 있도록 한다. 이에 의하여 제1 전극부(4241), 내측 단부에 위치한 제1 패드부(422a), 테두리부(423) 사이에 개구부가 위치하게 된다. At this time, the first electrode portion 4241 is located on both sides of the edge region PA3 in parallel with the finger line 42a or intersect (for example, orthogonal to) the line portion 421 of the bus bar line 42b (Connected directly or via the rim 423) to the finger line 42a located within the portion of the electrode area EA. The first electrode portion 4241 is connected to the finger line 42a located in the portion of the electrode region EA located on both sides of the edge region PA3 so that the first electrode portion 4241 is formed in the portion of the electrode region EA So that current can be transmitted to the first electrode unit 4241. Accordingly, an opening is positioned between the first electrode portion 4241, the first pad portion 422a located at the inner end portion, and the rim portion 423.

그리고 제2 전극부(4242)는 핑거 라인(42a)과 교차(일 예로, 직교)하거나 버스바 라인(42b)의 라인부(421)와 평행할 수 있다. 제2 전극부(4242)는 버스바 라인(42b)의 제1 패드부(422a)와는 이격된 위치인 제1 전극부(4241)로부터 연장되어, 제1 패드부(422a)에 의하여 배선재(142)와의 결합력을 높이는 것에 불필요한 간섭을 일으키는 것을 방지할 수 있고 전극 면적을 줄여 재료 비용을 절감할 수 있다. 그리고 제2 전극부(4242)는 제1 전극부(4241)의 중앙을 지나도록 위치하여 배선재(142)와의 연결 면적 또는 확률을 크게 증가시킬 수 있다. 이에 의하여 제1 전극부(421)를 통하여 전달된 전류를 배선재(142)로 안정적으로 전달할 수 있다. The second electrode portion 4242 may intersect the finger line 42a (for example, orthogonally) or may be parallel to the line portion 421 of the bus bar line 42b. The second electrode portion 4242 extends from the first electrode portion 4241 at a position spaced apart from the first pad portion 422a of the bus bar line 42b and is electrically connected to the wiring member 142 by the first pad portion 422a. It is possible to prevent the unnecessary interference from being caused by increasing the coupling strength with the electrode and to reduce the electrode area and thus to reduce the material cost. The second electrode part 4242 is positioned to pass through the center of the first electrode part 4241, thereby greatly increasing the area or probability of connection with the wiring material 142. Thus, the current transmitted through the first electrode unit 421 can be stably transmitted to the wiring member 142. [

이에 의하여 제1 전극부(4241)의 일측(도면의 좌측), 제1 전극부(4241)의 일측에 인접한 제2 전극부(4242), 그리고 제1 가장자리(161) 사이에 일종의 개구부가 형성된다. 그리고 제1 전극부(4241)의 타측, 제1 전극부(4241)의 타측에 인접한 제2 전극부(4242), 그리고 제1 가장자리(161) 사이에 일종의 개구부가 형성된다. Thereby, a kind of opening is formed between one side (left side of the drawing) of the first electrode part 4241, the second electrode part 4242 adjacent to one side of the first electrode part 4241, and the first side edge 161 . An opening is formed between the second electrode portion 4242 and the first edge 161 adjacent to the other side of the first electrode portion 4241, the other side of the first electrode portion 4241, and the first edge portion 161.

이때, 일 예로, 제1 에지 영역(PA1) 내에서, 라인부(421)에 평행한 방향에서 제1 전극부(4241)의 위치가 제1 에지 영역(PA1)의 내측 단부보다 최외각 핑거 라인(42b)에 좀더 가깝게 위치할 수 있다. 즉, 라인부(421)에 평행한 방향에서 제1 에지 영역(PA1)의 길이(L3) : 제1 전극부(4241)와 제1 패드부(422a) 사이의 거리가 1:0.5 내지 1:1일 수 있다. 좀더 구체적으로는, 제1 에지 영역(PA1)의 길이(L3) : 제1 전극부(4241)와 제1 패드부(422a) 사이의 거리가 1:0.6 내지 1:0.9일 수 있다. 그러면, 배선재(142)가 제1 전극부(4241)를 가로질러 제2 전극부(4242) 위에 위치하게 되면, 배선재(142)가 안정적으로 제1 패드부(422a)를 지나도록 부착될 수 있다. 그리고 배선재(142)가 제2 에지 영역(PA2)까지 연장되어 위치하는 것을 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. In this case, for example, in the first edge area PA1, the position of the first electrode part 4241 in the direction parallel to the line part 421 is longer than the inner edge of the first edge area PA1, (42b). &Lt; / RTI &gt; That is, the length L3 of the first edge area PA1 in the direction parallel to the line part 421: the distance between the first electrode part 4241 and the first pad part 422a is 1: 0.5 to 1: 1 &lt; / RTI &gt; More specifically, the length L3 of the first edge region PA1: the distance between the first electrode portion 4241 and the first pad portion 422a may be 1: 0.6 to 1: 0.9. Then, when the wiring material 142 is placed on the second electrode portion 4242 across the first electrode portion 4241, the wiring material 142 can be stably attached to the first pad portion 422a . And the wiring material 142 can be prevented from extending to the second edge region PA2. However, the present invention is not limited thereto.

타단 에지 영역(PA4)에서는 전극부(424b)가, 최외각 핑거 라인(422a)과 동일 선상 또는 이보다 외측에 위치하는 제3 전극부(4243)를 포함할 수 있다. 이에 의하여 배선재(142)가 제3 전극부(4243)를 가로질러 반도체 기판(160)의 외부까지 연장될 수 있다. 이때, 제3 전극부(4243)가 핑거 라인(42a)과 평행하거나 버스바 라인(42b)의 라인부(421)와 교차(일 예로, 직교)하는 방향으로 형성되며, 타단 에지 영역(PA4)의 양측에 위치하는 전극 영역(EA)의 부분 내에 위치한 핑거 라인(42a)에 연결(직접 연결 또는 테두리부(423)를 통하여 연결)될 수 있다. In the other edge region PA4, the electrode portion 424b may include a third electrode portion 4243 which is located on the same line or outward as the outermost finger line 422a. Accordingly, the wiring material 142 can extend to the outside of the semiconductor substrate 160 across the third electrode portion 4243. At this time, the third electrode part 4243 is formed in a direction parallel to the finger line 42a or in a direction intersecting (for example, orthogonal to) the line part 421 of the bus bar line 42b and the other end edge area PA4, (Connected via a direct connection or rim 423) to a finger line 42a located within a portion of the electrode region EA located on both sides of the electrode region EA.

이와 같이 제3 전극부(4243)가 타단 에지 영역(PA4)의 양측에 위치하는 전극 영역(EA)의 부분 내에 위치한 핑거 라인(42a)에 연결된다. 이에 따라 해당 전극 영역(EA)의 부분에서 생성된 전류가 제3 전극부(4243)를 통하여 제1 전극부(4241)에 안정적으로 전달될 수 있도록 한다. 타단 에지 영역(PA4)에서는 배선재(142)가 반도체 기판(160)의 외부까지 연장되므로 제3 전극부(4243)만을 구비하여도 핑거 라인(42a)과 안정적으로 연결될 수 있다. 이를 고려하여 타단 에지 영역(PA4)에서는 전극부(424b)의 구조를 단순화하여 제조 비용을 절감하고 제조 공정을 단순화할 수 있다. 이에 의하여 제3 전극부(4243), 내측 단부에 위치한 제1 패드부(422a), 테두리부(423) 사이에 개구부가 위치하게 된다. 이때, 제3 전극부(4243)와 이에 인접한 제1 패드부(422a) 사이의 거리가 제1 전극부(4241)와 이에 인접한 제1 패드부(422a) 사이의 거리보다 크다. 이에 의하여 타단 에지 영역(PA4)에 위치하며 제1 패드부(422a)와 제3 전극부(4243) 사이에 형성된 개구부의 면적은 일단 에지 영역(PA3)에 위치하며 제1 패드부(422a)와 제1 전극부(4241) 사이에 형성된 개구부의 면적보다 클 수 있다. Thus, the third electrode portion 4243 is connected to the finger line 42a located in the portion of the electrode region EA located on both sides of the other edge region PA4. Accordingly, the current generated in the electrode region EA can be stably transferred to the first electrode portion 4241 through the third electrode portion 4243. Since the wiring material 142 extends to the outside of the semiconductor substrate 160 in the other edge region PA4 only the third electrode portion 4243 can be stably connected to the finger line 42a. In consideration of this, the structure of the electrode portion 424b is simplified in the other edge region PA4, thereby reducing the manufacturing cost and simplifying the manufacturing process. As a result, an opening is positioned between the third electrode portion 4243, the first pad portion 422a located at the inner end portion, and the rim portion 423. At this time, the distance between the third electrode portion 4243 and the adjacent first pad portion 422a is larger than the distance between the first electrode portion 4241 and the adjacent first pad portion 422a. The area of the opening formed between the first pad portion 422a and the third electrode portion 4243 in the other end edge region PA4 is located in the edge region PA3 at one end and the first pad portion 422a May be larger than the area of the opening formed between the first electrode portions 4241.

도면에서는 전극부(424a, 424b)가 최외각 핑거 라인(421a, 422a)과 동일 선상에 위치하거나 동일 선상까지 연장되는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 도 13 내지 도 15에 도시한 바와 같이 전극부(424a, 424b)가 최외각 핑거 라인(421a, 422a)보다 돌출되도록 연장될 수도 있다. 이에 대해서는 추후에 좀더 상세하게 설명한다. In the drawing, the electrode portions 424a and 424b are arranged on the same line or extend to the same line as the outermost finger lines 421a and 422a. However, the present invention is not limited thereto, and the electrode portions 424a and 424b may extend to protrude from the outermost finger lines 421a and 422a as shown in FIGS. This will be described in more detail later.

이와 같이 본 실시예에서는 일단 에지 영역(PA3)에서는 라인부(421)와 평행한 방향의 제2 전극부(4242)가 최외각 핑거 라인(421a)와 동일 선상 또는 이보다 외측에 위치하고, 타단 에지 영역(PA4)에서는 라인부(421)와 교차하는 방향의 제3 전극부(4243)가 최외각 핑거 라인(422a)와 동일 선상에 위치하거나 이보다 외측에 위치하는 것을 예시하였다. 이는 일단 에지 영역(PA3) 내에 배선재(142)의 단부가 위치하고 타단 에지 영역(PA4)을 가로질러서 배선재(142)가 외부까지 연장되는 것을 고려한 것이다. 이에 의하면 배선재(142)의 배치가 달라도 배선재(142)와 전극부(424a, 424b)를 안정적으로 연결할 수 있다. As described above, in this embodiment, the second electrode portion 4242 in the direction parallel to the line portion 421 in the edge region PA3 is located on the same line or on the outer side as the outermost finger line 421a, The third electrode portion 4243 in the direction intersecting the line portion 421 is positioned on the same line or outwardly as the outermost finger line 422a in the PA4. This takes into consideration that the end portion of the wiring material 142 is located in the edge region PA3 and the wiring material 142 extends to the outside across the other edge region PA4. The wiring member 142 and the electrode portions 424a and 424b can be stably connected even if the arrangement of the wiring members 142 is different.

에지 영역(PA) 내에 위치한 전극부(424a, 424b)의 폭은 핑거 라인(42a)보다 크거나 핑거 라인(42a)과 동일 또는 유사하고, 핑거 라인(42a)의 피치보다 작을 수 있다. 일 예로, 전극부(424a, 424b)의 폭이 핑거 라인(42a)의 폭의 2배 이하(일 예로, 0.5배 내지 2배)일 수 있다. 또는, 배선재(142)의 폭이 전극부(424a, 424b)의 폭보다 클 수 있다. 또는, 전극부(424a, 424b)의 폭과 다른 전극 부분, 배선재(142)의 폭, 피치 등과의 거리 비율 등은 핑거 라인(42a)과 다른 전극 부분, 배선재(142)의 폭, 피치 등과의 거리 비율이 그대로 적용될 수 있다. 이에 의하여 전극부(424a, 424b)에 의한 효과를 구현하면서 전극부(424a, 424b)에 의한 광 손실 증가 등의 문제를 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 전극부(424a, 424b)가 전류가 원활하게 흐를 수 있는 범위의 폭을 가지면 족하다. The width of the electrode portions 424a and 424b located in the edge area PA may be larger than the finger line 42a or may be the same as or similar to the finger line 42a and smaller than the pitch of the finger line 42a. For example, the width of the electrode portions 424a and 424b may be less than or equal to twice the width of the finger line 42a (for example, 0.5 to 2 times). Alternatively, the width of the wiring member 142 may be larger than the width of the electrode portions 424a and 424b. The ratio of the width of the electrode portions 424a and 424b to the widths and pitches of other electrode portions and the wiring material 142 may be different from the widths and pitches of the electrode portions and the wiring materials 142 other than the finger lines 42a. The distance ratio can be applied as is. Accordingly, it is possible to prevent the problem of increase in optical loss due to the electrode portions 424a and 424b while realizing the effect of the electrode portions 424a and 424b. However, the present invention is not limited thereto, and it suffices that the electrode portions 424a and 424b have a width in a range in which current can flow smoothly.

본 실시예에서 버스바 라인(42b)의 두께가 3um 내지 45um일 수 있다. 이러한 버스바 라인(42b)의 두께는 공정 시에 쉽게 형성할 수 있고 원하는 비저항을 가질 수 있는 범위일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 버스바 라인(42b)의 두께 등은 공정 조건의 변화, 태양 전지(150)의 크기, 버스바 라인(42b)의 구성 물질 등에 따라 다양하게 변화될 수 있다. In this embodiment, the thickness of the bus bar line 42b may be between 3 탆 and 45 탆. The thickness of the bus bar line 42b may be in a range that can be easily formed in the process and have a desired specific resistance. However, the present invention is not limited thereto, and the thickness of the bus bar line 42b may be variously changed according to changes in process conditions, the size of the solar cell 150, the material of the bus bar line 42b, and the like.

*본 실시예에서 핑거 라인(42a)과 버스바 라인(42b)은 서로 다른 층으로 구성될 수 있다. 즉, 핑거 라인(42a)은 버스바 라인(42b)을 구성하는 라인부(421), 패드부(422) 및 전극부(424a, 424b)와 서로 다른 층으로 구성될 수 있다. 테두리부(423)는 핑거 라인(42a)의 일부를 구성하여 핑거 라인(42a)과 동일한 층으로 구성될 수도 있고, 버스바 라인(42b)의 일부를 구성하여 버스바 라인(42b)과 동일한 층으로 구성될 수도 있다. 예를 들어, 도 9의 상부 확대원에 도시한 바와 같이, 버스바 라인(42b)을 먼저 형성한 다음 핑거 라인(42a)을 버스바 라인(42b)의 적어도 일부 위에 걸쳐지게 형성할 수 있다. 본 실시예에서 버스바 라인(42b)을 기준으로 하여 일측(예를 들어, 도면의 좌측)에 위치한 핑거 라인(42a)과 타측(예를 들어, 도면의 우측)에 위치한 핑거 라인(42a)이 서로 이격되어 위치한다. 이와 같이 버스바 라인(42b) 위에서 핑거 라인(42a)이 형성되지 않는 부분이 위치하면 핑거 라인(42a)의 형성 시의 제조 비용을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 핑거 라인(42a)이 버스바 라인(42b)의 전체를 가로 질러 위치하는 것도 가능하다. In this embodiment, the finger line 42a and the bus bar line 42b may be formed of different layers. That is, the finger line 42a may be composed of different layers from the line portion 421, the pad portion 422, and the electrode portions 424a and 424b constituting the bus bar line 42b. The rim portion 423 constitutes a part of the finger line 42a and may be formed of the same layer as the finger line 42a and may form a part of the bus bar line 42b, . For example, the bus bar line 42b may be formed first, and then the finger line 42a may be formed over at least a portion of the bus bar line 42b, as shown in the upper enlargement circle of FIG. In this embodiment, the finger line 42a located on one side (for example, the left side of the drawing) and the finger line 42a located on the other side (for example, the right side of the drawing) And are spaced apart from one another. If the portion where the finger line 42a is not formed on the bus bar line 42b as described above, the manufacturing cost in forming the finger line 42a can be minimized. However, the present invention is not limited thereto, and it is also possible that the finger line 42a is located across the entire bus bar line 42b.

핑거 라인(42a)과 버스바 라인(42b)은 서로 동일한 물질로 구성될 수도 있고, 다른 물질로 구성될 수 있다. 일 예로, 핑거 라인(42a)과 버스바 라인(42b)이 인쇄로 형성되는 경우에는 버스바 라인(42b)을 형성하기 위한 페이스트가 상대적으로 낮은 점도를 가지고 핑거 라인(42a)을 형성하기 위한 페이스트가 상대적으로 높은 점도를 가질 수 있다. 이에 따라 소성 후 버스바 라인(42b)의 두께보다 핑거 라인(42a)의 두께가 높을 수 있다. 따라서 상술한 바와 같이 버스바 라인(42b)을 먼저 형성한 다음 핑거 라인(42a)을 형성하면 좀더 안정적으로 형성할 수 있다. The finger line 42a and the bus bar line 42b may be made of the same material or different materials. For example, when the finger line 42a and the bus bar line 42b are formed by printing, the paste for forming the bus bar line 42b has a relatively low viscosity and a paste for forming the finger line 42a Can have a relatively high viscosity. Accordingly, the thickness of the finger line 42a may be higher than the thickness of the bus bar line 42b after firing. Accordingly, as described above, when the bus bar line 42b is formed first and then the finger line 42a is formed, more stable formation can be performed.

일 예로, 핑거 라인(42a)을 형성하기 위한 페이스트의 금속(예를 들어, 은)의 함량이 버스바 라인(42b)을 형성하기 위한 페이스트의 금속(예를 들어, 은)의 함량보다 클 수 있다. 이에 의하여 캐리어 수집에 직접 관련되는 핑거 라인(42a)의 저항을 줄여 캐리어 수집 효율을 향상할 수 있고 버스바 라인(42b)의 금속의 함량을 줄여 제조 비용을 절감할 수 있다. For example, the content of the metal (for example, silver) of the paste for forming the finger line 42a may be larger than the content of the metal (for example, silver) of the paste for forming the bus bar line 42b have. Thus, the resistance of the finger line 42a directly related to the carrier collection can be reduced to improve the carrier collection efficiency, and the metal content of the bus bar line 42b can be reduced, thereby reducing manufacturing costs.

이때, 제1 전극(42)의 핑거 라인(42a)이 패시베이션막(22) 및 반사 방지막(24)을 관통하여 형성되고, 버스바 라인(42b)이 패시베이션막(22) 및 반사 방지막(24) 위에 형성될 수 있다. 이 경우에는 개구부(도 3의 참조부호 102)가 버스바 라인(42b)이 위치하지 않은 부분에서 핑거 라인(42a)에 대응하는 형상으로 형성되고, 버스바 라인(42b)이 위치한 부분에는 형성되지 않을 수 있다. 이때, 제1 도전형 영역(20)은 개구부(102)가 형성된 부분에 대응하는 형상을 가질 수 있다. 즉, 제1 도전형 영역(20)이 전극 영역(EA) 내에서 핑거 라인(42a)에 대응하는 형상을 가지도록 형성될 수 있고, 버스바 라인(42b)에 대응하는 부분에는 형성되지 않을 수 있다. 이 경우에, 버스바 라인(42b)을 구성하는 라인부(421), 패드부(422) 및 전극부(424a, 424b)(테두리부(423)가 버스바 라인(42b)의 일부를 구성할 경우에는 테두리부(423)도 포함함)가 패시베이션막(22) 및 반사 방지막(24) 위에 형성되고, 이에 대응하는 부분에는 제1 도전형 영역(20)이 형성되지 않을 수 있다. 그러면, 버스바 라인(42b)을 구성하는 라인부(421), 패드부(422)(테두리부(423)가 버스바 라인(42b)의 일부를 구성한 경우에는 테두리부(423)도 포함함)가 플로팅(floating) 전극으로 구성될 수 있다. At this time, the finger line 42a of the first electrode 42 is formed through the passivation film 22 and the antireflection film 24, and the bus bar line 42b is formed through the passivation film 22 and the antireflection film 24, Lt; / RTI &gt; In this case, an opening (reference numeral 102 in Fig. 3) is formed in a shape corresponding to the finger line 42a at a portion where the bus bar line 42b is not located, and is formed at a portion where the bus bar line 42b is located . At this time, the first conductivity type region 20 may have a shape corresponding to a portion where the opening 102 is formed. That is, the first conductivity type region 20 may be formed to have a shape corresponding to the finger line 42a in the electrode region EA, and may not be formed in the portion corresponding to the bus bar line 42b have. In this case, the line portion 421, the pad portion 422, and the electrode portions 424a and 424b (the rim portion 423) constituting the bus bar line 42b constitute part of the bus bar line 42b The edge portion 423 is also formed on the passivation film 22 and the antireflection film 24 and the first conductive type region 20 may not be formed in the corresponding portion. The line portion 421 and the pad portion 422 (including the rim portion 423 in the case where the rim portion 423 constitutes a part of the bus bar line 42b) constituting the bus bar line 42b, May be configured as a floating electrode.

그러나 본 발명이 상술한 바에 한정되는 것은 아니며 핑거 라인(42a)을 먼저 형성한 후에 버스바 라인(42b)을 형성하는 것도 가능하다. 또는, 도 9의 하부 확대원에 도시한 바와 같이, 핑거 라인(42a)과 버스바 라인(42b)이 하나의 공정에 의하여 함께 형성되어 동일한 물질로 구성되는 동일한 층으로 구성될 수도 있다. 그 외의 다양한 변형이 가능하다. However, the present invention is not limited to the above, and it is also possible to form the bus bar line 42b after forming the finger line 42a first. Alternatively, as shown in the lower enlargement circle in FIG. 9, the finger lines 42a and the bus bar lines 42b may be formed of the same layer formed of the same material together by a single process. Various other variations are possible.

또한, 제1 전극(42)은 핑거 라인(42a)의 단부에 연결되어 제3 및 제4 가장자리(163, 164)에 인접한 부분에서 전극 영역(EA)과 제2 에지 영역(PA2)을 구획하는 테두리 라인(42c)을 포함할 수 있다. 테두리 라인(42c)은 제3 및 제4 가장자리(163, 164)에 인접한 부분에서 제3 및 제4 가장자리(163, 164)와 균일한 간격으로 이격되면서 제3 및 제4 가장자리(163, 164)와 동일 또는 유사한 형상을 가질 수 있다. 이때, 테두리 라인(42c)은 제3 및 제4 가장자리(163, 164)에 인접한 핑거 라인(42a)의 단부들을 연결한다. The first electrode 42 is connected to the end of the finger line 42a to define an electrode region EA and a second edge region PA2 at a portion adjacent to the third and fourth edges 163 and 164 And a border line 42c. The edge lines 42c are spaced at equal intervals from the third and fourth edges 163 and 164 at the portions adjacent to the third and fourth edges 163 and 164 to form the third and fourth edges 163 and 164, And may have the same or similar shape as that of FIG. At this time, the edge line 42c connects the ends of the finger line 42a adjacent to the third and fourth edges 163, 164.

제3 및 제4 가장자리(163, 164)와 테두리 라인(42c) 사이, 그리고 제1 및 제2 가장자리(161, 162)와 최외곽 핑거 라인(42a) 사이 각각에 균일한 폭을 가지면서 액자 형상으로 형성되는 제2 에지 영역(PA2)이 위치할 수 있다. 제2 에지 영역(PA2)의 폭(W9)은 0.5mm 내지 1.5mm일 수 있다. 제2 에지 영역(PA2)의 폭(W9)이 0.5mm 미만이면 불필요한 션트 등의 문제가 발생할 수 있다. 제2 에지 영역(PA2)의 폭이 1.5m를 초과하면 비유효 영역의 면적이 커져서 태양 전지(150)의 효율이 높지 않을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. The first and second edges 161 and 162 and the outermost finger line 42a and between the third and fourth edges 163 and 164 and the edge line 42c and between the first and second edges 161 and 162 and the outermost finger line 42a, The second edge region PA2 may be formed. The width W9 of the second edge region PA2 may be 0.5 mm to 1.5 mm. If the width W9 of the second edge area PA2 is less than 0.5 mm, a problem such as an unnecessary shunt may occur. If the width of the second edge area PA2 exceeds 1.5 m, the area of the ineffective area becomes large and the efficiency of the solar cell 150 may not be high. However, the present invention is not limited thereto.

테두리 라인(42c)의 폭은 핑거 라인(42a)과 동일 또는 유사할 수 있다. 핑거 라인(42a)의 폭, 두께, 다른 전극 부분 및 배선재(142)의 관계 등은 테두리 라인(42c)에도 그대로 적용될 수 있다. 테두리 라인(42c)은 일 예로 핑거 라인(42a)의 일부를 구성할 수 있다. The width of the border line 42c may be the same as or similar to the finger line 42a. The width, thickness, other electrode portions, and the relationship of the wiring material 142, etc. of the finger lines 42a can be applied to the border lines 42c as they are. The border line 42c may constitute a part of the finger line 42a as an example.

본 실시예에서 배선재(142)의 폭(W1)을 W, 에지 거리(D)를 D라 할 때, 상기 W 및 상기 D가 다음의 수학식 2를 만족할 수 있다. In the present embodiment, when the width W1 of the wiring material 142 is W and the edge distance D is D, W and D can satisfy the following equation (2).

<수학식 2> &Quot; (2) &quot;

13.732·ln(W) - 71.436 - 0.0000321462·(W)2 ≤ D ≤ 13.732·ln(W) - 71.436 + 0.0000321462·(W)2 13.732 · ln (W) - 71.436 - 0.0000321462 · (W) 2 ≤ D ≤ 13.732 · ln (W) - 71.436 + 0.0000321462 · (W) 2

(여기서, W의 단위는 um이고, D의 단위는 mm이다. )(Where the unit of W is um and the unit of D is mm).

앞서 설명한 바와 같이, 배선재(142)가 위치하는 제1 전극(42)의 제1 패드부(422a)에서는 태양 전지(150)와 멀어지는 방향으로 배선재(142)에 힘이 가해져서 배선재(142)와 제1 전극(42) 사이의 부착력이 저하될 수 있다. 즉, 도 10에 도시한 바와 같이, 배선재(142)의 폭(W1)이 커지면 태양 전지(150) 또는 반도체 기판(160)이 휘는 정도가 더 커진다. 참고로, 도 10에서 300 wire는 배선재(142)의 폭(W1)이 300um인 경우이고, 330 wire는 배선재(142)의 폭(W1)이 330um인 경우이며, 400 wire는 배선재(142)의 폭(W1)이 400um인 것을 의미한다. 이와 같이 배선재(142)의 폭(W1)이 커지면 제1 전극(42)의 제1 패드부(422a)에서 배선재(142)에 태양 전지(150)와 멀어지는 방향으로 더 큰 힘이 작용하게 되고, 이에 따라 제1 전극(42)과의 부착력이 좀더 작아질 수 있다. 이러한 부착력의 저하를 방지하기 위해서 본 실시예에서는 에지 거리(D)를 충분하게 확보하여 제1 전극(42)에 가해지는 응력을 최소화한다. A force is applied to the wiring member 142 in a direction away from the solar cell 150 at the first pad portion 422a of the first electrode 42 where the wiring member 142 is located, The adhesion between the first electrodes 42 may be deteriorated. That is, as shown in Fig. 10, when the width W1 of the wiring material 142 is increased, the degree of warping of the solar cell 150 or the semiconductor substrate 160 becomes larger. In FIG. 10, 300 wire is a case where the width W1 of the wiring material 142 is 300um, 330wire is the case where the width W1 of the wiring material 142 is 330um, And the width W1 is 400 mu m. When the width W1 of the wiring member 142 is increased as described above, a larger force is applied to the wiring member 142 in the direction away from the solar cell 150 in the first pad portion 422a of the first electrode 42, The adhesion with the first electrode 42 can be made smaller. In order to prevent the deterioration of the adhesion force, in this embodiment, the edge distance D is sufficiently secured to minimize the stress applied to the first electrode 42.

즉, 본 발명자들은 배선재(142)의 폭(W1)이 증가할수록 에지 거리(D)가 증가하여야만 배선재(142)와 제1 전극(42)의 부착력이 충분한 값을 가지는 밝혀내고, 배선재(142)의 폭(W1)에 따른 에지 거리(D)의 범위를 수학식 2와 같이 제시한 것이다. 여기서, 앞서 설명한 바와 같이, 배선재(142)는 제1 패드부(422a)와 충분한 면적과 충분한 결합력으로 연결되므로, 제1 패드부(422a)과 반도체 기판(160)의 가장자리 사이의 거리를 에지 거리(D)로 한 것이다. That is, the present inventors have found that the adhesion force between the wiring material 142 and the first electrode 42 has a sufficient value only when the edge distance D increases as the width W1 of the wiring material 142 increases, The range of the edge distance D in accordance with the width W1 of the light-shielding layer 2 is expressed by Equation (2). As described above, since the wiring material 142 is connected to the first pad portion 422a with a sufficient area and a sufficient bonding force, the distance between the first pad portion 422a and the edge of the semiconductor substrate 160 is set to be the edge distance (D).

좀더 구체적으로, 본 발명자들은 배선재(142)의 폭(W1)과 에지 거리(D)를 변화시키면서 제1 전극(42)의 제1 패드부(422a)에서 배선재(142)의 부착력을 측정하였다. 이때, 부착력이 일정 이상의 값(예를 들어, 1.5N 이상(좀더 바람직하게는 2N 이상)의 값)을 가지는 경우를 찾아서 이를 도 11에 엑스(x) 표시로 나타내었다. 그리고 도 11에 도시한 바와 같이 엑스 표시가 위치한 부분을 포함할 수 있도록 배선재(142)의 폭(W1)에 따른 에지 거리(D)의 범위가 포함되는 부분을 찾아서, 에지 거리의 하한선 및 상한선에 대한 상술한 수학식 2를 도출하였다. The inventors of the present invention measured the adhesion of the wiring material 142 at the first pad portion 422a of the first electrode 42 while changing the width W1 and the edge distance D of the wiring material 142. [ At this time, a case where the adhesive force has a value equal to or more than a certain value (for example, a value of 1.5 N or more (more preferably, 2 N or more)) is found and represented by x (x) in FIG. 11, the portion including the range of the edge distance D corresponding to the width W1 of the wiring member 142 is found so as to include the portion where the X display is located, The above-mentioned equation (2) is derived.

이에 따라 배선재(142)의 폭(W1)가 일정한 값을 가질 때 에지 거리(D)가 상술한 수학식 2의 범위 내에 속하게 되면, 와이어 형태를 가지는 배선재(142)가 제1 전극(42)의 단부에 안정적으로 부착된 상태를 유지할 수 있다. 이에 따라 본 실시예에 따르면 와이어 형태를 가지는 배선재(142)를 사용하여 이에 따른 다양한 효과를 구현하면서, 에지 거리(D)를 조절하여 배선재(142)의 부착력을 향상할 수 있다. If the edge distance D falls within the range of the above-mentioned equation (2) when the width W1 of the wiring material 142 has a constant value, the wiring material 142 having the wire shape is electrically connected to the first electrode 42 It can be stably attached to the end portion. Thus, according to the present embodiment, the adhesive force of the wiring material 142 can be improved by adjusting the edge distance D while realizing various effects by using the wiring material 142 having a wire form.

이때, 배선재(142)의 폭(W1)이 250um 내지 500um이므로, 에지 거리(D)가 2.37mm 내지 21.94mm의 값을 가질 수 있다. 좀더 구체적으로, 배선재(142)의 폭(W1)이 250um 이상, 300um 미만일 때, 에지 거리(D)가 2.37mm 내지 9.78mm일 수 있다. 배선재(142)의 폭(W1)이 300um 이상, 350um 미만일 때, 에지 거리(D)가 3.99mm 내지 12.94mm일 수 있다. 배선재(142)의 폭(W1)이 350um 이상, 400um 미만일 때, 에지 거리(D)가 5.06mm 내지 15.98mm일 수 있다. 배선재(142)의 폭(W1)이 400um 이상, 450um 미만일 때, 에지 거리(D)가 5.69mm 내지 18.96mm일 수 있다. 배선재(142)의 폭(W1)이 450um 내지 500um일 때, 에지 거리(D)가 5.94mm 내지 21.94mm일 수 있다. 이러한 범위에서 상술한 수학식 2를 만족하여 우수한 부착력을 가질 수 있다. At this time, since the width W1 of the wiring material 142 is 250 to 500 um, the edge distance D can have a value of 2.37 mm to 21.94 mm. More specifically, when the width W1 of the wiring material 142 is 250um or more and less than 300um, the edge distance D may be 2.37mm to 9.78mm. When the width W1 of the wiring material 142 is 300 mu m or more and less than 350 mu m, the edge distance D may be 3.99 mm to 12.94 mm. When the width W1 of the wiring material 142 is not less than 350 mu m and less than 400 mu m, the edge distance D may be 5.06 mm to 15.98 mm. When the width W1 of the wiring material 142 is 400um or more and less than 450um, the edge distance D may be 5.69mm to 18.96mm. When the width W1 of the wiring material 142 is 450 to 500 mu m, the edge distance D may be 5.94 mm to 21.94 mm. In this range, the above-mentioned formula (2) is satisfied and an excellent adhesion can be obtained.

일 예로, 배선재(142)의 폭(W1)이 250um 이상, 300um 미만일 때, 에지 거리(D)가 4mm 내지 9.78mm일 수 있다. 배선재(142)의 폭(W1)이 300um 이상, 350um 미만일 때, 에지 거리(D)가 6mm 내지 12.94mm일 수 있다. 배선재(142)의 폭(W1)이 350um 이상, 400um 미만일 때, 에지 거리(D)가 9mm 내지 15.98mm일 수 있다. 배선재(142)의 폭(W1)이 400um 이상, 450um 미만일 때, 에지 거리(D)가 10mm 내지 18.96mm일 수 있다. 배선재(142)의 폭(W1)이 450um 내지 500um일 때, 에지 거리(D)가 12mm 내지 21.94mm일 수 있다. 이러한 범위에서 좀더 안정적으로 충분한 부착력을 가질 수 있다. 특히, 본 실시예에서는 배선재(142)의 폭(W1)이 350um 이상, 400um 미만일 때, 에지 거리(D)가 9mm 내지 15.98mm일 수 있다. 그러면 태양 전지 패널(100)의 출력을 최대화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. For example, when the width W1 of the wiring material 142 is 250um or more and less than 300um, the edge distance D may be 4mm to 9.78mm. When the width W1 of the wiring material 142 is 300 mu m or more and less than 350 mu m, the edge distance D may be 6 mm to 12.94 mm. When the width W1 of the wiring material 142 is 350um or more and less than 400um, the edge distance D may be 9mm to 15.98mm. When the width W1 of the wiring material 142 is 400um or more and less than 450um, the edge distance D may be 10mm to 18.96mm. When the width W1 of the wiring material 142 is 450 to 500 mu m, the edge distance D may be 12 mm to 21.94 mm. In this range, it is possible to have sufficient adhesion strength more stably. Particularly, in this embodiment, when the width W1 of the wiring material 142 is 350um or more and less than 400um, the edge distance D may be 9mm to 15.98mm. Thus, the output of the solar cell panel 100 can be maximized. However, the present invention is not limited thereto.

이때, 본 실시예에서 배선재(142)가 위치하는 버스바 라인(42b)의 단부에 각기 제1 패드부(422a)가 위치하므로, 제1 패드부(422a)와 태양 전지(150)의 제1 또는 제2 가장자리(161, 162) 사이의 에지 거리(D)가 상술한 수학식 2 및 범위를 만족할 수 있다. Since the first pad portion 422a is located at the end of the bus bar line 42b where the wiring material 142 is located in this embodiment, the first pad portion 422a and the first pad portion 422a of the solar cell 150 Or the edge distance D between the second edges 161 and 162 may satisfy the above-described expression (2) and the range.

본 발명자는 태양 전지(150)의 일면에 위치하는 배선재(142)의 개수(또는 버스바 라인(42b))의 개수)는 배선재(142)의 폭(W1)과 일정한 관계를 가지는 것도 밝혀냈다. 도 12는 배선재(142)의 폭(W1)과 개수를 다르게 하면서 측정된 태양 전지 패널(100)의 출력을 표시한 도면이다. 250um 내지 500um의 폭(W1)을 가지는 배선재(142)가 6개 내지 33개의 구비되면 태양 전지 패널(100)의 출력이 우수한 값을 가지는 것을 알 수 있다. 이때, 배선재(142)의 폭(W1)이 증가하면 필요한 배선재(142)의 개수를 줄일 수 있음을 알 수 있다. The present inventor has also found that the number of the wiring materials 142 (or the number of the bus bar lines 42b) located on one surface of the solar cell 150 has a constant relationship with the width W1 of the wiring material 142. [ 12 is a graph showing the output of the solar cell panel 100 measured while changing the width W1 of the wiring material 142 to a different number. It can be seen that the output of the solar cell panel 100 has an excellent value if 6 to 33 wiring materials 142 having a width W1 of 250 to 500 um are provided. At this time, it is understood that when the width W1 of the wiring material 142 is increased, the number of the wiring materials 142 required can be reduced.

예를 들어, 배선재(142)의 폭(W1)이 250um 이상, 300um 미만일 때, 배선재(142)의 개수(태양 전지(150)의 일면을 기준으로 할 때 배선재(142)의 개수)가 15개 내지 33개일 수 있다. 배선재(142)의 폭(W1)이 300um 이상, 350um 미만일 때, 배선재(142)의 개수가 10개 내지 33개일 수 있다. 배선재(142)의 폭(W1)이 350um 이상, 400um 미만일 때, 배선재(142)의 개수가 8개 내지 33개일 수 있다. 배선재(142)의 폭(W1)이 400um 내지 500um일 때, 배선재(142)의 개수가 6개 내지 33개일 수 있다. 나아가, 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)의 개수가 같을 수 있고, 배선재(142)의 수에 따라, 일단 에지 영역(PA3) 및 타단 에지 영역(PA4) 역시 각각 6개 내지 33개일 수 있다. 그리고 배선재(142)의 폭(W1)이 350um 이상이면, 배선재(142)의 개수가 15개를 초과하여도 태양 전지 패널(100)의 출력이 더 이상 증가하기 어렵다. 그리고 배선재(142)의 개수가 많아지면 태양 전지(150)에 부담을 줄 수 있다. 이를 고려하여, 배선재(142)의 폭(W1)이 350um 이상, 400um 미만일 때, 배선재(142)의 개수가 8개 내지 15개일 수 있다. 배선재(142)의 폭(W1)이 400um 내지 500um일 때, 배선재(142)의 개수가 6개 내지 15개일 수 있다. 이때, 태양 전지 패널(100)의 출력을 좀더 향상하기 위하여 배선재(142)의 개수를 10개 이상(일 예로, 12개 내지 13개)으로 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 배선재(142)의 개수 및 이에 따른 버스바 라인(42b)의 개수가 다른 값을 가질 수 있다. For example, when the width W1 of the wiring material 142 is 250um or more and less than 300um, the number of the wiring materials 142 (the number of the wiring materials 142 when the surface of the solar cell 150 is taken as a reference) To 33 &lt; / RTI &gt; When the width W1 of the wiring material 142 is 300 mu m or more and less than 350 mu m, the number of the wiring materials 142 may be 10 to 33. When the width W1 of the wiring material 142 is not less than 350 mu m and less than 400 mu m, the number of the wiring materials 142 may be 8 to 33. [ When the width W1 of the wiring material 142 is 400 탆 to 500 탆, the number of the wiring materials 142 may be 6 to 33. The number of the edge regions PA3 and PA4 may be equal to each other and the edge region PA3 and the edge region PA4 may also be 6 to 33 . If the width W1 of the wiring material 142 is 350 m or more, the output of the solar cell 100 is hardly increased even if the number of the wiring materials 142 exceeds 15. [ If the number of the wiring materials 142 increases, the solar cell 150 may be burdened. In consideration of this, when the width W1 of the wiring material 142 is 350um or more and less than 400um, the number of the wiring materials 142 may be 8 to 15. When the width W1 of the wiring material 142 is 400 탆 to 500 탆, the number of the wiring materials 142 may be 6 to 15. At this time, in order to further improve the output of the solar cell panel 100, the number of the wiring materials 142 may be 10 or more (for example, 12 to 13). However, the present invention is not limited to this, and the number of the wiring materials 142 and the number of the bus bar lines 42b may have different values.

이때, 배선재(142)의 피치(또는 버스바 라인(42b)의 피치)가 4.75mm 내지 26.13mm일 수 있다. 이는 배선재(142)의 폭(W1) 및 개수를 고려한 것이다. 예를 들어, 배선재(142)의 폭(W1)이 250um 이상, 300um 미만일 때, 배선재(142)의 피치가 4.75mm 내지 10.45mm일 수 있다. 배선재(142)의 폭(W1)이 300um 이상, 350um 미만일 때, 배선재(142)의 피치가 4.75mm 내지 15.68mm일 수 있다. 배선재(142)의 폭(W1)이 350um 이상, 400um 미만일 때, 배선재(142)의 피치가 4.75mm 내지 19.59mm일 수 있다. 배선재(142)의 폭(W1)이 400um 내지 500um일 때, 배선재(142)의 피치가 4.75mm 내지 26.13mm일 수 있다. 좀더 구체적으로, 배선재(142)의 폭(W1)이 350um 이상, 400um 미만일 때, 배선재(142)의 피치가 10.45mm 내지 19.59mm일 수 있다. 배선재(142)의 폭(W1)이 400um 내지 500um일 때, 배선재(142)의 개수가 10.45mm 내지 26.13mm일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 배선재(142)의 피치 및 이에 따른 버스바 라인(42b)의 피치가 다른 값을 가질 수 있다. At this time, the pitch of the wiring material 142 (or the pitch of the bus bar line 42b) may be 4.75 mm to 26.13 mm. This takes into consideration the width W1 and the number of the wiring material 142. [ For example, when the width W1 of the wiring material 142 is 250um or more and less than 300um, the pitch of the wiring material 142 may be 4.75mm to 10.45mm. When the width W1 of the wiring material 142 is 300 mu m or more and less than 350 mu m, the pitch of the wiring material 142 may be 4.75 mm to 15.68 mm. When the width W1 of the wiring material 142 is 350um or more and less than 400um, the pitch of the wiring material 142 may be 4.75mm to 19.59mm. When the width W1 of the wiring material 142 is 400 to 500 mu m, the pitch of the wiring material 142 may be 4.75 to 26.13 mm. More specifically, when the width W1 of the wiring material 142 is not less than 350 mu m and less than 400 mu m, the pitch of the wiring material 142 may be 10.45 mm to 19.59 mm. When the width W1 of the wiring material 142 is 400 to 500 mu m, the number of the wiring materials 142 may be 10.45 mm to 26.13 mm. However, the present invention is not limited to this, and the pitch of the wiring material 142 and the pitch of the bus bar line 42b may have different values.

본 실시예에서는 제1 전극(42), 배선재(142), 전극 영역(EA), 에지 영역(PA) 등이 좌우 방향(핑거 라인(42a)과 평행한 방향) 및 상하 방향(버스바 라인(42b) 또는 배선재(142)와 평행한 방향)에서 서로 대칭되도록 위치할 수 있다. 이에 의하여 전류 흐름을 안정적으로 구현할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. In this embodiment, the first electrode 42, the wiring material 142, the electrode area EA, the edge area PA, and the like are arranged in the left-right direction (the direction parallel to the finger line 42a) 42b) or in a direction parallel to the wiring member 142). Thus, current flow can be stably implemented. However, the present invention is not limited thereto.

상술한 설명에서는 도 9 내지 도 12를 참조하여 제1 전극(42)을 위주로 하여 설명하였다. 제2 전극(44)은 제1 전극(42)의 핑거 라인(42a), 버스바 라인(42b), 테두리 라인(42c)에 각기 대응하는 핑거 라인, 버스바 라인, 테두리 라인을 포함할 수 있다. 제1 전극(42)의 핑거 라인(42a), 버스바 라인(42b), 테두리 라인(42c)에 대한 내용은 그대로 제2 전극(44의 핑거 라인, 버스바 라인, 테두리 라인에 적용될 수 있다. 이때, 제1 전극(42)에 관련된 제1 도전형 영역(20)에 대한 설명은, 제2 전극(44)에 관련된 제2 도전형 영역(30)에 대한 설명일 수 있다. 그리고 제1 전극(42)에 관련된 제1 패시베이션막(22) 및 반사 방지막(24), 그리고 개구부(102)에 대한 설명은, 제2 전극(44)에 관련된 제2 패시베이션막(30), 그리고 개구부(104)에 대한 설명일 수 있다. In the above description, the first electrode 42 is mainly described with reference to Figs. 9 to 12. Fig. The second electrode 44 may include a finger line, a bus bar line, and a border line corresponding to the finger line 42a, the bus bar line 42b, and the edge line 42c of the first electrode 42 . The contents of the finger line 42a, the bus bar line 42b and the frame line 42c of the first electrode 42 can be applied to the finger line, the bus bar line and the frame line of the second electrode 44 as they are. The description of the first conductivity type region 20 related to the first electrode 42 may be a description of the second conductivity type region 30 related to the second electrode 44. In this case, The description of the first passivation film 22 and the antireflection film 24 and the opening portion 102 related to the second electrode 42 is the same as that of the second passivation film 30 related to the second electrode 44, . &Lt; / RTI &gt;

이때, 제1 전극(42)의 핑거 라인(42a), 버스바 라인(42b)의 라인부(421) 및 패드부(442)의 폭, 피치, 개수 등은 제2 전극(44)의 핑거 라인(44a), 버스바 라인(44b)의 라인부 및 패드부의 폭, 피치, 개수 등과 서로 동일할 수도 있다. 또는, 제1 전극(42)의 핑거 라인(42a), 버스바 라인(42b)의 라인부(421) 및 패드부(442)의 폭, 피치, 개수 등은 제2 전극(44)의 핑거 라인(44a), 버스바 라인(44b)의 라인부 및 패드부의 폭, 피치, 개수 등과 서로 다를 수 있다. 일 예로, 상대적으로 광의 입사가 적은 제2 전극(44)의 전극 부분의 폭이 이에 대응하는 제1 전극(42)의 전극 부분의 폭보다 클 수 있고, 제2 전극(44)의 피치가 이에 대응하는 제1 전극(42)의 전극 부분의 피치보다 작을 수 있다. 그 외의 다양한 변형이 가능하다. 다만, 제1 전극(42)의 버스바 라인(42b)의 개수 및 피치는 각기 제2 전극(44)의 버스바 라인의 개수 및 피치와 동일할 수 있다. 또한, 제1 전극(42)과 제2 전극(44)의 평면 형상이 서로 다른 것도 가능하며, 그 외의 다양한 변형이 가능하다. The width, pitch, number and the like of the finger line 42a of the first electrode 42, the line portion 421 of the bus bar line 42b, and the pad portion 442 are the same as the finger line 42a of the second electrode 44, Pitch, number and the like of the line portion and the pad portion of the bus bar line 44a and the bus bar line 44b. The width, pitch, number and the like of the finger line 42a of the first electrode 42, the line portion 421 of the bus bar line 42b and the pad portion 442 may be the same as the finger line 42a of the second electrode 44, Pitch, number and the like of the line portions and the pad portions of the bus bar line 44a and the bus bar line 44b. For example, the width of the electrode portion of the second electrode 44 may be greater than the width of the electrode portion of the first electrode 42, which is relatively less incident on the second electrode 44, May be smaller than the pitch of the electrode portions of the corresponding first electrodes 42. [ Various other variations are possible. However, the number and the pitch of the bus bar lines 42b of the first electrode 42 may be the same as the number and the pitch of the bus bar lines of the second electrode 44, respectively. In addition, the first electrode 42 and the second electrode 44 may have different planar shapes, and various other modifications are possible.

본 실시예에 따르면, 와이어 형태의 배선재(142)를 사용하여 난반사 등에 의하여 광 손실을 최소화할 수 있고 배선재(142)의 피치를 줄여 캐리어의 이동 경로를 줄일 수 있다. 이에 의하여 태양 전지(150)의 효율 및 태양 전지 패널(100)의 출력을 향상할 수 있다. 이때, 배선재(142)의 폭에 따라 제1 패드부(422a)의 에지 거리(D)를 한정하여 와이어 형태를 가지는 배선재(142)와 제1 전극(42)의 부착력을 향상할 수 있다. 이에 따라 배선재(142)가 제1 전극(42)으로부터 분리될 때 발생할 수 있는 태양 전지(150)의 손상 등을 방지하여, 태양 전지(150)가 우수한 전기적 특성을 가지고 우수한 신뢰성을 가질 수 있다. 그리고 배선재(142)의 폭(W1)에 따라 배선재(142)의 개수를 한정하여 태양 전지 패널(100)의 출력을 최대화할 수 있다. According to the present embodiment, the optical loss can be minimized by diffused reflection or the like using the wire-shaped wiring material 142, and the pitch of the wiring material 142 can be reduced, thereby reducing the movement path of the carrier. Accordingly, the efficiency of the solar cell 150 and the output of the solar cell panel 100 can be improved. At this time, the edge distance D of the first pad portion 422a is limited according to the width of the wiring material 142, so that the adhesion between the wiring material 142 having a wire form and the first electrode 42 can be improved. Accordingly, damage to the solar cell 150, which may occur when the wiring member 142 is separated from the first electrode 42, can be prevented, and the solar cell 150 can have excellent electrical characteristics and excellent reliability. In addition, the number of the wiring materials 142 can be limited according to the width W1 of the wiring material 142, so that the output of the solar cell panel 100 can be maximized.

본 실시예에서는 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에서 전극부(424a, 424b)가 최외각 핑거 라인(421a, 422a)과 동일 선상 또는 이보다 외측에 위치하여 배선재(142)와의 연결 구조를 안정적으로 형성할 수 있다. 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에 위치한 전극부(424a, 424b)을 통하여 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에 인접한 전극 영역(EA)의 부분에서 생성된 전류를 배선재(142)로 효과적으로 전달할 수 있다. 이에 의하여 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에 인접한 부분에 위치한 전극 영역(EA)의 부분에서 생성된 전류가 전극부(424a, 424b)에 의하여 배선재(142)로 효과적으로 전달될 수 있다. 이에 의하여 배선재(142)의 접착력 또는 결합력을 향상하기 위하여 제1 에지 영역(PA1)(또는 일단 에지 영역(PA3) 및 타단 에지 영역(PA4))를 구비한 경우에도 이에 의하여 발생할 수 있는 효율 저하 등을 방지할 수 있다. 이에 의하여 태양 전지(150)의 효율을 향상하고 태양 전지 패널(100)의 출력을 향상할 수 있다. The electrode portions 424a and 424b in the edge region PA3 and the edge region PA4 are located on the same line or on the outer side of the outermost finger lines 421a and 422a and are connected to the wiring member 142 The structure can be stably formed. The currents generated in the portions of the electrode regions EA adjacent to the one edge region PA3 and the other edge region PA4 through the electrode portions 424a and 424b located in the edge region PA3 and the edge region PA4, To the wiring material 142. [0064] The current generated in the portion of the electrode region EA located in the vicinity of the edge region PA3 and the edge region PA4 can be effectively transmitted to the wiring member 142 by the electrode portions 424a and 424b have. Thus, even when the first edge region PA1 (or the one edge region PA3 and the other edge region PA4) is provided to improve the adhesive force or bonding force of the wiring member 142, Can be prevented. Accordingly, the efficiency of the solar cell 150 can be improved and the output of the solar cell panel 100 can be improved.

또한, 일단 에지 영역(PA3)에 위치한 전극부(424a)와 타단 에지 영역(PA4)에 위치한 전극부(424b)의 형상을 다르게 하여 배선재(142)의 연결 구조를 안정적으로 형성하면서도 전극 구조를 단순화할 수 있다. The shape of the electrode part 424a located at the edge area PA3 and the electrode part 424b located at the other edge area PA4 are different from each other to stably form the connection structure of the wiring material 142, can do.

이하, 첨부한 도면을 참조하여 본 발명의 다른 실시예에 따른 태양 전지 및 이를 포함하는 태양 전지 패널을 상세하게 설명한다. 상술한 설명과 동일 또는 극히 유사한 부분에 대해서는 상술한 설명이 그대로 적용될 수 있으므로 상세한 설명을 생략하고 서로 다른 부분에 대해서만 상세하게 설명한다. 그리고 상술한 실시예 또는 이를 변형한 예와 아래의 실시예 또는 이를 변형한 예들을 서로 결합한 것 또한 본 발명의 범위에 속한다. 그리고 아래에는 제1 전극을 예시로 하여 설명하였으나 제2 전극에도 아래와 같은 도시 및 설명이 그대로 적용될 수 있다. Hereinafter, a solar cell according to another embodiment of the present invention and a solar cell panel including the same will be described in detail with reference to the accompanying drawings. Since the above description can be applied to the same or extremely similar parts as the above description, the detailed description will be omitted and only the different parts will be described in detail. It is also within the scope of the present invention to combine the above-described embodiments or variations thereof with the following embodiments or modifications thereof. Although the first electrode is described below as an example, the following description and illustration may be applied to the second electrode as it is.

도 13은 본 발명의 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다. 도 13의 (a)에는 일단 에지 영역(PA3)을 도시하였고, 도 13의 (b)에는 타단 에지 영역(PA4)를 도시하였다. 13 is a partial front plan view of a solar cell according to another embodiment of the present invention. Fig. 13 (a) shows one edge region PA3, and Fig. 13 (b) shows the other edge region PA4.

도 13의 (a)를 참조하면, 일단 에지 영역(PA3)에서 제2 전극부(4242)가 최외각 핑거 라인(421a)보다 제1 가장자리(161)을 향하여 좀더 돌출된다. 이에 의하면 배선재(142)와의 연결 면적 또는 확률을 좀더 향상할 수 있다. Referring to FIG. 13A, in the edge region PA3, the second electrode portion 4242 protrudes more toward the first edge 161 than the outermost finger line 421a. The connection area or probability with the wiring material 142 can be further improved.

도 13의 (b)를 참조하면, 타단 에지 영역(PA)에서 제3 전극부(4243)가 최외각 핑거 라인(422a)보다 제2 가장자리(162)를 향하여 좀더 돌출된 부분을 구비할 수 있다. 즉, 제3 전극부(4243)가 최외각 핑거 라인(422a)과 연결되면서 최외각 핑거 라인(422a)보다 외부를 향하여 돌출된 형상을 가질 수 있다. 본 실시예에서는 일 예로, 제3 전극부(4243)의 중앙 부분이 최외각 핑거 라인(422a)과 평행하고, 제3 전극부(4243)의 양 단부가 최외각 핑거 라인(422a)과 경사진 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 제3 전극부(4243)가 다양한 형상을 가질 수 있다. Referring to FIG. 13B, the third electrode portion 4243 in the other edge region PA may have a portion protruding more toward the second edge 162 than the outermost finger line 422a . In other words, the third electrode portion 4243 may have a shape protruding outwardly from the outermost finger line 422a while being connected to the outermost finger line 422a. The center portion of the third electrode portion 4243 is parallel to the outermost finger line 422a and both ends of the third electrode portion 4243 are inclined with respect to the outermost finger line 422a. . However, the present invention is not limited thereto, and the third electrode portion 4243 may have various shapes.

도 14는 본 발명의 또 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다. 14 is a partial front plan view of a solar cell according to another embodiment of the present invention.

도 14를 참조하면, 제3 전극부(4243)가 최외각 핑거 라인(422a)보다 두꺼운 두께를 가져서 제3 전극부(4243)의 외측 가장자리가 최외각 핑거 라인(422a)보다 제2 가장자리(162)를 향하여 돌출된 형상을 가질 수 있다. 이와 같이 제3 전극부(4243)의 두께를 상대적으로 크게 하면 타단 에지 영역(PA4)에서 배선재(142)와의 연결 면적을 증가시킬 수 있다. 14, the third electrode portion 4243 is thicker than the outermost finger line 422a so that the outer edge of the third electrode portion 4243 is closer to the second edge 162a than the outermost finger line 422a As shown in Fig. If the thickness of the third electrode part 4243 is relatively increased, the area of connection with the wiring material 142 in the other edge area PA4 can be increased.

도 15는 본 발명의 또 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다. 15 is a partial front plan view of a solar cell according to another embodiment of the present invention.

도 15를 참조하면, 제3 전극부(4243)가 최외각 핑거 라인(422a)보다 두꺼운 두께를 가지며 제3 전극부(4243)의 외측 가장자리가 최외각 핑거 라인(422a)과 동일 선상에 위치하고 제3 전극부(4243)의 내측 가장자리가 최외각 핑거 라인(422a)보다 내측에 위치한 것을 예시하였다. 이와 같이 제3 전극부(4243)의 두께를 상대적으로 크게 하면 타단 에지 영역(PA4)에서 배선재(142)와의 연결 면적을 증가시킬 수 있다.15, the third electrode portion 4243 is thicker than the outermost finger line 422a and the outer edge of the third electrode portion 4243 is located on the same line as the outermost finger line 422a, And the inner edge of the three-electrode portion 4243 is positioned inside the outermost finger line 422a. If the thickness of the third electrode part 4243 is relatively increased, the area of connection with the wiring material 142 in the other edge area PA4 can be increased.

도 16은 본 발명의 또 다른 실시예에 따른 태양 전지 패널의 부분 전면 평면도이다. 16 is a partial front plan view of a solar cell panel according to another embodiment of the present invention.

도 16의 (a) 및 (b)을 참조하면, 본 실시예에서는 일단 에지 영역(PA3)에 위치한 전극부(424a)와 타단 에지 영역(PA4)에 위치한 전극부(424b)가 서로 대칭되는 형상을 가질 수 있다. 좀더 구체적으로는, 태양 전지(150)의 중심을 지나면서 핑거 라인(42a)과 평행한 가상선을 기준으로 할 때 일단 에지 영역(PA3)에 위치한 전극부(424a)와 타단 에지 영역(PA4)에 위치한 전극부(424b)가 서로 대칭될 수 있다. 이에 따라 일단 에지 영역(PA3)에 위치한 전극부(424a)의 개구부과 타단 에지 영역(PA4)에 위치한 전극부(424b)의 개구부도 서로 대칭되는 형상 또는 배치를 가질 수 있다. 16A and 16B, in this embodiment, the electrode portion 424a located at the edge region PA3 and the electrode portion 424b located at the other edge region PA4 are symmetrical with respect to each other Lt; / RTI &gt; More specifically, the electrode part 424a and the edge area PA4 located in the edge area PA3 are positioned on the virtual line parallel to the finger line 42a while passing through the center of the solar cell 150, The electrode portions 424b may be symmetrical with respect to each other. The openings of the electrode portions 424a located at the edge region PA3 and the openings of the electrode portions 424b located at the other edge region PA4 may be symmetrical with respect to each other.

좀더 구체적으로, 도 16의 (a)를 참조하면, 일단 에지 영역(PA3)에서 전극부(424a)가, 최외각 핑거 라인(421a)보다 내측에 위치하는 제1 전극부(4241), 그리고 제1 전극부(4241)로부터 제1 전극부(4241)과 교차하는 방향으로 최외각 핑거 라인(421a)과 동일 선상 또는 이보다 외측까지 연장되는 제2 전극부(4242)를 포함할 수 있다. 일단 에지 영역(PA3)에서 전극부(424a)의 형상은 도 9를 참조하여 설명한 일단 에지 영역(PA3)에서 전극부(424a)의 형상과 동일 또는 극히 유사하므로 상세한 설명을 생략한다. 16A, the electrode portion 424a in the one-edge region PA3 includes the first electrode portion 4241 located on the inner side of the outermost finger line 421a, And a second electrode portion 4242 extending from the first electrode portion 4241 to the outermost finger line 421a in a direction intersecting the first electrode portion 4241 to the same line or outward. Since the shape of the electrode portion 424a in the edge region PA3 is the same as or extremely similar to the shape of the electrode portion 424a in the one-edge region PA3 described with reference to FIG. 9, detailed description thereof will be omitted.

그리고 도 16의 (b)를 참조하면, 타단 에지 영역(PA4)에서 전극부(424b)가, 최외각 핑거 라인(421a)보다 내측에 위치하는 제1 전극부(4241), 그리고 제1 전극부(4241)로부터 제1 전극부(4241)과 교차하는 방향으로 최외각 핑거 라인(421a)과 동일 선상 또는 이보다 외측까지 연장되는 제2 전극부(4242)를 포함할 수 있다. 타단 에지 영역(PA3)에서 전극부(424b)의 형상은 도 9를 참조하여 설명한 일단 에지 영역(PA3)에서 전극부(424a)의 형상에 대칭인 형상과 동일 또는 극히 유사하므로 상세한 설명을 생략한다. 16B, the electrode portion 424b in the other edge region PA4 includes a first electrode portion 4241 located inside the outermost finger line 421a, And a second electrode portion 4242 extending from the first electrode portion 4241 to the outermost finger line 421a in a direction intersecting the first electrode portion 4241 to the same line or outward. The shape of the electrode portion 424b in the other edge region PA3 is the same or extremely similar to the shape symmetrical to the shape of the electrode portion 424a in the one-edge region PA3 described with reference to FIG. 9, .

이에 따라 일단 에지 영역(PA3)에 위치한 제1 전극부(4241)와 타단 에지 영역(PA4)에 위치한 제1 전극부(4241)가 서로 대칭되는 위치에서 서로 동일 또는 극히 유사한 형상, 길이 및 폭을 가지도록 위치하고, 일단 에지 영역(PA3)에 위치한 제2 전극부(4242)와 타단 에지 영역(PA4)에 위치한 제2 전극부(4242)가 서로 대칭되는 위치에서 서로 동일 또는 극히 유사한 형상, 길이 및 폭을 가지도록 위치할 수 있다. The first electrode portion 4241 located at the edge region PA3 and the first electrode portion 4241 located at the other edge region PA4 are symmetrical with respect to each other at the positions where they are the same or extremely similar in shape, And the second electrode portion 4242 located at the one edge region PA3 and the second electrode portion 4242 located at the other edge region PA4 are symmetrical with respect to each other at a position where the shape, Quot; width &quot;.

그러나 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 일단 에지 영역(PA3)에 위치한 전극부(424a)와 타단 에지 영역(PA4)에 위치한 전극부(424b)가 서로 대칭되는 위치에 위치하지만 그 형상, 길이, 폭 등이 서로 다를 수도 있다. 또는, 일단 에지 영역(PA3)에 위치한 전극부(424a)와 타단 에지 영역(PA4)에 위치한 전극부(424b)가 정확하게 대칭되는 위치에 형성되지는 않으나, 그 형상, 길이, 폭 중 적어도 하나가 서로 동일 또는 극히 유사할 수도 있다. 그 외에 다양한 변형이 가능하다. However, the present invention is not limited thereto. For example, the electrode portion 424a located at the edge region PA3 and the electrode portion 424b located at the other edge region PA4 are located at positions symmetrical to each other, but may be different in shape, length, have. Alternatively, the electrode portion 424a located at the edge region PA3 and the electrode portion 424b located at the other edge region PA4 are not formed at exactly symmetrical positions, but at least one of the shape, length, They may be the same or extremely similar to each other. Other variations are possible.

본 실시예에서는 일단 에지 영역(PA3)에 위치한 전극부(424a)와 타단 에지 영역(PA4)에 위치한 전극부(424b)가 서로 대칭되도록 형성하여 구조를 단순화하고 전류 흐름을 전체적으로 균일하게 할 수 있다. In the present embodiment, the electrode portion 424a located at the edge region PA3 and the electrode portion 424b located at the other edge region PA4 are symmetrical to each other to simplify the structure and make the current flow uniform as a whole .

도 16에서는 일단 에지 영역(PA3) 및 타단 에지 영역(PA)에 각기 위치한 전극부(424a, 424b) 각각이 제1 전극부(4241) 및 제2 전극(4242)를 구비하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 일단 에지 영역(PA3) 및 타단 에지 영역(PA)에 위치한 전극부(424a, 424b)의 형상이 다양한 형상을 가질 수 있다. 이를 도 17을 참조하여 설명한다. 16 illustrates that each of the electrode portions 424a and 424b disposed at the edge region PA3 and the edge region PA at the other end includes the first electrode portion 4241 and the second electrode 4242, respectively. However, the present invention is not limited to this, and the shape of the electrode portions 424a and 424b positioned at the edge region PA3 and the edge region PA at the other end may have various shapes. This will be described with reference to FIG.

도 17은 본 발명의 또 다른 실시예에 따른 태양 전지 패널의 부분 전면 평면도이다. 17 is a partial front plan view of a solar cell panel according to another embodiment of the present invention.

도 17의 (a) 및 (b)을 참조하면, 본 실시예에서는 도 16에 도시한 바와 같이 일단 에지 영역(PA3)에 위치한 전극부(424a)와 타단 에지 영역(PA4)에 위치한 전극부(424b)가 서로 대칭되는 형상을 가질 수 있다. Referring to FIGS. 17A and 17B, in this embodiment, as shown in FIG. 16, an electrode portion 424a located at one end edge region PA3 and an electrode portion located at the other end edge region PA4 424b may be symmetrical to each other.

일 예로, 도 17의 (a)를 참조하면, 일단 에지 영역(PA3)에서 전극부(424a)가, 최외각 핑거 라인(421a)보다 내측에 위치하는 제1 전극부(4241), 그리고 제1 전극부(4241)로부터 제1 전극부(4241)과 교차하는 방향으로 최외각 핑거 라인(421a)과 동일 선상 또는 이보다 외측까지 연장되는 제2 전극부(4242)와, 최외각 핑거 라인(422a)과 동일 선상 또는 이보다 외측에 위치하는 제3 전극부(4243)를 포함할 수 있다. 제2 전극부(4242)는 제3 전극부(4243)에 도달하여 제2 전극부(4242)와 제3 전극부(4243)가 서로 연결될 수 있다. 그리고 제3 전극부(4243)는 일단 에지 영역(PA3)의 양측에 위치한 최외각 핑거 라인(421a)을 서로 연결할 수 있다. 17A, the electrode portion 424a in the one-edge region PA3 includes the first electrode portion 4241 located inside the outermost finger line 421a, A second electrode portion 4242 extending from the electrode portion 4241 in the direction intersecting the first electrode portion 4241 to the same line or outward as the outermost finger line 421a and a second electrode portion 4242 extending from the outermost finger line 422a, And a third electrode part 4243 which is located on the same line or on the outer side of the third electrode part 4243. The second electrode unit 4242 reaches the third electrode unit 4243 so that the second electrode unit 4242 and the third electrode unit 4243 can be connected to each other. The third electrode portion 4243 may connect the outermost finger lines 421a located on both sides of the edge region PA3.

그리고 도 17의 (b)를 참조하면, 타단 에지 영역(PA4)에서 전극부(424b)가, 최외각 핑거 라인(421a)보다 내측에 위치하는 제1 전극부(4241), 그리고 제1 전극부(4241)로부터 제1 전극부(4241)과 교차하는 방향으로 최외각 핑거 라인(421a)과 동일 선상 또는 이보다 외측까지 연장되는 제2 전극부(4242)와, 최외각 핑거 라인(422a)과 동일 선상 또는 이보다 외측에 위치하는 제3 전극부(4243)를 포함할 수 있다. 제2 전극부(4242)는 제3 전극부(4243)에 도달하여 제2 전극부(4242)와 제3 전극부(4243)가 서로 연결될 수 있다. 그리고 제3 전극부(4243)는 타단 에지 영역(PA4)의 양측에 위치한 최외각 핑거 라인(421a)을 서로 연결할 수 있다. 뿐만 아니라, 본 실시예에서 제1 핑거 라인의 최외각 핑거 라인(421a) 및 제3 핑거 라인의 최외각 핑거 라인(421a) 중 적어도 하나는 단락 없이 연장될 수 있다.17B, the electrode portion 424b in the other edge region PA4 includes a first electrode portion 4241 located on the inner side of the outermost finger line 421a, A second electrode portion 4242 extending from the first electrode portion 4241 in the direction intersecting the first electrode portion 4241 to the same line or outward as the outermost finger line 421a and the second electrode portion 4242 extending in the same direction as the outermost finger line 422a And a third electrode part 4243 located on the line or on the outer side. The second electrode unit 4242 reaches the third electrode unit 4243 so that the second electrode unit 4242 and the third electrode unit 4243 can be connected to each other. The third electrode portion 4243 may connect the outermost finger lines 421a located on both sides of the other edge region PA4 with each other. In addition, in this embodiment, at least one of the outermost finger line 421a of the first finger line and the outermost finger line 421a of the third finger line may extend without a short circuit.

본 실시예에서는 일단 에지 영역(PA3) 및 타단 에지 영역(PA4) 각각에서 제1 전극부(4241), 제2 전극부(4242), 제3 전극부(4243), 그리고 테두리부(423)에 의하여 형성된 폐공간 내에 개구부가 위치하게 된다. 일 예로, 개구부는 테두리부(423)와 제2 전극부(4242)의 양측에 각기 하나씩 위치하고, 제1 전극부(4241)와 테두리부(423) 사이에 하나 위치할 수 있다. The first electrode portion 4241, the second electrode portion 4242, the third electrode portion 4243, and the edge portion 423 in the edge region PA3 and the edge region PA4 of the edge portion PA3, respectively, Thereby forming an opening in the closed space formed by the opening. For example, the openings may be positioned on both sides of the rim 423 and the second electrode 4242, and may be positioned between the first electrode 4241 and the rim 423.

도면에서는 일단 에지 영역(PA3)에 위치한 제1 전극부(4241)와 타단 에지 영역(PA4)에 위치한 전극부(4241)가 서로 대칭되는 위치에서 서로 동일 또는 극히 유사한 형상, 길이 및 폭을 가지도록 위치한다. 그리고 일단 에지 영역(PA3)에 위치한 제2 전극부(4242)와 타단 에지 영역(PA4)에 위치한 제2 전극부(4242)가 서로 대칭되는 위치에서 서로 동일 또는 극히 유사한 형상, 길이 및 폭을 가지도록 위치할 수 있다. 또한, 일단 에지 영역(PA3)에 위치한 제3 전극부(4243)와 타단 에지 영역(PA4)에 위치한 제3 전극부(4243)가 서로 대칭되는 위치에서 서로 동일 또는 극히 유사한 형상, 길이 및 폭을 가지도록 위치할 수 있다.In the drawing, the first electrode portion 4241 located at one edge region PA3 and the electrode portion 4241 located at the other edge region PA4 are formed so as to have the same or extremely similar shape, length, and width at positions symmetrical to each other Located. The second electrode portion 4242 located at the edge region PA3 and the second electrode portion 4242 located at the other edge region PA4 have the same or extremely similar shape, . The third electrode portion 4243 located at the edge area PA3 and the third electrode portion 4243 located at the other edge region PA4 may have the same or very similar shape, Can be located.

그러나 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 일단 에지 영역(PA3)에 위치한 전극부(424a)와 타단 에지 영역(PA4)에 위치한 전극부(424b)가 서로 대칭되는 위치에 형성되나 그 형상, 길이, 폭 등이 서로 다를 수도 있다. 또는, 일단 에지 영역(PA3)에 위치한 전극부(424a)와 타단 에지 영역(PA4)에 위치한 전극부(424b)가 정확하게 대칭되는 위치에 형성되지는 않으나, 그 형상, 길이, 폭 중 적어도 하나가 서로 동일 또는 극히 유사할 수도 있다. 그 외에 다양한 변형이 가능하다. However, the present invention is not limited thereto. For example, the electrode portion 424a located at the edge region PA3 and the electrode portion 424b located at the other edge region PA4 are formed at positions symmetrical to each other. However, the shapes may be different from each other, have. Alternatively, the electrode portion 424a located at the edge region PA3 and the electrode portion 424b located at the other edge region PA4 are not formed at exactly symmetrical positions, but at least one of the shape, length, They may be the same or extremely similar to each other. Other variations are possible.

제1 내지 제3 전극부(4241, 4242, 4243)의 구체적인 설명은 도 9를 참조한 제1 내지 제3 전극부(4241, 4242, 4243)의 설명과 동일 또는 극히 유사하므로 상세한 설명을 생략한다. 본 발명은 도 9에서 일단 에지 영역(PA3)에 위치한 전극부(424a)의 형상이 도 17의 (a)에 도시한 형상을 가지는 실시예를 더 포함할 수 있다. The detailed description of the first to third electrode units 4241, 4242, and 4243 is the same as or very similar to that of the first to third electrode units 4241, 4242, and 4243 with reference to FIG. The present invention may further include an embodiment in which the shape of the electrode portion 424a located at the edge region PA3 in FIG. 9 has the shape shown in FIG. 17 (a).

본 실시예에서는 일단 에지 영역(PA3) 및 타단 에지 영역(PA4)에 위치한 전극부(424a, 424b)가 제1 내지 제3 전극부(4241, 4242, 4243)을 함께 포함하여 전류가 흐를 수 있는 경로를 다양화하여 전류가 좀더 원활하게 흐르도록 할 수 있다. In this embodiment, the electrode portions 424a and 424b located in the edge region PA3 and the edge region PA4 of the other end include the first to third electrode portions 4241, 4242 and 4243, The path can be varied to make the current flow more smoothly.

도 18은 본 발명의 또 다른 실시예에 따른 태양 전지 패널의 부분 전면 평면도이다. 18 is a partial front plan view of a solar cell panel according to another embodiment of the present invention.

도 18을 참조하면, 본 실시예에서 인접한 두 개의 버스바 라인(42b) 사이에 위치하는 핑거 라인(42a)이 연속적으로 이어지지 않고 일부 부분이 단선된 단선부(S)를 구비할 수 있다. Referring to FIG. 18, in this embodiment, the finger line 42a positioned between two adjacent bus bar lines 42b may be provided with a disconnected portion S, which is not continuously connected but is partially disconnected.

이때, 단선부(S)는 제1 전극 영역(EA1)에 위치한 핑거 라인(42a)에 형성되고, 제2 전극 영역(EA2)에 위치한 핑거 라인(42a)에는 형성되지 않을 수 있다. 제1 전극 영역(EA1)에서는 핑거 라인(42a)이 단선부(S)를 가지더라도 핑거 라인(42a)이 하나의 버스바 라인(42b) 또는 배선재(142)에 연결되므로 전류가 원활하게 흐를 수 있다. 이에 따라 제1 전극 영역(EA1)에서 전류 흐름을 방해하지 않으면서 제1 전극(42)의 면적을 줄일 수 있어 제조 비용을 줄이고 광 손실을 줄일 수 있다. 제2 전극 영역(EA2)에서는 일측에만 버스바 라인(42b) 또는 배선재(142)에 연결되므로 단선부(S)를 구비하지 않아 일측에 위치한 버스바 라인(42b) 또는 배선재(142)까지 전류가 원활하게 흐를 수 있도록 한다. At this time, the disconnected portion S may be formed in the finger line 42a located in the first electrode region EA1 and not formed in the finger line 42a located in the second electrode region EA2. Since the finger line 42a is connected to one bus bar line 42b or the wiring material 142 even if the finger line 42a has the disconnected portion S in the first electrode area EA1, have. Accordingly, the area of the first electrode 42 can be reduced without interrupting the current flow in the first electrode region EA1, thereby reducing manufacturing cost and optical loss. The second electrode area EA2 is connected to the bus bar line 42b or the wiring material 142 only at one side so that the current is not supplied to the bus bar line 42b or the wiring material 142 located at one side without the disconnected part S. So that it can flow smoothly.

핑거 라인(42a)의 단선부(S)는 인접한 두 개의 버스바 라인(42b) 사이의 중앙 부분에 위치할 수 있다. 이에 의하여 전류 이동 경로를 최소화할 수 있다. The disconnected portion S of the finger line 42a may be located at a central portion between two adjacent bus bar lines 42b. Thus, the current path can be minimized.

단선부(S)의 폭은 핑거 라인(42a)의 피치의 0.5배 이상일 수 있고, 버스바 라인(42b)의 피치의 0.5배 이하일 수 있다. 단선부(S)의 폭이 핑거 라인(42a)의 피치의 0.5배 미만이면, 단선부(S)의 폭이 좁아 단선부(S)에 의한 효과가 충분하지 않을 수 있다. 단선부(S)의 폭이 버스바 라인(42b)의 피치의 0.5배를 초과하면, 단선부(S)의 폭이 커져서 전기적 특성이 저하될 수 있다. 일 예로, 단선부(S)의 폭이 1.5mm 내지 1.8mm일 수 있다. 이러한 범위 내에서 단선부(S)에 의한 효과를 최대화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 단선부(S)의 폭이 다양한 값을 가질 수 있다. The width of the disconnected portion S may be 0.5 times or more the pitch of the finger line 42a and 0.5 times or less the pitch of the bus bar line 42b. If the width of the disconnection portion S is less than 0.5 times the pitch of the finger line 42a, the width of the disconnection portion S is small and the effect of the disconnection portion S may not be sufficient. If the width of the disconnection portion S exceeds 0.5 times the pitch of the bus bar line 42b, the width of the disconnection portion S becomes large and the electrical characteristics may be deteriorated. For example, the width of the single-wire portion S may be 1.5 mm to 1.8 mm. It is possible to maximize the effect of the disconnection section S within this range. However, the present invention is not limited to this, and the width of the single-wire portion S may have various values.

각 제1 전극 영역(EA1)에서, 버스바 라인(42b)과 평행한 방향에서 측정된 핑거 라인(42a)의 개수에 대하여, 단선부(S)를 구비한 핑거 라인(42a)의 개수의 비율이 0.33배 내지 1배일 수 있다. 이러한 범위 내에서 단선부(S)에 의한 효과를 최대화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 상술한 개수 비율이 달라질 수 있다. The ratio of the number of the finger lines 42a provided with the disconnected portion S to the number of the finger lines 42a measured in the direction parallel to the bus bar line 42b in each first electrode region EA1 May be 0.33 times to 1 time. It is possible to maximize the effect of the disconnection section S within this range. However, the present invention is not limited thereto, and the above-described ratio may vary.

도면에서는 제1 전극 영역(EA1) 각각에 단선부(S)를 구비한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 복수의 제1 전극 영역(EA1) 중 일부에는 단선부(S)가 구비되고, 다른 부분에는 단선부(S)가 구비되지 않을 수 다. 그리고 도면 및 상술한 설명에서는 제1 전극(42)을 기준으로 도시 및 설명하였으나, 이러한 설명이 제2 전극(44)에 그대로 적용될 수 있다. Although the first electrode regions EA1 are each provided with the disconnected portions S in the drawing, the present invention is not limited thereto. A part of the plurality of first electrode areas EA1 may be provided with a disconnection part S and the other part may not be provided with a disconnection part S. Although the first electrode 42 is shown and described in the drawings and the foregoing description, the description may be applied to the second electrode 44 as it is.

도 19는 본 발명의 또 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다. 19 is a partial front plan view of a solar cell according to another embodiment of the present invention.

도 19를 참조하면, 본 실시예에서 인접한 두 개의 버스바 라인(42b) 사이에 위치하는 핑거 라인(42a)의 선폭이 다른 부분을 포함할 수 있다. 핑거 라인(42a)이 폭이 상대적으로 좁은 협폭부(S1)와 폭이 상대적으로 넓은 광폭부(S2)를 구비할 수 있다. Referring to FIG. 19, in this embodiment, the line width of the finger line 42a located between two adjacent bus bar lines 42b may include other portions. The finger line 42a may have a narrow portion S1 having a relatively narrow width and a wide portion S2 having a relatively wide width.

일 예로, 본 실시예에서는 핑거 라인(42a)이 제1 전극 영역(EA1)에 위치한 핑거 라인(42a)이 협폭부(S1) 및 광폭부(S2)를 포함하고, 제2 전극 영역(EA2)에 위치한 핑거 라인(42a)이 균일한 폭(일 예로, 광폭부(S2)와 동일한 폭)을 가지면서 형성될 수 있다. 제1 전극 영역(EA1)에서는 핑거 라인(42a)이 인접한 두 개의 버스바 라인(42b) 또는 배선재(142)에 연결되므로 전류가 원활하게 흐를 수 있다. 이에 따라 제1 전극 영역(EA1)에서 전류 흐름을 방해하지 않으면서 제1 전극(42)의 협폭부(S1)에 의하여 제1 전극(42)의 면적을 줄일 수 있어 제조 비용을 줄이고 광 손실을 줄일 수 있다. 제2 전극 영역(EA2)에서는 일측에만 버스바 라인(42b) 또는 배선재(142)에 연결되므로 협폭부(S1)를 구비하지 않아 균일한 폭을 가져 일측에 위치한 버스바 라인(42b) 또는 배선재(142)까지 전류가 원활하게 흐를 수 있도록 한다. For example, in this embodiment, the finger line 42a includes the narrow portion S1 and the wide portion S2, and the finger line 42a positioned in the first electrode region EA1 includes the second electrode region EA2. (For example, the same width as that of the wide portion S2). In the first electrode area EA1, since the finger line 42a is connected to the two adjacent bus bar lines 42b or the wiring material 142, current can flow smoothly. The area of the first electrode 42 can be reduced by the narrow portion S1 of the first electrode 42 without interrupting the current flow in the first electrode region EA1, Can be reduced. The second electrode area EA2 is connected to the bus bar line 42b or the wiring material 142 only on one side so that the bus bar line 42b or wiring material 42b having a uniform width, 142) so that current can flow smoothly.

본 실시예에서, 핑거 라인(42a)의 협폭부(S1)는 인접한 두 개의 버스바 라인(42b) 사이의 중앙 부분에 위치하고, 두 개의 버스바 라인(42b) 각각으로 향하면서 핑거 라인(42a)의 폭이 점진적으로 커질 수 있다. 이에 의하여 전류 흐름을 원활하게 할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 협폭부(S1) 및 광폭부(S2)를 구비하는 핑거 라인(42a)이 다양한 형상을 가질 수 있다. In this embodiment, the narrow portion S1 of the finger line 42a is located at a central portion between the two adjacent bus bar lines 42b and extends to the finger line 42a while being directed to each of the two bus bar lines 42b. Can be gradually increased. Thus, current flow can be smoothly performed. However, the present invention is not limited thereto, and the finger line 42a having the narrow portion S1 and the wide portion S2 may have various shapes.

각 제1 전극 영역(EA1)에서, 버스바 라인(42b)과 평행한 방향에서 측정된 핑거 라인(42a)의 개수에 대하여, 협폭부를 구비한 핑거 라인(42a)의 개수의 비율이 0.33배 내지 1배일 수 있다. 이러한 범위 내에서 협폭부에 의한 효과를 최대화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 상술한 개수 비율이 달라질 수 있다. The ratio of the number of the finger lines 42a provided with the narrowed portion to the number of the finger lines 42a measured in the direction parallel to the bus bar line 42b in each first electrode region EA1 is 0.33 times To 1-fold. Within this range, the effect of the narrowed portion can be maximized. However, the present invention is not limited thereto, and the above-described ratio may vary.

도면에서는 제1 전극 영역(EA1) 각각에 협폭부(S1)를 구비한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 복수의 제1 전극 영역(EA1) 중 일부에는 협폭부(S1)가 구비되고, 다른 부분에는 협폭부(S1)가 구비되지 않을 수 있다. 그리고 도 18에 도시한 단선부(S)가 혼합되어 위치할 수 있다. 그리고 도면 및 상술한 설명에서는 제1 전극(42)을 기준으로 도시 및 설명하였으나, 이러한 설명이 제2 전극(44)에 그대로 적용될 수 있다. Although the first electrode regions EA1 are each provided with the narrow portion S1 in the drawing, the present invention is not limited thereto. The narrow portion S1 may be provided in a part of the plurality of first electrode regions EA1 and the narrow portion S1 may not be provided in the other portion. And the disconnection portions S shown in Fig. 18 may be mixed and positioned. Although the first electrode 42 is shown and described in the drawings and the foregoing description, the description may be applied to the second electrode 44 as it is.

이하, 본 발명의 실험예를 참조하여 본 발명을 좀더 상세하게 설명한다. 이하의 실험예는 참조를 위하여 제시한 것일 뿐 본 발명이 이에 한정되는 것은 아니다. Hereinafter, the present invention will be described in more detail with reference to experimental examples of the present invention. The following experimental examples are provided for the purpose of reference and the present invention is not limited thereto.

실험예Experimental Example

원형의 단면을 가지며 폭이 300um인 배선재를 에지 거리가 7.5mm인 태양 전지에 부착하였다. 실험 장치(일 예로, 인장 시험 장치)에 의하여 배선재를 잡아 당기면서 부착력을 측정하였다. 측정된 부착력을 도 20에 나타내었다. A wiring material having a circular cross section and a width of 300 um was attached to a solar cell having an edge distance of 7.5 mm. The adhesive force was measured while pulling out the wiring material by an experimental apparatus (for example, a tensile testing apparatus). The measured adhesive force is shown in Fig.

도 20에서 가로축이 거리를 나타내고, 세로축이 부착력을 나타낸다. 이때, 가로축은 세 구간으로 구분될 수 있다. 제1 구간(I)은 실험 장치가 동작해서 배선재를 당기기 시작해 와이어가 팽팽해지기 전까지 구간이고, 제2 구간(II)은 실험 장치가 실제로 와이어를 잡아 당기는 구간이고, 제3 구간(III)이 와이어가 패드부에서 떨어진 후의 구간을 나타낸다. 따라서, 실제 부착력은 제2 구간(II)을 통해 확인할 수 있다.In Fig. 20, the horizontal axis represents the distance, and the vertical axis represents the adhesion force. At this time, the horizontal axis can be divided into three sections. The first section I is a section until the wire starts to be pulled until the experimental device starts to operate and the wire is pulled. The second section II is a section in which the experimental device actually pulls the wire. The third section III And indicates a section after the wire has separated from the pad portion. Therefore, the actual adhesive force can be confirmed through the second section (II).

제1 구간(I)에서는 거리가 작은 구간으로, 제1 구간(I)에서 실제로 배선재에 아무런 힘이 가해지지 않는다.In the first section I, the distance is small, and no force is actually applied to the wiring material in the first section I.

제2 구간(II)에서는 실험 장치가 배선재를 잡아 당기고 있기 때문에, 거리가 늘어남에 따라 배선재에 가해지는 응력 역시 거리에 비례해 늘어나게 된다. 따라서, 그래프는 점진적으로 최고점을 향해 상승하는 모습을 나타낸다. 좀더 구체적으로, 부착력이 제2 구간(II)에서 상승하다가 2.058N을 최고점으로 하여 급격하게 하강하게 된다. In the second section (II), since the experimental apparatus pulls the wiring material, the stress applied to the wiring material also increases in proportion to the distance as the distance increases. Thus, the graph gradually rises toward the peak. More specifically, the adhesive force rises at the second section (II), and then abruptly drops to 2.058N at the highest point.

제3 구간(III)은 부착력의 최고점 이후의 구간으로, 배선재가 제1 패드부에서 떨어지므로 배선재에 가해지던 응력이 급격히 감소하게 된다. The third section (III) is a section after the highest point of the adhesive force. Since the wiring material is separated from the first pad section, the stress applied to the wiring material is rapidly reduced.

이와 같이 본 실시예에서는 배선재의 부착력이 2.058N으로 매우 우수한 값을 가지는 것을 알 수 있다. As described above, in this embodiment, the adhesion force of the wiring material is 2.058 N, which is a very good value.

상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects and the like according to the above-described embodiments are included in at least one embodiment of the present invention, and the present invention is not limited to only one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified in other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

100: 태양 전지 패널
142: 배선재
150: 태양 전지
42: 제1 전극
44: 제2 전극
42a: 핑거 라인
42b: 버스바 라인
42c: 테두리 라인
422: 패드부
422a: 제1 패드부
422b: 제2 패드부
423: 테두리부
424a, 424b: 전극부
4241: 제1 전극부
4242: 제2 전극부
4243: 제3 전극부
100: Solar panel
142: wiring material
150: Solar cell
42: first electrode
44: Second electrode
42a: Finger line
42b: bus bar line
42c: Border line
422:
422a: first pad portion
422b: second pad portion
423:
424a and 424b:
4241: first electrode portion
4242:
4243: Third electrode part

Claims (20)

반도체 기판, 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성된 도전형 영역, 그리고 상기 도전형 영역에 연결되는 전극을 포함하는 태양 전지; 및
상기 태양 전지를 다른 태양 전지와 연결하거나 외부 회로에 연결하도록 상기 전극에 전기적으로 연결되는 배선재
를 포함하고,
상기 전극은 제1 방향으로 나란히 형성되며 상기 반도체 기판의 제 1 가장자리에 인접하는 최외각 핑거 라인을 포함하는 복수의 제 1 핑거 라인,
상기 제1 방향으로 나란히 형성되며 상기 반도체 기판의 가운데 영역에 형성되는 복수의 제2 핑거라인,및
상기 제1 방향으로 나란히 형성되며 상기 반도체 기판의 제 2 가장자리에 인접하는 최외각 핑거 라인을 포함하는 복수의 제3 핑거라인을 포함하고,
상기 복수의 제2 핑거라인과 교차하여 연결되며 제 1 폭을 가지는 라인부와, 상기 라인부의 제1 폭보다 넓은 제2 폭의 전극폭을 가지고, 상기 제2 핑거라인과 상기 라인부가 교차되는 영역에 형성되는 패드부를 포함하고,
상기 패드부와 인접하는 상기 복수의 제1 핑거 라인에는 상기 제1 핑거 라인의 일부가 형성되지 않은 제1 에지 영역을 갖는 일단 에지 영역을 포함하고,
상기 패드부와 인접하는 상기 복수의 제3 핑거 라인에는 상기 제3 핑거 라인의 일부가 형성되지 않은 제1 에지 영역을 갖는 타단 에지 영역을 포함하며,
상기 배선재는 상기 라인부 보다 크고 상기 패드부의 폭 보다 작은 폭을 가지며, 상기 패드부와 상기 제1 방향과 교차하는 제2방향으로 중첩하고, 상기 일단 에지 영역의 제1 에지 영역과 상기 타단 에지 영역의 제1 에지 영역까지 연장되고,
상기 제1 핑거 라인의 최외각 핑거 라인 및 상기 제3 핑거 라인의 최외각 핑거 라인 중 적어도 하나는 단락 없이 연장되는 태양전지 패널.
1. A solar cell comprising: a semiconductor substrate; a conductive region formed on or in the semiconductor substrate; and an electrode connected to the conductive region; And
A wiring material electrically connected to the electrode for connecting the solar cell to another solar cell or to an external circuit;
Lt; / RTI &gt;
The electrodes comprising a plurality of first finger lines formed in parallel in a first direction and including an outermost finger line adjacent a first edge of the semiconductor substrate,
A plurality of second finger lines formed in parallel in the first direction and formed in a central region of the semiconductor substrate,
And a plurality of third finger lines including an outermost finger line formed in parallel in the first direction and adjacent to a second edge of the semiconductor substrate,
A plurality of second finger lines intersecting the plurality of second finger lines and having a first width and an electrode width of a second width larger than the first width of the line portion, And a pad portion formed on the pad portion,
Wherein the plurality of first finger lines adjacent to the pad portion include one edge region having a first edge region in which a part of the first finger line is not formed,
Wherein the plurality of third finger lines adjacent to the pad portion include a second edge region having a first edge region in which a part of the third finger line is not formed,
Wherein the wiring member is larger than the line portion and has a width smaller than the width of the pad portion and overlaps with the pad portion in a second direction intersecting the first direction and the first edge region and the second end edge region of the one- Extending to the first edge region of the first substrate,
Wherein at least one of an outermost finger line of the first finger line and an outermost finger line of the third finger line extends without a short circuit.
제1항에 있어서,
상기 일단 에지 영역 내에 상기 배선재의 단부가 위치하는, 태양 전지 패널.
The method according to claim 1,
And the end portion of the wiring material is located within the one-edge region.
제2항에 있어서,
상기 배선재가 상기 타단 에지 영역을 지나 상기 다른 태양 전지 또는 상기 외부 회로로 연장되며,
상기 일단 에지 영역에 위치한 전극부와 상기 타단 에지 영역에 위치한 전극부가 서로 다른 형상을 가지는 태양 전지 패널.
3. The method of claim 2,
The wiring material extends to the other solar cell or the external circuit through the other edge region,
Wherein the electrode portion located at one edge region and the electrode portion located at the other edge region have different shapes.
제1항에 있어서,
상기 배선재는 단면이 원형인 태양 전지 패널.
The method according to claim 1,
Wherein the wiring material has a circular section.
제1항에 있어서,
상기 일단 에지 영역 및 상기 타단 에지 영역은 각각 6개 이상 내지 33개 이하로 포함된 태양 전지 패널.
The method according to claim 1,
Wherein the one edge region and the other edge region each include 6 or more to 33 or less.
제3항에 있어서,
상기 일단 에지 영역에 위치한 상기 전극부가, 상기 최외각 핑거 라인보다 내측에 위치하는 제1 전극부와, 상기 제1 전극부로부터 상기 제1 전극부와 교차하는 방향을 따라 상기 최외각 핑거 라인과 동일 선상 또는 이보다 외측까지 연장되는 제2 전극부를 포함하고,
상기 타단 에지 영역에서 상기 전극부가, 상기 최외각 핑거 라인과 동일 선상 또는 이보다 외측에 위치하는 제3 전극부를 포함하고,
상기 배선재가 상기 일단 에지 영역에서 상기 제1 전극부 및 상기 제2 전극부에 위치하고,
상기 배선재가 상기 타단 에지 영역에서 상기 제3 전극부에 위치하는 태양 전지 패널.
The method of claim 3,
The electrode unit positioned in the one-edge region has a first electrode unit positioned inside the outermost finger line, and a second electrode unit disposed in the same direction as the outermost finger line along the direction crossing the first electrode unit from the first electrode unit. And a second electrode portion extending on the line or beyond,
And the electrode portion in the other edge region includes a third electrode portion that is located on the same line or outward as the outermost finger line,
Wherein the wiring member is located at the first electrode portion and the second electrode portion in the one-edge region,
And the wiring member is located at the third electrode portion in the other edge region.
제6항에 있어서,
상기 제1 전극부 및 상기 제3 전극부가 상기 핑거 라인과 평행하고,
상기 제2 전극부가 상기 핑거 라인과 직교하며,
상기 제2 전극부가 상기 제1 전극부의 중앙을 지나도록 위치하며,
상기 배선재가 상기 제1 전극부를 가로질러 위치하고 상기 배선재의 단부가 상기 제2 전극부 위에 위치하며,
상기 배선재가 상기 제3 전극부를 가로지르는 태양 전지 패널.
The method according to claim 6,
Wherein the first electrode portion and the third electrode portion are parallel to the finger lines,
The second electrode portion being orthogonal to the finger line,
The second electrode portion is positioned to pass through the center of the first electrode portion,
Wherein the wiring material is located across the first electrode portion and the end portion of the wiring material is located over the second electrode portion,
And the wiring material crosses the third electrode part.
제1항에 있어서,
상기 배선재가 상기 타단 에지 영역을 지나 상기 다른 태양 전지 또는 상기 외부 회로로 연장되며,
상기 일단 에지 영역에 위치한 전극부와 상기 타단 에지 영역에 위치한 전극부가 서로 대칭되는 형상을 가지는 태양 전지 패널.
The method according to claim 1,
The wiring material extends to the other solar cell or the external circuit through the other edge region,
Wherein the electrode portion located at the one edge region and the electrode portion located at the other edge region are symmetrical to each other.
제1항에 있어서,
상기 배선재는 상기 일단 에지 영역 또는 타단 에지 영역의 내측 단부에 위치하는 상기 패드부보다 외측에 위치하는 바깥쪽에 위치하는 상기 일단 에지 영역 또는 상기 타단 에지 영역까지 이어지는 태양 전지 패널.
The method according to claim 1,
Wherein the wiring material extends to the one edge region or the other edge region located outside the one end edge region or the other edge edge region outside the pad section.
제1항에 있어서,
상기 일단 에지 영역에 위치한 상기 배선재의 길이와 상기 타단 에지 영역에 위치한 상기 배선재의 길이가 서로 다른 태양 전지 패널.
The method according to claim 1,
Wherein the length of the wiring material located at the one edge region and the length of the wiring material located at the other edge region are different from each other.
제1항에 있어서,
상기 일단 에지 영역 및 상기 타단 에지 영역은 각기 상기 최외각 핑거 라인보다 내측으로 위치하는 내측 단부를 구비하고,
상기 배선재의 폭을 W, 상기 일단 또는 타단 에지 영역의 상기 내측 단부와 상기 반도체 기판의 가장자리 사이의 에지 거리를 D라 할 때, 상기 W 및 상기 D가 다음의 수학식 1을 만족하는 태양 전지 패널.
<수학식 1>
13.732*ln(W) - 71.436 - 0.0000321462*(W)2 ≤ D ≤ 13.732*ln(W) - 71.436 + 0.0000321462*(W)2
(여기서, 상기 W의 단위가 um이고, 상기 D의 단위가 mm이다)
The method according to claim 1,
The one end edge region and the other end edge region each having an inner end located more inward than the outermost finger line,
The width of the wiring material is W, and the edge distance between the inner end of the one end or the other end edge region and the edge of the semiconductor substrate is D, the W and the D satisfy the following formula (1) .
&Quot; (1) &quot;
13.732 * ln (W) - 71.436 - 0.0000321462 * (W) 2? D? 13.732 * ln (W) - 71.436 + 0.0000321462 * (W) 2
(Where the unit of W is um and the unit of D is mm)
제11항에 있어서,
상기 배선재의 폭이 250um 내지 500um이고,
상기 에지 거리가 2.37mm 내지 21.94mm이며,
상기 태양 전지의 일면을 기준으로 상기 배선재의 개수가 6개 내지 33개인 태양 전지 패널.
12. The method of claim 11,
Wherein the width of the wiring material is from 250 to 500 mu m,
The edge distance is 2.37 mm to 21.94 mm,
Wherein the number of the wiring materials is 6 to 33 based on one surface of the solar cell.
제1항에 있어서,
상기 일단 에지 영역 또는 상기 타단 에지 영역에 위치한 전극부의 폭이 상기 제1 핑거 라인 또는 제3 핑거 라인과 같거나 그보다 크고 상기 제1 핑거 라인 또는 제3 핑거 라인의 피치보다 작고,
상기 배선재의 폭이 상기 전극부의 폭보다 크고,
상기 최외각 핑거 라인 사이에서 상기 일단 또는 타단 에지 영역의 폭이 상기 배선재의 폭보다 큰 태양 전지 패널.
The method according to claim 1,
Wherein a width of the electrode portion located at the one end edge region or the other end edge region is equal to or larger than the first finger line or the third finger line and smaller than the pitch of the first finger line or the third finger line,
The width of the wiring material is larger than the width of the electrode portion,
Wherein a width of the one end or the other end edge region between the outermost finger lines is larger than a width of the wiring material.
제1항에 있어서,
상기 일단 또는 타단 에지 영역은 상기 반도체 기판의 가장자리로 가까워지면서 폭이 점진적으로 넓어지는 형상을 가지는 태양 전지 패널.
The method according to claim 1,
Wherein the one or both edge regions have a shape gradually increasing in width as they approach the edge of the semiconductor substrate.
제1항에 있어서,
상기 일단 에지 영역과 적어도 하나의 전극부 사이 또는 상기 타단 에지 영역과 적어도 하나의 전극부 사이에 이들을 구획하는 테두리부를 더 포함하고,
상기 테두리부에 상기 제1 핑거 라인 또는 제3 핑거 라인이 복수 개 연결되며,
상기 일단 에지 영역 또는 상기 타단 에지 영역의 전극부가 상기 테두리부를 통하여 상기 제1 핑거 라인 또는 제3 핑거 라인에 연결되는 태양 전지 패널.
The method according to claim 1,
Further comprising a rim portion for partitioning the one edge region and at least one electrode portion or between the other edge region and at least one electrode portion,
A plurality of first finger lines or third finger lines are connected to the rim,
And the electrode section of the one edge region or the other edge region is connected to the first finger line or the third finger line through the rim portion.
반도체 기판;
상기 반도체 기판에 또는 상기 반도체 기판 위에 형성된 도전형 영역; 및
상기 도전형 영역에 연결되는 전극
을 포함하고,
상기 전극은 제1 방향으로 나란히 형성되며 상기 반도체 기판의 제 1 가장자리에 인접하는 최외각 핑거 라인을 포함하는 복수의 제 1 핑거 라인,
상기 제1 방향으로 나란히 형성되며 상기 반도체 기판의 가운데 영역에 형성되는 복수의 제2 핑거라인, 및
상기 제1 방향으로 나란히 형성되며 상기 반도체 기판의 제 2 가장자리에 인접하는 최외각 핑거 라인을 포함하는 복수의 제3 핑거라인을 포함하고,
상기 복수의 제2 핑거라인과 교차하여 연결되며 제 1 폭(W4)을 가지는 라인부와, 상기 라인부의 제1폭보다 넓은 제2폭(W6)을 가지는 전극폭을 가지고, 상기 제1 방향과 교차하는 제2 방향으로 형성되고, 상기 제2 핑거라인과 연결되는 패드부를 포함하고,
상기 패드부와 인접하는 상기 복수의 제1 핑거 라인에는 상기 제1 핑거 라인이 형성되지 않은 제1 에지 영역을 갖는 일단 에지 영역을 포함하고,
상기 패드부와 인접하는 상기 복수의 제3 핑거 라인에는 상기 제3 핑거 라인이 형성되지 않은 제1 에지 영역을 갖는 타단 에지 영역을 포함하며,
배선재는 상기 라인부보다 크고 상기 패드부의 폭 보다 작은 폭을 가지며, 상기 패드부와 상기 제2방향으로 중첩되어 연결되고 상기 일단 에지 영역과 상기 타단 에지 영역까지 연장되어 다른 태양 전지에 연결되는 태양전지 패널.
A semiconductor substrate;
A conductive type region formed on the semiconductor substrate or on the semiconductor substrate; And
The electrode connected to the conductive region
/ RTI &gt;
The electrodes comprising a plurality of first finger lines formed in parallel in a first direction and including an outermost finger line adjacent a first edge of the semiconductor substrate,
A plurality of second finger lines formed in parallel in the first direction and formed in a central region of the semiconductor substrate,
And a plurality of third finger lines including an outermost finger line formed in parallel in the first direction and adjacent to a second edge of the semiconductor substrate,
A line portion connected to the plurality of second finger lines in a crossing manner and having a first width W4 and a second width W6 wider than the first width of the line portion, And a pad portion formed in an intersecting second direction and connected to the second finger line,
Wherein the plurality of first finger lines adjacent to the pad portion include one edge region having a first edge region in which the first finger line is not formed,
Wherein the plurality of third finger lines adjacent to the pad portion include a second edge region having a first edge region in which the third finger line is not formed,
A wiring member having a width larger than that of the line portion and smaller than a width of the pad portion and connected to the pad portion in the second direction and extending to the one edge region and the other edge region, panel.
제16항에 있어서,
상기 일단 에지 영역에 위치한 전극부와 상기 타단 에지 영역에 위치한 전극부가 서로 다른 형상을 가지거나 서로 대칭되는 형상을 가지는 태양 전지 패널.
17. The method of claim 16,
Wherein the electrode portion located at the one edge region and the electrode portion located at the other edge region have different shapes or are symmetrical to each other.
제17항에 있어서,
상기 일단 에지 영역에 위치한 상기 전극부가, 상기 최외각 핑거 라인보다 내측에 위치하는 제1 전극부와, 상기 제1 전극부로부터 상기 제1 전극부와 교차하는 방향을 따라 상기 최외각 핑거 라인과 동일 선상 또는 이보다 외측까지 연장되는 제2 전극부를 포함하고,
상기 타단 에지 영역에서 상기 전극부가, 상기 최외각 핑거 라인과 동일 선상 또는 이보다 외측에 위치하는 제3 전극부를 포함하는 태양 전지 패널.
18. The method of claim 17,
The electrode unit positioned in the one-edge region has a first electrode unit positioned inside the outermost finger line, and a second electrode unit disposed in the same direction as the outermost finger line along the direction crossing the first electrode unit from the first electrode unit. And a second electrode portion extending on the line or beyond,
And the electrode portion in the other end edge region includes a third electrode portion that is located on the same line or outward as the outermost finger line.
반도체 기판, 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성된 도전형 영역, 그리고 상기 도전형 영역에 연결되는 전극을 포함하는 태양 전지; 및
상기 태양 전지를 다른 태양 전지와 연결하거나 외부 회로에 연결하도록 상기 전극에 전기적으로 연결되는 배선재
를 포함하고,
상기 전극은 제1 방향으로 나란히 형성되며 상기 반도체 기판의 제 1 가장자리에 인접하는 최외각 핑거 라인을 포함하는 복수의 제 1 핑거 라인,
상기 제1 방향으로 나란히 형성되며 상기 반도체 기판의 가운데 영역에 형성되는 복수의 제2 핑거라인 및
상기 제1 방향으로 나란히 형성되며 상기 반도체 기판의 제 2 가장자리에 인접하는 최외각 핑거 라인을 포함하는 복수의 제3 핑거라인을 포함하고,
상기 제1 방향과 교차하는 제2 방향으로 형성되고, 상기 제2 핑거라인과 연결되는 복수의 패드로 이루어진 패드부를 포함하고,
상기 패드부는 전극폭이 상기 배선재의 제1 폭 보다 큰 제2 폭을 가지며,
상기 패드부와 인접하는 상기 복수의 제1 핑거 라인에는 상기 제1 핑거 라인이 형성되지 않은 제1 에지 영역을 갖는 일단 에지 영역을 포함하고,
상기 배선재는 상기 패드부와 상기 제2 방향으로 중첩되고, 상기 일단 에지 영역의 제1 에지 영역까지 연장되어 형성된 태양 전지 패널.
1. A solar cell comprising: a semiconductor substrate; a conductive region formed on or in the semiconductor substrate; and an electrode connected to the conductive region; And
A wiring material electrically connected to the electrode for connecting the solar cell to another solar cell or to an external circuit;
Lt; / RTI &gt;
The electrodes comprising a plurality of first finger lines formed in parallel in a first direction and including an outermost finger line adjacent a first edge of the semiconductor substrate,
A plurality of second finger lines formed in parallel in the first direction and formed in a central region of the semiconductor substrate,
And a plurality of third finger lines including an outermost finger line formed in parallel in the first direction and adjacent to a second edge of the semiconductor substrate,
And a plurality of pads formed in a second direction intersecting the first direction and connected to the second finger line,
Wherein the pad portion has a second width larger than the first width of the wiring material,
Wherein the plurality of first finger lines adjacent to the pad portion include one edge region having a first edge region in which the first finger line is not formed,
Wherein the wiring member overlaps with the pad portion in the second direction and extends to a first edge region of the one edge region.
반도체 기판, 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성된 도전형 영역, 그리고 상기 도전형 영역에 연결되는 전극을 포함하는 태양 전지; 및
상기 태양 전지를 다른 태양 전지와 연결하거나 외부 회로에 연결하도록 상기 전극에 전기적으로 연결되는 배선재
를 포함하고,
상기 전극은 제1 방향으로 나란히 형성되는 복수의 핑거 라인,
상기 복수의 핑거 라인의 적어도 일부와 전기적으로 연결되는 복수의 라인부 및 패드부를 포함하며,
상기 복수의 라인부 양단마다 상기 패드부가 배치되고,
상기 배선재는 상기 라인부 및 패드부와 접속되고,
상기 반도체 기판의 제1 또는 제2 가장자리에서 상기 핑거라인의 최외각 핑거라인까지의 최단 거리보다 상기 반도체 기판의 제1 또는 제2 가장자리에서 상기 패드부 중 제1 패드부까지의 최단 거리가 더 길고
상기 반도체 기판의 제1 또는 제2 가장자리와 상기 제1 패드부 사이로 배선재가 지나는 영역에는 상기 핑거라인이 형성되지 않은 태양 전지 패널

1. A solar cell comprising: a semiconductor substrate; a conductive region formed on or in the semiconductor substrate; and an electrode connected to the conductive region; And
A wiring material electrically connected to the electrode for connecting the solar cell to another solar cell or to an external circuit;
Lt; / RTI &gt;
The electrode includes a plurality of finger lines formed in parallel in the first direction,
And a plurality of line portions and a pad portion electrically connected to at least a portion of the plurality of finger lines,
The pad portions are disposed at both ends of the plurality of line portions,
The wiring material is connected to the line portion and the pad portion,
The shortest distance from the first or second edge of the semiconductor substrate to the first pad portion of the semiconductor substrate is longer than the shortest distance from the first or second edge of the semiconductor substrate to the outermost finger line of the finger line
Wherein a region of the semiconductor substrate between the first or second edge and the first pad portion passes through the wiring material,

KR1020170097540A 2015-04-30 2017-08-01 Solar cell and solar cell panel including the same KR101871274B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150061337 2015-04-30
KR20150061337 2015-04-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150129283A Division KR101772542B1 (en) 2015-04-30 2015-09-11 Solar cell and solar cell panel including the same

Publications (2)

Publication Number Publication Date
KR20170091571A KR20170091571A (en) 2017-08-09
KR101871274B1 true KR101871274B1 (en) 2018-06-27

Family

ID=57528946

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150129283A KR101772542B1 (en) 2015-04-30 2015-09-11 Solar cell and solar cell panel including the same
KR1020170097540A KR101871274B1 (en) 2015-04-30 2017-08-01 Solar cell and solar cell panel including the same

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150129283A KR101772542B1 (en) 2015-04-30 2015-09-11 Solar cell and solar cell panel including the same

Country Status (2)

Country Link
JP (1) JP6352331B2 (en)
KR (2) KR101772542B1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101823605B1 (en) 2016-12-02 2018-03-14 엘지전자 주식회사 Solar cell and solar cell panel including the same
KR20190046357A (en) 2017-10-26 2019-05-07 현대중공업그린에너지 주식회사 Solar cell module with optimized electrical pad
KR102393953B1 (en) * 2017-12-07 2022-05-03 현대에너지솔루션(주) Solar cell having an edge collecting electrode and a solar cell module including the same
KR20200039184A (en) 2018-10-05 2020-04-16 엘지전자 주식회사 Solar cell panel
KR20200137797A (en) * 2019-05-31 2020-12-09 엘지전자 주식회사 Solar cell panel
CN110828598B (en) * 2019-10-30 2024-03-08 江苏朗道新能源有限公司 Half-sheet laminated tile assembly and manufacturing method thereof
CN113306272A (en) * 2021-06-21 2021-08-27 江苏润阳世纪光伏科技有限公司 Novel screen pattern manufacturing method for screen printing production
CN115732577B (en) * 2021-08-27 2024-02-06 上海晶科绿能企业管理有限公司 Photovoltaic cell and photovoltaic module
CN114823961A (en) 2022-06-27 2022-07-29 浙江晶科能源有限公司 Photovoltaic module structure
CN116598371A (en) 2023-06-02 2023-08-15 晶科能源股份有限公司 Photovoltaic module and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258277A (en) * 2002-03-01 2003-09-12 Mitsubishi Electric Corp Solar cell
JP2007109956A (en) 2005-10-14 2007-04-26 Sharp Corp Solar cell, solar cell string and solar cell module
JP2011077362A (en) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd Solar cell, and solar cell module
JP2013051452A (en) * 2012-12-12 2013-03-14 Mitsubishi Electric Corp Solar battery cell
US20130065347A1 (en) 2007-12-11 2013-03-14 Max Era, Inc. Shaped tab conductors for a photovoltaic cell
US20130160815A1 (en) 2010-08-30 2013-06-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Photovoltaic Cell Having Discontinuous Conductors
JP2014168025A (en) 2013-02-28 2014-09-11 Hai Bin Guo Solar cell

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3743743B2 (en) * 1999-03-09 2006-02-08 三菱電機株式会社 Solar cell
US20090277491A1 (en) 2005-10-14 2009-11-12 Sharp Kabushiki Kaisha Solar Cell, Interconnector-Equipped Solar Cell, Solar Cell String And Solar Cell Module
US7804022B2 (en) 2007-03-16 2010-09-28 Sunpower Corporation Solar cell contact fingers and solder pad arrangement for enhanced efficiency
KR20110000695A (en) * 2008-04-11 2011-01-04 퀄컴 엠이엠스 테크놀로지스, 인크. Method for improving pv aesthetics and efficiency
JP5368022B2 (en) * 2008-07-17 2013-12-18 信越化学工業株式会社 Solar cell
DE102010001780A1 (en) 2010-02-10 2011-08-11 Koenen GmbH, 85521 Solar cell, process for producing a solar cell and printing stencil for applying a contact of a solar cell
KR20120062431A (en) * 2010-12-06 2012-06-14 엘지전자 주식회사 Solar cell
JP2012129359A (en) * 2010-12-15 2012-07-05 Mitsubishi Electric Corp Solar cell module and solar cell
WO2013039158A1 (en) 2011-09-13 2013-03-21 京セラ株式会社 Solar cell module
JP5174226B2 (en) 2011-09-28 2013-04-03 三洋電機株式会社 Solar cell module
JP2014060311A (en) * 2012-09-19 2014-04-03 Sharp Corp Solar cell
US20140174522A1 (en) * 2012-12-25 2014-06-26 Solartech Energy Corp. Solar Cell
CN103943695A (en) * 2013-01-21 2014-07-23 联景光电股份有限公司 Electrode structure of solar cell
KR102018649B1 (en) * 2013-06-21 2019-09-05 엘지전자 주식회사 Solar cell
KR102053138B1 (en) * 2013-09-27 2019-12-06 엘지전자 주식회사 Solar cell
KR20160038694A (en) * 2014-09-30 2016-04-07 엘지전자 주식회사 Solar cell and solar cell panel including the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258277A (en) * 2002-03-01 2003-09-12 Mitsubishi Electric Corp Solar cell
JP2007109956A (en) 2005-10-14 2007-04-26 Sharp Corp Solar cell, solar cell string and solar cell module
US20130065347A1 (en) 2007-12-11 2013-03-14 Max Era, Inc. Shaped tab conductors for a photovoltaic cell
JP2011077362A (en) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd Solar cell, and solar cell module
US20130160815A1 (en) 2010-08-30 2013-06-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Photovoltaic Cell Having Discontinuous Conductors
JP2013051452A (en) * 2012-12-12 2013-03-14 Mitsubishi Electric Corp Solar battery cell
JP2014168025A (en) 2013-02-28 2014-09-11 Hai Bin Guo Solar cell

Also Published As

Publication number Publication date
KR20170091571A (en) 2017-08-09
KR20160129670A (en) 2016-11-09
KR101772542B1 (en) 2017-08-29
JP6352331B2 (en) 2018-07-04
JP2016213460A (en) 2016-12-15

Similar Documents

Publication Publication Date Title
KR101918231B1 (en) Solar cell and solar cell panel including the same
KR101871274B1 (en) Solar cell and solar cell panel including the same
KR101823605B1 (en) Solar cell and solar cell panel including the same
EP3826075B1 (en) Solar cell module
EP3091580A1 (en) Solar cell and solar cell panel including the same
KR101890288B1 (en) Solar cell and solar cell panel including the same
KR102397973B1 (en) Solar cell and solar cell panel including the same
CN113287203A (en) Solar cell panel
KR20180044445A (en) Solar cell and solar cell panel including the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant