KR101870244B1 - Method for manufacturing ultra-thin silicon strain gauge - Google Patents

Method for manufacturing ultra-thin silicon strain gauge Download PDF

Info

Publication number
KR101870244B1
KR101870244B1 KR1020170050394A KR20170050394A KR101870244B1 KR 101870244 B1 KR101870244 B1 KR 101870244B1 KR 1020170050394 A KR1020170050394 A KR 1020170050394A KR 20170050394 A KR20170050394 A KR 20170050394A KR 101870244 B1 KR101870244 B1 KR 101870244B1
Authority
KR
South Korea
Prior art keywords
silicon
layer
strain gauge
etching
solution
Prior art date
Application number
KR1020170050394A
Other languages
Korean (ko)
Inventor
김정식
최준환
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020170050394A priority Critical patent/KR101870244B1/en
Application granted granted Critical
Publication of KR101870244B1 publication Critical patent/KR101870244B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H01L41/22—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/04—Measuring force or stress, in general by measuring elastic deformation of gauges, e.g. of springs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
    • H01L41/047—
    • H01L41/1132—
    • H01L41/18—
    • H01L41/331—
    • H01L41/332—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/081—Shaping or machining of piezoelectric or electrostrictive bodies by coating or depositing using masks, e.g. lift-off
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302—Sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)

Abstract

The present invention provides a method of manufacturing an ultra-thin silicon strain gauge, the method including the following steps: (a) preparing a silicon on insulator (SOI) substrate having a structure in which a support substrate, a silicon oxide (SiO_2) layer, and a silicon (Si) layer are sequentially laminated; (b) doping the silicon layer of the SOI substrate with boron (B); (c) annealing the boron-doped silicon layer; (d) forming an electrode metal layer on the boron-doped silicon layer; (e) patterning the electrode metal layer to form an electrode; (f) forming a silicon gauge pattern through dry etching; (g) forming a protective layer on the electrode and the silicon gauge pattern using a photoresist (PR); and (h) removing the silicon oxide layer through wet etching by using an etching solution including a buffered oxide etchant (BOE) solution and an additive to separate the silicon strain gauge from the support substrate. According to the present invention, when separating/manufacturing the strain gauge, the wet etching process is performed by using the etching solution, in which the additive is added to the BOE solution, so that it is possible to manufacture an ultra-thin silicon strain gauge (less than 20 μm) stably and economically.

Description

초박형 실리콘 스트레인 게이지 제조 방법{METHOD FOR MANUFACTURING ULTRA-THIN SILICON STRAIN GAUGE}METHOD FOR MANUFACTURING ULTRA-THIN SILICON STRAIN GAUGE [0002]

본 발명은 스트레인 게이지 제조방법에 대한 것으로서, 보다 상세하게는, 초박형의 실리콘 스트레인 게이지를 제조할 수 있는 방법에 관한 것이다.The present invention relates to a strain gauge manufacturing method, and more particularly, to a method for manufacturing an ultra-thin silicon strain gauge.

센서는 일반적으로 관측대상의 정보를 물리적, 화학적, 생물학적 효과를 이용해 전기적 신호로 변환하는 소자로 정의된다. 센서는 생산공정 자동화, 환경검사, 의료, 자동차, 우주항공, 군수 등은 물론이고 우리 일상생활에 이르는 폭넓은 곳에서 사용되고 있다.Sensors are generally defined as devices that convert information from an object to an electrical signal using physical, chemical, or biological effects. Sensors are used in a wide range of areas, including automation of production processes, environmental inspection, medical, automotive, aerospace, military, as well as our everyday life.

그중, 압력 센서나 힘 센서는 외부에서 압력이나 힘이 가해지면 변형을 일으키는 변형부 위에 스트레인 게이지가 형성된 형태를 가진다. 스트레인 게이지는 모양이 변하면 저항 값이 변하며, 이때의 저항을 측정함으로써 외부에서 가해진 압력이나 힘을 측정할 수 있다.Among them, the pressure sensor and the force sensor have a form in which a strain gauge is formed on a deformation portion that causes deformation when pressure or force is externally applied. The strain gage changes the resistance value when the shape changes, and the external force or force can be measured by measuring the resistance at this time.

상기 스트레인 게이지의 종류는 크게 와이어형 게이지, 금속 박막형 게이지, 반도체형 실리콘 게이지로 나뉜다. 이 중에서 반도체형 실리콘 스트레인 게이지는 다른 유형의 게이지보다 민감도(gauge factor)가 수십 배 높기 때문에 현대에 널리 사용된다. 그 중에서 단결정 실리콘은 스트레인 게이지 제조공정에서 흔히 쓰이는 물질 중 하나이며, 보통 실리콘 웨이퍼를 건식 식각(dry etching), CMP(Chemical-Mechanical-Polishing) 등의 방법을 사용하여 가공함으로써 스트레인 게이지를 제조한다.The strain gauges are classified into a wire type gauge, a metal thin film type gauge, and a semiconductor type silicon gauge. Semiconductor type silicon strain gages are widely used in modern times because they have tens of times higher gauge factor than other types of gages. Among them, monocrystalline silicon is one of the materials commonly used in strain gauge manufacturing processes. In general, strain gauges are manufactured by processing silicon wafers using dry etching and chemical-mechanical-polishing (CMP).

하지만, 상기 건식 식각 및 CMP 공정을 사용할 경우. 높은 공정 비용의 문제점 외에 CMP 공정에 수반되는 구부러짐 현상(Bending)에 의한 제품 파손의 위험이 상존한다.However, when using the above dry etching and CMP processes. There is a risk of product breakage due to bending accompanied by the CMP process in addition to the problem of high process cost.

한국공개특허 제10-2016-011583호 (공개일 : 2016.10.06)Korean Patent Laid-Open No. 10-2016-011583 (published on June 10, 2016) 한국공개특허 제10-2012-0099938호 (공개일 : 2012.09.12)Korean Patent Laid-Open No. 10-2012-0099938 (published on September 12, 2012) 한국공개특허 제10-2011-0105026호 (공개일 : 2011.09.26.)Korean Patent Publication No. 10-2011-0105026 (Publication date: September 26, 2011)

본 발명은 상기한 종래기술의 문제점을 해결하기 위해서, 기존에 비해 경제적이고 간단한 방법일 뿐만 아니라, 초박형의 실리콘 스트레인 게이지를 안정적으로 제조할 수 있는 실리콘 스트레인 게이지의 제조방법의 제공을 그 목적으로 한다.It is an object of the present invention to provide a method of manufacturing a silicon strain gauge capable of stably manufacturing an ultra-thin silicon strain gauge in addition to an economical and simple method as compared with the conventional method. .

상기한 바와 같은 목적을 달성하기 위해, 본 발명은 (a) 지지 기판, 산화 실리콘(SiO2)층 및 실리콘(Si)층이 순서대로 적층된 구조를 가지는 SOI(silicon on insulator) 기판을 준비하는 단계; (b) 상기 SOI(silicon on insulator) 기판의 실리콘층을 붕소(B)로 도핑하는 단계; (c) 상기 붕소를 도핑한 실리콘층을 어닐링(annealing)하는 단계; (d) 상기 붕소를 도핑한 실리콘층 상에 전극용 금속층을 형성하는 단계; (e) 상기 전극용 금속층을 패터닝하여 전극을 형성하는 단계; (f) 건식 식각(dry etching)을 통해 실리콘 게이지 패턴을 형성하는 단계; (g) 상기 전극 및 실리콘 게이지 패턴 상에 감광제(photoresist, PR)를 이용해 보호층을 형성하는 단계; 및 (h) BOE(Buffered Oxide Etchant) 용액 및 첨가제를 포함하는 식각 용액을 이용하는 습식 식각(wet etching)을 통해 상기 산화 실리콘층을 제거해 상기 지지 기판으로부터 실리콘 스트레인 게이지를 분리하는 단계;를 포함하는 실리콘 스트레인 게이지의 제조방법을 제안한다.(A) preparing a silicon on insulator (SOI) substrate having a structure in which a supporting substrate, a silicon oxide (SiO 2 ) layer and a silicon (Si) layer are laminated in order; step; (b) doping the silicon layer of the silicon on insulator (SOI) substrate with boron (B); (c) annealing the boron-doped silicon layer; (d) forming a metal layer for electrodes on the boron-doped silicon layer; (e) patterning the electrode metal layer to form an electrode; (f) forming a silicon gauge pattern through dry etching; (g) forming a protective layer on the electrode and the silicon gauge pattern using a photoresist (PR); And (h) separating the silicon strain gauge from the support substrate by removing the silicon oxide layer through wet etching using an etching solution comprising a buffered oxide etchant (BOE) solution and an additive, A strain gauge manufacturing method is proposed.

또한, 상기 지지 기판은 실리콘으로 이루어진 것을 특징으로 하는 실리콘 스트레인 게이지의 제조방법을 제안한다.Further, the present invention proposes a method of manufacturing a silicon strain gauge, wherein the support substrate is made of silicon.

또한, 상기 전극용 금속층은, 크롬(Cr)층 및 상기 크롬층 상에 적층된 백금(Pt)층을 포함하는 것을 특징으로 하는 실리콘 스트레인 게이지의 제조방법을 제안한다.Further, the electrode metal layer includes a chromium (Cr) layer and a platinum (Pt) layer laminated on the chromium layer.

또한, 상기 건식 식각은 DRIE(Deep Reactive Ion Etching) 공정을 통해 이루어지는 것을 특징으로 하는 실리콘 스트레인 게이지의 제조방법을 제안한다.Also, the dry etching is performed through a deep reactive ion etching (DRIE) process.

또한, 상기 첨가제는 옥틸아민(Octylamine) 및 옥틸알코올(Octylalcohol)을 포함하는 것을 특징으로 하는 것을 특징으로 하는 실리콘 스트레인 게이지의 제조방법을 제안한다.The present invention also provides a method for producing a silicon strain gauge, wherein the additive includes octylamine and octyl alcohol.

또한, 상기 BOE 용액은 40% NH4F 및 49% HF를 6 : 1의 부피비로 포함하는 것을 특징으로 하는 실리콘 스트레인 게이지의 제조방법을 제안한다.In addition, the BOE solution contains 40% NH 4 F and 49% HF in a volume ratio of 6: 1.

또한, 상기 단계 (h)에서 상기 식각 용액을 50 ℃의 온도로 유지하면서 습식 식각을 수행하는 것을 특징으로 하는 실리콘 스트레인 게이지의 제조방법을 제안한다.In the step (h), wet etching is performed while maintaining the etching solution at a temperature of 50 캜.

그리고, 본 발명은 발명의 다른 측면에서 상기 방법에 의해 제조된 실리콘 스트레인 게이지를 제안한다.And, the present invention proposes a silicon strain gauge manufactured by the above method in another aspect of the invention.

그리고, 본 발명은 발명의 또 다른 측면에서 상기 방법에 의해 제조된 실리콘 스트레인 게이지를 포함하는 압력 센서를 제안한다.The present invention further provides a pressure sensor including a silicon strain gauge manufactured by the above method in another aspect of the present invention.

본 발명에 따른 본 발명에 따르면, 스트레인 게이지를 분리/제조함에 있어서, BOE 용액에 첨가제가 포함된 식각 용액을 이용한 습식 식각법을 사용함으로써, 기존에 사용되던 DRIE 등 건식 식각법과 달리 에칭이 균일하게 진행되어 분리 응력(releasing stress)이 감소되어 종래 기술과 달리 초박형(20㎛ 이하)의 실리콘 스트레인 게이지의 제조가 가능하며, 기존 BOE 공법보다 잔여물이 적게 남게 되어 수율 또한 증가하며, 또한, 습식 에칭법의 사용으로 종래보다 제조비용을 절감할 수 있으므로, 기존 기술에 비해 보다 얇은 초박형(20㎛ 이하)의 실리콘 스트레인 게이지를 경제적이고 안정적으로 제조할 수 있다.According to the present invention, wet etching using an etching solution containing an additive in a BOE solution is used for isolating / manufacturing strain gauges. Unlike a dry etching method such as DRIE used in the past, etching is uniformly performed (20 .mu.m or less) of silicon strain gauge can be produced unlike the prior art. As a result, the yield is increased due to less remnants than the existing BOE method, and the wet etching It is possible to economically and stably manufacture an ultra-thin silicon strain gauge (thinner than 20 mu m) which is thinner than the conventional technology.

도 1(a) 내지 도 1(h)는 본 발명에 따른 초박형 실리콘 스트레이 게이지의 제조방법의 각 단계를 모식적으로 나타낸 도면으로서,
도 1(a)는 SOI(silicon on insulator) 기판의 단면을 나타내고,
도 1(b)는 상기 SOI 기판의 실리콘층을 붕소(B)로 도핑하는 단계에서의 적층체 상부 및 단면 A-A'를 각각 나타내고,
도 1(c)는 상기 붕소를 도핑한 실리콘층 상에 백금과 크롬을 스퍼터링(sputtering)을 증착시켜 전극용 금속층을 형성하는 단계에서의 적층체 상부 및 단면 A-A'를 각각 나타내고,
도 1(d)는 상기 전극용 금속층을 패터닝하여 전극을 형성하는 단계에서의 적층체 상부 및 단면 A-A'를 각각 나타내고,
도 1(e)는 건식 식각(dry etching)을 통해 실리콘 게이지 패턴을 형성하는 단계에서의 적층체 상부 및 단면 A-A'를 각각 나타내고,
도 1(f)는 전극 및 실리콘 게이지 패턴 상에 감광제(photoresist, PR)를 이용해 보호층을 형성하는 단계에서의 적층체 상부 및 단면 A-A'를 각각 나타내고,
도 1(g)는 BOE(Buffered Oxide Etchant) 용액 및 첨가제를 포함하는 식각 용액을 이용하는 습식 식각(wet etching)을 통해 상기 산화 실리콘층을 제거해 상기 지지 기판으로부터 실리콘 스트레인 게이지를 분리하는 단계에서의 적층체 상부 및 단면 A-A'를 각각 나타내고,
도 1(h)는 최종적으로 제조된 실리콘 스트레인 상부 및 단면 A-A'를 각각 나타낸다.
도 2는 본 발명에 따른 제조방법의 일실시예에 따라 제조한 실리콘 스트레인 게이지의 사진이다.
도 3(a)는 실리콘 스트레인 게이지를 지지 기판으로부터의 분리할 때 식각 용액으로서 첨가제(옥틸아민 및 옥틸알코올) 포함 BOE 용액(NH4F+HF)을 사용할 경우 얻어지는 실리콘 스트레인 게이지의 표면 상태를 보여주는 사진이고, 도 3(b)는 식각 용액으로서 BOE 용액(H4F+HF)을 사용할 경우 얻어지는 실리콘 스트레인 게이지의 표면 상태를 보여주는 사진이다.Figs. 1 (a) to 1 (h) are diagrams schematically showing respective steps of a method of manufacturing an ultra-thin silicon streak gage according to the present invention,
1 (a) shows a cross section of a SOI (silicon on insulator) substrate,
Fig. 1 (b) shows the upper part of the laminate and the section A-A 'in the step of doping the silicon layer of the SOI substrate with boron (B)
1 (c) shows the upper part of the laminate and the section A-A 'in the step of sputtering platinum and chromium on the boron-doped silicon layer to form the electrode metal layer,
Fig. 1 (d) shows an upper portion and a cross section A-A 'of the laminate in the step of forming electrodes by patterning the electrode metal layer,
FIG. 1 (e) shows an upper portion and a cross-sectional view A-A 'of the stacked body in the step of forming a silicon gauge pattern by dry etching,
1 (f) shows the upper part of the laminate and the section A-A 'in the step of forming the protective layer by using a photoresist (PR) on the electrode and the silicon gauge pattern,
FIG. 1 (g) is a cross-sectional view illustrating a step of removing the silicon oxide layer through wet etching using an etching solution containing a BOE (Buffered Oxide Etchant) solution and an additive to separate the silicon strain gauge from the supporting substrate. Body top and section A-A ', respectively,
Fig. 1 (h) shows the finally fabricated silicon strain top and section A-A ', respectively.
2 is a photograph of a silicon strain gauge manufactured according to an embodiment of the manufacturing method according to the present invention.
3 (a) shows the surface state of a silicon strain gauge obtained when a BOE solution (NH 4 F + HF) containing additives (octylamine and octyl alcohol) is used as an etching solution in separating a silicon strain gauge from a support substrate 3 (b) is a photograph showing the surface state of a silicon strain gauge obtained when a BOE solution (H 4 F + HF) is used as an etching solution.

본 발명을 설명함에 있어서 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

본 발명의 개념에 따른 실시예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Embodiments in accordance with the concepts of the present invention can make various changes and have various forms, so that specific embodiments are illustrated in the drawings and described in detail in this specification or application. It should be understood, however, that the embodiments according to the concepts of the present invention are not intended to be limited to any particular mode of disclosure, but rather all variations, equivalents, and alternatives falling within the spirit and scope of the present invention.

본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, the terms "comprises ", or" having ", or the like, specify that there is a stated feature, number, step, operation, , Steps, operations, components, parts, or combinations thereof, as a matter of principle.

이하, 본 발명에 대해 상세하게 설명하기로 한다.Hereinafter, the present invention will be described in detail.

본 발명에 따른 초박형 실리콘 스트레인 게이지의 제조방법은, (a) 지지 기판, 산화 실리콘(SiO2)층 및 실리콘(Si)층이 순서대로 적층된 구조를 가지는 SOI(silicon on insulator) 기판을 준비하는 단계; (b) 상기 SOI(silicon on insulator) 기판의 실리콘층을 붕소(B)로 도핑하는 단계; (c) 상기 붕소를 도핑한 실리콘층을 어닐링(annealing)하는 단계; (d) 상기 붕소를 도핑한 실리콘층 상에 전극용 금속층을 형성하는 단계; (e) 상기 전극용 금속층을 패터닝하여 전극을 형성하는 단계; (f) 건식 식각(dry etching)을 통해 실리콘 게이지 패턴을 형성하는 단계; (g) 상기 전극 및 실리콘 게이지 패턴 상에 감광제(photoresist, PR)를 이용해 보호층을 형성하는 단계; 및 (h) BOE(Buffered Oxide Etchant) 용액 및 첨가제를 포함하는 식각 용액을 이용하는 습식 식각(wet etching)을 통해 상기 산화 실리콘층을 제거해 상기 지지 기판으로부터 실리콘 스트레인 게이지를 분리하는 단계;를 포함하는 것을 특징으로 한다.A method of manufacturing an ultra-thin silicon strain gauge according to the present invention comprises the steps of: (a) preparing a silicon on insulator (SOI) substrate having a structure in which a support substrate, a silicon oxide (SiO 2 ) layer and a silicon step; (b) doping the silicon layer of the silicon on insulator (SOI) substrate with boron (B); (c) annealing the boron-doped silicon layer; (d) forming a metal layer for electrodes on the boron-doped silicon layer; (e) patterning the electrode metal layer to form an electrode; (f) forming a silicon gauge pattern through dry etching; (g) forming a protective layer on the electrode and the silicon gauge pattern using a photoresist (PR); And (h) separating the silicon strain gauge from the support substrate by removing the silicon oxide layer through wet etching using an etchant solution comprising BOE (Buffered Oxide Etchant) solution and an additive .

상기 단계 (a)에서는 도 1(a)에 그 단면이 모식적으로 도시된 SOI(silicon on insulator) 기판을 준비하는 단계이다.In the step (a), a step of preparing a SOI (silicon on insulator) substrate, which is schematically shown in FIG. 1 (a), is shown.

상기 SOI 기판은 지지 기판, 산화 실리콘(SiO2)층 및 실리콘(Si)층이 순서대로 적층된 구조를 가지며, 일례로서, 실리콘으로 이루어진 지지 기판과 실리콘 층 사이에 산화 실리콘층이 압축/결합되어 있을 수 있다. 이때, 상단 실리콘 층은 device layer, 중단의 산화 실리콘층은 Box layer, 하단의 실리콘으로 이루어진 지지 기판은 handle layer라고 칭한다.The SOI substrate has a structure in which a support substrate, a silicon oxide (SiO 2 ) layer, and a silicon (Si) layer are laminated in this order. For example, a silicon oxide layer is compressed / bonded between a support substrate made of silicon and a silicon layer Can be. At this time, the upper silicon layer is called a device layer, the interrupted silicon oxide layer is called a box layer, and the supporting substrate made of silicon at the lower end is called a handle layer.

한편, 상기 SOI 기판은 게이지의 디자인에 따라 두께를 자유롭게 조절할 수 있으며, device layer의 두께는 3 내지 20㎛인 것이 바람직하다. Box layer는 1 내지 5㎛인 것이 바람직하며, Handle layer는 200 내지 550㎛가 바람직하다.The thickness of the SOI substrate can be freely adjusted according to the design of the gauge, and the thickness of the device layer is preferably 3 to 20 占 퐉. The box layer is preferably 1 to 5 mu m, and the Handle layer is preferably 200 to 550 mu m.

또한, 상기 SOI 기판의 상단 표면은 {100} 결정면을 가지는 것이 바람직하며, p-type 실리콘을 사용하는 것이 바람직하다.In addition, the upper surface of the SOI substrate preferably has a {100} crystal plane, and it is preferable to use p-type silicon.

다음으로, 상기 단계 (b)에서는 게이지의 저항대역을 조절하기 위해, 상기 SOI(silicon on insulator) 기판의 실리콘층을 붕소(B)로 도핑하는 단계로서, 본 단계를 수행함으로써 도 1(b)에 도시된 평면도 및 단면도를 가지는 적층체가 얻어진다.Next, in the step (b), doping the silicon layer of the silicon on insulator (SOI) substrate with boron (B) to adjust the resistance band of the gauge, A laminate having a plan view and a sectional view is obtained.

한편, 본 단계 (b)에서의 붕소 이온 도핑은 1×1015/cm2 ~ 3×1015/cm2의 주입량으로 수행될 수 있다.On the other hand, the boron ion doping in this step (b) may be performed at an implantation dose of 1 x 10 15 / cm 2 to 3 x 10 15 / cm 2 .

다음으로, 상기 단계 (c)에서 주입 이온의 활성화와 이온주입으로 인한 표면손상을 회복하기 위해 상기 붕소를 도핑한 실리콘층을 어닐링(annealing) 공정이 이루어진다. 일례로, 본 단계 (c)에서의 어닐링은 1000℃, 60분 조건 하에서 수행될 수 있다.Next, in step (c), a boron-doped silicon layer is annealed to recover surface damage caused by activation of the implanted ions and ion implantation. As an example, the annealing in this step (c) can be carried out under the condition of 1000 캜, 60 min.

다음으로, 상기 단계 (d)는 상기 붕소를 도핑한 실리콘층 상에 전극용 금속층을 형성하는 단계이다.Next, the step (d) is a step of forming a metal layer for electrodes on the boron-doped silicon layer.

일례로, 상온에서 스퍼터링(sputtering) 방법을 이용하여 2000Å두께로 전극용 금속층을 증착한다. 이때, 상기 전극용 금속층 증착에 사용되는 금속은 백금(Platimum)인 것이 바람직한데, 백금은 실리콘과 잘 부착이 되지 않기 때문에 백금 증착 전에 접착층 또는 버퍼층으로서 크롬(Chromium)을 100Å 두께로 먼저 증착한 다음 백금을 증착시킨다. 크롬은 후술할 BOE 용액을 이용한 습식 식각 공정에서 BOE 용액과 반응하지 않는다는 점에서도 접착층 소재로서 바람직하다.For example, a metal layer for an electrode is deposited at a thickness of 2000 Å using a sputtering method at room temperature. At this time, it is preferable that the metal used for the electrode metal layer deposition is platinum. Since platinum does not adhere well to silicon, chromium (Chromium) is first deposited as a bonding layer or buffer layer to a thickness of 100 Å Platinum is deposited. Chromium is preferable as an adhesive layer material in that it does not react with the BOE solution in a wet etching process using a BOE solution to be described later.

본 단계를 수행함으로써 도 1(c)에 도시된 평면도 및 단면도를 가지는 적층체가 얻어진다.By carrying out this step, a laminate having the plan view and the sectional view shown in Fig. 1 (c) is obtained.

다음으로, 상기 단계 (e)는 상기 전극용 금속층을 패터닝하여 전극을 형성하는 단계로서, 일례로, 전 단계에서 형성된 상기 전극용 금속층에 패턴을 형성하기 위해 스핀 코팅(Spin coating)으로 감광제(Photoresist)를 상기 전극용 금속층의 상부에 도포하고 포토마스크를 이용하여 노광시켜 패턴을 형성한 후, 건식 식각으로 전극 부분을 제외한 나머지 부분을 식각하고, 잔여 감광제를 제거해, 도 1(d)에 도시된 평면도 및 단면도를 가지는 적층체가 얻어진다.Next, the step (e) is a step of patterning the electrode metal layer to form an electrode. For example, in order to form a pattern in the electrode metal layer formed in the previous step, a photoresist ) Was applied to the upper portion of the electrode metal layer and exposed to light using a photomask to form a pattern. Then, the remaining portions except for the electrode portion were removed by dry etching to remove the remaining photoresist, A laminate having a top view and a sectional view is obtained.

다음으로, 상기 단계 (f)는 건식 식각(dry etching)을 통해 실리콘 게이지 패턴을 형성하는 단계로서, 일례로서 상기 단계 (e)와 동일한 방법을 이용해 게이지 패턴을 형성시킬 수 있으며, 이때, 상기 건식 식각 방법은 DRIE(Deep Reactive Ion Etching)을 이용할 수 있다.Next, the step (f) is a step of forming a silicon gauge pattern by dry etching. As an example, a gauge pattern may be formed using the same method as in the step (e) DRIE (Deep Reactive Ion Etching) can be used as the etching method.

본 단계를 수행함으로써 도 1(e)에 도시된 평면도 및 단면도를 가지는 적층체가 얻어진다.By carrying out this step, a laminate having the plan view and the sectional view shown in Fig. 1 (e) is obtained.

다음으로, 상기 단계 (g)는 후술할 단계 (h)에서의 습식 식각에 의해 전극이 손상되지 않도록 상기 전극 및 실리콘 게이지 패턴 상에 감광제(photoresist, PR)를 이용해 보호층을 형성하는 단계로서, 본 단계를 수행함으로써 도 1(f)에 도시된 평면도 및 단면도를 가지는 적층체가 얻어진다.Next, in the step (g), a protective layer is formed on the electrode and the silicon gauge pattern using a photoresist (PR) so as not to damage the electrode by wet etching in step (h) By carrying out this step, a laminate having the plan view and the sectional view shown in Fig. 1 (f) is obtained.

다음으로, 상기 단계 (h)는, 도 1(g)에 도시한 것처럼 BOE(Buffered Oxide Etchant) 용액 및 첨가제를 포함하는 식각 용액을 이용하는 습식 식각(wet etching)을 통해 상기 산화 실리콘층을 제거해 상기 지지 기판으로부터 실리콘 스트레인 게이지를 분리하는 단계로서, 본 단계를 완료함으로써, 도 1(h)의 모식도 및 도 2의 표면 이미지를 가지는 초박형 실리콘 스트레인 게이지가 최종적으로 얻어진다.Next, in step (h), the silicon oxide layer is removed by wet etching using a BOE (Buffered Oxide Etchant) solution and an additive, as shown in FIG. 1 (g) By separating the silicon strain gauge from the support substrate, by completing this step, an ultra-thin silicon strain gauge having the schematic diagram of FIG. 1 (h) and the surface image of FIG. 2 is finally obtained.

일례로, 먼저 BOE 용액(NH4F:+HF=6:1)을 준비한다. BOE 용액은 불산과 불화암모늄이 혼합된 완충용액으로 주로 산화실리콘을 식각하는데 사용한다.For example, first prepare a BOE solution (NH 4 F: + HF = 6: 1). The BOE solution is a buffer solution containing a mixture of hydrofluoric acid and ammonium fluoride and is mainly used for etching silicon oxide.

하지만, 기존 BOE 용액에 실리콘이 노출되면 불균일 식각에 의해 표면의 거칠기가 증가하게 되며 이는 금속전극의 박리현상을 초래할 가능성이 있으며, 게이지의 안정성과 민감도에도 악영향을 끼치게 된다. 그리고 상온에서 진행하게 되면 느린 식각속도로 인하여 공정시간이 길어진다.However, when the silicon is exposed to the conventional BOE solution, the roughness of the surface increases due to the nonuniform etching, which may cause the peeling of the metal electrode, and the stability and sensitivity of the gauge are adversely affected. And, if the process is performed at room temperature, the process time becomes longer due to the slow etching rate.

따라서, 본 단계에서의 습식 식각은 고온에서 진행하고 또한, 상기 BOE 용액에 첨가제를 추가포 포함하는 습식 식각용 용액을 사용하는 것이 바람직하다.Therefore, it is preferable that the wet etching in this step proceeds using a wet etching solution which proceeds at a high temperature and further contains an additive agent in the BOE solution.

보다 구체적으로, BOE 용액의 온도를 50℃로 유지하며 첨가제로서는 Octylamine 및 Octylalcohol을 사용하며, 이때, Octylamine은 90ppm로 Octylalcohol은 30ppm으로 첨가량을 설정하는 것이 가장 바람직하다.More specifically, the temperature of the BOE solution is maintained at 50 ° C., and octylamine and octylalcohol are used as additives. It is most preferable to set the addition amount of octylamine to 90 ppm and the amount of octylalcohol to 30 ppm.

BOE에 Octylamine을 첨가하게 되면 BOE의 젖음성(Wettability)이 증가하게 되어 실리콘과 산화실리콘의 식각특성이 더 우수해지며 결과적으로 안정적인 게이지의 품질을 보장할 수 있다. 다만, BOE에 Octylamine만 첨가했을 경우에는 거품이 쉽게 발생하고 이는 안정적인 게이지 분리를 방해하는데, Octylalcohol도 함께 첨가시켰을 경우에는 거품현상이 없었으며 게이지의 수율도 증가시킬 수 있다.The addition of octylamine to BOE increases the wettability of the BOE, resulting in better etching properties of silicon and silicon oxide, and as a result, stable gauge quality can be guaranteed. However, when octylamine alone is added to BOE, bubbles are easily generated, which hinders stable gauge separation. When octylalcohol is also added, there is no bubble phenomenon and the yield of gauge can be increased.

한편, 본 단계에서의 습식 식각은 환경에 따라 3 내지 5시간 정도로 진행을 하는 것이 바람직하다.On the other hand, it is preferable that the wet etching in this step proceeds in 3 to 5 hours depending on the environment.

습식 식각 공정을 완료한 후, 분리된 게이지는 표면에 감광제로 만든 보호층이 남아있는 상태이므로 이를 아세톤을 이용하여 깨끗이 제거한다. 아세톤에 노출되는 시간은 30분 이내가 바람직하다.After the wet etching process has been completed, the separated gauge has a protective layer made of a photoresist on the surface, and is cleanly removed using acetone. The time for exposure to acetone is preferably within 30 minutes.

도 3은 실리콘 스트레인 게이지를 지지 기판으로부터의 분리할 때 식각 용액으로서 첨가제(옥틸아민 및 옥틸알코올) 포함 BOE 용액(H4F+HF)을 사용할 경우 얻어지는 실리콘 스트레인 게이지의 표면 상태를 보여주는 사진[도 3(a)] 및 식각 용액으로서 BOE 용액(NH4F+HF)을 사용할 경우 얻어지는 실리콘 스트레인 게이지의 표면 상태를 보여주는 사진[도 3(b)]이다.3 is a photograph showing the surface state of a silicon strain gauge obtained when a BOE solution (H 4 F + HF) containing additives (octylamine and octyl alcohol) is used as an etching solution in separating a silicon strain gauge from a support substrate 3 (a)] and a photograph showing the surface state of a silicon strain gauge obtained when a BOE solution (NH 4 F + HF) is used as an etching solution (FIG. 3 (b)).

도 3을 참조하면 BOE에 첨가제(Octylamine 및 Octylalcohol)를 넣어 습식 식각을 진행한 결과, 기존 BOE에서와는 달리 습식공정 후에도 게이지 위에 보호층이 그대로 남아있었다. 그리고 게이지의 손상률이 크게 감소하였고, 전극의 박리현상도 기존에 비해 크게 개선되었다.Referring to FIG. 3, wet etching was performed by adding additives (octylamine and octylalcohol) to BOE. As a result, the protective layer remained on the gauge even after the wet process, unlike the conventional BOE. Also, the damage rate of the gauge is greatly reduced, and the peeling phenomenon of the electrode is greatly improved.

상기와 같은 결과의 주된 이유는 BOE가 첨가제에 의해 실리콘과 실리콘 산화막의 선택비(Selectivity)가 3배 정도 개선된 것(~1000 -> ~3000), 젖음성(Wettability)의 증가로 인한 실리콘 산화막의 고른 식각으로 인한 분리 응력(releasing stress)의 완화이다.The main reason for the above results is that the BOE improves the selectivity of silicon and silicon oxide by about 3 times (~ 1000 -> ~ 3000) by the additive, and the selectivity of silicon oxide by the increase of wettability It is the relaxation of the releasing stress due to the uniform etching.

상기에서 상세히 설명한 본 발명에 따른 본 발명에 따르면, 스트레인 게이지를 분리/제조함에 있어서, BOE 용액에 첨가제가 포함된 식각 용액을 이용한 습식 식각법을 사용함으로써, 기존에 사용되던 DRIE 등 건식 식각법과 달리 에칭이 균일하게 진행되어 분리 응력(releasing stress)이 감소되어 종래 기술과 달리 초박형(20㎛ 이하)의 실리콘 스트레인 게이지의 제조가 가능하며, 기존 BOE 공법보다 잔여물이 적게 남게 되어 수율 또한 증가하며, 또한, 습식 에칭법의 사용으로 종래보다 제조비용을 절감할 수 있으므로, 기존 기술에 비해 보다 얇은 초박형(20㎛ 이하)의 실리콘 스트레인 게이지를 경제적이고 안정적으로 제조할 수 있다.According to the present invention as described in detail above, wet etching using an etching solution containing an additive in a BOE solution is used to separate / manufacture strain gauges, which is different from the conventional dry etching method such as DRIE It is possible to manufacture an ultra-thin silicon strain gauge (less than 20 탆) unlike the prior art, and the yield is also increased due to the less residue remaining than the existing BOE method, In addition, since the wet etching method can reduce the manufacturing cost compared with the conventional technique, it is possible to economically and stably manufacture a thin and thin (less than 20 탆) silicon strain gauge compared to the conventional technology.

상기 본 발명에 따른 제조방법에 의해 얻어지는 초박형 실리콘 스트레인 게이지는, 일례로 글래스 프릿(glass frit)을 이용하여 압력센서 다이어프램(Diaphragm)에 부착되어 압력 센서 소자로서 유용하게 사용될 수 있다.The ultra-thin silicon strain gauge obtained by the manufacturing method according to the present invention can be usefully used as a pressure sensor element by being attached to a pressure sensor diaphragm using a glass frit, for example.

Claims (9)

(a) 지지 기판, 산화 실리콘(SiO2)층 및 실리콘(Si)층이 순서대로 적층된 구조를 가지는 SOI(silicon on insulator) 기판을 준비하는 단계;
(b) 상기 SOI(silicon on insulator) 기판의 실리콘층을 붕소(B)로 도핑하는 단계;
(c) 상기 붕소를 도핑한 실리콘층을 어닐링(annealing)하는 단계;
(d) 상기 붕소를 도핑한 실리콘층 상에 전극용 금속층을 형성하는 단계;
(e) 상기 전극용 금속층을 패터닝하여 전극을 형성하는 단계;
(f) 건식 식각(dry etching)을 통해 실리콘 게이지 패턴을 형성하는 단계;
(g) 상기 전극 및 실리콘 게이지 패턴 상에 감광제(photoresist, PR)를 이용해 보호층을 형성하는 단계; 및
(h) BOE(Buffered Oxide Etchant) 용액 및 첨가제를 포함하는 식각 용액을 이용하는 습식 식각(wet etching)을 통해 상기 산화 실리콘층을 제거해 상기 지지 기판으로부터 실리콘 스트레인 게이지를 분리하는 단계;를 포함하며,
상기 첨가제는 옥틸아민(Octylamine) 및 옥틸알코올(Octylalcohol)을 포함하는 것을 특징으로 하는 실리콘 스트레인 게이지의 제조방법.(a) preparing a silicon on insulator (SOI) substrate having a structure in which a supporting substrate, a silicon oxide (SiO 2 ) layer and a silicon (Si) layer are stacked in this order;
(b) doping the silicon layer of the silicon on insulator (SOI) substrate with boron (B);
(c) annealing the boron-doped silicon layer;
(d) forming a metal layer for electrodes on the boron-doped silicon layer;
(e) patterning the electrode metal layer to form an electrode;
(f) forming a silicon gauge pattern through dry etching;
(g) forming a protective layer on the electrode and the silicon gauge pattern using a photoresist (PR); And
(h) removing the silicon oxide layer through wet etching using an etchant solution comprising BOE (Buffered Oxide Etchant) solution and an additive to separate the silicon strain gauge from the support substrate,
Wherein the additive comprises octylamine and octyl alcohol. ≪ RTI ID = 0.0 > 8. < / RTI > 제1항에 있어서,
상기 지지 기판은 실리콘으로 이루어진 것을 특징으로 하는 실리콘 스트레인 게이지의 제조방법.The method according to claim 1,
Wherein the support substrate is made of silicon. 제1항에 있어서,
상기 전극용 금속층은, 크롬(Cr)층 및 상기 크롬층 상에 적층된 백금(Pt)층을 포함하는 것을 특징으로 하는 실리콘 스트레인 게이지의 제조방법.The method according to claim 1,
Wherein the electrode metal layer comprises a chromium (Cr) layer and a platinum (Pt) layer laminated on the chromium layer. 제1항에 있어서,
상기 건식 식각은 DRIE(Deep Reactive Ion Etching) 공정을 통해 이루어지는 것을 특징으로 하는 실리콘 스트레인 게이지의 제조방법.The method according to claim 1,
Wherein the dry etching is performed through a deep reactive ion etching (DRIE) process. 삭제delete 제1항에 있어서,
상기 BOE 용액은 40% NH4F 및 49% HF를 6 : 1의 부피비로 포함하는 것을 특징으로 하는 실리콘 스트레인 게이지의 제조방법.The method according to claim 1,
Wherein the BOE solution comprises 40% NH 4 F and 49% HF in a volume ratio of 6: 1. 제1항에 있어서,
상기 단계 (h)에서 상기 식각 용액을 50 ℃의 온도로 유지하면서 습식 식각을 수행하는 것을 특징으로 하는 실리콘 스트레인 게이지의 제조방법.The method according to claim 1,
Wherein the wet etching is performed while maintaining the etching solution at a temperature of 50 캜 in step (h). 제1항 내지 제4항, 제6항 및 제7항 중 어느 한 항에 기재된 방법에 의해 제조된 실리콘 스트레인 게이지.A silicon strain gauge produced by the method according to any one of claims 1 to 4, 6 and 7. 제1항 내지 제4항, 제6항 및 제7항 중 어느 한 항에 기재된 방법에 의해 제조된 실리콘 스트레인 게이지를 포함하는 압력 센서.A pressure sensor comprising a silicon strain gauge manufactured by the method of any one of claims 1 to 4, 6 and 7.
KR1020170050394A 2017-04-19 2017-04-19 Method for manufacturing ultra-thin silicon strain gauge KR101870244B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170050394A KR101870244B1 (en) 2017-04-19 2017-04-19 Method for manufacturing ultra-thin silicon strain gauge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170050394A KR101870244B1 (en) 2017-04-19 2017-04-19 Method for manufacturing ultra-thin silicon strain gauge

Publications (1)

Publication Number Publication Date
KR101870244B1 true KR101870244B1 (en) 2018-06-22

Family

ID=62768296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170050394A KR101870244B1 (en) 2017-04-19 2017-04-19 Method for manufacturing ultra-thin silicon strain gauge

Country Status (1)

Country Link
KR (1) KR101870244B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545953A (en) * 2018-12-24 2019-03-29 中国航空工业集团公司西安飞行自动控制研究所 A kind of preparation method of chip of high-temp pressure sensor
CN110600374A (en) * 2019-07-31 2019-12-20 富芯微电子有限公司 BOE corrosion process method
KR20200064766A (en) 2018-11-29 2020-06-08 전자부품연구원 Strain gauge and method of manufacturing the same
KR20210063520A (en) * 2019-11-22 2021-06-02 한국전자기술연구원 Strain Sensor Using Direct Patterning and Manufacturing Method Thereof
KR20210064456A (en) * 2019-11-25 2021-06-03 한국전자기술연구원 Strain Sensor Assembly Using Direct Patterning and Manufacturing Method Thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110105026A (en) 2010-03-18 2011-09-26 한국표준과학연구원 Force or pressure sensor array using semi-conductor strain gauge, fabrication method thereof and measurement method therof
KR101173692B1 (en) * 2004-12-22 2012-08-13 어플라이드 머티어리얼스, 인코포레이티드 Solution for the selective removal of metal from aluminum substrates
KR20120099938A (en) 2011-03-02 2012-09-12 한국표준과학연구원 Flexible force or pressure sensor array using semi-conductor strain gauge which is adapting cmos circuit, fabrication method thereof and measurement method therof
KR20160011583A (en) 2014-07-22 2016-02-01 에스에이치 메테리얼스 코퍼레이션 리미티드 Lead frame and manufacturing method thereof
KR20160083676A (en) * 2015-01-02 2016-07-12 서울시립대학교 산학협력단 Manufacturing method for piezoresistive pressure sensor using wet and dry etching process
KR20170014815A (en) * 2015-07-31 2017-02-08 주식회사 오토산업 A semi-conductor pressure sensor and a manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101173692B1 (en) * 2004-12-22 2012-08-13 어플라이드 머티어리얼스, 인코포레이티드 Solution for the selective removal of metal from aluminum substrates
KR20110105026A (en) 2010-03-18 2011-09-26 한국표준과학연구원 Force or pressure sensor array using semi-conductor strain gauge, fabrication method thereof and measurement method therof
KR20120099938A (en) 2011-03-02 2012-09-12 한국표준과학연구원 Flexible force or pressure sensor array using semi-conductor strain gauge which is adapting cmos circuit, fabrication method thereof and measurement method therof
KR20160011583A (en) 2014-07-22 2016-02-01 에스에이치 메테리얼스 코퍼레이션 리미티드 Lead frame and manufacturing method thereof
KR20160083676A (en) * 2015-01-02 2016-07-12 서울시립대학교 산학협력단 Manufacturing method for piezoresistive pressure sensor using wet and dry etching process
KR20170014815A (en) * 2015-07-31 2017-02-08 주식회사 오토산업 A semi-conductor pressure sensor and a manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200064766A (en) 2018-11-29 2020-06-08 전자부품연구원 Strain gauge and method of manufacturing the same
CN109545953A (en) * 2018-12-24 2019-03-29 中国航空工业集团公司西安飞行自动控制研究所 A kind of preparation method of chip of high-temp pressure sensor
CN109545953B (en) * 2018-12-24 2023-01-17 中国航空工业集团公司西安飞行自动控制研究所 Preparation method of high-temperature pressure sensor chip
CN110600374A (en) * 2019-07-31 2019-12-20 富芯微电子有限公司 BOE corrosion process method
KR20210063520A (en) * 2019-11-22 2021-06-02 한국전자기술연구원 Strain Sensor Using Direct Patterning and Manufacturing Method Thereof
KR102353078B1 (en) * 2019-11-22 2022-01-20 한국전자기술연구원 Strain Sensor Using Direct Patterning and Manufacturing Method Thereof
KR20210064456A (en) * 2019-11-25 2021-06-03 한국전자기술연구원 Strain Sensor Assembly Using Direct Patterning and Manufacturing Method Thereof
KR102375427B1 (en) * 2019-11-25 2022-03-18 한국전자기술연구원 Strain Sensor Assembly Using Direct Patterning and Manufacturing Method Thereof

Similar Documents

Publication Publication Date Title
KR101870244B1 (en) Method for manufacturing ultra-thin silicon strain gauge
US6445053B1 (en) Micro-machined absolute pressure sensor
US7998777B1 (en) Method for fabricating a sensor
WO2017028466A1 (en) Mems strain gauge chip and manufacturing process therefor
AU2001280660A1 (en) Micro-machined absolute pressure sensor
DE102010044196A1 (en) Micro-machined transducers and methods of manufacture
KR100462569B1 (en) Semiconductor pressure sensor and its manufacturing method
CN107367771B (en) Sensitive electrode of electrochemical seismic detector and preparation method thereof
CN107673306A (en) A kind of preparation method of MEMS pressure sensor
CN108190829B (en) Preparation method of resonant MEMS pressure sensor based on ion implantation graphene
CN116678544B (en) Silicon strain gauge and manufacturing method thereof
US6860154B2 (en) Pressure sensor and manufacturing method thereof
CN113551812A (en) Cross beam membrane stress concentration micro-pressure sensor chip and preparation method thereof
US20070056381A1 (en) Method Of Determining Stress
CN105021328A (en) Piezoresistive pressure sensor compatible with CMOS process and preparation method of piezoresistive pressure sensor
KR101015790B1 (en) Mechanical sensor and method for assembling thereof
US3868719A (en) Thin ribbon-like glass backed transducers
KR102005178B1 (en) Fabrication of silicon strain gauge using photoresist passivation layer
CN110526200B (en) Out-of-plane piezoresistive accelerometer chip with pure axial deformation sensitive beam and preparation method thereof
CN114485797A (en) Temperature and pressure integrated MEMS sensor chip and preparation method thereof
CN210559358U (en) Pressure sensor
RU2329480C2 (en) Strain transducer of pressure
Zheng et al. Ultra-small micro pressure sensor chip design and fabrication featuring high-sensitivity and good-linearity
JPH06148229A (en) Semiconductor acceleration sensor
JPS59172778A (en) Manufacture of pressure sensor

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant