KR101848631B1 - Method for manufacturing test socket - Google Patents

Method for manufacturing test socket Download PDF

Info

Publication number
KR101848631B1
KR101848631B1 KR1020160080432A KR20160080432A KR101848631B1 KR 101848631 B1 KR101848631 B1 KR 101848631B1 KR 1020160080432 A KR1020160080432 A KR 1020160080432A KR 20160080432 A KR20160080432 A KR 20160080432A KR 101848631 B1 KR101848631 B1 KR 101848631B1
Authority
KR
South Korea
Prior art keywords
silicon block
wire
test socket
silicon
axis direction
Prior art date
Application number
KR1020160080432A
Other languages
Korean (ko)
Other versions
KR20180001379A (en
Inventor
전진국
박성규
Original Assignee
주식회사 오킨스전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오킨스전자 filed Critical 주식회사 오킨스전자
Priority to KR1020160080432A priority Critical patent/KR101848631B1/en
Publication of KR20180001379A publication Critical patent/KR20180001379A/en
Application granted granted Critical
Publication of KR101848631B1 publication Critical patent/KR101848631B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Abstract

본 발명의 테스트 소켓의 제조 방법은, 길이를 가지는 한 쌍의 패드를 나란하게 배열하는 단계, 상기 한 쌍의 패드 상에 와이어를 상기 길이 방향으로 반복하여 본딩하는 단계, 상기 와이어가 인서트 되는 단층 실리콘 블록을 형성하는 단계, 상기 단층 실리콘 블록을 다수 적층하여 복층 실리콘 블록을 형성하는 단계, 및 상기 복층 실리콘 블록을 등 간격으로 슬라이싱 하여 다수의 실리콘 시트를 형성하는 단계를 포함한다. 이와 같은 본 발명의 구성에 의하면, 공정 자동화가 구현되어 대량 생산이 가능하다.A method of manufacturing a test socket according to the present invention includes the steps of: arranging a pair of pads having a length in parallel; bonding the wires repeatedly in the longitudinal direction on the pair of pads; Forming a plurality of single-layered silicon blocks to form a multi-layered silicon block, and slicing the multi-layered silicon block at equal intervals to form a plurality of silicon sheets. According to the structure of the present invention as described above, process automation is realized and mass production is possible.

Description

테스트 소켓의 제조 방법 {Method for manufacturing test socket}[0001] The present invention relates to a method for manufacturing test socket,

본 발명은, 테스트 소켓의 제조 방법에 관한 것으로, 더욱 자세하게는 테스트 기기와 반도체 소자 사이에 위치하는 절연 바디와, 절연 바디를 수직으로 관통하는 도전 커넥터로 구성되는 테스트 소켓을 제조함에 있어서, 공정 자동화와 대량 생산이 가능한 실리콘 블록을 이용하되, 실리콘 블록은 1차로 일정한 간격 및 높이로 와이어 본딩하여 와이어가 x축 방향에서 나란히 인서트 배열되는 단층 실리콘 블록을 제조하고, 2차로 단층 실리콘 블록을 y축 방향에서 수직으로 적층하여 복층 실리콘 블록을 제조하며, 복층 실리콘 블록을 z축 방향에서 슬라이스를 통하여 복수의 탄성 실리콘 시트를 제공함으로써, 도전 커넥터의 피치가 자유롭게 결정되는 테스트 소켓의 제조 방법 및 이의 제조에 사용되는 실리콘 블록에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a test socket, and more particularly, to manufacturing a test socket comprising an insulating body positioned between a test device and a semiconductor element and a conductive connector vertically penetrating the insulating body, And a silicon block capable of mass production is used. The silicon block is firstly wire-bonded at a constant interval and height to produce a single-layer silicon block in which the wires are arranged in an array in the x-axis direction, and a second single- And a plurality of elastic silicone sheets are provided in the z-axis direction through the slice in the z-axis direction, whereby the pitch of the conductive connector is freely determined, and the method is used for manufacturing the test socket. Lt; / RTI >

일반적으로, 복잡한 공정을 거쳐 제조된 반도체 소자는 각종 전기적인 시험을 통하여 특성 및 불량 상태를 검사하게 된다.Generally, a semiconductor device manufactured through a complicated process is inspected for characteristics and defects through various electrical tests.

구체적으로는 패키지 IC, MCM 등의 반도체 집적 회로 장치, 집적 회로가 형성된 웨이퍼 등의 반도체 소자의 전기적 검사에서, 검사 대상인 반도체 소자의 한쪽 면에 형성된 단자와 테스트 기기의 패드를 서로 전기적으로 접속하기 위하여, 반도체 소자와 테스트 기기 사이에 테스트 소켓이 배치된다.Specifically, in the electrical inspection of semiconductor devices such as a semiconductor integrated circuit device such as a package IC and an MCM, and a wafer on which an integrated circuit is formed, in order to electrically connect the terminals formed on one surface of a semiconductor device to be inspected, , A test socket is disposed between the semiconductor device and the test device.

그런데, 테스트 소켓은 테스트 기기에 구비된 단자들과 접촉하기 위한 도전 커넥터(와이어 혹은 스프링 등)를 구비한다.However, the test socket is provided with a conductive connector (wire or spring, etc.) for contacting the terminals provided in the test instrument.

이때, 검사하고자하는 반도체 소자의 디자인 룰이 축소되면서, 반도체 소자와 테스트 기기를 연결하는 도전 커넥터의 피치 또한 감소하기 마련이다. 그러나 도전 커넥터의 피치(혹은 사이즈)가 작아질수록 절연 바디를 수직으로 관통하는 와이어를 일정한 간격으로 설계하기란 매우 곤란하다. 설사 와이어를 일정한 간격과 높이로 배열하더라도 성형 과정에서 와이어가 오 정렬되어 원하는 피치가 제공되지 않는 문제점이 있다.At this time, as the design rule of the semiconductor device to be inspected is reduced, the pitch of the conductive connector connecting the semiconductor device and the test device is also reduced. However, as the pitch (or size) of the conductive connector becomes smaller, it is very difficult to design the wires passing vertically through the insulating body at regular intervals. Even if the wires are arranged at a constant interval and height, the wires are misaligned in the molding process, and a desired pitch is not provided.

KR 공개특허 10-2012-0138304KR Patent Publication No. 10-2012-0138304

따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 도전 커넥터의 피치가 작아지더라도 수율이 저하되지 않는 테스트 소켓의 제조 방법을 제공하는 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing a test socket in which the yield is not reduced even if the pitch of the conductive connector is reduced.

본 발명의 다른 목적은 절연 바디를 수직으로 관통하는 도전 커넥터의 인서트 공정을 자동화하여 테스트 소켓의 대량 생산을 실현하는 테스트 소켓의 제조에 사용되는 실리콘 블록을 제공하는 것이다.It is another object of the present invention to provide a silicon block used in the manufacture of test sockets for realizing mass production of test sockets by automating the insert process of a conductive connector vertically penetrating an insulating body.

전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 테스트 소켓의 제조 방법은, 길이를 가지는 한 쌍의 패드를 나란하게 배열하는 단계, 상기 한 쌍의 패드 상에 와이어를 상기 길이 방향으로 반복하여 본딩하는 단계, 상기 와이어가 인서트 되는 단층 실리콘 블록을 형성하는 단계, 상기 단층 실리콘 블록을 다수 적층하여 복층 실리콘 블록을 형성하는 단계, 및 상기 복층 실리콘 블록을 등 간격으로 슬라이싱 하여 다수의 실리콘 시트를 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a test socket, the method comprising: arranging a pair of pads having a length in parallel; Repeating bonding in the longitudinal direction, forming a single-layer silicon block into which the wire is inserted, forming a multi-layer silicon block by stacking a plurality of the single-layer silicon blocks, and slicing the multi- Of a silicon sheet.

본 발명의 다른 특징에 의하면, 본 발명의 실리콘 블록은, 절연 바디와, 상기 절연 바디를 수직으로 관통하는 도전 커넥터로 구성되는 테스트 소켓의 제조에 사용되는 실리콘 블록에 있어서, 상기 절연 바디는 탄성 실리콘 시트로 구성되고, 상기 도전 커넥터는 와이어로 구성되며, 상기 실리콘 블록은, 다수 상기 와이어가 x축 방향으로 인서트 배열되는 단층 실리콘 블록이 y축 방향으로 다수 적층된다.According to another aspect of the present invention, there is provided a silicon block for use in the manufacture of a test socket comprising an insulating body and a conductive connector vertically penetrating the insulating body, Wherein the conductive block is composed of a wire, and the silicon block is stacked with a plurality of single-layered silicon blocks in which a plurality of the wires are arranged in the x-axis direction in the y-axis direction.

위에서 설명한 바와 같이, 본 발명의 구성에 의하면 다음과 같은 효과를 기대할 수 있다.As described above, according to the configuration of the present invention, the following effects can be expected.

첫째, 절연 실리콘 바디를 수직으로 관통하는 도전 커넥터를 형성함에 있어서, 와이어 본딩을 이용하기 때문에 도전 커넥터의 피치에 구속되지 않고 도전 와이어를 자유롭게 설계할 수 있다.First, in forming the conductive connector vertically penetrating the insulated silicon body, since the wire bonding is used, the conductive wire can be freely designed without being constrained to the pitch of the conductive connector.

둘째, 단층 실리콘 블록을 형성한 후, 필요한 만큼 적층하여 복층 실리콘 블록을 제작하며, 검사하고자 하는 반도체 소자의 사양에 따라 이를 슬라이스 하여 사용하기 때문에, 수율이 향상되고, 대량 생산이 가능한 장점이 있다.Second, since a single-layer silicon block is formed, a multilayer silicon block is formed by stacking as many layers as necessary, and the semiconductor device is sliced according to the specifications of the semiconductor device to be inspected. Thus, the yield is improved and mass production is possible.

도 1은 본 발명에 의한 테스트 소켓의 구성을 나타내는 사시도.
도 2a 내지 도 2f는 도 1의 테스트 소켓의 제조 방법을 나타내는 사시도들.1 is a perspective view showing a configuration of a test socket according to the present invention;
2A to 2F are perspective views illustrating a method of manufacturing the test socket of FIG.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해 질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Brief Description of the Drawings The advantages and features of the present invention, and how to achieve them, will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The dimensions and relative sizes of layers and regions in the figures may be exaggerated for clarity of illustration. Like reference numerals refer to like elements throughout the specification.

본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.Embodiments described herein will be described with reference to plan views and cross-sectional views, which are ideal schematics of the present invention. Thus, the shape of the illustrations may be modified by manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention are not limited to the specific forms shown, but also include changes in the shapes that are produced according to the manufacturing process. Thus, the regions illustrated in the figures have schematic attributes, and the shapes of the regions illustrated in the figures are intended to illustrate specific types of regions of the elements and are not intended to limit the scope of the invention.

이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 테스트 소켓 및 이의 제조에 사용되는 실리콘 블록의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a preferred embodiment of a test socket and a silicon block used in the manufacture of the test socket according to the present invention will be described in detail with reference to the accompanying drawings.

도 1을 참조하면, 본 발명의 테스트 소켓(100)은, 테스트 기기(도시되지 않음)와 반도체 소자(PKG) 사이에 위치하는 절연 바디와 절연 바디를 수직으로 관통하는 도전 커넥터로 구성된다. 여기서 절연 바디는 탄성 실리콘 시트(110)를 포함할 수 있고, 도전 커넥터는 도전 와이어(120)를 포함할 수 있다.Referring to FIG. 1, the test socket 100 of the present invention comprises an insulating body located between a test device (not shown) and a semiconductor device PKG and a conductive connector vertically penetrating the insulating body. Wherein the insulative body may comprise a resilient silicone sheet 110 and the conductive connector may comprise a conductive wire 120.

도전 와이어(120)는 검사하고자 하는 반도체 소자(PKG)의 사양에 따라 설계되는데, 본 발명은 도전 와이어(120)를 선 공정에 의하여 형성하고, 여기에 후 공정에 의하여 실리콘 시트(110)를 형성하기 때문에, 도전 와이어(120)의 피치(pitch)를 자유롭게 결정할 수 있는 특징이 있다.The conductive wire 120 is designed according to the specification of a semiconductor device (PKG) to be inspected. In the present invention, the conductive wire 120 is formed by a pre-process, and a silicon sheet 110 is formed The pitch of the conductive wire 120 can be freely determined.

특히, 실리콘 시트(110)는 복층 실리콘 블록(도 2f의 140)으로부터 제조된다. 복층 실리콘 블록(140)은, 다수 와이어(120)가 x축 방향으로 인서트 배열되는 단층 실리콘 블록(도 2d의 130)이 y축 방향으로 다수 적층되어 형성된다. 그리고 실리콘 시트(110)는, 복층 실리콘 블록(140)이 z축 방향으로 슬라이스 되어 형성된다.In particular, the silicon sheet 110 is fabricated from a multi-layer silicon block (140 in Figure 2F). The multiple-layer silicon block 140 is formed by stacking a plurality of single-layer silicon blocks (130 in FIG. 2D) in which a plurality of wires 120 are arranged in the x-axis direction in the y-axis direction. The silicon sheet 110 is formed by slicing the multilayer silicon block 140 in the z-axis direction.

이와 같은 본 발명의 구성에 의하면, 단층 실리콘 블록(130), 및 복층 실리콘 블록(140)을 이용하여 실리콘 시트(110)를 제조하기 때문에, 도전 와이어(120)의 피치는 테스트 소켓(100)의 사양에 따라 자유롭게 변경될 수 있다. 도전 와이어(120)는 와이어 본딩에 의하여 결정되기 때문에 피치 조절(pitch less)이 매우 용이하다.According to the structure of the present invention, since the silicon sheet 110 is manufactured using the single-layer silicon block 130 and the multi-layer silicon block 140, the pitch of the conductive wires 120 is set to be It can be changed freely according to specification. Since the conductive wire 120 is determined by wire bonding, pitch less is very easy.

이하, 본 발명에 의한 테스트 소켓의 제조 방법을 도면을 참조하여 자세히 설명한다.Hereinafter, a method of manufacturing a test socket according to the present invention will be described in detail with reference to the drawings.

도 2a를 참조하면, 소정 거리를 두고 양단에 이격되도록 한 쌍의 패드(112)를 나란하게 배열한다. 길이 방향으로 연장되는 패드(112)의 상면에는 와이어 본딩에 의하여 범프(bump)가 형성될 수 있다. 가령, 와이어(120)를 이용하여 양 패드(112)를 연결한다. 와이어 본딩 장치(도시되지 않음)를 이용하여 와이어(120)에 열 혹은 전기를 이용하여 가열하면 와이어 단부에 볼(122)이 형성된다. 볼(122)을 일방 패드(112)에 접속한다. 다시 와이어(120)를 타방 패드(112)에 접속한 후 제거한다. Referring to FIG. 2A, a pair of pads 112 are arranged in parallel so as to be spaced apart from each other at a predetermined distance. A bump may be formed on the upper surface of the pad 112 extending in the longitudinal direction by wire bonding. For example, a wire 120 is used to connect both pads 112. When the wire 120 is heated by heat or electricity using a wire bonding device (not shown), a ball 122 is formed at the end of the wire. And the ball 122 is connected to the one-side pad 112. The wire 120 is again connected to the other pad 112 and then removed.

이러한 과정을 반복하여 다수의 나란한 와이어(120) 배열을 형성한다. 볼(122)에 의하여 양 패드(112)에는 범프가 형성되지만, 본 발명의 실시예는 상기한 범프를 이용하기 위한 것이 아니고, 나란하게 배열되는 와이어(120)를 후술하는 실리콘 인서트 공정에 이용하고자 하는 것이다.This process is repeated to form a plurality of parallel wire 120 arrangements. Bumps are formed on both pads 112 by the ball 122. However, the embodiments of the present invention are not intended to use the bumps, but rather to use the wires 120 arranged side by side in a silicon insert process .

이러한 도전 와이어(120)는 도전성 구리(Cu)로 제조될 수 있다. 도전성의 금(Ag) 혹은 니켈(Ni)이 도전 와이어(120) 상에 도금될 수 있다.The conductive wire 120 may be made of conductive copper (Cu). Conductive gold (Ag) or nickel (Ni) may be plated on the conductive wire 120.

도 2b를 참조하면, 패드(112) 상에 와이어(120)를 반복하여 본딩한다. 이때 본딩되는 와이어(120)는 패드(112) 상에 일정한 간격, 그리고 일정한 높이로 수평이 되도록 x축 방향으로 배열된다. 혹은 상기 간격은 사양에 따라 규칙 혹은 불규칙하게 배열될 수 있다.Referring to FIG. 2B, the wire 120 is repeatedly bonded on the pad 112. At this time, the wires 120 to be bonded are arranged in the x-axis direction on the pad 112 at regular intervals and at a constant height. Alternatively, the intervals may be regularly or irregularly arranged according to specifications.

도 2c를 참조하면, 와이어(120)가 인서트 되도록 일정한 형상의 실리콘 블록(130)을 형성한다. 액상 절연 실리콘 고무를 이용하여 성형할 수 있다. 그러나 소정의 탄성을 가지는 물질이라면 실리콘 고무에 제한되는 것은 아니다. 가령, 가교 구조를 갖는 내열성 고분자 물질로서 폴리부타디엔 고무, 우레탄 고무, 천연 고무, 폴리이소플렌 고무 기타 탄성 고무를 포함할 수 있다. Referring to FIG. 2C, a silicon block 130 having a predetermined shape is formed so that the wire 120 is inserted. It can be molded using a liquid-phase insulating silicone rubber. However, it is not limited to silicone rubber as long as it has a predetermined elasticity. For example, polybutadiene rubber, urethane rubber, natural rubber, polyisoprene rubber, and other elastic rubbers may be used as the heat resistant polymer material having a crosslinked structure.

도 2d를 참조하면, 노출된 와이어(120) 부분을 네킹(necking)하여, 와이어(120)가 일정한 간격, 높이, 및 길이로 인서트 되는 단층 실리콘 블록(130)으로 완성된다.Referring to FIG. 2D, the exposed wire 120 is necked to complete a single-layer silicon block 130 in which the wire 120 is inserted at a predetermined interval, height, and length.

도 2e를 참조하면, 전술한 단층 실리콘 블록(130)이 y축 방향으로 다수 적층되도록 결합하여 복층 실리콘 블록(140)을 형성한다. Referring to FIG. 2E, a plurality of the above-described single-layered silicon blocks 130 are stacked in the y-axis direction to form a multi-layered silicon block 140.

도 2f를 참조하면, 복층 실리콘 블록(140)을 z축 방향에서 등 간격으로 슬라이스 하여 다수의 실리콘 시트(110)를 형성한다. 요구되는 실리콘 시트(110)의 사양에 따라 간격이 달라질 수 있다.Referring to FIG. 2F, a plurality of silicon sheets 110 are formed by slicing the multilayer silicon block 140 at regular intervals in the z-axis direction. The spacing may vary depending on the specifications of the desired silicon sheet 110.

이상에서 살펴본 바와 같이, 본 발명은 길이 방향으로 길게 연장되는 한 쌍의 패드를 이용하여 와이어를 일정한 간격과 높이로 본딩하고, 와이어가 인서트 되도록 액상 실리콘 고무를 주액 및 경화하여, 와이어가 x축 방향으로 나란한 단층 실리콘 블록을 제공하고, 단층 실리콘 블록을 y축 방향으로 적층하여 복층 실리콘 블록을 제공하며, 복층 실리콘 블록을 z축 방향에서 필요한 두께로 슬라이스 하여 도전 커넥터가 수직으로 관통하는 탄성 실리콘 시트를 제공하는 구성을 기술적 사상으로 하고 있음을 알 수 있다. 이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능할 것이다.As described above, according to the present invention, wires are bonded at a predetermined interval and height using a pair of pads extended in the longitudinal direction, the liquid silicone rubber is poured and hardened so as to insert the wires, Layer silicon block is laminated in the y-axis direction to provide a multilayer silicon block, and the multilayer silicon block is sliced to a required thickness in the z-axis direction so that the conductive connector vertically penetrates the elastic silicon sheet It is understood that the constitution provided is a technical idea. Many other modifications will be possible to those skilled in the art, within the scope of the basic technical idea of the present invention.

100: 테스트 소켓 110: 실리콘 시트
120: 도전 와이어 130: 단층 실리콘 블록
140: 복층 실리콘 블록100: test socket 110: silicone sheet
120: conductive wire 130: single layer silicon block
140: multi-layer silicon block

Claims (8)

길이를 가지는 한 쌍의 패드를 나란하게 배열하는 단계;
상기 한 쌍의 패드 상에 와이어를 연속 공정을 통하여 상기 길이 방향으로 반복하여 본딩하되, 반복되는 와이어의 길이는 모두 동일하고, 상기 와이어는 와이어 본딩 장치에 의하여 가열되어 단부에 볼이 형성되고, 상기 볼을 상기 한 쌍의 패드에 접속하여 범프를 형성하는 단계;
상기 범프는 제거되고, 상기 와이어가 인서트 되는 단층 실리콘 블록을 형성하되, 상기 와이어는 상기 단층 실리콘 블록에서 중간에 인서트는 단계;
상기 단층 실리콘 블록을 다수 적층하여 복층 실리콘 블록을 형성하는 단계; 및
상기 복층 실리콘 블록을 등 간격으로 슬라이싱 하여 다수의 실리콘 시트를 형성하는 단계를 포함하여 구성됨을 특징으로 하는 테스트 소켓의 제조 방법.Arranging a pair of pads having a length in parallel;
Wherein the wire is repeatedly bonded in the longitudinal direction through a continuous process on the pair of pads, the length of the repeated wires being the same, the wire being heated by the wire bonding device to form a ball at the end, Connecting the balls to the pair of pads to form bumps;
Forming a single-layer silicon block in which the bumps are removed and into which the wire is to be inserted, the wire being inserted intermediate in the single-layer silicon block;
Stacking a plurality of the single-layer silicon blocks to form a multi-layered silicon block; And
And forming a plurality of silicon sheets by slicing the multilayer silicon block at regular intervals. ≪ RTI ID = 0.0 > 11. < / RTI > 삭제delete 제 1 항에 있어서,
상기 단층 실리콘 블록을 형성하는 단계는, 상기 와이어가 노출되는 영역을 네킹(necking) 함으로써, 상기 와이어가 x축 방향에서 일정한 간격으로 인서트 되는 단층 실리콘 블록으로 제공되는 것을 특징으로 하는 테스트 소켓의 제조 방법.The method according to claim 1,
Wherein the step of forming the single-layered silicon block is provided as a single-layered silicon block in which the wires are inserted at regular intervals in the x-axis direction by necking an area in which the wires are exposed. . 제 3 항에 있어서,
상기 단층 실리콘 블록은 y축 방향에서 다수 적층되도록 결합하여 복층 실리콘 블록을 제공하는 것을 특징으로 하는 테스트 소켓의 제조 방법.The method of claim 3,
Wherein the single-layered silicon block is laminated in multiple layers in the y-axis direction to provide a multi-layered silicon block. 제 4 항에 있어서,
상기 복층 실리콘 블록은 z축 방향에서 등 간격으로 절단되어 테스트 소켓에 요구되는 실리콘 시트로 제공되는 것을 특징으로 하는 테스트 소켓의 제조 방법. 5. The method of claim 4,
Wherein the double-layered silicon block is cut at regular intervals in the z-axis direction and is provided as a silicon sheet required for a test socket. 삭제delete 삭제delete 삭제delete
KR1020160080432A 2016-06-27 2016-06-27 Method for manufacturing test socket KR101848631B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160080432A KR101848631B1 (en) 2016-06-27 2016-06-27 Method for manufacturing test socket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160080432A KR101848631B1 (en) 2016-06-27 2016-06-27 Method for manufacturing test socket

Publications (2)

Publication Number Publication Date
KR20180001379A KR20180001379A (en) 2018-01-04
KR101848631B1 true KR101848631B1 (en) 2018-04-13

Family

ID=60997825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160080432A KR101848631B1 (en) 2016-06-27 2016-06-27 Method for manufacturing test socket

Country Status (1)

Country Link
KR (1) KR101848631B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002031646A (en) * 2000-07-18 2002-01-31 Toppan Printing Co Ltd Conductive sheet for electric inspection and its manufacturing method
KR101150762B1 (en) 2011-10-19 2012-06-08 실리콘밸리(주) Contact manufacturing mathod for semiconductor tester
KR101262012B1 (en) 2011-07-07 2013-05-08 에이케이이노텍주식회사 Conductive contactor for testing semiconductor and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002031646A (en) * 2000-07-18 2002-01-31 Toppan Printing Co Ltd Conductive sheet for electric inspection and its manufacturing method
KR101262012B1 (en) 2011-07-07 2013-05-08 에이케이이노텍주식회사 Conductive contactor for testing semiconductor and manufacturing method thereof
KR101150762B1 (en) 2011-10-19 2012-06-08 실리콘밸리(주) Contact manufacturing mathod for semiconductor tester

Also Published As

Publication number Publication date
KR20180001379A (en) 2018-01-04

Similar Documents

Publication Publication Date Title
JP5500870B2 (en) Substrate with connection terminal and socket for electronic parts
KR101145886B1 (en) Electical connection device and test socket having the electrical connection device
KR101517409B1 (en) Semiconductor test socket and manufacturing method thereof
KR101489186B1 (en) Semiconductor test socket and manufacturing method thereof
KR101921931B1 (en) Open cell type FPCB film, test socket having thereof, and method for manufacturing thereof
KR101582956B1 (en) Semiconductor test socket and manufacturing method thereof
KR101566173B1 (en) Semiconductor test socket and manufacturing method thereof
KR101826663B1 (en) Bi-directional conductive socket for testing semiconductor device, bi-directional conductive module for testing semiconductor device, and manufacturing method thereof
KR101708487B1 (en) Test socket having double wire in silicon rubber and method for manufacturing thereof
KR101726399B1 (en) Test socket having bottom metal plate bump and method for manufacturing thereof
KR101800812B1 (en) Test socket having through hole in silicon rubber and method for manufacturing thereof
KR101735521B1 (en) Test socket having stud bump and method for manufacturing thereof
KR101848631B1 (en) Method for manufacturing test socket
EP3364194B1 (en) Kelvin test probe, kelvin test probe module, and manufacturing method therefor
KR101160846B1 (en) Spring Probe Pin Made of Conductive Rubber and Manufacturing Method Thereof
KR101694768B1 (en) Semiconductor test socket and manufacturing method thereof
US7474113B2 (en) Flexible head probe for sort interface units
KR101882758B1 (en) Test socket having double S conductive wire contact structure
KR101462968B1 (en) Semiconductor test socket
US9476913B2 (en) Probe card
US10340231B2 (en) Semiconductor package structure and method for forming the same
KR101745884B1 (en) Socket using high accuracy laser and manufacturing method thereof
KR20160124347A (en) Bi-directional conductive socket for testing high frequency device, bi-directional conductive module for testing high frequency device, and manufacturing method thereof
KR101717676B1 (en) Device for test socket having many wire complex structure
KR101747385B1 (en) Device for micro bump silicon sheet, and test socket having the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant