KR101844888B1 - 3차원 장파장 발광다이오드 및 그 제조 방법 - Google Patents

3차원 장파장 발광다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR101844888B1
KR101844888B1 KR1020160010917A KR20160010917A KR101844888B1 KR 101844888 B1 KR101844888 B1 KR 101844888B1 KR 1020160010917 A KR1020160010917 A KR 1020160010917A KR 20160010917 A KR20160010917 A KR 20160010917A KR 101844888 B1 KR101844888 B1 KR 101844888B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
substrate
type semiconductor
active layer
conductive
Prior art date
Application number
KR1020160010917A
Other languages
English (en)
Other versions
KR20170090272A (ko
Inventor
이석헌
김광희
Original Assignee
이석헌
김광희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이석헌, 김광희 filed Critical 이석헌
Priority to KR1020160010917A priority Critical patent/KR101844888B1/ko
Publication of KR20170090272A publication Critical patent/KR20170090272A/ko
Application granted granted Critical
Publication of KR101844888B1 publication Critical patent/KR101844888B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

3차원 장파장 발광다이오드 및 그 제조 방법에 대하여 개시한다.
본 발명의 실시예에 따른 3차원 장파장 발광다이오드는 서로 이격된 복수의 3차원 구조물을 구비하는 표면을 구비하는 기판; 상기 기판의 표면에 형성되는 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 표면에 형성되며, AlGaInP 또는 AlGaAs를 포함하여 600nm 이상의 파장을 갖는 광을 방출하는 활성층; 상기 활성층의 표면에 형성되는 제2 도전형 반도체층; 상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극; 및 상기 제2 도전형 반도체층에 전기적으로 연결되는 제2 전극;을 포함하고, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층 각각이 상기 기판의 표면 형상을 유지하는 것을 특징으로 한다.

Description

3차원 장파장 발광다이오드 및 그 제조 방법 {THREE DIMENSIONAL LONG WAVELENGTH LIGHT EMITTING DIODE WITH RECESSED PATTERN AND METHOD OF MANUFACTURING THE SAME}
본 발명은 발광다이오드 제조 기술에 관한 것으로, 더욱 상세하게는 3차원 장파장 발광다이오드 및 그 제조 방법에 관한 것이다.
일반적인 발광다이오드는 사파이어 기판과 같은 기판, 버퍼층, n형 반도체층, 활성층 및 p형 반도체층을 포함한다. 또한, p형 반도체층 상에 p-전극이 형성되고, 메사 식각에 의해 노출되는 n형 반도체층 상에 n-전극이 형성된다.
상기와 같은 구조를 갖는 반도체 발광소자는, n형 반도체층을 통하여 공급되는 전자와 p형 반도체층을 통하여 공급되는 정공이 활성층(140)에서 재결합하면서 광이 발생한다.
발광다이오드는 활성층에서 방출되는 광의 파장에 따라, 자외선 발광다이오드, 청색 발광다이오드, 녹색 발광다이오드, 적색 발광다이오드, 적외선 발광다이오드로 구별된다.
이중 적색 발광다이오드와 적외선 발광다이오드와 같이 600nm 이상의 파장을 갖는 광을 방출하는 발광다이오드를 장파장 발광다이오드라 할 수 있다. 이러한 장파장 발광다이오드는 전자 제품의 리모콘, 적외선 통신용, 적외선 카메라 등에 적용되고 있다.
본 발명에 관련된 배경 기술로는 대한민국 공개특허공보 제10-2015-0080790호(2015년 7월 10일 공개)에 개시된 가 있으며, 상기 문헌에는 반사형 적외선 발광다이오드 및 그 제작 방법이 개시되어 있다.
상기 문헌의 반사형 적외선 발광다이오드는 n형 GaAs, GaP 또는 InP 기판 위에 액상 에피택시(Liquid Phase Epitaxy, LPE)를 이용하여 투명전도층을 성장하고, 그 상부에 MOCVD에 의해 발광 구조층을 성장한 후, 반사층 및 투명전도막과 공융 혼합물층을 순차적으로 형성하고, 이후 기판을 제거한 후, 상부 전극을 형성하는 과정으로 제조된다.
한편, 통상의 적외선 발광다이오드의 경우, C축 성장기판이 가장 일반적으로 이용된다. 그런데, C축 성장기판 위에 성장된 3-5족 화합물은 3족 물질과 5족 물질이 내부 분극(polar) 작용에 의해 발광 구조층 내에 원하지 않은 전계가 발생된다. 이러한 전계에 의해 활성층 내에 존재하는 정공과 전자는 서로 이격되게 분포하여, 재결합 확률이 저하되어 광출력이 감소되는 문제점이 있다.
본 발명의 하나의 목적은 결정 품질이 우수하고, 우수한 광출력 특성을 갖는 3차원 장파장 발광다이오드를 제공하는 것이다.
본 발명의 다른 목적은 상기의 3차원 장파장 발광다이오드를 제조하는데 적합한 방법을 제공하는 것이다.
상기 하나의 목적을 달성하기 위한 본 발명의 실시예에 따른 3차원 장파장 발광다이오드는 서로 이격된 복수의 3차원 구조물을 구비하는 표면을 구비하는 기판; 상기 기판의 표면에 형성되는 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 표면에 형성되며, AlGaInP 또는 AlGaAs를 포함하여 600nm 이상의 파장을 갖는 광을 방출하는 활성층; 상기 활성층의 표면에 형성되는 제2 도전형 반도체층; 상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극; 및 상기 제2 도전형 반도체층에 전기적으로 연결되는 제2 전극;을 포함하고, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층 각각이 상기 기판의 표면 형상을 유지하는 것을 특징으로 한다.
이때, 상기 복수의 3차원 구조물은 오목부 또는 볼록부를 포함하거나, 또는 오목부와 볼록부 모두를 포함할 수 있다.
또한, 상기 기판은 GaAs, GaP 또는 InP 기판일 수 있다. 또한, 상기 기판은 GaAs, GaP 또는 InP 기판에 비도핑 반도체층 및 제1 도전형 반도체층 중 하나 이상의 반도체층이 형성된 것일 수 있다. 이들의 예에서, 상기 제1 전극은 상기 기판 하부에 형성되고, 상기 제2 전극은 상기 제2 도전형 반도체층 상부에 형성될 수 있다.
또한, 상기 3차원 구조물은 종방향으로 폭이 변화하는 원형의 횡단면을 가질 수 있다.
또한, 상기 활성층은 적색광 또는 적외선을 방출할 수 있다.
상기 하나의 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 3차원 장파장 발광다이오드는 서로 이격된 복수의 3차원 구조물을 구비하는 표면을 구비하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 표면에 형성되며, AlGaInP 또는 AlGaAs를 포함하여 600nm 이상의 파장을 갖는 광을 방출하는 활성층; 상기 활성층의 표면에 형성되는 제2 도전형 반도체층; 상기 제2 도전형 반도체층 표면에 형성되는 도전성 기판; 상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극;을 포함하고, 상기 활성층 및 제2 도전형 반도체층 각각이 상기 제1 도전형 반도체층의 표면 형상을 유지하는 것을 특징으로 한다.
이때, 상기 복수의 3차원 구조물은 오목부 또는 볼록부를 포함하거나, 또는 오목부와 볼록부 모두를 포함할 수 있다.
또한, 상기 3차원 구조물은 표면으로 향할수록 폭이 증가하는 원형의 횡단면을 가질 수 있다.
또한, 상기 활성층은 적색광 또는 적외선을 방출할 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 실시예에 따른 3차원 장파장 발광다이오드 제조 방법은 (a) 기판 표면에 서로 이격된 복수의 3차원 구조물을 형성하는 단계; (b) 상기 기판 표면에, 제1 도전형 반도체층, AlGaInP 또는 AlGaAs를 포함하여 600nm 이상의 파장을 갖는 광을 방출하는 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체를 형성하는 단계; 및 (c) 상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극 및 상기 제2 도전형 반도체층에 전기적으로 연결되는 제2 전극을 형성하는 단계;를 포함하고, 상기 (b) 단계에서, 활성층을 포함한 발광 구조체 형성시 상기 3차원 구조물이 형성된 기판의 표면 형상을 유지하는 것을 특징으로 한다.
이때, 상기 기판은 GaAs, GaP 또는 InP 기판이고, 상기 (a) 단계에서 GaAs, GaP 또는 InP 기판 표면에 서로 이격된 복수의 3차원 구조물을 형성할 수 있다. 또한, 상기 기판은 GaAs, GaP 또는 InP 기판에 비도핑 반도체층 및 제1 도전형 반도체층 중 하나 이상을 포함하는 반도체층이 형성된 것이고, 상기 (a) 단계에서 상기 반도체층 표면에 서로 이격된 복수의 3차원 구조물을 형성할 수 있다. 이들의 예에서, 상기 (c) 단계에서, 상기 제1 전극을 상기 기판 하부에 형성하고, 상기 제2 전극을 상기 제2 도전형 반도체층 상부에 형성할 수 있다.
또한, 상기 (a) 단계에서, 상기 3차원 구조물을 종방향으로 폭이 변화하는 원형의 횡단면을 갖도록 형성할 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 3차원 장파장 발광다이오드 제조 방법은 (a) 기판 표면에 서로 이격된 복수의 3차원 구조물을 형성하는 단계; (b) 상기 복수의 3차원 구조물이 형성된 기판 표면에 희생층을 형성하는 단계; (c) 상기 희생층이 형성된 기판 표면에, 제1 도전형 반도체층, AlGaInP 또는 AlGaAs를 포함하여 600nm 이상의 파장을 갖는 광을 방출하는 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체를 형성하는 단계; (d) 상기 제2 도전형 반도체층 표면에 도전성 기판을 부착하고 상기 희생층을 제거하여 상기 기판을 분리하는 단계; 및 (e) 상기 희생층이 제거되어 노출되는 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극을 형성하는 단계;를 포함하고, 상기 (b) 단계 및 (c) 단계에서, 상기 희생층 및 상기 활성층을 포함한 발광 구조체 형성시에 상기 3차원 구조물이 형성된 기판의 표면 형상을 유지하는 것을 특징으로 한다.
이때, 상기 기판은 GaAs, GaP 또는 InP 기판이고, 상기 (a) 단계에서 GaAs, GaP 또는 InP 기판 표면에 서로 이격된 복수의 3차원 구조물을 형성할 수 있다. 또한, 상기 기판은 GaAs, GaP 또는 InP 기판에 비도핑 반도체층 및 제1 도전형 반도체층 중 하나 이상을 포함하는 반도체층이 형성된 것이고, 상기 (a) 단계에서 상기 반도체층 표면에 서로 이격된 복수의 3차원 구조물을 형성할 수 있다.
또한, 상기 (a) 단계에서, 상기 3차원 구조물을 종방향으로 폭이 변화하는 원형의 횡단면을 갖도록 형성할 수 있다.
또한, 상기 희생층은 AlAs 재질로 형성될 수 있다.
또한, 상기 (d) 단계에서, 상기 도전성 기판 부착은 상기 제2 도전형 반도체층 상에 추가의 제2 도전형 반도체층을 형성한 후, 실리콘 기판 또는 금속 기판을 도전성 접착제로 부착하는 방법으로 수행될 수 있다.
본 발명에 따른 3차원 장파장 발광다이오드 및 그 제조 방법에 의하면, 다음과 같은 효과를 얻을 수 있다.
우선, 기판의 3차원 구조의 표면에 의해, 효율적으로 횡방향 성장이 가능하여, 종래의 평면 기판 구조에 비해 휨값(bow value)을 현저히 낮출 수 있어 고품질의 발광 구조체 형성이 가능하다. 이에 따라, 활성층의 유효면적 증가와 더불어, 빠른 횡방향 성장에 의한 스트레스 감소를 통한 높은 발광효율을 얻을 수 있고, 제2 도전형 반도체층 표면의 유효면적 증가에 의해서 낮은 구동전압을 가질 수 있다. 또한, 활성층의 상부면과 3차원 구조물의 측면에서 성장되는 활성층의 두께를 균일하게 할 수 있어서, 활성층에서 단일 파장의 광을 방출할 수 있다.
또한, 본 발명에서는 기판을 직접 식각하여 표면에 3차원 구조를 형성할 수 있는데, 이 경우 기판의 풍부한 물질제공으로 3차원 발광 구조체의 형성 자유도가 증가하여 최적화가 가능하며, 에피 박막 형성 도중에 식각하는 방식에 수반되는 성장 중단에 따른 에피 박막의 오염문제를 해결할 수 있다. 아울러, 기판 식각시 공정자유도가 대폭 증가할 수 있다. 즉, 에피 박막을 식각할 경우에 포토레지스터 마스크가 식각에 의해 완전히 제거된 직후 식각을 바로 멈춰야만 하는 것에 비해, 기판을 식각할 경우에는 오버 에칭시에도 패턴이 그대로 유지될 수 있다.
또한, 예를 들어 표면으로 향할수록 폭이 증가하는 원형의 횡단면을 갖는 오목부와 같이, 3차원 구조물이 종방향으로 폭이 변화하는 원형의 횡단면을 갖는 형태일 경우, 3차원 구조물 내의 모든 부분이 경사면으로 형성될 수 있다. 이에 따라, 그 위에 형성되는 에피 박막 역시 non-polar 성장이 가능하게 되어, 캐리어 재결합 확률이 증가하여 광출력이 증가될 수 있다.
또한, 기판의 복수의 3차원 구조물로서, 오목부와 더불어 볼록부가 형성되어 있는 경우, 에피 박막과 기판 사이에 공극이 자연적으로 형성될 수 있다. 기판 제거를 수반하는 수직형 구조의 발광다이오드 제조 과정에 있어, 이 공극이 기판을 제거할 때 식각 용액이 보다 용이하게 공급될 수 있는 채널로 이용될 수 있어, 기판 제거가 용이하다. 아울러, 제거된 기판은 다시 성장 기판으로 이용될 수 있다.
또한, 활성층의 3차원 구조물의 경사면과 3차원 구조물의 외곽면의 두께를 동일하게 하는 경우, 동일 두께로 인해 활성층 에너지 밴드갭이 동일하여 동일 파장의 방출이 가능하다.
도 1은 본 발명의 실시예에 따른 3차원 장파장 발광다이오드를 개략적으로 나타낸 것이다.
도 2는 본 발명의 다른 실시예에 따른 3차원 장파장 발광다이오드를 개략적으로 나타낸 것이다.
도 3은 본 발명에 적용되는 기판의 예를 나타낸 것이다.
도 4는 본 발명에 적용되는 기판의 다른 예를 나타낸 것이다.
도 5는 기판에 3차원 구조물로서 오목부가 형성된 예를 나타내는 것으로, (a)는 평면도를 (b)는 단면도를 나타낸다.
도 6은 본 발명에 따른 3차원 장파장 발광다이오드에 있어서, 활성층에서 광이 방출되는 것을 개략적으로 나타낸 것이다.
도 7 내지 도 9는 도 1에 도시된 3차원 장파장 발광다이오드를 제조하는 과정을 개략적으로 나타낸 것이다.
도 10 내지 도 14는 도 2에 도시된 3차원 장파장 발광다이오드를 제조하는 과정을 개략적으로 나타낸 것이다.
도 15는 기판에 3차원 구조물로서 오목부가 형성된 다른 예를 나타낸 것이다.
도 16은 도 15의 기판을 이용한 3차원 장파장 발광다이오드의 예를 개략적으로 나타낸 것이다.
도 17은 도 15의 기판을 이용한 3차원 장파장 발광다이오드의 다른 예를 개략적으로 나타낸 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 3차원 장파장 발광다이오드 및 그 제조 방법에 관하여 설명하기로 한다.
본 발명에서, 3차원이라 함은 기판 및 반도체층의 표면이 평탄한 것과 대비되는 개념으로, 기판이나 반도체층의 표면에 오목부 또는 볼록부가 형성되어 있거나 또는 오목부와 볼록부 모두가 형성되어 있는 것을 의미한다. 본 발명에서 3차원 구조물은 오목부들 또는 볼록부들을 포함할 수 있으며, 오목부와 볼록부를 모두 포함할 수 있다. 이하에서는, 주로 3차원 구조물로서 오목부들을 포함하는 예를 들어 설명하나, 3차원 구조물로서 볼록부들을 포함하거나 오목부와 볼록부 모두를 포함할 수 있다.
또한, 본 발명에서, 장파장 발광다이오드라 함은, 활성층에서 방출되는 광의 파장이 600nm, 650nm, 850nm, 940nm 등과 같이, 활성층에서 방출되는 광의 파장이 600nm 이상인 발광다이오드를 의미한다. 이러한 장파장 발광다이오드는 적색 발광다이오드, 적외선 발광다이오드가 해당될 수 있다.
도 1은 본 발명의 실시예에 따른 3차원 장파장 발광다이오드를 개략적으로 나타낸 것이다.
도 1을 참조하면, 도시된 3차원 장파장 발광다이오드(100)는 기판(110), 제1 도전형 반도체층(120), 활성층(130), 제2 도전형 반도체층(140), 제1 전극(160) 및 제2 전극(150)을 포함한다.
기판(110)의 표면에는 종단면이 곡면인 부분을 포함하고 서로 이격된 복수의 3차원 구조물이 형성되어 있다. 3차원 구조물의 외곽면들은 서로 연결된 면이다. 도 1에는 3차원 구조물(115)이 오목부들로 형성된 예가 나타나 있으나, 3차원 구조물(115)은 볼록부들로 형성되거나, 오목부와 함께 볼록부를 포함할 수도 있다.
기판(110)은 도 3에 도시된 예와 같이, GaAs, GaP 또는 InP 기판(101)일 수 있다. 이 경우, 3차원 구조물은 GaAs, GaP 또는 InP 기판(101)에 형성된다.
또한, 기판(110)은 도 4에 도시된 예와 같이, GaAs, GaP 또는 InP 기판(101)에 비도핑 반도체층 및 제1 도전형 반도체층 중 하나 이상의 반도체층(102)이 형성된 것일 수 있다. 이 경우, 3차원 구조물은 반도체층(102)에 형성될 수 있다.
제1 도전형 반도체층(120)은 기판(110)의 표면에 형성된다. 물론 공지된 바와 같이 기판(110)과 제1 도전형 반도체층(120) 사이에는 버퍼층, 비도핑 반도체층 등 결정성 향상을 위한 추가의 반도체층이 더 형성될 수 있다. 예를 들어, 제1 도전형 반도체층(120)은 Si와 같은 n형 불순물이 도핑된 III(Ga, Al, In)-V(P, As) 반도체로 형성되고, 제2 도전형 반도체층(140)은 Mg와 같은 p형 불순물이 도핑된 III-V 반도체로 형성될 수 있다. 물론, 그 반대도 가능하다.
활성층(130)은 제1 도전형 반도체층(120)의 표면에 형성되며, AlGaInP 또는 AlGaAs를 포함하여 600nm 이상의 파장을 갖는 광을 방출한다. 활성층(130)은 바람직하게는 적색광 또는 적외선을 방출할 수 있다. 활성층(130)은 우물층과 장벽층이 교대로 적층된 양자우물구조로 형성될 수 있다.
제2 도전형 반도체층(140)은 활성층(130)의 표면에 형성된다.
도 1을 참조하면, 제1 도전형 반도체층(120)의 두께가 제2 도전형 반도체층(140)의 두께보다 더 크고, 제2 도전형 반도체층(140)의 두께가 활성층(130)의 두께보다 더 클 수 있으나, 반드시 이에 제한되는 것은 아니다.
제1 전극(160)은 제1 도전형 반도체층(120)에 전기적으로 연결된다. 그리고, 제2 전극(150)은 제2 도전형 반도체층(140)에 전기적으로 연결된다. 도 1에 도시된 예와 같이, 제2 전극(150)은 제2 도전형 반도체층(140) 상부에 형성될 수 있고, 제1 전극(160)은 기판(110) 이면에 형성될 수 있다. 예를 들어 GaAs, InP 등의 기판의 경우 반도성 혹은 도핑이 되어 있는 경우, 전도성을 나타낼 수 있다. 이에, 메사 식각에 의해 제1 반도체층이 노출되는 부분에 제1 전극을 형성함으로써 활성층 면적을 감소시키는 종래의 수평형 구조보다는, 도 1에 도시된 예와 같이 기판(110) 이면에 제1 전극(160)을 형성함으로써 충분한 활성층 면적을 유지하는 것이 보다 바람직하다.
제1 전극(160)과 제2 전극(150)은 공지된 Ag, Au, Ni 등으로 단층 혹은 다층으로 형성될 수 있다.
본 발명에 따른 3차원 장파장 발광다이오드에 의하면, 제2 전극(150)이 기판(110)의 표면 형상을 유지하는 제2 도전형 반도체층(140)에 접촉된다. 이를 통하여, 반도체층과 전극 간의 결합면적이 증대되고, 이에 의해 접촉저항이 감소됨으로써 구동전압이 감소될 수 있다.
본 발명의 경우, 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140) 기판(110)의 표면 형상, 즉 서로 이격된 3차원 구조물이 존재하는 형상을 유지하는 것이 특징이다.
이를 위해 기판(110)에는 서로 이격된 복수의 3차원 구조물(115)이 형성된다.
도 5는 기판에 3차원 구조물로서 오목부가 형성된 예를 나타내는 것으로, (a)는 평면도를 (b)는 단면도를 나타낸다.
도 5의 (a) 및 (b)를 참조하면, 기판 표면(510)에 측면(521)과 바닥면(522)을 갖는 오목부 형태의 3차원 구조물이 형성된다. 바닥면의 경우 도 15에 도시된 예와 같이 생략될 수 있다. 이때, 3차원 구조물은 종단면이 곡면인 부분을 포함한다.
또한, 오목부는 도 5의 (b)에 도시된 예와 같이, 표면으로 향할수록 폭이 증가하는 원형의 횡단면을 가질 수 있다. 반면, 볼록부의 경우, 상부로 향할수록 폭이 좁아지는 원형의 횡단면을 가질 수 있다. 즉, 3차원 구조물은 종방향으로 폭이 변화할 수 있다. 이러한 형태의 3차원 구조물의 경우, 3차원 구조물 내의 모든 부분이 곡면을 포함하는 경사면으로 형성될 수 있고 이에 따라, 그 위에 형성되는 에피 박막 역시 non-polar 성장이 가능하게 되어, 캐리어 재결합 확률이 증가하여 광출력이 증가될 수 있다.
전술한 바와 같이, 성장 기판으로는 C축 성장기판이 가장 일반적으로 이용되는데, C축 성장기판 위에 성장된 3-5족 화합물의 내부 분극(polar) 작용에 의해 활성층 내에 존재하는 정공과 전자는 서로 이격되게 분포하여, 재결합 확률이 저하되어 광출력이 감소되는 문제점이 있다. 그러나, 본 발명의 경우, non-polar 성장이 많이 포함되는 바, 종래에 비하여 활성층에서의 캐리어 재결합 확률을 높일 수 있다.
이와 같은 기판(110)의 3차원 구조의 표면에 의해, 효율적으로 횡방향 성장이 가능하여, 종래의 평면 기판 구조에 비해 휨값(bow value)을 현저히 낮출 수 있어 고품질의 발광 구조체 형성이 가능하다. 이에 따라, 활성층(130)의 유효면적 증가와 더불어, 빠른 횡방향 성장에 의한 스트레스 감소를 통한 높은 발광효율을 얻을 수 있고, 제2 도전형 반도체층(140) 표면의 유효면적 증가에 의해서 낮은 구동전압을 가질 수 있다.
결국, 본 발명에 따른 3차원 장파장 발광다이오드의 경우, 3차원 구조물 등에서 형성된 에피층이 non-polar 성장되어 활성층을 포함하는 에피층　내에서 스트레스가 감소되며, 이로 인해 활성층에서의 전자와 재결합 확률이 현저히 증가된다.　3차원 구조물 상부 등에서 Non-polar 성장이 적용된 활성층 부분의 단위 면적당 광 방출량의 경우, 3차원 구조물과 3차원 구조물 사이와 같은 일반 평탄 영역에서의 단위 면적당 광 방출량보다 현저히 높아질 수 있다.
또한, 활성층(130)의 상부면, 즉 3차원 구조물(115)의 외곽면과 3차원 구조물(115)의 경사면(도 5의 521)에서 성장되는 활성층의 두께를 동일하게 하는 것이 보다 바람직하다. 활성층의 3차원 구조물의 경사면과 3차원 구조물의 외곽면의 두께를 동일하게 하는 경우, 동일 두께로 인해 활성층 에너지 밴드갭이 동일하여 단일 파장의 방출이 가능하다. 이는 측면성장이 상부면 보다 빠른 것을 의미하는 것이고, 동일 두께로 인해 활성층 에너지 밴드갭이 동일하여 동일 파장이 가능하다. 그리고, 활성층의 우물층 두께가 두꺼우면 에너지 밴드갭이 작아져서 장파장 발광이 이루어진다.
양자우물구조의 에너지 밴드갭은 선택되는 물질의 고유값 뿐 아니라, 물질과 상관없이 그 양자우물구조의 물리적 두께에 반비례한다. 예를 들어 GaN 물질을 활성층으로 선택하면 벌크(양자우물구조에 비해 두께가 충분히 두꺼운 반도체층)에서는 3.4(eV)에 해당하는 에너지 밴드값을 물질특성으로 부여 받아, 3.4eV에 해당하는 광을 방출하지만, 양자구조로 채용된 GaN층은 두께를 얇게 형성하여 던 큰 에너지 밴드갭 3.4 + x (eV)만큼의 에너지 밴드갭을 나타낼 수 있다. 따라서 3차원 구조 상부와 측면에서 우물층 두께가 상이하면(일반적으로 상부가 측면에 비해 두꺼움), 상부와 측면에서의 우물층 에너지 밴드갭이 서로 상이하여 서로 다른 파장이 방출되나, 활성층의 상부와 측면의 우물층 두께가 동일하여 에너지 밴드갭이 동일하여 상부와 측면에서 동일한 파장의 광이 방출될 수 있다.
도 6은 본 발명에 따른 3차원 장파장 발광다이오드에 있어서, 활성층에서 광이 방출되는 것을 개략적으로 나타낸 것이다.
도 6을 참조하면, 활성층(130)은 기판의 표면 형상을 유지하는 바, 활성층(130) 역시 3차원 구조물을 포함한다. 보다 구체적으로 활성층(130)은 3차원 구조물과 3차원 구조물 사이(131), 3차원 구조물의 측면(132) 및 3차원 구조물의 바닥면(133)을 포함한다. 3차원 구조물의 바닥면(133)은 도 15에 도시된 예와 같이 생략될 수 있다. 이때, 3차원 구조물과 3차원 구조물 사이(131) 및 3차원 구조물의 바닥면(133)에서는 제1 피크파장(λ1)이 방출되고, 3차원 구조물의 측면(132)에서는 제2 피크파장(λ2)이 방출된다. 본 발명의 경우, 전술한 바와 같이, 3차원 구조물의 측면과 그 외의 부분의 균일한 성장이 가능하여, 제1 피크파장(λ1)과 제2 피크파장(λ2)의 차이가 10% 이내, 보다 바람직하게는 5% 이내가 될 수 있어, 활성층(130)을 통하여 균일한 파장의 광이 방출될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 3차원 장파장 발광다이오드를 개략적으로 나타낸 것이다.
도 1에 도시된 구조의 3차원 장파장 발광다이오드(100)가 기판(110)이 존재하는 구조라면, 도 2에 도시된 구조의 3차원 장파장 발광다이오드(200)는 기판(110)이 제거된, 이른바 수직형 구조에 해당한다.
도 2를 참조하면, 도시된 3차원 장파장 발광다이오드는 위로부터, 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)을 포함한다. 그리고 기판이 제거된 대신에 제2 도전형 반도체층(140)의 표면에는 도전성 기판(210)이 부착되어 있다. 이러한 도전성 기판은 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극의 역할을 할 수 있다.
그리고, 제1 도전형 반도체층의 상부에는 제1 전극(220)이 형성될 수 있다.
예를 들어, GaAs 기판의 경우, 광 흡수성이 우수하여 활성층에서 하부 방향으로 방출되는 광의 많은 양이 상부 방향으로 반사되지 못하고 소실될 수 있다. 이에, 기판이 제거되고, 대신에 실리콘 기판 혹은 금속 기판과 같은 도전성 기판이 부착된 구조의 경우, 이러한 문제점을 해결할 수 있다.
도 2에 도시된 예의 경우, 제조 과정에서 기판 제거 및 상하 반전에 의하여 제1 도전형 반도체층(120)의 하부면에 종단면이 곡면인 부분을 포함하는 3차원 구조물(115)이 형성되어 있는 구조에 해당한다. 그리고, 활성층(130) 및 제2 도전형 반도체층(140) 각각은 이러한 하부면에 3차원 구조물이 형성되어 있는 제1 도전형 반도체층(120)의 표면 형상을 유지한다.
본 실시예의 경우, 기판 표면의 3차원 구조물(115)로, 오목부와 더불어 볼록부가 형성되어 있는 것이 보다 바람직하다. 기판에 오목부와 더불어 볼록부를 포함하는 3차원 구조물이 형성되어 있는 경우, 에피 박막과 기판 사이에 공극이 자연적으로 형성될 수 있다. 도 13에서와 같이 기판 제거를 수반하는 수직형 구조의 발광다이오드 제조 과정에 있어, 이 공극이 기판을 제거할 때 식각 용액이 보다 용이하게 공급될 수 있는 채널로 이용될 수 있어, 기판 제거가 용이하다.
아울러, 제거된 기판은 다시 성장 기판으로 이용될 수 있다.
도 7 내지 도 9는 도 1에 도시된 3차원 장파장 발광다이오드를 제조하는 과정을 개략적으로 나타낸 것이다.
도 7을 참조하면, 우선, 기판(110) 표면에 종단면이 곡면인 부분을 포함하고 서로 이격된 복수의 3차원 구조물(115)을 형성한다.
이러한 복수의 3차원 구조물의 경우, 포토레지스터 마스크를 이용한 식각 공정을 통하여 형성될 수 있다.
본 발명에서는 기판(110)을 직접 식각하여 표면에 3차원 구조를 형성한다. 이 경우 기판(110)의 풍부한 물질 제공으로 3차원 발광 구조체(120~140)의 형성 자유도가 증가하여 최적화가 가능하다.
아울러, 볼록부 혹은 오목부의 형성을 위하여 에피 박막 형성 도중에 식각하는 방식의 경우, 성장 중단이 반드시 수반되는데, 이는 에피 박막의 오염문제를 유발한다. 그러나, 기판 자체에 3차원 구조물을 형성하는 경우, 이러한 문제점을 차단할 수 있다.
아울러, 기판 식각시 공정자유도가 대폭 증가할 수 있다. 즉, 에피 박막을 식각할 경우에 포토레지스터 마스크가 식각에 의해 완전히 제거된 직후 식각을 바로 멈춰야만 한다. 즉, 포토레지스터 마스크가 남겨진 상태에서 식각을 중지하게 되면 포토레지스터 마스크를 제외한 부분은 구조물 측면이 경사면으로 형성되는 것에 비해, 남겨진 포토레지스터 마스크 하부 부분을 식각되지 못해 평편한 구조물을 그대로 포함하고 있어서, 폴라면에서 에피층이 추가 성장하는 바 분극 문제를 해결하기 어렵다. 그러나, 기판을 식각할 경우에는 오버 에칭시에도 패턴이 그대로 유지될 수 있다.
특히, 3차원 구조물(115)은 종방향으로 폭이 변화하는 원형의 횡단면을 갖도록 형성될 수 있다. 예를 들어 3차원 구조물(115)이 오목부라면, 상부 방향으로 향할수록 폭이 증가하는 원형의 횡단면을 갖도록 형성될 수 있다. 반대로, 3차원 구조물(115)이 볼록부라면, 상부 방향으로 향할수록 폭이 감소하는 원형의 횡단면을 갖도록 형성될 수 있다.
기판이 도 3에 도시된 예와 같이, GaAs, GaP 또는 InP 기판일 경우, 본 단계에서 GaAs, GaP 또는 InP 기판 표면에 서로 이격된 복수의 3차원 구조물(115)을 형성할 수 있다.
통상의 발광다이오드 제조시 이용되는 사파이어 기판의 경우, 내구성 및 화학적 안정성이 우수하나, 이러한 장점은 사파이어 기판 가공을 극히 어렵게 하는 바, 종래에는 기판 자체를 식각하여 3차원 표면을 형성할 수 없었던 것에 비해, 본 발명의 경우, 성장기판으로 예를 들어, GaAs 반도체 벌크 기판을 사용하여 손쉽게 가공이 가능하다.
또한, 기판이 도 4에 도시된 예와 같이, GaAs, GaP 또는 InP 기판(101)에 비도핑 반도체층 및 제1 도전형 반도체층 중 하나 이상을 포함하는 반도체층(102)이 형성된 것일 경우, 본 단계에서 반도체층(102) 표면에 서로 이격된 복수의 3차원 구조물(115)을 형성할 수 있다.
다음으로, 도 8을 참조하면, 서로 이격된 복수의 3차원 구조물(115)이 형성된 기판(110) 표면에, 제1 도전형 반도체층(120), AlGaInP 또는 AlGaAs를 포함하여 600nm 이상의 파장을 갖는 광을 방출하는 활성층(130) 및 제2 도전형 반도체층(140)을 포함하는 발광 구조체를 형성한다.
발광 구조체는 이른 바 에피 박막 성장을 통하여 형성될 수 있고, MOCVD 방법, LPE 방법으로 형성될 수 있다. 보다 바람직하게는 성장 속도가 빠른 LPE 방법으로 발광 구조체가 형성되는 것이다.
이때, 활성층(130)을 포함한 발광 구조체 형성시 3차원 구조물이 형성된 기판의 표면 형상을 유지한다.
다음으로, 도 9를 참조하면, 발광 구조체 형성 후에, 제1 도전형 반도체층(120)에 전기적으로 연결되는 제1 전극(160) 및 제2 도전형 반도체층(140)에 전기적으로 연결되는 제2 전극(150)을 형성한다.
도 9에 도시된 예와 같이, 제1 전극(160)을 기판(110) 하부에 형성하고, 제2 전극(150)을 상기 제2 도전형 반도체층(140) 상부에 형성할 수 있다.
도 10 내지 도 14는 도 2에 도시된 3차원 장파장 발광다이오드를 제조하는 과정을 개략적으로 나타낸 것이다.
도 10을 참조하면, 우선, 기판(110) 표면에, 종단면이 곡면인 부분을 포함하고 서로 이격된 복수의 3차원 구조물(115)을 형성한다. 본 단계와 관련되어서는 도 7에서 전술한 모든 사항이 적용될 수 있는 바, 그 상세한 설명을 생략한다.
다음으로 도 11을 참조하면, 복수의 3차원 구조물이 형성된 기판 표면에 희생층(201)을 형성한다.
희생층(201)은 기판(110) 제거를 위한 것으로, 미리 정해진 식각 용액에 선택적으로 용해될 수 있는 물질이 이용된다.
바람직하게는 AlAs 재질의 희생층을 제시할 수 있다. AlAs의 경우, HF 용액에 선택적으로 식각될 수 있어, 희생층으로 사용하기에 적합하다.
다음으로, 도 12를 참조하면, 희생층이 형성된 기판 표면에, 제1 도전형 반도체층, AlGaInP 또는 AlGaAs를 포함하여 600nm 이상의 파장을 갖는 광을 방출하는 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체를 형성한다. 본 단계와 관련되어서는 도 8에서 전술한 모든 사항이 적용될 수 있는 바, 그 상세한 설명을 생략한다.
본 단계에서, 활성층(130)을 포함한 발광 구조체 형성시, 그리고 희생층(201)의 형성시, 3차원 구조물(115)이 형성된 기판의 표면 형상을 유지한다.
다음으로, 도 13에 도시된 예와 같이, 제2 도전형 반도체층(140) 표면에 도전성 기판(210)을 부착하고, AlAs 재질 등의 희생층(201)을 HF 용액 등의 식각 용액으로 제거하여 기판(110)을 분리한다.
도전성 기판(210)은 제2 도전형 반도체층(140)과 전기적으로 연결되는 제2 전극으로 작용할 수 있다.
이때, 도전성 기판(210) 부착은 제2 도전형 반도체층 상에 예를 들어, p-GaP와 같은 추가의 제2 도전형 반도체층(미도시)을 형성한 후, 그 위에 실리콘 기판 또는 금속 기판을 도전성 접착제로 부착하는 방법으로 수행될 수 있다.
다음으로, 도 14에 도시된 예와 같이, 희생층(201)이 제거되어 노출되는 제1 도전형 반도체층(120)에 전기적으로 연결되는 제1 전극(220)을 형성한다.
도 15는 기판에 3차원 구조물이 형성된 다른 예를 나타낸 것이다. 또한, 도 16은 도 15의 기판을 이용한 3차원 장파장 발광다이오드의 예를 개략적으로 나타낸 것이고, 도 17은 도 15의 기판을 이용한 3차원 장파장 발광다이오드의 다른 예를 개략적으로 나타낸 것이다.
도 16에 도시된 구조는 3차원 구조물의 형상을 제외하고는 도 1에 도시된 구조와 거의 동일하고, 도 17에 도시된 구조는 3차원 구조물의 형상을 제외하고는 도 2에 도시된 구조와 거의 동일한 바, 여기서는 그 상세한 설명을 생략한다.
도 15에 도시된 예와 같이, 기판(110) 표면에 형성된 3차원 구조물(115)의 경우, 오목부로 형성되어 있는데, 오목부의 바닥면이 존재하지 않고, 오목부 전체가 곡면으로 형성될 수 있다. 또한, 3차원 구조물(115)이 볼록부로 형성되어 있는 경우에도 볼록부의 상면이 존재하지 않고, 볼록부 전체가 곡면으로 형성될 수 있다. 이 경우, 오목부 또는 볼록부에서의 에피 성장이 모두 non-polar 성장이 될 수 있어, 도 16에 도시된 장파장 발광다이오드 또는 도 17에 도시된 장파장 발광다이오드의 활성층에서의 전자와 전자의 재결합 확률이 현저히 높아질 수 있고, 이에 따라 광 방출 효율이 보다 높아질 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
110 : 기판
115 : 3차원 구조물
120 : 제1 도전형 반도체층
130 : 활성층
140 : 제2 도전형 반도체층
150 : 제2 전극
160 : 제1 전극
210 : 도전성 기판
220 : 제1 전극
510 : 기판 표면(3차원 구조물 외곽면)
521 : 3차원 구조물 측면(측벽)
522 : 3차원 구조물 바닥면

Claims (30)

  1. 서로 이격된 복수의 3차원 구조물이 형성된 표면을 구비하는 기판;
    상기 기판의 표면에 형성되는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층의 표면에 형성되며, AlGaInP 또는 AlGaAs를 포함하여 600nm 이상의 파장을 갖는 광을 방출하는 활성층;
    상기 활성층의 표면에 형성되는 제2 도전형 반도체층;
    상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극; 및
    상기 제2 도전형 반도체층에 전기적으로 연결되는 제2 전극;을 포함하고,
    상기 복수의 3차원 구조물은 종단면이 곡면인 부분을 포함하고,
    상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층 각각이 상기 기판의 표면 형상을 유지하며,
    상기 활성층은 상기 기판의 표면 형상을 유지하여, 활성층의 3차원 구조물과 3차원 구조물의 사이에서 제1 피크파장을 갖는 광을 방출함과 더불어 활성층의 3차원 구조물의 측면에서 제2 피크파장을 갖는 광을 방출하되, 상기 활성층의 3차원 구조물의 측면에서의 단위면적당 광 방출량이 상기 활성층의 3차원 구조물과 3차원 구조물의 사이에서의 단위면적당 광 방출량보다 더 크며, 상기 제1 피크파장과 제2 피크파장의 차이가 10% 이내인 것을 특징으로 하는 3차원 장파장 발광다이오드.
  2. 제1항에 있어서,
    상기 복수의 3차원 구조물은 오목부 또는 볼록부를 포함하거나, 또는 오목부와 볼록부 모두를 포함하는 것을 특징으로 하는 3차원 장파장 발광다이오드.
  3. 제1항에 있어서,
    상기 기판은 GaAs, GaP 또는 InP 기판인 것을 특징으로 하는 3차원 장파장 발광다이오드.
  4. 제1항에 있어서,
    상기 기판은 GaAs, GaP 또는 InP 기판에 비도핑 반도체층 및 제1 도전형 반도체층 중 하나 이상의 반도체층이 형성된 것을 특징으로 하는 3차원 장파장 발광다이오드.
  5. 제3항 또는 제4항에 있어서,
    상기 제1 전극은 상기 기판 하부에 형성되고,
    상기 제2 전극은 상기 제2 도전형 반도체층 상부에 형성되는 것을 특징으로 하는 3차원 장파장 발광다이오드.
  6. 제1항에 있어서,
    상기 3차원 구조물은 종방향으로 폭이 변화하는 원형의 횡단면을 갖는 것을 특징으로 하는 3차원 장파장 발광다이오드.
  7. 제1항에 있어서,
    상기 활성층은 적색광 또는 적외선을 방출하는 것을 특징으로 하는 3차원 장파장 발광다이오드.
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 제2 전극이, 상기 기판의 표면 형상을 유지하는 상기 제2 도전형 반도체층에 접촉되어, 반도체층과 전극 간의 결합면적이 증대되고, 이에 의해 접촉저항이 감소됨으로써 구동전압이 감소되는 것을 특징으로 하는 3차원 장파장 발광다이오드.
  11. 서로 이격된 복수의 3차원 구조물이 형성된 표면을 구비하는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층의 표면에 형성되며, AlGaInP 또는 AlGaAs를 포함하여 600nm 이상의 파장을 갖는 광을 방출하는 활성층;
    상기 활성층의 표면에 형성되는 제2 도전형 반도체층;
    상기 제2 도전형 반도체층 표면에 형성되는 도전성 기판;
    상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극;을 포함하고,
    상기 복수의 3차원 구조물은 종단면이 곡면인 부분을 포함하고,
    상기 활성층 및 제2 도전형 반도체층 각각이 상기 제1 도전형 반도체층의 표면 형상을 유지하며,
    상기 활성층은 상기 제1 도전형 반도체층의 표면 형상을 유지하여, 활성층의 3차원 구조물과 3차원 구조물의 사이에서 제1 피크파장을 갖는 광을 방출함과 더불어 활성층의 3차원 구조물의 측면에서 제2 피크파장을 갖는 광을 방출하되, 상기 활성층의 3차원 구조물의 측면에서의 단위면적당 광 방출량이 상기 활성층의 3차원 구조물과 3차원 구조물의 사이에서의 단위면적당 광 방출량보다 더 크며, 상기 제1 피크파장과 제2 피크파장의 차이가 10% 이내인 것을 특징으로 하는 3차원 장파장 발광다이오드.
  12. 제11항에 있어서,
    상기 복수의 3차원 구조물은 오목부 또는 볼록부를 포함하거나, 또는 오목부와 볼록부 모두를 포함하는 것을 특징으로 하는 3차원 장파장 발광다이오드.
  13. 제11항에 있어서,
    상기 3차원 구조물은 종방향으로 폭이 변화하는 원형의 횡단면을 갖는 것을 특징으로 하는 3차원 장파장 발광다이오드.
  14. 제11항에 있어서,
    상기 활성층은 적색광 또는 적외선을 방출하는 것을 특징으로 하는 3차원 장파장 발광다이오드.
  15. 삭제
  16. 삭제
  17. 제11항에 있어서,
    상기 제1 전극이, 상기 제1 도전형 반도체층의 표면 형상과 반대되는 상기 제1 도전형 반도체층의 이면에 접촉되어, 반도체층과 전극 간의 결합면적이 증대되고, 이에 의해 접촉저항이 감소됨으로써 구동전압이 감소되는 것을 특징으로 하는 3차원 장파장 발광다이오드.
  18. (a) 기판 표면에 서로 이격된 복수의 3차원 구조물을 형성하는 단계;
    (b) 상기 기판 표면에, 제1 도전형 반도체층, AlGaInP 또는 AlGaAs를 포함하여 600nm 이상의 파장을 갖는 광을 방출하는 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체를 형성하는 단계; 및
    (c) 상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극 및 상기 제2 도전형 반도체층에 전기적으로 연결되는 제2 전극을 형성하는 단계;를 포함하고,
    상기 (a) 단계에서, 종단면이 곡면인 측면 부분을 포함하도록 상기 복수의 3차원 구조물을 형성하고,
    상기 (b) 단계에서, 활성층을 포함한 발광 구조체 형성시 종단면이 곡면인 측면 부분을 포함하는 상기 복수의 3차원 구조물이 형성된 기판의 표면 형상을 유지하여, 상기 활성층의 곡면 부분을 포함하는 측면 부분에서의 성장이 non-polar 성장이 되고, 상기 활성층의 측면과 그 외의 부분이 균일한 두께로 성장되는 것을 특징으로 하는 3차원 장파장 발광다이오드 제조 방법.
  19. 제18항에 있어서,
    상기 (a) 단계에서, 상기 기판의 표면에 오목부 또는 볼록부를 형성하거나, 또는 오목부 및 볼록부를 형성하는 것을 특징으로 하는 3차원 장파장 발광다이오드 제조 방법.
  20. 제18항에 있어서,
    상기 기판은 GaAs, GaP 또는 InP 기판이고,
    상기 (a) 단계에서 GaAs, GaP 또는 InP 기판 표면에 서로 이격된 복수의 3차원 구조물을 형성하는 것을 특징으로 하는 3차원 장파장 발광다이오드 제조 방법.
  21. 제18항에 있어서,
    상기 기판은 GaAs, GaP 또는 InP 기판에 비도핑 반도체층 및 제1 도전형 반도체층 중 하나 이상을 포함하는 반도체층이 형성된 것이고,
    상기 (a) 단계에서 상기 반도체층 표면에 서로 이격된 복수의 3차원 구조물을 형성하는 것을 특징으로 하는 3차원 장파장 발광다이오드 제조 방법.
  22. 제20항 또는 제21항에 있어서,
    상기 (c) 단계에서, 상기 제1 전극을 상기 기판 하부에 형성하고, 상기 제2 전극을 상기 제2 도전형 반도체층 상부에 형성하는 것을 특징으로 하는 3차원 장파장 발광다이오드 제조 방법.
  23. 제18항에 있어서,
    상기 (a) 단계에서, 상기 3차원 구조물을 종방향으로 폭이 변화하는 원형의 횡단면을 갖도록 형성하는 것을 특징으로 하는 3차원 장파장 발광다이오드 제조 방법.
  24. (a) 기판 표면에 서로 이격된 복수의 3차원 구조물을 형성하는 단계;
    (b) 상기 복수의 3차원 구조물이 형성된 기판 표면에 희생층을 형성하는 단계;
    (c) 상기 희생층이 형성된 기판 표면에, 제1 도전형 반도체층, AlGaInP 또는 AlGaAs를 포함하여 600nm 이상의 파장을 갖는 광을 방출하는 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체를 형성하는 단계;
    (d) 상기 제2 도전형 반도체층 표면에 도전성 기판을 부착하고 상기 희생층을 제거하여 상기 기판을 분리하는 단계; 및
    (e) 상기 희생층이 제거되어 노출되는 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극을 형성하는 단계;를 포함하고,
    상기 (a) 단계에서, 종단면이 곡면인 측면 부분을 포함하도록 상기 복수의 3차원 구조물을 형성하고,
    상기 (b) 단계 및 (c) 단계에서, 상기 희생층 및 상기 활성층을 포함한 발광 구조체 형성시에 종단면이 곡면인 측면 부분을 포함하는 상기 복수의 3차원 구조물이 형성된 기판의 표면 형상을 유지하여, 상기 활성층의 곡면 부분을 포함하는 측면 부분에서의 성장이 non-polar 성장이 되고, 상기 활성층의 측면과 그 외의 부분이 균일한 두께로 성장되는 것을 특징으로 하는 3차원 장파장 발광다이오드 제조 방법.
  25. 제24항에 있어서,
    상기 (a) 단계에서, 상기 기판의 표면에 오목부 또는 볼록부를 형성하거나, 또는 오목부 및 볼록부를 형성하는 것을 특징으로 하는 3차원 장파장 발광다이오드 제조 방법.
  26. 제24항에 있어서,
    상기 기판은 GaAs, GaP 또는 InP 기판이고,
    상기 (a) 단계에서 GaAs, GaP 또는 InP 기판 표면에 서로 이격된 복수의 3차원 구조물을 형성하는 것을 특징으로 하는 3차원 장파장 발광다이오드 제조 방법.
  27. 제24항에 있어서,
    상기 기판은 GaAs, GaP 또는 InP 기판에 비도핑 반도체층 및 제1 도전형 반도체층 중 하나 이상을 포함하는 반도체층이 형성된 것이고,
    상기 (a) 단계에서 상기 반도체층 표면에 서로 이격된 복수의 3차원 구조물을 형성하는 것을 특징으로 하는 3차원 장파장 발광다이오드 제조 방법.
  28. 제24항에 있어서,
    상기 (a) 단계에서, 상기 3차원 구조물을 종방향으로 폭이 변화하는 원형의 횡단면을 갖도록 형성하는 것을 특징으로 하는 3차원 장파장 발광다이오드 제조 방법.
  29. 제24항에 있어서,
    상기 희생층은 AlAs 재질로 형성되는 것을 특징으로 하는 3차원 장파장 발광다이오드 제조 방법.
  30. 제24항에 있어서,
    상기 (d) 단계에서, 상기 도전성 기판 부착은 상기 제2 도전형 반도체층 상에 추가의 제2 도전형 반도체층을 형성한 후, 실리콘 기판 또는 금속 기판을 도전성 접착제로 부착하는 방법으로 수행되는 것을 특징으로 하는 3차원 장파장 발광다이오드 제조 방법.
KR1020160010917A 2016-01-28 2016-01-28 3차원 장파장 발광다이오드 및 그 제조 방법 KR101844888B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160010917A KR101844888B1 (ko) 2016-01-28 2016-01-28 3차원 장파장 발광다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160010917A KR101844888B1 (ko) 2016-01-28 2016-01-28 3차원 장파장 발광다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170090272A KR20170090272A (ko) 2017-08-07
KR101844888B1 true KR101844888B1 (ko) 2018-04-03

Family

ID=59653870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160010917A KR101844888B1 (ko) 2016-01-28 2016-01-28 3차원 장파장 발광다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101844888B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705226B1 (ko) * 2005-12-15 2007-04-06 엘지전자 주식회사 삼차원 구조의 발광층을 구비한 발광 소자 및 그의 제조방법
JP2008130606A (ja) * 2006-11-16 2008-06-05 Sony Corp 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705226B1 (ko) * 2005-12-15 2007-04-06 엘지전자 주식회사 삼차원 구조의 발광층을 구비한 발광 소자 및 그의 제조방법
JP2008130606A (ja) * 2006-11-16 2008-06-05 Sony Corp 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法

Also Published As

Publication number Publication date
KR20170090272A (ko) 2017-08-07

Similar Documents

Publication Publication Date Title
US9172008B2 (en) Semiconductor light emitting device
US7872269B2 (en) Gallium nitride semiconductor light emitting element
US8399895B2 (en) Semiconductor light emitting device
US9269745B2 (en) Light emitting diode having a plurality of light emitting units
US8519412B2 (en) Semiconductor light-emitting device and method for manufacturing thereof
US20130026531A1 (en) Non-polar light emitting diode having photonic crystal structure and method of fabricating the same
JP2012222362A (ja) 窒化物半導体発光素子
US10043943B2 (en) UV light emitting diode having a stress adjustment layer
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
JP2009302314A (ja) ＧａＮ系半導体装置
KR20130012376A (ko) 반도체 발광소자 제조방법
KR100982988B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
US9231024B2 (en) Light-emitting element and the manufacturing method thereof
CN105633229B (zh) 发光二极管及其制作方法
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
JP2009070893A (ja) 発光装置及びその製造方法
JP5277066B2 (ja) 半導体発光素子およびその製造方法
KR101844888B1 (ko) 3차원 장파장 발광다이오드 및 그 제조 방법
KR101552671B1 (ko) 고휘도 질화물 발광소자 제조 방법
KR101303589B1 (ko) 질화물계 반도체 발광 소자 및 그의 제조 방법
JP2002261370A (ja) 窒化物系半導体素子の作製方法
US20140191194A1 (en) Nitride semiconductor light-emitting element
CN112424960B (zh) 发光二极管及其制作方法
JP2004281825A (ja) 発光ダイオードの製造方法
KR101578480B1 (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
R401 Registration of restoration