KR101823730B1 - Rapidly disposable memory with water-soluble substrate and manufacturing method thereof - Google Patents

Rapidly disposable memory with water-soluble substrate and manufacturing method thereof Download PDF

Info

Publication number
KR101823730B1
KR101823730B1 KR1020150099661A KR20150099661A KR101823730B1 KR 101823730 B1 KR101823730 B1 KR 101823730B1 KR 1020150099661 A KR1020150099661 A KR 1020150099661A KR 20150099661 A KR20150099661 A KR 20150099661A KR 101823730 B1 KR101823730 B1 KR 101823730B1
Authority
KR
South Korea
Prior art keywords
memory
water
substrate
lower electrode
upper electrode
Prior art date
Application number
KR1020150099661A
Other languages
Korean (ko)
Other versions
KR20170008457A (en
Inventor
최양규
배학열
이병현
이동일
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020150099661A priority Critical patent/KR101823730B1/en
Publication of KR20170008457A publication Critical patent/KR20170008457A/en
Application granted granted Critical
Publication of KR101823730B1 publication Critical patent/KR101823730B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02697Forming conducting materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

수용성 기판을 이용하는 메모리는 수용성 물질로 형성되는 기판; 상기 기판의 상부에 형성되는 하부 전극; 상기 하부 전극의 상부에 형성되는 상부 전극; 및 상기 하부 전극 및 상기 상부 전극 사이에 배치되어, 상기 하부 전극 및 상기 상부 전극 사이에 인가되는 전계에 따라 전기적 통로가 생성 또는 소멸되는 절연막을 포함한다.A memory using a water-soluble substrate comprises: a substrate formed of a water-soluble material; A lower electrode formed on the substrate; An upper electrode formed on the lower electrode; And an insulating layer disposed between the lower electrode and the upper electrode and generating or destroying electrical paths according to an electric field applied between the lower electrode and the upper electrode.

Description

수용성 기판을 이용하는 폐기 가능한 메모리 및 그 제작 방법{RAPIDLY DISPOSABLE MEMORY WITH WATER-SOLUBLE SUBSTRATE AND MANUFACTURING METHOD THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a disposable memory using a water-

본 발명은 수용성 기판을 이용하는 폐기 가능한 메모리에 관한 것으로서, 보다 구체적으로 물에 대한 용해도가 미리 설정된 용해도 이상으로 높은 수용성 기판을 포함하도록 메모리를 구성함으로써, 소량의 물로 급속하게 폐기가 가능하도록 메모리를 제작하는 기술에 관한 것이다.The present invention relates to a disposable memory using a water-soluble substrate, and more specifically, by constructing a memory such that the solubility in water includes a water-soluble substrate having a solubility higher than a preset solubility, a memory is manufactured so as to be rapidly discarded with a small amount of water Lt; / RTI >

최근 IoT(Internet of Things) 시대가 도래하여 모든 사물간에 네트워크 연결이 가능해짐에 따라 물리적인 폐기가 가능한 전자 소자들에 대한 연구가 큰 관심을 받고 있다. 특히, 전자 소자들 중 데이터를 저장하고 있는 메모리의 경우에는 보안에 취약하므로, 더욱 빠른 폐기가 필요하다.Recently, as the Internet of Things (IOT) has arrived, network connections between all objects have become possible, and research on electronic devices capable of physical disposal has received great interest. Particularly, in the case of a memory storing data among electronic devices, since it is vulnerable to security, faster disposal is required.

이와 같은 기존의 전자 소자들은 폐기가 가능하도록 제작하는데 복잡한 단점 및 물리적으로 폐기하는데 걸리는 시간이 상당히 긴 단점이 있다.Such conventional electronic devices are disadvantageous in that they are disadvantageous in that they are disadvantageous in that they are disadvantageous in that they are disadvantageously complicated and disadvantageous in physical disposal.

따라서, 기존의 데이터를 저장하고 있는 메모리의 경우, 보안 강화가 필요한 시기에 순간적으로 폐기하기가 어렵다는 문제점이 발생된다.Therefore, in the case of a memory storing existing data, there is a problem that it is difficult to instantaneously dispose of the memory at the time of necessity of security enhancement.

이에, 본 명세서에서는 저비용으로 폐기가 가능하도록 간단한 구조를 갖는 메모리 및 그 제작 방법에 관한 기술을 제안한다.Accordingly, the present invention proposes a memory having a simple structure so as to be discarded at a low cost and a technique for manufacturing the same.

본 발명의 실시예들은 미리 설정된 용해도 이상의 수용성 물질로 기판을 형성함으로써, 소량의 물로 수십 초 이내로 급속하게 폐기가 가능하도록 제작되는 메모리를 제공한다.Embodiments of the present invention provide a memory which is manufactured so that a substrate can be formed of a water-soluble material having a predetermined solubility or higher so that it can be rapidly discarded in a small amount of water within several tens of seconds.

구체적으로, 본 발명의 실시예들은 수용성 물질로 기판을 형성하고, 하부 전극 및 상부 전극을 인쇄 공정을 이용하여 형성하며, 상부 전극 및 하부 전극 사이에 인가되는 전계에 따라 전기적 통로가 생성 또는 소멸되는 절연막을 상부 전극 및 하부 전극 사이에 배치함으로써, 제작되는 메모리를 제공한다.In more detail, embodiments of the present invention include forming a substrate with a water-soluble material, forming a lower electrode and an upper electrode using a printing process, and forming an electrical path in accordance with an electric field applied between the upper electrode and the lower electrode And an insulating film is disposed between the upper electrode and the lower electrode.

본 발명의 일실시예에 따르면, 수용성 기판을 이용하는 메모리는 수용성 물질로 형성되는 기판; 상기 기판의 상부에 형성되는 하부 전극; 상기 하부 전극의 상부에 형성되는 상부 전극; 및 상기 하부 전극 및 상기 상부 전극 사이에 배치되어, 상기 하부 전극 및 상기 상부 전극 사이에 인가되는 전계에 따라 전기적 통로가 생성 또는 소멸되는 절연막을 포함한다.According to one embodiment of the present invention, a memory using a water-soluble substrate comprises a substrate formed of a water-soluble material; A lower electrode formed on the substrate; An upper electrode formed on the lower electrode; And an insulating layer disposed between the lower electrode and the upper electrode and generating or destroying electrical paths according to an electric field applied between the lower electrode and the upper electrode.

상기 기판을 형성하는 수용성 물질은 물에 대해 미리 설정된 용해도 이상의 고체 sodium/glycerin 혼합물 또는 수용성 고분자 물질 중 적어도 어느 하나를 포함할 수 있다.The water-soluble substance forming the substrate may include at least one of a solid sodium / glycerin mixture or a water-soluble polymer substance having a solubility predetermined for water.

상기 수용성 고분자 물질은 PVA(polyvinyl alcohol), PAM(polyacryamide), (polyvinyl pyrrolidone) 또는 silk fibroin 중 적어도 어느 하나를 포함할 수 있다.The water-soluble polymer material may include at least one of PVA (polyvinyl alcohol), PAM (polyacryamide), polyvinyl pyrrolidone, and silk fibroin.

상기 기판은 수증기 또는 물에 의해 용해될 수 있다.The substrate can be dissolved by water vapor or water.

상기 하부 전극 및 상기 상부 전극은 미리 설정된 전도도를 갖도록 액상 금속 물질을 기반으로 인쇄 공정을 이용하여 형성될 수 있다.The lower electrode and the upper electrode may be formed using a printing process based on a liquid metal material so as to have predetermined conductivity.

상기 인쇄 공정은 잉크젯 인쇄(inkjet printing) 기법 또는 전면 인쇄(screen printing) 기법 중 적어도 어느 하나를 포함할 수 있다.The printing process may include at least one of an inkjet printing technique or a screen printing technique.

상기 절연막은 상기 하부 전극 상부에 미리 설정된 나노 두께를 갖도록 증착 공정을 이용하여 금속 산화 물질 또는 고분자 물질 중 적어도 어느 하나로 형성될 수 있다.The insulating layer may be formed of a metal oxide or a polymer material using a deposition process so as to have a preset nano thickness on the lower electrode.

상기 금속 산화 물질은

Figure 112015067934111-pat00001
,
Figure 112015067934111-pat00002
,
Figure 112015067934111-pat00003
,
Figure 112015067934111-pat00004
,
Figure 112015067934111-pat00005
,
Figure 112015067934111-pat00006
또는
Figure 112015067934111-pat00007
중 적어도 어느 하나를 포함하고, 상기 고분자 물질은 PEGDMA(polyethyleneglycol dimethacrylate),
Figure 112015067934111-pat00008
, chalcogenide, polyphenylactylene 또는 Poly 중 적어도 어느 하나를 포함할 수 있다.The metal oxide material
Figure 112015067934111-pat00001
,
Figure 112015067934111-pat00002
,
Figure 112015067934111-pat00003
,
Figure 112015067934111-pat00004
,
Figure 112015067934111-pat00005
,
Figure 112015067934111-pat00006
or
Figure 112015067934111-pat00007
Wherein the polymer material is at least one selected from the group consisting of PEGDMA (polyethyleneglycol dimethacrylate)
Figure 112015067934111-pat00008
, chalcogenide, polyphenylacetylene, or poly.

상기 증착 공정은 원자층 증착(Atomic Layer Deposition: ALD) 기법일 수 있다.The deposition process may be an Atomic Layer Deposition (ALD) technique.

상기 메모리는 Fuse/Anti-Fuse 방식의 필라멘트 메커니즘 또는 ionic diffusion, electronic diffusion 방식의 메커니즘에 따라 동작하는 RRAM(resistive switching random access memory)일 수 있다.The memory may be a resistive switching random access memory (RRAM) operating according to a filament mechanism of a Fuse / Anti-Fuse scheme or a mechanism of an ionic diffusion or electronic diffusion scheme.

상기 메모리는 HRS(High Resistance State)에서 상기 절연막의 통전 방식으로 쇼트키 배출(Schottky emission) 방식, 음극으로부터 전도대역(conduction band)으로의 파울러-노드하임(Fowler-Nordheim) 터널링 방식, 직접 터널링(direct tunneling) 방식, 음극으로부터 트랩(trap)을 통한 터널링 방식, 트랩으로부터의 전도대역으로의 배출 방식, 풀-프랑켈(Poole-Frenkel) 배출 방식, 트랩으로부터 전도대역으로의 파울러-노드하임(Fowler-Nordheim) 터널링 방식, 트랩에서 트랩으로의 터널링 방식, 트랩에서부터 양극으로의 터널링 방식 또는 공간전하제한전류(space charge limited current) 특성에 의한 전류-전압 방식 중 적어도 어느 하나를 이용할 수 있다.The memory may be implemented by Schottky emission in the HRS (High Resistance State), Fowler-Nordheim tunneling from the cathode to the conduction band, direct tunneling direct tunneling method, a tunneling method from a cathode to a trap, a discharge method from a trap to a conduction band, a Poole-Frenkel discharge method, a Fowler-to-conduction band from a trap to a conduction band A tunneling method from a trap to an anode, a tunneling method from a trap to an anode, or a current-voltage method based on a space charge limited current characteristic can be used.

상기 메모리는 LRS((Low Resistance State)에서 상기 절연막의 통전 방식으로 선형적인 전류-전압 관계 방식을 이용할 수 있다.The memory may utilize a linear current-voltage relationship scheme in the LRS (Low Resistance State) as a method of conducting the insulating film.

상기 메모리는 전압이 시간에 따라 변하는 교류(AC)를 이용하여 히스테리시스(hysteresis)현상을 유발하는 멤리스터(memristor)일 수 있다.The memory may be a memristor that causes a hysteresis phenomenon using an alternating current (AC) whose voltage varies with time.

본 발명의 일실시예에 따르면, 수용성 기판을 이용하는 메모리 제작 방법은 수용성 물질로 기판을 형성하는 단계; 상기 기판의 상부에 하부 전극을 형성하는 단계; 상기 하부 전극의 상부에 절연막을 배치하는 단계; 및 상기 절연막의 상부에 상부 전극을 형성하는 단계를 포함하고, 상기 절연막에는 상기 하부 전극 및 상기 상부 전극 사이에 인가되는 전계에 따라 전기적 통로가 생성 또는 소멸된다.According to an embodiment of the present invention, a memory fabrication method using a water-soluble substrate includes: forming a substrate with a water-soluble material; Forming a lower electrode on the substrate; Disposing an insulating film on the lower electrode; And forming an upper electrode on the insulating layer, wherein an electrical path is formed or destroyed in the insulating layer according to an electric field applied between the lower electrode and the upper electrode.

본 발명의 실시예들은 미리 설정된 용해도 이상의 수용성 물질로 기판을 형성함으로써, 소량의 물로 수십 초 이내로 급속하게 폐기가 가능하도록 제작되는 메모리를 제공할 수 있다.Embodiments of the present invention can provide a memory which is manufactured so that a substrate can be formed of a water-soluble material having a predetermined solubility or higher, and can be rapidly discarded in a small amount of water within several tens of seconds.

구체적으로, 본 발명의 실시예들은 수용성 물질로 기판을 형성하고, 하부 전극 및 상부 전극을 인쇄 공정을 이용하여 형성하며, 상부 전극 및 하부 전극 사이에 인가되는 전계에 따라 전기적 통로가 생성 또는 소멸되는 절연막을 상부 전극 및 하부 전극 사이에 배치함으로써, 제작되는 메모리를 제공할 수 있다.In more detail, embodiments of the present invention include forming a substrate with a water-soluble material, forming a lower electrode and an upper electrode using a printing process, and forming an electrical path in accordance with an electric field applied between the upper electrode and the lower electrode By arranging the insulating film between the upper electrode and the lower electrode, a memory can be manufactured.

따라서, 본 발명의 실시예들은 수용성 물질로 기판을 형성하고, 마스크 공정 대신에 인쇄 공정을 이용하여 하부 전극 및 상부 전극을 형성함으로써, 간단한 공정을 통하여 저비용의 폐기가 가능한 구조를 갖는 메모리를 제공할 수 있다. 이에, 본 발명의 실시예들은 폐기가 가능한 메모리를 제공함으로써, 데이터 저장 장치로서 높은 보안 기능을 구현할 수 있다.Accordingly, embodiments of the present invention provide a memory having a structure capable of low-cost disposal through a simple process by forming a substrate with a water-soluble material and forming a lower electrode and an upper electrode using a printing process instead of a mask process . Accordingly, embodiments of the present invention can implement a high security function as a data storage device by providing a discardable memory.

또한, 본 발명의 실시예들은 특정 전압(전계)에서 전기적 통로가 생성되고 상대적으로 낮은 전압에서 전기적 통로가 소멸되도록 절연막을 형성함으로써, 전력 소모가 적은 메모리를 제공할 수 있다.Further, embodiments of the present invention can provide a memory with low power consumption by forming an insulating film so that an electric path is generated at a specific voltage (electric field) and the electric path is eliminated at a relatively low voltage.

도 1a 내지 1b는 일실시예에 따른 메모리를 나타낸 도면이다.
도 2a는 일실시예에 따른 메모리의 폐기 과정을 나타낸 도면이다.
도 2b는 일실시예에 따른 기판의 수온에 따른 용해도를 나타낸 도면이다.
도 3a 내지 3b는 일실시예에 따른 메모리의 동작을 설명하기 위한 도면이다.
도 4는 일실시예에 따른 메모리의 전류-전압 특성을 나타낸 도면이다.
도 5는 일실시예에 따른 메모리 제작 방법을 나타낸 플로우 차트이다.
BRIEF DESCRIPTION OF THE DRAWINGS Figs. 1A-1B illustrate a memory according to one embodiment.
2A is a diagram illustrating a process of discarding a memory according to an embodiment of the present invention.
FIG. 2B illustrates solubility of a substrate according to an embodiment of the present invention. FIG.
3A and 3B are diagrams for explaining operations of a memory according to an embodiment.
4 is a diagram illustrating a current-voltage characteristic of a memory according to an embodiment.
5 is a flowchart showing a memory fabrication method according to an embodiment.

이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to or limited by the embodiments. In addition, the same reference numerals shown in the drawings denote the same members.

또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
Also, terminologies used herein are terms used to properly represent preferred embodiments of the present invention, which may vary depending on the user, intent of the operator, or custom in the field to which the present invention belongs. Therefore, the definitions of these terms should be based on the contents throughout this specification.

도 1a 내지 1b는 일실시예에 따른 메모리를 나타낸 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS Figs. 1A-1B illustrate a memory according to one embodiment.

구체적으로, 도 1a는 일실시예에 따른 메모리를 나타낸 사시도이고, 도 1b는 도 1a에 도시된 메모리를 나타낸 단면도이다.Specifically, FIG. 1A is a perspective view showing a memory according to an embodiment, and FIG. 1B is a sectional view showing the memory shown in FIG. 1A.

도 1a 및 1b를 참조하면, 일실시예에 따른 메모리(100)는 기판(110), 하부 전극(120), 절연막(130) 및 상부 전극(140)을 포함한다.1A and 1B, a memory 100 according to an exemplary embodiment includes a substrate 110, a lower electrode 120, an insulating layer 130, and an upper electrode 140.

기판(110)은 물(또는 수증기)에 대해 미리 설정된 용해도 이상의 수용성 물질로 물 또는 수증기에 의해 쉽게 용해되도록 미리 설정된 두께(예컨대, 마이크로 단위 또는 나노 단위로 매우 얇은 두께)로 형성된다.The substrate 110 is formed with a predetermined thickness (for example, a very small thickness in micro or nanoseconds) so as to be easily dissolved in water or water vapor by a water-soluble substance having a predetermined solubility or more with respect to water (or water vapor).

예를 들어, 기판(110)은 미리 설정된 용해도 이상의 고체 sodium/glycerin 혼합물(예컨대, 종이비누로 통칭되는 고체 sodium/glycerin) 또는 수용성 고분자 물질 중 적어도 어느 하나를 포함하는 수용성 물질로 형성될 수 있다. 여기서, 수용성 고분자 물질은 PVA(polyvinyl alcohol), PAM(polyacryamide), (polyvinyl pyrrolidone) 또는 silk fibroin 중 적어도 어느 하나를 포함할 수 있다.For example, the substrate 110 may be formed of a water soluble material comprising at least one of a solid sodium / glycerin mixture (e.g., solid sodium / glycerin, commonly referred to as paper soap) or a water soluble polymeric material having a predetermined solubility or higher. Here, the water-soluble polymer material may include at least one of PVA (polyvinyl alcohol), PAM (polyacryamide), polyvinyl pyrrolidone, or silk fibroin.

기판(110)의 상부에 형성되는 하부 전극(120)은 미리 설정된 전도도(예컨대, 전압 손실 없이 작은 전압으로 절연막(130)에 높은 전계가 인가되도록 하는 높은 전도도)를 갖도록 액상 금속 물질을 기반으로 인쇄 공정을 이용하여 형성될 수 있다.The lower electrode 120 formed on the substrate 110 may be printed on a liquid metal material so as to have a predetermined conductivity (for example, a high electric conductivity such that a high electric field is applied to the insulating film 130 with a small voltage without voltage loss) Process. ≪ / RTI >

예를 들어, 하부 전극(120)은 미리 설정된 전도도를 갖도록 액상 Ag을 기반으로 인쇄 공정을 이용하여 Ag으로 형성될 수 있다. 이 때, 인쇄 공정으로는 마이크로 크기의 다양한 형태의 전극을 형성할 수 있도록, 잉크젯 인쇄(inkjet printing) 기법 또는 전면 인쇄(screen printing) 기법 중 적어도 어느 하나가 이용될 수 있다.For example, the lower electrode 120 may be formed of Ag using a printing process based on liquid Ag so as to have predetermined conductivity. At this time, at least one of an inkjet printing technique or a screen printing technique may be used to form various types of micro-sized electrodes in the printing process.

하부 전극(120)의 상부에 배치되는 절연막(130)(하부 전극(120)과 후술되는 상부 전극(140) 사이에 배치됨)은 미리 설정된 나노 두께를 갖도록(특정 전압에서 전기적 통로가 생성되고 상대적으로 낮은 전압에서 전기적 통로가 소멸되도록 하기 위하여) 증착 공정을 이용하여 금속 산화 물질 또는 고분자 물질 중 적어도 어느 하나로 형성될 수 있다.An insulating layer 130 disposed between the lower electrode 120 and the upper electrode 140 to be described later is formed to have a predetermined nano thickness (an electric path is generated at a specific voltage and relatively Or may be formed of at least one of a metal oxide material or a polymer material by using a deposition process (in order to allow the electrical path to be extinguished at a low voltage).

예를 들어, 절연막(130)은 하부 전극(120)의 상부에 원자층 증착(Atomic Layer Deposition; ALD) 기법을 이용하여 미리 설정된 나노 두께를 갖도록

Figure 112015067934111-pat00009
,
Figure 112015067934111-pat00010
,
Figure 112015067934111-pat00011
,
Figure 112015067934111-pat00012
,
Figure 112015067934111-pat00013
,
Figure 112015067934111-pat00014
또는
Figure 112015067934111-pat00015
중 적어도 어느 하나를 포함하는 금속 산화 물질로 형성되거나, PEGDMA(polyethyleneglycol dimethacrylate),
Figure 112015067934111-pat00016
, chalcogenide, polyphenylactylene 또는 Poly 중 적어도 어느 하나를 포함하는 고분자 물질로 형성될 수 있다.For example, the insulating layer 130 may be formed on the lower electrode 120 to have a predetermined nano thickness using atomic layer deposition (ALD)
Figure 112015067934111-pat00009
,
Figure 112015067934111-pat00010
,
Figure 112015067934111-pat00011
,
Figure 112015067934111-pat00012
,
Figure 112015067934111-pat00013
,
Figure 112015067934111-pat00014
or
Figure 112015067934111-pat00015
(PEGDMA) (polyethyleneglycol dimethacrylate), and the like.
Figure 112015067934111-pat00016
, chalcogenide, polyphenylacetylene, or poly.

따라서, 이와 같이 형성되는 절연막(130)에서, 전기적 통로는 하부 전극(120) 및 상부 전극(140) 사이에 인가되는 전계에 따라 생성 또는 소멸될 수 있다.Thus, in the insulating film 130 thus formed, the electrical path can be created or destroyed according to the electric field applied between the lower electrode 120 and the upper electrode 140.

절연막(130)의 상부에 형성되는 상부 전극(140)은 위에서 상술된 하부 전극(120)과 마찬가지로, 미리 설정된 전도도(예컨대, 전압 손실 없이 작은 전압으로 절연막(130)에 높은 전계가 인가되도록 하는 높은 전도도)를 갖도록 액상 금속 물질을 기반으로 인쇄 공정을 이용하여 형성될 수 있다.The upper electrode 140 formed on the insulating layer 130 may have a predetermined conductivity (for example, a high voltage such that a high electric field is applied to the insulating layer 130 with a small voltage without voltage loss, Conductivity) based on the liquid metal material.

이와 같은 구조를 갖는 메모리(100)는 Fuse/Anti-Fuse 방식의 필라멘트 메커니즘 또는 ionic diffusion, electronic diffusion 방식의 메커니즘에 따라 동작하는 RRAM(resistive switching random access memory)일 수 있다.The memory 100 having such a structure may be a resistive switching random access memory (RRAM) operating according to a filament mechanism of a Fuse / Anti-Fuse scheme or a mechanism of an ionic diffusion or electronic diffusion scheme.

따라서, 메모리(100)는 HRS(High Resistance State)에서 절연막(130)의 통전 방식으로 쇼트키 배출(Schottky emission) 방식, 음극으로부터 전도대역(conduction band)으로의 파울러-노드하임(Fowler-Nordheim) 터널링 방식, 직접 터널링(direct tunneling) 방식, 음극으로부터 트랩(trap)을 통한 터널링 방식, 트랩으로부터의 전도대역으로의 배출 방식, 풀-프랑켈(Poole-Frenkel) 배출 방식, 트랩으로부터 전도대역으로의 파울러-노드하임(Fowler-Nordheim) 터널링 방식, 트랩에서 트랩으로의 터널링 방식, 트랩에서부터 양극으로의 터널링 방식 또는 공간전하제한전류(space charge limited current) 특성에 의한 전류-전압 방식 중 적어도 어느 하나를 이용할 수 있고, LRS((Low Resistance State)에서 절연막(130)의 통전 방식으로 선형적인 전류-전압 관계 방식을 이용할 수 있다.Therefore, the memory 100 can perform a Schottky emission method in the HRS (High Resistance State), a Fowler-Nordheim method in the conduction band from the cathode, A direct tunneling method, a tunneling method through a trap from a cathode, a discharge method from a trap to a conduction band, a full-flake discharge method, At least one of a Fowler-Nordheim tunneling method, a tunneling method from a trap to a trap, a tunneling method from a trap to an anode, or a current-voltage method based on a space charge limited current characteristic And a linear current-voltage relationship scheme can be used as a conduction method of the insulating film 130 in LRS (Low Resistance State).

또한, 메모리(100)는 전압이 시간에 따라 변하는 교류(AC)를 이용하여 히스테리시스(hysteresis)현상을 유발하는 멤리스터(memristor)일 수도 있다.In addition, the memory 100 may be a memristor that causes a hysteresis phenomenon using alternating current (AC) whose voltage varies with time.

상술한 바와 같이, 메모리(100)는 수용성 물질로 형성되는 기판(110)을 포함하고, 마스크 공정 대신에 인쇄 공정을 이용하여 형성되는 하부 전극(120) 및 상부 전극(140)을 포함하도록 간단한 공정을 통하여 제작됨으로써, 저비용의 폐기가 가능하도록 제작될 수 있다. 이에, 상술한 구조를 갖는 메모리(100)는 소량의 물 또는 수증기로 급속하게 폐기가 가능하기 때문에, 데이터 저장 장치로서 높은 보안 기능이 구현될 수 있다. 메모리(100)가 물 또는 수증기에 의해 용해되어 폐기되는 구체적인 과정은 도 2a 및 2b를 참조하여 기재하기로 한다.As described above, the memory 100 includes a substrate 110 formed of a water-soluble material, and includes a lower electrode 120 and an upper electrode 140 formed using a printing process instead of the mask process, So that it can be manufactured at a low cost. Thus, since the memory 100 having the above-described structure can be quickly discarded with a small amount of water or water vapor, a high security function as a data storage device can be realized. The specific procedure by which the memory 100 is dissolved by water or water vapor and discarded will be described with reference to FIGS. 2A and 2B.

또한, 메모리(100)는 특정 전압(전계)에서 전기적 통로가 생성되고, 상대적으로 낮은 전압에서 전기적 통로가 소멸되는 절연막(130)을 포함하도록 제작됨으로써, 구동 시 전력 소모를 낮출 수 있다.
Also, the memory 100 is manufactured to include the insulating film 130 in which an electric path is generated at a specific voltage (electric field) and the electric path is extinguished at a relatively low voltage, thereby reducing power consumption during driving.

도 2a는 일실시예에 따른 메모리의 폐기 과정을 나타낸 도면이고, 도 2b는 일실시예에 따른 기판의 수온에 따른 용해도를 나타낸 도면이다.FIG. 2A is a view showing a process of disposing a memory according to an embodiment, and FIG. 2B is a view illustrating solubility of a substrate according to a water temperature according to an embodiment.

도 2a 및 2b를 참조하면, 일실시예에 따른 메모리는 수용성 물질로 형성되는 기판을 포함함으로써, 물 또는 수증기에 의해 용해될 수 있다.Referring to FIGS. 2A and 2B, a memory according to one embodiment includes a substrate formed of a water-soluble material so that it can be dissolved by water or water vapor.

예를 들어, 도 2a와 같이 메모리가 수온 37℃ 의 물에 닿게 되면, 메모리에 포함되는 기판이 10초에서 완전히 녹게 되어 작게 분해됨으로써, 금속 전극이 모두 끊어져 더 이상 데이터 저장 장치로서 활용될 수 없도록 폐기된다.For example, when the memory is exposed to water having a water temperature of 37 ° C as shown in FIG. 2A, the substrate included in the memory is completely dissolved in 10 seconds to be disintegrated into small pieces, so that the metal electrodes are all cut off and can no longer be used as a data storage device Is discarded.

이 때, 물의 수온에 따른 메모리의 용해도는 도 2b에 도시된 바와 같다. 예를 들어, 메모리는 상온(25℃)에서 30초 만에 용해될 수 있고, 체온에 가까운 온도(37℃)에서는 10초 만에 용해될 수 있다.
At this time, the solubility of the memory according to the water temperature of the water is as shown in FIG. 2B. For example, a memory can be dissolved in 30 seconds at room temperature (25 ° C), and dissolve in 10 seconds at a temperature close to body temperature (37 ° C).

도 3a 내지 3b는 일실시예에 따른 메모리의 동작을 설명하기 위한 도면이다.3A and 3B are diagrams for explaining operations of a memory according to an embodiment.

도 3a 및 3b를 참조하면, 일실시예에 따른 메모리(300)는 LRS에서의 통전 및 HRS에서 통전으로 동작하게 된다. 이하, 메모리(300)에 포함되는 절연막(310)의 통전 방식으로 상부 전극(320)과 하부 전극(330)으로부터 공급된 금속 이온이 형성한 전도성 필라멘트 통로에 의한 방식으로 설명하나, 이에 제한되거나 한정되지 않고, 다양한 통전 방식이 이용될 수 있다.Referring to FIGS. 3A and 3B, the memory 300 according to an embodiment operates in energization in the LRS and energization in the HRS. The conductive filament path formed by the metal ions supplied from the upper electrode 320 and the lower electrode 330 is described below as a method of conducting the insulating film 310 included in the memory 300. However, And various energizing methods can be used.

구체적으로, 도 3a와 같이, 메모리(300)에 포함되는 상부 전극(320)으로 (-) 전극이 인가되었을 때, 특정 전압에서 상부 전극(320)으로부터 하부 전극(330)으로의 금속 이온들이 모이면서 전류가 급격하게 흐를 수 있는 전도성 필라멘트가 절연막(310) 내부에 형성된다. 이 때, 절연막(310)의 저항값은 급격하게 줄어들어, 낮은 저항 상태인 LRS가 된다.3A, when the (-) electrode is applied to the upper electrode 320 included in the memory 300, metal ions from the upper electrode 320 to the lower electrode 330 are collected at a specific voltage, A conductive filament capable of rapidly flowing a current is formed inside the insulating film 310. At this time, the resistance value of the insulating film 310 is sharply reduced to become the low resistance state LRS.

반면에, 도 3b와 같이, 메모리(300)에 포함되는 상부 전극(320)으로 (+) 전극이 인가되었을 때, 특정 전압에서 상부 전극(320)으로부터 하부 전극(330)으로 형성되어 있던 금속 이온들에 의한 전도성 필라멘트가 절연막(310) 내부에서 제거된다. 이 때, 전류는 급격하게 줄게 되고, 절연막(310)의 저항값은 급격하게 커지면서 높은 저항 상태인 HRS가 된다.3 (b), when the (+) electrode is applied to the upper electrode 320 included in the memory 300, the metal ions formed from the upper electrode 320 to the lower electrode 330 at a specific voltage The conductive filament is removed from the inside of the insulating film 310. At this time, the current is abruptly reduced, and the resistance value of the insulating film 310 is rapidly increased to become HRS which is in a high resistance state.

상술한 바와 같이, 도 3a 내지 3b에서 절연막(310) 내에서의 전류 변화에 따른 저항값 변화인 두 가지 상태 변화(예컨대, Set: '1' 및 Reset: '0')를 통하여, 메모리 기능이 구현될 수 있다. 여기서, 절연막(310)의 저항 상태는 외부에서 인가되는 전압(전계) 없이는 변화되지 않는 비휘발성으로서, 각각 Set 및 Reset이 이뤄지면서 그 상태를 유지하게 된다.
3A through 3B, the memory function is changed through two state changes (for example, Set: '1' and Reset: '0'), which is a resistance value change in accordance with a current change in the insulating film 310 Can be implemented. Here, the resistance state of the insulating film 310 is nonvolatile, which is not changed without a voltage (electric field) applied from the outside, and the states thereof are maintained while being set and reset respectively.

도 4는 일실시예에 따른 메모리의 전류-전압 특성을 나타낸 도면이다.4 is a diagram illustrating a current-voltage characteristic of a memory according to an embodiment.

도 4를 참조하면, 일실시예에 따른 메모리에서, (-) 전압이 증가할수록 특정 전압 하에 전기적 통로가 절연막에 형성되고, 절연막 내 전류가 급격하게 증가하여 HRS에서 LRS로 변할 수 있다. 이러한 상태는 데이터 기록(data write) 상태를 의미한다.Referring to FIG. 4, in the memory according to an exemplary embodiment, as the (-) voltage increases, an electrical path is formed in the insulating film under a specific voltage, and the current in the insulating film rapidly increases to change from HRS to LRS. This state means a data write state.

반대로 (+) 전압이 증가할수록 특정 전압 하에 전기적 통로가 절연막에서 소멸되고, 절연막 내 전도성 필라멘트가 끊어지면서 전류가 급격하게 감소하여 LRS에서 HRS로 변할 수 있다. 이러한 상태는 데이터 삭제(data erase) 상태를 의미한다.On the contrary, as the (+) voltage increases, the electric path is destroyed in the insulating film under a specific voltage, and the conductive filament in the insulating film is cut off, and the current is rapidly reduced and changed from LRS to HRS. This state means a data erase state.

이와 같이 일실시예에 따라, 수용성 물질로 형성되는 기판, 인쇄 공정을 이용하여 형성되는 하부 전극 및 상부 전극, 그리고 특정 전압(전계)에서 전기적 통로가 생성되고, 상대적으로 낮은 전압에서 전기적 통로가 소멸되는 절연막을 포함하는 메모리는 데이터 장치로서의 메모리 기능을 가질 수 있다.
According to one embodiment of the present invention, a substrate formed of a water-soluble material, a lower electrode and an upper electrode formed using a printing process, and an electrical path at a specific voltage (electric field) are generated and an electrical path is eliminated at a relatively low voltage The memory including the insulating film may have a memory function as a data device.

도 5는 일실시예에 따른 메모리 제작 방법을 나타낸 플로우 차트이다.5 is a flowchart showing a memory fabrication method according to an embodiment.

도 5를 참조하면, 일실시예에 따른 메모리 제작 장치는 수용성 물질로 기판을 형성한다(510).Referring to FIG. 5, a memory fabrication apparatus according to one embodiment forms a substrate with a water-soluble material (510).

이 때, 메모리 제작 장치는 물 또는 수증기에 대해 미리 설정된 용해도 이상의 수용성 물질로 물 또는 수증기에 의해 쉽게 용해되도록 미리 설정된 두께로 기판을 형성할 수 있다. 예를 들어, 메모리 제작 장치는 미리 설정된 용해도 이상의 고체 sodium/glycerin 혼합물(예컨대, 종이비누로 통칭되는 고체 sodium/glycerin) 또는 수용성 고분자 물질(PVA(polyvinyl alcohol), PAM(polyacryamide), (polyvinyl pyrrolidone) 또는 silk fibroin) 중 적어도 어느 하나를 포함하는 수용성 물질로 기판을 형성할 수 있다.At this time, the memory fabrication apparatus can form the substrate with a predetermined thickness so as to be easily dissolved in water or water vapor by a water-soluble substance having a predetermined solubility or more with respect to water or water vapor. For example, the memory fabrication apparatus may be a solid sodium / glycerin mixture (e.g., solid sodium / glycerin, commonly referred to as paper soap) or a water soluble polymeric material (PVA, PAC, polyvinyl pyrrolidone, Or silk fibroin) can be used to form the substrate.

이어서, 메모리 제작 장치는 기판의 상부에 하부 전극을 형성한다(520).Subsequently, the memory fabrication apparatus forms a lower electrode on the substrate (520).

여기서, 메모리 제작 장치는 미리 설정된 전도도를 갖도록 액상 금속 물질을 기반으로 인쇄 공정을 이용하여 하부 전극을 형성할 수 있다. 예를 들어, 메모리 제작 장치는 마이크로 크기의 다양한 형태의 전극을 형성할 수 있도록, 액상 금속 물질을 기반으로 잉크젯 인쇄(inkjet printing) 기법 또는 전면 인쇄(screen printing) 기법 중 적어도 어느 하나를 이용하여 미리 설정된 전도도를 갖도록(전압 손실 없이 작은 전압으로 절연막에 높은 전계가 인가되도록) 하부 전극을 형성할 수 있다.Here, the memory fabrication apparatus may form the lower electrode using a printing process based on the liquid metal material so as to have predetermined conductivity. For example, the memory fabrication apparatus may be fabricated using at least one of an inkjet printing technique or a screen printing technique based on a liquid metal material so as to form various types of micro-sized electrodes. The lower electrode can be formed so as to have a predetermined conductivity (a high electric field is applied to the insulating film with a small voltage without voltage loss).

그 다음, 메모리 제작 장치는 하부 전극의 상부에 절연막(절연막에는 하부 전극 및 상부 전극 사이에 인가되는 전계에 따라 전기적 통로가 생성 또는 소멸됨)을 배치한다(530).Next, the memory fabrication apparatus disposes the insulating film (the insulating film is formed or destroyed in accordance with the electric field applied between the lower electrode and the upper electrode) on the lower electrode (530).

이 때, 메모리 제작 장치는 미리 설정된 나노 두께를 갖도록(특정 전압에서 전기적 통로가 생성되고 상대적으로 낮은 전압에서 전기적 통로가 소멸되도록 하기 위하여) 증착 공정을 이용하여 금속 산화 물질 또는 고분자 물질 중 적어도 어느 하나로 절연막을 형성할 수 있다. 예를 들어, 메모리 제작 장치는 원자층 증착(Atomic Layer Deposition; ALD) 기법을 이용하여 미리 설정된 나노 두께를 갖도록

Figure 112015067934111-pat00017
,
Figure 112015067934111-pat00018
,
Figure 112015067934111-pat00019
,
Figure 112015067934111-pat00020
,
Figure 112015067934111-pat00021
,
Figure 112015067934111-pat00022
또는
Figure 112015067934111-pat00023
중 적어도 어느 하나를 포함하는 금속 산화 물질로 절연막을 형성하거나, PEGDMA(polyethyleneglycol dimethacrylate),
Figure 112015067934111-pat00024
, chalcogenide, polyphenylactylene 또는 Poly 중 적어도 어느 하나를 포함하는 고분자 물질로 절연막을 형성할 수 있다.At this time, the memory fabrication apparatus may be fabricated using at least one of a metal oxide material or a polymeric material using a deposition process so as to have a predetermined nano thickness (to create an electrical path at a specific voltage and to eliminate electrical path at a relatively low voltage) An insulating film can be formed. For example, a memory fabrication device may be fabricated using atomic layer deposition (ALD) techniques to have a predetermined nano thickness
Figure 112015067934111-pat00017
,
Figure 112015067934111-pat00018
,
Figure 112015067934111-pat00019
,
Figure 112015067934111-pat00020
,
Figure 112015067934111-pat00021
,
Figure 112015067934111-pat00022
or
Figure 112015067934111-pat00023
(PEGDMA) (polyethyleneglycol dimethacrylate), and the like.
Figure 112015067934111-pat00024
, chalcogenide, polyphenylacetylene, or poly, may be used to form the insulating layer.

그 후, 메모리 제작 장치는 절연막의 상부에 상부 전극을 형성한다(540).Thereafter, the memory fabrication apparatus forms an upper electrode on the insulating film (540).

여기서, 메모리 제작 장치는 미리 설정된 전도도를 갖도록 액상 금속 물질을 기반으로 인쇄 공정을 이용하여 상부 전극을 형성할 수 있다. 예를 들어, 메모리 제작 장치는 마이크로 크기의 다양한 형태의 전극을 형성할 수 있도록, 액상 금속 물질을 기반으로 잉크젯 인쇄 기법 또는 전면 인쇄 기법 중 적어도 어느 하나를 이용하여 미리 설정된 전도도를 갖도록(전압 손실 없이 작은 전압으로 절연막에 높은 전계가 인가되도록) 상부 전극을 형성할 수 있다.Here, the memory fabrication apparatus may form the upper electrode using a printing process based on the liquid metal material so as to have predetermined conductivity. For example, a memory fabrication device may be fabricated to have predetermined conductivity using at least one of the inkjet printing technique or the frontal printing technique based on a liquid metal material (without voltage loss So that a high electric field is applied to the insulating film with a small voltage).

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (10)

수용성 기판을 이용하는 메모리에 있어서,
수용성 물질로 형성되는 기판;
상기 기판의 상부에 형성되는 하부 전극;
상기 하부 전극의 상부에 형성되는 상부 전극; 및
상기 하부 전극 및 상기 상부 전극 사이에 배치되어, 상기 하부 전극 및 상기 상부 전극 사이에 인가되는 전계에 따라 전기적 통로가 생성 또는 소멸됨으로써, 상기 메모리에서 두 가지 상태 변화를 갖는 저항층으로 사용되는 절연막
을 포함하고,
상기 하부 전극 및 상기 상부 전극은
미리 설정된 전도도를 갖도록 액상 금속 물질을 기반으로 인쇄 공정을 이용하여 형성되며,
상기 기판을 형성하는 수용성 물질은
상기 기판이 상온과 동일한 온도를 갖는 물 또는 체온과 동일한 온도를 갖는 물에서 30초 이내에 용해되도록 고체 소듐/글리세린(sodium/glycerin) 혼합물을 포함하는 메모리.
In a memory using a water-soluble substrate,
A substrate formed of a water-soluble material;
A lower electrode formed on the substrate;
An upper electrode formed on the lower electrode; And
An insulating layer disposed between the lower electrode and the upper electrode and being used as a resistive layer having two state changes in the memory due to the generation or disappearance of an electrical path in accordance with an electric field applied between the lower electrode and the upper electrode,
/ RTI >
The lower electrode and the upper electrode
And is formed using a printing process based on a liquid metal material so as to have a predetermined conductivity,
The water-soluble material forming the substrate
Wherein the substrate comprises a solid sodium / glycerin mixture such that the substrate dissolves within 30 seconds of water having a temperature equal to room temperature or water having a temperature equal to body temperature.
삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 절연막은
상기 하부 전극 상부에 미리 설정된 나노 두께를 갖도록 증착 공정을 이용하여 금속 산화 물질 또는 고분자 물질 중 적어도 어느 하나로 형성되는, 메모리.
The method according to claim 1,
The insulating film
Wherein the lower electrode is formed of at least one of a metal oxide material and a polymer material using a deposition process so as to have a preset nano thickness.
제1항에 있어서
상기 메모리는
퓨즈/안티-퓨즈(Fuse/Anti-Fuse) 방식의 필라멘트 메커니즘 또는 이온 확산(ionic diffusion), 전자 확산(electronic diffusion) 방식의 메커니즘에 따라 동작하는 RRAM(resistive switching random access memory)인, 메모리.
The method of claim 1, wherein
The memory
Wherein the memory is a resistive switching random access memory (RRAM) operating according to a fuse / anti-fuse filament mechanism or a mechanism of ionic diffusion or electronic diffusion.
제6항에 있어서
상기 메모리는
HRS(High Resistance State)에서 상기 절연막의 통전 방식으로 쇼트키 배출(Schottky emission) 방식, 음극으로부터 전도대역(conduction band)으로의 파울러-노드하임(Fowler-Nordheim) 터널링 방식, 직접 터널링(direct tunneling) 방식, 음극으로부터 트랩(trap)을 통한 터널링 방식, 트랩으로부터의 전도대역으로의 배출 방식, 풀-프랑켈(Poole-Frenkel) 배출 방식, 트랩으로부터 전도대역으로의 파울러-노드하임(Fowler-Nordheim) 터널링 방식, 트랩에서 트랩으로의 터널링 방식, 트랩에서부터 양극으로의 터널링 방식 또는 공간전하제한전류(space charge limited current) 특성에 의한 전류-전압 방식 중 적어도 어느 하나를 이용하는, 메모리.
The method of claim 6, wherein
The memory
A Schottky emission method, a Fowler-Nordheim tunneling method from a cathode to a conduction band, a direct tunneling method, a direct tunneling method, a direct tunneling method, Fowler-Nordheim from the trap to the conduction band, the tunnel through the trap from the cathode, the discharge from the trap to the conduction band, the Poole-Frenkel discharge method, Wherein at least one of a tunneling method, a tunneling method from a trap to a trap, a tunneling method from a trap to an anode, or a current-voltage method based on a space charge limited current characteristic is used.
제6항에 있어서
상기 메모리는
LRS((Low Resistance State)에서 상기 절연막의 통전 방식으로 선형적인 전류-전압 관계 방식을 이용하는, 메모리.
The method of claim 6, wherein
The memory
Wherein a linear current-voltage relationship scheme is used in the LRS (Low Resistance State) in which the insulating film is energized.
제 1항에 있어서,
상기 메모리는
전압이 시간에 따라 변하는 교류(AC)를 이용하여 히스테리시스(hysteresis)현상을 유발하는 멤리스터(memristor)인, 메모리.
The method according to claim 1,
The memory
A memory that is a memristor that causes a hysteresis phenomenon using an alternating current (AC) whose voltage varies with time.
수용성 기판을 이용하는 메모리 제작 방법에 있어서,
수용성 물질로 기판을 형성하는 단계;
상기 기판의 상부에 미리 설정된 전도도를 갖도록 액상 금속 물질을 기반으로 인쇄 공정을 이용하여 하부 전극을 형성하는 단계;
상기 하부 전극의 상부에 절연막을 배치하는 단계; 및
상기 절연막의 상부에 상기 미리 설정된 전도도를 갖도록 상기 액상 금속 물질을 기반으로 상기 인쇄 공정을 이용하여 상부 전극을 형성하는 단계
를 포함하고,
상기 절연막은
상기 하부 전극 및 상기 상부 전극 사이에 인가되는 전계에 따라 전기적 통로가 생성 또는 소멸됨으로써, 상기 메모리에서 두 가지 상태 변화를 갖는 저항층으로 사용되며,
상기 기판을 형성하는 수용성 물질은
상기 기판이 상온과 동일한 온도를 갖는 물 또는 체온과 동일한 온도를 갖는 물에서 30초 이내에 용해되도록 고체 소듐/글리세린(sodium/glycerin) 혼합물을 포함하는, 메모리 제작 방법.
A memory fabrication method using a water-soluble substrate,
Forming a substrate with a water-soluble material;
Forming a lower electrode using a printing process based on a liquid metal material so as to have a predetermined conductivity on the substrate;
Disposing an insulating film on the lower electrode; And
Forming an upper electrode on the insulating layer using the printing process based on the liquid metal material so as to have the predetermined conductivity,
Lt; / RTI >
The insulating film
An electric path is generated or destroyed according to an electric field applied between the lower electrode and the upper electrode, thereby being used as a resistance layer having two state changes in the memory,
The water-soluble material forming the substrate
Wherein the substrate comprises a solid sodium / glycerin mixture such that the substrate dissolves within 30 seconds of water having a temperature equal to room temperature or water having a temperature equal to body temperature.
KR1020150099661A 2015-07-14 2015-07-14 Rapidly disposable memory with water-soluble substrate and manufacturing method thereof KR101823730B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150099661A KR101823730B1 (en) 2015-07-14 2015-07-14 Rapidly disposable memory with water-soluble substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150099661A KR101823730B1 (en) 2015-07-14 2015-07-14 Rapidly disposable memory with water-soluble substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20170008457A KR20170008457A (en) 2017-01-24
KR101823730B1 true KR101823730B1 (en) 2018-01-31

Family

ID=57993013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150099661A KR101823730B1 (en) 2015-07-14 2015-07-14 Rapidly disposable memory with water-soluble substrate and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101823730B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102180112B1 (en) * 2018-06-18 2020-11-18 한국생산기술연구원 Natural disposable electronic circuit element and manufacturing method thereof
KR102147199B1 (en) * 2019-09-23 2020-08-26 한국생산기술연구원 Method for manufacturing disposable printed circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282827A (en) * 2002-03-26 2003-10-03 Seiko Epson Corp Ferroelectric thin film memory
JP2008544519A (en) * 2005-06-14 2008-12-04 シン フイルム エレクトロニクス エイエスエイ Method for manufacturing ferroelectric memory device
JP2014018389A (en) 2012-07-18 2014-02-03 Dainippon Printing Co Ltd Foreign matter removing sheet, use method thereof, and treatment method
US20150048154A1 (en) * 2013-08-14 2015-02-19 International Business Machines Corporation Detecting water intrusion in electronic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282827A (en) * 2002-03-26 2003-10-03 Seiko Epson Corp Ferroelectric thin film memory
JP2008544519A (en) * 2005-06-14 2008-12-04 シン フイルム エレクトロニクス エイエスエイ Method for manufacturing ferroelectric memory device
JP2014018389A (en) 2012-07-18 2014-02-03 Dainippon Printing Co Ltd Foreign matter removing sheet, use method thereof, and treatment method
US20150048154A1 (en) * 2013-08-14 2015-02-19 International Business Machines Corporation Detecting water intrusion in electronic devices

Also Published As

Publication number Publication date
KR20170008457A (en) 2017-01-24

Similar Documents

Publication Publication Date Title
Wu et al. Intrinsic nanofilamentation in resistive switching
Zhu et al. Observation of conductance quantization in oxide‐based resistive switching memory
Yu et al. A phenomenological model for the reset mechanism of metal oxide RRAM
Tsuruoka et al. Temperature effects on the switching kinetics of a Cu–Ta2O5-based atomic switch
JP5796079B2 (en) Device structure for long-term durability memristors
Liu et al. Volatile resistive switching in Cu/TaOx/δ-Cu/Pt devices
US8331131B2 (en) Changing a memristor state
Gale et al. The effect of changing electrode metal on solution-processed flexible titanium dioxide memristors
Du et al. Bidirectional threshold switching characteristics in Ag/ZrO2/Pt electrochemical metallization cells
Sadaf et al. Highly uniform and reliable resistance switching properties in bilayer WOx/NbOx RRAM devices
Kamalanathan et al. Voltage-driven on–off transition and tradeoff with program and erase current in programmable metallization cell (PMC) memory
Li et al. Low voltage resistive switching devices based on chemically produced silicon oxide
Park et al. Nitrogen-induced filament confinement technique for a highly reliable hafnium-based electrochemical metallization threshold switch and its application to flexible logic circuits
US20140291598A1 (en) Resistive random access memory
KR101823730B1 (en) Rapidly disposable memory with water-soluble substrate and manufacturing method thereof
Lanza et al. Temperature of conductive nanofilaments in hexagonal boron nitride based memristors showing threshold resistive switching
KR101842759B1 (en) Resistive memory device having a multi-resistive switching layer and manufacturing method thereof
Lin et al. Room‐Temperature Voltage Stressing Effects on Resistive Switching of Conductive‐Bridging RAM Cells with Cu‐Doped SiO2 Films
Lee et al. Multifunctional resistive switching behaviors employing various electroforming steps
Vescio et al. Low-power, high-performance, non-volatile inkjet-printed HfO2-based resistive random access memory: from device to nanoscale characterization
Kim et al. Switching power universality in unipolar resistive switching memories
Ghosh et al. Correlation between set and reset voltages in resistive RAM cells
Cortese et al. On the origin of resistive switching volatility in Ni/TiO2/Ni stacks
Hudgens Progress in understanding the Ovshinsky Effect: Threshold switching in chalcogenide amorphous semiconductors
KR101520221B1 (en) Resistive random access memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
R401 Registration of restoration
R401 Registration of restoration