KR101820600B1 - 전극 구조물의 형성 방법 및 이를 이용한 태양 전지의 제조 방법 - Google Patents

전극 구조물의 형성 방법 및 이를 이용한 태양 전지의 제조 방법 Download PDF

Info

Publication number
KR101820600B1
KR101820600B1 KR1020160120455A KR20160120455A KR101820600B1 KR 101820600 B1 KR101820600 B1 KR 101820600B1 KR 1020160120455 A KR1020160120455 A KR 1020160120455A KR 20160120455 A KR20160120455 A KR 20160120455A KR 101820600 B1 KR101820600 B1 KR 101820600B1
Authority
KR
South Korea
Prior art keywords
metal
layer
transparent conductive
forming
pattern
Prior art date
Application number
KR1020160120455A
Other languages
English (en)
Inventor
허주열
김희수
조성빈
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020160120455A priority Critical patent/KR101820600B1/ko
Priority to US15/711,683 priority patent/US20180138333A1/en
Application granted granted Critical
Publication of KR101820600B1 publication Critical patent/KR101820600B1/ko
Priority to US16/291,246 priority patent/US20190198707A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

전극 구조물의 형성 방법에 있어서, 제1형 도펀트로 도핑된 비정질 실리콘으로 이루어진 반도체층 상에 형성된 투명 도전막 상부에 금속 나노 잉크를 이용하는 잉크젯 인쇄 공정을 통하여 제1 금속 패턴을 형성한다. 이후, 상기 제1 금속 패턴을 덮도록, 도전성 페이스트를 이용한 금속 페이스트층을 형성한 후, 상기 금속 페이스트층을 230 ℃ 이하의 낮은 온도에서 소성하여, 상기 금속 페이스트층을 제2 금속 패턴으로 변환시켜, 상기 투명 도전막 상에 상기 제1 및 제2 금속 패턴들을 갖는 금속 전극을 형성한다. 이로써 상기 투명 도전막 및 상기 금속 전극 사이의 접촉 저항이 감소될 수 있으며 동시에 금속 전극 패턴의 종횡비를 증가시켜 금속 전극 패턴의 선저항을 감소시킬 수 있다. 상기 제1 및 제2 금속 패턴으로 구성된 금속 전극 구조물은 비정질 실리콘 층을 포함하는 실리콘 태양전지의 수광면에 낮은 접촉저항과 선저항을 갖는 금속 전극 패턴 제조에 적용될 수 있다.

Description

전극 구조물의 형성 방법 및 이를 이용한 태양 전지의 제조 방법{METHOD OF FORMING AN ELECTRODE STRUCTURE AND METHOD OF MANUFACTURING A SOLAR CELL USING THE SAME}
본 발명은 전극 구조물의 형성 방법 및 이를 이용한 태양 전지의 제조 방법에 관한 것으로, 구체적으로는 반도체층 상에 전극을 형성하는 전극 구조물의 형성 방법 및 상기 전극 구조물의 형성 방법을 이용하는 태양 전지의 제조 방법에 관한 것이다.
석유 및 석탄과 같은 기존의 화석에너지 자원이 고갈되고, 후쿠시마 원전사고의 예처럼 안전한 에너지원으로 대체할 수 있고, 지구 온난화 문제가 대두되면서 환경오염을 줄일 수 있는 에너지원 개발에 많은 연구가 되고 있으며 이 중 태양광을 이용한 태양 에너지는 무한히 이용할 수 있어 특히 많은 연구가 진행되고 있다.
태양광을 이용한 태양전지는 광기전력 효과(photovoltaic effect)를 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치로 실리콘 태양전지가 대표적이다.
상기 일반적인 실리콘 태양전지는 p형과 n형의 반도체로 구성되고, 전후면 전극을 갖추어 광조사에 의해 생성된 전자와 정공은 분리되어 전극에 수집되어 기전력이 발생된다.
최근에는, 실리콘 태양전지의 기판으로 기존의 p형 대신 n형 실리콘 기판을 이용하는 연구가 진행되고 있다. 이때, 상기 n형 실리콘 기판은 빛에 의한 열화 현상이 상대적으로 적은 점 및 불순물에 대한 민감도가 낮은 점과 같은 장점을 가짐에 따라 개선된 효율을 갖는 실리콘 태양 전지가 구현될 수 있다.
상기 n형 실리콘 태양전지는 n형 실리콘 기판의 표면을 3족 원소인 B, Al, Ga 등의 불순물로 도핑하여 p형 반도체층을 형성함으로써 p-n 접합을 이룬다. 이때, p-n 접합을 이루는 p형 반도체층은 비정질 실리콘 물질을 포함할 수 있다. 이로써, 결정질 실리콘 물질에 비하여, 밴드갭이 크기 때문에 패시베이션 특성이 우수하고 상대적으로 높은 개방 전압(VOC)을 확보할 수 있다.
하지만, 상기 비정질 실리콘 물질로 이루어진 비정질 실리콘 반도체층을 포함하는 태양 전지의 경우, 상기 비정질 실리콘 반도체층이 상대적으로 낮은 전기전도도를 가짐에 따라 상기 비정질 실리콘 반도체층 상면에 추가적으로 투명 전도성 산화물(Transparent Conductive Oxide, TCO)로 이루어진 투명 도전막이 요구된다. 또한, 후속하는 소성 공정에서 상기 비정질 실리콘 반도체가 결정화에 따른 열손상이 발생할 수 있으므로, 상기 비정질 실리콘 반도체층 상부, 즉 투명 도전막 상에 금속 페이스트를 이용하여 전극을 형성할 때, 저온 소성 공정이 요구된다.
따라서, 상기 저온 소성 공정 중, 상기 투명 도전막 및 금속 전극 사이에 낮은 접촉 저항 및 선저항이 요구된다. 특히, 상기 금속 전극 및 투명 도전막 사이의 계면에 기공이 발생하거나 상기 페이스트에 포함된 전도성 폴리머가 잔류함에 따라 접촉 저항이 증가하는 문제가 있을 수 있다.
상술한 종래기술 상의 문제점을 해결하기 위한 것으로, 본 발명의 일 목적은 투명 전도성 산화물로 이루어진 투명 도전막 상에 상대적으로 낮은 접촉 저항을 갖고 우수한 접착력을 확보할 수 있으며 또한 높은 종횡비를 갖는 전극 구조물의 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기의 전극 구조물을 이용하여 낮은 접촉 저항과 낮은 선저항을 갖는 전면 전극을 구현할 수 있는 실리콘 태양 전지의 제조 방법을 제공하는 것이다.
본 발명의 실시예들에 따른 전극 구조물의 형성 방법에 있어서, 제1형 도펀트로 도핑된 비정질 실리콘 반도체층 상에 투명 도전막을 형성하고, 상기 투명 도전막 상에 금속 나노 잉크를 이용하는 잉크젯 인쇄 공정을 통하여 제1 금속 패턴을 형성한다. 이후, 상기 제1 금속 패턴을 덮도록, 도전성 페이스트를 이용한 스크린 인쇄 공정을 통해 금속 페이스트층을 형성한 후, 상기 금속 페이스트층을 저온에서 소성하여, 상기 금속 페이스트층을 제2 금속 패턴으로 변환시켜, 상기 투명 도전막 상에 상기 제1 및 제2 금속 패턴들을 갖는 금속 전극을 형성한다.
본 발명의 일 실시예에 있어서, 상기 잉크젯 인쇄 공정은, 상기 투명 도전막 상에 금속 나노 잉크를 도포하여 나노 잉크층을 형성하고, 건조 공정을 통해 상기 나노 잉크층으로부터 유기 용제를 제거함으로써 수행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 도전성 페이스트는, 금속 분말, 도전성 폴리머 및 유기 용매를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 금속 페이스트층을 소성하는 공정은 230℃ 이하의 온도에서 수행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 금속 페이스트층은 상기 제1 금속 패턴의 측면 및 상면을 전체적으로 덮도록 형성될 수 있다.
본 발명의 실시예들에 따른 태양 전지의 제조 방법에 있어서, n형 결정질 실리콘 기판을 준비하고, 상기 실리콘 기판에 비정질 진성 실리콘층과 제1형 도펀트가 도핑된 비정질 p형 실리콘층을 차례로 형성한다. 상기 제1형 도펀트로 도핑된 비정질 실리콘 반도체층 상에 투명 도전막을 형성한다. 상기 투명 도전막 상에 금속 나노 잉크를 이용하는 잉크젯 인쇄 공정 및 건조 공정을 통하여 제1 금속 패턴을 형성한다. 이후, 상기 제1 금속 패턴을 덮도록, 도전성 페이스트를 이용한 스크린 인쇄 공정을 통해 금속 페이스트층을 형성하고, 상기 금속 페이스트층을 소성하여, 상기 금속 페이스트층을 제2 금속 패턴으로 변환시켜, 상기 투명 도전막 상에 상기 제1 및 제2 금속 패턴들을 갖는 금속 전극을 형성한다.
본 발명의 실시예들에 따르면, 전극 구조물이 잉크젯 인쇄 공정으로 형성된 제1 금속 패턴 및 스크린 인쇄 공정과 저온 소성 공정을 통하여 형성된 제2 금속 패턴을 포함함으로써, 상대적으로 낮은 접촉 저항 및 선저항을 확보할 수 있으며, 투명 도전막과 우수한 접착력을 확보할 수 있다. 또한, 잉크젯 인쇄 공정 및 스크린 인쇄 공정을 통하여 용이하게 전극 구조물이 형성될 수 있다. 한편, 상기 금속 페이스트층을 상대적으로 낮은 온도, 즉, 저온 소성 공정을 통하여 제2 금속 패턴을 형성함으로 하지막인, 비정질 실리콘으로 이루어진 반도체층의 결정화를 억제할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전극 구조물의 형성 방법을 설명하기 위한 순서도이다.
도 2는 도1의 형성 방법에 따라 형성된 전극 구조물을 설명하기 위한 단면도이다.
도 3은 인듐-주석 산화물 투명 도전막 상에 형성된 금속 전극에서 잉크젯 인쇄 공정을 통한 제1 금속 패턴이 없는 경우(a, b)와 있는 경우(c, d)의 전극 구조물 차이를 보여주는 실시예의 전자 현미경 사진들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 대상물들의 크기와 양은 본 발명의 명확성을 기하기 위하여 실제보다 확대 또는 축소하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구비하다" 등의 용어는 명세서 상에 기재된 특징, 단계, 기능, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 다른 특징들이나 단계, 기능, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
전극 구조물의 형성 방법
도 1은 본 발명의 일 실시예에 따른 전극 구조물의 형성 방법을 설명하기 위한 순서도이다. 도 2는 도 1의 형성 방법에 따라 형성된 전극 구조물을 설명하기 위한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 전극 구조물의 형성 방법에 있어서, 제1형 도펀트로 도핑된 비정질 실리콘으로 이루어진 반도체층(105) 상에 투명 도전막(110)을 형성한다(S110). 상기 제1형 도펀트는 n형 또는 p형 불순물일 수 있다. 따라서, 상기 반도체층(105)은 n형 반도체층 또는 p형 반도체층에 해당할 수 있다.
상기 반도체층(105)은 증착 공정을 통해 비정질 실리콘 박막의 형태로 형성된다. 상기 반도체층(105)에 대하여, 후속하는 열처리 공정, 예를 들면 소성 공정에서 비정질 구조가 결정질 구조로 바뀌는 결정화의 억제가 요구된다. 즉, 상기 열처리 공정에서, 상기 반도체층(105)의 결정화에 따른 특성 저하가 억제되는 것이 요구된다.
상기 투명 도전막(110)은 인듐-주석 산화물, 알루미늄 도핑 아연 산화물, 보론 도핑 아연 산화물 등으로 형성될 수 있다. 상기 투명 도전막(110)이 상기 반도체층(105) 상에 형성됨으로써, 전기 전도도가 개선될 수 있다.
이어서, 상기 투명 도전막(110) 상에 금속 나노 잉크를 이용하는 잉크젯 인쇄 공정을 통하여 제1 금속 패턴(121)을 형성한다(S120). 즉, 상기 잉크젯 인쇄 공정을 통하여 상기 제1 금속 패턴(121)이 용이하게 형성될 수 있다. 또한, 상기 제1 금속 패턴(121) 및 상기 투명 도전막(110) 사이의 접촉 저항이 상대적으로 감소될 수 있다.
상기 제1 금속 패턴(121)을 형성하기 위한 잉크젯 공정에 있어서, 금속 나노 분말 및 유기 용제를 포함하는 나노 잉크가 이용된다. 상기 나노 잉크를 이용하는 잉크젯 인쇄 공정에 따르면, 상기 투명 도전막(110) 상에 금속 나노 잉크를 도포하여 나노 잉크층(미도시)을 형성한다. 이후, 상기 나노 잉크층에 대한 건조 공정을 통하여 유기 용제를 제거함으로써, 제1 금속 패턴(121)이 상기 투명 도전막(110) 상에 형성된다.
이어서, 상기 제1 금속 패턴(121)을 덮도록, 도전성 페이스트를 이용한 금속 페이스트층을 형성한다(S130). 상기 도전성 페이스트는, 금속 분말, 도전성 폴리머 및 유기 용매를 포함한다. 상기 금속 분말은 예를 들면, 은, 알루미늄, 니켈, 구리, 주석 등으로 이루어질 수 있다. 이로써, 상기 도전성 페이스트를 이용하여 형성되는 전극 구조물이 우수한 전기 전도성을 확보할 수 있다.
상기 도전성 폴리머는 후속하는 소성 공정에 따라 형성되는 제2 금속 패턴의 형상을 유지할 수 있다. 또한 상기 도전성 폴리머는 상기 소성 공정 후 제2 금속 패턴 및 상기 투명 도전막 사이에 접착력을 증대시킬 수 있다.
상기 금속 페이스트층은 상기 제1 금속 패턴(121)의 측면 및 상면을 전체적으로 덮도록 형성될 수 있다. 즉, 상기 금속 페이스트층이 상기 제1 금속 패턴(121)을 전체적으로 덮도록 구비됨으로써, 상기 금속 페이스트층으로부터 변화된 제2 금속 패턴(123)이 상기 제1 금속 패턴(121)과 보다 강하게 접착됨으로써, 상기 제1 및 제2 금속 패턴들(121, 123) 사이의 접촉 저항이 감소될 수 있다.
나아가, 상기 금속 페이스트층은 스크린 인쇄 공정을 통하여 형성된다. 따라서, 상기 제2 금속 패턴(123)을 형성하기 위한 별도의 패터닝 공정이 생략될 수 있다. 나아가, 상기 금속 페이스트층으로부터 변환된 제2 금속 패턴(123)이 상대적으로 낮은 선저항을 가질 수 있다.
이후, 상기 금속 페이스트층을 소성하여, 상기 금속 페이스트층을 제2 금속 패턴(123)으로 변환시켜, 상기 투명 도전막(110) 상에 상기 제1 및 제2 금속 패턴들(121, 123)을 갖는 금속 전극(120)을 형성한다(S140). 상기 금속 페이스트층을 소성하는 소성 공정은 230℃ 이하와 같은 저온에서 수행될 수 있다. 이로써, 상기 투명 도전막(110)의 하부에 형성된 반도체층(105)에 포함된 비정질 실리콘 물질이 결정질로 결정화되는 것을 억제할 수 있다. 결과적으로 상기 반도체층(105)의 결정화에 따른 전기적 특성의 악화를 억제할 수 있다.
본 발명의 실시예들에 따르면, 전극 구조물(100)이 잉크젯 인쇄 공정으로 형성된 제1 금속 패턴(121) 및 스크린 인쇄 공정과 저온 소성 공정을 통하여 형성된 제2 금속 패턴(123)을 포함함으로써, 상대적으로 낮은 접촉 저항 및 선저항을 확보할 수 있으며, 투명 도전막(110)과 우수한 접착력을 확보할 수 있다. 또한, 잉크젯 인쇄 공정 및 스크린 인쇄 공정을 통하여 용이하게 전극 구조물(100)이 형성될 수 있다. 한편, 상기 금속 페이스트층을 상대적으로 낮은 온도, 즉, 저온 소성 공정을 통하여 제2 금속 패턴(123)을 형성함으로 그 하지막인, 비정질 실리콘으로 이루어진 반도체층(110)의 결정화를 억제할 수 있다.
도 3은 전극 구조물을 나타내는 전자 현미경 사진들이다.
도 3을 참조하면, (a) 및 (b)의 경우는 인듐-주석 산화물(ITO) 투명 도전막 상에 직접 제2 금속 패턴을 형성한 경우로서, 투명 도전막 및 제2 금속 패턴 사이의 계면에 기공이 다수 분포함을 확인할 수 있다. 이로써, 투명 도전막 및 제2 금속 패턴 사이의 접촉 저항이 증가할 수 있다. 반면에, (c) 및 (d)의 경우는 ITO 투명 도전막 상에 제1 및 제2 금속 패턴들을 구비한 전극을 형성한 경우로서, 투명 도전막 및 전극 사이의 계면에 기공이 확인되지 않으며, 따라서, 투명 도전막 및 전극 사이의 접촉 저항이 감소됨을 예상할 수 있다.
실리콘 태양 전지의 제조 방법
N형 혹은 p형 결정질 실리콘 기판을 준비한다.
이어서, 상기 n형 혹은 p형 결정질 실리콘 기판의 상부에 증착 공정을 통해 비정질 진성 실리콘층과 제1형 도펀트가 도핑된 비정질 실리콘층을 차례로 형성한다. 상기 제1형 도펀트는 상기 결정질 실리콘 기판이 n형인 경우에는 3족 원소일 수 있으며, 상기 결정질 실리콘 기판이 p형인 경우에는 5족 원소일 수 있다. 이로써, 상기 결정질 실리콘 기판 및 비정질 실리콘 반도체층은 p-n 접합을 형성한다.
이후, 제1형 도펀트가 도핑된 비정질 반도체층 상에 투명 도전막을 형성한다.
상기 투명 도전막은 인듐-주석 산화물, 알루미늄 도핑 아연 산화물, 보론 도핑 아연 산화물 등으로 형성될 수 있다. 상기 투명 도전막이 상기 비정질 실리콘 반도체층 상에 형성됨으로써, 전기 전도도가 개선될 수 있다.
이어서, 상기 투명 도전막 상에 금속 나노 잉크를 이용하는 잉크젯 인쇄 공정을 통하여 제1 금속 패턴을 형성한다. 즉, 상기 잉크젯 인쇄 공정을 통하여 상기 제1 금속 패턴이 용이하게 형성될 수 있다. 또한, 상기 제1 금속 패턴 및 상기 투명 도전막 사이의 접촉 저항이 상대적으로 감소될 수 있다.
상기 제1 금속 패턴을 형성하기 위한 잉크젯 인쇄 공정에 있어서, 금속 나노 분말 및 유기 용제를 포함하는 나노 잉크가 이용된다. 상기 나노 잉크를 이용하는 잉크젯 인쇄 공정에 따르면, 상기 투명 도전막 상에 금속 나노 잉크를 도포하여 나노 잉크층을 형성한다. 이후, 상기 나노 잉크층에 대한 건조 공정을 통하여 유기 용제를 제거함으로써, 제1 금속 패턴이 상기 투명 도전막 상에 형성된다.
이어서, 상기 제1 금속 패턴을 덮도록, 도전성 페이스트를 이용하여 금속 페이스트층을 형성한다. 상기 도전성 페이스트는, 금속 분말, 도전성 폴리머 및 유기 용매를 포함한다. 상기 금속 분말은 예를 들면, 은, 알루미늄, 니켈, 구리, 주석 등으로 이루어질 수 있다. 이로써, 상기 도전성 페이스트를 이용하여 형성되는 전극 구조물이 우수한 전기 전도성을 확보할 수 있다.
상기 도전성 폴리머는 후속하는 소성 공정에 따라 형성되는 제2 금속 패턴의 형상을 유지할 수 있다. 또한 상기 도전성 폴리머는 상기 소성 공정 후 제2 금속 패턴 및 상기 투명 도전막 사이에 접착력을 증대시킬 수 있다.
상기 금속 페이스트층은 상기 제1 금속 패턴의 측면 및 상면을 전체적으로 덮도록 형성될 수 있다. 즉, 상기 금속 페이스트층이 상기 제1 금속 패턴을 전체적으로 덮도록 구비됨으로써, 상기 금속 페이스트층으로부터 변화된 제2 금속 패턴 이 상기 제1 금속 패턴과 보다 강하게 접착됨으로써, 상기 제1 및 제2 금속 패턴 들 사이의 접촉 저항이 감소될 수 있다.
이후, 상기 금속 페이스트층을 소성하여, 상기 금속 페이스트층을 제2 금속 패턴으로 변화시켜, 상기 투명 도전막 상에 상기 제1 및 제2 금속 패턴들을 갖는 금속 전극을 형성한다. 상기 금속 페이스트층을 소성하는 소성 공정은 230℃ 이하와 같은 낮은 온도에서 수행될 수 있다. 이로써, 상기 투명 도전막의 하부에 형성된 반도체층에 포함된 비정질 실리콘 물질이 결정화되는 것을 억제될 수 있다. 결과적으로 상기 반도체층의 결정화에 따른 전기적 특성의 악화를 억제할 수 있다.
한편, 상기 결정질 실리콘 기판의 하면에는 후면 전계(Back surface field)층 및 후면 전극을 순차적으로 형성함으로써 태양 전지를 제조한다.
본 발명의 실시예들에 따른 전극 구조물의 형성 방법 및 태양 전지의 제조 방법은 비정질 실리콘 태양전지의 제조 방법에 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 제1형 도펀트로 도핑된 비정질 실리콘으로 이루어진 반도체층 상에 투명 도전막을 형성하는 단계;
    상기 투명 도전막 상에 금속 나노 잉크를 이용하는 잉크젯 인쇄 공정을 통하여 제1 금속 패턴을 형성하는 단계;
    상기 제1 금속 패턴을 덮도록, 도전성 페이스트를 이용한 금속 페이스트층을 형성하는 단계; 및
    상기 금속 페이스트층을 소성하여, 상기 금속 페이스트층을 제2 금속 패턴으로 변환시켜, 상기 투명 도전막 상에 상기 제1 및 제2 금속 패턴들을 갖는 금속 전극을 형성하는 단계를 포함하고,
    상기 도전성 페이스트는, 금속 분말, 도전성 폴리머 및 유기 용매를 포함하고,
    상기 금속 페이스트층을 소성하는 공정은 230℃ 이하의 온도에서 수행되는 것을 특징으로 하는 태양 전지용 전극 구조물의 형성 방법.
  2. 제1항에 있어서, 상기 잉크젯 인쇄 공정은, 상기 투명 도전막 상에 금속 나노 잉크를 도포하여 나노 잉크층을 형성하는 단계; 및
    상기 나노 잉크층으로부터 유기 용제를 제거하는 단계를 포함하는 것을 특징으로 하는 태양 전지용 전극 구조물의 형성 방법.
  3. 삭제
  4. 제1항에 있어서, 상기 금속 페이스트층은 상기 제1 금속 패턴의 측면 및 상면을 전체적으로 덮도록 형성되는 것을 특징으로 하는 태양 전지용 전극 구조물의 형성 방법.
  5. 삭제
  6. 결정질 실리콘 기판에 비정질 실리콘 반도체층을 증착하여 p-n 접합을 형성하는 단계;
    상기 비정질 실리콘 반도체층 상에 투명 도전막을 형성하는 단계;
    상기 투명 도전막 상에 금속 나노 잉크를 이용하는 잉크젯 인쇄 공정을 통하여 제1 금속 패턴을 형성하는 단계;
    상기 제1 금속 패턴을 덮도록, 도전성 페이스트를 이용한 금속 페이스트층을 형성하는 단계; 및
    상기 금속 페이스트층을 소성하여, 상기 금속 페이스트층을 제2 금속 패턴으로 변환시켜, 상기 투명 도전막 상에 상기 제1 및 제2 금속 패턴들을 갖는 금속 전극을 형성하는 단계를 포함하고,
    상기 도전성 페이스트는, 금속 분말, 도전성 폴리머 및 유기 용매를 포함하고,
    상기 금속 페이스트층을 소성하는 공정은 230℃ 이하의 온도에서 수행되는 것을 특징으로 하는 태양 전지의 제조 방법.
  7. 제6항에 있어서, 상기 잉크젯 인쇄 공정은, 상기 투명 도전막 상에 금속 나노 잉크를 도포하여 나노 잉크층을 형성하는 단계; 및
    상기 나노 잉크층으로부터 유기 용제를 제거하는 단계를 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  8. 삭제
  9. 삭제
KR1020160120455A 2016-09-21 2016-09-21 전극 구조물의 형성 방법 및 이를 이용한 태양 전지의 제조 방법 KR101820600B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160120455A KR101820600B1 (ko) 2016-09-21 2016-09-21 전극 구조물의 형성 방법 및 이를 이용한 태양 전지의 제조 방법
US15/711,683 US20180138333A1 (en) 2016-09-21 2017-09-21 Method of forming an electrode structure and method of manufacturing a photovoltaic cell using the same
US16/291,246 US20190198707A1 (en) 2016-09-21 2019-03-04 Method of forming an electrode structure and method of manufacturing a photovoltaic cell using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160120455A KR101820600B1 (ko) 2016-09-21 2016-09-21 전극 구조물의 형성 방법 및 이를 이용한 태양 전지의 제조 방법

Publications (1)

Publication Number Publication Date
KR101820600B1 true KR101820600B1 (ko) 2018-02-28

Family

ID=61401010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160120455A KR101820600B1 (ko) 2016-09-21 2016-09-21 전극 구조물의 형성 방법 및 이를 이용한 태양 전지의 제조 방법

Country Status (2)

Country Link
US (1) US20180138333A1 (ko)
KR (1) KR101820600B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100993511B1 (ko) * 2008-11-19 2010-11-12 엘지전자 주식회사 태양 전지 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011882A (zh) * 2012-01-12 2014-08-27 应用材料公司 制造太阳能电池装置的方法
US9184333B2 (en) * 2012-04-26 2015-11-10 Applied Materials, Inc. Contact and interconnect metallization for solar cells
US9040409B2 (en) * 2013-03-15 2015-05-26 Applied Materials, Inc. Methods of forming solar cells and solar cell modules

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100993511B1 (ko) * 2008-11-19 2010-11-12 엘지전자 주식회사 태양 전지 및 그 제조 방법

Also Published As

Publication number Publication date
US20180138333A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
KR101626248B1 (ko) 실리콘 태양전지 및 이의 제조 방법
US20100218815A1 (en) Holey electrode grids for photovoltaic cells with subwavelength and superwavelength feature sizes
US11489014B2 (en) Monolithic solar cell
KR101886818B1 (ko) 이종 접합 실리콘 태양 전지의 제조 방법
KR101597532B1 (ko) 후면전극형 태양전지의 제조방법
TWI424582B (zh) 太陽能電池的製造方法
US20130175648A1 (en) Photovoltaic device
KR20120026295A (ko) 태양전지의 후면전극 형성방법
TWM527159U (zh) 異質接面太陽能電池結構
KR101159277B1 (ko) 강유전체를 이용한 태양전지의 제조방법
RU2590284C1 (ru) Солнечный элемент
CN114930542A (zh) 双面级联光伏电池和模块
CN115249750B (zh) 光伏电池及其制作方法、光伏组件
CN115148838B (zh) 太阳电池及生产方法、光伏组件
KR20210085057A (ko) 저온 소성 도전성 페이스트를 이용한 태양전지의 전극 제조 방법
KR101223028B1 (ko) 태양전지의 전면전극 형성방법, 태양전지의 제조방법 및태양전지
KR101820600B1 (ko) 전극 구조물의 형성 방법 및 이를 이용한 태양 전지의 제조 방법
JP5645734B2 (ja) 太陽電池素子
KR101587267B1 (ko) 알루미늄 전극 페이스트 및 이를 이용한 태양전지소자
KR101223021B1 (ko) 태양전지의 제조방법 및 태양전지
US20190198707A1 (en) Method of forming an electrode structure and method of manufacturing a photovoltaic cell using the same
US9076911B2 (en) Solar cell module and manufacturing method thereof
KR101666308B1 (ko) 반도체 전극 구조물의 형성 방법 및 이를 이용한 실리콘 태양 전지의 제조 방법
CN108630763B (zh) 一种光电转换装置及其制备方法
KR101223055B1 (ko) 태양전지의 제조방법 및 그를 이용하여 제조되는 태양전지

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant