KR101817067B1 - 초저전력 오실레이터 - Google Patents

초저전력 오실레이터 Download PDF

Info

Publication number
KR101817067B1
KR101817067B1 KR1020110053100A KR20110053100A KR101817067B1 KR 101817067 B1 KR101817067 B1 KR 101817067B1 KR 1020110053100 A KR1020110053100 A KR 1020110053100A KR 20110053100 A KR20110053100 A KR 20110053100A KR 101817067 B1 KR101817067 B1 KR 101817067B1
Authority
KR
South Korea
Prior art keywords
current
transistor
bias signal
transistors
bias
Prior art date
Application number
KR1020110053100A
Other languages
English (en)
Other versions
KR20110133434A (ko
Inventor
발 에스 산두
Original Assignee
에이알엠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이알엠 리미티드 filed Critical 에이알엠 리미티드
Publication of KR20110133434A publication Critical patent/KR20110133434A/ko
Application granted granted Critical
Publication of KR101817067B1 publication Critical patent/KR101817067B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

100nm 이하의 프로세스 노드에서 제조된 집적회로에 삽입된 주파수 발생기가 제공된다. 이 주파수 발생기는 바이어스 신호의 전압에 의존해서 출력 주파수 신호를 생성하도록 구성된 커런트 스타브드 오실레이터; 및 상기 바이어스 신호를 발생하도록 구성되고, 직렬로 접속된 제1 트랜지스터와 제2 트랜지스터를 구비하는 셀프 바이어스된 전류 발생기를 구비한다. 상기 바이어스 신호는 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 중간점으로부터 취득되고, 상기 제1 및 제2 트랜지스터의 각각의 게이트는 상기 제1 및 제2 트랜지스터를 컷 오프 상태로 유지하도록 접속된다. 이렇게 함으로써, 상기 셀프 바이어스된 전류 발생기가 딥 서브 스레숄드 상태에서 동작하고, 상기 바이어스 신호의 전류가 상기 제1 및 제2 트랜지스터에 있어서의 리키지 전류에 의존한다.

Description

초저전력 오실레이터{AN ULTRA LOW POWER OSCILLATOR}
본 발명은 출력 주파수 신호를 발생하도록 구성된 데이터 처리 장치에 관한 것이다. 특히, 본 발명은 전력 소비가 매우 적은 오실레이터에 관한 것이다.
데이터 처리 장치의 분야에서는 특성 주파수를 갖는 출력 주파수 신호를 발생하는 오실레이터를 제공하는 것이 알려져 있다. 예를 들면, 하나의 대표적인 구현 예로서 마지막 인버터의 출력으로부터 제1의 인버터의 입력까지의 피드백 경로를 갖는 일련의 홀수의 인버터가 있다. 그러한 링 오실레이터에 있어서는, 출력 주파수 FOSC가 FOSC=i/(C.△V.N)으로 주어진 것이 알려져 있다. 여기서, N은 인버터단의 개수이고, △V는 전압 진폭이고, C는 부하(load)이고, i는 링 오실레이터에 의해 도출된(drawn) 구동 전류이다. 따라서, 링 오실레이터에 의해 발생된 신호의 출력 주파수는 적절한 구동 전류의 제공에 의해 제어 가능하다.
그렇지만, 집적회로 제조의 프로세스 기술이 점점 작아짐에 따라 그러한 장치의 구현에 있어서 문제가 발생한다. 이것은, "서브 나노미터" 프로세스 기술(100nm이하의 프로세스 노드)에서, MOS 디바이스의 게인 및 리키지(leakage)가 매우 커서 인버터단을 갖는 전통적인 링 오실레이터가 실용적이지 않게 되기 때문이다. 예를 들면, 20nm 프로세스 노드에서 제작된 15단 링 오실레이터는 11GHz에서 작동하고, 수 밀리 암페어(mA)의 전류를 소비한다. 이 출력 주파수는 대표적인 구현 목적을 위해서 실행 불가능하게 높을 뿐만 아니라 도출된 전류도 특히 저전력(예를 들면, 포터블) 디바이스 내에 설치된 집적회로와 관련해서는 바람직하게 않게 높다.
이전에 제공된 오실레이터 디자인에 대해서는 이하의 문헌에 기술되어 있다. "Frequency Synthesizer Design In CMOS", Milan Svic, Miljan Nikolic, Dragisa Milovanovic, FProc. 51st ETRAN Conference, Herceg Novi-Igalo, June 4-8, 2007; "Design of a Ring-Oscillator with a Wide Tuning Range in 0.13㎛ CMOS for the use in Global Navigation Satellite Systems", S.Joeres, A.Kruth, O.Meike, G.Ordu, S.Sappok, R.Wunderlich and S.Heinen, Institute for Semiconductor Electronics, RWTH Aachen University, Germany; "A variable delay line PLL for CPU-coprocessor synchronization", Johnson, M.G. and Hudson, E.L., IEEE Journal of Solid-State Circuits, Oct. 1988, Vol.23, No.5, pp.1218-1223; "An Ultra-Low-Power and Portable Digitally Controlled Oscillator for SoC Applications", Duo Sheng; Ching-Che Chung; Chen-Yi Lee, IEEE Transactions on Circuits and Systems II:Express Briefs, Nov.2007, Vol.54, No.11, pp.954-958; and "Linear Current Starved Delay Element", Goran S.Jovanovic and Mile K. Stojcev, Faculty of Electronic Engineering, Beogradska 14, 18000 Nis, Serbia and Montenegro.
같은 시기의 (서브 나노미터) 프로세스 노드에서 제작된 집적회로에 있어서는, 적당한 전력 소비로, 특히 유용한 범위 내에서의 주파수 발생을 허용하는 출력 주파수 신호의 발생에 대하여 향상된 기술을 제공하는 것이 바람직하다.
제1 국면에서 보면, 본 발명은 100nm 이하의 프로세스 노드에서 제조된 집적회로에 삽입된 주파수 발생기를 제공하고, 상기 주파수 발생기는, 바이어스 신호의 전압에 의존해서 출력 주파수 신호를 생성하도록 구성된 커런트 스타브드 오실레이터; 및 상기 바이어스 신호를 발생하도록 구성된 셀프 바이어스된 전류 발생기를 구비하고, 상기 셀프 바이어스된 전류 발생기는, 직렬로 접속된 제1 트랜지스터와 제2 트랜지스터를 구비하며, 상기 바이어스 신호가 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 중간점으로부터 취득되며; 상기 제1 및 제2 트랜지스터의 각각의 게이트가 상기 제1 및 제2 트랜지스터를 컷 오프 상태로 유지하도록 접속됨으로써, 상기 셀프 바이어스된 전류 발생기가 딥 서브 스레숄드 상태에서 동작하고, 상기 바이어스 신호의 전류가 상기 제1 및 제2 트랜지스터에 있어서의 리키지 전류에 의존한다.
커런트 스타브드 오실레이터는 주파수 발생 소자로서 제공되고, 이 커런트 스타브드 오실레이터에는 바이어스 신호가 제공되는데, 그 전압은 전류 스타브드 오실레이터에 의해 도출된 전류 및 그 출력 주파수 신호의 주파수를 결정한다. 본 발명의 발명자는 제조기술이 좀더 더 작은 프로세스 노드에 도달하고, 처리되어야 하는 필연적인 문제로서 통상 인지된 MOS 디바이스의 리키지 증가가, 사실상 저전력 주파수 발생기의 제공과 관련해서 시스템 설계자의 이점으로 변화될 수 있다는 것을 실현했다. 따라서, 충분히 저전류의 커런트 스타브드 오실레이터의 바이어스 신호를 발생하기 위해서, 초저전류 바이어스 신호를 생성할 수 있는 셀프 바이어스된 전류 발생기가 제공된다.
셀프 바이어스된 전류 발생기는 직렬로 접속된 제1 트랜지스터와 제2 트랜지스터를 구비하고, 바이어스 신호는 2개의 트랜지스터 사이의 중간점으로부터 취득된다. 특히, 2개의 트랜지스터의 각각의 게이트는 각 트랜지스터를 컷 오프(cut-off) 상태로 유지하도록 접속되어 있다. 예를 들면, 각 트랜지스터의 소스와 게이트를 함께 접속함으로써, 트랜지스터가 통상 완전히 "오프" 상태로서 인지되는 무언가로 유지된다. 그렇지만, 본 발명의 발명자는 그러한 트랜지스터가 완전히 스위칭 오프하는 것을 방지하는, 서브 나노미터 프로세스 기술에 있어서 MOS 디바이스의 게인 및 리키지 증가로 인해, 커런트 스타브드 오실레이터와 관련해서 이용될 수 있는 작은 리키지 전류가 연속해서 흐를 것이라는 것을 인지했다. 특히, 본 기술의 셀프 바이어스된 전류 발생기는 2개의 스위치 오프된 트랜지스터 사이의 중간점에서 커런트 스타브드 오실레이터의 바이어스 신호를 발생시킴으로써 이 사실을 이용한다. 따라서, 이 셀프 바이어스된 전류 발생기는 딥 서브 스레숄드 상태(즉, 실질적으로 VT 이하)에서 동작하고, 발생된 바이어스 신호의 전류는 제1 및 제2 트랜지스터에 있어서의 리키지 전류에 의존한다. 따라서, 더 작고 더 작은 프로세스 노드에서 증가하는 MOS 디바이스의 리키지가, 실제로 커런트 스타브드 오실레이터를 유용한 출력 주파수에서 동작시키는데 필요한 초저전류를 발생하기 위해서 이용된다.
커런트 스타브드 오실레이터의 바이어스 신호의 전류를 결정하는, 제1 및 제2 트랜지스터에 있어서의 리키지 전류는, 집적회로가 제조되는 특별한 프로세스 노드에 의존해서, 커런트 스타브드 오실레이터가 시스템의 목적을 위해 필요한 주파수보다 더 낮은 주파수를 갖는 출력 주파수 신호를 발생시키는 레벨에 있을 수 있다. 따라서, 일 실시예에 있어서, 주파수 발생기는 커런트 멀티플라이어(multiplier)를 구비하고, 상기 커런트 멀티플라이어는 상기 셀프 바이어스된 전류 발생기로부터 상기 바이어스 신호를 수신하고, 상기 바이어스 신호의 전류를 배가시켜서 향상된 전류 바이어스 신호를 발생하며, 상기 향상된 전류 바이어스 신호를 상기 커런트 스타브드 오실레이터에 제공하도록 구성된다. 따라서, 셀프 바이어스된 전류 발생기에 의해 발생된 본래의 바이어스 신호의 전류보다 큰 전류를 갖는 향상된 전류 바이어스 신호를 생성할 수 있고, 이것을 이용해서 적절히 높은 주파수에서 커런트 스타브드 오실레이터를 구동할 수 있다.
커런트 스타브드 오실레이터는 2개의 부분에서, 즉 오실레이터의 각각의 포지티브 및 네가티브 바이어스 입력에서 제공된 바이어스 신호에 의존해서 그것의 출력 주파수 신호를 발생하도록 구성되어도 된다. 그러한 실시예에 있어서, 상기 커런트 멀티플라이어는, 또 미러된(mirrored) 향상된 전류 바이어스 신호를 발생하고, 상기 향상된 전류 바이어스 신호 및 상기 미러된 향상된 전류 바이어스 신호를 상기 커런트 스타브드 오실레이터의 각각의 포지티브 및 네거티브 바이어스 입력에 제공하도록 구성되어도 된다.
어떤 실시예에서는, 제1 및 제2 트랜지스터에 있어서의 리키지 전류에 의존해서만 출력 주파수 신호를 발생하도록 주파수 발생기를 구성하는 것이 적합하지만, 주파수 발생기가 상이한 주파수 범위에서 동작하게 전환되도록 구성하는 것이 바람직하다. 따라서, 일 실시예에 있어서는, 상기 주파수 발생기가 추가 바이어스 신호를 발생하도록 구성된 추가 셀프 바이어스된 전류 발생기; 및 상기 셀프 바이어스된 전류 발생기로부터 상기 바이어스 신호를 수신하고 상기 추가 셀프 바이어스된 전류 발생기로부터 상기 추가 바이어스 신호를 수신하도록 구성된 멀티플레서를 더 구비하고, 상기 멀티플렉서는 또 선택 신호에 의존해서 상기 커런트 스타브드 오실레이터에 선택된 바이어스 신호를 출력하도록 구성된다. 이 구성에 의해 2개의 양자 택일의 셀프 바이어스된 전류 발생기로부터 커런트 스타브드 오실레이터에 인가된 바이어스 신호를 선택함으로써, 주파수 발생기의 구성이 선택 신호에 의존해서 제어될 수 있다. 또한, 이 구성에 의해 주파수 발생기의 2개의 주파수 영역(regimes) 간의 스위칭이 매우 스무스하게 매우 적은 노이즈로 행해질 수 있다.
정말로, 이 구성은 동작의 2개의 모드 간의 선택에만 한정되지 않고, 어떤 실시예에 있어서는, 상기 주파수 발생기는 적어도 한 개의 부가적인 추가 바이어스 신호를 발생하도록 구성된 적어도 한 개의 부가적인 추가 셀프 바이어스된 전류 발생기를 더 구비한다. 따라서, 선택 신호는 멀티플렉서를 제어해서 바이어스 신호를 선택해서 다수의 셀프 바이어스된 전류 발생기로부터 커런트 스타브드 오실레이터에 인가할 수 있어, 커런트 스타브드 오실레이터가 동작할 수 있는 다수의 주파수 영역(regimes) 중 하나를 선택할 수 있다.
그러한 추가 셀프 바이어스된 전류 발생기를 구성할 수 있는 다수의 방식이 있지만, 일 실시예에 있어서는, 상기 추가 셀프 바이어스된 전류 발생기는, 직렬로 접속된 2개의 추가 트랜지스터를 구비하고, 상기 추가 바이어스 신호는 상기 추가 트랜지스터 사이의 추가의 중간점에서 발생하며, 상기 추가 트랜지스터의 각각의 게이트가 강한 역전 상태에서 상기 추가 셀프 바이어스된 전류 발생기를 동작시키도록 접속됨으로써, 상기 추가 바이어스 신호의 전류가 상기 바이어스 신호의 전류보다 크고, 상기 출력 주파수 신호의 주파수는 상기 바이어스 신호에 응답하는 것보다 상기 추가 바이어스 신호에 응답하는 것이 더 크다. 따라서, 상기 추가 셀프 바이어스된 전류 발생기는, 딥 서브 스레숄드 상태에서 동작하는 제1 셀프 바이어스된 전류 발생기와 대조해서, 강한 역전 상태에서 동작하도록 구성됨으로써, 바이어스 신호의 전류보다 큰 전류를 갖는 추가 바이어스 신호를 제공한다. 이것은 커런트 스타브드 오실레이터에 의해 발생된 출력 주파수 신호의 주파수가 그에 따라 더 크고, 주파수 발생기의 제2 높은 주파수 영역(regime)이 제공되는 것을 의미한다. 강한 역전 상태에서 동작하도록 추가 셀프 바이어스된 전류 발생기를 구성하는 것은, 예를 들면 추가 트랜지스터가 게이트-소스 접속되도록 추가 트랜지스터를 배열함으로써 제공될 수도 있다.
추가 셀프 바이어스된 전류 발생기에 있어서는, 추가 트랜지스터가 프로세스 노드에서 제공될 수 있는 최대의 사이즈의 트랜지스터보다 강해야 하므로, 일 실시예에 있어서 상기 추가 셀프 바이어스된 커런트 미러의 상기 2개의 추가 트랜지스터 중 적어도 하나가 보다 긴 채널 길이 트랜지스터를 제공하도록 구성된 트랜지스터 쌍을 구비하는 경우가 있을 수 있다. 따라서, 프로세스 노드에서의 최대 채널 길이 트랜지스터가 필요한 성능을 제공하지 않는 상황에서는, 2개의 추가 트랜지스터 중의 적어도 하나가 트랜지스터 쌍으로서 제공됨으로써, 효율적으로 그 트랜지스터의 채널 길이를 두 배로 할 수 있다.
커런트 스타브드 오실레이터의 특별한 구성은 구현마다 변화해도 되지만, 일 실시예에 있어서는, 상기 커런트 스타브드 오실레이터가 복수의 인버터를 구비하고, 상기 복수의 인버터의 각 인버터는 상기 바이어스 신호에 의존해서 제어되는 바이어스 트랜지스터들을 통해서 전압 공급 레일에 접속된다. 커런트 스타브드 오실레이터의 인버터를, 바이어스 신호에 의존해서 제어되는 바이어스 트랜지스터를 통해서 전압 공급 레일(예를 들면, 각각 VDD 및 VSS)에 접속함으로써, 바이어스 신호가 바이어스 트랜지스터를 턴 온하는 정도에 의존해서, 전압 공급 레일로부터 각 인버터에 의해 도출될 수도 있는 전류가 제한된다.
그러한 일 실시예에 있어서는, 상기 바이어스 트랜지스터가 공급측 바이어스 트랜지스터와 그라운드(ground)측 바이어스 트랜지스터를 구비하고, 상기 공급측 바이어스 트랜지스터는 상기 바이어스 신호에 의존해서 제어되고, 상기 그라운드측 바이어스 트랜지스터는 상기 바이어스 신호의 미러된 버전(mirrored version)에 의해 제어된다. 따라서, 공급측 바이어스 트랜지스터는 공급측 전압 레일(예를 들면, VDD)에의 인버터의 접속을 제어하고, 그라운드측 바이어스 트랜지스터는 그라운드측 전압 공급 레벨(예를 들면, VSS)에의 인버터의 접속을 제어한다. 바이어스 신호의 미러된 버전을 제공함으로써, 커런트 스타브드 오실레이터에 있어서의 각각의 바이어스된 트랜지스터의 대칭 제어 구성이 제공되고, 그에 따라 오실레이터의 진폭이 대칭적이다. 또한, 이러한 식으로 공급측에서 그라운드측으로 바이어스 신호를 미러링(mirroring)함으로써 시스템에 있어서의 과도 전류(transient current)를 피한다.
셀프 바이어스된 전류 발생기에 의해 발생된 바이어스 신호의 전류가 제1 및 제2 트랜지스터에 있어서의 리키지 전류에 의존한다는 것은, 커런트 스타브드 오실레이터에 의해 발생된 출력 주파수 신호의 주파수가 제1 및 제2 트랜지스터에 흐르는 리키지 전류의 양의 측정기구(quantitative measure)로서 사용될 수 있다는 것을 의미한다. 이것에 의해, 일 실시예에 있어서는, 상기 제1 트랜지스터와 상기 제2 트랜지스터가 상기 프로세스 노드에 대해서 최소의 산화물 두께와 최소의 채널 길이를 갖는다. 이것은 발생된 출력 주파수 신호의 주파수를 이용해서 집적회로의 가장 작은 채널 길이 트랜지스터(예를 들면, 프로세스 노드에 대해서 최소의 산화물 두께와 최소의 채널 길이를 갖는 트랜지스터)에 있어서의 베이스 라인(base-line) 리키지 전류를 감시한다는 것을 의미한다.
보다 더 작은 기하학(geometries)으로 집적회로를 제작하는 노력의 일부로서, 집적회로에 있어서의 다수의 트랜지스터는 프로세스 노드에 대해서 가능한 최소의 사이즈로 제공되는 것이 일반적이다. 따라서, 집적회로에 있어서의 다수의 트랜지스터는, 전형적으로 이 최소의 사이즈에 따라 사이즈가 정해지므로, 주파수 발생기를 이용해서 리키지 전류를 모니터할 때 모니터한 리키지 전류가 집적회로에 있어서의 다수의 트랜지스터를 나타내면 유리한다. 따라서, 일 실시예에 있어서는, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 상기 집적회로에 있어서의 다수의 트랜지스터와 같은 사이즈의 산화물 두께와 채널 길이를 갖는다.
예를 들면, 주파수 발생기는 집적회로의 입출력 영역의 일부분으로서 제공되지만, 다수의 트랜지스터는 전형적으로 집적회로의 코어 영역에 설치되고, 일 실시예에 있어서는, 상기 주파수 발생기는 상기 집적회로의 입출력 영역의 일부분을 형성하고, 상기 집적회로는 코어 영역을 더 구비하며, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 코어 영역 트랜지스터들에 대응하는 산화물 두께와 채널 길이를 갖는다. 따라서, 주파수 발생기에 의해 발생된 출력 주파수 신호의 주파수는, 제1 및 제2 트랜지스터가 이들 코어 영역 트랜지스터에 매치하도록 사이즈가 정해진다는 사실 덕분에 이들 코어 영역 트랜지스터에서 발생하는 리키지 전류의 징후를 제공할 수 있다.
역으로, 추가 셀프 바이어스된 발생기가 제공되면, 추가 셀프 바이어스된 전류발생기에 있어서의 추가 프로세스가 프로세스 노드의 하한으로부터 가능한 한 많이 다른 것이 유리할지도 모르며, 일부 실시예에 있어서는, 상기 추가 트랜지스터가 상기 프로세스 노드에 대해서 사이즈가 최대인 산화물 두께와 채널 길이를 갖는다. 마찬가지로, 이들 추가 트랜지스터가 집적회로에 있어서의 다수의 트랜지스터로부터 사이즈가 다른 것이 유리할지도 모르나, 일 실시예에 있어서는, 상기 추가 트랜지스터가 상기 집적회로에 있어서의 다수의 트랜지스터보다 큰 사이즈의 산화물 두께와 채널 길이를 갖는다.
또, 주파수 발생기는 집적회로의 입출력 영역의 일부분을 형성하고, 이 집적회로는 코어 영역을 더 구비하며, 일 실시예에 있어서는, 추가 트랜지스터가 입출력 영역에서 제공된 트랜지스터에 따라 사이즈가 정해질 수도 있다. 따라서, 일 실시예에 있어서, 상기 주파수 발생기가 상기 집적회로의 입출력 영역의 일부를 형성하고, 상기 집적회로가 코어 영역을 더 구비하며, 상기 추가 트랜지스터가 입출력 영역 트랜지스터들에 대응하는 산화물 두께와 채널 길이를 갖는다.
집적회로가 제조되는 특별한 프로세스 노드는 변해도 되며, 예를 들면 일부 실시예에 있어서는, 상기 프로세스 노드가 65nm 이하이지만, 다른 실시예에 있어서는 상기 프로세스 노드가 32nm 이하이다.
셀프 바이어스된 전류 발생기의 구성에 있어서는 제1 트랜지스터와 제2 트랜지스터가 잘 매치되면 유리하므로, 일 실시예에 있어서는 상기 제1 트랜지스터와 상기 제2 트랜지스터가 같은 타입의 트랜지스터이다. 특히, 일 실시예에 있어서는, 상기 제1 트랜지스터와 상기 제2 트랜지스터가 PMOS 트랜지스터이다. PMOS 트랜지스터는 대용량의 VDD에 의한 것이 바람직할 수도 있는데, 이것은 PMOS 트랜지스터를 이용하는 것이 시스템에 있어서 적은 노이즈를 생성할 것이라는 것을 의미한다. 일 실시예에 있어서는, 트랜지스터가 컷 오프 상태로 유지되는 것을 확보하기 위해서, 상기 트랜지스터가 소스-게이트 접속되어 있다.
출력 주파수 신호의 주파수가 커런트 스타브드 오실레이터에 제공된 바이어스 신호의 전류에 의존하고, 셀프 바이어스된 전류 발생기에 의해 생성된 바이어스 신호의 전류가 그 트랜지스터에 있어서의 리키지 전류에 의존하면, 출력 주파수 신호를 이용해서 그 트랜지스터에 있어서의 리키지 전류의 징후를 제공하는 것이 유리하다. 따라서, 일 실시예에 있어서는, 주파수 발생기가 상기 출력 주파수 신호를 수신하고 상기 출력 주파수 신호의 천이에 의존해서 증가하도록 구성된 디지털 카운터; 및, 미리 정해진 기간 전후에 상기 디지털 카운터를 판독해서 카운트값을 결정하도록 구성된 파워 관리부를 더 구비한다. 이와 같은 카운터값은 리키지 전류의 양의 측정기구를 형성하여, 시스템의 추가 구성요소에서 적절히 사용될 수 있다.
예를 들면, 일 실시예에 있어서는, 상기 파워 관리부는 상기 카운트값에 의존해서 시스템 제어 동작을 행하도록 구성된다. 예를 들면, 파워 관리부는 리키지 전류가 너무 높다고 판단되면 적절한 액션을 취해서, 예를 들면 시스템의 동작 전압을 줄여, 전체 전력 소비가 너무 높게 상승하지 않도록 구성되어도 된다.
제2 국면에서 보면, 본 발명은 100nm 이하의 프로세서 노드에서 제조된 집적회로에 삽입된 주파수 발생기를 제공하고, 상기 주파수 발생기는 바이어스 신호의 전압에 의존해서 출력 주파수 신호를 발생하는 커런트 스타브드 오실레이터 수단; 및 상기 바이어스 신호를 발생하는 셀프 바이어스된 전류 발생기 수단을 구비하고, 상기 셀프 바이어스된 전류 발생기 수단은, 직렬로 접속된 제1 트랜지스터와 제2 트랜지스터를 구비하며, 상기 바이어스 신호는 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 중간점으로부터 취득되고, 상기 제1 및 제2 트랜지스터의 각각의 게이트가 상기 제1 및 제2 트랜지스터를 컷 오프 상태로 유지하도록 접속됨으로써, 상기 셀프 바이어스된 전류 발생기 수단이 딥 서브 스레숄드 상태(deep sub-threshold state)에서 동작하고, 상기 바이어스 신호의 전류가 상기 제1 및 제2 트랜지스터에 있어서의 리키지 전류에 의존한다.
제3 국면에서 보면, 본 발명은 100nm 이하의 프로세스 노드에서 제조된 집적회로에 삽입된 주파수 발생기에서 출력 주파수 신호를 발생하는 방법을 제공하고, 이 방법은 바이어스 신호를 발생하도록 구성되고, 직렬로 접속된 제1 트랜지스터와 제2 트랜지스터를 구비하며, 상기 바이어스 신호가 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 중간점으로부터 취득되도록 구성된 셀프 바이어스된 전류 발생기를 제공하고, 상기 제1 및 제2 트랜지스터를 컷 오프 상태로 유지하도록 상기 제1 및 제2 트랜지스터의 각각의 게이트를 접속하는 단계; 상기 바이어스 신호의 전류가 상기 제1 및 제2 트랜지스터에 있어서의 리키지 전류에 의존하도록, 상기 바이어스 신호를 발생하도록 딥 서브 스레숄드 상태에서 상기 셀프 바이어스된 전류 발생기를 동작시키는 단계; 및 커런트 스타브드 오실레이터에 있어서의 상기 바이어스 신호의 전압에 의존해서 출력 주파수 신호를 발생하는 단계를 포함한다.
제4 국면에서 보면, 본 발명은 100nm 이하의 프로세스 노드에서 제조된 집적회로에 삽입된 데이터 처리 시스템을 제공하고, 상기 데이터 처리 시스템은 제1 국면에 따른 주파수 발생기를 구비하고, 추가 바이어스 신호를 발생하도록 구성된 추가 셀프 바이어스된 전류 발생기; 및 상기 셀프 바이어스된 전류 발생기로부터 상기 바이어스 신호를 수신하고 상기 추가 셀프 바이어스된 전류 발생기로부터 상기 추가 바이어스 신호를 수신하도록 구성되고, 또 선택 신호에 의존해서 상기 커런트 스타브드 오실레이터에 선택된 바이어스 신호를 출력하도록 구성된 멀티플렉서를 더 구비하고, 상기 데이터 처리 시스템은 상기 데이터 처리 시스템의 동작 상태에 의존해서 상기 선택 신호를 발생하도록 구성된 파워 관리부를 구비한다.
도 1은 일 실시예에 있어서의 주파수 발생기를 개략적으로 나타낸 것이다.
도 2는 일 실시예에 있어서의 커런트 멀티플라이어를 구비하는 주파수 발생기를 개략적으로 나타낸 것이다.
도 3은 1개 이상의 셀프 바이어싱 전류원과 선택 신호에 의존한 커런트 스타브드 오실레이터의 바이어스 신호의 선택을 포함하는 일 실시예에 있어서의 주파수 발생기를 개략적으로 나타낸 것이다.
도 4는 2개의 셀프 바이어스된 커런트 미러에 의해 제공되는 바이어스 신호 사이에서 커런트 스타브드 오실레이터의 바이어스 신호를 선택할 수 있는 일 실시예에 있어서의 주파수 발생기를 보다 자세히 나타낸 개략도이다.
도 5는 도 4에 개략적으로 나타낸 것과 같은 주파수 발생기의 주파수 스위칭을 나타낸 것이다.
도 6은 파워 관리 텍스트에 있어서의 주파수 발생기의 이용을 개략적으로 나타낸 것이다.
도 7은 일 실시예에 있어서의 오실레이터에 의해 도출된 평균 전류와 그 발진 주파수의 온도의 전개를 나타낸 것이다.
도 8은 일 실시예에 있어서의 코어 영역과 입출력 영역을 구비하는 집적회로를 개략적으로 나타낸 도면이다.
도 1은 일 실시예에 있어서의 주파수 발생기(100)를 개략적으로 나타낸 도면이다. 주파수 발생기는 셀프 바이어스된 전류 발생기(110)와 커런트 스타브드 오실레이터(120)를 구비한다. 셀프 바이어스된 전류 발생기(110)는 양 트랜지스터 112 및 114가 컷 오프 상태로 유지되도록 소스-게이트 접속된 2개의 PMOS 트랜지스터 112, 114를 구비한다. 따라서, 셀프 바이어스된 전류 발생기는 공식적으로 양쪽 트랜지스터가 완전히 오프인 딥 서브 스레숄드 상태에서 동작한다. 그렇지만, 예시한 주파수 발생기(100)는 "서브 나노미터" 프로세스 노드에서 제조된 집적회로에 삽입되어 있다. 좀더 구체적으로, 집적회로는 CMOS 20nm 프로세스에서 제조된다. 따라서, 이 프로세스 노드 상의 트랜지스터를 완전히 스위칭 오프하는 것이 가능하지 않아, 그 컷 오프 상태를 유지한 상태에서도 리키지 전류 ILEAK가 지속한다. 이 리키지 전류의 정확한 레벨은 집적회로가 유지되는 주위의 조건, 특히 그 온도에 의존할 것이다. 셀프 바이어스된 전류 발생기(110)에 있어서의 제1 트랜지스터(112)와 제2 트랜지스터(114) 사이의 중심점 노드를 이용해서 바이어스 신호 VBIAS를 제공한다.
커런트 스타브드 오실레이터(120)는 마지막 인버터의 출력으로부터 제1 인버터의 입력까지의 피드백 경로를 갖고 함께 연결된 일련의 인버터(122)를 구비한다. 명시적으로 2개의 인버터(이 체인에 있어서 제1 및 마지막 인버터)만이 도시되어 있고, 그 사이에 있는 인버터는 도시의 간략을 위해서 생략했다는 점에 유념한다. 커런트 스타브드 오실레이터는 출력 주파수 신호 FOSC를 발생한다. 오실레이터의 "커런트 스타베이션(current starvation)"은 공급측 바이어스 트랜지스터(130)와 그라운드측 바이어스 트랜지스터(132)를 제공함으로써 조정된다. 각각의 바이어스 전압 VPBIAS 및 VNBIAS는 이들 바이어스 트랜지스터를 제어함으로써, 인버터(122)에 의해 도출될 수도 있는 전류를 제한해서, 그에 대응하게 오실레이터(120)의 발진 주파수를 제한한다. 원칙적으로 바이어스 신호 VBIAS는 커런트 스타브드 오실레이터(120)의 일 측에 있는 바이어스 트랜지스터(예를 들면 공급측 바이어스 트랜지스터(130))에 직접 제공될 수 있지만, 대표적인 구현에 있어서는 이하에 좀더 자세히 설명하는 것처럼, 커런트 스타브드 오실레이터에 바이어스 신호의 전류를 인가하기 전에 이 바이어스 신호의 전류를 증가시키는 것이 바람직하다.
도 2는 일 실시예에 있어서의 바이어스 신호의 전류의 증대를 개략적으로 나타낸 것이다. 이 예시한 주파수 발생기(150)는 (도 1의 셀프 바이어싱 전류 발생기(110)와 같이 구성되는) 셀프 바이어싱 전류 발생기(160), 커런트 멀티플라이어(170), 및 (도 1에 나타낸 커런트 스타브드 오실레이터(120)와 같이 구성된) 커런트 스타브드 오실레이터(180)를 구비한다. 커런트 멀티플라이어(170)는 셀프 바이어싱 전류 발생기(170)로부터 바이어스 신호 VBIAS를 수신하고, 바이어스 신호의 전류에 인자 k를 곱해서 향상된 전류 ILEAK*k를 갖는 향상된 커런트 바이어스된 신호 VBIAS를 발생하도록 구성되어 있다. 이 향상된 커런트 바이어스된 신호는 포지티브 바이어스 신호 VPBIAS 및 네거티브 바이어스 신호 VNBIAS와 같이 대표적으로 2개의 부분으로 커런트 스타브드 오실레이터(180)에 제공되는데, 이 커런트 스타브드 오실레이터(180)는 효율적으로 전류-주파수 변환기로서 동작하여 출력 주파수 신호 FOSC를 발생한다.
시스템 필요 조건에 의존해서, 1개 이상의 주파수 영역(regime)에서의 출력 주파수 신호를 발생할 수 있는 주파수 발생기를 구성하는 것이 바람직하다. 따라서, 도 3에 나타낸 것과 같은 실시예에 있어서는, 1개 이상의 셀프 바이어싱 전류원을 제공할 수 있다. 도 3에 있어서, 2개의 셀프 바이어싱 전류원 200, 210이 도시되어 있지만, 이 도면에 있어서는 추가 셀프 바이어싱 전류원도 설치할 수 있다는 점에 유념한다. 각 셀프 바이어싱 전류원에 의해 발생된 바이어스 신호는 이들 입력 중 하나를 선택하는 멀티플렉서(220)에 그것의 선택 신호(SEL)에 의존해서 입력을 제공한다. 그러면 선택된 바이어스 신호 VBIAS는 도 1을 참조하여 상기 설명한 것처럼 커런트 스타브드 오실레이터(230)에 제공된다. 커런트 스타브드 오실레이터(230)는 신호 OSC_EN에 의해 인에이블 가능하다.
도 4는 선택 신호 SEL에 의존해서 2개의 주파수 영역 사이에서 전환되도록 구성된 주파수 발생기(300)의 구성을 좀더 자세히 개략적으로 나타낸 것이다. 일반적으로, 주파수 발생기(300)는 제1 셀프 바이어스된 전류 발생기(310), 제2 셀프 바이어스된 전류 발생기(320), 커런트 멀티플라이어(330), 커런트 스타브드 오실레이터(340) 및 멀티플렉서(350)를 구비한다. 이 실시예에 있어서는, 제1 셀프 바이어스된 전류 발생기(310) 및 제2 셀프 바이어스된 전류 발생기(320)가 각각 PMOS 트랜지스터(332)에의 그들의 접속을 통해서 제1 및 제2 셀프 바이어스된 커런트 미러로서 작용한다.
제1 셀프 바이어스된 커런트 미러(310)는 제1 PMOS 트랜지스터(312)와 제2 PMOS 트랜지스터(314)를 구비한다. PMOS 트랜지스터 312, 314의 각각은 VDD에 잘 접속되어 래치업(latchup)을 피한다. 각 PMOS 트랜지스터 312, 314의 게이트는 그들 각각의 소스에 접속됨으로써, 각 트랜지스터가 컷 오프 상태로 유지된다. 이것은 형식적으로 PMOS 트랜지스터 312, 314가 영구히 오프인 것을 의미하지만, 이들 트랜지스터가 100nm 이하의 프로세스 노드에서 제조된 집적회로(특별히 예시된 회로가 CMOS 20nm 프로세스에서 제조된 집적회로에 삽입되어 있다)의 일부분을 형성한다는 사실은, 이들 트랜지스터를 통해서 불가피하게 리키지 전류가 항상 흐르는 것을 의미한다. 셀프 바이어스된 커런트 미러(310)는 이 딥 서브 스레숄드 상태에서 동작하고, 바이어스 신호 VB1이 제1 트랜지스터(312)와 제2 트랜지스터(314) 사이의 중간점으로부터 취득된다는 사실을 이용한다. VB1은 멀티플렉서(350)에 1개의 입력을 제공한다.
제2 셀프 바이어스된 커런트 미러(320)는 제2 바이어스 신호 VB2를 발생한다. 이 셀프 바이어스된 커런트 미러는 또한 PMOS 트랜지스터를 구비하지만, PMOS 트랜지스터 322, 324, 326은 이들 각 게이트가 그들 드레인에 접속되어 있어, 셀프 바이어스된 커런트 미러(320)가 강한 역전 상태에서 동작하고, 바이어스 신호 VB2의 전류는 VB1의 전류보다 현저하게 크다. 셀프 바이어스된 커런트 미러(310)에 있어서의 PMOS 트랜지스터 312, 314는 이 집적회로가 제조되는 프로세스 노드에 대해서 사이즈가 최소이지만, 셀프 바이어스된 커런트 미러(320)에 있어서의 PMOS 트랜지스터 322, 324, 326은 프로세스 노드에 대해서 사이즈가 최대이다. 사실, 셀프 바이어스된 커런트 미러(320)의 VSS측에 대한 제조 변화를 줄이기 위해서, 더블 채널 길이 트랜지스터를 효율적으로 제공하는 한 쌍의 PMOS 트랜지스터 324, 326이 설치되어 있다. PMOS 트랜지스터 322, 324, 326의 웰을 또한 VDD에 접속해서 래치업을 회피한다. 바이어스 신호 VB2는 멀티플렉서(350)에 다른 입력을 제공한다.
주파수 발생기(300)가 동작해야 하는 주파수 영역(regime)에 의존해서, 선택 신호 SEL가 멀티플렉서(350)를 조종해서 커런트 스타브드 오실레이터(340)의 동작을 제어하는 입력 바이어스 신호 VB1 및 VB2 중 하나를 선택한다. 따라서, 멀티플렉서(350)의 출력은 필요한 주파수 생성을 위한 적절한 전류 레벨을 제공하기 위해서 커런트 멀티플라이어(330)에 접속된다. 커런트 멀티플라이어(330)는 PMOS 트랜지스터(332)와 NMOS 트랜지스터(334)를 구비한다. 이들 트랜지스터의 게이트는 커런트 스타브드 오실레이터(340)의 VPBIAS 및 VNBIAS 입력에 각각 접속되어 있다. PMOS 트랜지스터(332)의 웰은 VDD에 접속되고, NMOS 트랜지스터의 웰은 VSS에 접속되어 래치업을 피한다.
커런트 스타브드 오실레이터 체인에 있어서의 인버터에 대해서 일정한 전류를 생성하는 셀프 바이어싱 전류원의 구성, 특히 설치에 의해 1개 이상의 주파수 영역(regime)에 있어서의 출력 주파수 신호를 생성할 수 있는 주파수 발생기가 제공되지만, 그럼에도 불구하고 매우 조용히(노이즈가 작게) 동작하고 매우 적은 전력을 소비한다. 또한, 이 구성에 의해 오실레이터가 전원상에서 원하지 않는 "글리치(glitches)"를 발생시키는 일없이 매우 스무스하게 주파수 간의 빠른 전환이 가능하다. 일정한 전류에 의해 오실레이터의 출력 부하 정전용량의 차지 및 디스차지가 구동됨에 따라, 오실레이터가 특히 조용하게(즉 노이즈 없이) 동작하여 매우 적은 전력을 이용하다. 이것에 의해 모바일 전력 관리 시스템, 차지 펌프, 연속하는 근사 ADC 및 VI 컨버터 또는 온도 센서에 매우 적합한 오실레이터가 만들어진다.
도 5는 도 4에 나타낸 주파수 발생기의 스위칭을 나타낸다. 이 예에 있어서, 처음에 오실레이터는 2MHz에서 동작하고 있다. 어떤 특정 시간(도시한 시간의 척도는 대략 15㎲에서) 후에, 오실레이터를 ~2MHz 동작에서 ~200MHZ 동작으로 전환시키는 주파수 선택 신호가 선택된다. 즉, 멀티플렉서(350)에 의해 선택된 바이어스 신호가 VB2(저전력 동작)에서 VB1(초저전력 동작)으로 변화한다. 근본적으로 커플링 노이즈 없이, 2MHz 동작에서 200kHz 동작으로의 매우 스무스한 변환에도 주목한다. 예를 들면, 오실레이터가 초저전력 모드에서 보다 느리게 동작하기 시작하는 것을 알리기 위해서 제어 시스템 또는 센서가 주파수 선택 신호를 제공할 수도 있다. 이것은 출력 주파수 신호를 이용하는 회로가 원하는 동작 상태에 도달할 때, 또는 시스템의 현재의 움직임이 느릴 때 발생할 수 있어서, 배터리에 파워 드레인(power drain)을 세이브하기 위해서는 오실레이터가 그것의 초저전력 모드로 전환된다.
도 6은 리키지 전류의 측정을 이용해서 시스템의 일부분을 제어하는 시스템에서 주파수 발생기가 어떻게 이용되는지를 개략적으로 나타낸 것이다. 리키지 전류원(400)은 리키지 전류를 출력 주파수 신호 FOSC로 변환하는 전류-주파수 변환기(405)에 리키지 전류를 제공한다. 리키지 전류원(400) 및 전류-주파수 변환기(405)는 함께 상기에서 설명한 것과 같은 주파수 발생기(점선 430)를 형성한다고 판단할 것이다. 출력 주파수 신호 FOSC는 FOSC의 천이에 의존해서 증가하도록 구성되는 카운터(410)에 제공된다. 카운터(410)는 파워 관리 제어기(415)의 제어 하에 카운팅을 시작 또는 카운팅을 중지하도록 구성되는 카운터(410)에 제공된다. 따라서, 카운터(410)를 소정의 기간 동안 카운트시킴으로써, 파워 관리 제어기(415)는 리키지 전류를 나타내며 FOSC 신호의 주파수에 대응하는 카운터(410)로부터의 카운트값을 수신할 수 있다. 따라서, 카운터(410)에 의해 제공된 카운트값에 의존해서, 파워 관리 제어기(415)가, 예를 들면 리키지 전류가 너무 높게 상승하면 시스템에 있어서의 공급 전압 VDD를 감소시키는 적정한 액션을 취할 수 있다. (디지털) 파워 관리 제어기(415)는 (아날로그) 전압 제어기(420)에 신호를 보냄으로써 이것을 행한다. 역으로, 리키지 전류가 소정의 스레숄드 이하로 떨어졌다고 판정되면, 파워 관리 제어기는 전압 제어기가 공급 전압을 증가시키는 것을 허용해도 된다. 온/오프 비본질적인 구성요소의 전환 또는 동작 모드의 변경 등, 다른 전력 관련 액션도 예기된다.
리키지 전류는 특히 온도에 따라 변화한다. 도 7은 도 4를 참조하여 설명한 실시예에 대해서는, 200kHz 영역(regime) 및 VDD=0.9V에서 동작할 때, 오실레이터에 의해 도출된 전류와 그에 대응하는 FOSC 주파수의 온도의 전개(-40C에서 +120C까지의 범위에서)를 나타낸다. 30C의 작동 온도에서는 발진 주파수가 약간 200kHz 이상이고, 도출된 평균 전류가 단지 600nA 이상이라는 것을 알 수 있다. 이 주파수 발생기가 2MHz로 전환된 경우에도, 도출된 대표적인 전류가 여전히 매우 저전력 영역(regime)에 있으며 대략 2.5 ㎂이다.
이러한 디자인은 특별한 주파수 영역(200kHz 및 2MHz)에 한정되지 않고 다른 주파수로 쉽게 스케일(scale)될 수 있지만, 매우 저전력 및 조용한 동작의 유리한 특성을 여전히 보유한다는 점에 유념해야 한다. 예를 들면, 상술한 실시예는 100nA의 도출된 평균 전류에 의해 32kHz로 스케일될 수 있다.
도 8은 CMOS 20nm 프로세스에서 제조된 집적회로(500)를 개략적으로 나타낸 것이다. 집적회로(500)는 코어 영역(510)과 입출력(I/O) 영역(520)을 구비한다. 예시한 트랜지스터(530) 등의 코어 영역(510) 내의 트랜지스터는 다수 프로세스 노드에 대해서 최소 산화물 두께 및 최소 채널을 갖도록 사이즈가 정해진다. I/O 영역(520)은 주파수 발생기(540), 파워 관리부(550) 및 전압 제어기(560)를 구비한다. 주파수 발생기(540), 파워 관리부(550) 및 전압 제어기(560)는 도 6을 참조하여 설명한 것처럼 동작한다(여기에서 도 6에 있어서의 카운터(410)는 파워 관리부(550)의 일부분을 형성하는 점에 유념한다). 주파수 발생기(540)에 의해 제공된 출력 주파수 신호 FOSC에 의존해서, 파워 관리부(550)는, 코어 영역의 구성요소(예를 들면, 동작의 스위치 모드)에 직접 신호를 보내고, 필요에 따라 시스템의 일부 또는 전부에 공급된 전압을 적합시키도록 전압 제어기(560)에 신호를 보내는 등의 시스템 제어 동작을 행할 수 있다.
본 발명은 예시적인 실시 예를 참조하면서 설명되었지만, 본 발명은 이 개시된 예시적인 실시 예에 한정되는 것이 아니라는 것이 이해될 것이다. 이하의 특허청구범위의 범주는 모든 변형 및 균등구조 및 기능을 포함하도록 가장 넓게 해석되어야 할 것이다.

Claims (25)

100nm 이하의 프로세스 노드에서 제조된 집적회로에 삽입된 주파수 발생기로서,
바이어스 신호의 전압에 의존해서 출력 주파수 신호를 생성하도록 구성된 커런트 스타브드 오실레이터; 및
상기 바이어스 신호를 발생하도록 구성되고, 직렬로 접속된 제1 트랜지스터와 제2 트랜지스터를 구비하며, 상기 바이어스 신호가 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 중간점으로부터 취득되도록 구성된 셀프 바이어스된 전류 발생기를 구비하고,
상기 제1 및 제2 트랜지스터의 각각의 게이트가 상기 제1 및 제2 트랜지스터를 컷 오프 상태로 유지하도록 접속됨으로써, 상기 셀프 바이어스된 전류 발생기가 딥 서브 스레숄드 상태에서 동작하고, 상기 바이어스 신호의 전류가 상기 제1 및 제2 트랜지스터에 있어서의 리키지 전류에 의존하는, 주파수 발생기.
제 1 항에 있어서,
상기 셀프 바이어스된 전류 발생기로부터 상기 바이어스 신호를 수신하고, 상기 바이어스 신호의 전류를 배가시켜서 향상된 전류 바이어스 신호를 발생하며, 상기 향상된 전류 바이어스 신호를 상기 커런트 스타브드 오실레이터에 제공하도록 구성된 커런트 멀티플라이어를 더 구비하는, 주파수 발생기.
제 2 항에 있어서,
상기 커런트 멀티플라이어는, 미러된(mirrored) 향상된 전류 바이어스 신호를 발생하고, 상기 향상된 전류 바이어스 신호 및 상기 미러된 향상된 전류 바이어스 신호를 상기 커런트 스타브드 오실레이터의 각각의 포지티브 및 네거티브 바이어스 입력에 제공하도록 한층 더 구성되는, 주파수 발생기.
제 1 항에 있어서,
추가 바이어스 신호를 발생하도록 구성된 추가 셀프 바이어스된 전류 발생기; 및
상기 셀프 바이어스된 전류 발생기로부터 상기 바이어스 신호를 수신하고 상기 추가 셀프 바이어스된 전류 발생기로부터 상기 추가 바이어스 신호를 수신하도록 구성되고, 선택된 바이어스 신호를 선택 신호에 의존해서 상기 커런트 스타브드 오실레이터에 출력하도록 한층 더 구성된 멀티플렉서를 더 구비하는, 주파수 발생기.
제 4 항에 있어서,
적어도 한 개의 부가적인 추가 바이어스 신호를 발생하도록 구성된 적어도 한 개의 부가적인 추가 셀프 바이어스된 전류 발생기를 더 구비하는, 주파수 발생기
제 4 항에 있어서,
상기 추가 셀프 바이어스된 전류 발생기는,
직렬로 접속된 2개의 추가 트랜지스터를 구비하고, 상기 추가 바이어스 신호는 상기 추가 트랜지스터 사이의 추가의 중간점에서 발생하며,
상기 추가 트랜지스터의 각각의 게이트가 강한 역전 상태에서 상기 추가 셀프 바이어스된 전류 발생기를 동작시키도록 접속됨으로써, 상기 추가 바이어스 신호의 전류가 상기 바이어스 신호의 전류보다 크고, 상기 출력 주파수 신호의 주파수는 상기 바이어스 신호에 응답하는 것보다 상기 추가 바이어스 신호에 응답하는 것이 더 큰, 주파수 발생기.
제 6 항에 있어서,
상기 추가 셀프 바이어스된 전류 발생기의 상기 2개의 추가 트랜지스터 중 적어도 하나는, 보다 긴 채널 길이 트랜지스터를 제공하도록 구성된 트랜지스터 쌍을 구비하는, 주파수 발생기.
제 1 항에 있어서,
상기 커런트 스타브드 오실레이터는 복수의 인버터를 구비하고, 상기 복수의 인버터의 각 인버터는 상기 바이어스 신호에 의존해서 제어되는 바이어스 트랜지스터들을 통해서 전압 공급 레일에 접속되는, 주파수 발생기.
제 8 항에 있어서,
상기 바이어스 트랜지스터는 공급측 바이어스 트랜지스터와 그라운드측 바이어스 트랜지스터를 구비하고, 상기 공급측 바이어스 트랜지스터는 상기 바이어스 신호에 의존해서 제어되고, 상기 그라운드측 바이어스 트랜지스터는 상기 바이어스 신호의 미러된 버전(mirrored version)에 의해 제어되는, 주파수 발생기.
삭제
삭제
제 1 항에 있어서,
상기 주파수 발생기는 상기 집적회로의 입출력 영역의 일부분을 형성하고, 상기 집적회로는 코어 영역을 더 구비하고, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 코어 영역 트랜지스터들에 대응하는 산화물 두께와 채널 길이를 갖는, 주파수 발생기.
삭제
삭제
제 6 항에 있어서,
상기 주파수 발생기는 상기 집적회로의 입출력 영역의 일부분을 형성하고, 상기 집적회로는 코어 영역을 더 구비하며, 상기 추가 트랜지스터는 입출력 영역 트랜지스터들에 대응하는 산화물 두께와 채널 길이를 갖는, 주파수 발생기.
제 1 항에 있어서,
상기 프로세스 노드는 65nm 이하인, 주파수 발생기.
제 1 항에 있어서,
상기 프로세스 노드는 32nm 이하인, 주파수 발생기.
제 1 항에 있어서,
상기 제1 트랜지스터와 상기 제2 트랜지스터는 같은 타입의 트랜지스터인, 주파수 발생기.
제 18 항에 있어서,
상기 제1 트랜지스터와 상기 제2 트랜지스터는 PMOS 트랜지스터인, 주파수 발생기.
제 19 항에 있어서,
상기 PMOS 트랜지스터는 소스-게이트 접속되어 있는, 주파수 발생기.
제 1 항에 있어서,
상기 출력 주파수 신호를 수신하고 상기 출력 주파수 신호의 천이에 의존해서 증가하도록 구성된 디지털 카운터; 및,
미리 정해진 기간 전후에 상기 디지털 카운터를 판독해서 카운트값을 결정하도록 구성된 파워 관리부를 더 구비하는, 주파수 발생기.
제 21 항에 있어서,
상기 파워 관리부는 상기 카운트값에 의존해서 시스템 제어 동작을 행하도록 구성되는, 주파수 발생기.
100nm 이하의 프로세서 노드에서 제조된 집적회로에 삽입된 주파수 발생기로서,
바이어스 신호의 전압에 의존해서 출력 주파수 신호를 발생하는 커런트 스타브드 오실레이터 수단; 및
상기 바이어스 신호를 발생하고, 직렬로 접속된 제1 트랜지스터와 제2 트랜지스터를 구비하며, 상기 바이어스 신호가 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 중간점으로부터 취득되도록 구성된 셀프 바이어스된 전류 발생기 수단을 구비하고,
상기 제1 및 제2 트랜지스터의 각각의 게이트가 상기 제1 및 제2 트랜지스터를 컷 오프 상태로 유지하도록 접속됨으로써, 상기 셀프 바이어스된 전류 발생기 수단이 딥 서브 스레숄드 상태(deep sub-threshold state)에서 동작하고, 상기 바이어스 신호의 전류가 상기 제1 및 제2 트랜지스터에 있어서의 리키지 전류에 의존하는, 주파수 발생기.
100nm 이하의 프로세스 노드에서 제조된 집적회로에 삽입된 주파수 발생기에서 출력 주파수 신호를 발생하는 방법으로서,
바이어스 신호를 발생하도록 구성되고, 직렬로 접속된 제1 트랜지스터와 제2 트랜지스터를 구비하며, 상기 바이어스 신호가 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 중간점으로부터 취득되도록 구성된 셀프 바이어스된 전류 발생기를 제공하고,
상기 제1 및 제2 트랜지스터를 컷 오프 상태로 유지하도록 상기 제1 및 제2 트랜지스터의 각각의 게이트를 접속시키는 단계;
상기 바이어스 신호의 전류가 상기 제1 및 제2 트랜지스터에 있어서의 리키지 전류에 의존하도록, 딥 서브 스레숄드 상태에서 상기 셀프 바이어스된 전류 발생기를 동작시켜 상기 바이어스 신호를 발생하는 단계; 및
커런트 스타브드 오실레이터에 있어서의 상기 바이어스 신호의 전압에 의존해서 출력 주파수 신호를 발생하는 단계를 포함하는, 출력 주파수 신호의 발생 방법.
100nm 이하의 프로세스 노드에서 제조된 집적회로에 삽입된 데이터 처리 시스템으로서, 상기 데이터 처리 시스템은 청구항 4에 기재된 주파수 발생기를 구비하고,
상기 데이터 처리 시스템은 상기 데이터 처리 시스템의 동작 상태에 의존해서 상기 선택 신호를 발생하도록 구성된 파워 관리부를 구비하는, 데이터 처리 시스템.
KR1020110053100A 2010-06-04 2011-06-02 초저전력 오실레이터 KR101817067B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35163910P 2010-06-04 2010-06-04
US61/351,639 2010-06-04

Publications (2)

Publication Number Publication Date
KR20110133434A KR20110133434A (ko) 2011-12-12
KR101817067B1 true KR101817067B1 (ko) 2018-01-11

Family

ID=45064003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110053100A KR101817067B1 (ko) 2010-06-04 2011-06-02 초저전력 오실레이터

Country Status (3)

Country Link
US (1) US8427245B2 (ko)
KR (1) KR101817067B1 (ko)
TW (1) TWI509977B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742856B2 (en) * 2011-11-04 2014-06-03 Broadcom Corporation Frequency synthesis using a ring oscillator
KR102074946B1 (ko) 2013-10-30 2020-02-07 삼성전자 주식회사 온도 보상 저전류 발진기 회로, 및 이를 포함하는 장치
US9425773B2 (en) 2013-12-13 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Digital control ring oscillator and method of assembling same
US10394471B2 (en) * 2016-08-24 2019-08-27 Qualcomm Incorporated Adaptive power regulation methods and systems
GB201622029D0 (en) * 2016-12-22 2017-02-08 Nederlands Inst Voor Ecologie (Nioo-Knaw) See Scientia Terrae Vzw Nordic Semiconductor Asa Voltage sampling circuits

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563553A (en) * 1995-08-15 1996-10-08 Sigmatel Inc. Method and apparatus for a controlled oscillation that may be used in a phase locked loop
US5629650A (en) * 1996-01-29 1997-05-13 International Business Machines Corporation Self-biased phase-locked loop
DE102005043376B4 (de) * 2005-09-12 2013-08-01 Austriamicrosystems Ag Oszillatoranordnung und Verfahren zum Erzeugen eines periodischen Signals
US7973612B2 (en) * 2009-04-26 2011-07-05 Qualcomm Incorporated Supply-regulated phase-locked loop (PLL) and method of using

Also Published As

Publication number Publication date
TWI509977B (zh) 2015-11-21
KR20110133434A (ko) 2011-12-12
TW201223131A (en) 2012-06-01
US20110298550A1 (en) 2011-12-08
US8427245B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
US8610509B2 (en) Flexible low current oscillator for multiphase operations
Jang et al. 5.8 A 4.7 nW 13.8 ppm/° C self-biased wakeup timer using a switched-resistor scheme
US5469116A (en) Clock generator circuit with low current frequency divider
US9300247B2 (en) RC oscillator with additional inverter in series with capacitor
KR101817067B1 (ko) 초저전력 오실레이터
KR101209405B1 (ko) 저위상 노이즈 증폭기 회로
US7679467B2 (en) Voltage controlled oscillator
Deen et al. Performance characteristics of an ultra-low power VCO
US4947140A (en) Voltage controlled oscillator using differential CMOS circuit
JP2001326560A (ja) 半導体集積回路およびフェーズ・ロックド・ループ回路
JP5053413B2 (ja) 同期回路
JP3597961B2 (ja) 半導体集積回路装置
US7511584B2 (en) Voltage controlled oscillator capable of operating in a wide frequency range
CN108933594B (zh) 压控振荡器及锁相环
Badillo et al. A low phase noise 2.0 V 900 MHz CMOS voltage controlled ring oscillator
JP2013214960A (ja) 水晶発振回路及び水晶発振回路の制御方法
Liu et al. 1.8-V 10-GHz ring VCO design using 0.18-μm CMOS technology
Saini et al. Differential ring voltage controlled oscillator-A review
US8138847B1 (en) Temperature and/or voltage independent voltage controlled oscillator with programmable gain and/or output frequency range
Saxena et al. Efficient VCO using FinFET
Sharma et al. A low power CMOS voltage controlled oscillator in 65 nm technology
US20060267659A1 (en) High-speed, low-noise voltage-controlled delay cell
JP3767697B2 (ja) 半導体集積回路装置
JP4134160B2 (ja) 半導体集積回路装置
TWI230502B (en) VCO circuit with low voltage control and capable of effectively increasing useful oscillation frequency range

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant