KR101814352B1 - Predistortion in radio frequency transmitter - Google Patents

Predistortion in radio frequency transmitter Download PDF

Info

Publication number
KR101814352B1
KR101814352B1 KR1020177007017A KR20177007017A KR101814352B1 KR 101814352 B1 KR101814352 B1 KR 101814352B1 KR 1020177007017 A KR1020177007017 A KR 1020177007017A KR 20177007017 A KR20177007017 A KR 20177007017A KR 101814352 B1 KR101814352 B1 KR 101814352B1
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
amplifier
predistorter
mosfet
Prior art date
Application number
KR1020177007017A
Other languages
Korean (ko)
Other versions
KR20170032486A (en
Inventor
하미드 알. 아미르 파이로우즈코우히
비풀 아가르왈
하산 아키올
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20170032486A publication Critical patent/KR20170032486A/en
Application granted granted Critical
Publication of KR101814352B1 publication Critical patent/KR101814352B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Abstract

전력 증폭기 회로는 증폭기 MOSFET 및 전치 보상기 MOSFET을 포함한다. 전치 보상기 MOSFET 소스 및 드레인은 함께 연결되며, 전치 보상기 MOSFET은 증폭기 MOSFET의 게이트와 제2 바이어스 전압 신호 사이에 연결된다. 전치 보상기 MOSFET의 이러한 바이어싱은 그것으로 하여금 증폭기 MOSFET의 게이트에서 비선형 커패시턴스를 제공하도록 한다. 증폭기 MOSFET과 전치 보상기 MOSFET의 결합된 비선형 커패시턴스는 증폭기 MOSFET에 의해 단독으로 기여되는 왜곡 또는 비선형성의 상쇄를 촉진하는 전치 보상을 제공한다.The power amplifier circuit includes an amplifier MOSFET and a predistorter MOSFET. The precompensator MOSFET source and drain are connected together, and the predistortion MOSFET is connected between the gate of the amplifier MOSFET and the second bias voltage signal. This biasing of the predistorter MOSFET allows it to provide nonlinear capacitance at the gate of the amplifier MOSFET. The combined nonlinear capacitance of the amplifier MOSFET and predistorter MOSFET provides a predistortion that promotes distortion or nonlinearity offset contributed solely by the amplifier MOSFET.

Description

라디오 주파수 송신기에서 전치 보상{PREDISTORTION IN RADIO FREQUENCY TRANSMITTER}{PREDISTORTION IN RADIO FREQUENCY TRANSMITTER}

(셀룰러 전화로도 불리는) 모바일 무선 전화 핸드셋 및 다른 휴대용 라디오 트랜스시버에 포함되는 것들과 같은 라디오 주파수(RF) 송신기들은 일반적으로 전력 증폭기를 포함한다. 전력 증폭기는 전형적으로 송신기 회로의 최종 스테이지이다. 송신기들의 일부 종류들에서, 선형 전력 증폭을 달성하는 것은 매우 중요하다. 그러나, 다양한 요소들이 선형 동작을 방해할 수 있다. 예컨대, 전력 증폭기가 업컨버전 믹서의 출력을 수신하는, 모바일 무선 전화 핸드셋들의 일부 종류들에 일반적으로 포함되는 종류의 송신기에서, 그러한 믹서가 전형적으로 출력하는 비교적 큰 신호는 전력 증폭기가 비선형 동작을 하도록 할 수 있다. 전력 증폭기 전류를 증가시키는 것은 그러한 송신기에서의 선형 동작을 촉진하기 위한 한 기법이지만, 그것은 모든 경우들에서 통하지는 않는다.Radio frequency (RF) transmitters, such as those included in mobile radiotelephone handsets (also called cellular telephones) and other portable radio transceivers, typically include a power amplifier. The power amplifier is typically the final stage of the transmitter circuit. In some types of transmitters, it is very important to achieve linear power amplification. However, various factors can interfere with linear operation. For example, in a transmitter of the type generally included in some types of mobile radiotelephone handsets where the power amplifier receives the output of the upconversion mixer, a comparatively large signal typically output by such a mixer causes the power amplifier to perform nonlinear operation can do. Increasing the power amplifier current is a technique for promoting linear operation in such a transmitter, but it does not work in all cases.

도 1 내지 2에 예시된 것과 같이, 모바일 무선 전화 핸드셋들의 일부 종류들에 일반적으로 포함되는 종류의 송신기에서, 전력 증폭기(10)는 전형적으로 몇 개의 증폭기 구동기 스테이지들 또는 섹션들(12, 14, 16 등)을 포함하는데, 증폭기 구동기 스테이지(14)와 같은 이들 중 적어도 하나는 라디오 주파수(RF) 입력 전압 신호(20)(V_IN)에 응답하여 RF 전류 신호(18)(I-OUT)를 출력하는 트랜스컨덕턴스(transconductance)(Gm) 증폭기를 포함한다. 전력 증폭기(10)의 이득은 RF 초크(24)를 통해 제공되는 바이어스 전압 신호(22)(V_BIAS)를 제어함으로써 제어될 수 있다. (명료함을 위해 도 1 내지 2에 도시되지 않았지만, 모바일 무선 전화 핸드셋 내의 회로는 송신기 출력 전력의 조절을 요구하는 다양한 동작 조건들에 응답하여 바이어스 전압 신호(22)를 생성한다.) 도 2에 예시된 것과 같이, 트랜스컨덕턴스 증폭기 트랜지스터(26)는 전형적으로 공통-소스 구성(common-source configuration)으로 회로 내에 배열된 MOSFET(metal oxide semiconductor field-effect transistor)이다. RF 입력 전압 신호(20)는 커플링 커패시터(28)를 통해 트랜지스터(26)의 게이트에 결합된다. 명료함을 위해, 트랜지스터(26)에 결합된 전류 소스 회로는 도시되지 않지만, 생략("...") 기호로 표시된다. 비교적 큰 신호에 의해 구동될 때, 그러한 MOSFET은 이동도 저하(mobility degradation), 속도 포화(velocity saturation), 및 입력 커패시턴스의 비선형성과 같은 트랜지스터 효과들의 결과로서 비선형 전류 신호(18)를 생성한다. 잡음 성능 요구 사항들을 만족시키고, 어느 정도까지 선형 동작을 촉진하기 위해 트랜스컨덕턴스 증폭기들을 증가된 전류 레벨에서 동작하도록 설계한다고 알려져 있다. 그러나, 전류만을 증가시키는 것은 일반적으로 선형 출력 전류 신호(18)를 만들기에 충분한 오버드라이브 전압을 게이트-소스 정션에서 제공할 수 없다. 선형성을 더 촉진하기 위해 디제너레이션(degeneration)으로 알려진 기법이 위에서 설명한 증가된 전류 기법과 결합될 수 있으나, 디제너레이션은 증폭기 이득 제어로서의 바이어스 전압 신호(22)의 사용을 방해한다. 또한, 모바일 무선 전화 핸드셋 전력 증폭기에서 전류를 증가시키는 것은 배터리를 더 빨리 방전시키는 경향이 있다.In a transmitter of the type generally included in some types of mobile radiotelephone handsets, as illustrated in Figures 1-2, the power amplifier 10 typically includes several amplifier driver stages or sections 12, 14, At least one of them, such as an amplifier driver stage 14, outputs an RF current signal 18 (I-OUT) in response to a radio frequency (RF) input voltage signal 20 (V_IN) And a transconductance (Gm) amplifier. The gain of the power amplifier 10 can be controlled by controlling the bias voltage signal 22 (V_BIAS) provided through the RF choke 24. [ (Although not shown in Figures 1 and 2 for clarity, the circuitry in the mobile radiotelephone handset generates the bias voltage signal 22 in response to various operating conditions that require regulation of the transmitter output power. As illustrated, transconductance amplifier transistor 26 is typically a metal oxide semiconductor field-effect transistor (MOSFET) arranged in a circuit in a common-source configuration. The RF input voltage signal 20 is coupled to the gate of transistor 26 via coupling capacitor 28. For clarity, the current source circuit coupled to transistor 26 is not shown, but is indicated by an abbreviation ("..."). When driven by a relatively large signal, such a MOSFET produces a nonlinear current signal 18 as a result of transistor effects such as mobility degradation, velocity saturation, and non-linearity of input capacitance. It is known to design transconductance amplifiers to operate at increased current levels to meet noise performance requirements and to promote linear operation to some extent. However, increasing the current only does not generally provide an overdrive voltage at the gate-source junction to produce the linear output current signal 18. A technique known as degeneration to further promote linearity may be combined with the increased current technique described above, but the degeneration hinders the use of the bias voltage signal 22 as amplifier gain control. In addition, increasing the current in a mobile wireless telephone handset power amplifier tends to discharge the battery faster.

과도한 전류를 소모하거나, 증폭기 잡음 성능을 저하시키거나, 또는 바이어스 전압 이득 제어 가능성을 희생시키지 않는 방식으로 트랜스컨덕턴스 선형성을 촉진하는 것이 바람직할 것이다.It would be desirable to promote transconductance linearity in a manner that does not consume excessive current, degrade the amplifier noise performance, or sacrifice the bias voltage gain controllability.

본 발명의 실시예들은 증폭기 MOSFET 및 전치 보상기(predistorter) MOSFET을 포함하는 전력 증폭기 회로에 관한 것이다. 증폭기 MOSFET은 제1 바이어스 전압에 결합되고, 선형 커플링 커패시턴스를 통해 입력 전압 신호에 결합되는 게이트 단자를 갖는다. (본원에 사용된 용어 "결합된"은 0개 이상의 중간 요소들을 통해 연결되었다는 것을 의미한다.) 증폭기 출력 전류 신호를 제공하는 증폭기 MOSFET 소스 및 드레인 단자들은 접지 또는 공급 전압과 같은 기준 전압, 및 전류 소스 또는 싱크에 결합된다. 전치 보상기 MOSFET은 증폭기 MOSFET의 게이트 단자와 제2 바이어스 전압 신호 사이에 결합된다. 전치 보상기 MOSFET의 소스 및 드레인 단자들은, 전치 보상기 MOSFET이 증폭기 MOSFET의 게이트 단자에서 비선형 커패시턴스를 제공하도록 함께 연결된다.Embodiments of the invention relate to a power amplifier circuit comprising an amplifier MOSFET and a predistorter MOSFET. The amplifier MOSFET has a gate terminal coupled to the first bias voltage and coupled to the input voltage signal through a linear coupling capacitance. (The term "coupled ", as used herein, means connected through zero or more intermediate elements.) Amplifier MOSFET source and drain terminals that provide the amplifier output current signal have a reference voltage, such as ground or supply voltage, Source or sink. The precompensator MOSFET is coupled between the gate terminal of the amplifier MOSFET and the second bias voltage signal. The source and drain terminals of the predistorter MOSFET are coupled together so that the predistorter MOSFET provides non-linear capacitance at the gate terminal of the amplifier MOSFET.

증폭기 MOSFET의 게이트-소스 전압은, 입력 선형 커플링 커패시턴스와, 증폭기 MOSFET과 전치 보상기 MOSFET의 결합된 비선형 커패시턴스 사이에서 용량성으로 나누어진 입력 전압 신호이다. 결과로서, 증폭기 MOSFET의 게이트-소스 전압은 비선형이거나 전치 보상된다. 이러한 전치 보상은 증폭기 MOSFET에 의해 기여되는 왜곡 또는 비선형성의 상쇄를 촉진한다.The gate-source voltage of the amplifier MOSFET is an input voltage signal that is capacitively divided between the input linear coupling capacitance and the combined non-linear capacitance of the amplifier MOSFET and the precompactor MOSFET. As a result, the gate-source voltage of the amplifier MOSFET is non-linear or predistorted. This predistortion facilitates the offset of distortion or nonlinearity contributed by the amplifier MOSFET.

본 발명의 다른 시스템들, 방법들, 특징들, 및 이점들은 아래의 도면들 및 상세한 설명을 검토함으로써 본 기술분야의 당업자에게 명백하거나 명백해질 것이다.Other systems, methods, features, and advantages of the present invention will become or become apparent to those skilled in the art upon review of the following drawings and detailed description.

본 발명은 아래의 도면들을 참조하여 더 잘 이해될 수 있다. 도면들 내의 요소들은 반드시 비율에 맞지 않으며, 그 대신 본 발명의 원리들을 명백히 예시하는 것이 강조된다. 더욱이, 도면들에서, 상이한 도면들에 걸쳐 유사한 참조 번호들은 대응하는 부분들을 지시한다.
도 1은 적어도 하나의 트랜스컨덕턴스 스테이지를 갖는 알려진 전력 증폭기 시스템의 블록도이다.
도 2는 도 1의 전력 증폭기 시스템의 트랜스컨덕턴스 스테이지의 일부의 개략적인 도이다.
도 3은 본 발명의 예시적인 실시예에 따른 전력 증폭기 시스템의 트랜스컨덕턴스 스테이지의 일부의 개략적인 도이다.
도 4는 본 발명의 다른 예시적인 실시예에 따른 전력 증폭기 시스템의 트랜스컨덕턴스 스테이지의 일부의 개략적인 도이다.
도 5는 본 발명의 또다른 예시적인 실시예에 따른 전력 증폭기 시스템의 트랜스컨덕턴스 스테이지의 일부의 개략적인 도이다.
도 6은 본 발명의 또다른 예시적인 실시예에 따른 전력 증폭기 시스템의 트랜스컨덕턴스 스테이지의 일부의 개략적인 도이다.
도 7은 트랜스컨덕턴스 증폭기 선형성의 개선을 도시하는 그래프이다.
도 8은 본 발명의 예시적인 실시예에 따른 전력 증폭기 시스템을 갖는 모바일 무선 전화 핸드셋의 블록도이다.
도 9는 도 7의 모바일 무선 전화 핸드셋의 송신기 부분의 블록도이다.The invention may be better understood with reference to the following drawings. The elements in the figures are not necessarily to scale, emphasis instead being placed upon clearly illustrating the principles of the invention. Moreover, in the drawings, like reference numbers throughout the different drawings indicate corresponding parts.
1 is a block diagram of a known power amplifier system having at least one transconductance stage.
2 is a schematic diagram of a portion of the transconductance stage of the power amplifier system of FIG.
3 is a schematic diagram of a portion of a transconductance stage of a power amplifier system in accordance with an exemplary embodiment of the present invention.
4 is a schematic diagram of a portion of a transconductance stage of a power amplifier system in accordance with another exemplary embodiment of the present invention.
5 is a schematic diagram of a portion of a transconductance stage of a power amplifier system in accordance with another exemplary embodiment of the present invention.
6 is a schematic diagram of a portion of a transconductance stage of a power amplifier system in accordance with another exemplary embodiment of the present invention.
7 is a graph showing an improvement in transconductance amplifier linearity.
8 is a block diagram of a mobile radiotelephone handset having a power amplifier system in accordance with an exemplary embodiment of the present invention.
Figure 9 is a block diagram of the transmitter portion of the mobile radiotelephone handset of Figure 7;

도 3에 예시된 것과 같이, 예컨대 모바일 무선 전화 핸드셋의 일부 종류들에 일반적으로 포함되는 종류의 RF 전력 증폭기의 트랜스컨덕턴스(gm) 스테이지 내에 포함될 수 있는 증폭기 회로(30)는, RF 입력 전압 신호(34)(V_IN)에 응답하여 RF 전류 신호(32)(I_OUT)를 출력한다. 증폭기 회로(30)는 증폭기 MOSFET(36) 및 전치 보상기 MOSFET(38)을 포함한다. 도 3에 도시된 실시예에서, 증폭기 MOSFET(36)은 n 채널(NMOS) 디바이스이며, 전치 보상기 MOSFET(38)은 p 채널(PMOS) 디바이스이다.As illustrated in Figure 3, for example, a transconductance (g m), the amplifier circuit 30, which may be included within the stage of the general type of RF power amplifier that is included in some types of mobile radio telephone handset, RF input voltage signal (I_OUT) in response to the RF current signal 32 (V_IN). The amplifier circuit 30 includes an amplifier MOSFET 36 and a predistorter MOSFET 38. In the embodiment shown in Figure 3, the amplifier MOSFET 36 is an n-channel (NMOS) device and the predistortion MOSFET 38 is a p-channel (PMOS) device.

증폭기 MOSFET(36)의 게이트 단자는 RF 초크(choke)(42)를 통해 제1 바이어스 전압 신호(40)(V_BIAS)에 결합된다. 증폭기 MOSFET(36)의 게이트 단자는 또한 선형 커플링 커패시턴스(44)를 통해 입력 전압 신호(34)에 결합된다. 증폭기 MOSFET(36)의 소스 단자는 접지에 연결된다. 증폭기 MOSFET(36)의 드레인 단자는, 명료함을 위해 도시되지 않았지만 생략("...") 기호로 표시된 전류 소스 회로에 연결된다.The gate terminal of the amplifier MOSFET 36 is coupled to the first bias voltage signal 40 (V_BIAS) via RF choke 42. The gate terminal of the amplifier MOSFET 36 is also coupled to the input voltage signal 34 via the linear coupling capacitance 44. The source terminal of the amplifier MOSFET 36 is connected to ground. The drain terminal of the amplifier MOSFET 36 is connected to a current source circuit, not shown for clarity but denoted by the abbreviation ("...").

전치 보상기 MOSFET(38)의 소스 및 드레인 단자들은 함께 결합되어, 그로 인해 (비선형) 커패시턴스를 효과적으로 정의한다. 전치 보상기 MOSFET(38)의 게이트 단자가 증폭기 MOSFET(36)의 게이트 단자에 연결되고, 전치 보상기 MOSFET(38)의 소스 및 드레인 단자들이 제2 바이어스 전압 신호(46)에 연결되도록, 전치 보상기 MOSFET(38)은 증폭기 MOSFET(36)의 게이트 단자와 제2 바이어스 전압 신호(46)(V_BIAS_PMOS) 사이에 연결된다. 전치 보상기 MOSFET(38)의 이러한 바이어싱은 그것으로 하여금 증폭기 MOSFET(36)의 게이트 단자에서 비선형 커패시턴스를 제공하도록 한다.The source and drain terminals of predistorter MOSFET 38 are coupled together, thereby effectively defining (non-linear) capacitance. The precompensator MOSFET 38 is connected to the gate terminal of the amplifier MOSFET 36 and the source and drain terminals of the precompensator MOSFET 38 are connected to the second bias voltage signal 46. [ 38 are connected between the gate terminal of the amplifier MOSFET 36 and the second bias voltage signal 46 (V_BIAS_PMOS). This biasing of the predistorter MOSFET 38 causes it to provide a nonlinear capacitance at the gate terminal of the amplifier MOSFET 36.

전치 보상기 MOSFET(38)의 비선형 커패시턴스와 증폭기 MOSFET(36)의 비선형 커패시턴스의 조합이 증폭기 MOSFET(36)의 입력 커패시턴스가 단독으로 거동하는 방식과 반대로 거동하는 커패시턴스를 정의하도록 하는 제2 바이어스 전압 신호(46) 및 전치 보상기 MOSFET(38)의 크기가 선택된다. 그러나, 전치 보상기(38)의 비선형 커패시턴스는 증폭기 MOSFET(36)의 비선형 커패시턴스를 단순히 상쇄하지 않는다는 것을 유념하라. 그보다는, 증폭기 MOSFET(36)의 게이트-소스 전압은 선형 커플링 커패시턴스(44)와 전치 보상기 MOSFET(38)과 증폭기 MOSFET(36)의 결합된 비선형 커패시턴스 사이에서 용량성으로 나누어진 입력 전압 신호(34)이다. 결과로서, 증폭기 MOSFET(36)의 게이트-소스 전압은 비선형이거나 전치 보상된다. 전치 보상은 증폭기 MOSFET(36)의 왜곡 또는 비선형을 상쇄한다. 이 효과는 아래의 수학식들을 참조하여 더 잘 이해될 수 있다.The combination of the nonlinear capacitance of the predistorter MOSFET 38 and the nonlinear capacitance of the amplifier MOSFET 36 allows the second bias voltage signal < RTI ID = 0.0 > 46 and the predistorter MOSFET 38 are selected. Note, however, that the nonlinear capacitance of the predistorter 38 does not simply offset the nonlinear capacitance of the amplifier MOSFET 36. Rather, the gate-source voltage of the amplifier MOSFET 36 is proportional to the input voltage signal < RTI ID = 0.0 > capacitively < / RTI > divided between the linear coupling capacitance 44 and the combined nonlinear capacitance of the precompensator MOSFET 38 and the amplifier MOSFET 36 34). As a result, the gate-source voltage of amplifier MOSFET 36 is either non-linear or predistorted. The predistortion cancels the distortion or non-linearity of the amplifier MOSFET 36. This effect can be better understood with reference to the equations below.

도 2에 도시된 증폭기 구동기 스테이지(14)와 같은 종래의 트랜스컨덕턴스 증폭기 회로들에서,In conventional transconductance amplifier circuits, such as the amplifier driver stage 14 shown in FIG. 2,

Figure 112017025242579-pat00001
Figure 112017025242579-pat00001

여기서 V_GS26은 증폭기 MOSFET(26)의 게이트-소스 전압이고, C28은 커플링 커패시터(28)의 커패시턴스이고, C26GG는 증폭기 MOSFET(26)의 게이트 단자에서의 커패시턴스이다.Where V_GS 26 is the gate-source voltage of the amplifier MOSFET 26, C 28 is the capacitance of the coupling capacitor 28 and C 26GG is the capacitance at the gate terminal of the amplifier MOSFET 26.

Figure 112017025242579-pat00002
Figure 112017025242579-pat00002

여기서 Gm26은 증폭기 MOSFET(26)의 트랜스컨덕턴스이며,Where Gm 26 is the transconductance of the amplifier MOSFET 26,

Figure 112017025242579-pat00003
Figure 112017025242579-pat00003

여기서 Gmeff는 증폭기 구동기 스테이지(14)의 유효 트랜스컨덕턴스이다.Where G m eff is the effective transconductance of the amplifier driver stage 14.

수학식 3으로부터, 비선형 트랜스컨덕턴스와 비선형 용량 나눗셈의 곱은 (비선형성들은 서로 연관되지 않음) 결합된 비선형 유효 트랜스컨덕턴스(Gmeff)를 야기한다는 것을 알 수 있다.From Equation (3), it can be seen that the product of the nonlinear transconductance and the nonlinear capacitance division results in a combined nonlinear effective transconductance (Gm eff ) (the nonlinearities are not related to each other).

반면에, 도 3을 참조하여 위에 설명된 예시적인 트랜스컨덕턴스 증폭기 회로(30)에서,On the other hand, in the exemplary transconductance amplifier circuit 30 described above with reference to Figure 3,

Figure 112017025242579-pat00004
Figure 112017025242579-pat00004

여기서 Gm36은 증폭기 MOSFET(36)의 트랜스컨덕턴스이고, V_GS36은 증폭기 MOSFET(36)의 게이트-소스 전압이고, C44는 커플링 커패시터(44)의 선형 커패시턴스이고, C36GG는 증폭기 MOSFET(36)의 게이트 단자에서의 비선형 커패시턴스이고, C38GG는 전치 보상기 MOSFET(38)의 게이트 단자에서의 비선형 커패시턴스이다.Where Gm 36 is the transconductance of the amplifier MOSFET 36 and V_GS 36 is the gate-source voltage of the amplifier MOSFET 36 and C 44 is the linear capacitance of the coupling capacitor 44 and C 36GG is the capacitance of the amplifier MOSFET 36 And C 38GG is the nonlinear capacitance at the gate terminal of the predistortion MOSFET 38. The non-linear capacitance at the gate terminal of the predistorter MOSFET < RTI ID = 0.0 > 38 < / RTI &

Figure 112017025242579-pat00005
Figure 112017025242579-pat00005

여기서 Gmeff는 증폭기 회로(30)의 유효 트랜스컨덕턴스이다.Where Gm eff is the effective transconductance of the amplifier circuit 30.

수학식 5로부터, 비선형 트랜스컨덕턴스와 비선형 용량 나눗셈의 곱은 (비선형성들이 서로를 상쇄하도록 조정됨) 선형 유효 트랜스컨덕턴스(Gmeff)를 야기한다는 것을 알 수 있다. 전치 보상기 MOSFET(38)의 비선형 커패시턴스는 전치 보상기 MOSFET(38)의 크기 및 제2 바이어스 전압(46)의 값을 선택함으로써 조절될 수 있다. 전치 보상기 MOSFET(38)의 총 비선형 커패시턴스 및 증폭기 MOSFET(36)의 총 비선형 커패시턴스는 서로 유사해야 한다(즉, 유사한 비선형 특성을 가져야 한다). 증폭기 회로(30)의 비선형 동작의 가장 큰 감소를 야기하고, 전치 보상기 MOSFET(38)의 총 비선형 커패시턴스와 증폭기 MOSFET(36)의 총 비선형 커패시턴스가 서로 유사하도록 하는 전치 보상기 MOSFET(38)의 크기 및 제2 바이어스 전압(46)의 값의 조합은 실험적으로 또는 임의의 다른 적합한 수단들에 의해 결정될 수 있다. 실험적 평가들은, 통상적으로 입수 가능한 시뮬레이터 소프트웨어를 사용한 회로 시뮬레이션, 즉, 적합한 워크스테이션 컴퓨터(도시되지 않음) 상에서 소프트웨어 수단들을 통해 회로를 모델링하는 것을 통해 행해질 수 있다. 시뮬레이션에서, 제2 바이어스 전압(46), 및 전치 보상기 MOSFET(38)의 길이 및 폭은 서로에 대해 여러 범위의 값들을 취할 수 있으며, 그에 응답하여 증폭기 회로(30)가 얼마나 선형으로 또는 비선형으로 거동할지가 관측되고, 최선의 값들이 주목될 수 있다. 그러한 수단들을 통해, 본 발명과 연관되는 기술분야의 당업자들은 전치 보상기 MOSFET(38)의 크기 및 제2 바이어스 전압(46) 중 하나 또는 양쪽 모두에 대한 적합한 값들을 빠르고 쉽게 결정할 수 있다. 예로서, 증폭기 MOSFET(36)는 폭이 4.80 마이크로미터이고 길이가 0.24 마이크로미터일 수 있고, 전치 보상기 MOSFET(38)은 폭이 6.72 마이크로미터이고 길이가 0.24 마이크로미터일 수 있고, 제2 바이어스 전압(46)은 650 밀리볼트일 수 있다. 제1 바이어스 전압(40)은, 예컨대 1.1 볼트일 수 있다.From Equation (5), it can be seen that the product of the nonlinear transconductance and the nonlinear capacitance divide causes a linear effective transconductance ( Gmff ) (the nonlinearities are adjusted to cancel each other). The nonlinear capacitance of the predistorter MOSFET 38 may be adjusted by selecting the magnitude of the predistorter MOSFET 38 and the value of the second bias voltage 46. The total nonlinear capacitance of the predistorter MOSFET 38 and the total nonlinear capacitance of the amplifier MOSFET 36 should be similar (i.e., have similar nonlinear characteristics). The size of the predistorter MOSFET 38 which causes the largest nonlinear operation of the amplifier circuit 30 and which causes the total nonlinear capacitance of the predistorter MOSFET 38 and the total nonlinear capacitance of the amplifier MOSFET 36 to be similar to each other, The combination of the values of the second bias voltage 46 may be determined empirically or by any other suitable means. Experimental evaluations can be made through circuit simulation using simulator software, which is typically available, i.e., modeling the circuitry via software means on a suitable workstation computer (not shown). In the simulation, the second bias voltage 46 and the length and width of the precompensator MOSFET 38 may take on a range of values for each other, and in response, the amplifier circuit 30 may be configured to vary linearly or nonlinearly Whether to behave is observed, and the best values can be noted. Through such means, those skilled in the art to which the present invention relates can quickly and easily determine suitable values for one or both of the magnitude of the predistortion MOSFET 38 and the second bias voltage 46. By way of example, amplifier MOSFET 36 may be 4.80 micrometers wide and 0.24 micrometers long, predistorter MOSFET 38 may be 6.72 micrometers wide and 0.24 micrometers long, and the second bias voltage < RTI ID = 0.0 > (46) may be 650 millivolts. The first bias voltage 40 may be, for example, 1.1 volts.

대안적인 증폭기 회로(48)가 도 4에 예시된다. 예컨대, 모바일 무선 전화 핸드셋의 일부 종류들에 일반적으로 포함되는 종류의 RF 전력 증폭기의 트랜스컨덕턴스(gm) 스테이지에 포함될 수 있는 증폭기 회로(48)는, RF 입력 전압 신호(52)(V_IN)에 응답하여 RF 전류 신호(50)(I_OUT)를 출력한다. 증폭기 회로(48)는 증폭기 MOSFET(54) 및 전치 보상기 MOSFET(56)을 포함한다. 도 4에 도시된 실시예에서, 증폭기 MOSFET(54)은 p 채널(PMOS) 디바이스이고, 전치 보상기 MOSFET(56)은 n 채널(NMOS) 디바이스이다.An alternative amplifier circuit 48 is illustrated in FIG. For example, an amplifier circuit 48, which may be included in the transconductance (g m ) stage of an RF power amplifier of the kind typically included in some types of mobile radiotelephone handsets, is connected to RF input voltage signal 52 (V_IN) And outputs the RF current signal 50 (I_OUT) in response. The amplifier circuit 48 includes an amplifier MOSFET 54 and a precompensator MOSFET 56. In the embodiment shown in Figure 4, the amplifier MOSFET 54 is a p-channel (PMOS) device and the predistorter MOSFET 56 is an n-channel (NMOS) device.

증폭기 MOSFET(54)의 게이트 단자는 RF 초크(60)를 통해 제1 바이어스 전압 신호(58)(V_BIAS)에 결합된다. 증폭기 MOSFET(54)의 게이트 단자 또한 선형 커플링 커패시턴스(62)를 통해 입력 전압 신호(52)에 결합된다. 증폭기 MOSFET(54)의 소스 단자는 공급 전압(VCC)에 연결된다. 증폭기 MOSFET(54)의 드레인 단자는, 명료함을 위해 도시되지 않았지만 생략("...") 기호로 표시된 전류 싱크 회로에 연결된다.The gate terminal of the amplifier MOSFET 54 is coupled to the first bias voltage signal 58 (V_BIAS) via the RF choke 60. The gate terminal of the amplifier MOSFET 54 is also coupled to the input voltage signal 52 via the linear coupling capacitance 62. The source terminal of the amplifier MOSFET 54 is connected to the supply voltage VCC. The drain terminal of the amplifier MOSFET 54 is connected to a current sink circuit, not shown for clarity but denoted by the abbreviation ("...").

전치 보상기 MOSFET(56)의 소스 및 드레인 단자들은 함께 결합되어, 그로 인해 (비선형) 커패시턴스를 효과적으로 정의한다. 전치 보상기 MOSFET(56)의 게이트 단자가 증폭기 MOSFET(54)의 게이트 단자에 연결되고, 전치 보상기 MOSFET(56)의 소스 및 드레인 단자들이 제2 바이어스 전압 신호(64)(V_BIAS_NMOS)에 연결되도록, 전치 보상기 MOSFET(56)은 증폭기 MOSFET(54)의 게이트 단자와 제2 바이어스 전압 신호(64) 사이에 연결된다. 전치 보상기 MOSFET(56)의 이러한 바이어싱은 그것으로 하여금 증폭기 MOSFET(54)의 게이트 단자에서 비선형 커패시턴스를 제공하도록 한다.The source and drain terminals of predistorter MOSFET 56 are coupled together, thereby effectively defining (nonlinear) capacitance. The gate terminal of the predistorter MOSFET 56 is connected to the gate terminal of the amplifier MOSFET 54 and the source and drain terminals of the predistorter MOSFET 56 are connected to the second bias voltage signal 64 (V_BIAS_NMOS) The compensator MOSFET 56 is connected between the gate terminal of the amplifier MOSFET 54 and the second bias voltage signal 64. This biasing of the predistorter MOSFET 56 allows it to provide non-linear capacitance at the gate terminal of the amplifier MOSFET 54.

전치 보상기 MOSFET(56)의 비선형 커패시턴스와 증폭기 MOSFET(54)의 비선형 커패시턴스의 조합이 증폭기 MOSFET(54)의 입력 커패시턴스가 단독으로 거동하는 방식과 반대로 거동하는 커패시턴스를 정의하도록 하는 제2 바이어스 전압 신호(64) 및 전치 보상기 MOSFET(56)의 크기가 선택된다. 전치 보상은 증폭기 MOSFET(54)의 왜곡 또는 비선형성을 상쇄한다.The combination of the nonlinear capacitance of the predistorter MOSFET 56 and the nonlinear capacitance of the amplifier MOSFET 54 allows the second bias voltage signal (i. E., The second bias voltage signal) to define the capacitance that behaves in reverse to the manner in which the input capacitance of the amplifier MOSFET 54 behaves alone 64 and the predistorter MOSFET 56 are selected. The predistortion compensates for the distortion or non-linearity of the amplifier MOSFET 54.

다른 대안적인 증폭기 회로(66)가 도 5에 예시된다. 예컨대, 모바일 무선 전화 핸드셋의 일부 종류들에 일반적으로 포함되는 종류의 RF 전력 증폭기의 트랜스컨덕턴스(gm) 스테이지에 포함될 수 있는 증폭기 회로(66)는, RF 입력 전압 신호(70)(V_IN)에 응답하여 RF 전류 신호(68)(I_OUT)를 출력한다. 증폭기 회로(66)는 증폭기 MOSFET(72) 및 전치 보상기 MOSFET(74)을 포함한다. 도 5에 도시된 실시예에서, 증폭기 MOSFET(72)은 n 채널(NMOS) 디바이스이고, 전치 보상기 MOSFET(74)은 n 채널(NMOS) 디바이스이다.Another alternative amplifier circuit 66 is illustrated in Fig. For example, an amplifier circuit 66, which may be included in the transconductance (g m ) stage of an RF power amplifier of the kind generally included in some types of mobile radiotelephone handsets, is connected to the RF input voltage signal 70 (V_IN) And outputs the RF current signal 68 (I_OUT) in response. Amplifier circuit 66 includes amplifier MOSFET 72 and predistorter MOSFET 74. 5, the amplifier MOSFET 72 is an n-channel (NMOS) device and the predistorter MOSFET 74 is an n-channel (NMOS) device.

증폭기 MOSFET(72)의 게이트 단자는 RF 초크(78)를 통해 제1 바이어스 전압 신호(76)(V_BIAS)에 결합된다. 증폭기 MOSFET(72)의 게이트 단자 또한 선형 커플링 커패시턴스(80)를 통해 입력 전압 신호(70)에 결합된다. 증폭기 MOSFET(72)의 소스 단자는 접지에 연결된다. 증폭기 MOSFET(72)의 드레인 단자는, 명료함을 위해 도시되지 않았지만 생략("...") 기호로 표시된 전류 소스 회로에 연결된다.The gate terminal of the amplifier MOSFET 72 is coupled to the first bias voltage signal 76 (V_BIAS) via the RF choke 78. The gate terminal of the amplifier MOSFET 72 is also coupled to the input voltage signal 70 via the linear coupling capacitance 80. The source terminal of the amplifier MOSFET 72 is connected to ground. The drain terminal of amplifier MOSFET 72 is connected to a current source circuit, not shown for clarity, but indicated by the abbreviation ("...").

전치 보상기 MOSFET(74)의 소스 및 드레인 단자들은 함께 결합되어, 그로 인해 (비선형) 커패시턴스를 효과적으로 정의한다. 전치 보상기 MOSFET(74)의 게이트 단자가 제2 바이어스 전압 신호(82)(V_BIAS_NMOS)에 연결되고, 전치 보상기 MOSFET(74)의 소스 및 드레인 단자들이 증폭기 MOSFET(72)의 게이트 단자에 연결되도록, 전치 보상기 MOSFET(74)은 증폭기 MOSFET(72)의 게이트 단자와 제2 바이어스 전압 신호(82) 사이에 연결된다. 전치 보상기 MOSFET(74)의 이러한 바이어싱은 그것으로 하여금 증폭기 MOSFET(72)의 게이트 단자에서 비선형 커패시턴스를 제공하도록 한다.The source and drain terminals of predistorter MOSFET 74 are coupled together, thereby effectively defining (nonlinear) capacitance. The gate terminal of the predistorter MOSFET 74 is connected to the second bias voltage signal 82 (V_BIAS_NMOS) and the source and drain terminals of the predistorter MOSFET 74 are connected to the gate terminal of the amplifier MOSFET 72, The compensator MOSFET 74 is connected between the gate terminal of the amplifier MOSFET 72 and the second bias voltage signal 82. This biasing of the predistorter MOSFET 74 causes it to provide a nonlinear capacitance at the gate terminal of the amplifier MOSFET 72.

전치 보상기 MOSFET(74)의 비선형 커패시턴스와 증폭기 MOSFET(72)의 비선형 커패시턴스의 조합이 증폭기 MOSFET(72)의 입력 커패시턴스가 단독으로 거동하는 방식과 반대로 거동하는 커패시턴스를 정의하도록 하는 제2 바이어스 전압 신호(82) 및 전치 보상기 MOSFET(74)의 크기가 선택된다. 전치 보상은 증폭기 MOSFET(72)의 왜곡 또는 비선형성을 상쇄한다.The combination of the nonlinear capacitance of the predistorter MOSFET 74 and the nonlinear capacitance of the amplifier MOSFET 72 allows the second bias voltage signal (i. E., The second bias voltage signal) to define the capacitance that behaves in reverse to the manner in which the input capacitance of the amplifier MOSFET 72 behaves solely 82 and the predistorter MOSFET 74 are selected. The predistortion compensates for the distortion or nonlinearity of the amplifier MOSFET 72.

도 5에 도시된 실시예에 하기 수학식들이 적용된다.The following equations are applied to the embodiment shown in Fig.

Figure 112017025242579-pat00006
Figure 112017025242579-pat00006

여기서 Gm36은 증폭기 MOSFET(36)의 트랜스컨덕턴스이고, V_GS36은 증폭기 MOSFET(36)의 게이트-소스 전압이고, C44는 커플링 커패시터(44)의 선형 커패시턴스이고, C72GG는 증폭기 MOSFET(72)의 게이트 단자에서의 비선형 커패시턴스이고, C74DD는 전치 보상기 MOSFET(36)의 드레인 단자에서의 비선형 커패시턴스이고, C74SS는 전치 보상기 MOSFET(38)의 소스 단자에서의 비선형 커패시턴스이며,Where Gm 36 is the transconductance of the amplifier MOSFET 36 , V_GS 36 is the gate-source voltage of the amplifier MOSFET 36, C 44 is the linear capacitance of the coupling capacitor 44 and C 72GG is the amplifier capacitance of the amplifier MOSFET 72 C 74DD is the nonlinear capacitance at the drain terminal of the predistorter MOSFET 36 and C 74SS is the nonlinear capacitance at the source terminal of the predistorter MOSFET 38 and is the nonlinear capacitance at the gate terminal of the predistorter MOSFET 38,

Figure 112017025242579-pat00007
Figure 112017025242579-pat00007

여기서 Gmeff는 증폭기 회로(66)의 유효 트랜스컨덕턴스이다.Where G m eff is the effective transconductance of the amplifier circuit 66.

수학식 7로부터, 비선형 트랜스컨덕턴스와 비선형 용량 나눗셈의 곱은 (비선형성들은 서로를 상쇄하도록 조정됨) 선형 유효 트랜스컨덕턴스(Gmeff)를 야기한다는 것을 알 수 있다. 전치 보상기 MOSFET(74)의 비선형 커패시턴스는 전치 보상기 MOSFET(74)의 크기 및/또는 제2 바이어스 전압(82)의 값을 선택함으로써 조절될 수 있다.From Equation (7), it can be seen that the product of the nonlinear transconductance and the nonlinear capacitance division results in a linear effective transconductance ( Gmff ) (the nonlinearities are adjusted to cancel each other). The nonlinear capacitance of the predistorter MOSFET 74 may be adjusted by selecting the size of the predistorter MOSFET 74 and / or the value of the second bias voltage 82.

또 다른 대안적인 증폭기 회로(84)가 도 6에 예시된다. 예컨대, 모바일 무선 전화 핸드셋의 일부 종류들에 일반적으로 포함되는 종류의 RF 전력 증폭기의 트랜스컨덕턴스(gm) 스테이지에 포함될 수 있는 증폭기 회로(84)는, RF 입력 전압 신호(88)(V_IN)에 응답하여 RF 전류 신호(86)(I_OUT)를 출력한다. 증폭기 회로(84)는 증폭기 MOSFET(90) 및 전치 보상기 MOSFET(92)을 포함한다. 도 6에 도시된 실시예에서, 증폭기 MOSFET(90)은 p 채널(PMOS) 디바이스이고, 전치 보상기 MOSFET(92)은 p 채널(PMOS) 디바이스이다.Another alternative amplifier circuit 84 is illustrated in FIG. For example, an amplifier circuit 84, which may be included in the transconductance (g m ) stage of an RF power amplifier of the kind generally included in some types of mobile radiotelephone handsets, is connected to the RF input voltage signal 88 (V_IN) And outputs the RF current signal 86 (I_OUT) in response. The amplifier circuit 84 includes an amplifier MOSFET 90 and a precompensator MOSFET 92. In the embodiment shown in Figure 6, the amplifier MOSFET 90 is a p-channel (PMOS) device and the predistorter MOSFET 92 is a p-channel (PMOS) device.

증폭기 MOSFET(90)의 게이트 단자는 RF 초크(96)를 통해 제1 바이어스 전압 신호(94)(V_BIAS)에 결합된다. 증폭기 MOSFET(90)의 게이트 단자 또한 선형 커플링 커패시턴스(98)를 통해 입력 전압 신호(88)에 결합된다. 증폭기 MOSFET(90)의 소스 단자는 공급 전압(VCC)에 연결된다. 증폭기 MOSFET(90)의 드레인 단자는, 명료함을 위해 도시되지 않았지만 생략("...") 기호로 표시된 전류 드레인 회로에 연결된다.The gate terminal of the amplifier MOSFET 90 is coupled to the first bias voltage signal 94 (V_BIAS) through the RF choke 96. The gate terminal of the amplifier MOSFET 90 is also coupled to the input voltage signal 88 via the linear coupling capacitance 98. The source terminal of the amplifier MOSFET 90 is connected to the supply voltage VCC. The drain terminal of the amplifier MOSFET 90 is connected to a current drain circuit, not shown for clarity but denoted by the abbreviation ("...").

전치 보상기 MOSFET(92)의 소스 및 드레인 단자들은 함께 결합되어, 그로 인해 (비선형) 커패시턴스를 효과적으로 정의한다. 전치 보상기 MOSFET(92)의 게이트 단자가 제2 바이어스 전압 신호(100)(V_BIAS_PMOS)에 연결되고, 전치 보상기 MOSFET(92)의 소스 및 드레인 단자들이 증폭기 MOSFET(90)의 게이트 단자에 연결되도록, 전치 보상기 MOSFET(92)은 증폭기 MOSFET(90)의 게이트 단자와 제2 바이어스 전압 신호(100) 사이에 연결된다. 전치 보상기 MOSFET(92)의 이러한 바이어싱은 그것으로 하여금 증폭기 MOSFET(90)의 게이트 단자에서 비선형 커패시턴스를 제공하도록 한다.The source and drain terminals of the predistorter MOSFET 92 are coupled together, thereby effectively defining (non-linear) capacitance. So that the gate terminal of the predistorter MOSFET 92 is connected to the second bias voltage signal 100 (V_BIAS_PMOS) and the source and drain terminals of the predistorter MOSFET 92 are connected to the gate terminal of the amplifier MOSFET 90, The compensator MOSFET 92 is connected between the gate terminal of the amplifier MOSFET 90 and the second bias voltage signal 100. This biasing of the predistorter MOSFET 92 causes it to provide a nonlinear capacitance at the gate terminal of the amplifier MOSFET 90.

전치 보상기 MOSFET(92)의 비선형 커패시턴스와 증폭기 MOSFET(90)의 비선형 커패시턴스의 조합이 증폭기 MOSFET(90)의 입력 커패시턴스가 단독으로 거동하는 방식과 반대로 거동하는 커패시턴스를 정의하도록 하는 제2 바이어스 전압 신호(100) 및 전치 보상기 MOSFET(92)의 크기가 선택된다. 전치 보상은 증폭기 MOSFET(90)의 왜곡 또는 비선형성을 상쇄한다.The combination of the nonlinear capacitance of the predistorter MOSFET 92 and the nonlinear capacitance of the amplifier MOSFET 90 allows a second bias voltage signal (i. E., A second bias voltage signal < RTI ID = 100 and the size of the predistorter MOSFET 92 are selected. The predistortion compensates for distortion or non-linearity of the amplifier MOSFET 90.

위에서 설명한 종류의 트랜스컨덕턴스 증폭기의 개선된 선형성이 도 7에 예시된다. 일반적으로 도 2에 도시된 종류의 종래의 증폭기 회로의 특성인 트랜스컨덕턴스(Gm)(99)는 비선형인데 반해, 일반적으로 위에서 설명한 예시적인 RF 전력 증폭기 회로들(30, 48, 66 및 84), 또는 본 발명과 연관되는 다른 그러한 증폭기 회로들의 특성인 유효 트랜스컨덕턴스(Gmeff)(101)는 더 선형이다.The improved linearity of the transconductance amplifier of the kind described above is illustrated in Fig. In general, the transconductance (Gm) 99, which is characteristic of a conventional amplifier circuit of the type shown in Figure 2, is non-linear, while the exemplary RF power amplifier circuits 30, 48, 66 and 84, Or the effective transconductance (Gm eff ) 101, which is characteristic of other such amplifier circuits associated with the present invention, is more linear.

도 8 및 9에 예시된 것과 같이, 위에서 설명한 예시적인 전력 증폭기 회로들(30, 48, 66 및 84), 또는 본 발명과 연관되는 다른 그러한 증폭기 회로들의 어느 것이든 셀룰러 전화 핸드셋과 같은 모바일 무선 통신 디바이스(102)에 포함될 수 있다. 디바이스(102)는 RF 서브시스템(104), 안테나(106), 기저대역 서브시스템(108), 및 사용자 인터페이스 섹션(110)을 포함한다. RF 서브시스템(104)은 송신기 부분(112) 및 수신기 부분(114)을 포함한다. 송신기 부분(112)의 출력 및 수신기 부분(114)의 입력은, 송신기 부분(112)에 의해 생성된 송신된 RF 신호 및 수신기 부분(114)에 제공되는 수신된 RF 신호 양쪽 모두의 동시 통과를 허용하는 프론트-엔드 모듈(116)을 통해 안테나(106)에 결합된다. 송신기 부분(112)의 부분들이 없다면, 위에 나열된 요소들은 그러한 모바일 무선 통신 디바이스들에 종래에 포함되는 종류들일 수 있다. 종래의 요소들로서, 그것들은 본 발명과 연관되는 기술분야의 당업자들에 의해 잘 이해되며, 따라서 본원에 더 상세히 설명되지 않는다. 그러나, 그러한 모바일 무선 통신 디바이스들의 종래의 송신기 부분들과 다르게, 송신기 부분(112)은 위에서 설명한 예시적인 RF 전력 증폭기 회로들(30, 48, 66 및 84)(도 7-8에서는 도시되지 않음), 또는 본 발명과 연관되는 다른 그러한 증폭기 회로들을 갖는 하나 이상의 트랜스컨덕턴스 스테이지들을 갖는 전력 증폭기 시스템(118)을 포함한다. 본 발명은 모바일 무선 통신 디바이스와 연관되는 예시적인 실시예의 상황에서 설명되었으나, 본 발명은 대안적으로 RF 송신기들을 포함하는 다른 디바이스들로 구현될 수 있다는 것을 유념해야 한다.As illustrated in Figures 8 and 9, any of the exemplary power amplifier circuits 30, 48, 66 and 84 described above, or any other such amplifier circuit associated with the present invention, may be used for mobile wireless communications such as a cellular telephone handset May be included in the device 102. The device 102 includes an RF subsystem 104, an antenna 106, a baseband subsystem 108, and a user interface section 110. The RF subsystem 104 includes a transmitter portion 112 and a receiver portion 114. The output of the transmitter portion 112 and the input of the receiver portion 114 permit simultaneous passage of both the transmitted RF signal generated by the transmitter portion 112 and the received RF signal provided to the receiver portion 114 And is coupled to the antenna 106 through a front-end module 116 that is coupled to the antenna 106. [ If there are no portions of the transmitter portion 112, the elements listed above may be of the types conventionally included in such mobile wireless communication devices. As conventional elements, they are well understood by those skilled in the art to which this invention relates and are therefore not described in further detail herein. However, unlike conventional transmitter portions of such mobile wireless communication devices, the transmitter portion 112 includes the exemplary RF power amplifier circuits 30, 48, 66, and 84 (not shown in Figures 7-8) , Or one or more transconductance stages with other such amplifier circuits associated with the present invention. While the present invention has been described in the context of an exemplary embodiment associated with a mobile wireless communication device, it should be noted that the present invention may alternatively be implemented in other devices including RF transmitters.

도 9에 예시된 것과 같이, 송신기 부분(112)에서 전력 증폭기 시스템(118)은 업컨버터(120)의 출력을 수신하고, 업컨버터는 차례로 변조기(122)의 출력을 수신한다. 전력 증폭기 시스템(118)의 이득은 하나 이상의 전력 제어 신호들(124)을 조절함으로써 제어될 수 있다. 본 기술분야에서 잘 이해되는 바와 같이, 전력 제어 회로(126)는 다양한 동작 조건들에 응답하여 종래의 방식으로 전력 제어 신호들(124)을 생성할 수 있다. 전력 증폭기 시스템(118) 내의 바이어스 전압 생성기 회로(명확함을 위해 도시되지 않음)는 전력 제어 신호들(124)에 응답하여 위에서 설명한 제1 및 제2 바이어스 전압 신호들을 생성할 수 있다. 위에서 설명한 것과 같이, 예시적인 증폭기 회로들(30, 48, 66 및 84) 중 임의의 회로의 이득은 그것의 제1 바이어스 전압 신호를 조절함으로써 제어될 수 있다. 이 예시적인 실시예에서 제1 및 제2 바이어스 제어 신호들은 전력 증폭기 시스템(118) 내의 회로에 의해 생성되지만, 다른 실시예들에서 모바일 무선 통신 디바이스(102)의 송신기 부분(112) 또는 임의의 다른 적합한 부분 내의 임의의 다른 회로가 제1 및 제2 바이어스 전압 신호들을 생성할 수 있다.9, the power amplifier system 118 in the transmitter portion 112 receives the output of the up-converter 120 and the up-converter in turn receives the output of the modulator 122. [ The gain of power amplifier system 118 may be controlled by adjusting one or more power control signals 124. As is well understood in the art, the power control circuit 126 may generate the power control signals 124 in a conventional manner in response to various operating conditions. A bias voltage generator circuit (not shown for clarity) in the power amplifier system 118 may generate the first and second bias voltage signals described above in response to the power control signals 124. As described above, the gain of any of the exemplary amplifier circuits 30, 48, 66, and 84 can be controlled by adjusting its first bias voltage signal. In this exemplary embodiment, the first and second bias control signals are generated by circuitry within the power amplifier system 118, but in other embodiments, the transmitter portion 112 of the mobile wireless communication device 102 or any other Any other circuit within the appropriate portion may generate the first and second bias voltage signals.

본 발명의 다양한 실시예들이 설명되었으나, 본 발명의 범위 내에 있는 다른 많은 실시예들 및 구현들이 가능하다는 것이 본 기술분야의 통상적인 기술자들에게 명백할 것이다. 따라서, 본 발명은 하기 청구항들에 의해 제한되는 경우를 제외하면 제한되지 않아야 한다.While various embodiments of the present invention have been described, it will be apparent to those of ordinary skill in the art that many other embodiments and implementations are possible within the scope of the present invention. Accordingly, the invention should not be limited except as by the following claims.

Claims (21)

라디오 주파수(radio frequency) 송신기에서 라디오 주파수 전압 신호를 증폭하기 위한 방법으로서,
선형 커패시턴스를 통해, 증폭기 금속 산화막 반도체 전계 효과 트랜지스터(metal oxide semiconductor field-effect transistor)의 게이트 단자에 상기 라디오 주파수 전압 신호를 결합하는 단계;
상기 증폭기 금속 산화막 반도체 전계 효과 트랜지스터의 상기 게이트 단자에 제1 바이어스 전압 신호를 제공하는 단계; 및
상기 증폭기 금속 산화막 반도체 전계 효과 트랜지스터의 상기 게이트 단자와 제2 바이어스 전압 신호 사이에 전기적으로 연결되는 전치 보상기(predistorter) 금속 산화막 반도체 전계 효과 트랜지스터를 사용하여, 상기 증폭기 금속 산화막 반도체 전계 효과 트랜지스터의 상기 게이트 단자와 소스 단자 사이의 전압을 전치 보상하는 단계 - 상기 전치 보상기 금속 산화막 반도체 전계 효과 트랜지스터의 상기 소스 단자는 상기 전치 보상기 금속 산화막 반도체 전계 효과 트랜지스터의 드레인 단자에 연결되고, 상기 전치 보상기 금속 산화막 반도체 전계 효과 트랜지스터의 크기 및 상기 제2 바이어스 전압 신호의 전압 레벨의 조합은 상기 증폭기 금속 산화막 반도체 전계 효과 트랜지스터의 제2 비선형 커패시턴스와 유사한 제1 비선형 커패시턴스를 정의함 -
를 포함하는 방법.A method for amplifying a radio frequency voltage signal at a radio frequency transmitter,
Coupling the radio frequency voltage signal to a gate terminal of an amplifier metal oxide semiconductor field-effect transistor through a linear capacitance;
Providing a first bias voltage signal to the gate terminal of the amplifier metal oxide semiconductor field effect transistor; And
A predistorter metal oxide semiconductor field effect transistor electrically coupled between the gate terminal of the amplifier metal oxide semiconductor field effect transistor and a second bias voltage signal, wherein the gate of the amplifier metal oxide semiconductor field effect transistor Compensating metal oxide semiconductor field effect transistor, wherein the source terminal of the predistorter metal oxide semiconductor field effect transistor is connected to the drain terminal of the predistorter metal oxide semiconductor field effect transistor, The combination of the size of the effect transistor and the voltage level of the second bias voltage signal defines a first nonlinear capacitance similar to the second nonlinear capacitance of the amplifier metal oxide semiconductor field effect transistor -
≪ / RTI > 제1항에 있어서,
상기 증폭기 금속 산화막 반도체 전계 효과 트랜지스터와 상기 전치 보상기 금속 산화막 반도체 전계 효과 트랜지스터는 전도성(conductivity) 종류가 동일한, 방법.The method according to claim 1,
Wherein the amplifier metal oxide semiconductor field effect transistor and the predistorter metal oxide semiconductor field effect transistor have the same conductivity type. 삭제delete 제1항에 있어서,
상기 전치 보상기 금속 산화막 반도체 전계 효과 트랜지스터의 크기 및 상기 제2 바이어스 전압 신호의 전압 레벨의 조합은 상기 전치 보상기 금속 산화막 반도체 전계 효과 트랜지스터의 상기 비선형 커패시턴스가 상기 증폭기 금속 산화막 반도체 전계 효과 트랜지스터의 상기 비선형 커패시턴스와 반대로 거동하도록 하는, 방법.The method according to claim 1,
Wherein the combination of the size of the predistorter metal oxide semiconductor field effect transistor and the voltage level of the second bias voltage signal is such that the nonlinear capacitance of the predistorter metal oxide semiconductor field effect transistor is greater than the nonlinear capacitance of the amplifier metal oxide semiconductor field effect transistor To move in the opposite direction. 라디오 주파수 송신기에서 라디오 주파수 신호를 증폭하기 위한 방법으로서,
선형 커패시턴스를 통해, 증폭기 전계 효과 트랜지스터(field effect transistor)의 게이트에 라디오 주파수 입력 전압 신호를 제공하는 단계;
상기 증폭기 전계 효과 트랜지스터의 상기 게이트와 바이어스 전압 신호 사이에 전기적으로 연결된 전치 보상기 전계 효과 트랜지스터를 사용하여, 상기 증폭기 전계 효과 트랜지스터의 상기 게이트 및 소스 사이의 전압을 전치 보상하는 단계 - 상기 전치 보상기 전계 효과 트랜지스터의 크기와 상기 바이어스 전압 신호의 전압 레벨의 조합은 상기 증폭기 전계 효과 트랜지스터의 입력 커패시턴스와 반대로 거동하는 비선형 커패시턴스를 정의함 -; 및
상기 증폭기 전계 효과 트랜지스터를 사용하여 상기 라디오 주파수 입력 전압 신호를 증폭하는 단계
를 포함하는 방법.CLAIMS 1. A method for amplifying a radio frequency signal in a radio frequency transmitter,
Providing a radio frequency input voltage signal to a gate of an amplifier field effect transistor through a linear capacitance;
Predistorting a voltage between said gate and source of said amplifier field effect transistor using a predistorter field effect transistor electrically coupled between said gate of said amplifier field effect transistor and a bias voltage signal, Wherein the combination of the size of the transistor and the voltage level of the bias voltage signal defines a nonlinear capacitance that behaves in opposition to the input capacitance of the amplifier field effect transistor; And
Amplifying the radio frequency input voltage signal using the amplifier field effect transistor
≪ / RTI > 제5항에 있어서,
상기 전치 보상기 전계 효과 트랜지스터는 서로 전기적으로 연결되는 소스 및 드레인을 갖는, 방법.6. The method of claim 5,
Wherein the predistorter field effect transistor has a source and a drain that are electrically connected to each other. 제6항에 있어서,
상기 전치 보상기 전계 효과 트랜지스터의 상기 소스 및 상기 드레인은 상기 증폭기 전계 효과 트랜지스터의 상기 게이트에 전기적으로 연결되는, 방법.The method according to claim 6,
Wherein the source and drain of the predistorter field effect transistor are electrically coupled to the gate of the amplifier field effect transistor. 제5항에 있어서,
상기 전치 보상기 전계 효과 트랜지스터와 상기 증폭기 전계 효과 트랜지스터는 전도성 종류가 동일한, 방법.6. The method of claim 5,
Wherein the predistorter field effect transistor and the amplifier field effect transistor are of the same conductivity type. 제5항에 있어서,
상기 전치 보상기 전계 효과 트랜지스터와 상기 증폭기 전계 효과 트랜지스터는 전도성 종류가 반대인, 방법.6. The method of claim 5,
Wherein the predistorter field effect transistor and the amplifier field effect transistor are of opposite conductivity types. 제5항에 있어서,
상기 증폭기 전계 효과 트랜지스터는 상기 라디오 주파수 입력 전압 신호에 응답하여 라디오 주파수 출력 전류 신호를 제공하도록 구성되는, 방법.6. The method of claim 5,
Wherein the amplifier field effect transistor is configured to provide a radio frequency output current signal in response to the radio frequency input voltage signal. 제5항에 있어서,
라디오 주파수 초크를 통해, 상기 증폭기 전계 효과 트랜지스터의 상기 게이트에 다른 바이어스 전압 신호를 제공하는 단계를 더 포함하고,
상기 다른 바이어스 전압 신호는 상기 증폭기 전계 효과 트랜지스터의 이득을 제어하도록 구성되는, 방법.6. The method of claim 5,
Further comprising providing, via a radio frequency choke, a different bias voltage signal to said gate of said amplifier field effect transistor,
Wherein the other bias voltage signal is configured to control a gain of the amplifier field effect transistor. 제5항에 있어서,
상기 증폭기 전계 효과 트랜지스터는 상기 전치 보상기 전계 효과 트랜지스터의 상기 비선형 커패시턴스와 실질적으로 동일한(equal) 비선형 커패시턴스를 갖는, 방법.6. The method of claim 5,
Wherein the amplifier field effect transistor has a nonlinear capacitance that is substantially equal to the nonlinear capacitance of the predistorter field effect transistor. 라디오 주파수 송신기로서,
라디오 주파수 입력 전압 신호를 수신하도록 구성되는 게이트를 갖는 증폭기 전계 효과 트랜지스터 - 상기 증폭기 전계 효과 트랜지스터는 또한 라디오 주파수 출력 전류를 제공하도록 구성됨 -;
상기 증폭기 전계 효과 트랜지스터의 상기 게이트에 상기 라디오 주파수 입력 전압 신호를 제공하도록 구성되는 선형 커패시턴스; 및
상기 증폭기 전계 효과 트랜지스터의 상기 게이트에 전기적으로 결합된 전치 보상기 전계 효과 트랜지스터 - 상기 전치 보상기 전계 효과 트랜지스터는 바이어스 전압을 수신하도록 구성되고, 상기 전치 보상기 전계 효과 트랜지스터는 상기 전치 보상기 전계 효과 트랜지스터의 크기 및 상기 바이어스 전압의 전압 레벨의 조합이 상기 증폭기 전계 효과 트랜지스터의 입력 커패시턴스와 반대로 거동하는 비선형 커패시턴스를 정의하도록 배열됨 -
를 포함하는 라디오 주파수 송신기.A radio frequency transmitter comprising:
An amplifier field effect transistor having a gate configured to receive a radio frequency input voltage signal, the amplifier field effect transistor configured to also provide a radio frequency output current;
A linear capacitance configured to provide the radio frequency input voltage signal to the gate of the amplifier field effect transistor; And
A predistorter field effect transistor electrically coupled to the gate of the amplifier field effect transistor, the predistorter field effect transistor being configured to receive a bias voltage, the predistorter field effect transistor having a magnitude and / Wherein a combination of the voltage levels of the bias voltage is arranged to define a nonlinear capacitance acting in opposition to an input capacitance of the amplifier field effect transistor,
And a radio frequency transmitter. 제13항에 있어서,
상기 증폭기 전계 효과 트랜지스터 및 상기 전치 보상기 전계 효과 트랜지스터는 모두 n-형 전계 효과 트랜지스터인, 라디오 주파수 송신기.14. The method of claim 13,
Wherein the amplifier field effect transistor and the predistorter field effect transistor are both n-type field effect transistors. 제13항에 있어서,
상기 증폭기 전계 효과 트랜지스터 및 상기 전치 보상기 전계 효과 트랜지스터는 모두 p-형 전계 효과 트랜지스터인, 라디오 주파수 송신기.14. The method of claim 13,
Wherein the amplifier field effect transistor and the predistorter field effect transistor are both p-type field effect transistors. 제13항에 있어서,
상기 전치 보상기 전계 효과 트랜지스터는 서로 전기적으로 연결되는 소스 및 드레인을 갖는, 라디오 주파수 송신기.14. The method of claim 13,
Wherein the predistorter field effect transistor has a source and a drain electrically connected to each other. 제16항에 있어서,
상기 전치 보상기 전계 효과 트랜지스터는 상기 증폭기 전계 효과 트랜지스터의 상기 게이트에 전기적으로 연결되는 게이트를 갖는, 라디오 주파수 송신기.17. The method of claim 16,
Wherein the predistorter field effect transistor has a gate electrically coupled to the gate of the amplifier field effect transistor. 제16항에 있어서,
상기 전치 보상기 전계 효과 트랜지스터의 상기 소스 및 상기 드레인은 상기 증폭기 전계 효과 트랜지스터의 상기 게이트에 전기적으로 연결되는, 라디오 주파수 송신기.17. The method of claim 16,
Wherein the source and drain of the predistorter field effect transistor are electrically connected to the gate of the amplifier field effect transistor. 제13항에 있어서,
상기 증폭기 전계 효과 트랜지스터의 상기 게이트에 다른 바이어스 전압을 제공하도록 구성되는 라디오 주파수 초크를 더 포함하고,
상기 증폭기 전계 효과 트랜지스터의 이득은 상기 다른 바이어스 전압의 전압 레벨에 기초하는, 라디오 주파수 송신기.14. The method of claim 13,
Further comprising a radio frequency choke configured to provide a different bias voltage to said gate of said amplifier field effect transistor,
Wherein the gain of the amplifier field effect transistor is based on the voltage level of the other bias voltage. 제13항에 있어서,
상기 증폭기 전계 효과 트랜지스터는 상기 전치 보상기 전계 효과 트랜지스터의 상기 비선형 커패시턴스와 실질적으로 동일한 비선형 커패시턴스를 갖는, 라디오 주파수 송신기.14. The method of claim 13,
Wherein the amplifier field effect transistor has a nonlinear capacitance substantially equal to the nonlinear capacitance of the predistorter field effect transistor. 제5항에 있어서,
상기 방법은 셀룰러 전화에서 수행되는 것인 방법.6. The method of claim 5,
Wherein the method is performed in a cellular telephone.
KR1020177007017A 2009-08-17 2009-08-17 Predistortion in radio frequency transmitter KR101814352B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/054023 WO2011021995A1 (en) 2009-08-17 2009-08-17 Radio frequency power amplifier with linearizing predistorter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127006858A Division KR101719387B1 (en) 2009-08-17 2009-08-17 Radio frequency power amplifier with linearizing predistorter

Publications (2)

Publication Number Publication Date
KR20170032486A KR20170032486A (en) 2017-03-22
KR101814352B1 true KR101814352B1 (en) 2018-01-04

Family

ID=43607230

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020127006858A KR101719387B1 (en) 2009-08-17 2009-08-17 Radio frequency power amplifier with linearizing predistorter
KR1020177007015A KR101766628B1 (en) 2009-08-17 2009-08-17 Transmitter with predistorter
KR1020177007017A KR101814352B1 (en) 2009-08-17 2009-08-17 Predistortion in radio frequency transmitter

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020127006858A KR101719387B1 (en) 2009-08-17 2009-08-17 Radio frequency power amplifier with linearizing predistorter
KR1020177007015A KR101766628B1 (en) 2009-08-17 2009-08-17 Transmitter with predistorter

Country Status (5)

Country Link
EP (1) EP2467943A4 (en)
KR (3) KR101719387B1 (en)
CN (1) CN102577136B (en)
HK (1) HK1173003A1 (en)
WO (1) WO2011021995A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103138688B (en) * 2013-01-25 2015-09-09 中国科学院微电子研究所 A kind of circuit unit
CN103248597B (en) * 2013-05-17 2017-02-22 上海无线通信研究中心 Self-adaptive digital pre-distortion system based on reference signal and initialization correction method
US9350300B2 (en) 2014-01-28 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Power amplifier
JP2018033028A (en) 2016-08-25 2018-03-01 株式会社村田製作所 Power amplifier circuit
CN110677132B (en) * 2019-09-05 2020-09-25 广州穗源微电子科技有限公司 Radio frequency linear power amplifier circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030193371A1 (en) * 2002-04-12 2003-10-16 Larry Larson CMOS class AB power amplifier with cancellation of nonlinearity due to change in gate capacitance of a NMOS input transistor with switching

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621348B2 (en) * 2001-10-25 2003-09-16 Motorola, Inc. Variable gain amplifier with autobiasing supply regulation
KR100524554B1 (en) * 2003-05-02 2005-10-28 주식회사 에이엠티 Operational transconductance amplifier
US7110718B1 (en) 2003-06-09 2006-09-19 Maxim Integrated Products, Inc. Phase distortion using MOS nonlinear capacitance
EP1794878A1 (en) * 2004-09-27 2007-06-13 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Gate bias generator
JP2008537414A (en) * 2005-04-18 2008-09-11 フリースケール セミコンダクター インコーポレイテッド Adaptive protection circuit for power amplifier
US7274258B2 (en) * 2005-09-08 2007-09-25 Industrial Technology Research Institute Dynamic bias circuit for a radio-frequency amplifier
JPWO2007043122A1 (en) * 2005-09-30 2009-04-16 富士通株式会社 Variable gain amplifier and control method thereof
US7554397B2 (en) * 2006-05-22 2009-06-30 Theta Microelectronics, Inc. Highly linear low-noise amplifiers
US7639084B2 (en) * 2006-12-11 2009-12-29 Via Technologies, Inc. Power amplifier with nonlinear compensation, and method thereof
JP2008283407A (en) * 2007-05-09 2008-11-20 Toshiba Corp Power amplifier
US8787850B2 (en) * 2008-03-31 2014-07-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Compensating for non-linear capacitance effects in a power amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030193371A1 (en) * 2002-04-12 2003-10-16 Larry Larson CMOS class AB power amplifier with cancellation of nonlinearity due to change in gate capacitance of a NMOS input transistor with switching

Also Published As

Publication number Publication date
CN102577136A (en) 2012-07-11
KR20120065350A (en) 2012-06-20
HK1173003A1 (en) 2013-05-03
KR20170032486A (en) 2017-03-22
EP2467943A1 (en) 2012-06-27
KR101719387B1 (en) 2017-03-23
KR101766628B1 (en) 2017-08-08
KR20170032485A (en) 2017-03-22
WO2011021995A1 (en) 2011-02-24
EP2467943A4 (en) 2013-12-18
CN102577136B (en) 2014-11-05

Similar Documents

Publication Publication Date Title
KR101296149B1 (en) Method and apparatus for compensating for non-linear capacitance effects in a power amplifier
US9203368B2 (en) Power amplifier
US9755577B2 (en) Predistortion in radio frequency transmitter
CN100527604C (en) Power amplifier
CN102474224B (en) Amplifier stage
KR101814352B1 (en) Predistortion in radio frequency transmitter
JP4583967B2 (en) High frequency power amplifier and output power adjustment method thereof
US7378908B2 (en) Variable gain differential amplifier, and variable degeneration impedance control device and method for use in the same
US7751792B2 (en) Higher linearity passive mixer
JP5215676B2 (en) Variable gain amplifier
US8482355B2 (en) Power amplifier
US11258413B2 (en) Power amplifier arrangement
KR20010051342A (en) Variable gain type amplifier
KR101099699B1 (en) PGAProgrammable Gain Amplifier suitable for high linearity and low power
KR101053287B1 (en) Power amplifier
CN111614328A (en) Drive circuit structure for improving linearity
KR20090068094A (en) Rf amplifier
KR20090046033A (en) Method for plaaning and apparatus circuits for transconductor
WO2007057622A1 (en) Amplifier
JP2003060445A (en) Predistortion circuit
KR20110108684A (en) Cmos power amplifier

Legal Events

Date Code Title Description
A107 Divisional application of patent
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant