KR101811283B1 - Time-interleaved analog-digital converter and calibration method for the same - Google Patents

Time-interleaved analog-digital converter and calibration method for the same Download PDF

Info

Publication number
KR101811283B1
KR101811283B1 KR1020160103052A KR20160103052A KR101811283B1 KR 101811283 B1 KR101811283 B1 KR 101811283B1 KR 1020160103052 A KR1020160103052 A KR 1020160103052A KR 20160103052 A KR20160103052 A KR 20160103052A KR 101811283 B1 KR101811283 B1 KR 101811283B1
Authority
KR
South Korea
Prior art keywords
sampling
bandwidth
analog
time
signals
Prior art date
Application number
KR1020160103052A
Other languages
Korean (ko)
Other versions
KR20170135622A (en
Inventor
김철우
박윤수
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to US15/362,416 priority Critical patent/US9780802B1/en
Publication of KR20170135622A publication Critical patent/KR20170135622A/en
Application granted granted Critical
Publication of KR101811283B1 publication Critical patent/KR101811283B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M2201/6354—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명의 한 실시예에 따른 시분할 아날로그-디지털 변환기는, 복수의 채널 각각에 위치하고, 입력되는 아날로그 신호를 복수의 부분 디지털 신호로 변환시키는 복수의 아날로그-디지털 변환부; 상기 복수의 채널 각각에 위치하고, 복수의 대역폭 조정 신호에 따라 상기 복수의 채널의 복수의 샘플링 대역폭을 조정하는 복수의 샘플링 대역폭 조정부; 및 상기 복수의 샘플링 대역폭을 추정하고, 상기 복수의 샘플링 대역폭을 서로 일치시키는 상기 복수의 대역폭 조정 신호를 생성하는 샘플링 대역폭 제어부를 포함한다.A time-division analog-to-digital converter according to an embodiment of the present invention includes: a plurality of analog-to-digital converters (ADCs), each of which is located in each of a plurality of channels and converts an input analog signal into a plurality of partial digital signals; A plurality of sampling bandwidth adjusting units located in each of the plurality of channels and adjusting a plurality of sampling bandwidths of the plurality of channels according to a plurality of bandwidth adjusting signals; And a sampling bandwidth controller for estimating the plurality of sampling bandwidths and generating the plurality of bandwidth adjustment signals that match the plurality of sampling bandwidths with each other.

Description

시분할 아날로그-디지털 변환기 및 그 캘리브레이션 방법{TIME-INTERLEAVED ANALOG-DIGITAL CONVERTER AND CALIBRATION METHOD FOR THE SAME}TECHNICAL FIELD [0001] The present invention relates to a time-division analog-to-digital converter and a calibration method thereof.

본 발명은 시분할 아날로그-디지털 변환기 및 그 캘리브레이션 방법에 관한 것이다.The present invention relates to a time division analog-to-digital converter and a calibration method thereof.

무인 자동차, 사물인터넷(IoT) 등의 발달로 인해, 저가형 레이더, 무선통신 칩의 수요가 증가하고 있다.Demand for low-cost radar and wireless communication chips is on the rise due to the development of unmanned vehicles and Internet (IoT).

시분할 아날로그-디지털 변환기(Time-interleaved ADC)는 여러 개의 아날로그 디지털 변환기를 병렬로 연결하여 하나의 빠른 아날로그 디지털 변환기처럼 동작하게 하는 장치이다. 시분할 아날로그-디지털 변환기는 저렴한 CMOS 공정을 통해 고속, 고효율의 아날로그 디지털 변환기를 구현할 수 있도록 한다.A time-interleaved ADC is a device that allows multiple analog-to-digital converters to be connected in parallel and operate as a fast analog-to-digital converter. Time-divisional analog-to-digital converters enable high-speed, high-efficiency analog-to-digital converters through inexpensive CMOS processes.

그러나 반도체 공정 과정에서 발생하는 각 채널 간의 이득(gain), 오프셋(offset), 타이밍(timing), 및 대역폭(bandwidth)의 불일치는 시분할 아날로그-디지털 변환기의 선형성에 열화를 발생시키는 문제점이 있다. 그 중에서도 타이밍과 대역폭의 불일치는 각 채널의 신호에 위상의 불일치를 야기하며, 고주파수 입력에 대해서 더 큰 에러를 발생시키게 된다.However, there is a problem in that the linearity of the time-division analog-to-digital converter is deteriorated due to a gain, offset, timing, and bandwidth inconsistency between channels occurring in a semiconductor process. In particular, timing and bandwidth mismatches cause phase mismatches in the signals of each channel and produce larger errors for higher frequency inputs.

특히, 대역폭의 불일치는 타이밍의 불일치와는 달리 이득의 불일치도 발생시키면서, 입력 주파수에 대해 비선형적인 위상과 이득을 발생시키는 데, 이러한 점은 대역폭 불일치의 해결에 큰 어려움이 되고 있다.In particular, the bandwidth mismatch causes a nonlinear phase and gain for the input frequency, resulting in a mismatch of the gain, unlike the timing mismatch, which makes it difficult to resolve the bandwidth mismatch.

이에 관한 선행기술문헌으로서 아래 특허문헌 1이 있다.The prior art document related to this is Patent Document 1 below.

한국등록특허공보 제10-1461784호 (2014.11.07)Korean Registered Patent No. 10-1461784 (Nov.

해결하고자 하는 기술적 과제는 대역폭의 불일치를 캘리브레이션 할 수 있는 시분할 아날로그-디지털 변환기 및 그 캘리브레이션 방법을 제공하는 데 있다.A technical problem to be solved is to provide a time division analog-to-digital converter and a calibration method thereof that can calibrate a discrepancy in bandwidth.

본 발명의 한 실시예에 따른 시분할 아날로그-디지털 변환기는, 복수의 채널 각각에 위치하고, 입력되는 아날로그 신호를 복수의 부분 디지털 신호로 변환시키는 복수의 아날로그-디지털 변환부; 상기 복수의 채널 각각에 위치하고, 복수의 대역폭 조정 신호에 따라 상기 복수의 채널의 복수의 샘플링 대역폭을 조정하는 복수의 샘플링 대역폭 조정부; 및 상기 복수의 샘플링 대역폭을 추정하고, 상기 복수의 샘플링 대역폭을 서로 일치시키는 상기 복수의 대역폭 조정 신호를 생성하는 샘플링 대역폭 제어부를 포함한다.A time-division analog-to-digital converter according to an embodiment of the present invention includes: a plurality of analog-to-digital converters (ADCs), each of which is located in each of a plurality of channels and converts an input analog signal into a plurality of partial digital signals; A plurality of sampling bandwidth adjusting units located in each of the plurality of channels and adjusting a plurality of sampling bandwidths of the plurality of channels according to a plurality of bandwidth adjusting signals; And a sampling bandwidth controller for estimating the plurality of sampling bandwidths and generating the plurality of bandwidth adjustment signals that match the plurality of sampling bandwidths with each other.

상기 시분할 아날로그-디지털 변환기는 입력되는 상기 아날로그 신호를 상기 복수의 채널에 선택적으로 전달하는 입력 스위칭부; 및 상기 복수의 채널에 연결되어 상기 복수의 부분 디지털 신호를 순차적으로 출력하는 출력 스위칭부를 더 포함할 수 있다.Wherein the time-division analog-to-digital converter includes: an input switching unit for selectively transmitting the analog signal to the plurality of channels; And an output switching unit connected to the plurality of channels and sequentially outputting the plurality of partial digital signals.

상기 샘플링 대역폭 제어부는 상기 복수의 채널에 대한 복수의 이득(gain)을 이용하여 상기 복수의 샘플링 대역폭을 추정할 수 있다.The sampling bandwidth control unit may estimate the plurality of sampling bandwidths using a plurality of gains for the plurality of channels.

상기 샘플링 대역폭 제어부는 이득의 크기에 비례하여 샘플링 대역폭을 추정할 수 있다.The sampling bandwidth controller may estimate the sampling bandwidth in proportion to the magnitude of the gain.

상기 샘플링 대역폭 제어부는 상기 복수의 샘플링 대역폭이 그 중 가장 작은 샘플링 대역폭과 일치하도록 상기 복수의 대역폭 조정 신호를 생성할 수 있다.The sampling bandwidth control unit may generate the plurality of bandwidth adjustment signals so that the plurality of sampling bandwidths coincide with the smallest sampling bandwidth of the plurality of sampling bandwidths.

상기 시분할 아날로그-디지털 변환기는 상기 복수의 부분 디지털 신호가 입력되는 복수의 하이-패스 필터부를 더 포함하고, 상기 샘플링 대역폭 제어부는 상기 복수의 하이-패스 필터부를 통과한 상기 부분 디지털 신호를 이용하여 각 채널의 이득을 계산할 수 있다.The time-division analog-to-digital converter further includes a plurality of high-pass filter units to which the plurality of partial digital signals are input, and the sampling bandwidth control unit controls the sampling bandwidth of each of the plurality of partial digital signals using the partial digital signal passed through the plurality of high- The gain of the channel can be calculated.

상기 복수의 샘플링 대역폭 조정부는 대응하는 각 채널의 샘플링 노드에 각각 연결될 수 있다.The plurality of sampling bandwidth adjustment units may be connected to sampling nodes of corresponding channels, respectively.

상기 복수의 샘플링 대역폭 조정부는 상기 복수의 대역폭 조정 신호에 따라 대응하는 샘플링 노드에 연결되는 정전 용량값을 조정할 수 있다.The plurality of sampling bandwidth adjusting units may adjust a capacitance value connected to a corresponding sampling node according to the plurality of bandwidth adjusting signals.

상기 복수의 샘플링 대역폭 조정부는 대응하는 샘플링 노드에 일단이 연결된 복수의 커패시터; 및 대응하는 상기 복수의 커패시터의 타단이 연결된 출력단을 갖고, 기준 전압 및 대응하는 샘플링 노드를 입력단으로 갖는 복수의 멀티플렉서를 포함할 수 있다.The plurality of sampling bandwidth adjusting units may include: a plurality of capacitors connected at one end to a corresponding sampling node; And a plurality of multiplexers having an output connected to the other end of the corresponding plurality of capacitors and having a reference voltage and a corresponding sampling node as inputs.

상기 복수의 샘플링 대역폭 조정부는 상기 복수의 대역폭 조정 신호에 따라 대응하는 상기 복수의 멀티플렉서를 제어함으로써, 대응하는 샘플링 노드에 연결되는 정전 용량값을 조정할 수 있다.The plurality of sampling bandwidth adjustment units may adjust the capacitance values connected to the corresponding sampling nodes by controlling the plurality of multiplexers corresponding to the plurality of bandwidth adjustment signals.

상기 시분할 아날로그-디지털 변환기에서, 상기 복수의 이득은 상기 아날로그 신호에 대한 대응하는 상기 복수의 부분 디지털 신호의 크기 비율로 계산될 수 있다.In the time-division analog-to-digital converter, the plurality of gains may be calculated as a ratio of magnitudes of the plurality of partial digital signals corresponding to the analog signal.

상기 복수의 이득은 고주파수 영역의 이득일 수 있다.The plurality of gains may be gains in the high frequency region.

상기 복수의 이득은 나이퀴스트 주파수(Nyquist frequency)로부터 일정 범위 내의 주파수에 대한 이득일 수 있다.The plurality of gains may be gains for a frequency within a certain range from a Nyquist frequency.

상기 나이퀴스트 주파수는 시분할 아날로그-디지털 변환기의 샘플링 주파수의 절반일 수 있다.The Nyquist frequency may be half the sampling frequency of the time-division analog-to-digital converter.

본 발명의 한 실시예에 따른 캘리브레이션 방법은, 시분할 아날로그-디지털 변환기의 채널간 대역폭 불일치를 해결하기 위한 캘리브레이션 방법으로서, 입력되는 아날로그 신호를 복수의 채널에 대응하는 복수의 부분 디지털 신호로 변환시키는 복수의 아날로그-디지털 변환 단계; 복수의 대역폭 조정 신호에 따라 상기 복수의 채널의 복수의 샘플링 대역폭을 조정하는 복수의 샘플링 대역폭 조정 단계; 및 상기 복수의 샘플링 대역폭을 추정하고, 상기 복수의 샘플링 대역폭을 서로 일치시키는 상기 복수의 대역폭 조정 신호를 생성하는 샘플링 대역폭 제어 단계를 포함한다.A calibration method according to an embodiment of the present invention is a calibration method for solving a channel-to-channel bandwidth mismatch in a time-divisional analog-to-digital converter, which includes a step of converting an input analog signal into a plurality of partial digital signals corresponding to a plurality of channels An analog-to-digital conversion step; A plurality of sampling bandwidth adjustment steps of adjusting a plurality of sampling bandwidths of the plurality of channels in accordance with a plurality of bandwidth adjustment signals; And a sampling bandwidth control step of estimating the plurality of sampling bandwidths and generating the plurality of bandwidth adjustment signals matching the plurality of sampling bandwidths with each other.

상기 캘리브레이션 방법은, 상기 샘플링 대역폭 제어 단계에서, 상기 복수의 채널에 대한 복수의 이득을 이용하여 상기 복수의 샘플링 대역폭을 추정할 수 있다.The calibration method may estimate the plurality of sampling bandwidths using a plurality of gains for the plurality of channels in the sampling bandwidth control step.

상기 캘리브레이션 방법은, 상기 샘플링 대역폭 제어 단계에서, 이득의 크기에 비례하여 샘플링 대역폭을 추정할 수 있다.The calibration method may estimate the sampling bandwidth in proportion to the magnitude of the gain in the sampling bandwidth control step.

상기 캘리브레이션 방법은, 상기 샘플링 대역폭 제어 단계에서, 상기 복수의 샘플링 대역폭이 그 중 가장 작은 샘플링 대역폭과 일치하도록 상기 복수의 대역폭 조정 신호를 생성할 수 있다.The calibration method may generate the plurality of bandwidth adjustment signals in the sampling bandwidth control step such that the plurality of sampling bandwidths coincide with the smallest sampling bandwidth thereof.

상기 캘리브레이션 방법은, 상기 복수의 부분 디지털 신호를 하이-패스 필터링시키는 복수의 하이-패스 필터 단계를 더 포함하고, 상기 샘플링 대역폭 제어 단계에서, 상기 복수의 하이-패스 필터 단계를 통과한 상기 부분 디지털 신호를 이용하여 각 채널의 이득을 계산할 수 있다.Wherein the calibration method further comprises a plurality of high-pass filter steps for high-pass filtering the plurality of partial digital signals, wherein in the sampling bandwidth control step, the partial digital The gain of each channel can be calculated using the signal.

상기 캘리브레이션 방법은, 상기 복수의 샘플링 대역폭 조정 단계에서, 상기 복수의 대역폭 조정 신호에 따라 대응하는 각 채널의 샘플링 노드에 연결되는 정전 용량값을 조정할 수 있다.The calibration method may adjust capacitance values connected to sampling nodes of corresponding channels according to the plurality of bandwidth adjustment signals in the plurality of sampling bandwidth adjustment steps.

본 발명에 따른 시분할 아날로그-디지털 변환기 및 그 캘리브레이션 방법은 대역폭의 불일치를 캘리브레이션 할 수 있다.The time division analog-to-digital converter and the calibration method according to the present invention can calibrate the mismatch of the bandwidth.

도 1은 본 발명의 한 실시예에 따른 시분할 아날로그-디지털 변환기를 설명하기 위한 도면이다.
도 2는 본 발명의 한 실시예에 따른 입력 스위칭부와 출력 스위칭부를 설명하기 위한 도면이다.
도 3은 본 발명의 한 실시예에 따른 복수의 하이-패스 필터부를 설명하기 위한 도면이다.
도 4는 본 발명의 한 실시예에 따른 복수의 하이-패스 필터부를 설명하기 위한 도면이다.
도 5는 본 발명의 한 실시예에 따른 복수의 하이-패스 필터부를 설명하기 위한 도면이다.
도 6은 본 발명의 한 실시예에 따른 복수의 샘플링 대역폭 조정부를 설명하기 위한 도면이다.1 is a view for explaining a time division analog-to-digital converter according to an embodiment of the present invention.
2 is a view for explaining an input switching unit and an output switching unit according to an embodiment of the present invention.
3 is a diagram for explaining a plurality of high-pass filter units according to an embodiment of the present invention.
4 is a diagram for explaining a plurality of high-pass filter units according to an embodiment of the present invention.
5 is a view for explaining a plurality of high-pass filter units according to an embodiment of the present invention.
6 is a diagram for explaining a plurality of sampling bandwidth adjusting units according to an embodiment of the present invention.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may be embodied in many different forms and is not limited to the embodiments described herein.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.In order to clearly illustrate the present invention, parts not related to the description are omitted, and the same or similar components are denoted by the same reference numerals throughout the specification. Therefore, the above-mentioned reference numerals can be used in other drawings.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.In addition, since the sizes and thicknesses of the respective components shown in the drawings are arbitrarily shown for convenience of explanation, the present invention is not necessarily limited to those shown in the drawings. In the drawings, thicknesses may be exaggerated for clarity of presentation of layers and regions.

도 1은 본 발명의 한 실시예에 따른 시분할 아날로그-디지털 변환기를 설명하기 위한 도면이다.1 is a view for explaining a time division analog-to-digital converter according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 한 실시예에 따른 시분할 아날로그-디지털 변환기(9)는 복수의 샘플링 대역폭 조정부(121, 122, 123, 124), 복수의 아날로그-디지털 변환부(ADC1, ADC2, ADC3, ADC4), 및 샘플링 대역폭 제어부(140)를 포함한다.1, the time division analog-to-digital converter 9 according to the embodiment of the present invention includes a plurality of sampling bandwidth adjusting units 121, 122, 123 and 124, a plurality of analog-to-digital converting units ADC1, ADC2, ADC3, and ADC4), and a sampling bandwidth controller 140.

복수의 아날로그-디지털 변환부(ADC1, ADC2, ADC3, ADC4)는 대응하는 복수의 채널(channel) 각각에 위치하고, 입력되는 아날로그 신호를 복수의 부분 디지털 신호로 변환시킨다.The plurality of analog-to-digital conversion units ADC1, ADC2, ADC3, and ADC4 are located in corresponding plural channels, respectively, and convert the input analog signal into a plurality of partial digital signals.

시분할 아날로그-디지털 변환기(9)의 복수의 채널은 그 개수에 제한이 없다. 당업자는 복수의 아날로그-디지털 변환부(ADC1, ADC2, ADC3, ADC4)의 성능 및 최종적으로 구현하고자 하는 입출력에 대응하여 채널의 개수를 결정할 수 있다.The number of channels of the time-divisional analog-digital converter 9 is not limited. Those skilled in the art can determine the number of channels corresponding to the performance of the plurality of analog-to-digital converters ADC1, ADC2, ADC3, and ADC4 and finally the input / output to be implemented.

이하에서, 시분할 아날로그-디지털 변환기(9, 10, 11, 12, 13)는 예시적으로 4 개의 채널을 포함하고, 그에 대응하는 개수인 4 개의 샘플링 대역폭 조정부(121, 122, 123, 124) 및 4 개의 아날로그-디지털 변환부(ADC1, ADC2, ADC3, ADC4)를 포함하는 것으로 설명한다(도 2 내지 5 참조).Hereinafter, the time-division analog-digital converters 9, 10, 11, 12 and 13 illustratively include four channels and four sampling bandwidth adjusting units 121, 122, 123 and 124 corresponding thereto And four analog-to-digital converters ADC1, ADC2, ADC3, and ADC4 (refer to Figs. 2 to 5).

각각의 아날로그-디지털 변환부(ADC1, ADC2, ADC3, ADC4)는 종래 기술에 따른 아날로그-디지털 변환기를 채용할 수 있다.Each of the analog-to-digital converters ADC1, ADC2, ADC3, and ADC4 may employ an analog-to-digital converter according to the prior art.

복수의 샘플링 대역폭 조정부(121, 122, 123, 124)는 복수의 채널 각각에 위치하고, 복수의 대역폭 조정 신호에 따라 복수의 채널의 복수의 샘플링 대역폭을 조정한다.The plurality of sampling bandwidth adjustment units 121, 122, 123, and 124 are located in each of the plurality of channels, and adjust a plurality of sampling bandwidths of the plurality of channels according to the plurality of bandwidth adjustment signals.

샘플링 대역폭 조정부(121)는 아날로그-디지털 변환부(ADC1)의 입력단에 연결될 수 있다. 이때 이러한 입력단이 해당 채널의 샘플링 노드일 수 있다.The sampling bandwidth adjuster 121 may be connected to the input of the analog-to-digital converter ADC1. At this time, the input node may be a sampling node of the corresponding channel.

유사하게, 샘플링 대역폭 조정부(122)는 아날로그-디지털 변환부(ADC2)의 입력단에 연결될 수 있고, 샘플링 대역폭 조정부(123)는 아날로그-디지털 변환부(ADC3)의 입력단에 연결될 수 있고, 샘플링 대역폭 조정부(124)는 아날로그-디지털 변환부(ADC4)의 입력단에 연결될 수 있다.Similarly, the sampling bandwidth adjuster 122 may be connected to the input of the analog-to-digital converter ADC2, the sampling bandwidth adjuster 123 may be connected to the input of the analog-to-digital converter ADC3, (124) may be connected to the input of the analog-to-digital converter (ADC4).

복수의 샘플링 대역폭 조정부(121, 122, 123, 124)는 복수의 대역폭 조정 신호에 따라 대응하는 샘플링 노드에 연결되는 정전 용량 값을 조정할 수 있고, 이러한 정전 용량 값 조정으로 인해서 복수의 채널의 복수의 샘플링 대역폭이 조정될 수 있다. 복수의 샘플링 대역폭 조정부(121, 122, 123, 124)의 내부 구성에 대해서는 도 6을 참조하여 더 상세히 설명한다.The plurality of sampling bandwidth adjusting units 121, 122, 123, and 124 may adjust the capacitance values connected to the corresponding sampling nodes according to the plurality of bandwidth adjusting signals, The sampling bandwidth can be adjusted. The internal configuration of the plurality of sampling bandwidth adjusting units 121, 122, 123, and 124 will be described in detail with reference to FIG.

샘플링 대역폭 제어부(140)는 복수의 샘플링 대역폭을 추정하고, 복수의 샘플링 대역폭을 서로 일치시키는 복수의 대역폭 조정 신호를 생성한다.The sampling bandwidth control unit 140 estimates a plurality of sampling bandwidths and generates a plurality of bandwidth adjustment signals that match a plurality of sampling bandwidths with each other.

샘플링 대역폭 제어부(140)는 복수의 채널에 대한 복수의 이득(gain)을 이용하여 복수의 샘플링 대역폭을 추정할 수 있다. 이러한 복수의 이득은 아날로그 신호에 대한 대응하는 복수의 부분 디지털 신호의 크기 비율로 계산될 수 있다.The sampling bandwidth controller 140 may estimate a plurality of sampling bandwidths using a plurality of gains for a plurality of channels. Such a plurality of gains can be calculated as a ratio of magnitudes of corresponding partial digital signals to analog signals.

한 실시예에서, 복수의 이득은 고주파수 영역의 이득일 수 있다. 이때, 복수의 이득은 나이퀴스트 주파수(Nyquist frequency)에서의 이득일 수 있다. 또한 복수의 이득은 나이퀴스트 주파수로부터 일정 범위 내의 주파수에 대한 이득일 수도 있다.In one embodiment, the plurality of gains may be gains in the high frequency region. At this time, the plurality of gains may be gains at the Nyquist frequency. The plurality of gains may be gains for frequencies within a certain range from the Nyquist frequency.

이러한 나이퀴스트 주파수는 시분할 아날로그-디지털 변환기(9)의 샘플링 주파수의 절반에 해당할 수 있다.This Nyquist frequency may correspond to one-half of the sampling frequency of the time-division analog-to-digital converter 9.

한 실시예로서, 샘플링 대역폭 제어부(140)는 이득의 크기에 비례하여 샘플링 대역폭을 추정할 수 있다. 즉, 이득이 가장 큰 채널의 샘플링 대역폭이 가장 크고, 이득이 가장 작은 채널의 샘플링 대역폭이 가장 작다고 추정할 수 있다.In one embodiment, the sampling bandwidth controller 140 may estimate the sampling bandwidth in proportion to the magnitude of the gain. That is, it can be assumed that the sampling bandwidth of the channel having the largest gain is the largest, and the sampling bandwidth of the channel having the smallest gain is the smallest.

모든 채널의 입력이 하나의 아날로그 신호에 기초하므로, 모든 채널의 입력 스펙트럼(input spectrum)이 같다고 가정할 수 있다. 또한 각 채널의 이득의 크기에 따라 3dB 대역폭의 값을 유추할 수 있고, 따라서 어떤 채널이 가장 작은 대역폭을 갖는지 알 수 있다.Since the input of all channels is based on one analog signal, it can be assumed that the input spectrum of all channels is the same. Also, the value of 3dB bandwidth can be deduced according to the magnitude of the gain of each channel, so that it is possible to know which channel has the smallest bandwidth.

샘플링 대역폭 제어부(140)는 복수의 샘플링 대역폭이 그 중 가장 작은 샘플링 대역폭과 일치하도록 복수의 대역폭 조정 신호를 생성할 수 있다.The sampling bandwidth control unit 140 may generate a plurality of bandwidth adjustment signals so that a plurality of sampling bandwidths coincide with the smallest sampling bandwidth.

생성된 복수의 대역폭 조정 신호는 다시 복수의 샘플링 대역폭 조정부(121, 122, 123, 124)에 입력되고, 복수의 샘플링 대역폭 조정부(121, 122, 123, 124)가 대응하는 복수의 채널의 복수의 샘플링 대역폭을 조정하는 캘리브레이션 과정을 통해서 대역폭의 불일치가 해소될 수 있다.The generated plurality of bandwidth adjustment signals are input to the plurality of sampling bandwidth adjustment units 121, 122, 123, and 124 and the plurality of sampling bandwidth adjustment units 121, 122, 123, Bandwidth mismatches can be resolved through a calibration process that adjusts the sampling bandwidth.

도 2는 본 발명의 한 실시예에 따른 입력 스위칭부와 출력 스위칭부를 설명하기 위한 도면이다.2 is a view for explaining an input switching unit and an output switching unit according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 한 실시예에 따른 시분할 아날로그-디지털 변환기(10)는 입력 스위칭부(110), 복수의 샘플링 대역폭 조정부(121, 122, 123, 124), 복수의 아날로그-디지털 변환부(ADC1, ADC2, ADC3, ADC4), 출력 스위칭부(130), 및 샘플링 대역폭 제어부(140)를 포함한다.2, the time-division analog-to-digital converter 10 according to an exemplary embodiment of the present invention includes an input switching unit 110, a plurality of sampling bandwidth adjusting units 121, 122, 123 and 124, (ADC1, ADC2, ADC3, ADC4), an output switching unit 130, and a sampling bandwidth control unit 140.

시분할 아날로그-디지털 변환기(10)의 복수의 샘플링 대역폭 조정부(121, 122, 123, 124), 복수의 아날로그-디지털 변환부(ADC1, ADC2, ADC3, ADC4), 및 샘플링 대역폭 제어부(140)는 도 1의 시분할 아날로그-디지털 변환기(9)의 그것과 동일 유사하므로 중복 설명은 생략한다.A plurality of sampling bandwidth adjusting units 121, 122, 123 and 124, a plurality of analog-to-digital converting units ADC1, ADC2, ADC3 and ADC4 and a sampling bandwidth controlling unit 140 of the time- 1 of the time-division analog-to-digital converter 9, the description thereof is omitted.

입력 스위칭부(110)는 입력 신호인 아날로그 신호를 복수의 채널에 선택적으로 전달할 수 있다.The input switching unit 110 may selectively transmit an analog signal, which is an input signal, to a plurality of channels.

출력 스위칭부(130)는 복수의 채널에 연결되어 복수의 부분 디지털 신호를 순차적으로 출력할 수 있다. 순차적으로 출력된 복수의 부분 디지털 신호는 하나의 출력 디지털 신호를 구성함으로써, 시분할 아날로그-디지털 변환기(10)의 출력 신호가 된다.The output switching unit 130 may be connected to a plurality of channels to sequentially output a plurality of partial digital signals. The plurality of partial digital signals sequentially output constitute one output digital signal, thereby becoming an output signal of the time-division analog-digital converter 10. [

도 2의 실시예의 시분할 아날로그-디지털 변환기(10)와 도 1의 실시예의 시분할 아날로그-디지털 변환기(9)는 대역폭 캘리브레이션이라는 동일한 기능을 수행하나, 주위 전자부품과 다양한 방식으로 연결될 수 있음을 설명하기 위해서 실시예를 나누어 도시하였다. 따라서, 당업자라면 본 발명의 시분할 아날로그-디지털 변환기와 주위 전자 부품 간의 입출력 연결 관계를 상황에 따라 구체적으로 변경 및 최적화시킬 수 있을 것이다. The time-division analog-to-digital converter 10 of the embodiment of FIG. 2 and the time-division analog-to-digital converter 9 of the embodiment of FIG. 1 perform the same function of bandwidth calibration but can be connected in various ways to surrounding electronic components For the sake of simplicity, the embodiments are shown separately. Accordingly, those skilled in the art will be able to specifically modify and optimize the input / output connection relationship between the time-division analog-to-digital converter of the present invention and the surrounding electronic components.

도 3은 본 발명의 한 실시예에 따른 복수의 하이-패스 필터부를 설명하기 위한 도면이다.3 is a diagram for explaining a plurality of high-pass filter units according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 한 실시예에 따른 시분할 아날로그-디지털 변환기(11)는 도 2의 시분할 아날로그-디지털 변환기(10)에 비해서 복수의 하이-패스 필터부(251, 252, 253, 254)를 더 포함하고 있다. 다른 구성은 시분할 아날로그-디지털 변환기(10)와 동일 유사하므로 중복 설명하지 않는다.Referring to FIG. 3, the time-division analog-to-digital converter 11 according to the embodiment of the present invention includes a plurality of high-pass filter units 251, 252, 253, 254). The other configuration is the same as the time-division analog-to-digital converter 10, and thus is not redundantly described.

복수의 하이-패스 필터부(high-pass filters)(251, 252, 253, 254)는 대응하는 채널의 복수의 부분 디지털 신호를 입력받는다. 하이-패스 필터부(251, 252, 253, 254)를 통과한 각각의 부분 디지털 신호는 고주파 성분이 남게 된다.A plurality of high-pass filters 251, 252, 253, and 254 receive a plurality of partial digital signals of corresponding channels. High-frequency components remain in the respective partial digital signals that have passed through the high-pass filter units 251, 252, 253, and 254.

샘플링 대역폭 제어부(140)는 복수의 하이-패스 필터부(251, 252, 253, 254)를 통과한 복수의 부분 디지털 신호를 이용하여 각 채널의 이득을 계산할 수 있다.The sampling bandwidth controller 140 may calculate the gain of each channel using a plurality of partial digital signals that have passed through the plurality of high-pass filter units 251, 252, 253, and 254.

이러한 구성은 입력 신호의 입력 주파수가 높으면 높을수록 대역폭을 정확히 추정할 수 있는 점에 기초한다. 따라서, 시분할 아날로그-디지털 변환기(11)는 보다 더 정확히 대역폭을 추정할 수 있고, 결과적으로 더 정확한 대역폭 캘리브레이션을 수행할 수 있는 장점이 있다.This configuration is based on the fact that the higher the input frequency of the input signal is, the more accurately the bandwidth can be estimated. Therefore, the time-division analog-to-digital converter 11 can estimate the bandwidth more accurately, and as a result, can perform a more accurate bandwidth calibration.

본 실시예에서, 하이-패스 필터부(251)는 제1 채널의 부분 디지털 신호를 입력받고 이를 필터링하여 샘플링 대역폭 제어부(140)에 출력한다. 유사하게, 하이-패스 필터부(252)는 제2 채널의 부분 디지털 신호를 입력받고 이를 필터링하여 샘플링 대역폭 제어부(140)에 출력하고, 하이-패스 필터부(253)는 제3 채널의 부분 디지털 신호를 입력받고 이를 필터링하여 샘플링 대역폭 제어부(140)에 출력하고, 하이-패스 필터부(254)는 제4 채널의 부분 디지털 신호를 입력받고 이를 필터링하여 샘플링 대역폭 제어부(140)에 출력한다.In this embodiment, the high-pass filter unit 251 receives the partial digital signal of the first channel, filters it, and outputs it to the sampling bandwidth control unit 140. Similarly, the high-pass filter unit 252 receives the partial digital signal of the second channel, filters it, and outputs it to the sampling bandwidth control unit 140. The high-pass filter unit 253 receives the partial digital signal of the third channel, The high-pass filter unit 254 receives the partial digital signal of the fourth channel, filters it, and outputs the partial digital signal to the sampling bandwidth controller 140. The sampling bandwidth controller 140 receives the partial digital signal,

복수의 하이-패스 필터부(251, 252, 253, 254)와 복수의 채널 간의 연결 관계는 달라질 수 있는데, 이하 도 4 및 도 5를 참조하여 더 상세히 설명한다.The connection relationship between the plurality of high-pass filter units 251, 252, 253, and 254 and the plurality of channels may be different, and will be described in detail with reference to FIGS. 4 and 5. FIG.

도 4는 본 발명의 한 실시예에 따른 복수의 하이-패스 필터부를 설명하기 위한 도면이다.4 is a diagram for explaining a plurality of high-pass filter units according to an embodiment of the present invention.

도 4의 실시예에 따른 시분할 아날로그-디지털 변환기(12)는 복수의 하이-패스 필터부(251, 252, 253, 254)가 복수의 채널에 연결되는 점에서 도 3의 실시예와 차이가 있다.The time-division analog-to-digital converter 12 according to the embodiment of FIG. 4 is different from the embodiment of FIG. 3 in that a plurality of high-pass filter units 251, 252, 253, and 254 are connected to a plurality of channels .

본 실시예에서, 하이-패스 필터부(251)는 제1 채널, 제2 채널, 제4 채널의 부분 디지털 신호를 입력받고 이를 필터링하여 샘플링 대역폭 제어부(140)에 출력한다. 유사하게, 하이-패스 필터부(252)는 제1 채널, 제2 채널, 제3 채널의 부분 디지털 신호를 입력받고 이를 필터링하여 샘플링 대역폭 제어부(140)에 출력하고, 하이-패스 필터부(253)는 제2 채널, 제3 채널, 제4 채널의 부분 디지털 신호를 입력받고 이를 필터링하여 샘플링 대역폭 제어부(140)에 출력하고, 하이-패스 필터부(254)는 제1 채널, 제3 채널, 제4 채널의 부분 디지털 신호를 입력받고 이를 필터링하여 샘플링 대역폭 제어부(140)에 출력한다.In this embodiment, the high-pass filter unit 251 receives the partial digital signals of the first channel, the second channel, and the fourth channel, filters the partial digital signals, and outputs the partial digital signals to the sampling bandwidth control unit 140. Similarly, the high-pass filter unit 252 receives the partial digital signals of the first channel, the second channel, and the third channel, and outputs the partial digital signals to the sampling bandwidth controller 140. The high-pass filter unit 253 The high-pass filter unit 254 receives the partial digital signals of the second channel, the third channel, and the fourth channel, and outputs the partial digital signals to the sampling bandwidth control unit 140. The high- And outputs the filtered partial digital signal to the sampling bandwidth controller 140. The sampling bandwidth controller 140 receives the partial digital signal of the fourth channel,

도 5는 본 발명의 한 실시예에 따른 복수의 하이-패스 필터부를 설명하기 위한 도면이다.5 is a view for explaining a plurality of high-pass filter units according to an embodiment of the present invention.

도 5의 실시예에 따른 시분할 아날로그-디지털 변환기(13)는 각각의 하이-패스 필터부(251, 252, 253, 254)가 모든 채널에 연결되는 점에서 도 3 및 도 4의 실시예와 차이가 있다.The time-division analog-to-digital converter 13 according to the embodiment of Fig. 5 differs from the embodiment of Figs. 3 and 4 in that the respective high-pass filter units 251, 252, 253 and 254 are connected to all channels, .

본 실시예에서, 하이-패스 필터부(251)는 제1 채널, 제2 채널, 제3 채널, 제4 채널의 부분 디지털 신호를 입력받고 이를 필터링하여 샘플링 대역폭 제어부(140)에 출력한다. 유사하게, 하이-패스 필터부(252)는 제1 채널, 제2 채널, 제3 채널, 제4 채널의 부분 디지털 신호를 입력받고 이를 필터링하여 샘플링 대역폭 제어부(140)에 출력하고, 하이-패스 필터부(253)는 제1 채널, 제2 채널, 제3 채널, 제4 채널의 부분 디지털 신호를 입력받고 이를 필터링하여 샘플링 대역폭 제어부(140)에 출력하고, 하이-패스 필터부(254)는 제1 채널, 제2 채널, 제3 채널, 제4 채널의 부분 디지털 신호를 입력받고 이를 필터링하여 샘플링 대역폭 제어부(140)에 출력한다.In this embodiment, the high-pass filter unit 251 receives the partial digital signals of the first channel, the second channel, the third channel, and the fourth channel, filters the partial digital signals, and outputs the partial digital signals to the sampling bandwidth control unit 140. Similarly, the high-pass filter unit 252 receives the partial digital signals of the first channel, the second channel, the third channel, and the fourth channel, filters and outputs the partial digital signals to the sampling bandwidth control unit 140, The filter unit 253 receives the partial digital signals of the first channel, the second channel, the third channel, and the fourth channel, and outputs the partial digital signals to the sampling bandwidth control unit 140. The high-pass filter unit 254 The partial digital signals of the first channel, the second channel, the third channel, and the fourth channel, and outputs the partial digital signals to the sampling bandwidth controller 140.

도 3 내지 5는 복수의 하이-패스 필터부(251, 252, 253, 254)와 복수의 채널 간의 연결 관계를 다양하게 설명하게 하고 있는데, 당업자라면 이외에도 다른 적절한 연결 관계를 채용하여 본 발명의 기능을 구현할 수도 있다.3 to 5 illustrate various connection relationships between a plurality of high-pass filter units 251, 252, 253, and 254 and a plurality of channels. Those skilled in the art will appreciate that other suitable connection relationships are employed in addition to those of the present invention .

도 6은 본 발명의 한 실시예에 따른 복수의 샘플링 대역폭 조정부를 설명하기 위한 도면이다.6 is a diagram for explaining a plurality of sampling bandwidth adjusting units according to an embodiment of the present invention.

도 6을 참조하면, 샘플링 대역폭 조정부(121)가 확대되어 도시되어 있다. 다른 샘플링 대역폭 조정부(122, 123, 124) 또한 샘플링 대역폭 조정부(121)와 동일 유사한 구성을 가지므로 중복하여 설명하지 않는다.Referring to FIG. 6, the sampling bandwidth adjusting unit 121 is enlarged. The other sampling bandwidth adjustment units 122, 123, and 124 have the same configuration as the sampling bandwidth adjustment unit 121, and thus will not be duplicated.

샘플링 대역폭 조정부(121)는 대응하는 채널의 샘플링 노드(SN)에 연결될 수 있다.The sampling bandwidth adjuster 121 may be connected to the sampling node SN of the corresponding channel.

샘플링 대역폭 조정부(121)는 대역폭 조정 신호에 따라 대응하는 샘플링 노드(SN)에 연결되는 정전 용량값을 조정한다. 예를 들어, 해당 샘플링 노드(SN)에 연결되는 정전 용량값이 높아질수록 해당 채널의 샘플링 대역폭은 감소될 수 있다.The sampling bandwidth adjustment unit 121 adjusts the capacitance value connected to the corresponding sampling node SN according to the bandwidth adjustment signal. For example, as the capacitance value connected to the corresponding sampling node SN increases, the sampling bandwidth of the corresponding channel may be reduced.

샘플링 대역폭 조정부(121)는 대응하는 샘플링 노드(SN)에 일단이 연결된 복수의 커패시터(C1, C2, C3)를 포함할 수 있다. 또한 샘플링 대역폭 조정부(121)는 대응하는 복수의 커패시터(C1, C2, C3)의 타단이 연결된 출력단을 갖고, 기준 전압(e.g. 접지 전압) 및 대응하는 샘플링 노드(SN)를 입력단으로 갖는 복수의 멀티플렉서(MUX1, MUX2, MUX3)를 포함할 수 있다.The sampling bandwidth adjustment unit 121 may include a plurality of capacitors C1, C2, C3 connected at one end to a corresponding sampling node SN. The sampling bandwidth adjusting unit 121 has an output terminal to which the other ends of the corresponding capacitors C1, C2 and C3 are connected and has a plurality of multiplexers having a reference voltage (e.g., ground voltage) and a corresponding sampling node SN (MUX1, MUX2, MUX3).

샘플링 대역폭 조정부(121)는 복수의 대역폭 조정 신호에 따라 대응하는 복수의 멀티플렉서(MUX1, MUX2, MUX3)를 제어함으로써, 대응하는 샘플링 노드에 연결되는 정전 용량값을 조정할 수 있다.The sampling bandwidth adjustment unit 121 can adjust the capacitance value connected to the corresponding sampling node by controlling the plurality of multiplexers (MUX1, MUX2, MUX3) corresponding to the plurality of bandwidth adjustment signals.

예를 들어서, 커패시터(C1)가 멀티플렉서(MUX1)를 통해서 그 일단과 타단이 모두 샘플링 노드(SN)에 연결되면, 커패시터(C1) 양단의 전압이 같아지므로, 커패시터(C1)는 전기적으로 무시할 수 있다. 이때 커패시터(C2, C3)의 타단이 멀티플렉서(MUX2, MUX3)를 통해서 기준 전압과 연결되는 경우, 샘플링 노드(SN)의 정전 용량값은 커패시터(C1)를 제외한 커패시터(C2, C3)로 결정되게 된다.For example, if the capacitor C1 is connected to the sampling node SN at one end and the other end thereof via the multiplexer MUX1, the voltage across the capacitor C1 becomes equal, so that the capacitor C1 is electrically negligible have. In this case, when the other end of the capacitors C2 and C3 is connected to the reference voltage through the multiplexers MUX2 and MUX3, the capacitance value of the sampling node SN is determined by the capacitors C2 and C3 except for the capacitor C1 do.

본 실시예에서는 커패시터(C1, C2, C3) 및 멀티플렉서(MUX1, MUX2, MUX3)가 각각 3 개씩이지만, 각각 2 개 이하일 수도 있고, 4 개 이상일 수도 있다. 즉, 커패시터(C1, C2, C3) 및 멀티플렉서(MUX1, MUX2, MUX3)의 개수는 어느 정도의 정전 용량 변화를 가능하게 할 것인지에 대한 당업자의 의도에 의해 결정될 수 있다.Although three capacitors C1, C2, and C3 and three multiplexers MUX1, MUX2, and MUX3 are provided in the present embodiment, they may be two or less, or four or more. That is, the number of capacitors C1, C2, C3 and the number of multiplexers MUX1, MUX2, MUX3 can be determined by the person skilled in the art to which degree of capacitance variation is to be made possible.

한 실시예에서, 각각의 커패시터(C1, C2, C3)의 정전 용량은 서로 동일하게 구성될 수 있다. 이로써 선형적인 정전 용량의 변화가 가능할 수 있다.In one embodiment, the capacitances of the capacitors C1, C2, and C3 may be equal to each other. This allows for a change in linear capacitance.

다른 실시예에서, 각각의 커패시터(C1, C2, C3)의 정전 용량은 서로 다르게 구성될 수도 있다. 이러한 경우, 보다 적은 개수의 커패시터를 이용하여도, 목표하는 다양한 정전 용량 값을 만들어 낼 수 있다. In another embodiment, the capacitances of the respective capacitors C1, C2, C3 may be configured differently. In this case, even if a smaller number of capacitors are used, various desired capacitance values can be produced.

지금까지 각 실시예에 따른 시분할 아날로그-디지털 변환기(9, 10, 11, 12, 13)는 액티브(active)하게 샘플링 대역폭이 조정가능하므로, 룩업테이블(LUT)이 필요치 않아 메모리 용량이 감소될 수 있는 장점을 갖는다. 이러한 샘플링 대역폭 캘리브레이션은 시분할 아날로그-디지털 변환기(10, 20)를 포함한 제품을 통해 언제든지 수행될 수 있다.Since the sampling bandwidth can be adjusted so that the time-divisional analog-digital converters 9, 10, 11, 12, and 13 according to each embodiment can be actively adjusted, a lookup table (LUT) . This sampling bandwidth calibration may be performed at any time through the product including time-division analog-to-digital converters 10,20.

본 발명의 실시예에 따른 시분할 아날로그-디지털 변환기(9, 10, 11, 12, 13)는 디지털 영역에서 채널간 대역폭 불일치를 측정하여 아날로그 영역에서 불일치를 해결하는 알고리즘을 제안한다. 이러한 알고리즘은 기존 알고리즘들과 비교하여 복잡성이 낮기 때문에 반도체 칩으로 구현함이 용이하고, 낮은 가격에 적은 전력소비량을 갖는 시분할 아날로그-디지털 변환기(9, 10, 11, 12, 13)를 구현할 수 있다.The time-division analog-to-digital converters 9, 10, 11, 12, and 13 according to the embodiment of the present invention propose an algorithm for solving the inconsistency in the analog domain by measuring the channel discrepancy between channels in the digital domain. Since these algorithms are low in complexity compared to existing algorithms, time-sharing analog-to-digital converters 9, 10, 11, 12 and 13 can be realized which are easy to implement with semiconductor chips and have low power consumption at low cost .

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.It is to be understood that both the foregoing general description and the following detailed description of the present invention are illustrative and explanatory only and are intended to be illustrative of the invention and are not to be construed as limiting the scope of the invention as defined by the appended claims. It is not. Therefore, those skilled in the art will appreciate that various modifications and equivalent embodiments are possible without departing from the scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

9, 10, 11, 12, 13: 시분할 아날로그-디지털 변환기
110: 입력 스위칭부
121, 122, 123, 124: 샘플링 대역폭 조정부
130: 출력 스위칭부
140: 샘플링 대역폭 제어부
251, 252, 253, 254, 255: 하이-패스 필터부
ADC1, ADC2, ADC3, ADC4: 아날로그-디지털 변환부
C1, C2, C3: 커패시터
MUX1, MUX2, MUX3: 멀티플렉서
SN: 샘플링 노드9, 10, 11, 12, 13: Time-divisional analog-to-digital converter
110: Input switching unit
121, 122, 123, 124: Sampling bandwidth adjuster
130: Output switching unit
140: Sampling bandwidth controller
251, 252, 253, 254, 255: High-pass filter section
ADC1, ADC2, ADC3, ADC4: Analog-to-digital conversion section
C1, C2, C3: Capacitors
MUX1, MUX2, MUX3: Multiplexer
SN: sampling node

Claims (20)

복수의 채널 각각에 위치하고, 입력되는 아날로그 신호를 복수의 부분 디지털 신호로 변환시키는 복수의 아날로그-디지털 변환부;
상기 복수의 채널 각각에 위치하고, 복수의 대역폭 조정 신호에 따라 상기 복수의 채널의 복수의 샘플링 대역폭을 조정하는 복수의 샘플링 대역폭 조정부; 및
상기 복수의 샘플링 대역폭을 추정하고, 상기 복수의 샘플링 대역폭을 서로 일치시키는 상기 복수의 대역폭 조정 신호를 생성하는 샘플링 대역폭 제어부를 포함하며,
상기 복수의 샘플링 대역폭 조정부는 대응하는 각 채널의 샘플링 노드에 각각 연결되고,
상기 복수의 샘플링 대역폭 조정부는 상기 복수의 대역폭 조정 신호에 따라 대응하는 샘플링 노드에 연결되는 정전 용량값을 조정하는,
시분할 아날로그-디지털 변환기.A plurality of analog-to-digital converters located in each of the plurality of channels and converting an input analog signal into a plurality of partial digital signals;
A plurality of sampling bandwidth adjusting units located in each of the plurality of channels and adjusting a plurality of sampling bandwidths of the plurality of channels according to a plurality of bandwidth adjusting signals; And
And a sampling bandwidth control unit for estimating the plurality of sampling bandwidths and generating the plurality of bandwidth adjustment signals for matching the plurality of sampling bandwidths with each other,
Wherein the plurality of sampling bandwidth adjustment units are respectively connected to sampling nodes of corresponding channels,
Wherein the plurality of sampling bandwidth adjusting units adjust capacitance values connected to corresponding sampling nodes according to the plurality of bandwidth adjusting signals,
Time-divisional analog-to-digital converters. 제1 항에 있어서,
입력되는 상기 아날로그 신호를 상기 복수의 채널에 선택적으로 전달하는 입력 스위칭부; 및
상기 복수의 채널에 연결되어 상기 복수의 부분 디지털 신호를 순차적으로 출력하는 출력 스위칭부를 더 포함하는
시분할 아날로그-디지털 변환기.The method according to claim 1,
An input switching unit for selectively transmitting the analog signal to the plurality of channels; And
And an output switching unit connected to the plurality of channels and sequentially outputting the plurality of partial digital signals
Time-divisional analog-to-digital converters. 제1 항에 있어서,
상기 샘플링 대역폭 제어부는 상기 복수의 채널에 대한 복수의 이득(gain)을 이용하여 상기 복수의 샘플링 대역폭을 추정하는,
시분할 아날로그-디지털 변환기.The method according to claim 1,
Wherein the sampling bandwidth control unit estimates the plurality of sampling bandwidths using a plurality of gains for the plurality of channels,
Time-divisional analog-to-digital converters. 제3 항에 있어서,
상기 샘플링 대역폭 제어부는 이득의 크기에 비례하여 샘플링 대역폭을 추정하는,
시분할 아날로그-디지털 변환기.The method of claim 3,
Wherein the sampling bandwidth control unit estimates a sampling bandwidth in proportion to the magnitude of the gain,
Time-divisional analog-to-digital converters. 제3 항에 있어서,
상기 샘플링 대역폭 제어부는 상기 복수의 샘플링 대역폭이 그 중 가장 작은 샘플링 대역폭과 일치하도록 상기 복수의 대역폭 조정 신호를 생성하는,
시분할 아날로그-디지털 변환기.The method of claim 3,
Wherein the sampling bandwidth control unit generates the plurality of bandwidth adjustment signals so that the plurality of sampling bandwidths coincide with the smallest sampling bandwidth,
Time-divisional analog-to-digital converters. 제4 항에 있어서,
상기 복수의 부분 디지털 신호가 입력되는 복수의 하이-패스 필터부를 더 포함하고,
상기 샘플링 대역폭 제어부는 상기 복수의 하이-패스 필터부를 통과한 상기 부분 디지털 신호를 이용하여 각 채널의 이득을 계산하는,
시분할 아날로그-디지털 변환기.5. The method of claim 4,
Further comprising a plurality of high-pass filter units into which the plurality of partial digital signals are input,
Wherein the sampling bandwidth control unit calculates a gain of each channel using the partial digital signal passed through the plurality of high-
Time-divisional analog-to-digital converters. 삭제delete 삭제delete 제1 항에 있어서,
상기 복수의 샘플링 대역폭 조정부는
대응하는 샘플링 노드에 일단이 연결된 복수의 커패시터; 및
대응하는 상기 복수의 커패시터의 타단이 연결된 출력단을 갖고, 기준 전압 및 대응하는 샘플링 노드를 입력단으로 갖는 복수의 멀티플렉서를 포함하는,
시분할 아날로그-디지털 변환기.The method according to claim 1,
The plurality of sampling bandwidth adjusters
A plurality of capacitors connected at one end to a corresponding sampling node; And
And a plurality of multiplexers having an output connected to the other end of the corresponding plurality of capacitors and having a reference voltage and a corresponding sampling node as an input,
Time-divisional analog-to-digital converters. 제9 항에 있어서,
상기 복수의 샘플링 대역폭 조정부는 상기 복수의 대역폭 조정 신호에 따라 대응하는 상기 복수의 멀티플렉서를 제어함으로써, 대응하는 샘플링 노드에 연결되는 정전 용량값을 조정하는,
시분할 아날로그-디지털 변환기.10. The method of claim 9,
Wherein the plurality of sampling bandwidth adjusting units adjust the capacitance values connected to the corresponding sampling nodes by controlling the corresponding plurality of multiplexers in accordance with the plurality of bandwidth adjusting signals,
Time-divisional analog-to-digital converters. 제3 항에 있어서,
상기 복수의 이득은 상기 아날로그 신호에 대한 대응하는 상기 복수의 부분 디지털 신호의 크기 비율로 계산되는,
시분할 아날로그-디지털 변환기.The method of claim 3,
Wherein the plurality of gains are calculated as a magnitude ratio of the corresponding plurality of partial digital signals for the analog signal,
Time-divisional analog-to-digital converters. 제3 항에 있어서,
상기 복수의 이득은 고주파수 영역의 이득인,
시분할 아날로그-디지털 변환기.The method of claim 3,
Wherein the plurality of gains are gains in a high frequency region,
Time-divisional analog-to-digital converters. 제12 항에 있어서,
상기 복수의 이득은 나이퀴스트 주파수(Nyquist frequency)로부터 일정 범위 내의 주파수에 대한 이득인,
시분할 아날로그-디지털 변환기.13. The method of claim 12,
Wherein the plurality of gains are gains for frequencies within a certain range from a Nyquist frequency,
Time-divisional analog-to-digital converters. 제13 항에 있어서,
상기 나이퀴스트 주파수는 시분할 아날로그-디지털 변환기의 샘플링 주파수의 절반인,
시분할 아날로그-디지털 변환기.14. The method of claim 13,
The Nyquist frequency is a half of the sampling frequency of the time-division analog-to-digital converter,
Time-divisional analog-to-digital converters. 시분할 아날로그-디지털 변환기의 채널간 대역폭 불일치를 해결하기 위한 캘리브레이션 방법으로서,
입력되는 아날로그 신호를 복수의 채널에 대응하는 복수의 부분 디지털 신호로 변환시키는 복수의 아날로그-디지털 변환 단계;
복수의 대역폭 조정 신호에 따라 상기 복수의 채널의 복수의 샘플링 대역폭을 조정하는 복수의 샘플링 대역폭 조정 단계; 및
상기 복수의 샘플링 대역폭을 추정하고, 상기 복수의 샘플링 대역폭을 서로 일치시키는 상기 복수의 대역폭 조정 신호를 생성하는 샘플링 대역폭 제어 단계를 포함하며,
상기 복수의 샘플링 대역폭 조정 단계에서, 상기 복수의 대역폭 조정 신호에 따라 대응하는 각 채널의 샘플링 노드에 연결되는 정전 용량값을 조정하는,
캘리브레이션 방법.A calibration method for resolving channel-to-channel bandwidth mismatch of a time-divisional analog-to-digital converter,
A plurality of analog-to-digital conversion steps for converting an input analog signal into a plurality of partial digital signals corresponding to a plurality of channels;
A plurality of sampling bandwidth adjustment steps of adjusting a plurality of sampling bandwidths of the plurality of channels in accordance with a plurality of bandwidth adjustment signals; And
And a sampling bandwidth control step of estimating the plurality of sampling bandwidths and generating the plurality of bandwidth adjustment signals that match the plurality of sampling bandwidths with each other,
Adjusting a capacitance value connected to a sampling node of each corresponding channel in accordance with the plurality of bandwidth adjustment signals in the plurality of sampling bandwidth adjustment steps,
Calibration method. 제15 항에 있어서,
상기 샘플링 대역폭 제어 단계에서, 상기 복수의 채널에 대한 복수의 이득을 이용하여 상기 복수의 샘플링 대역폭을 추정하는,
캘리브레이션 방법.16. The method of claim 15,
Estimating the plurality of sampling bandwidths using a plurality of gains for the plurality of channels in the sampling bandwidth control step,
Calibration method. 제16 항에 있어서,
상기 샘플링 대역폭 제어 단계에서, 이득의 크기에 비례하여 샘플링 대역폭을 추정하는,
캘리브레이션 방법.17. The method of claim 16,
Wherein in the sampling bandwidth control step, the sampling bandwidth is estimated in proportion to the magnitude of the gain,
Calibration method. 제16 항에 있어서,
상기 샘플링 대역폭 제어 단계에서, 상기 복수의 샘플링 대역폭이 그 중 가장 작은 샘플링 대역폭과 일치하도록 상기 복수의 대역폭 조정 신호를 생성하는,
캘리브레이션 방법.17. The method of claim 16,
Wherein in the sampling bandwidth control step, the plurality of bandwidth adjustment signals are generated such that the plurality of sampling bandwidths coincide with the smallest sampling bandwidth thereof,
Calibration method. 제17 항에 있어서,
상기 복수의 부분 디지털 신호를 하이-패스 필터링시키는 복수의 하이-패스 필터 단계를 더 포함하고,
상기 샘플링 대역폭 제어 단계에서, 상기 복수의 하이-패스 필터 단계를 통과한 상기 부분 디지털 신호를 이용하여 각 채널의 이득을 계산하는,
캘리브레이션 방법.18. The method of claim 17,
Further comprising a plurality of high-pass filter steps for high-pass filtering the plurality of partial digital signals,
Wherein in the sampling bandwidth control step, the gain of each channel is calculated using the partial digital signal that has passed through the plurality of high-
Calibration method. 삭제delete
KR1020160103052A 2016-05-31 2016-08-12 Time-interleaved analog-digital converter and calibration method for the same KR101811283B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/362,416 US9780802B1 (en) 2016-08-12 2016-11-28 Time-interleaved analog-digital converter and calibration method for the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160067176 2016-05-31
KR1020160067176 2016-05-31

Publications (2)

Publication Number Publication Date
KR20170135622A KR20170135622A (en) 2017-12-08
KR101811283B1 true KR101811283B1 (en) 2017-12-22

Family

ID=60919810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160103052A KR101811283B1 (en) 2016-05-31 2016-08-12 Time-interleaved analog-digital converter and calibration method for the same

Country Status (1)

Country Link
KR (1) KR101811283B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200017593A (en) 2018-07-30 2020-02-19 고려대학교 산학협력단 Dynamic residue amplifier and the using pipelined analog-to-digital converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789784B1 (en) * 2006-10-11 2007-12-28 한국전자통신연구원 Receiver and receiving method for scalable bandwidth
JP4750206B2 (en) 2007-03-16 2011-08-17 富士通株式会社 Sample hold circuit having diffusion switch and analog-to-digital converter using the same
JP2012147078A (en) * 2011-01-07 2012-08-02 Fujitsu Ltd Optical transmission apparatus and analog-digital conversion apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789784B1 (en) * 2006-10-11 2007-12-28 한국전자통신연구원 Receiver and receiving method for scalable bandwidth
JP4750206B2 (en) 2007-03-16 2011-08-17 富士通株式会社 Sample hold circuit having diffusion switch and analog-to-digital converter using the same
JP2012147078A (en) * 2011-01-07 2012-08-02 Fujitsu Ltd Optical transmission apparatus and analog-digital conversion apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200017593A (en) 2018-07-30 2020-02-19 고려대학교 산학협력단 Dynamic residue amplifier and the using pipelined analog-to-digital converter

Also Published As

Publication number Publication date
KR20170135622A (en) 2017-12-08

Similar Documents

Publication Publication Date Title
US9780802B1 (en) Time-interleaved analog-digital converter and calibration method for the same
TWI539756B (en) Analog-to-digital converter apparatus, method for calibrating analog-to-digital converter, and computer readable medium for storing instructions executing said method
EP3021489B1 (en) Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters
JP6612898B2 (en) Analog-to-digital converter system
US9013339B2 (en) Track and hold architecture with tunable bandwidth
JP6076268B2 (en) Pipeline ADC internal stage error calibration
US9537502B2 (en) Method and apparatus for calibration of a time interleaved ADC
US8749410B1 (en) Calibration of interleaving errors in a multi-lane analog-to-digital converter
US9583241B1 (en) Programmable impedance
US9685969B1 (en) Time-interleaved high-speed digital-to-analog converter (DAC) architecture with spur calibration
US9331708B2 (en) Estimation of imperfections of a time-interleaved analog-to-digital converter
US10218373B1 (en) Analog-to-digital converter calibration system
CN108432140B (en) Correction device and method
US7843373B2 (en) Method to reduce error in time interleaved analog-to-digital converters arising due to aperture delay mismatch
US8947284B2 (en) AD converter and AD conversion method
US20160142068A1 (en) Analog-to-digital converter
US20150070198A1 (en) Flexible ADC Calibration Technique Using ADC Capture Memory
KR101811283B1 (en) Time-interleaved analog-digital converter and calibration method for the same
GB2543786A (en) Analog assisted multichannel digital post-correction for time-interleaved analog-to-digital converters
US8922411B2 (en) Configurable hardware-sharing multi-channel ADC
KR101660416B1 (en) Sar-adc apparatus using cds and sampling method thereof
WO2009098641A1 (en) Signal converter
WO2018064720A1 (en) A device, system and method for digital-to-analogue conversion
US20180048327A1 (en) Sigma-delta modulator arrangement, method and control apparatus for calibrating a continuous-time sigma-delta modulator
TWI625941B (en) Calibration circuit and calibration method for time-interleaved analog-to-digital converter

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right