KR101810891B1

KR101810891B1 - 전극 접속부 및 이를 포함하는 전자 소자

Info

Publication number: KR101810891B1
Application number: KR1020150115270A
Authority: KR
Inventors: 최병진; 김건
Original assignee: 동우 화인켐 주식회사
Priority date: 2015-08-17
Filing date: 2015-08-17
Publication date: 2017-12-20
Also published as: KR20170021020A

Abstract

본 발명은 전극 접속부에 관한 것으로서, 보다 상세하게는, 전극 말단과 전기적으로 연결되며 복수의 제1 홀이 형성되고, 그 상부에 타 도전 부재와 접속될 부분에 제2 홀이 형성된 절연층을 구비함으로써, 절연층의 홀에 의해 타 도전 부재와의 접합 공정 또는 접합 후 절단 공정에서 전극 접속부 각 소재간의 밀착력을 향상시켜 공정상 불량을 현저히 감소시킬 수 있고, 공정 중 전극 접속부에 가해지는 압력을 분산시켜 전극 접속부의 크랙의 발생 또는 확산을 방지함에 따라 제품의 공정상 불량을 감소시킬 수 있는 전극 접속부 및 이를 포함하는 전자 소자, 화상 표시 장치 및 터치 스크린 패널에 관한 것이다.

Description

전극 접속부 및 이를 포함하는 전자 소자{CONNECTIONS FOR ELECTRODE AND ELECTRIC DEVICE COMPRISING THE SAME}

본 발명은 전극 접속부 및 이를 포함하는 전자 소자에 관한 것이다.

터치 스크린 패널의 경우 터치를 감지하기 위한 다수의 구동 전극과 수신 전극이 사용되는데, 상기 전극들을 연성 인쇄 회로(Flexible Printed Circuit board: FPCB)와 전기적으로 연결하기 위해 전극 말단에 패드부를 구비한다.

또한, 종래 음극선관(CRT :Cathode Ray Tube) 모니터가 주종을 이루던 화상 표시 장치는, 최근 그 기술이 비약적으로 발전하여 액정 표시 장치(LCD :Liquid Crystal Display), 전계 방출 표시 장치(FED :Field Emission Display), 플라즈마 표시 장치(PDP : Plasma Display Panel), 유기 전계 발광 장치(OLED: Organic Light Emitting Diode) 등의 평판 표시 장치(FPD :Flat Panel Display) 등이 개발되고 있다.

평판 표시 패널은 표시부와 비표시부로 구분될 수 있다. 표시부는 게이트 라인들과 데이터 라인들이 교차하여 정의되는 화소들을 구비하고, 비표시부는 게이트 라인 및 데이터 라인의 단부에 각각 형성된 데이터 패드 및 게이트 패드를 구비하여 구동 소자와 전기적 신호를 주고받을 수 있다. 구동 소자는 평판 표시 패널을 구동시키기 위한 칩 또는 기판, 예를 들면, 구동 집적회로(driving integrated circuit: D-IC) 및 연성인쇄 회로(Flexible Printed Circuit board: FPCB) 등을 포함한다.

이 때, 구동 집적회로를 평판 표시 패널에 실장 시키는 방법은 칩 온 글래스(Chip On Glass: COG) 방식, 테이프 캐리어 패키지(Tape Carrier Package: TCP) 방식, 칩 온 필름(Chip On Film: COF) 방식 등으로 나뉜다.

평판 표시 패널은 칩 온 글래스 또는 칩 온 필름 등의 방법으로 부품을 실장하기 위하여 구동 집적회로 또는 연성인쇄회로기판과 접촉하여 전기적으로 통전 하기 위한 패드부가 필요하다.

그런데, 상기 터치 스크린 패널이나 화상 표시 장치의 전극과 연결된 패드부를 구동 집적회로 또는 연성인쇄회로기판과 전기적으로 연결하기 위해 이방성 도전 필름(ACF, Anisotropic Conductive Film)으로 접촉시키는 공정에서, 상기 패드부의 하부 기재가 부드러운 재질로 형성되는 경우 패드부에 크랙이 발생하는 문제가 있다.

한국공개특허 2012-0067795호는 상부 기판 상에 형성되는 신호 라인들을 집약하며 상기 상부 기판 일측 가장자리로부터 돌출되어 형성되는 제1 패드 및 상기 상부 기판과 대면되는 하부 기판 상에 형성되는 신호 라인들을 집약하며 상기 하부 기판 일측 가장자리로부터 돌출되어 형성되는 제2 패드르 포함하는 평판 표시 패널에 대해 개시하고 있으나, 전술한 문제점에 대한 대안을 제시하지 못하였다.

한국공개특허 제2012-0067795호

본 발명은 소정의 홀이 형성된 절연층을 구비함으로써, 전극 접속부의 각 소재간의 밀착력이 향상된 전극 접속부를 제공하는 것을 목적으로 한다.

본 발명은 크랙의 발생 또는 확산을 방지함으로써 공정상 불량이 현저히 감소된 전극 접속부를 제공하는 것을 목적으로 한다.

본 발명은 상기 전극 접속부를 포함하는 전자 소자, 화상 표시 장치 및 터치 스크린 패널을 제공하는 것을 목적으로 한다.

1. 전극 말단과 전기적으로 연결되며 복수의 제1 홀이 형성되고, 그 상부에 타 도전 부재와 접속될 부분에 제2 홀이 형성된 절연층을 구비하는, 전극 접속부.

2. 위 1에 있어서, 상기 제2 홀은 복수 개인, 전극 접속부.

3. 위 1에 있어서, 상기 복수의 제1 홀은 전극 접속부의 일단에서 타단을 연결하는 복수의 직선상에 배치된, 전극 접속부.

4. 위 3에 있어서, 전극 접속부의 일단에서 타단을 연결하는 임의의 직선은 적어도 하나의 홀과 만나도록 상기 복수의 제1 홀이 규칙적 또는 불규칙적으로 배치되는, 전극 접속부.

5. 위 1에 있어서, 상기 복수의 제1 홀의 총 면적은 상부 절연층의 제2 홀이 시작되는 부분에서 끝나는 부분에 해당하는 전극 접속부의 면적에 대하여, 1 내지 90%인, 전극 접속부.

6. 위 1에 있어서, 상기 복수의 제1 홀의 총 면적은 상부 절연층의 제2 홀이 시작되는 부분에서 끝나는 부분에 해당하는 전극 접속부의 면적에 대하여, 5 내지 35%인, 전극 접속부.

7. 위 1에 있어서, 상기 전극 접속부는 홈부를 포함하는, 전극 접속부.

8. 위 7에 있어서, 상기 홈부는 전극 접속부의 일단에서 타단을 연결하는 임의의 직선을 따라 형성되는, 전극 접속부.

9. 위 7에 있어서, 상기 홈부는 전극 접속부의 임의의 직선을 따라 배치된 복수의 제1 홀을 따라 형성되는, 전극 접속부.

10. 위 1에 있어서, 상기 전극 접속부는 금속, 도전성 금속 산화물 또는 도전성 탄소 중 적어도 하나를 포함하여 형성되는, 전극 접속부.

11. 1에 있어서, 상기 전극 접속부는 금속 코어부 및 도전성 비금속 코팅층을 포함하는, 전극 접속부.

12. 위 11에 있어서, 상기 금속 코어부는 복수의 층으로 형성되는, 전극 접속부.

13. 위 11에 있어서, 상기 도전성 비금속 코팅층은 복수의 층으로 형성되는, 전극 접속부.

14. 위 1 내지 13 중 어느 한 항의 전극 접속부를 포함하는 전자 소자.

15. 위 14의 전자 소자를 포함하는 화상 표시 장치.

16. 위 14의 전자 소자를 포함하는 터치 스크린 패널.

본 발명은 타 도전 부재와 접속될 부분에 소정의 홀이 형성된 절연층을 구비함으로써, 전극 접속부의 절단 공정 및 타 도전 부재와의 접합 공정에서 전극 접속부의 크랙 발생을 감소시킬 수 있다.

본 발명은 전극 접속부에 가해지는 압력을 분산시켜 우수한 유연성을 구현함과 동시에 크랙의 발생 또는 확산을 방지할 수 있다.

본 발명은 크랙의 발생 또는 확산을 방지함에 따라 공정상 불량을 감소시킬 수 있고, 제품의 수명도 증가시킬 수 있다.

특히, 본 발명의 전극 접속부를 구비하는 화상 표시 장치는 크랙 발생 또는 확산을 방지할 수 있으므로 빠른 응답 속도 및 고감도의 구현이 가능하다.

도 1은 터치 스크린 패널의 전극 구조의 일 예시를 개략적으로 나타낸 도면이다.
도 2 및 3은 본 발명의 일 실시예에 따른 전극 접속부를 개략적으로 나타낸 도면이다.
도 4 내지 10은 본 발명의 전극 접속부의 일 부분을 개략적으로 나타낸 도면이다.
도 11 내지 13은 본 발명의 일 구현예에 따른 실시예의 전극 접속부의 단면을 개략적으로 나타낸 단면도이다.
도 14는 실시예 및 비교예의 전극 접속부에 대한 크랙 평가를 나타낸 사진이다.

이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 다만, 본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술한 발명의 내용과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.

전극 접속부

본 발명은 전극 말단과 전기적으로 연결되며 복수의 제1 홀이 형성되고, 그 상부에 타 도전 부재와 접속될 부분에 제2 홀이 형성된 절연층을 구비하는 전극 접속부를 제공한다.

본 발명에 따른 전극은 전자 소자에 사용되는 전극이라면 특별한 제한은 없으며, 구체적인 예를 들면 화상 표시 장치 또는 터치 스크린 패널에 구비되는 각종 전극 일 수 있다.

도 1은 터치 스크린 패널의 전극 구조의 일 예시를 개략적으로 나타낸 도면으로, 이하에서는 터치 스크린 패널을 기준으로 설명을 하겠으나, 본 발명이 반드시 이에 제한되는 것은 아니다.

도 1을 참조하면, 터치 스크린 패널(10)은 표시 영역(A) 및 비표시 영역(B)을 포함한다. 표시 영역(A) 및 비표시 영역(B)은 투명 기판(20) 상에 형성될 수 있다. 표시 영역(A)은 터치 스크린 패널(10) 중 안쪽에 형성되고, 비표시 영역(B)은 터치 스크린 패널(10) 중 바깥쪽(즉, 테두리 부분)에 형성된다. 표시 영역(A)에는 사용자의 터치에 의한 전기적 또는 물리적 변화를 감지하기 위한 감지 전극 패턴(30)들이 형성된다. 여기서, 감지 전극 패턴(30)은 제1 감지 전극 패턴(30-1) 및 제2 감지 전극 패턴(30-2)을 포함한다. 제1 감지 전극 패턴(30-1) 및 제2 감지 전극 패턴(30-2)이 투명 기판(20) 상에 마름모 형상으로 상호 밀집하여 규칙적으로 형성되게 된다. 제1 감지 패턴(30-1)은 투명 기판(20) 상에 복수 개의 행을 이루며 형성되고, 제2 감지 패턴(30-2)은 투명 기판(20) 상에 복수 개의 열을 이루며 형성될 수 있다.

비표시 영역(B)에는 위치 검출 라인(40) 및 전극 접속부(50)가 형성된다. 위치 검출 라인(40)의 일단은 복수 개의 행을 이루는 제1 감지 전극 패턴(30-1) 및 복수 개의 열을 이루는 제2 감지 전극 패턴(30-2) 각각에 연결되고, 위치 검출 라인(40)의 타단은 전극 접속부(50)에 연결된다. 그리고, 전극 접속부(50)는 외부의 구동 회로와 연결될 수 있다.

전기적으로 연결된다 함은, 전극 접속부가 전극과 배선으로 연결된 것을 의미하고, 상기 전극 접속부는 전기적 연결의 신뢰성을 높이기 위해 배선보다 넓은 면적으로 형성될 수 있다.

전극 접속부는 전기적 연결을 위해 타 도전 부재(예를 들면, 연성회로기판)가 접합되는데, 접합 공정 전 전극 접속부를 소정 크기로 절단하는 공정에서 절단 라인과 인접한 부분에서 미세 크랙이 발생하게 되며, 상기 발생된 미세 크랙에 의해 접합 공정 시 전극 접속부에 가해진 압력에 의해 크랙이 발생하고, 각 층의 밀착력이 저하되는 문제가 있었다.

이에 본 발명은 전극 말단에서 타 도전 부재와 연결되는 부분에 절연층을 구비함으로써 절연층의 완충 작용으로 절단 공정시 미세 크랙 발생을 억제하였으며, 동시에 상기 절연층에 소정을 홀(제2 홀)을 형성함으로써 상기 홀에 의해 접합 공정에서 가해진 압력을 분산시켜 크랙 발생을 현저히 감소시켰다. 또한, 절연층에 의해 하부 전극 배선층과의 밀착력을 현저히 향상시킬 수 있게 하였다.

아울러, 본 발명은 전극 접속부 자체에 복수개의 홀(제1 홀)을 형성함으로써, 제조 공정 또는 제품에 적용되어 취급되는 경우에 상기 절연층과 더불어 전극 접속부에 가해지는 압력을 효과적으로 분산시켜 전극 접속부에 크랙의 발생을 방지하거나 기존에 생겨난 크랙의 확산을 방지할 수 있게 하였다.

도 2 및 3은 본 발명의 일 구현예에 따른 전극 접속부(50)의 단면도이다.

본 발명에 따른 절연층(70)은 전극 간의 절연을 위해 형성되는 층이며, 타 도전 부재(예를 들면, 연성회로기판과의 접합부)와 접속될 부분에 소정 형상의 제2 홀(80)이 형성되어 전극 접속부가 타 도전 부재와 전기적 연결을 유지할 수 있게 한다.

본 발명의 절연층(70)은 전극 접속부의 각 층간의 밀착력을 향상시켜, 제조시 절단 공정 등이 수행되는 경우, 하부 전극층이 밀리거나 들뜨는 현상을 감소시켜 제품을 불량을 줄일 수 있으며, 절연층의 완충 작용으로 전극 접속부에 가해지는 압력을 효과적으로 분산시켜 전극 접속부의 크랙 발생을 감소시킬 수 있다.

본 발명에 따른 절연층(70)의 제2 홀(80)은 타 도전 부재가 전기적으로 연결될 수 있다면, 그 형상이나 크기는 특별히 한정되지 않으며, 타 도전 부재와 접속될 부분(예를 들면, 연성회로기판 등이 접합되는 부분)에 하나의 홀로 형성될 수도 있고(도 2 참고), 상기 접합되는 부분에 복수 개의 홀로 형성될 수도 있다(도 3 참고).

상기 제2 홀(80)의 모양은 타 도전 부재와 접속될 부분의 모양에 따라 적절히 선택될 수 있으며, 다각형 또는 원형일 수 있으나, 반드시 이에 제한되는 것은 아니다. 다각형으로는 예를 들면, 삼각형, 사각형, 육각형, 팔각형, 십각형 등을 들 수 있으며, 사각형은 장방형, 마름모형 등을 포함한다.

본 발명에서 상기 절연층(70)의 소재는 당분야에서 절연층으로 사용될 수 있는 소재라면 특별한 제한 없이 사용될 수 있으며, 예를 들면 산화 규소, 실리콘나이트라이드와 같은 무기계 절연 소재 또는 광경화성 수지 조성물과 같은 유기계 절연 소재 등이 사용될 수 있다.

본 발명에서, 상기 절연층(70)에 제2 홀(80)을 형성하는 방법은 특별히 한정되지 않으나, 예를 들면, 산화 규소, 실리콘나이트라이드를 마스크를 사용하여 소정 패턴으로 증착하거나, 전면 증착 후 드라이에칭(Dry Etching) 공법을 이용하여 패터닝을 하거나, 광경화성 수지 조성물을 전극 접속부(50)에 도포한 뒤, 마스크 패턴을 사용하여 노광 및 현상하는 공정을 통해 타 도전 부재가 접속될 부분에 홀을 형성하는 방법으로 수행될 수 있다.

본 발명의 다른 일 실시예에 따르면, 상기 절연층(70)은 복수의 층으로 형성될 수 있다(도 12 참조). 이 경우, 가장 상부에 형성된 절연층(70)의 제2 홀(80)에 타 도전 부재가 접합되게 된다.

본 발명의 일 실시예에 따른 절연층(70)의 하부에 배치되는 전극 접속부(50)는 전극 말단과 전기적으로 연결되는 전극 접속부에 복수의 제1 홀(60)을 형성함으로써 전극 접속부(50)에 가해지는 압력을 분산시켜 전극 접속부(50)에 크랙의 발생을 방지하거나 기존에 생겨난 크랙의 확산을 방지한다.

도 4 내지 10은 본 발명에서 절연층이 형성되지 않은 전극 접속부(50)를 개략적으로 나타낸 도면이다.

본 발명의 일 실시예에 의하면 상기 복수의 제1 홀(60)의 모양은 원형 또는 다각형일 수 있으나, 반드시 이에 제한되는 것은 아니다. 다각형으로는 예를 들면, 삼각형, 사각형, 육각형, 팔각형, 십각형 등을 들 수 있으며, 사각형은 장방형, 마름모형 등을 포함한다.

복수의 제1 홀(60)의 배치 방식은 특별한 제한이 없으며, 본 발명의 일 실시예에 의하면, 상기 복수의 제1 홀(60)은 전극 접속부(50)의 일단에서 타단을 연결하는 복수의 직선상에 배치될 수 있다. 도 4 내지 10에는 원형 또는 다각형의 복수의 제1 홀(60)이 임의의 직선을 따라 배치된 형태를 개략적으로 도시되어 있다.

본 발명의 다른 실시예에 의하면, 상기 복수의 제1 홀(60)이 전극 접속부(50)의 일단에서 타단을 연결하는 복수의 직선상에 배치되는 경우에, 전극 접속부(50)의 일단에서 타단을 연결하는 임의의 직선은 적어도 하나의 제1 홀(60)과 만나도록 상기 복수의 제1 홀(60)이 규칙적 또는 불규칙적으로 배치될 수 있다. 이 경우에 크랙이 임의의 지점에서 발생되더라도 홀과 만나는 확률을 높여 크랙의 확산 방지 효과를 현저하게 높일 수 있다.

도 5에는 전극 접속부(50)의 일단에서 타단을 연결하는 임의의 직선은 적어도 하나의 제1 홀(60)과 만나도록 상기 복수의 제1 홀(60)이 배치된 일 예시를 개략적으로 도시하였다. 도 5에 도시된 바와 같이, 복수의 제1 홀(60)은 서로 교호적으로 배치되어 크랙의 확산을 더 효과적으로 방지할 수 있다.

본 발명에 있어서, 복수의 제1 홀(60)의 크기는 적절하게 선택할 수 있으며, 예를 들면 상기 복수의 제1 홀(60)의 총 면적은 상부 절연층의 제2 홀이 시작되는 부분에서 끝나는 부분에 해당하는 전극 접속부의 면적에 대하여 1 내지 90%일 수 있으며, 복수의 제1 홀(60)의 총 면적이 상기 범위 내인 경우, 접속의 신뢰성 및 전기 전도성의 저하 없이 크랙의 발생 또는 확산 방지 효과가 극대화할 수 있다. 상기 제1 홀(60)의 면적은 바람직하게는 5 내지 35%일 수 있으며, 이 범위에서 전술한 효과가 더욱 증대된다.

본 발명에서 상기 제1 홀(60)의 총 면적을 산정하는 기준은, 전극 접속부(50)에서 상부에 형성된 절연층(70)의 제2 홀(80)이 시작되는 부분에서 끝나는 부분에 해당하는 부분의 넓이를 의미한다.

보다 구체적으로, 제2 홀(80)이 하나로 형성되는 경우인 도 2를 참고하면, 전극 접속부(50)의 폭(a)과 제2 홀의 길이(b)를 곱한 값이 제1 홀(60)의 총 면적 산정의 기준이되며, 제2 홀(80)이 복수개로 형성된 경우인 도 3을 참고하면, 전극 전속부(50) 상에서 형성된 절연층(70)의 복수 개의 제2 홀(80) 중에서 가장 첫번째 제2 홀(80)이 시작되는 부분에서 마지막인 네번째 제2 홀(80)이 끝나는 부분까지의 길이(b)와 전극 접속부(50)의 폭(a)을 곱한 값이 제1 홀(60)의 총 면적 산정의 기준이 된다.

본 발명의 일 실시예에 의하면, 전극 접속부(50)는 홈부(90)를 포함할 수 있으며, 상기 전극 접속부(50)가 유연성을 확보함에 따라 전극 접속부(50)의 크랙 발생 또는 확산 방지 효과를 극대화할 수 있다. 이러한 측면에서, 홈부(90)는 전극 접속부(50)가 취급 시 많이 접히는 방향 또는 크랙이 발생하거나 확산되는 방향으로 형성하는 것이 바람직하다.

본 발명의 일 실시예로서 상기 홈부(90)는 전극 접속부(50)의 일단에서 타단을 연결하는 임의의 직선을 따라 형성될 수 있고, 본 발명의 다른 실시예로서 상기 홈부(90)는 전극 접속부(50)의 임의의 직선을 따라 배치된 복수의 제1 홀(60)을 따라 형성될 수 있다. 도 10에는 홈부(90)는 전극 접속부(50)의 임의의 직선을 따라 배치된 복수의 제1 홀(60)을 따라 형성한 예시가 도시되어 있다.

본 발명의 일 실시예에 따라, 전극 접속부(50)에 홈부(90)를 형성하는 방법은 본 발명의 목적에 벗어나지 않는 범위 내라면 특별히 제한되지 않는다.

예를 들어, 전극 접속부를 포토리소그라피로 제조하는 경우에는, 하프톤 마스크(Half-Tone Mask, HTM)를 사용하여 홈부(90)를 형성할 수 있다. 하프톤 마스크는 상이한 영역에서 투과하는 광의 강도를 다르게 조절하여 포토레지스트를 선택적으로 노광 및 패턴의 높이차를 구현할 수 있으며, 전술한 원리에 의해 홈부(90)를 형성할 수 있다.

전극 접속부(50)의 소재는 전기 전도성이 우수한 소재라면 특별한 제한 없이 사용될 수 있으며, 예를 들면, 금속, 도전성 금속 산화물, 도전성 탄소 중 적어도 하나를 포함하여 형성될 수 있다.

금속은 구체적으로 은(Ag), 금, 알루미늄, 몰리브덴, 구리, 크롬, 네오디뮴 및 이들의 합금 일 수 있고, 도전성 금속 산화물은 구체적으로 ITO(Indium Tin Oxide）, IZO(Indium Zinc Oxide）, AZO(Al-doped ZnO) 및 TCO(Transparent conductive oxide) 등 일 수 있고, 도전성 탄소는 구체적으로 탄소나노와이어, 탄소나노튜브(CNT), 그래핀(Graphene) 등 일 수 있으나 반드시 이에 제한되는 것은 아니다. 이들은 각각 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.

본 발명의 일 실시예에 의하면, 상기 전극 접속부(50)는 금속 코어부 및 도전성 비금속 코팅층을 포함할 수 있다.

금속 코어부는 전술한 바와 같은 복수의 홀이 형성되며, 단일층으로 형성되거나 복수의 층으로 형성될 수 있다.

도전성 비금속 코팅층은 전술한 바와 같은 복수의 홀이 형성될 수도 있고, 형성되지 않을 수도 있으며, 단일층으로 형성되거나 복수의 층으로 형성될 수 있다.

전극 접속부(50)의 소재로 금속을 사용하는 경우에는, 부식이 발생할 우려가 있으므로, 도전성 비금속 코팅층을 구비하는 것이 바람직하다. 도전성 비금속 코팅층은 전술한 도전성 금속 산화물 또는 도전성 탄소 중 적어도 하나를 포함하여 형성될 수 있다.

도전성 금속 산화물로는 전술한 ITO(Indium Tin Oxide）, IZO(Indium Zinc Oxide）, AZO(Al-doped ZnO) 및 TCO(Transparent conductive oxide) 등 일 수 있으나 반드시 이에 제한되는 것은 아니다. 이들은 각각 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.

도전성 탄소로는 전술한 탄소나노와이어, 탄소나노튜브(CNT), 그래핀(Graphene) 등을 예시할 수 있으나, 반드시 이에 제한되는 것은 아니다. 이들은 각각 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.

전자 소자, 화상 표시 장치, 터치 스크린 패널

본 발명은 전술한 전극 접속부(50)를 포함하는 전자 소자를 제공한다.

본 명세서에 있어서, 전자 소자란 전기적 연결이 필요한 전극을 포함하는 각종 전자 제품 또는 상기 전자 제품에 포함되는 부품 등을 말한다.

또한, 본 발명은 상기 전자 소자를 포함하는 화상 표시 장치를 제공한다. 본 발명의 화상 표시 장치는 특히 액정 표시 장치(LCD), 전계 방출 표시 장치(FED) 및 플라즈마 표시 장치(PDP), 유기 전계 발광 장치(OLED) 등을 비롯한 평판 표시 장치에 효과적이다.

또한, 본 발명은 상기 전자 소자를 포함하는 터치 스크린 패널을 제공한다.

본 발명의 전극 접속부(50)가 터치 스크린 패널에 적용되는 경우 하부 기재는 필름, 글라스, 플라스틱 소재 등이 제한 없이 사용될 수 있고, 상부 보호층으로 유기절연막, 무기절연막, 광접착필름(OCA), 광접착레진(OCR) 등이 제한 없이 사용될 수 있다.

또한, 터치 스크린 패널에 포함되는 터치 패턴은 당 분야에 일반적으로 사용되는 것으로서 본 발명의 목적에 벗어나지 않는 범위 내라면 특별한 제한 없이 적용 가능하다.

이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 이들 실시예는 본 발명을 예시하는 것일 뿐 첨부된 특허청구범위를 제한하는 것이 아니며, 본 발명의 범주 및 기술사상 범위 내에서 실시예에 대한 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.

실시예 및 비교예

실시예 1

도 3 및 도 12에 도시된 것과 같이, Ag로 형성된 전극 접속부에 복수의 제1 홀이 총 면적이 23.4%가 되도록 형성하고, 상/하부에 ITO 도전성 코팅층을 형성한 뒤, 상기 코팅층 상부에 연성회로기판이 접합될 부분에 총 4개의 제2 홀이 형성된 아크릴계의 절연층을 포함하는 전극 접속부를 제조하였다.

(제1 홀의 면적은 상부에 형성된 절연층의 제2 홀이 시작되는 부분에서 끝나는 부분에 해당하는 전극 접속부의 면적을 기준으로 산정함)

실시예 2-3 및 비교예 1-2

하기 표 1에 기재된 구조로 절연층과 전극 접속부를 제조한 것을 제외하고는 실시예 1과 동일하게 전극 접속부를 제조하였다.

구분	전극 접속부 제1 홀 (총 면적)	절연층 제2 홀 (개수)
비교예 1	0%	절연층 없음
비교예 2	0%	4
실시예 1	23.4%	4
실시예 2	11.7%	4
실시예 3	11.7%	1

시험 방법

1. 크랙 발생 평가

실시예 및 비교예에 따라 제조된 전극 접속부을 이용하여 하기 표 2에 기재된 조건에서 크랙 발생 평가를 수행하고 그 결과를 표 2 및 도 14에 나타내었다.

2. 밀착력 평가

실시예 및 비교예에 따라 제조된 전극 접속부의 절연층의 반대 측면에서 1mm 간격으로 가로, 세로 각각 11개의 선을 그어 각각 가로, 세로 1mm의 100개의 격자형 셀을 형성하였다. 형성된 셀에 3M #610 테이프를 접착하여 수직 방향으로 강하게 1회 박리하고, 이어서 다시 한번 3M #610 테이프를 접착하여 수직 방향으로 강하게 1회 당겨서 박리 실험을 수행하여, 남아있는 셀의 개수를 세었으며, 그 결과를 표 2에 기재하였다.

3. 인장력 평가

실시예 2 및 비교예 1에 따라 제조된 전극 접속부에 대하여, 연성회로기판(FPCB)을 155℃에서, 7kgf의 압력으로 접합한 뒤, 이를 박리하여 인장력(Peel Adhesion)을 측정하였다.

인장력은 인장력 계측기에서 나온 값을 접합된 FPCB의 길이로 나눈 값이며, 본 실험에서는 1cm의 FPCB를 사용하였다.

실시예 2 및 비교예 1과 동일한 전극 접속부를 각각 10개 제조하여 인장력을 측정한 뒤, 그 결과 값을 하기 표 3에 기재하였다.

구분	크랙 발생 평가 조건			크랙 발생 평가		밀착력 (개수)
구분	하중(Kgf)	온도(℃)	시간(초)	크랙 발생 횟수/평가횟수	크랙 개수(개)	밀착력 (개수)
비교예 1	6.4	155	10	10/10	177	38
비교예 1	10	155	10	10/10	235	38
비교예 2	6.4	155	10	10/10	43	100
비교예 2	10	155	10	10/10	57	100
실시예 1	6.4	155	10	1/10	1	100
실시예 1	10	155	10	8/10	50	100
실시예 2	6.4	155	10	0/10	-	100
실시예 2	10	155	10	7/10	38	100
실시예 3	6.4	155	10	0/10	-	100
실시예 3	10	155	10	5/10	18	100

도 14는 실시예 1 내지 3 및 비교예 1 및 2의 크랙 발생 평가 후의 전극 접속부의 사진이다.

표 3 및 도 14를 참고하면, 본 발명에 따른 소정의 홀을 구비하는 절연층이 구비된 실시예의 전극 접속부는 크랙이 발생하지 않거나 복수의 홀을 포함하지 않는 절연층을 구비하는 비교예의 전극 접속부보다 크랙의 발생이 현저히 감소하여 본 발명의 전극 접속부에 압력이 가해지더라도 압력을 분산시켜 크랙의 발생 또는 확산을 방지하는 것을 확인할 수 있었다. 또한, 절연층을 구비하지 않은 비교예 1의 경우 전극 접속부의 밀착력이 현저히 저하되는 것을 확인할 수 있었다.

한편, 절연층은 구비하였으나, 전극 접속부에 제1 홀을 구비하지 않은 비교예 2는 밀착력은 실시예와 동등 수준을 구현하였으나, 실시예와 비교하여 크랙이 많이 발생한 것을 확인할 수 있었다.

구분 (g/cm)	비교예1	실시예2
시료1	800	1238
시료2	820	1250
시료3	780	1127
시료4	860	1320
시료5	780	1251
시료6	880	1217
시료7	820	1232
시료8	880	1311
시료9	780	1272
시료10	1,060	1280
평균값	846	1,250
최대값	1,060	1,320
최소값	780	1,127
최대최소편차	280	193

표 3를 참고하면, 전극 접속부에 홀을 구비하지 않고, 절연층을 구비하지 않는 비교예 1의 전극 접속부는 FPCB 접합 후, 박리 인장력이 실시예 2 대비 현저히 작은 것을 확인할 수 있었다. 이는 각 층의 밀착력이 작은 것을 의미하여, 이에 따라, 비교예 1의 경우 전극 접속부가 제품에 적용되어 가압 조건에 놓이는 경우, 전극 접속부의 각 층이 분리되기 쉽고, 이에 따라 크랙도 쉽게 발생할 수 있음을 확인할 수 있었다.

A: 표시 영역 B: 비표시 영역
10 : 터치 스크린 패널
20: 투명 기판
30: 감지 전극 패턴
30-1: 제1 감지 전극 패턴 30-2: 제2 감지 전극 패턴
40: 위치 검출 라인
50: 전극 접속부
60: 제1 홀
70: 절연층
80: 제2 홀
90: 홈부

Claims

전극 말단과 각각 전기적으로 연결되며 내부를 관통하는 복수의 제1 홀들을 포함하는 복수의 전극 접속부들; 및
상기 전극 접속부들을 덮으며 상기 전극 접속부 상면을 적어도 부분적으로 노출시키는 복수의 제2 홀들을 포함하는 절연층을 포함하고,
상기 제2 홀은 각각의 상기 전극 접속부마다 대응되도록 형성되며, 적어도 2 이상의 상기 제1 홀들을 함께 노출시키는, 전극 접속 구조물.
삭제
청구항 1에 있어서, 상기 복수의 제1 홀은 상기 전극 접속부의 일단에서 타단을 연결하는 복수의 직선상에 배치된, 전극 접속 구조물.
청구항 3에 있어서, 상기 전극 접속부의 일단에서 타단을 연결하는 임의의 직선은 적어도 하나의 홀과 만나도록 상기 복수의 제1 홀이 규칙적 또는 불규칙적으로 배치되는, 전극 접속 구조물.
청구항 1에 있어서, 상기 복수의 제1 홀의 총 면적은 상부 절연층의 제2 홀이 시작되는 부분에서 끝나는 부분에 해당하는 상기 전극 접속부의 면적에 대하여, 1 내지 90%인, 전극 접속 구조물.
청구항 1에 있어서, 상기 복수의 제1 홀의 총 면적은 상부 절연층의 제2 홀이 시작되는 부분에서 끝나는 부분에 해당하는 상기 전극 접속부의 면적에 대하여, 5 내지 35%인, 전극 접속 구조물.
청구항 1에 있어서, 상기 전극 접속부는 홈부를 포함하는, 전극 접속 구조물.
청구항 7에 있어서, 상기 홈부는 전극 접속부의 일단에서 타단을 연결하는 임의의 직선을 따라 형성되는, 전극 접속 구조물.
청구항 7에 있어서, 상기 홈부는 상기 전극 접속부의 임의의 직선을 따라 배치된 복수의 상기 제1 홀을 따라 형성되는, 전극 접속 구조물.
청구항 1에 있어서, 상기 전극 접속부는 금속, 도전성 금속 산화물 또는 도전성 탄소 중 적어도 하나를 포함하여 형성되는, 전극 접속 구조물.
청구항 1에 있어서, 상기 전극 접속부는 금속 코어부 및 도전성 비금속 코팅층을 포함하는, 전극 접속 구조물.
청구항 11에 있어서, 상기 금속 코어부는 복수의 층으로 형성되는, 전극 접속 구조물.
청구항 11에 있어서, 상기 도전성 비금속 코팅층은 복수의 층으로 형성되는, 전극 접속 구조물.
청구항 1, 또는 3 내지 13 중 어느 한 항의 전극 접속 구조물을 포함하는 전자 소자.
청구항 14의 전자 소자를 포함하는 화상 표시 장치.
청구항 14의 전자 소자를 포함하는 터치 스크린 패널.