KR101808529B1 - Apparatus and method for driving data of flat panel display device - Google Patents

Apparatus and method for driving data of flat panel display device Download PDF

Info

Publication number
KR101808529B1
KR101808529B1 KR1020110037734A KR20110037734A KR101808529B1 KR 101808529 B1 KR101808529 B1 KR 101808529B1 KR 1020110037734 A KR1020110037734 A KR 1020110037734A KR 20110037734 A KR20110037734 A KR 20110037734A KR 101808529 B1 KR101808529 B1 KR 101808529B1
Authority
KR
South Korea
Prior art keywords
data
power control
data signal
outputting
control signal
Prior art date
Application number
KR1020110037734A
Other languages
Korean (ko)
Other versions
KR20120120517A (en
Inventor
최진철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110037734A priority Critical patent/KR101808529B1/en
Publication of KR20120120517A publication Critical patent/KR20120120517A/en
Application granted granted Critical
Publication of KR101808529B1 publication Critical patent/KR101808529B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Abstract

본 발명은 소비전력과 발열을 줄일 수 있는 평판 표시장치의 데이터 구동 장치 및 방법에 관한 것으로, 다수의 데이터 제어신호와 전력 제어신호를 출력하는 타이밍 제어부와; 상기 전력 제어신호에 응답하여 바이어스 전압을 가변하여 출력하는 전력 제어부; 및 상기 다수의 데이터 제어신호에 응답하여 다수의 데이터 라인으로 데이터 신호를 공급하며, 상기 가변된 바이어스 전압을 이용해 상기 데이터 신호의 슬루율을 조절하여 출력하는 데이터 구동부를 포함하는 것을 특징으로 한다.The present invention relates to a data driving apparatus and method for a flat panel display capable of reducing power consumption and heat generation, and includes a timing controller for outputting a plurality of data control signals and a power control signal; A power controller for varying and outputting a bias voltage in response to the power control signal; And a data driver for supplying a data signal to the plurality of data lines in response to the plurality of data control signals and adjusting the slew rate of the data signal using the variable bias voltage.

Description

평판 표시장치의 데이터 구동 장치 및 방법{APPARATUS AND METHOD FOR DRIVING DATA OF FLAT PANEL DISPLAY DEVICE}TECHNICAL FIELD [0001] The present invention relates to a data driving apparatus and a data driving method for a flat panel display,

본 발명은 소비전력과 발열을 줄일 수 있는 평판 표시장치의 데이터 구동 장치 및 방법에 관한 것이다.The present invention relates to a data driving apparatus and method for a flat panel display capable of reducing power consumption and heat generation.

최근, 디스플레이 소자 중, 우수한 화질과 경량, 박형, 저전력의 특징으로 인하여 디스플레이 장치로 평판 표시장치(Flat Panel Display)들이 많이 사용되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 유기발광다이오드 표시장치(Organic Light Emitting Diode Display) 등이 있으며, 이들 대부분이 상용화되어 시판되고 있다.2. Description of the Related Art In recent years, flat panel displays have been widely used as display devices due to their excellent image quality, light weight, thinness, and low power. As flat panel display devices, there are a liquid crystal display (LCD) device and an organic light emitting diode (OLED) display device. Most of these devices are commercialized and commercially available.

평판 표시장치는 다수의 화소들이 매트릭스 형태로 배열된 표시패널과, 표시패널의 게이트 라인들을 구동하는 게이트 구동부와, 표시패널의 데이터 라인들을 구동하는 데이터 구동부 등을 포함한다.The flat panel display includes a display panel in which a plurality of pixels are arranged in a matrix form, a gate driver for driving gate lines of the display panel, and a data driver for driving data lines of the display panel.

게이트 구동부는 표시패널의 게이트 라인들을 순차적으로 구동한다.The gate driver sequentially drives the gate lines of the display panel.

데이터 구동부는 게이트 라인들이 구동될 때마다 디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 표시패널의 데이터 라인들로 공급한다. 이러한, 데이터 구동부는 출력 전류량이 많고 출력신호의 스윙폭도 크기 때문에 평판 표시장치의 소비전력에서 많은 비중을 차지한다. 따라서, 데이터 구동부의 소비전력과 발열을 줄이기 위한 기술이 지속적으로 요구되고 있다.Each time the gate lines are driven, the data driver converts the digital data signal into an analog data signal and supplies the analog data signal to the data lines of the display panel. Such a data driver occupies a large portion of the power consumption of the flat panel display device because of a large amount of output current and a large swing width of an output signal. Therefore, there is a continuing demand for a technique for reducing power consumption and heat generation of the data driver.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 소비전력과 발열을 줄일 수 있는 평판 표시장치의 데이터 구동 장치 및 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a data driving apparatus and method for a flat panel display capable of reducing power consumption and heat generation.

상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 평판 표시장치의 구동 장치는 다수의 데이터 제어신호와 전력 제어신호를 출력하는 타이밍 제어부와; 상기 전력 제어신호에 응답하여 바이어스 전압을 가변하여 출력하는 전력 제어부; 및 상기 다수의 데이터 제어신호에 응답하여 다수의 데이터 라인으로 데이터 신호를 공급하며, 상기 가변된 바이어스 전압을 이용해 상기 데이터 신호의 슬루율을 조절하여 출력하는 데이터 구동부를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a driving apparatus for a flat panel display including a timing controller for outputting a plurality of data control signals and a power control signal; A power controller for varying and outputting a bias voltage in response to the power control signal; And a data driver for supplying a data signal to the plurality of data lines in response to the plurality of data control signals and adjusting the slew rate of the data signal using the variable bias voltage.

상기 데이터 구동부는 상기 데이터 라인과 각각 접속된 출력 버퍼를 포함하고; 상기 전력 제어부는 서로 다른 바이어스 전압들을 생성하여 출력하는 바이어스 전압 공급부; 및 상기 전력 제어신호에 따라 상기 서로 다른 바이어스 전압들 중 하나를 선택하여 상기 출력 버퍼에 공급하는 스위치부를 포함하는 것을 특징으로 한다.The data driver includes an output buffer connected to each of the data lines; Wherein the power control unit comprises: a bias voltage supplier for generating and outputting different bias voltages; And a switch unit for selecting one of the different bias voltages according to the power control signal and supplying the selected bias voltage to the output buffer.

상기 타이밍 제어부는 상기 데이터 신호의 공급경로에 비례하여 상기 데이터 신호의 슬루율이 증가하도록 상기 전력 제어신호를 설정하여 출력하는 전력 제어신호 생성부를 포함하는 것을 특징으로 한다.And the timing control unit includes a power control signal generator for setting and outputting the power control signal so that the slew rate of the data signal increases in proportion to the supply path of the data signal.

상기 전력 제어신호 생성부는 1 프레임 주기를 갖는 게이트 스타트 펄스를 이용하여 수평블록 단위로 상기 데이터 신호의 슬루율이 조절되도록 상기 전력 제어신호를 설정하는 것을 특징으로 한다.Wherein the power control signal generator sets the power control signal so that the slew rate of the data signal is adjusted in units of horizontal blocks using a gate start pulse having one frame period.

상기 타이밍 제어부는 입력된 디지털 영상 데이터와 이전에 입력된 디지털 영상 데이터의 상위 2 비트를 서로 비교하여 상기 데이터 신호의 스윙폭을 판단하는 비교부; 및 상기 데이터 신호의 스윙폭에 비례하여 상기 데이터 신호의 슬루율이 증가하도록 상기 전력 제어신호를 설정하여 출력하는 전력 제어신호 생성부를 포함하는 것을 특징으로 한다.Wherein the timing controller comprises: a comparator for comparing the input digital image data with the upper two bits of the previously input digital image data to determine a swing width of the data signal; And a power control signal generator for setting and outputting the power control signal such that a slew rate of the data signal increases in proportion to a swing width of the data signal.

상기 전력 제어신호 생성부는 1 프레임 주기를 갖는 게이트 스타트 펄스를 이용하여 수평라인 단위로 상기 데이터 신호의 슬루율을 조절되도록 상기 전력 제어신호를 설정하는 것을 특징으로 한다.The power control signal generator sets the power control signal so that the slew rate of the data signal is adjusted in units of horizontal lines using a gate start pulse having one frame period.

또한, 상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 평판 표시장치의 데이터 구동 방법은 다수의 데이터 제어신호와 전력 제어신호를 출력하는 단계와; 상기 전력 제어신호에 응답하여 바이어스 전압을 가변하여 출력하는 단계; 및 상기 다수의 데이터 제어신호에 응답하여 다수의 데이터 라인으로 데이터 신호를 공급하며, 상기 가변된 바이어스 전압을 이용해 상기 데이터 신호의 슬루율(Slew rate)을 조절하여 출력하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a data driving method of a flat panel display, including: outputting a plurality of data control signals and a power control signal; Varying a bias voltage in response to the power control signal and outputting the bias voltage; And supplying a data signal to a plurality of data lines in response to the plurality of data control signals and adjusting a slew rate of the data signal using the variable bias voltage and outputting the data signal. do.

상기 전력 제어신호를 출력하는 단계는 상기 데이터 신호의 공급경로에 비례하여 상기 데이터 신호의 슬루율이 증가하도록 상기 전력 제어신호를 설정하여 출력하는 단계인 것을 특징으로 한다.Wherein the step of outputting the power control signal is a step of setting and outputting the power control signal such that a slew rate of the data signal increases in proportion to a supply path of the data signal.

상기 전력 제어신호를 출력하는 단계는 입력된 디지털 영상 데이터와 이전에 입력된 디지털 영상 데이터의 상위 2 비트를 서로 비교하여 상기 데이터 신호의 스윙폭을 판단하는 단계; 및 상기 데이터 신호의 스윙폭에 비례하여 상기 데이터 신호의 슬루율이 증가하도록 상기 전력 제어신호를 설정하여 출력하는 단계를 포함하는 것을 특징으로 한다.Wherein the step of outputting the power control signal comprises comparing swing widths of the data signal by comparing upper 2 bits of the input digital image data with previously input digital image data; And setting and outputting the power control signal such that a slew rate of the data signal increases in proportion to a swing width of the data signal.

상기 전력 제어신호는 1 프레임 주기를 갖는 게이트 스타트 펄스를 기준으로 하여 설정되는 것을 특징으로 한다.And the power control signal is set based on a gate start pulse having one frame period.

본 발명은 데이터 구동부(6)의 출력 버퍼부(16)에 공급되는 바이어스 전압(Vref1~4)을 가변하여 출력한다. 이에 따라, 데이터 신호(Vout)의 충/방전 시간을 단축하면서도 데이터 구동부(6)의 소비전력과 발열을 줄일 수 있다.The present invention variably outputs the bias voltages Vref1 to Vref4 supplied to the output buffer unit 16 of the data driver 6. [ Accordingly, the power consumption and heat generation of the data driver 6 can be reduced while shortening the charge / discharge time of the data signal Vout.

도 1은 본 발명의 실시 예에 따른 평판 표시장치의 데이터 구동 장치를 개략적으로 도시한 블록도이다.
도 2는 데이터 신호(Vout)의 슬루율을 설명하기 위한 도면이다.
도 3은 도 1에 도시된 출력 버퍼부(16)에 포함된 다수의 출력 버퍼(BF)들 중 하나의 출력 버퍼(BF)를 도시한 것이다.
도 4는 실시 예에 따른 데이터 신호(Vout)의 출력 파형도이다.
도 5는 본 발명의 제 1 실시 예를 설명하기 위한 도면이다.
도 6은 본 발명의 제 2 실시 예에 따른 타이밍 제어부의 구성도이다.1 is a block diagram schematically showing a data driving apparatus of a flat panel display according to an embodiment of the present invention.
2 is a diagram for explaining the slew rate of the data signal Vout.
FIG. 3 shows one output buffer BF of a plurality of output buffers BF included in the output buffer section 16 shown in FIG.
4 is an output waveform diagram of the data signal Vout according to the embodiment.
5 is a view for explaining a first embodiment of the present invention.
6 is a configuration diagram of a timing control unit according to the second embodiment of the present invention.

이하, 본 발명의 실시 예에 따른 평판 표시장치의 데이터 구동 장치 및 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Hereinafter, a data driving apparatus and method of a flat panel display according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 평판 표시장치의 데이터 구동 장치를 개략적으로 도시한 블록도이고, 도 2는 데이터 신호(Vout)의 슬루율을 설명하기 위한 도면이다.FIG. 1 is a block diagram schematically showing a data driving apparatus of a flat panel display according to an embodiment of the present invention, and FIG. 2 is a diagram for explaining a slew rate of a data signal Vout.

도 1에 도시된 평판 표시장치의 데이터 구동 장치는 다수의 데이터 제어신호(DCS)와 전력 제어신호(PWRC)를 출력하는 타이밍 제어부(2)와, 전력 제어신호(PWRC)에 응답하여 바이어스 전압(Vref1~4)을 가변하여 출력하는 전력 제어부(4), 및 다수의 데이터 제어신호(DCS)에 응답하여 다수의 데이터 라인(DL)으로 데이터 신호(Vout)를 공급하며 가변된 바이어스 전압(Vref1~4)을 이용해 데이터 신호(Vout)의 슬루율(Slew rate)을 조절하여 출력하는 데이터 구동부(6)를 포함한다. 여기서, 전력 제어부(4)는 데이터 구동부(6)에 내장될 수 있다.1 includes a timing control section 2 for outputting a plurality of data control signals DCS and a power control signal PWRC and a timing control section 2 for outputting a bias voltage And a plurality of data lines DL in response to the plurality of data control signals DCS and supplying the data signals Vout to the plurality of data lines DL and outputting the variable bias voltages Vref1 to Vref4, And a data driver 6 for adjusting and outputting a slew rate of the data signal Vout using the data driver 4. Here, the power controller 4 may be incorporated in the data driver 6.

한편, 데이터 구동부(6)에서 다수의 데이터 라인(DL)에 공급된 데이터 신호(Vout)는 공급경로에 비례하여 충/방전율이 감소하게 된다. 즉, 상대적으로 데이터 구동부(6)의 출력단과 떨어진 표시패널의 하단부는 표시패널의 상단부보다 데이터 신호(Vout)의 충/방전율이 낮아져 원하는 목표전압에 도달하는 시간이 증가한다. 따라서, 데이터 구동부(6)는 표시패널 하단부까지의 로드를 고려하여 데이터 신호(Vout)의 슬루율을 결정하게 된다.On the other hand, the charge / discharge ratio of the data signal Vout supplied to the plurality of data lines DL in the data driver 6 decreases in proportion to the supply path. That is, the charging / discharging rate of the data signal Vout is lower than the upper end of the display panel, which is relatively away from the output terminal of the data driver 6, and the time for reaching the desired target voltage is increased. Therefore, the data driver 6 determines the slew rate of the data signal Vout in consideration of the load up to the lower end of the display panel.

여기서, 데이터 신호(Vout)의 슬루율은 도 2에 도시된 바와 같이, 출력 전압의 가변치(ΔV)에 대한 상승 시간(Δt)의 비(ΔV/Δt)로 정의되는데, 데이터 신호(Vout)의 슬루율은 데이터 구동부(6)의 출력 버퍼부(16)에 공급되는 바이어스 전압(Vref1~4)을 가변함으로써 조절된다. 바이어스 전압(Vref1~4)은 출력 버퍼부(16)에 공급되어 출력 버퍼부(16)의 증폭비를 결정짓는다. 구체적으로, 바이어스 전압(Vref1~4)이 증가하면 데이터 신호(Vout)의 슬루율도 증가하며, 바이어스 전압(Vref1~4)이 감소하면 데이터 신호(Vout)의 슬루율도 감소한다.Here, the slew rate of the data signal Vout is defined as the ratio (? V /? T) of the rise time? T to the variable value? V of the output voltage as shown in FIG. Is adjusted by varying the bias voltages Vref1 to Vref4 supplied to the output buffer unit 16 of the data driver 6. [ The bias voltages Vref1 to Vref4 are supplied to the output buffer unit 16 to determine the amplification ratio of the output buffer unit 16. [ Specifically, when the bias voltages Vref1 to Vref4 are increased, the slew rate of the data signal Vout is also increased. When the bias voltages Vref1 to 4 are decreased, the slew rate of the data signal Vout is also decreased.

따라서, 상기에서 언급한 바와 같은 표시패널 하단부의 충/방전율 감소를 고려한다면 데이터 구동부(6)는 바이어스 전압(Vref1~4)을 설정 가능한 최대값으로 하여 데이터 신호(Vout)의 슬루율을 높일 수 있다. 하지만, 바이어스 전압(Vref1~4)이 최대 설정값으로 고정되면, 표시패널 하단부의 충/방전율을 높일 수는 있지만, 표시패널 상단부는 데이터 신호(Vout)의 슬루율이 필요이상으로 높아지므로 소비전력 측면에서 낭비다.Therefore, considering the decrease in charge / discharge rate at the lower end of the display panel as mentioned above, the data driver 6 increases the slew rate of the data signal Vout by setting the bias voltages Vref1 to Vref1 to a settable maximum value have. However, when the bias voltages Vref1 to Vref4 are fixed to the maximum set value, the charge / discharge ratio at the lower end of the display panel can be increased. However, since the slew rate of the data signal Vout becomes higher than necessary, Waste on the side.

본 발명은 데이터 신호(Vout)의 충/방전 능력을 향상시키면서도 데이터 구동부(6)의 소비전력을 줄일 수 있도록, 데이터 구동부(6)의 출력 버퍼부(16)에 공급되는 바이어스 전압(Vref1~4)을 가변하여 출력한다. 이와 같은 본 발명에 대해 구성 별로 자세히 살펴보면 다음과 같다.The bias voltage Vref1 to Vref4 to be supplied to the output buffer unit 16 of the data driver 6 can be reduced in order to reduce the power consumption of the data driver 6 while improving the charging / discharging capacity of the data signal Vout, ). The present invention will be described in detail as follows.

도 1을 참조하면, 타이밍 제어부(2)는 외부로부터 제공된 영상 데이터(RGB)를 표시패널의 구동에 맞게 정렬하여 데이터 구동부(6)로 공급한다. 또한, 타이밍 제어부(2)는 외부로부터 제공된 동기신호 즉, 수평 동기신호(HSync), 수직 동기신호(VSync), 도트 클럭(DCLK), 데이터 인에이블 신호(DE)를 이용해 다수의 데이터 제어신호(DCS)를 생성하여 출력한다. 여기서, 다수의 데이터 제어신호(DCS)는 데이터 구동부(6)의 출력기간을 제어하는 소스 출력 인에이블(SOE; Source Output Enable), 데이터 샘플링의 시작을 지시하는 소스 스타트 펄스(SSP; Source Start Pulse), 데이터의 샘플링 타이밍을 제어하는 소스 쉬프트 클럭(SSC; Source Shift Clock) 등을 포함한다.Referring to FIG. 1, the timing controller 2 aligns image data (RGB) provided from the outside according to the driving of the display panel and supplies the image data to the data driver 6. The timing control unit 2 also supplies a plurality of data control signals (data) by using an externally supplied synchronizing signal, that is, a horizontal synchronizing signal HSync, a vertical synchronizing signal VSync, a dot clock DCLK, DCS). The plurality of data control signals DCS includes a source output enable (SOE) for controlling the output period of the data driver 6, a source start pulse (SSP) for instructing the start of data sampling, ), A source shift clock (SSC) for controlling sampling timing of data, and the like.

또한, 타이밍 제어부(2)는 전력 제어신호(PWRC)를 전력 제어부(4)에 공급함으로써 전력 제어부(4)에서 출력되는 바이어스 전압(Vref1~4)을 가변하며, 결과적으로는 데이터 구동부(6)에서 출력되는 데이터 신호(Vout)의 슬루율을 조절한다. 이와 같은 타이밍 제어부(2)의 바이어스 전압(Vref1~4) 제어는 구체적으로 후술하기로 한다.The timing control unit 2 also varies the bias voltages Vref1 to Vref4 output from the power control unit 4 by supplying the power control signal PWRC to the power control unit 4, And adjusts the slew rate of the data signal Vout. The control of the bias voltages Vref1 to Vref4 of the timing controller 2 will be described later in detail.

데이터 구동부(6)는 쉬프트 레지스터(8), 제 1 래치부(10), 제 2 래치부(12), 디지털-아날로그 변환부(이하, DAC)(14), 출력 버퍼부(16)를 포함한다.The data driver 6 includes a shift register 8, a first latch unit 10, a second latch unit 12, a digital-analog converter (hereinafter referred to as a DAC) 14, and an output buffer unit 16 do.

쉬프트 레지스터(8)는 1 수평기간에서 타이밍 제어부(2)로부터 제공된 소스 스타트 펄스를 소스 쉬프트 클럭에 따라 쉬프트시키면서 순차적인 샘플링 신호를 생성한다. 제 1 래치부(10)는 쉬프트 레지스터(8)로부터 제공된 샘플링 신호에 응답하여 타이밍 제어부(2)로부터 제공된 영상 데이터(RGB)를 순차적으로 래치한다. 제 2 래치부(12)는 제 1 래치부(10)에서 래치된 1 수평 라인분의 데이터를 소스 출력 인에이블 신호의 상승 시점에 병렬 래치하여 DAC(14)로 공급한다. DAC(14)는 제 2 래치부(12)로부터 제공된 디지털 데이터를 아날로그의 데이터 신호(Vout)로 변환하여 출력한다.The shift register 8 generates a sequential sampling signal while shifting the source start pulse supplied from the timing control unit 2 in accordance with the source shift clock in one horizontal period. The first latch unit 10 sequentially latches the image data RGB provided from the timing controller 2 in response to the sampling signal supplied from the shift register 8. [ The second latch unit 12 latches the data of one horizontal line latched by the first latch unit 10 in parallel at the rising time of the source output enable signal and supplies it to the DAC 14. [ The DAC 14 converts the digital data provided from the second latch unit 12 into an analog data signal Vout and outputs it.

출력 버퍼부(16)는 다수의 데이터 라인(DL)과 각각 접속된 다수의 출력 버퍼(BF)들을 포함한다. 출력 버퍼부(16)는 소스 출력 인에이블 신호의 하강 시점에 DAC(14)로부터 제공된 데이터 신호(Vout)를 데이터 라인(DL)들로 출력한다. 이러한, 출력 버퍼부(16)는 데이터 라인(DL)에 공급된 데이터 신호(Vout)의 출력을 안정화시키는 역할을 한다.The output buffer unit 16 includes a plurality of output buffers BF connected to a plurality of data lines DL. The output buffer unit 16 outputs the data signal Vout provided from the DAC 14 to the data lines DL at the time of the falling of the source output enable signal. The output buffer unit 16 serves to stabilize the output of the data signal Vout supplied to the data line DL.

도 3은 도 1에 도시된 출력 버퍼부(16)에 포함된 다수의 출력 버퍼(BF)들 중 하나의 출력 버퍼(BF)를 도시한 것이다.FIG. 3 shows one output buffer BF of a plurality of output buffers BF included in the output buffer section 16 shown in FIG.

도 3에 도시된 출력 버퍼(BF)는 출력 전압이 반전 단자로 피드백 되며, DAC(14)로부터 제공된 입력 전압이 비반전 단자로 공급된다. 이러한, 출력 버퍼(BF)는 비반전 단자로 입력된 전압을 추종하는 출력 전압을 데이터 라인(DL)으로 공급한다. 이때, 출력 버퍼(BF)는 전력 제어부(4)로부터 제공된 바이어스 전압(Vref1~4)에 따라 출력 전압, 즉 데이터 신호(Vout)의 슬루율을 조절한다. 예를 들어, 데이터 신호(Vout)의 슬루율은 도 4에 도시된 바와 같이, 입력된 바이어스 전압(Vref1~4)에 따라 A 슬루율 또는 B 슬루율 또는 C 슬루율 또는 D 슬루율을 갖고 출력될 수 있다. 여기서, 슬루율의 크기는 A > B > C > D 인 것으로 가정하기로 한다.The output buffer BF shown in Fig. 3 is fed back to the inverting terminal of the output voltage, and the input voltage supplied from the DAC 14 is supplied to the non-inverting terminal. The output buffer BF supplies an output voltage following the voltage input to the non-inverting terminal to the data line DL. At this time, the output buffer BF adjusts the slew rate of the output voltage, that is, the data signal Vout, according to the bias voltages Vref1 to Vref4 provided from the power control unit 4. [ For example, the slew rate of the data signal Vout may have an A slew rate or a B slew rate or a C slew rate or a D slew rate depending on the input bias voltages Vref1 through 4, . Here, it is assumed that the magnitude of the slew rate is A> B> C> D.

한편, 출력 버퍼(BF)에 바이어스 전압(Vref1~4)을 공급하는 전력 제어부(4)는 도 3에 도시된 바와 같이, 서로 다른 바이어스 전압(Vref1~4)들을 생성하여 출력하는 바이어스 전압 공급부(18)와, 전력 제어신호(PWRC)에 따라 서로 다른 바이어스 전압(Vref1~4)들 중 하나를 선택하여 출력 버퍼(BF)에 공급하는 스위치부(MUX)를 포함한다.3, the power control unit 4 for supplying the bias voltages Vref1 to Vref4 to the output buffer BF includes bias voltage supply units for generating and outputting different bias voltages Vref1 to Vref4, And a switch MUX for selecting one of the different bias voltages Vref1 to Vref4 according to the power control signal PWRC and supplying the same to the output buffer BF.

바이어스 전압 공급부(18)는 출력 버퍼(BF)에 공급될 바이어스 전압(Vref1~4), 예를 들어 제 1 내지 제 4 바이어스 전압(Vref1~4)을 생성하여 출력한다. 여기서, 제 1 내지 제 4 바이어스 전압(Vref1~4)의 크기는 Vref1 > Vref2 > Vref3 > Vref4 인 것으로 가정하기로 한다.The bias voltage supply unit 18 generates and outputs bias voltages Vref1 to Vref4, for example, first to fourth bias voltages Vref1 to Vref4, to be supplied to the output buffer BF. Here, it is assumed that the magnitudes of the first to fourth bias voltages Vref1 to Vref4 are Vref1> Vref2> Vref3> Vref4.

스위치부(MUX)는 바이어스 전압 공급부(18)로부터 제 1 내지 제 4 바이어스 전압(Vref1~4)을 제공받는다. 그리고 스위치부(MUX)는 전력 제어신호(PWRC)에 응답하여 제 1 내지 제 4 바이어스 전압(Vref1~4) 중 하나를 스위칭하여 출력 버퍼(BF)에 공급한다.The switch unit MUX receives the first to fourth bias voltages Vref1 to Vref4 from the bias voltage supply unit 18. The switch unit MUX switches one of the first to fourth bias voltages Vref1 to Vref4 in response to the power control signal PWRC and supplies it to the output buffer BF.

전력 제어신호(PWRC)는 타이밍 제어부(2)로부터 펄스 형태로 제공되며 제 1 전력 제어신호(이하, PWRC1) 및 제 2 전력 제어신호(이하, PWRC2)를 포함한다. 즉, PWRC1 과 PWRC2는 제 1 내지 제 4 바이어스 전압(Vref1~4)의 스위칭을 제어하기 위해 펄스 형태로 출력되는 신호이다.The power control signal PWRC is provided in the form of a pulse from the timing controller 2 and includes a first power control signal (hereinafter, PWRC1) and a second power control signal (hereinafter, PWRC2). That is, PWRC1 and PWRC2 are signals output in pulse form to control the switching of the first to fourth bias voltages Vref1 to Vref4.

이하, 타이밍 제어부(2)가 PWRC1, PWRC2를 출력함으로써 전력 제어부(4)에서 출력되는 바이어스 전압(Vref1~4)을 가변하며, 결과적으로 데이터 신호(Vout)의 슬루율을 조절하는 과정을 구체적으로 살펴보기로 한다.Hereinafter, a process of varying the bias voltages Vref1 to Vref4 output from the power control unit 4 by outputting the PWRC1 and PWRC2 by the timing control unit 2 and consequently adjusting the slew rate of the data signal Vout will be described in detail Let's take a look.

Figure 112011030115804-pat00001
Figure 112011030115804-pat00001

표 1을 참조하면, 타이밍 제어부(2)가 출력하는 PWRC1, PWRC2는 그 상태에 따라 다음과 같은 4가지 옵션으로 구분된다.Referring to Table 1, PWRC1 and PWRC2 output from the timing control unit 2 are classified into the following four options according to their states.

제 1 옵션: PWRC1가 하이 상태, PWRC2가 하이 상태Option 1: PWRC1 is high, PWRC2 is high

제 2 옵션: PWRC1가 하이 상태, PWRC2가 로우 상태Second option: PWRC1 is high, PWRC2 is low

제 3 옵션: PWRC1가 로우 상태, PWRC2가 하이 상태Option 3: PWRC1 is low, PWRC2 is high

제 4 옵션: PWRC1가 로우 상태, PWRC2가 로우 상태Fourth option: PWRC1 is low, PWRC2 is low

첫 번째로, 타이밍 제어부(2)가 전력 제어신호(PWRC)를 제 1 옵션으로 설정하여 출력하면, 전력 제어부(4)는 제 1 바이어스 전압(Vref1)을 출력 버퍼(BF)에 공급한다. 그러면, 출력 버퍼(BF)는 제 1 바이어스 전압(Vref1)을 이용해 데이터 신호(Vout)가 A 슬루율을 갖도록 출력한다.First, when the timing control section 2 sets and outputs the power control signal PWRC as the first option, the power control section 4 supplies the first bias voltage Vref1 to the output buffer BF. Then, the output buffer BF outputs the data signal Vout so as to have the A slew rate using the first bias voltage Vref1.

두 번째로, 타이밍 제어부(2)가 전력 제어신호(PWRC)를 제 2 옵션으로 설정하여 출력하면, 전력 제어부(4)는 제 2 바이어스 전압(Vref2)을 출력 버퍼(BF)에 공급한다. 그러면, 출력 버퍼(BF)는 제 2 바이어스 전압(Vref2)을 이용해 데이터 신호(Vout)가 B 슬루율을 갖도록 출력한다.Secondly, when the timing control section 2 sets and outputs the power control signal PWRC as the second option, the power control section 4 supplies the second bias voltage Vref2 to the output buffer BF. Then, the output buffer BF outputs the data signal Vout to have the B slew rate using the second bias voltage Vref2.

세 번째로, 타이밍 제어부(2)가 전력 제어신호(PWRC)를 제 3 옵션으로 설정하여 출력하면, 전력 제어부(4)는 제 3 바이어스 전압(Vref3)을 출력 버퍼(BF)에 공급한다. 그러면, 출력 버퍼(BF)는 제 3 바이어스 전압(Vref3)을 이용해 데이터 신호(Vout)가 C 슬루율을 갖도록 출력한다.Thirdly, when the timing control section 2 sets and outputs the power control signal PWRC as the third option, the power control section 4 supplies the third bias voltage Vref3 to the output buffer BF. Then, the output buffer BF outputs the data signal Vout to have the C slew rate using the third bias voltage Vref3.

네 번째로, 타이밍 제어부(2)가 전력 제어신호(PWRC)를 제 4 옵션으로 설정하여 출력하면, 전력 제어부(4)는 제 4 바이어스 전압(Vref4)을 출력 버퍼(BF)에 공급한다. 그러면, 출력 버퍼(BF)는 제 4 바이어스 전압(Vref4)을 이용해 데이터 신호(Vout)가 D 슬루율을 갖도록 출력한다.Fourth, when the timing control section 2 sets and outputs the power control signal PWRC as the fourth option, the power control section 4 supplies the fourth bias voltage Vref4 to the output buffer BF. Then, the output buffer BF outputs the data signal Vout to have the D slew rate using the fourth bias voltage Vref4.

이와 같이, 타이밍 제어부(2)는 전력 제어신호(PWRC)를 제 1 내지 제 4 옵션 중 하나로 설정하여 출력함으로써 데이터 신호(Vout)의 슬루율을 조절한다.In this manner, the timing controller 2 adjusts the slew rate of the data signal Vout by outputting the power control signal PWRC as one of the first to fourth options.

한편, 타이밍 제어부(2)는 전력 제어신호(PWRC)의 옵션을 고속 구동에 적합하면서도 소비전력을 절감할 수 있도록 설정한다. 구체적으로, 타이밍 제어부(2)는 데이터 신호(Vout)의 공급경로에 비례하여 데이터 신호(Vout)의 슬루율이 증가하도록 전력 제어신호(PWRC)의 옵션을 설정할 수 있다. 또한, 타이밍 제어부(2)는 입력된 디지털 영상 데이터(RGB)와 이전에 입력된 디지털 영상 데이터(RGB)를 서로 비교하여 데이터 신호(Vout)의 스윙폭을 판단하고, 데이터 신호(Vout)의 스윙폭에 비례하여 데이터 신호(Vout)의 슬루율이 증가하도록 전력 제어신호(PWRC)의 옵션을 설정할 수 있다.On the other hand, the timing controller 2 sets the option of the power control signal PWRC so as to reduce power consumption while being suitable for high-speed driving. Specifically, the timing control section 2 can set the option of the power control signal PWRC such that the slew rate of the data signal Vout increases in proportion to the supply path of the data signal Vout. The timing controller 2 determines the swing width of the data signal Vout by comparing the input digital image data RGB and the previously input digital image data RGB, The option of the power control signal PWRC can be set so that the slew rate of the data signal Vout increases in proportion to the width.

먼저, 본 발명의 제 1 실시 예에 따른 타이밍 제어부(2)는 도 5에 도시된 바와 같이, 표시패널을 4개의 수평블록으로 구분한다. 그리고 타이밍 제어부(2)는 1 프레임 주기를 갖는 게이트 스타트 펄스를 이용하여 수평블록 단위로 데이터 신호(Vout)의 슬루율이 조절되도록 전력 제어신호(PWRC)를 설정한다. 이때, 데이터 신호(Vout)의 슬루율은 해당된 수평블록이 데이터 구동부(6)로부터 멀어질수록 점차 커지도록 조절된다.First, as shown in FIG. 5, the timing controller 2 according to the first embodiment of the present invention divides the display panel into four horizontal blocks. The timing controller 2 sets the power control signal PWRC so that the slew rate of the data signal Vout is adjusted in units of horizontal blocks using a gate start pulse having one frame period. At this time, the slew rate of the data signal (Vout) is adjusted so that the horizontal block becomes gradually larger as it moves away from the data driver (6).

이를 위해, 타이밍 제어부(2)는 데이터 구동부(6)와 가장 가까운 제 1 블록에 데이터 신호(Vout)를 공급할 때 제 4 옵션으로 설정된 전력 제어신호(PWRC)를 출력한다. 또한, 타이밍 제어부(2)는 제 2 블록에 데이터 신호(Vout)를 공급할 때에는 제 3 옵션으로 설정된 전력 제어신호(PWRC)를 출력하고, 제 3 블록에 데이터 신호(Vout)를 공급할 때에는 제 2 옵션으로 설정된 전력 제어신호(PWRC)를 출력한다. 그리고 데이터 구동부(6)와 가장 먼 거리에 위치한 제 4 블록에 데이터 신호(Vout)를 공급할 때에는 제 1 옵션으로 설정된 전력 제어신호(PWRC)를 출력한다.For this, the timing controller 2 outputs the power control signal PWRC set as the fourth option when supplying the data signal Vout to the first block closest to the data driver 6. [ The timing controller 2 outputs the power control signal PWRC set as the third option when supplying the data signal Vout to the second block and the second control signal PWRC when supplying the data signal Vout to the third block. And outputs the power control signal PWRC. And outputs the power control signal PWRC set as the first option when the data signal Vout is supplied to the fourth block located the farthest distance from the data driver 6. [

이와 같이, 제 1 실시 예에 따른 데이터 구동 장치는 데이터 신호(Vout)의 공급 경로에 따른 로드 증가를 고려하여 데이터 신호(Vout)의 슬루율이 점차 증가하도록 전력 제어신호(PWRC)를 설정한다. 이에 따라, 제 1 실시 예는 데이터 신호(Vout)의 충/방전 시간을 확보하여 고속 구동에 유리하면서도 데이터 구동부(6)의 소비전력과 발열을 줄일 수 있다. 또한, 제 1 실시 예에 따른 전력 제어신호(PWRC)는 매 프레임 주기로 제 4 옵션, 제 3 옵션, 제 2 옵션, 제 1 옵션 순으로 설정되어 반복되므로 전력 제어신호(PWRC)를 출력하기 위한 메모리의 용량을 최소화할 수 있다.As described above, the data driving apparatus according to the first embodiment sets the power control signal PWRC such that the slew rate of the data signal Vout gradually increases in consideration of the load increase along the supply path of the data signal Vout. Accordingly, the first embodiment secures the charge / discharge time of the data signal Vout, which is advantageous for high-speed driving, and can reduce power consumption and heat generation of the data driver 6. In addition, since the power control signal PWRC according to the first embodiment is repeatedly set in the order of the fourth option, the third option, the second option, and the first option in every frame cycle, the memory for outputting the power control signal PWRC Can be minimized.

한편, 본 발명의 제 2 실시 예에 따른 타이밍 제어부(2)는 도 6에 도시된 바와 같이, 입력된 디지털 영상 데이터(RGB)와 이전에 입력된 디지털 영상 데이터(RGB)의 상위 2 비트를 서로 비교하여 데이터 신호(Vout)의 스윙폭을 판단하는 비교부(24), 및 데이터 신호(Vout)의 스윙폭에 비례하여 데이터 신호(Vout)의 슬루율이 증가하도록 전력 제어신호(PWRC)를 설정하여 출력하는 전력 제어신호 생성부(26)를 포함한다. 그리고 타이밍 제어부는 입력된 디지털 영상 데이터(RGB)를 표시패널의 구동에 맞게 정렬하여 출력하는 영상 처리부(20)와, 외부로부터 제공된 동기신호(H/V sync, DCLK, DE)를 이용하여 다수의 데이터 제어신호(DCS)를 생성하여 출력하는 제어신호 생성부(22)를 더 포함한다.As shown in FIG. 6, the timing controller 2 according to the second exemplary embodiment of the present invention includes the input digital image data RGB and the upper two bits of the previously input digital image data RGB, A comparator 24 for comparing the swing width of the data signal Vout and the power control signal PWRC so as to increase the slew rate of the data signal Vout in proportion to the swing width of the data signal Vout And a power control signal generator 26 for outputting the power control signal. The timing control unit includes an image processing unit 20 for aligning and outputting the input digital image data RGB in accordance with the driving of the display panel and a plurality of synchronizing signals H / V sync, DCLK, And a control signal generator 22 for generating and outputting a data control signal DCS.

비교부(24)는 연속된 디지털 영상 데이터(RGB)를 서로 비교하여 데이터 신호(Vout)의 스윙폭을 판단한다. 즉, 비교부(24)는 입력된 디지털 영상 데이터(RGB)가 이전 디지털 영상 데이터(RGB)에 비해 변화량이 크면 데이터 신호(Vout)의 스윙폭이 크다고 판단한다.The comparator 24 compares the continuous digital image data RGB with each other to determine the swing width of the data signal Vout. That is, the comparator 24 determines that the swing width of the data signal Vout is large if the input digital image data RGB is larger than the previous digital image data RGB.

구체적으로, 비교부(24)는 연속된 디지털 영상 데이터(RGB)를 비교하여 상위 2 비트가 00에서 11로 변경되거나, 11에서 00으로 변경되는 경우와 같이 최상위 비트와 차상위 비트가 모두 변경되면 데이터 신호(Vout)의 스윙폭이 가장 크다고 판단한다.Specifically, when comparing the continuous digital image data (RGB), the comparator 24 compares data of the most significant bit and the data of the next higher bit, such as when the upper two bits are changed from 00 to 11 or from 11 to 00, It is determined that the swing width of the signal Vout is the largest.

그리고 비교부(24)는 연속된 디지털 영상 데이터(RGB)를 비교하여 상위 2 비트가 00에서 10으로 변경되거나, 10에서 00으로 변경되는 경우와 같이 최상위 비트만 변경되면 데이터 신호(Vout)의 스윙폭이 두 번째로 크다고 판단한다.The comparator 24 compares the successive digital image data RGB and outputs the swing signal of the data signal Vout when the most significant bit is changed as in the case where the upper two bits are changed from 00 to 10 or from 10 to 00, Width is the second largest.

그리고 비교부(24)는 연속된 디지털 영상 데이터(RGB)를 비교하여 상위 2 비트가 01에서 00으로 변경되거나, 10에서 11으로 변경되는 경우와 같이 차상위 비트만 변경되면 데이터 신호(Vout)의 스윙폭이 세 번째로 크다고 판단한다.Then, the comparator 24 compares the successive digital image data RGB and outputs the swing of the data signal Vout when the upper two bits are changed from 01 to 00 or from 10 to 11, Width is the third largest.

마지막으로, 비교부(24)는 연속된 디지털 영상 데이터(RGB)를 비교하여 상위 2 비트가 모두 변경되지 않으면 데이터 신호(Vout)의 스윙폭이 네 번째, 즉 가장 작다고 판단한다.Finally, the comparator 24 compares the continuous digital image data RGB and determines that the swing width of the data signal Vout is the fourth, that is, the smallest, if all the upper two bits are not changed.

전력 제어신호 생성부(26)는 비교부(24)에서 판단된 데이터 신호(Vout)의 스윙폭을 참고하여, 전력 제어신호(PWRC)를 제 1 내지 제 4 옵션 중 하나로 설정한다. 그리고 전력 제어신호 생성부(26)는 1 프레임 주기를 갖는 게이트 스타트 펄스를 이용하여 수평라인 단위로 데이터 신호(Vout)의 슬루율이 가변되도록 전력 제어신호(PWRC)를 설정한다. 한편, 데이터 신호(Vout)는 그 스윙폭이 클수록 충/방전 시간이 오래 걸리므로 데이터 신호(Vout)가 제한된 시간내에 목표전압에 도달하기 위해서는 높은 슬루율이 요구된다. 따라서, 전력 제어신호 생성부(26)는 데이터 신호(Vout)의 스윙폭에 비례하여 데이터 신호(Vout)의 슬루율이 증가하도록 전력 제어신호(PWRC)를 설정한다.The power control signal generating unit 26 sets the power control signal PWRC to one of the first to fourth options by referring to the swing width of the data signal Vout determined by the comparing unit 24. [ The power control signal generator 26 sets the power control signal PWRC so that the slew rate of the data signal Vout is varied in units of horizontal lines using a gate start pulse having one frame period. On the other hand, since the charging / discharging time is longer as the swing width of the data signal Vout is larger, a high slew rate is required for the data signal Vout to reach the target voltage within a limited time. Therefore, the power control signal generator 26 sets the power control signal PWRC such that the slew rate of the data signal Vout increases in proportion to the swing width of the data signal Vout.

이와 같이, 제 2 실시 예에 따른 데이터 구동 장치는 데이터 신호(Vout)의 스윙폭을 고려하여 데이터 신호(Vout)의 슬루율을 수평라인 단위로 제어한다. 이에 따라, 제 2 실시 예는 데이터 신호(Vout)가 급변하여도 충/방전 시간을 충분히 확보할 수 있으며, 데이터 신호(Vout)의 변화량이 적을 경우에는 데이터 구동부(6)의 소비전력과 발열을 줄일 수 있다.Thus, the data driving apparatus according to the second embodiment controls the slew rate of the data signal Vout in units of horizontal lines in consideration of the swing width of the data signal Vout. Accordingly, in the second embodiment, the charge / discharge time can be sufficiently secured even if the data signal Vout rapidly changes, and when the amount of change of the data signal Vout is small, the power consumption and heat generation of the data driver 6 Can be reduced.

상술한 바와 같이, 본 발명은 데이터 구동부(6)의 출력 버퍼부(16)에 공급되는 바이어스 전압(Vref1~4)을 가변하여 출력한다. 이에 따라, 데이터 신호(Vout)의 충/방전 시간을 단축하면서도 데이터 구동부(6)의 소비전력과 발열을 줄일 수 있다.As described above, the present invention variably outputs the bias voltages Vref1 to Vref4 supplied to the output buffer unit 16 of the data driver 6. Accordingly, the power consumption and heat generation of the data driver 6 can be reduced while shortening the charge / discharge time of the data signal Vout.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the general inventive concept as defined by the appended claims and their equivalents. Will be clear to those who have knowledge of.

2: 타이밍 제어부 4: 전력 제어부
6: 데이터 구동부 16: 출력 버퍼부
PWRC: 전력 제어신호2: timing control unit 4: power control unit
6: Data driver 16: Output buffer unit
PWRC: Power control signal

Claims (10)

다수의 데이터 제어신호와, 펄스 형태의 제 1 및 제 2 전력 제어신호를 출력하는 타이밍 제어부;
상기 제 1 및 제 2 전력 제어신호에 응답하여 바이어스 전압을 가변하여 출력하는 전력 제어부; 및
상기 다수의 데이터 제어신호에 응답하여 다수의 데이터 라인으로 데이터 신호를 공급하며, 상기 가변된 바이어스 전압을 이용해 상기 데이터 신호의 슬루율을 조절하여 출력하는 데이터 구동부를 포함하고,
상기 데이터 구동부는 상기 데이터 라인과 각각 접속된 출력 버퍼를 포함하고;
상기 전력 제어부는 서로 다른 바이어스 전압들을 생성하여 출력하는 바이어스 전압 공급부; 및 상기 제 1 및 제 2 전력 제어신호의 논리상태에 따라 상기 서로 다른 바이어스 전압들 중 하나를 선택하여 상기 출력 버퍼에 공급하는 스위치부를 포함하는 평판 표시장치의 데이터 구동 장치.A timing controller for outputting a plurality of data control signals and first and second power control signals in a pulse form;
A power controller for varying and outputting a bias voltage in response to the first and second power control signals; And
And a data driver for supplying a data signal to a plurality of data lines in response to the plurality of data control signals and adjusting a slew rate of the data signal using the variable bias voltage,
The data driver includes an output buffer connected to each of the data lines;
Wherein the power control unit comprises: a bias voltage supplier for generating and outputting different bias voltages; And a switch unit for selecting one of the different bias voltages according to a logic state of the first and second power control signals and supplying the selected one to the output buffer. 삭제delete 제 1 항에 있어서,
상기 타이밍 제어부는
상기 데이터 신호의 공급경로에 비례하여 상기 데이터 신호의 슬루율이 증가하도록 상기 전력 제어신호를 설정하여 출력하는 전력 제어신호 생성부를 포함하는 것을 특징으로 하는 평판 표시장치의 데이터 구동 장치.The method according to claim 1,
The timing control unit
And a power control signal generator for setting and outputting the power control signal so that the slew rate of the data signal increases in proportion to the supply path of the data signal. 제 3 항에 있어서,
상기 전력 제어신호 생성부는
1 프레임 주기를 갖는 게이트 스타트 펄스를 이용하여 수평블록 단위로 상기 데이터 신호의 슬루율이 조절되도록 상기 전력 제어신호를 설정하는 것을 특징으로 하는 평판 표시장치의 데이터 구동 장치.The method of claim 3,
The power control signal generator
Wherein the power control signal is set so that a slew rate of the data signal is adjusted in units of horizontal blocks using a gate start pulse having one frame period. 제 1 항에 있어서,
상기 타이밍 제어부는
입력된 디지털 영상 데이터와 이전에 입력된 디지털 영상 데이터의 상위 2 비트를 서로 비교하여 상기 데이터 신호의 스윙폭을 판단하는 비교부; 및
상기 데이터 신호의 스윙폭에 비례하여 상기 데이터 신호의 슬루율이 증가하도록 상기 전력 제어신호를 설정하여 출력하는 전력 제어신호 생성부를 포함하는 것을 특징으로 하는 평판 표시장치의 데이터 구동 장치.The method according to claim 1,
The timing control unit
A comparing unit comparing the input digital image data with the upper two bits of the previously input digital image data to determine a swing width of the data signal; And
And a power control signal generator for setting and outputting the power control signal so that a slew rate of the data signal increases in proportion to a swing width of the data signal. 제 5 항에 있어서,
상기 전력 제어신호 생성부는
1 프레임 주기를 갖는 게이트 스타트 펄스를 이용하여 수평라인 단위로 상기 데이터 신호의 슬루율을 조절되도록 상기 전력 제어신호를 설정하는 것을 특징으로 하는 평판 표시장치의 데이터 구동 장치.6. The method of claim 5,
The power control signal generator
Wherein the power control signal is set so that a slew rate of the data signal is adjusted in units of horizontal lines by using a gate start pulse having one frame period. 다수의 데이터 제어신호와 펄스 형태의 제 1 및 제 2 전력 제어신호를 출력하는 단계;
상기 제 1 및 제 2 전력 제어신호에 응답하여 상기 제 1 및 제 2 전력 제어신호의 논리상태에 따라 바이어스 전압을 가변하여 출력하는 단계; 및
상기 다수의 데이터 제어신호에 응답하여 다수의 데이터 라인으로 데이터 신호를 공급하며, 상기 가변된 바이어스 전압을 이용해 상기 데이터 신호의 슬루율(Slew rate)을 조절하여 출력하는 단계를 포함하는 평판 표시장치의 데이터 구동 방법.Outputting a plurality of data control signals and first and second power control signals in pulse form;
Varying a bias voltage according to a logic state of the first and second power control signals in response to the first and second power control signals; And
And a step of supplying a data signal to a plurality of data lines in response to the plurality of data control signals and adjusting and outputting a slew rate of the data signal using the variable bias voltage, Data driving method. 제 7 항에 있어서,
상기 전력 제어신호를 출력하는 단계는
상기 데이터 신호의 공급경로에 비례하여 상기 데이터 신호의 슬루율이 증가하도록 상기 전력 제어신호를 설정하여 출력하는 단계인 것을 특징으로 하는 평판 표시장치의 데이터 구동 방법.8. The method of claim 7,
The step of outputting the power control signal
And setting and outputting the power control signal such that a slew rate of the data signal increases in proportion to a supply path of the data signal. 제 7 항에 있어서,
상기 전력 제어신호를 출력하는 단계는
입력된 디지털 영상 데이터와 이전에 입력된 디지털 영상 데이터의 상위 2 비트를 서로 비교하여 상기 데이터 신호의 스윙폭을 판단하는 단계; 및
상기 데이터 신호의 스윙폭에 비례하여 상기 데이터 신호의 슬루율이 증가하도록 상기 전력 제어신호를 설정하여 출력하는 단계를 포함하는 것을 특징으로 하는 평판 표시장치의 데이터 구동 방법.8. The method of claim 7,
The step of outputting the power control signal
Determining a swing width of the data signal by comparing upper 2 bits of the input digital image data with previously input digital image data; And
And setting and outputting the power control signal so that a slew rate of the data signal increases in proportion to a swing width of the data signal. 제 8 항 또는 제 9 항에 있어서,
상기 전력 제어신호는
1 프레임 주기를 갖는 게이트 스타트 펄스를 기준으로 하여 설정되는 것을 특징으로 하는 평판 표시장치의 데이터 구동 방법.10. The method according to claim 8 or 9,
The power control signal
Wherein the data signal is set based on a gate start pulse having one frame period.
KR1020110037734A 2011-04-22 2011-04-22 Apparatus and method for driving data of flat panel display device KR101808529B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110037734A KR101808529B1 (en) 2011-04-22 2011-04-22 Apparatus and method for driving data of flat panel display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110037734A KR101808529B1 (en) 2011-04-22 2011-04-22 Apparatus and method for driving data of flat panel display device

Publications (2)

Publication Number Publication Date
KR20120120517A KR20120120517A (en) 2012-11-02
KR101808529B1 true KR101808529B1 (en) 2017-12-13

Family

ID=47507167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110037734A KR101808529B1 (en) 2011-04-22 2011-04-22 Apparatus and method for driving data of flat panel display device

Country Status (1)

Country Link
KR (1) KR101808529B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417254B2 (en) 2019-07-16 2022-08-16 Samsung Display Co., Ltd. Foldable display apparatus and method of driving the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101996584B1 (en) * 2012-12-13 2019-07-04 엘지디스플레이 주식회사 Liquid crystal display device and driving method thereof
KR102116554B1 (en) 2013-11-13 2020-06-01 삼성디스플레이 주식회사 Display device and control method thereof
KR20160020650A (en) 2014-08-13 2016-02-24 삼성디스플레이 주식회사 Data driver and driving method thereof
KR102232915B1 (en) * 2014-09-01 2021-03-29 삼성디스플레이 주식회사 Display device
KR102232280B1 (en) 2014-09-16 2021-03-29 삼성디스플레이 주식회사 Data driver and driving method thereof
KR102270602B1 (en) * 2014-12-24 2021-07-01 엘지디스플레이 주식회사 Display Device and Driving Method thereof
KR102620569B1 (en) 2016-07-29 2024-01-04 삼성디스플레이 주식회사 Method of driving display panel and display apparatus for performing the same
KR102536726B1 (en) * 2016-09-20 2023-05-24 엘지디스플레이 주식회사 Flat display device and method for driving the same
KR102586777B1 (en) 2016-12-07 2023-10-12 삼성디스플레이 주식회사 Data driver and driving method thereof
KR102549888B1 (en) * 2018-02-08 2023-07-03 삼성디스플레이 주식회사 Method of operating a display device supporting a normal mode and a variable frame mode, and the display device
KR102458736B1 (en) * 2018-03-20 2022-10-26 삼성디스플레이 주식회사 Display device having a variable pixel block boundary
KR102574314B1 (en) 2018-08-09 2023-09-04 삼성전자주식회사 Electronic device controlling voltage slew rate of a source driver based on luminance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880223B1 (en) * 2007-09-03 2009-01-28 엘지디스플레이 주식회사 Apparatus and method for driving data of liquid crystal display device
JP2010079036A (en) 2008-09-26 2010-04-08 Nec Electronics Corp Source driver circuit and method for controlling the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880223B1 (en) * 2007-09-03 2009-01-28 엘지디스플레이 주식회사 Apparatus and method for driving data of liquid crystal display device
JP2010079036A (en) 2008-09-26 2010-04-08 Nec Electronics Corp Source driver circuit and method for controlling the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417254B2 (en) 2019-07-16 2022-08-16 Samsung Display Co., Ltd. Foldable display apparatus and method of driving the same

Also Published As

Publication number Publication date
KR20120120517A (en) 2012-11-02

Similar Documents

Publication Publication Date Title
KR101808529B1 (en) Apparatus and method for driving data of flat panel display device
KR102116554B1 (en) Display device and control method thereof
CN107610657B (en) Display device
US20120133631A1 (en) Source driver output circuit of flat panel display device
KR102586777B1 (en) Data driver and driving method thereof
KR102002459B1 (en) Liquid crystal display device and driving method thereof
CN105551445A (en) Gamma voltage generating circuit and liquid crystal display device including the same
KR102322005B1 (en) Data driving device and display device having the same
KR20220036421A (en) Display device and method for driving the same
EP3040973B1 (en) Display device
US20100171731A1 (en) Source driver and drive method
KR102240284B1 (en) Dc-dc converter and display apparatus having the same
KR20120133151A (en) Display Driver Integrated Circuit having zigzag-type spreading output driving scheme, Display Device including the same and Method for driving the display device
US11615732B2 (en) Display device with adjustable slew rate and output timing of a data signal according to a position of a signal line
KR102534116B1 (en) Dc to dc converter and display apparatus having the same
US20220351661A1 (en) Source driver controlling bias current
KR20160141266A (en) Organic light emitting display panel, organic light emitting display device, and the method for driving the organic light emitting display device
KR102066135B1 (en) Liquid crystal display device and driving method thereof
KR102247133B1 (en) Display Device
US11024252B2 (en) Power-saving driving circuit for display panel and power-saving driving method thereof
KR102536726B1 (en) Flat display device and method for driving the same
KR20120002011A (en) Liquid crystal display device and method for driving the same
KR101865849B1 (en) Data integrated circuit and display device using the same
KR101070555B1 (en) Liquid crystal display device
KR102277849B1 (en) Power supply and display device using the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant