KR101801203B1 - Method for manufacturing Liquid crystal display device - Google Patents
Method for manufacturing Liquid crystal display device Download PDFInfo
- Publication number
- KR101801203B1 KR101801203B1 KR1020100140294A KR20100140294A KR101801203B1 KR 101801203 B1 KR101801203 B1 KR 101801203B1 KR 1020100140294 A KR1020100140294 A KR 1020100140294A KR 20100140294 A KR20100140294 A KR 20100140294A KR 101801203 B1 KR101801203 B1 KR 101801203B1
- Authority
- KR
- South Korea
- Prior art keywords
- dummy
- substrate
- sealant
- forming
- liquid crystal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은, 제1 기판 상의 액티브 영역에 박막 트랜지스터 어레이를 형성하는 공정; 제2 기판 상의 액티브 영역에 컬러 필터 어레이를 형성하는 공정; 상기 제1 기판 및 제2 기판 사이에 액정층을 형성하면서, 메인 씰런트 및 더미 씰런트를 이용하여 상기 제1 기판 및 제2 기판을 합착하되, 상기 메인 씰런트는 상기 액티브 영역을 밀봉하고, 상기 더미 씰런트는 상기 액티브 영역 외곽의 더미 영역에 형성하는 공정; 및 상기 합착 기판 상에 배면 전극을 형성하는 공정을 포함하여 이루어지며, 상기 제1 기판 상의 더미 영역 및 상기 제2 기판 상의 더미 영역 중 적어도 하나의 더미 영역에 더미 패턴을 형성하는 공정을 추가로 포함하여, 상기 배면 전극 형성 공정시 상기 메인 씰런트와 더미 씰런트의 손상을 방지하는 것을 특징으로 하는 액정표시장치의 제조방법에 관한 것으로서,
본 발명에 따르면, 더미 영역(D/A)에 더미 패턴을 추가로 형성함으로써, 더미 영역(D/A)에 남아있는 공기의 양이 줄어들게 되고, 따라서, 배면 전극 형성을 위해서 합착 기판을 진공 챔버에 투입하더라도 공기의 팽창에 의해 메인 씰런트 및 더미 씰런트가 손상되는 것이 방지될 수 있다. The present invention provides a method of manufacturing a thin film transistor, comprising: forming a thin film transistor array in an active region on a first substrate; Forming a color filter array in an active region on a second substrate; The first and second substrates are bonded together using a main sealant and a dummy sealant while the liquid crystal layer is formed between the first substrate and the second substrate, the main sealant seals the active region, Forming the dummy sealant in a dummy region outside the active region; And forming a dummy pattern on at least one dummy area on the dummy area on the first substrate and on the dummy area on the second substrate, Thereby preventing the main sealant and the dummy sealant from being damaged during the back electrode forming process. The method of manufacturing a liquid crystal display device according to claim 1,
According to the present invention, by forming a dummy pattern in the dummy area D / A, the amount of air remaining in the dummy area D / A is reduced. Therefore, in order to form the back electrode, It is possible to prevent the main sealant and the dummy sealant from being damaged by the expansion of the air.
Description
본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 정전기 방지용 배면 전극이 형성된 액정표시장치의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device, and more particularly, to a method of manufacturing a liquid crystal display device having an electrostatic discharge back electrode.
액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.Liquid crystal display devices have a wide variety of applications ranging from notebook computers, monitors, spacecrafts and aircraft to the advantages of low power consumption and low power consumption and being portable.
액정표시장치는 하부 기판, 상부 기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다. The liquid crystal display device includes a lower substrate, an upper substrate, and a liquid crystal layer formed between the two substrates. The arrangement of the liquid crystal layers is adjusted according to whether an electric field is applied or not, .
한편, 운반 또는 조립 등의 공정 중에 정전기가 발생하는 것을 방지하기 위해서, 상기 상부 기판 상에 정전기 방지용 배면 전극이 구비된 액정표시장치가 고안되었다. On the other hand, in order to prevent static electricity from being generated during a process such as transportation or assembly, a liquid crystal display device provided with an anti-static back electrode on the upper substrate has been devised.
이하, 도면을 참조로 배면 전극이 구비된 종래의 액정표시장치에 대해서 설명하기로 한다. Hereinafter, a conventional liquid crystal display device provided with a back electrode will be described with reference to the drawings.
도 1a는 종래의 액정표시장치의 개략적인 평면도이고, 도 1b는 도 1a의 I-I라인의 단면도이다. FIG. 1A is a schematic plan view of a conventional liquid crystal display, and FIG. 1B is a cross-sectional view taken along line I-I of FIG. 1A.
도 1a에서 알 수 있듯이, 종래의 액정표시장치는 합착된 하부 기판(10)과 상부 기판(20), 및 상기 하부 기판(10)과 상부 기판(20)을 합착하기 위한 씰런트(sealant)(40, 50)를 포함하여 이루어진다. 1A, a conventional liquid crystal display device includes a
상기 하부 기판(10)과 상부 기판(20)는 복수의 단위셀이 형성되는 원장 기판을 도시한 것이다. The
상기 씰런트(40, 50)는 메인 씰런트(40)와 더미 씰런트(50)로 이루어진다. The sealant (40, 50) comprises a main sealant (40) and a dummy sealant (50).
상기 메인 씰런트(40)는 단위셀을 구성하는 액티브 영역(Active Area: A/A)각각을 밀봉하는 역할을 하는 것이다.The
상기 더미 씰런트(50)는 상기 메인 씰런트(40) 주위, 즉, 액티브 영역(A/A) 외곽의 더미 영역(Dummy Area: D/A)에 형성되어 합착 공정시 상기 메인 씰런트(40)를 보호하는 역할을 하는 것이다. The
도 1b에서 알 수 있듯이, 상기 하부 기판(10)의 액티브 영역(A/A) 상에는 박막 트랜지스터 어레이(Thin film transistor array)(12)가 형성되어 있고, 상기 상부 기판(20)의 액티브 영역(A/A) 상에는 컬러 필터 어레이(color filter array)(22)가 형성되어 있으며, 상기 박막 트랜지스터 어레이(12)와 상기 컬러 필터 어레이(22) 사이에는 액정층(30)이 형성되어 있다. 1B, a thin
상기 하부 기판(10)과 상부 기판(20)은 메인 씰런트(40)와 더미 씰런트(50)에 의해 합착되어 있다. The
또한, 상기 상부 기판(20) 상에는 배면 전극(60)이 형성되어 있어, 상기 배면 전극(60)에 의해 정전기 발생이 방지된다. Also, a
상기 종래의 액정표시장치는, 박막 트랜지스터 어레이(12)가 형성된 하부 기판(10)을 준비하고, 컬러 필터 어레이(22)가 형성된 상부 기판(20)을 준비하고, 상기 하부 기판(10)과 상부 기판(20) 사이에 액정층(30)을 형성하면서 메인 씰런트(40)와 더미 씰런트(50)를 이용하여 양 기판(10, 20)을 합착하고, 그 후에, 상기 상부 기판(20) 상에 배면 전극(60)을 형성하여 제조된다. The conventional liquid crystal display device has a
그러나, 이와 같은 종래의 액정표시장치는, 상기 배면 전극(60)을 형성하는 공정 중에 상기 씰런트(40, 50)가 손상될 수 있고, 심하면 합착된 하부 기판(10)과 상부 기판(20)이 분리되는 문제가 발생한다. However, in such a conventional liquid crystal display device, the
보다 구체적으로 설명하면, 합착 기판에서 액티브 영역(A/A) 외곽의 더미 영역(D/A), 보다 구체적으로는, 메인 씰런트(40)들 사이의 더미 영역(DA) 및 메인 씰런트(40)와 더미 씰런트(50) 사이의 더미 영역(DA)에는 공기가 남아있을 수 있는데, 이와 같이 공기가 남아 있는 상태에서 상기 배면 전극(60)을 형성하게 되면 상기 씰런트(40, 50)가 손상되는 문제가 발생하게 된다. More specifically, a dummy area D / A outside the active area A / A, more specifically, a dummy area DA between the
즉, 배면 전극(60)은 진공 챔버 내에서 형성하기 때문에, 공기가 남아 있는 상태의 합착 기판을 진공 챔버로 투입시키면, 상기 더미 영역(D/A)에 남아있는 공기가 팽창하게 되고, 그에 따른 압력으로 상기 씰런트(40, 50)가 손상될 수 있으며, 심하면 상기 씰런트(40, 50)에 의해 합착된 하부 기판(10)과 상부 기판(20)이 분리되는 문제가 발생하게 되는 것이다. That is, since the
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 합착 기판에 배면 전극을 형성하는 공정 중에 씰런트가 손상되는 문제를 방지할 수 있는 액정표시장치의 제조방법을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing a liquid crystal display device capable of preventing a sealant from being damaged during a step of forming a back electrode on a bonded substrate, .
본 발명은 상기 목적을 달성하기 위해서, 제1 기판 상의 액티브 영역에 박막 트랜지스터 어레이를 형성하는 공정; 제2 기판 상의 액티브 영역에 컬러 필터 어레이를 형성하는 공정; 상기 제1 기판 및 제2 기판 사이에 액정층을 형성하면서, 메인 씰런트 및 더미 씰런트를 이용하여 상기 제1 기판 및 제2 기판을 합착하되, 상기 메인 씰런트는 상기 액티브 영역을 밀봉하고, 상기 더미 씰런트는 상기 액티브 영역 외곽의 더미 영역에 형성하는 공정; 및 상기 합착 기판 상에 배면 전극을 형성하는 공정을 포함하여 이루어지며, 상기 제1 기판 상의 더미 영역 및 상기 제2 기판 상의 더미 영역 중 적어도 하나의 더미 영역에 더미 패턴을 형성하는 공정을 추가로 포함하여, 상기 배면 전극 형성 공정시 상기 메인 씰런트와 더미 씰런트의 손상을 방지하는 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다. In order to achieve the above object, the present invention provides a method of manufacturing a thin film transistor, comprising: forming a thin film transistor array in an active region on a first substrate; Forming a color filter array in an active region on a second substrate; The first and second substrates are bonded together using a main sealant and a dummy sealant while the liquid crystal layer is formed between the first substrate and the second substrate, the main sealant seals the active region, Forming the dummy sealant in a dummy region outside the active region; And forming a dummy pattern on at least one dummy area on the dummy area on the first substrate and on the dummy area on the second substrate, Thereby preventing damage to the main sealant and the dummy sealant during the back electrode forming process.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, the following effects can be obtained.
본 발명에 따르면, 더미 영역(D/A)에 더미 패턴을 추가로 형성함으로써, 더미 영역(D/A)에 남아있는 공기의 양이 줄어들게 되고, 따라서, 배면 전극 형성을 위해서 합착 기판을 진공 챔버에 투입하더라도 공기의 팽창에 의해 메인 씰런트 및 더미 씰런트가 손상되는 것이 방지될 수 있다. According to the present invention, by forming a dummy pattern in the dummy area D / A, the amount of air remaining in the dummy area D / A is reduced. Therefore, in order to form the back electrode, It is possible to prevent the main sealant and the dummy sealant from being damaged by the expansion of the air.
또한, 상기 더미 패턴을 박막 트랜지스터 어레이 또는 컬러 필터 어레이와 동일하게 형성함으로써, 상기 더미 패턴 형성을 위한 추가 공정이 요하지 않는 장점이 있다. Further, by forming the dummy pattern like the thin film transistor array or the color filter array, an additional process for forming the dummy pattern is not required.
도 1a는 종래의 액정표시장치의 개략적인 평면도이고, 도 1b는 도 1a의 I-I라인의 단면도이다.
도 2a는 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 평면도이고, 도 2b는 도 2a의 I-I라인의 개략적인 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 액정표시장치의 개략적인 평면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 액정표시장치의 개략적인 평면도이다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 액정표시장치의 제조 방법에 대한 개략적인 공정 단면도이다. FIG. 1A is a schematic plan view of a conventional liquid crystal display, and FIG. 1B is a sectional view of a line II in FIG. 1A.
FIG. 2A is a schematic plan view of a liquid crystal display device according to an embodiment of the present invention, and FIG. 2B is a schematic cross-sectional view of a line II in FIG. 2A.
3 is a schematic plan view of a liquid crystal display device according to another embodiment of the present invention.
4 is a schematic plan view of a liquid crystal display device according to another embodiment of the present invention.
5A to 5E are schematic process sectional views of a method of manufacturing a liquid crystal display device according to an embodiment of the present invention.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.
도 2a는 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 평면도이고, 도 2b는 도 2a의 I-I라인의 개략적인 단면도이다. FIG. 2A is a schematic plan view of a liquid crystal display device according to an embodiment of the present invention, and FIG. 2B is a schematic cross-sectional view of a line I-I in FIG. 2A.
도 2a에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는, 합착된 제1 기판(100)과 제2 기판(200), 상기 제1 기판(100)과 제2 기판(200)을 합착하기 위한 씰런트(sealant)(400, 500), 및 배면 전극 형성시 상기 씰런트(400, 500)가 손상되는 것을 줄이기 위한 더미 패턴(dummy pattern)(700)을 포함하여 이루어진다. 2A, the liquid crystal display according to an exemplary embodiment of the present invention includes a
상기 제1 기판(100)과 제2 기판(200)은 복수의 단위셀이 형성되는 원장 기판을 도시한 것으로서, 도면에는 4개의 단위셀 만을 도시하였지만, 형성되는 단위셀의 개수 및 배열 위치 등은 다양하게 변경될 수 있다. Although the
상기 씰런트(400, 500)는 메인 씰런트(400)와 더미 씰런트(500)로 이루어진다. The sealant (400, 500) comprises a main sealant (400) and a dummy sealant (500).
상기 메인 씰런트(400)는 단위셀을 구성하는 액티브 영역(Active Area: A/A)각각을 밀봉하면서 상기 제1 기판(100)과 제2 기판(200)을 합착하는 역할을 한다. The
상기 더미 씰런트(500)는 상기 메인 씰런트(400) 주위, 즉, 액티브 영역(A/A) 외곽의 더미 영역(Dummy Area: D/A)에 형성되어 합착 공정시 상기 메인 씰런트(400)를 보호하는 역할을 한다. The
상기 더미 패턴(700)은 더미 영역(D/A), 보다 구체적으로는, 메인 씰런트(400)들 사이의 더미 영역(D/A)에 일자형 패턴으로 형성되어, 배면 전극 형성시 상기 메인 씰런트(400) 및 더미 씰런트(500)가 손상되는 것을 줄이는 역할을 한다. The
즉, 더미 영역(D/A)에 상기 더미 패턴(700)이 형성되어 있기 때문에, 더미 영역(D/A)에 남아있는 공기의 양이 줄어들게 되고, 따라서, 배면 전극 형성을 위해서 합착 기판을 진공 챔버에 투입하더라도 공기의 팽창에 의해 상기 메인 씰런트(400) 및 더미 씰런트(500)가 손상되는 것이 방지될 수 있다. That is, since the
이하에서는, 도 2b를 참조하여, 본 발명의 일 실시예에 따른 액정표시장치의 단면 구조에 대해서 상세히 설명하기로 한다. Hereinafter, a cross-sectional structure of a liquid crystal display device according to an embodiment of the present invention will be described in detail with reference to FIG. 2B.
도 2b에서 알 수 있듯이, 상기 제1 기판(100)의 액티브 영역(A/A) 상에는 박막 트랜지스터 어레이(Thin film transistor array)(120)가 형성되어 있다. 2B, a thin
상기 박막 트랜지스터 어레이(120)는 액정표시장치의 구동 모드, 예를 들면, TN(Twisted Nematic)모드, VA(Vertical Alignment)모드, IPS(In-plane switching)모드, FFS(Fringe Field Switching) 모드 등과 같이 당업계에 공지된 다양한 구동 모드에 따라 다양하게 변경될 수 있다. The thin
예를 들어, 액정표시장치의 구동 모드가 IPS 모드인 경우, 상기 박막 트랜지스터 어레이(120)는 서로 교차 배열되어 화소 영역을 정의하는 게이트 라인과 데이터 라인, 상기 게이트 라인과 데이터 라인이 교차하는 영역에 형성되는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되는 화소 전극, 및 상기 화소 전극과 함께 횡전계를 형성하기 위해서 상기 화소 전극과 평행하게 배열되는 공통 전극을 포함하여 이루어진다. For example, when the driving mode of the liquid crystal display device is the IPS mode, the thin
이와 같은 박막 트랜지스터 어레이(120)의 일 실시예에 대한 단면 구조를 부연 설명 하면, 상기 제1 기판(100) 상에 게이트 라인 및 게이트 전극이 패턴 형성되고, 그 위에 게이트 절연막이 형성되고, 그 위에 반도체층이 패턴 형성되고, 상기 반도체층 위에 데이터 라인, 소스 전극 및 드레인 전극이 패턴 형성되고, 그 위에 보호막이 형성되고, 그 위에 화소 전극과 드레인 전극이 패턴 형성될 수 있다. The gate line and the gate electrode are patterned on the
상기 제1 기판(100)의 더미 영역(D/A), 보다 구체적으로는, 메인 씰런트(400)들 사이의 더미 영역(D/A) 상에는 제1 더미 패턴(700a)이 형성되어 있다. A
상기 제1 더미 패턴(700a)은 상기 박막 트랜지스터 어레이(120)와 동일하게 형성될 수 있다. The
본 명세서에서, 상기 제1 더미 패턴(700a)이 상기 박막 트랜지스터 어레이(120)와 동일하게 형성된다는 의미는, 상기 제1 더미 패턴(700a)이 상기 박막 트랜지스터 어레이(120) 패턴과 일치하게 형성된다는 의미뿐만 아니라 상기 제1 더미 패턴(700a)이 상기 박막 트랜지스터 어레이(120) 패턴과는 일치하지 않지만 상기 박막 트랜지스터 어레이(120) 패턴을 위한 적층 구성과 동일하다는 의미도 포함하는 것이다. In this specification, the
구체적으로 설명하면, 상기 박막 트랜지스터 어레이(120)는 전술한 바와 같이 게이트 라인 및 게이트 전극 등이 마스크 공정에 의해 패턴화되어 있고, 따라서, 전체적으로 단차를 가지면서 소정의 형태로 패턴형성되어 있다. More specifically, in the thin
상기 제1 더미 패턴(700a)도 상기 박막 트랜지스터 어레이(120) 패턴과 일치하게 단차를 가지면서 패턴형성할 수도 있지만, 상기 박막 트랜지스터 어레이(120)와 같이 단차를 가지면서 패턴형성하지 않고 그 적층순서만 동일하게 형성할 수도 있는 것이다. 즉, 상기 제1 더미 패턴(700a)은 전체적으로 단차를 가지지 않으면서, 예로서, 게이트 라인용 금속, 게이트 절연막, 반도체층, 데이터 라인용 금속, 보호막, 화소 전극용 금속 산화물이 순서대로 적층된 구조로 이루어질 수도 있다. The
이와 같이 상기 제1 더미 패턴(700a)을 박막 트랜지스터 어레이(120)와 동일하게 형성할 경우, 상기 제1 더미 패턴(700a) 형성을 위한 추가 공정이 요하지 않는 장점이 있다. When the
상기 제2 기판(200)의 액티브 영역(A/A) 상에는 컬러 필터 어레이(color filter array)(220)가 형성되어 있다. A
상기 컬러 필터 어레이(220)는 액정표시장치의 구동 모드, 예를 들면, TN(Twisted Nematic)모드, VA(Vertical Alignment)모드, IPS(In-plane switching)모드, FFS(Fringe Field Switching) 모드 등과 같이 당업계에 공지된 다양한 구동 모드에 따라 다양하게 변경될 수 있다. The
예를 들어, 액정표시장치의 구동 모드가 IPS 모드인 경우, 상기 컬러 필터 어레이(220)는 화소 영역 이외의 영역으로 광이 누설되는 것을 방지하기 위해 매트릭스 구조로 형성된 차광층, 상기 차광층 사이에 형성되는 적색, 녹색, 및 청색 등의 컬러 필터층, 및 상기 컬러 필터층 상에 형성되는 오버 코트층을 포함하여 이루어진다. 또한, 상기 오버 코트층 상에 셀갭 유지를 위한 컬럼 스페이서가 추가로 형성될 수도 있다. For example, when the driving mode of the liquid crystal display device is the IPS mode, the
상기 제2 기판(200)의 더미 영역(D/A), 보다 구체적으로는, 메인 씰런트(400)들 사이의 더미 영역(D/A) 상에는 제2 더미 패턴(700b)이 형성되어 있다. A
상기 제2 더미 패턴(700b)은 상기 컬러 필터 어레이(220)와 동일하게 형성될 수 있다. The
본 명세서에서, 상기 제2 더미 패턴(700b)이 상기 컬러 필터 어레이(220)와 동일하게 형성된다는 의미는, 상기 제2 더미 패턴(700b)이 상기 컬러 필터 어레이(220) 패턴과 일치하게 형성된다는 의미뿐만 아니라 상기 제2 더미 패턴(700b)이 상기 컬러 필터 어레이(220) 패턴과는 일치하지 않지만 상기 컬러 필터 어레이(220) 패턴을 위한 적층 구성과 동일하다는 의미도 포함하는 것이다. In this specification, the
구체적으로 설명하면, 상기 컬러 필터 어레이(220)는 전술한 바와 같이 차광층 등이 패턴화되어 있고, 따라서, 전체적으로 단차를 가지면서 소정의 형태로 패턴형성되어 있다. Specifically, in the
상기 제2 더미 패턴(700b)도 상기 컬러 필터 어레이(220) 패턴과 일치하게 단차를 가지면서 패턴형성할 수도 있지만, 상기 컬러 필터 어레이(220)와 같이 단차를 가지면서 패턴형성하지 않고 그 적층순서만 동일하게 형성할 수도 있는 것이다. 즉, 상기 제2 더미 패턴(700b)은 전체적으로 단차를 가지지 않으면서, 예로서, 차광층용 블랙 매트릭스, 컬러 필터층, 오버 코트층이 순서대로 적층된 구조로 이루어질 수도 있다. The
이와 같이 상기 제2 더미 패턴(700b)을 컬러 필터 어레이(220)와 동일하게 형성할 경우, 상기 제2 더미 패턴(700b) 형성을 위한 추가 공정이 요하지 않는 장점이 있다. When the
한편, 도 2b에는 상기 제1 기판(100)의 더미 영역(D/A) 상에 제1 더미 패턴(700a)이 형성되고 상기 제2 기판(200)의 더미 영역(D/A) 상에 제2 더미 패턴(700b)이 형성된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 상기 제1 더미 패턴(700a) 및 제2 더미 패턴(700b) 중 어느 하나의 더미 패턴만이 형성되는 것도 가능하다. A
상기 제1 기판(100) 및 제2 기판(200) 사이의 액티브 영역(A/A)에는 액정층(300)이 형성되어 있다. 즉, 상기 제1 기판(100) 상의 박막 트랜지스터 어레이(120) 및 상기 제2 기판(200) 상의 컬러 필터 어레이(220) 사이에는 액정층(300)이 형성되어 있다. A
또한, 상기 제1 기판(100)과 제2 기판(200) 사이에는 메인 씰런트(400)와 더미 씰런트(500)가 형성되어 있다. A
상기 메인 씰런트(400)는 단위셀을 구성하는 액티브 영역(A/A) 각각을 밀봉하면서 상기 제1 기판(100)과 제2 기판(200)을 합착하고 있다.The
상기 더미 씰런트(500)는 상기 메인 씰런트(400) 주위, 즉, 액티브 영역(A/A) 외곽의 더미 영역(D/A)에 형성되어 있다. The
또한, 상기 제2 기판(200) 상에는 배면 전극(600)이 형성되어 있다. Further, a
상기 배면 전극(600)은 정전기 발생을 방지하는 역할을 하는 것으로서, 예로서 ITO와 같은 투명한 도전물질로 형성할 수 있다. The
도 3은 본 발명의 다른 실시예에 따른 액정표시장치의 개략적인 평면도로서, 이는 더미 패턴(700)의 구성이 변경된 것을 제외하고, 전술한 도 2a 및 도 2b에 따른 액정표시장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 동일한 구성에 대한 반복 설명은 생략하기로 한다. FIG. 3 is a schematic plan view of a liquid crystal display device according to another embodiment of the present invention, which is the same as the liquid crystal display device according to the above-described FIGS. 2A and 2B except that the configuration of the
도 3에서 알 수 있듯이, 본 발명의 다른 실시예에 따르면, 더미 패턴(700)이 일자형이 아니라 십자형으로 이루어져 있다. As shown in FIG. 3, according to another embodiment of the present invention, the
즉, 상기 더미 패턴(700)이 더미 영역(D/A), 보다 구체적으로는, 메인 씰런트(400)들 사이의 더미 영역(D/A)에 십자형 패턴으로 형성되어 있다. That is, the
일반적으로, 합착 기판(100, 200)에 복수의 단위셀을 형성할 때, 합착 기판(100, 200)의 크기와 단위셀의 크기에 따라 합착 기판(100, 200) 내에 단위셀의 배치가 다양하게 변경될 수 있다. Generally, when a plurality of unit cells are formed on the
이와 같이, 단위셀의 배치 모습에 따라, 도 2a에서와 같이 더미 패턴(700)을 일자형으로 형성해도 배면 전극 형성시 상기 메인 씰런트(400) 및 더미 씰런트(500)가 손상되는 것을 충분히 줄일 수 있는 경우도 있지만, 경우에 따라서는, 도 3에서와 같이 더미 패턴(700)을 십자형으로 형성하는 것이 배면 전극 형성시 상기 메인 씰런트(400) 및 더미 씰런트(500)의 손상 방지에 보다 바람직할 수 있다. According to the arrangement of the unit cells, even if the
도 4는 본 발명의 또 다른 실시예에 따른 액정표시장치의 개략적인 평면도로서, 이 또한 더미 패턴(700)의 구성이 변경된 것을 제외하고, 전술한 도 2a 및 도 2b에 따른 액정표시장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 동일한 구성에 대한 반복 설명은 생략하기로 한다. FIG. 4 is a schematic plan view of a liquid crystal display device according to another embodiment of the present invention, and is similar to the liquid crystal display device according to the above-described FIGS. 2A and 2B except that the configuration of the
도 4에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따르면, 더미 패턴(700)이 바둑판형으로 이루어져 있다. As shown in FIG. 4, according to another embodiment of the present invention, the
즉, 상기 더미 패턴(700)이 메인 씰런트(400)들 사이의 더미 영역(D/A)에 십자형 패턴으로 형성됨과 더불어, 메인 씰런트(400)와 더미 씰런트(500) 사이의 더미 영역(D/A)에도 추가로 형성되어 있다. That is, the
이상과 같은, 도 2 내지 도 4에 도시한 액정표시장치는 원장 기판에 복수의 단위셀이 형성된 모습을 도시한 것으로서, 실제 제품에 적용되기 위해서는 각각의 단위셀 별로 절단하는 공정이 추가로 수행되고, 따라서, 단위셀 별로 절단된 실제 제품에는 상기 더미 씰런트(500) 및 더미 패턴(700)이 존재하지 않을 수 있다. 이에 대해서는 후술하는 액정표시장치의 제조방법을 참조하면 용이하게 이해할 수 있을 것이다. The liquid crystal display device shown in FIGS. 2 to 4 has a plurality of unit cells formed on the main substrate. In order to be applied to an actual product, a process of cutting each unit cell is further performed Therefore, the
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 액정표시장치의 제조 방법에 대한 개략적인 공정 단면도로서, 이는 도 2a의 I-I라인의 단면에 해당한다. 5A to 5E are schematic cross-sectional views of a method of manufacturing a liquid crystal display device according to an embodiment of the present invention, which correspond to a cross-section of the line I-I in FIG. 2A.
우선, 도 5a에서 알 수 있듯이, 제1 기판(100)의 액티브 영역(A/A) 상에 박막 트랜지스터 어레이(120)를 형성하고, 상기 제1 기판(100)의 더미 영역(D/A) 상에 제1 더미 패턴(700a)을 형성한다. 5A, a thin
상기 박막 트랜지스터 어레이(120) 및 제1 더미 패턴(700a)의 구체적인 구성은, 전술한 바와 같이 다양하게 형성할 수 있다. 즉, 상기 제1 더미 패턴(700a)은 상기 박막 트랜지스터 어레이(120)와 동일하게 형성하면서, 일자형, 십사형, 또는 바둑판형으로 형성할 수 있다. The detailed structure of the thin
상기 박막 트랜지스터 어레이(120) 및 제1 더미 패턴(700a)의 구체적인 구성에 대한 반복 설명은 생략하기로 한다. The detailed description of the thin
다음, 도 5b에서 알 수 있듯이, 제2 기판(200)의 액티브 영역(A/A) 상에 컬러 필터 어레이(220)를 형성하고, 상기 제2 기판(200)의 더미 영역(D/A) 상에 제2 더미 패턴(700b)을 형성한다. 5B, the
상기 컬러 필터 어레이(220) 및 제2 더미 패턴(700b)의 구체적인 구성은, 전술한 바와 같이 다양하게 형성할 수 있다. 즉, 상기 제2 더미 패턴(700b)은 상기 컬러 필터 어레이(220)와 동일하게 형성하면서, 일자형, 십사형, 또는 바둑판형으로 형성할 수 있다. The specific configuration of the
상기 컬러 필터 어레이(220) 및 제2 더미 패턴(700b)의 구체적인 구성에 대한 반복 설명은 생략하기로 한다. Repeated descriptions of the specific configurations of the
다음, 도 5c에서 알 수 있듯이, 상기 제1 기판(100) 및 제2 기판(200) 사이에 액정층(300)을 형성하면서, 메인 씰런트(400) 및 더미 씰런트(500)를 이용하여 상기 제1 기판(100) 및 제2 기판(200)을 합착한다. 5C, a
상기 액정층(300)은 상기 박막 트랜지스터 어레이(120)와 컬러 필터 어레이(220) 사이에 형성한다. The
상기 메인 씰런트(400)는 액티브 영역(A/A) 각각을 밀봉하면서 상기 제1 기판(100)과 제2 기판(200) 사이를 합착하도록 형성한다.The
상기 더미 씰런트(500)는 상기 메인 씰런트(400) 주위, 즉, 액티브 영역(A/A) 외곽의 더미 영역(D/A)에서 상기 제1 기판(100)과 제2 기판(200) 사이를 합착하도록 형성한다. The
상기 메인 씰런트(400) 및 더미 씰런트(500) 각각은 상기 제1 기판(100)과 제2 기판(200) 중 어느 하나의 기판 상에 도포될 수 있다. Each of the
상기 합착 공정은 당업계에 공지된 액정적하법을 이용하여 수행할 수 있다. The laminating process can be carried out using a liquid drop method well known in the art.
다음, 도 5d에서 알 수 있듯이, 합착 기판(100, 200) 상에 배면 전극(600)을 형성한다. Next, as shown in FIG. 5D, a
상기 배면 전극(600)은 상기 제2 기판(200) 상에 형성할 수 있으며, 특히, 진공 챔버 내에서 스퍼터링 공정을 통해 형성할 수 있다. The
다음, 도 5e에서 알 수 있듯이, 상기 배면 전극(600)이 형성된 합착 기판(100, 200)을 단위셀로 절단한다. Next, as shown in FIG. 5E, the
단위셀로 절단함에 따라서, 상기 더미 씰런트(500) 및 더미 패턴(700)이 제거될 수 있다. As the unit cell is cut, the
이상은, 상기 제1 기판(100)의 더미 영역(D/A) 상에 제1 더미 패턴(700a)을 형성하고, 상기 제2 기판(200)의 더미 영역(D/A) 상에 제2 더미 패턴(700b)을 형성한 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 상기 제1 더미 패턴(700a) 및 상기 제2 더미 패턴(700b) 중 어느 하나의 더미 패턴만을 형성할 수도 있다. As described above, the
또한, 상기 제1 더미 패턴(700a) 및 제2 더미 패턴(700b)의 모습을 서로 상이하게 형성할 수도 있다. 예를 들어, 상기 제1 더미 패턴(700a)은 일자형으로 형성하고 상기 제2 더미 패턴(700b)은 십자형으로 형성할 수도 있다. In addition, the shapes of the
100: 제1 기판 120: 박막 트랜지스터 어레이
200: 제2 기판 220: 컬러 필터 어레이
300: 액정층 400: 메인 씰런트
500: 더미 씰런트 600: 배면 전극
700: 더미 패턴 700a: 제1 더미 패턴
700b: 제2 더미 패턴100: first substrate 120: thin film transistor array
200: second substrate 220: color filter array
300: liquid crystal layer 400: main sealant
500: dummy sealant 600: rear electrode
700:
700b: second dummy pattern
Claims (8)
제2 기판 상의 액티브 영역에 컬러 필터 어레이를 형성하는 공정;
상기 제1 기판 및 제2 기판 사이에 액정층을 형성하면서, 메인 씰런트 및 더미 씰런트를 이용하여 상기 제1 기판 및 제2 기판을 합착하되, 상기 메인 씰런트는 상기 액티브 영역을 밀봉하고, 상기 더미 씰런트는 상기 액티브 영역 외곽의 더미 영역에 형성하는 공정; 및
상기 합착 기판 상에 배면 전극을 형성하는 공정을 포함하여 이루어지며,
상기 제1 기판 상의 더미 영역 및 상기 제2 기판 상의 더미 영역 중 적어도 하나의 더미 영역에 더미 패턴을 형성하는 공정을 추가로 포함하여, 상기 배면 전극 형성 공정시 상기 메인 씰런트와 더미 씰런트의 손상을 방지하고,
상기 더미 패턴을 형성하는 공정은 상기 제1 기판 상의 더미 영역에 제1 더미 패턴을 형성하는 공정 및 상기 제2 기판 상의 더미 영역에 제2 더미 패턴을 형성하는 공정을 포함하여 이루어지고, 상기 제1 더미 패턴은 상기 박막 트랜지스터 어레이와 동일하게 형성하고, 상기 제2 더미 패턴은 상기 컬러 필터 어레이와 동일하게 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.Forming a thin film transistor array in an active region on a first substrate;
Forming a color filter array in an active region on a second substrate;
The first and second substrates are bonded together using a main sealant and a dummy sealant while the liquid crystal layer is formed between the first substrate and the second substrate, the main sealant seals the active region, Forming the dummy sealant in a dummy region outside the active region; And
And forming a back electrode on the bonded substrate,
Further comprising the step of forming a dummy pattern in at least one dummy region of the dummy region on the first substrate and the dummy region on the first substrate so that damage to the main sealant and the dummy sealant In addition,
Wherein the step of forming the dummy pattern includes a step of forming a first dummy pattern on a dummy area on the first substrate and a step of forming a second dummy pattern on a dummy area on the second substrate, Wherein the dummy pattern is formed in the same manner as the thin film transistor array, and the second dummy pattern is formed in the same manner as the color filter array.
상기 제1 더미 패턴은 상기 박막 트랜지스터 어레이와 적층 구성이 동일하면서 단차를 가지지 않도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. The method according to claim 1,
Wherein the first dummy pattern is formed so as not to have a step with the same lamination structure as the thin film transistor array.
상기 제2 더미 패턴은 상기 컬러 필터 어레이와 적층 구성이 동일하면서 단차를 가지지 않도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. The method according to claim 1,
Wherein the second dummy pattern is formed so as not to have a step with the same lamination structure as the color filter array.
상기 더미 패턴은 상기 메인 씰런트 사이의 더미 영역에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. The method according to claim 1,
Wherein the dummy pattern is formed in a dummy area between the main sealants.
상기 더미 패턴은 상기 메인 씰런트와 상기 더미 씰런트 사이의 더미 영역에 추가로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. The method according to claim 6,
Wherein the dummy pattern is further formed in a dummy area between the main sealant and the dummy sealant.
상기 배면 전극이 형성된 합착 기판을 단위셀로 절단하는 공정을 추가로 포함하여 이루어지고, 상기 절단 공정에 의해서 상기 더미 씰런트 및 더미 패턴이 제거되는 것을 특징으로 하는 액정표시장치의 제조방법. The method according to claim 1,
Wherein the dummy sealant and the dummy pattern are removed by the cutting process. The method of manufacturing a liquid crystal display device according to claim 1,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100140294A KR101801203B1 (en) | 2010-12-31 | 2010-12-31 | Method for manufacturing Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100140294A KR101801203B1 (en) | 2010-12-31 | 2010-12-31 | Method for manufacturing Liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120078105A KR20120078105A (en) | 2012-07-10 |
KR101801203B1 true KR101801203B1 (en) | 2017-11-27 |
Family
ID=46711499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100140294A KR101801203B1 (en) | 2010-12-31 | 2010-12-31 | Method for manufacturing Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101801203B1 (en) |
-
2010
- 2010-12-31 KR KR1020100140294A patent/KR101801203B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20120078105A (en) | 2012-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8072568B2 (en) | Display panel comprising at least one mark formed of a thinnest conductive film and a flattening film including a sealing exposing portion | |
JP4386862B2 (en) | Liquid crystal display device and manufacturing method thereof | |
CN104335111A (en) | Liquid crystal display device | |
JP2007179051A (en) | Liquid crystal display device | |
US11397357B2 (en) | Dimming panel and manufacturing method thereof | |
KR101832270B1 (en) | Liquid crystal display device and method of fabricating thereof | |
US8294867B2 (en) | Liquid crystal display having a terminal portion and a sealing member wherein neither a first or a second substrate extends beyond an outer periphery of the sealing member along a side of the display | |
KR101801203B1 (en) | Method for manufacturing Liquid crystal display device | |
JP4720336B2 (en) | Electro-optical device manufacturing method and electro-optical device | |
JP2009116309A (en) | Liquid crystal display device | |
KR20180126732A (en) | Manufacturing method of multi-panel and display device | |
JPWO2011125284A1 (en) | Manufacturing method of liquid crystal display panel | |
JPWO2008102730A1 (en) | Strip base material for liquid crystal cell, multi-faced base material for liquid crystal cell, substrate for array substrate, and method for manufacturing liquid crystal cell | |
KR20180078925A (en) | Liquid crystal display device | |
JP2009047758A (en) | Liquid crystal display panel and method for manufacturing liquid crystal display panel | |
WO2018221315A1 (en) | Display panel and connected display panel | |
JP4731576B2 (en) | Display panel | |
CN111679487A (en) | Display panel and display device | |
KR20040013469A (en) | In plane switching mode liquid crystal display device | |
KR20110028141A (en) | Liquid crystal display device and method for fabricating the same | |
JP2007078930A (en) | Liquid crystal display device | |
JP2008058648A (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |