KR101800273B1 - Method for analyzing wafer - Google Patents

Method for analyzing wafer Download PDF

Info

Publication number
KR101800273B1
KR101800273B1 KR1020160004042A KR20160004042A KR101800273B1 KR 101800273 B1 KR101800273 B1 KR 101800273B1 KR 1020160004042 A KR1020160004042 A KR 1020160004042A KR 20160004042 A KR20160004042 A KR 20160004042A KR 101800273 B1 KR101800273 B1 KR 101800273B1
Authority
KR
South Korea
Prior art keywords
wafer
flatness
oxide film
film
evaluating
Prior art date
Application number
KR1020160004042A
Other languages
Korean (ko)
Other versions
KR20170084785A (en
Inventor
이충현
이성욱
함호찬
김자영
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020160004042A priority Critical patent/KR101800273B1/en
Priority to PCT/KR2016/013132 priority patent/WO2017122921A1/en
Publication of KR20170084785A publication Critical patent/KR20170084785A/en
Application granted granted Critical
Publication of KR101800273B1 publication Critical patent/KR101800273B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

실시 예의 웨이퍼 분석 방법은 웨이퍼 위에 산화막을 형성하는 단계와, 산화막 위에 필름을 형성하는 단계와, 산화막과 필름이 형성된 웨이퍼에 스트레스를 부여하는 단계와, 스트레스를 부여받은 웨이퍼의 중간 평탄도를 측정하는 단계와, 스트레스를 부여받은 웨이퍼를 제1 소정온도에서 열처리하는 단계와, 열처리된 웨이퍼의 최종 평탄도를 측정하는 단계 및 중간 또는 최종 평탄도 중 적어도 하나를 이용하여 웨이퍼의 평탄도를 평가하는 단계를 포함한다.The wafer analysis method of the embodiment includes the steps of forming an oxide film on a wafer, forming a film on the oxide film, stressing the wafer on which the oxide film and the film are formed, and measuring the intermediate flatness of the stressed wafer Evaluating the flatness of the wafer using at least one of intermediate or final flatness, heat treating the stressed wafer at a first predetermined temperature, measuring the final flatness of the heat-treated wafer, and evaluating the flatness of the wafer using at least one of intermediate or final flatness .

Description

웨이퍼 분석 방법{Method for analyzing wafer}[0001] The present invention relates to a method for analyzing wafer,

실시 예는 웨이퍼 분석 방법에 관한 것이다.An embodiment relates to a wafer analysis method.

웨이퍼의 직경이 증가하는 반면, 소자는 1 ㎛까지 작은 크기로 설계되고 있다. 웨이퍼의 평탄도는 웨이퍼의 직경에 독립적이지만 웨이퍼의 휨(bow)은 직경에 의존한다. 웨이퍼에서 소자가 형성되는 면의 곡률을 볼록하거나 오목하게 제어하는 것은 중요하다. 반복되는 높은 열 공정을 경험한 후에 웨이퍼의 뒤틀림(warpage)은 초기에 웨이퍼의 휨에 의존한다. 여기서, 휨이란 기계적인 웨이퍼링 공정에 의해 야기되는 초기 웨이퍼의 변형을 의미하고, 뒤틀림이란 열처리에 의해 야기되는 웨이퍼의 변형을 의미할 수 있다.While the diameter of the wafer increases, the device is designed to be as small as 1 탆. The flatness of the wafer is independent of the diameter of the wafer, but the bow of the wafer depends on the diameter. It is important to control convex or concave curvature of the surface on which the element is formed in the wafer. The warpage of the wafer after experiencing a repeated high heat process depends on the warpage of the wafer initially. Here, bending means deformation of an initial wafer caused by a mechanical wafering process, and warpage can mean deformation of a wafer caused by a heat treatment.

현재 웨이퍼를 열처리하는 동안 웨이퍼의 휨이나 뒤틀림에 대한 정보를 실시간으로 관측하거나 획득하기 어려움이 있다. 이로 인해, 웨이퍼를 제조할 때, 웨이퍼의 평탄도에 대한 분석 방법이 절실해지고 있다.It is difficult to observe or acquire information on the warpage or distortion of the wafer in real time during the current heat treatment of the wafer. As a result, when manufacturing wafers, a method for analyzing the flatness of the wafers is becoming urgent.

실시 예는 웨이퍼의 평탄도를 분석할 수 있는 웨이퍼 분석 방법을 제공한다.The embodiment provides a wafer analysis method capable of analyzing the flatness of a wafer.

실시 예에 의한 웨이퍼 분석 방법은, 웨이퍼 위에 산화막을 형성하는 단계; 상기 산화막 위에 필름을 형성하는 단계; 상기 산화막과 상기 필름이 형성된 상기 웨이퍼에 스트레스를 부여하는 단계; 상기 스트레스를 부여받은 상기 웨이퍼의 중간 평탄도를 측정하는 단계; 상기 스트레스를 부여받은 상기 웨이퍼를 제1 소정온도에서 열처리하는 단계; 상기 열처리된 웨이퍼의 최종 평탄도를 측정하는 단계; 및 상기 중간 또는 최종 평탄도 중 적어도 하나를 이용하여 상기 웨이퍼의 평탄도를 평가하는 단계를 포함할 수 있다.A wafer analysis method according to an embodiment includes: forming an oxide film on a wafer; Forming a film on the oxide film; Applying stress to the oxide film and the wafer on which the film is formed; Measuring a medium flatness of the stressed wafer; Heat treating the stressed wafer at a first predetermined temperature; Measuring a final flatness of the heat treated wafer; And evaluating the flatness of the wafer using at least one of the intermediate or final flatness.

예를 들어, 상기 웨이퍼 분석 방법은, 상기 웨이퍼 위에 상기 산화막을 형성하기 이전에 상기 웨이퍼의 초기 평탄도를 측정하는 단계를 더 포함하고, 상기 웨이퍼의 평탄도를 평가할 때, 상기 초기, 중간 또는 최종 평탄도 중 적어도 하나를 이용할 수 있다.For example, the wafer analysis method may further include measuring an initial flatness of the wafer prior to forming the oxide film on the wafer, wherein, when evaluating the flatness of the wafer, the initial, Flatness can be used.

예를 들어, 상기 초기 평탄도가 측정되는 대상이 되는 웨이퍼는 도전형 도펀트에 의해 도핑된 폴리쉬드 웨이퍼일 수 있다.For example, the wafer to which the initial flatness is to be measured may be a polished wafer doped with a conductive dopant.

예를 들어, 상기 웨이퍼의 평탄도는 상기 웨이퍼의 휨 또는 뒤틀림 중 적어도 하나를 포함할 수 있다.For example, the flatness of the wafer may include at least one of warping or warping of the wafer.

예를 들어, 상기 산화막을 950℃의 온도에서 상기 웨이퍼 위에 형성할 수 있다.For example, the oxide film can be formed on the wafer at a temperature of 950 캜.

예를 들어, 상기 필름은 폴리 실리콘을 포함할 수 있다.For example, the film may comprise polysilicon.

예를 들어, 상기 산화막 또는 상기 필름 중 적어도 하나는 상기 웨이퍼의 전면(all surfaces)에 형성될 수 있다.For example, at least one of the oxide film or the film may be formed on all surfaces of the wafer.

예를 들어, 상기 산화막 위에 상기 필름을 500 Å의 두께로 형성할 수 있다.For example, the film may be formed on the oxide film to a thickness of 500 ANGSTROM.

예를 들어, 상기 웨이퍼에 상기 스트레스를 부여하는 단계는 상기 웨이퍼의 배면에 형성된 상기 산화막과 상기 필름을 제거하는 단계를 포함할 수 있다.For example, the step of imparting the stress to the wafer may include removing the oxide film and the film formed on the back surface of the wafer.

예를 들어, 상기 웨이퍼에 상기 스트레스를 부여하는 단계는 상기 웨이퍼의 전면에 형성된 상기 필름 위에 식각 마스크를 형성하는 단계; 상기 웨이퍼에 형성된 자연 산화막을 상기 식각 마스크를 이용하여 제거하는 단계; 및 상기 식각 마스크를 제거하는 단계를 포함할 수 있다.For example, imparting the stress to the wafer may include forming an etch mask on the film formed on the front side of the wafer; Removing the native oxide film formed on the wafer using the etching mask; And removing the etch mask.

예를 들어, 200:1로 희석된 HF를 이용하여 3분동안 상기 자연 산화막을 제거할 수 있다.For example, the natural oxide film can be removed for 3 minutes using HF diluted to 200: 1.

예를 들어, 상기 산화막과 상기 필름을 제거하는 단계는 상기 웨이퍼의 배면에 형성된 상기 폴리 실리콘을 NaOH를 이용하여 10분 동안 제거하는 단계; 및 상기 웨이퍼의 배면에 형성된 상기 산화막을 20:1로 희석된 HF를 이용하여 제1 소정 시간 동안 제거하는 단계를 포함할 수 있다.For example, removing the oxide film and the film may include removing the polysilicon formed on the back surface of the wafer using NaOH for 10 minutes; And removing the oxide film formed on the back surface of the wafer using HF diluted with 20: 1 for a first predetermined time.

예를 들어, 상기 제1 소정 시간은 아래와 같을 수 있다.For example, the first predetermined time may be as follows.

Figure 112016003579005-pat00001
Figure 112016003579005-pat00001

여기서 X는 상기 제1 소정 시간을 나타내고, t는 상기 산화막의 두께를 나타내고, T는 255 Å이다.Where X represents the first predetermined time, t represents the thickness of the oxide film, and T is 255 ANGSTROM.

예를 들어, 상기 제1 소정 온도는 상기 웨이퍼에 산소 석출물과 슬립을 발생시키지 않은 온도일 수 있다.For example, the first predetermined temperature may be a temperature at which oxygen precipitates and slips are not generated in the wafer.

예를 들어, 상기 제1 소정 온도의 최대값은 950℃일 수 있다.For example, the maximum value of the first predetermined temperature may be 950 ° C.

예를 들어, 상기 제1 소정 온도의 최소값은 300℃일 수 있다.For example, the minimum value of the first predetermined temperature may be 300 ° C.

예를 들어, 상기 열처리하는 단계는 반복적으로 수행될 수 있다.For example, the heat treatment may be repeatedly performed.

예를 들어, 상기 웨이퍼의 평탄도를 평가하는 단계는 상기 초기, 중간 또는 최종 평탄도 중 적어도 하나를 이용하여 상기 웨이퍼의 전체의 평탄도를 평가할 수 있다.For example, evaluating the flatness of the wafer may evaluate the overall flatness of the wafer using at least one of the initial, intermediate, or final flatness.

예를 들어, 상기 웨이퍼의 평탄도를 평가하는 단계는 탄성 변형 구간에서 수행될 수 있다.For example, the step of evaluating the flatness of the wafer may be performed in the elastic deformation section.

예를 들어, 상기 웨이퍼의 평탄도를 평가하는 단계는 상기 웨이퍼의 직경이 300 ㎜이고, 상기 산화막의 두께가 4000A 이하일 때, 상기 웨이퍼의 평탄도가 50㎛이하인가를 검사할 수 있다.For example, the step of evaluating the flatness of the wafer can check whether the flatness of the wafer is 50 mu m or less when the diameter of the wafer is 300 mm and the thickness of the oxide film is 4000A or less.

예를 들어, 상기 웨이퍼의 평탄도를 평가하는 단계는 상기 웨이퍼에 포함된 인터스티셜 산소 농도나 초기 산소 농도, 상기 웨이퍼에 포함된 도펀트 농도, 상기 필름의 두께, 상기 산화막을 형성하는 온도, 상기 웨이퍼의 도핑 농도, 상기 산화막의 두께, 저항률 또는 비저항 중 적어도 하나에 따른 상기 웨이퍼의 평탄도의 변화를 구하는 단계를 포함할 수 있다.For example, the step of evaluating the flatness of the wafer may include determining an interstitial oxygen concentration, an initial oxygen concentration, a dopant concentration contained in the wafer, a thickness of the film, a temperature for forming the oxide film, And obtaining a change in the flatness of the wafer according to at least one of the doping concentration of the wafer, the thickness of the oxide film, the resistivity, and the resistivity.

예를 들어, 상기 웨이퍼의 평탄도를 평가하는 단계는 상기 초기 평탄도 및 상기 중간 평탄도를 이용하여 상기 필름에 의해 영향받은 상기 웨이퍼의 평탄도를 평가하고, 상기 중간 및 최종 평탄도를 이용하여 상기 열처리에 의해 영향받은 상기 웨이퍼의 평탄도를 평가할 수 있다.For example, evaluating the flatness of the wafer may include evaluating the flatness of the wafer affected by the film using the initial flatness and the intermediate flatness, and using the intermediate and final flatness The flatness of the wafer affected by the heat treatment can be evaluated.

실시 예에 따른 웨이퍼 분석 방법은 추후 필름이 형성되는 스트레스 및/또는 열처리 스트레스를 경험할 수 있는 웨이퍼의 평탄도 즉, 휨 또는 튀틀림 중 적어도 하나를 필름을 형성하고 열처리를 수행하여 평가할 수 있기 때문에, 우수한 평탄도를 갖는 웨이퍼를 제조할 수 있도록 한다.The wafer analysis method according to the embodiment can evaluate at least one of the flatness of the wafer that can experience the stress and / or the heat stress to be formed later, that is, the warp or the shear, by performing the film formation and heat treatment, Thereby making it possible to manufacture wafers having excellent flatness.

도 1은 실시 예에 의한 웨이퍼 분석 방법을 설명하기 위한 플로우차트이다.
도 2a 내지 도 2h는 도 1에 도시된 웨이퍼 분석 방법의 이해를 돕기 위한 예시적인 공정 단면도를 나타낸다.
도 3은 도 1에 도시된 제40 단계의 일 실시 예를 설명하기 위한 플로우차트이다.
도 4는 제60 단계에서 수행되는 열처리의 과정을 예시적으로 나타내는 그래프이다.
도 5는 제20 단계에서 산화막을 형성하는 온도와 산화막의 두께에 따른 웨이퍼의 휨 변화량의 일 례를 나타내는 그래프이다.
도 6은 제20 단계에서 산화막을 형성하는 온도와 산화막의 두께에 따른 웨이퍼의 휨 변화량의 다른 례를 나타내는 그래프이다.
도 7은 필름의 두께별 웨이퍼의 평탄도를 나타내는 그래프이다.
도 8은 웨이퍼의 저항률에 따른 웨이퍼의 평탄도를 나타내는 그래프이다.
도 9는 웨이퍼의 인터스티셜 산소 농도에 따른 웨이퍼의 평탄도를 나타내는 그래프이다.
도 10은 웨이퍼의 초기 산소 농도와 산화막의 두께에 따른 웨이퍼의 휨 변화량을 나타내는 그래프이다.
도 11은 웨이퍼의 초기 산소 농도와 산화막의 두께에 따른 웨이퍼의 뒤틀림 변화량을 나타내는 그래프이다.
도 12a 내지 도 12d는 비교 례에 의한 웨이퍼 분석 방법을 설명하기 위한 공정 단면도를 나타낸다.1 is a flowchart for explaining a wafer analysis method according to an embodiment.
FIGS. 2A through 2H show exemplary process cross-sectional views for facilitating understanding of the wafer analysis method shown in FIG. 1. FIG.
FIG. 3 is a flowchart for explaining an embodiment of operation 40 shown in FIG.
4 is a graph exemplarily showing a process of the heat treatment performed in operation 60. FIG.
5 is a graph showing an example of a warpage change amount of a wafer depending on a temperature for forming an oxide film and a thickness of an oxide film in operation 20;
6 is a graph showing another example of the warpage change amount of the wafer depending on the temperature for forming the oxide film and the thickness of the oxide film in operation 20;
7 is a graph showing the flatness of the wafer with respect to the thickness of the film.
8 is a graph showing the flatness of the wafer according to the resistivity of the wafer.
9 is a graph showing the flatness of the wafer in accordance with the interstitial oxygen concentration of the wafer.
10 is a graph showing changes in warpage of the wafer depending on the initial oxygen concentration of the wafer and the thickness of the oxide film.
11 is a graph showing the amount of distortion of the wafer depending on the initial oxygen concentration of the wafer and the thickness of the oxide film.
12A to 12D show process cross-sectional views for explaining a wafer analysis method according to a comparative example.

이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to facilitate understanding of the present invention. However, the embodiments according to the present invention can be modified into various other forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the invention are provided to more fully describe the present invention to those skilled in the art.

도 1은 실시 예에 의한 웨이퍼 분석 방법(100)을 설명하기 위한 플로우차트이고, 도 2a 내지 도 2h는 도 1에 도시된 웨이퍼 분석 방법(100)의 이해를 돕기 위한 예시적인 공정 단면도를 나타낸다.FIG. 1 is a flow chart for explaining a wafer analysis method 100 according to an embodiment, and FIG. 2A to FIG. 2H show exemplary process cross-sectional views for facilitating understanding of the wafer analysis method 100 shown in FIG.

도 2a 내지 도 2h를 참조하여 도 1에 도시된 웨이퍼 분석 방법(100)을 설명하지만, 실시 예에 의한 웨이퍼 분석 방법(100)은 도 2a 내지 도 2h에 도시된 공정 단면도에 국한되지 않는다.Although the wafer analysis method 100 shown in FIG. 1 is described with reference to FIGS. 2A through 2H, the wafer analysis method 100 according to an embodiment is not limited to the process sectional views shown in FIGS. 2A through 2H.

실시 예에 의한 웨이퍼 분석 방법(100)은 먼저, 도 2a에 예시된 바와 같이 분석 대상이 되는 웨이퍼(110)를 준비하고, 웨이퍼(110)의 평탄도를 측정한다(제10 단계). 여기서, 제10 단계는 후술되는 제20 단계가 수행되기 이전에 수행되지만, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 제10 단계는 제30 단계가 수행되기 이전에 제20 단계 후에 수행될 수도 있고 생략될 수도 있다. 여기서, 웨이퍼(110)의 평탄도란, 웨이퍼(110)의 휨(bow) 또는 뒤틀림(warpage) 중 적어도 하나를 의미할 수 있다. 이하에서 설명되는 평탄도도 갖은 의미를 갖는다. 또한, 혼동을 피하기 위해, 제10 단계에서 측정되는 평탄도를 '초기 평탄도'라 칭한다.In the wafer analysis method 100 according to the embodiment, the wafer 110 to be analyzed is prepared as illustrated in FIG. 2A, and the flatness of the wafer 110 is measured (Step 10). Here, the tenth step is performed before the step 20, which will be described later, is performed, but the embodiment is not limited to this. According to another embodiment, the tenth step may be performed after step 20, or may be omitted, before the thirtieth step is performed. Here, the flatness of the wafer 110 may mean at least one of bow and warpage of the wafer 110. The flatness described below is also meaningful. Also, in order to avoid confusion, the flatness measured in the tenth step is referred to as 'initial flatness'.

또한, 본 실시 예에서 분석대상이 되는 웨이퍼(110)는 도전형 도펀트 예를 들어, 보론 등의 p형 도펀트 또는 인(P)과 같은 n형 도펀트에 의해 도핑된 폴리쉬드(polished) 웨이퍼일 수 있으나, 실시 예는 이에 국한되지 않는다.In this embodiment, the wafer 110 to be analyzed may be a polished wafer doped with a conductive dopant, for example, a p-type dopant such as boron or an n-type dopant such as phosphorus (P) However, the embodiment is not limited to this.

제10 단계 후에, 도 2b에 도시된 바와 같이 웨이퍼(110) 위에 산화막(200)을 형성한다(제20 단계). 예를 들어, 제20 단계에서 산화막(200)을 950℃의 온도에서 웨이퍼(110) 위에 형성할 수 있지만, 실시 예는 산화막(200)을 형성하는 특정한 온도에 국한되지 않는다.After the tenth step, an oxide film 200 is formed on the wafer 110 as shown in FIG. 2B (step 20). For example, in the twentieth step, the oxide film 200 can be formed on the wafer 110 at a temperature of 950 DEG C, but the embodiment is not limited to the specific temperature at which the oxide film 200 is formed.

또한, 산화막(200)은 도 2b에 예시된 바와 같이, 웨이퍼(110)의 전면(all front)에 형성될 수 있지만, 실시 예는 산화막(200)이 형성되는 웨이퍼(110)의 특정한 위치에 국한되지 않는다.The oxide film 200 may be formed on the entire front surface of the wafer 110 as illustrated in FIG. 2B, but the embodiment is not limited to the specific position of the wafer 110 on which the oxide film 200 is formed It does not.

제20 단계 후에, 도 2c에 도시된 바와 같이, 산화막(200) 위에 필름(film)(300)을 형성한다(제30 단계). 여기서, 산화막(200) 위에 필름(300)을 형성하는 이유는 다음과 같다.After step 20, a film 300 is formed on the oxide film 200 as shown in FIG. 2C (step 30). Here, the reason why the film 300 is formed on the oxide film 200 is as follows.

본 실시 예에서 평탄도를 분석하고자 하는 웨이퍼(110)는 반도체 공정에서 그(110) 위에 필름(300)이 형성될 수 있다. 따라서, 실시 예에 의한 웨이퍼 분석 방법(100)은 분석 대상이 되는 웨이퍼(110)가 이용 또는 적용되는 환경과 동일한 환경에서 웨이퍼(110)의 평탄도를 평가하기 위해, 웨이퍼(110) 위에 필름(300)을 형성한다. 예를 들어, 필름(300)은 실시 예에 의한 웨이퍼 분석 방법(100)을 이용하여 제조된 웨이퍼(110)의 상부에 형성될 수 있는 게이트 산화 절연막(GOI:Gate Oxide Insulator)에 해당할 수 있다.In this embodiment, the wafer 110 to be analyzed for flatness may be formed with a film 300 on the wafer 110 in a semiconductor process. Therefore, the wafer analysis method 100 according to the embodiment is a method for evaluating the flatness of the wafer 110 in the same environment as the environment in which the wafer 110 to be analyzed is used or applied, 300 are formed. For example, the film 300 may correspond to a gate oxide insulator (GOI) that may be formed on the wafer 110 manufactured using the wafer analysis method 100 according to the embodiment .

예를 들어, 필름(300)은 폴리 실리콘(poly silicon)을 포함할 수 있으나, 실시 예는 필름(300)의 특정한 물질이나 형태에 국한되지 않는다. 전술한 바와 같이, 산화막(200)이 웨이퍼(110)의 전면(all surfaces)에 형성될 경우, 필름(300)이 산화막(200) 위에 형성되므로 필름(300)도 웨이퍼(110)의 전면(all surfaces)에 형성될 수 있다.For example, the film 300 may comprise polysilicon, but embodiments are not limited to any particular material or shape of the film 300. As described above, when the oxide film 200 is formed on all surfaces of the wafer 110, since the film 300 is formed on the oxide film 200, the film 300 is also formed on the entire surface of the wafer 110 surfaces.

만일, 필름(300)이 GOI일 경우, 산화막(200) 위에 형성되는 필름(300)의 두께는 예를 들어 500Å일 수 있으나, 실시 예는 필름(300)의 특정한 두께에 국한되지 않는다.If the film 300 is GOI, the thickness of the film 300 formed on the oxide film 200 may be, for example, 500 Å, but the embodiment is not limited to the specific thickness of the film 300.

또한, 필름(300)을 형성한 후에, 도 2c에 도시된 바와 같이 필름(300) 위에 자연 산화막(210)이 형성될 수 있다.Also, after the film 300 is formed, a native oxide film 210 may be formed on the film 300 as shown in FIG. 2C.

제30 단계 후에, 산화막(200)과 필름(300)이 형성된 웨이퍼(110)에 스트레스를 부여한다(제40 단계).After step 30, the wafer 110 on which the oxide film 200 and the film 300 are formed is stressed (step 40).

도 3은 도 1에 도시된 제40 단계의 일 실시 예(40A)를 설명하기 위한 플로우차트이다.FIG. 3 is a flowchart for explaining an embodiment 40A of the forty-second step shown in FIG.

제30 단계 후에, 웨이퍼(110)에 스트레스를 부여함에 있어서, 필름(300) 위에 도 2c에 예시된 바와 같이 형성된 자연 산화막(210)을 제거한다(제41 내지 제45 단계). 예를 들어, 자연 산화막(210)은 통상적인 사진 식각 공정에 의해 제거될 수 있다.After step 30, stress is applied to the wafer 110, and the natural oxide film 210 formed as illustrated in FIG. 2C is removed on the film 300 (steps 41 to 45). For example, the natural oxide film 210 can be removed by a conventional photolithography process.

즉, 제30 단계 후에, 도 2d에 예시된 바와 같이, 웨이퍼(110)의 전면(front surface)에 형성된 필름(300) 위에 식각 마스크(400)를 형성한다(제41 단계). 전술한 바와 같이 자연 산화막(210)을 사진 식각 공정에 의해 제거하고자 할 경우, 식각 마스크(400)로서 포토 레지스트를 사용할 수 있다.That is, after step 30, an etching mask 400 is formed on the film 300 formed on the front surface of the wafer 110 (step 41), as illustrated in FIG. 2D. As described above, when the natural oxide film 210 is to be removed by a photolithography process, a photoresist can be used as the etching mask 400.

제41 단계 후에, 도 2e에 예시된 바와 같이 식각 마스크(400)를 이용하여 웨이퍼(110)의 자연 산화막(210)을 제거한다(제43 단계). 식각 마스크(400)가 웨이퍼(110)의 전면(front surface)에만 형성되므로, 웨이퍼(110)의 측면과 하면에 위치한 필름(300) 상에 위치한 자연 산화막(210)이 제거될 수 있다. 즉, 웨이퍼(110)의 전면(front surface) 위의 필름(300)과 식각 마스크(400) 사이에 위치한 자연 산화막(210)은 제거되지 않고 잔류하며 그 이외의 자연 산화막(210)은 식각에 의해 제거될 수 있다.After operation 41, the native oxide film 210 of the wafer 110 is removed using the etching mask 400 as illustrated in FIG. 2E (operation 43). Since the etch mask 400 is formed only on the front surface of the wafer 110, the natural oxide film 210 located on the side of the wafer 110 and on the bottom surface of the film 300 can be removed. That is, the natural oxide film 210 located between the film 300 on the front surface of the wafer 110 and the etch mask 400 remains unremoved and the remaining natural oxide film 210 is etched Can be removed.

예를 들어, 제43 단계에서, 자연 산화막(210)을 제거하는 공정은 200:1로 희석된 HF(DHF:Diluted HF)를 이용하여 3분 동안 수행될 수 있으나, 실시 예는 HF의 특정 희석 비율과 특정 식각 시간에 국한되지 않는다.For example, in step 43, the process of removing the native oxide film 210 may be performed for 3 minutes using 200: 1 diluted HF (DHF: Diluted HF) It is not limited to the ratio and the specific etching time.

제43 단계 후에, 도 2f에 예시된 바와 같이 식각 마스크(400)를 제거한다(제45 단계). 만일, 식각 마스크(400)가 전술한 바와 같이 포토 레지스트로 구현될 경우, 황산(H2SO4)을 이용하여 식각 마스크(400)를 제거할 수 있으나, 실시 예는 식각 마스크(400)를 제거하는 특정한 물질이나 방법에 국한되지 않는다.After operation 43, the etching mask 400 is removed as illustrated in FIG. 2F (operation 45). If the etch mask 400 is implemented as a photoresist as described above, the etch mask 400 may be removed using sulfuric acid (H 2 SO 4 ), but embodiments may include removing the etch mask 400 But are not limited to the particular materials or methods.

제45 단계 후에, 웨이퍼(110)의 배면(back surface)에 형성된 산화막(200) 및 필름(300)을 제거한다(제47 및 제49 단계). After step 45, the oxide film 200 and the film 300 formed on the back surface of the wafer 110 are removed (steps 47 and 49).

즉, 제45 단계 후에, 도 2g에 예시된 바와 같이 웨이퍼(110)의 배면에 형성된 필름(300)을 먼저 제거한다(제47 단계). 예를 들어, 필름(300)이 전술한 바와 같이 폴리 실리콘으로 구현될 경우, 폴리 실리콘을 제거하는 공정은 NaOH를 이용하여 10분 동안 수행될 수 있다. 여기서, 웨이퍼(110)의 배면에 형성된 필름(300)을 제거할 때 웨이퍼(110)의 전면(front surface)을 제외한 측면에 위치한 필름(300)도 함께 제거될 수 있다.That is, after step 45, the film 300 formed on the back surface of the wafer 110 is first removed as illustrated in FIG. 2G (step 47). For example, if the film 300 is implemented in polysilicon as described above, the process of removing polysilicon can be performed for 10 minutes using NaOH. Here, when removing the film 300 formed on the back surface of the wafer 110, the film 300 located on the side surface excluding the front surface of the wafer 110 may be removed together.

제47 단계 후에, 도 2h에 예시된 바와 같이, 웨이퍼(110)의 배면에 형성된 산화막을 제거한다(제49 단계). 예를 들어, 웨이퍼(110)의 배면에 형성된 산화막(200)을 제거하는 공정은 20:1로 희석된 HF(DHF:Diluted HF)를 이용하여 제1 소정 시간 동안 수행될 수 있으나, 실시 예는 산화막(200)을 제거하기 위해 사용되는 DHF의 특정 희석 비율과 특정한 시간에 국한되지 않는다.After step 47, the oxide film formed on the back surface of the wafer 110 is removed as illustrated in FIG. 2H (step 49). For example, the process of removing the oxide film 200 formed on the backside of the wafer 110 may be performed for a first predetermined time using 20: 1 diluted HF (DHF) The specific dilution ratio of DHF used to remove the oxide film 200 and the specific time.

예를 들어, 제1 소정 시간은 다음 수학식 1과 같이 표현될 수 있다.For example, the first predetermined time may be expressed by the following equation (1).

Figure 112016003579005-pat00002
Figure 112016003579005-pat00002

여기서, X는 제1 소정 시간을 나타내고, t는 산화막(200)의 두께를 나타내고, T는 255Å일 수 있으나, 실시 예는 T의 특정한 값에 국한되지 않는다.Here, X represents the first predetermined time, t represents the thickness of the oxide film 200, and T may be 255 ANGSTROM, but the embodiment is not limited to a specific value of T.

여기서, 웨이퍼(110)의 배면에 형성된 산화막(200)을 제거할 때 웨이퍼(110)의 전면(front surface)을 제외한 측면에 위치한 산화막(200)과 웨이퍼(110)의 전면(front surface)의 필름(300) 위에 잔존해 있던 자연 산화막(210)도 함께 제거될 수 있다.When removing the oxide film 200 formed on the back surface of the wafer 110, the oxide film 200 located on the side surface excluding the front surface of the wafer 110 and the oxide film 200 on the front surface of the wafer 110 The natural oxide film 210 remaining on the silicon oxide film 300 may be removed together.

도 1에 도시된 제40 단계는 도 3에 도시된 바와 같이 구현될 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 도 3에 도시된 제41 내지 제45 단계는 제40 단계의 구성 요소가 아니라 도 1에 도시된 웨이퍼 분석 방법(100)의 구성 요소일 수 있다.The step 40 shown in FIG. 1 may be implemented as shown in FIG. 3, but the embodiment is not limited to this. That is, according to another embodiment, steps 41 through 45 shown in FIG. 3 may be components of the wafer analysis method 100 shown in FIG. 1, instead of the elements of step 40.

또한, 필름(300)을 형성하는 제30 단계는 제40 단계에 속할 수도 있다. 왜냐하면, 웨이퍼(110) 위에 필름(300)을 형성하는 공정 자체도 웨이퍼(110)에 스트레스를 부여하는 공정에 속할 수 있기 때문이다.In addition, the 30th step of forming the film 300 may include the 40th step. This is because the process of forming the film 300 on the wafer 110 may also be a process of imparting stress to the wafer 110.

한편, 다시 도 1을 참조하면, 제40 단계 후에, 스트레스를 받은 웨이퍼(110)의 평탄도를 측정한다(제50 단계). 제10 단계에서 측정된 초기 평탄도와 구분짓기 위해, 제50 단계에서 측정되는 평탄도를 '중간 평탄도'라 칭한다.Referring to FIG. 1 again, after Step 40, the flatness of the stressed wafer 110 is measured (Step 50). In order to distinguish the initial flatness measured in step 10, the flatness measured in step 50 is referred to as 'medium flatness'.

제50 단계 후에, 제30 및 제40 단계에서 스트레스를 부여받은 웨이퍼(110)를 제1 소정 온도에서 열처리한다(제60 단계). 여기서, 웨이퍼(110)를 열처리하는 이유는 다음과 같다.After operation 50, the stressed wafer 110 is subjected to heat treatment at a first predetermined temperature in operation 30 and operation 40 (operation 60). Here, the reason why the wafer 110 is heat-treated is as follows.

웨이퍼(110)는 열처리는 수반하는 반도체 공정에 적용될 수 있다. 따라서, 제60 단계에서 열처리를 수행한 후 제70 단계에서 웨이퍼의 평탄도를 측정함으로써, 열처리에 대한 웨이퍼의 평탄도의 변화를 예측하고자 함이다.The wafer 110 may be applied to a semiconductor process involving heat treatment. Accordingly, it is intended to predict the change in the flatness of the wafer with respect to the heat treatment by measuring the flatness of the wafer in step 70 after the heat treatment in step 60. FIG.

제60 단계에서 수행되는 열처리의 제1 소정 온도는 웨이퍼(110)에 산소(oxygen)에 의한 석출물(즉, 산소 석출물)과 슬립(slip)을 발생시키지 않은 온도일 수 있다. 예를 들어, 제1 소정 온도는 300℃ 내지 950℃일 수 있다. 즉, 제1 소정 온도의 최소값은 300℃이고, 제1 소정 온도의 최대값은 950℃일 수 있으나, 실시 예는 제1 소정 온도의 특정 값에 국한되지 않는다. 즉, 스트레스를 부여받은 웨이퍼(110)를 열처리하는 동안 산소 석출물과 슬립이 발생되지 않은 온도이면 제1 소정 온도로서 충분하다.The first predetermined temperature of the heat treatment performed in operation 60 may be a temperature at which the oxide 110 does not generate precipitates (i.e., oxygen precipitates) and slips. For example, the first predetermined temperature may be between 300 캜 and 950 캜. That is, the minimum value of the first predetermined temperature may be 300 ° C, and the maximum value of the first predetermined temperature may be 950 ° C, but the embodiment is not limited to the specific value of the first predetermined temperature. That is, if the temperature is such that oxygen precipitates and slip are not generated during the heat treatment of the stressed wafer 110, the first predetermined temperature is sufficient.

또한, 제60 단계에서 수행되는 열처리는 반복적으로 수행될 수 있다.In addition, the heat treatment performed in operation 60 may be repeatedly performed.

도 4는 제60 단계에서 수행되는 열처리의 과정을 예시적으로 나타내는 그래프로서, 횡축은 시간을 나타내고, 종축은 온도를 나타낸다.4 is a graph exemplarily showing the process of the heat treatment performed in operation 60, wherein the horizontal axis represents time and the vertical axis represents temperature.

스트레스를 부여받은 웨이퍼(110)에 대한 열처리는 3회 이상 반복적으로 수행될 수 있다. 예를 들어, 도 4에 예시된 바와 같이, 열처리는 4회에 걸쳐 수행될 수 있다. 또한, 도 4에서, 열처리 온도는 분당 10℃씩 증가할 수 있고, 분당 3℃ 또는 10℃씩 감소할 수 있으나, 실시 예는 이러한 열처리 온도의 증가 속도와 감소 속도에 국한되지 않는다.The heat treatment for the stressed wafer 110 may be repeated three or more times. For example, as illustrated in FIG. 4, the heat treatment may be performed four times. Also, in FIG. 4, the heat treatment temperature can increase by 10 ° C per minute and can be reduced by 3 ° C or 10 ° C per minute, but the embodiment is not limited to the rate of increase and decrease of the heat treatment temperature.

제60 단계 후에, 열처리된 웨이퍼(110)의 평탄도를 측정한다(제70 단계). 제70 단계에서 측정되는 평탄도를 제10 및 제50 단계에서 각각 측정되는 초기 평탄도 및 중간 평탄도와 구분 짓기 위해 '최종 평탄도'라 칭한다.After operation 60, the flatness of the heat-treated wafer 110 is measured (operation 70). The flatness measured in operation 70 is referred to as 'final flatness' in order to distinguish the initial flatness and the intermediate flatness measured in steps 10 and 50, respectively.

제10, 제50 및 제60 단계 각각에서 초기, 중간 및 최종 평탄도는 통상적인 평탄도 측정 방법에 의해 측정될 수 있으며, 실시 예는 평탄도를 측정하는 특정한 방법에 국한되지 않는다. 웨이퍼(110)의 평탄도를 측정하는 방법은 널리 알려져 있으므로 여기서는 상세한 설명을 생략한다.The initial, intermediate and final flatness in each of the 10th, 50th and 60th steps can be measured by a conventional flatness measuring method, and the embodiment is not limited to a specific method of measuring the flatness. Since the method of measuring the flatness of the wafer 110 is well known, detailed description thereof will be omitted here.

제70 단계 후에, 초기, 중간 또는 최종 평탄도 중 적어도 하나를 이용하여 웨이퍼(110)의 평탄도를 평가할 수 있다(제80 단계). 만일, 도 1에 도시된 제10 단계가 생략될 경우, 제80 단계는 중간 평탄도 또는 최종 평탄도 중 적어도 하나를 이용하여 수행될 수 있다.After operation 70, the flatness of the wafer 110 may be evaluated using at least one of initial, intermediate, and final flatness (operation 80). If step 10 shown in FIG. 1 is omitted, step 80 may be performed using at least one of intermediate flatness or final flatness.

또한, 제80 단계는 탄성 변형(elastic deformation) 구간에서 수행될 수도 있다.Step 80 may be performed in an elastic deformation period.

또한, 웨이퍼(110)에 포함된 초기 산소 농도나 인터스티셜(Interstitial) 산소 농도, 웨이퍼(110)에 포함된 도펀트의 농도, 필름(300)의 두께, 산화막(200)을 형성하는 온도, 웨이퍼(110)의 도핑 농도, 산화막(200)의 두께, 저항률(resistivity) 또는 비저항 중 적어도 하나에 따른 웨이퍼(110)의 평탄도의 변화를 제80 단계에서 분석할 수 있다. 이에 대해 상세히 살펴보면 다음과 같다.The initial oxygen concentration or the interstitial oxygen concentration included in the wafer 110, the concentration of the dopant included in the wafer 110, the thickness of the film 300, the temperature at which the oxide film 200 is formed, The change in the flatness of the wafer 110 depending on at least one of the doping concentration of the oxide film 110, the thickness of the oxide film 200, the resistivity or the resistivity can be analyzed in operation 80. The details of this are as follows.

이하, 산화막(200)을 형성하는 온도, 웨이퍼(110)의 도핑 농도 및 산화막(200)의 두께에 따른 웨이퍼(110)의 평탄도의 변화를 제80 단계에서 다음과 같이 분석할 수 있다.The change in the flatness of the wafer 110 according to the temperature of the oxide film 200, the doping concentration of the wafer 110, and the thickness of the oxide film 200 can be analyzed as follows in step 80.

도 5 및 도 6은 제20 단계에서 산화막(200)을 형성하는 온도와 산화막(200)의 두께에 따른 웨이퍼(110)의 휨(bow) 변화량(ΔB)을 나타내는 그래프로서, 각 그래프에서 횡축은 산화막(200)의 두께를 나타내고 종축은 휨 변화량(ΔB)을 나타낸다.5 and 6 are graphs showing a bow change amount? B of the wafer 110 according to the temperature for forming the oxide film 200 and the thickness of the oxide film 200 in operation 20, Represents the thickness of the oxide film 200, and the vertical axis represents the bending change amount? B.

도 5 및 도 6에 도시된 각 그래프에서, 휨 변화량(ΔB)은 제70 단계에서 측정된 최종 평탄도(즉, 최종 휨 정도)와 제50 단계에서 측정된 중간 평탄도(즉, 중간 휨 정도) 간의 차이값을 나타낸다. 또한, 도 5는 p형 도펀트를 약하게 도핑한(p-) 웨이퍼(110)에 대해 실험한 결과를 나타내고, 도 6은 p형 도펀트를 도 5에 대한 웨이퍼(110)보다 상대적으로 많이 도핑한(p++) 웨이퍼(110)에 대해 실험한 결과를 나타낸다.In each of the graphs shown in FIGS. 5 and 6, the amount of bending change? B is calculated from the final flatness (i.e., final bending degree) measured in step 70 and the intermediate flatness measured in step 50 ). ≪ / RTI > FIG. 5 shows the results of an experiment on a (p-) wafer 110 lightly doped with a p-type dopant, and FIG. 6 shows a result obtained by doping a p-type dopant relatively more than the wafer 110 shown in FIG. p < ++ >) wafer 110 is shown.

도 2b에서와 같이 웨이퍼(110) 위에 산화막(200)을 다양한 두께 즉, 3000Å 내지 8000Å로 형성하고, 산화막(200)을 형성하는 온도를 950℃, 1050Å 및 1150Å로 변화시켜가면서 p- 및 p++형 웨이퍼(110)의 휨 변화량(ΔB)을 평가한 결과, 도 5 및 도 6에 도시된 결과를 얻을 수 있다.2B, the oxide film 200 is formed on the wafer 110 to have various thicknesses ranging from 3000 to 8000 and the temperature for forming the oxide film 200 is changed to 950 DEG C, 1050 ANGSTROM and 1150 ANGSTROM, As a result of evaluating the warping variation? B of the wafer 110, the results shown in Figs. 5 and 6 can be obtained.

도 5 및 도 6을 참조하면, 산화막(200)의 두께에 따른 웨이퍼(110)의 평탄도 즉, 휘는 정도의 차이를 두드러짐을 알 수 있으나, 산화막(200)을 형성하는 온도의 변화에 따른 웨이퍼(110)의 휘는 정도의 차이는 미미함을 알 수 있다. 또한, 웨이퍼(110)의 도핑 농도에 따른 웨이퍼(110)의 휘는 정도의 차이 또한 미미하다.5 and 6, it can be seen that the flatness of the wafer 110 depends on the thickness of the oxide film 200, that is, the degree of warping. However, The difference in the degree of warping of the magnetic tape 110 is small. In addition, the degree of warping of the wafer 110 according to the doping concentration of the wafer 110 is also small.

도 5 및 도 6을 참조하면, 950℃의 온도에서 산화막(200)이 형성된 300 ㎜의 직경을 갖는 웨이퍼(110)를 사용하고, 4000Å 이하의 두께로 산화막(200)을 웨이퍼(110) 위에 형성할 때, 실시 예에 의한 웨이퍼 분석 방법(100)에 의해 웨이퍼(110)의 평탄도가 50 ㎛이하까지 내려갈 수 있음을 알 수 있었다.5 and 6, a wafer 110 having a diameter of 300 mm formed with an oxide film 200 at a temperature of 950 캜 is used and an oxide film 200 is formed on the wafer 110 to a thickness of 4000 Å or less It can be seen that the flatness of the wafer 110 can be lowered to 50 μm or less by the wafer analysis method 100 according to the embodiment.

전술한 바와 같이, 실시 예에 의한 웨이퍼 분석 방법(100)은, 웨이퍼의 도핑 농도, 산화막(200)의 두께 및 산화막(200)을 형성하는 온도와 같은 다양한 인자들과 웨이퍼(110)의 평탄도 간의 관계를 분석할 수 있다. 이로 인해, 실시 예에 의한 웨이퍼 분석 방법(100)은 이러한 다양한 인자를 고려하면서 원하는 평탄도를 갖는 웨이퍼를 제조할 수 있도록 한다.As described above, the wafer analysis method 100 according to the embodiment is capable of measuring various factors such as the doping concentration of the wafer, the thickness of the oxide film 200, and the temperature at which the oxide film 200 is formed and the flatness of the wafer 110 Can be analyzed. Accordingly, the wafer analysis method 100 according to the embodiment allows a wafer having a desired flatness to be manufactured while considering various factors.

만일, 950℃보다 큰 1050℃ 이상의 온도에서 산화막(200)을 형성할 경우, 산화막(200)의 두께가 두꺼워질수록 공정 영향성이 크게 반영되어 웨이퍼(110)의 평탄도 분석을 확인하기 어려울 수 있다. 따라서, 제20 단계에서 산화막(200)을 형성하는 온도는 950℃ 이하 예를 들어, 950℃일 수 있다.If the oxide film 200 is formed at a temperature of 1050 ° C or more, which is higher than 950 ° C, the greater the thickness of the oxide film 200, the greater the influence of the process is, and it may be difficult to confirm the flatness analysis of the wafer 110 have. Therefore, in step 20, the temperature for forming the oxide film 200 may be 950 ° C or lower, for example, 950 ° C.

이하, 필름(300)의 두께, 웨이퍼(110)에 포함된 초기 산소 농도, 인터스티셜 산소 농도, 웨이퍼(110)에 포함된 도펀트 예를 들어 보론(Boron)의 농도, 산화막(200)의 두께, 웨이퍼의 저항률에 따른 웨이퍼(110)의 평탄도의 변화를 제80 단계에서 다음과 같이 분석할 수 있다.The thickness of the film 300, the initial oxygen concentration included in the wafer 110, the interstitial oxygen concentration, the concentration of boron, for example, the dopant included in the wafer 110, the thickness of the oxide film 200 , The change of the flatness of the wafer 110 according to the resistivity of the wafer can be analyzed as follows in step 80.

도 7은 필름(300)의 두께별 웨이퍼(110)의 평탄도를 나타내는 그래프로서, 횡축은 필름(300)의 두께를 나타내고, 종축은 웨이퍼(110)의 휨 변화량(ΔB) 및/또는 뒤틀림 변화량(ΔW)을 나타낸다.7 is a graph showing the flatness of the wafer 110 with respect to the thickness of the film 300. The abscissa indicates the thickness of the film 300 and the ordinate indicates the amount of warping B of the wafer 110 and / (? W).

도 7을 참조하면, 필름(300)의 두께가 두꺼워질수록 웨이퍼(110)의 평탄도 즉, 휨 변화량(ΔB) 및/또는 뒤틀림 변화량(ΔW)은 증가함을 알 수 있다.Referring to FIG. 7, as the thickness of the film 300 increases, the flatness of the wafer 110, that is, the deflection change amount? B and / or the distortion variation amount? W increases.

도 8은 웨이퍼(110)의 저항률에 따른 웨이퍼(110)의 평탄도를 나타내는 그래프로서, 횡축은 웨이퍼(110)의 저항률을 나타내고, 종축은 웨이퍼(110)의 휨 변화량(ΔB) 및/또는 뒤틀림 변화량(ΔW)을 나타낸다.8 is a graph showing the flatness of the wafer 110 according to the resistivity of the wafer 110. The axis of abscissas indicates the resistivity of the wafer 110 and the axis of ordinates indicates the warping change amount B of the wafer 110 and / Represents the change amount? W.

도 8을 참조하면, 웨이퍼(110)의 저항률이 증가할수록 웨이퍼(110)의 평탄도 즉, 휨 변화량(ΔB) 및/또는 뒤틀림 변화량(ΔW)은 증가함을 알 수 있다.Referring to FIG. 8, as the resistivity of the wafer 110 increases, the flatness of the wafer 110, that is, the deflection change amount? B and / or the distortion change amount? W increases.

도 9는 웨이퍼(110)의 인터스티셜 산소 농도에 따른 웨이퍼(110)의 평탄도를 나타내는 그래프로서, 횡축은 웨이퍼(110)의 인터스티셜 산소 농도를 나타내고, 종축은 웨이퍼(110)의 휨 변화량(ΔB) 및/또는 뒤틀림 변화량(ΔW)을 나타낸다.9 is a graph showing the flatness of the wafer 110 according to the interstitial oxygen concentration of the wafer 110. The horizontal axis indicates the interstitial oxygen concentration of the wafer 110 and the vertical axis indicates the warpage of the wafer 110 The amount of change? B and / or the amount of distortion? W.

도 9를 참조하면, 웨이퍼(110)의 인터스티셜 산소 농도가 증가할수록 웨이퍼(110)의 평탄도 즉, 휨 변화량(ΔB) 및/또는 뒤틀림 변화량(ΔW)은 감소함을 알 수 있다.Referring to FIG. 9, as the interstitial oxygen concentration of the wafer 110 increases, the flatness of the wafer 110, that is, the deflection variation amount? B and / or the distortion variation amount? W decreases.

도 10 및 도 11은 웨이퍼(110)의 초기 산소 농도(Oi)와 산화막(200)의 두께에 따른 웨이퍼의 휨 변화량(ΔB) 및 뒤틀림 변화량(ΔW)을 각각 나타내는 그래프로서, 각 그래프에서 횡축은 초기 산소 농도(Oi)를 나타내고 종축은 휨 변화량(ΔB) 및 뒤틀림 변화량(ΔW)을 각각 나타낸다.10 and 11 are graphs respectively showing the wafer warping change amount? B and the warping change amount? W according to the initial oxygen concentration Oi of the wafer 110 and the thickness of the oxide film 200. In each graph, Represents the initial oxygen concentration Oi, and the vertical axis represents the warping change amount B and the warping change amount W, respectively.

도 10을 참조하면, 웨이퍼(110)의 초기 산소 농도(Oi)가 증가할수록 웨이퍼(110)의 평탄도 즉, 휨 변화량(ΔB)은 감소함을 알 수 있다. 이때, 산화막(200)의 두께가 2000 Å, 4000 Å 및 5000 Å일 때를 비교하면, 산화막(200)의 두께가 증가할수록 휨 변화량(ΔB)이 상대적으로 작음을 알 수 있었다.10, as the initial oxygen concentration Oi of the wafer 110 increases, the flatness of the wafer 110, that is, the deflection change amount? B, decreases. At this time, when the thickness of the oxide film 200 is 2000 Å, 4000 Å and 5000 Å, it can be seen that the bending variation ΔB is relatively small as the thickness of the oxide film 200 increases.

도 11을 참조하면, 웨이퍼(110)의 초기 산소 농도(Oi)가 증가할수록 웨이퍼(110)의 평탄도 즉, 뒤틀림 변화량(ΔW)은 감소함을 알 수 있다. 이때, 산화막(200)의 두께가 2000 Å, 4000 Å 및 5000 Å일 때를 비교하면, 산화막(200)의 두께가 증가할수록 뒤틀림 변화량(ΔW)이 상대적으로 작음을 알 수 있었다.11, as the initial oxygen concentration Oi of the wafer 110 increases, the flatness of the wafer 110, i.e., the amount of change in warping? W, decreases. At this time, when the thickness of the oxide film 200 is 2000 Å, 4000 Å and 5000 Å, it is found that the amount of distortion ΔW is relatively small as the thickness of the oxide film 200 increases.

특히, 도 10 및 도 11을 참조하면, 초기 산소 농도의 변화에 따른 웨이퍼(110)의 평탄도는 산화막(200)의 두께 별로 95% 이상의 예측 선형성을 가짐을 알 수 있다.In particular, referring to FIGS. 10 and 11, it can be seen that the flatness of the wafer 110 in accordance with the change in the initial oxygen concentration has a predicted linearity of 95% or more for each thickness of the oxide film 200.

또한, 실시 예에 의하면, 제80 단계는 웨이퍼(110)의 전체의 평탄도를 평가하기 위해 수행될 수도 있고, 웨이퍼(110)의 전체가 아니라 웨이퍼(110)를 국부적으로 평가하기 위해 수행될 수도 있다.According to the embodiment, step 80 may be performed to evaluate the overall flatness of the wafer 110, and may be performed to locally evaluate the wafer 110, not the entire wafer 110 have.

예를 들어, 실시 예에 의한 웨이퍼 분석 방법(100)에 의해 웨이퍼(110) 전체의 평탄도를 평가한 결과, 웨이퍼(110)의 평탄도는 도 7에 도시된 바와 같이 필름(300)이 형성됨에 따른 스트레스에 영향을 많이 받음을 알 수 있다. 그러나, 제60 단계에서 웨이퍼(110)를 열처리함에 따라, 웨이퍼(110)의 평탄도는 도 8 내지 도 11에 도시된 바와 같이 웨이퍼(110)의 저항률, 인터스티셜 산소 농도, 초기 산소 농도에 의해 영향을 받음을 알 수 있다.For example, as a result of evaluating the flatness of the entire wafer 110 by the wafer analysis method 100 according to the embodiment, the flatness of the wafer 110 is obtained by forming the film 300 as shown in FIG. 7 The effect of the stress on the self-efficacy. However, as the wafer 110 is subjected to the heat treatment in step 60, the flatness of the wafer 110 is changed to the resistivity of the wafer 110, the interstitial oxygen concentration, the initial oxygen concentration, And the effect of the

또한, 실시 예에 의한 웨이퍼 분석 방법(100)에 의해 웨이퍼(110)의 평탄도를 국부적으로 평가한 결과, 웨이퍼(110)의 초기 형태(shape) 또는 데미지(damage)를 받은 특정 영역이 공정 진행 후 웨이퍼(110)의 평탄도에 영향을 미침을 알 수 있었다. 따라서, ESFQR(Edge Site Flatness Quality Requirement)을 통한 웨이퍼 에지(edge)의 데미지를 평가할 수 있고, SFQR(Site Flatness Quality Requirement) 또는 SBIR(Site Backside Ideal Focal Plane Range)를 통한 제조 공정 상의 데미지 및 형태에 대한 영향성을 평가할 수 있다.As a result of locally evaluating the flatness of the wafer 110 by the wafer analysis method 100 according to the embodiment, a specific region subjected to an initial shape or damage of the wafer 110 is processed And affects the flatness of the rear wafer 110. Therefore, it is possible to evaluate the damage of the edge of the wafer through ESFQR (Edge Site Flatness Quality Requirement), and to evaluate damage and form of manufacturing process through Site Flatness Quality Requirement (SFQR) or Site Backside Ideal Focal Plane Range The impact on the environment can be evaluated.

전술한 바와 같이, 제80 단계에서, 필름(300)에 의해 스트레스를 받은 웨이퍼(110)의 평탄도를 평가할 수도 있고, 열처리에 의해 스트레스를 받은 웨이퍼(110)의 평탄도를 평가할 수도 있다. 이처럼 실시 예에 의한 웨이퍼 분석 방법(100)은 웨이퍼(110)에 가해지는 스트레스별로 웨이퍼(110)의 평탄도를 구분하여 평가할 수 있다.As described above, in step 80, the flatness of the wafer 110 subjected to the stress by the film 300 may be evaluated, or the flatness of the wafer 110 subjected to the stress by the heat treatment may be evaluated. As described above, the wafer analysis method 100 according to the embodiment can evaluate the flatness of the wafer 110 by the stress applied to the wafer 110.

예를 들어, 필름(300)에 의해 영향받은 웨이퍼(110)의 평탄도를 평가하기 위해, 제10 단계에서 측정된 초기 평탄도와 제50 단계에서 측정된 중간 평탄도를 이용할 수 있다. 또한, 열처리에 의해 영향받은 웨이퍼(110)의 평탄도를 평가하기 위해, 제50 단계에서 측정된 중간 평탄도 및 제70 단계에서 측정된 최종 평탄도를 이용할 수도 있다. 예를 들어, 최종 평탄도와 중간 평탄도 간의 차를 이용하여, 도 10에 도시된 바와 같이 초기 산소 농도별 휨 변화량(ΔB)과 도 11에 도시된 바와 같이 초기 산소 농도별 뒤틀림 변화량(ΔW)을 분석할 수 있다.For example, to evaluate the flatness of the wafer 110 affected by the film 300, the initial flatness measured in step 10 and the intermediate flatness measured in step 50 may be used. In addition, in order to evaluate the flatness of the wafer 110 affected by the heat treatment, the intermediate flatness measured in operation 50 and the final flatness measured in operation 70 may be used. For example, by using the difference between the final flatness and the intermediate flatness, as shown in FIG. 10, the warping change amount? B at the initial oxygen concentration and the warping change amount? W at the initial oxygen concentration as shown in FIG. Can be analyzed.

이하, 비교 례와 실시 예에 의한 웨이퍼 분석 방법을 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a comparative example and a wafer analysis method according to an embodiment will be described with reference to the accompanying drawings.

도 12a 내지 도 12d는 비교 례에 의한 웨이퍼 분석 방법을 설명하기 위한 공정 단면도를 나타낸다. 도 12a 내지 도 12d에서 도 2a 내지 도 2h와 동일한 부분에 대해서는 동일한 참조부호를 사용하며, 중복되는 설명을 생략한다.12A to 12D show process cross-sectional views for explaining a wafer analysis method according to a comparative example. 12A to 12D, the same reference numerals are used for the same parts as in FIGS. 2A to 2H, and redundant explanations are omitted.

도 12a 내지 도 12d에 도시된 비교 례에 의한 웨이퍼 분석 방법의 경우, 산화막(200) 위에 필름(300)이 형성되지 않는다. 따라서, 포토 레지스트와 같은 식각 마스크(400)를 이용한 식각 공정에 의해 자연 산화막(210)을 제거할 때, 포토 레지스트가 산화막(200)으로 떨어질 수 있다.In the case of the wafer analysis method according to the comparative example shown in FIGS. 12A to 12D, the film 300 is not formed on the oxide film 200. Therefore, when the natural oxide film 210 is removed by an etching process using an etching mask 400 such as a photoresist, the photoresist may fall into the oxide film 200.

반면에, 도 2d 내지 도 2f를 참조하면, 산화막(200) 위에 필름(300)이 형성되기 때문에, 포토 레지스트로 구현될 수 있는 식각 마스크(400)를 이용하여 자연 산화막(210)을 제거할 때, 포토 레지스트가 산화막(200)으로 떨어짐이 방지되어, 웨이퍼(110)의 평탄도를 정확하게 분석할 수 있도록 한다.2D to 2F, since the film 300 is formed on the oxide film 200, when the natural oxide film 210 is removed using the etching mask 400, which can be realized with a photoresist, , The photoresist is prevented from falling down to the oxide film 200, and the flatness of the wafer 110 can be accurately analyzed.

전술한 바와 같이, 실시 예에 의한 웨이퍼 분석 방법(100)은 필름(300)이 형성되고 열처리를 경험한 웨이퍼(110)의 평탄도 즉, 웨이퍼의 휨 또는 뒤틀림 중 적어도 하나를 평가하여 분석할 수 있다. 따라서, 실시 예에 의한 방법에서 분석된 결과를 이용하여 웨이퍼(110)를 제작할 경우, 추후에 필름과 열처리에 의한 스트레스가 웨이퍼(110)에 부여되더라도 웨이퍼(110)는 소망하는 평탄도를 가질 수 있다.As described above, the wafer analysis method 100 according to the embodiment can evaluate and analyze at least one of the flatness of the wafer 110 on which the film 300 is formed and experienced the heat treatment, that is, warping or warping of the wafer. have. Therefore, when the wafer 110 is fabricated using the analysis result of the method according to the embodiment, even if the stress due to the film and the heat treatment is applied to the wafer 110, the wafer 110 can have a desired flatness have.

결국, 전술한 실시 예에 의한 웨이퍼 분석 방법에 의할 경우, 웨이퍼(110)에 포함된 인터스티셜 산소 농도나 초기 산소 농도, 웨이퍼(110)에 포함된 도펀트 농도, 필름(300)의 두께, 산화막(200)을 형성하는 온도, 웨이퍼(110)의 도핑 농도, 산화막(200)의 두께, 저항률 또는 비저항 등의 다양한 인자가 웨이퍼(110)의 평탄도에 미치는 영향을 분석할 수 있기 때문에, 분석된 결과를 토대로 웨이퍼(110)의 평탄도를 고려하면서 이러한 인자들 각각의 량을 조절해 가면서 웨이퍼(110)를 제조할 수 있도록 한다.As a result, in the wafer analysis method according to the above-described embodiment, the interstitial oxygen concentration and the initial oxygen concentration included in the wafer 110, the dopant concentration included in the wafer 110, the thickness of the film 300, Since the influence of various factors such as the temperature for forming the oxide film 200, the doping concentration of the wafer 110, the thickness of the oxide film 200, the resistivity or the resistivity on the flatness of the wafer 110 can be analyzed, The wafer 110 can be manufactured while controlling the amount of each of these factors while taking the flatness of the wafer 110 into account.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

110: 웨이퍼 200: 산화막
210: 자연 산화막 300: 필름
400: 식각 마스크110: wafer 200: oxide film
210: natural oxide film 300: film
400: etch mask

Claims (22)

웨이퍼 위에 산화막을 형성하는 단계;
상기 산화막 위에 필름을 형성하는 단계;
상기 산화막과 상기 필름이 형성된 상기 웨이퍼에 스트레스를 부여하는 단계;
상기 스트레스를 부여받은 상기 웨이퍼의 중간 평탄도를 측정하는 단계;
상기 스트레스를 부여받은 상기 웨이퍼를 제1 소정온도에서 열처리하는 단계;
상기 열처리된 웨이퍼의 최종 평탄도를 측정하는 단계; 및
상기 중간 또는 최종 평탄도 중 적어도 하나를 이용하여 상기 웨이퍼의 평탄도를 평가하는 단계를 포함하는 웨이퍼 분석 방법.Forming an oxide film on the wafer;
Forming a film on the oxide film;
Applying stress to the oxide film and the wafer on which the film is formed;
Measuring a medium flatness of the stressed wafer;
Heat treating the stressed wafer at a first predetermined temperature;
Measuring a final flatness of the heat treated wafer; And
And evaluating the flatness of the wafer using at least one of the intermediate or final flatness. 제1 항에 있어서, 상기 웨이퍼 위에 상기 산화막을 형성하기 이전에 상기 웨이퍼의 초기 평탄도를 측정하는 단계를 더 포함하고,
상기 웨이퍼의 평탄도를 평가할 때, 상기 초기, 중간 또는 최종 평탄도 중 적어도 하나를 이용하는 웨이퍼 분석 방법.2. The method of claim 1, further comprising measuring an initial flatness of the wafer prior to forming the oxide film on the wafer,
And evaluating the flatness of the wafer using at least one of the initial, intermediate, or final flatness. 제2 항에 있어서, 상기 초기 평탄도가 측정되는 대상이 되는 웨이퍼는 도전형 도펀트에 의해 도핑된 폴리쉬드 웨이퍼인 웨이퍼 분석 방법.3. The method of claim 2, wherein the wafer to which the initial flatness is to be measured is a polished wafer doped with a conductive dopant. 제1 항에 있어서, 상기 웨이퍼의 평탄도는 상기 웨이퍼의 휨 또는 뒤틀림 중 적어도 하나를 포함하는 웨이퍼 분석 방법.The method of claim 1, wherein the flatness of the wafer comprises at least one of warping or warping of the wafer. 제1 항에 있어서, 상기 산화막을 950℃의 온도에서 상기 웨이퍼 위에 형성하는 웨이퍼 분석 방법.The wafer analysis method according to claim 1, wherein the oxide film is formed on the wafer at a temperature of 950 캜. 제1 항에 있어서, 상기 필름은 폴리 실리콘을 포함하는 웨이퍼 분석 방법.The method of claim 1, wherein the film comprises polysilicon. 제1 항에 있어서, 상기 산화막 또는 상기 필름 중 적어도 하나는 상기 웨이퍼의 전면에 형성된 웨이퍼 분석 방법.The method of claim 1, wherein at least one of the oxide film or the film is formed on a front surface of the wafer. 제1 항에 있어서, 상기 산화막 위에 상기 필름을 500 Å의 두께로 형성하는 웨이퍼 분석 방법.The method of claim 1, wherein the film is formed on the oxide film to a thickness of 500 ANGSTROM. 제6 항에 있어서, 상기 웨이퍼에 상기 스트레스를 부여하는 단계는
상기 웨이퍼의 배면에 형성된 상기 산화막과 상기 필름을 제거하는 단계를 포함하는 웨이퍼 분석 방법.7. The method of claim 6, wherein imparting the stress to the wafer comprises:
And removing the oxide film and the film formed on the back surface of the wafer. 제9 항에 있어서, 상기 웨이퍼에 상기 스트레스를 부여하는 단계는
상기 웨이퍼의 전면에 형성된 상기 필름 위에 식각 마스크를 형성하는 단계;
상기 웨이퍼에 형성된 자연 산화막을 상기 식각 마스크를 이용하여 제거하는 단계; 및
상기 식각 마스크를 제거하는 단계를 포함하는 웨이퍼 분석 방법.10. The method of claim 9, wherein the step of imparting the stress to the wafer comprises:
Forming an etch mask on the film formed on the front surface of the wafer;
Removing the native oxide film formed on the wafer using the etching mask; And
And removing the etch mask. 제10 항에 있어서, 200:1로 희석된 HF를 이용하여 3분동안 상기 자연 산화막을 제거하는 웨이퍼 분석 방법.11. The method of claim 10, wherein the native oxide film is removed for 3 minutes using HF diluted to 200: 1. 제9 항에 있어서, 상기 산화막과 상기 필름을 제거하는 단계는
상기 웨이퍼의 배면에 형성된 상기 폴리 실리콘을 NaOH를 이용하여 10분 동안 제거하는 단계; 및
상기 웨이퍼의 배면에 형성된 상기 산화막을 20:1로 희석된 HF를 이용하여 제1 소정 시간 동안 제거하는 단계를 포함하는 웨이퍼 분석 방법.10. The method of claim 9, wherein removing the oxide film and the film comprises:
Removing the polysilicon formed on the back surface of the wafer with NaOH for 10 minutes; And
And removing the oxide film formed on the back surface of the wafer by using HF diluted with 20: 1 for a first predetermined time. 제12 항에 있어서, 상기 제1 소정 시간은 아래와 같은 웨이퍼 분석 방법.
Figure 112016003579005-pat00003

(여기서 X는 상기 제1 소정 시간을 나타내고, t는 상기 산화막의 두께를 나타내고, T는 255 Å이다.)13. The method of claim 12, wherein the first predetermined time period is as follows.
Figure 112016003579005-pat00003

(Where X represents the first predetermined time, t represents the thickness of the oxide film, and T is 255 A.) 제1 항에 있어서, 상기 제1 소정 온도는 상기 웨이퍼에 산소 석출물과 슬립을 발생시키지 않은 온도인 웨이퍼 분석 방법.The method of claim 1, wherein the first predetermined temperature is a temperature at which oxygen precipitates and slip are not generated in the wafer. 제14 항에 있어서, 상기 제1 소정 온도의 최대값은 950℃인 웨이퍼 분석 방법.The method of claim 14, wherein the maximum value of the first predetermined temperature is 950 ° C. 제14 항에 있어서, 상기 제1 소정 온도의 최소값은 300℃인 웨이퍼 분석 방법.The method of claim 14, wherein the minimum value of the first predetermined temperature is 300 캜. 제1 항에 있어서, 상기 열처리하는 단계는 반복적으로 수행되는 웨이퍼 분석 방법.The method of claim 1, wherein the annealing step is performed repeatedly. 제2 항에 있어서, 상기 웨이퍼의 평탄도를 평가하는 단계는
상기 초기, 중간 또는 최종 평탄도 중 적어도 하나를 이용하여 상기 웨이퍼의 전체의 평탄도를 평가하는 웨이퍼 분석 방법.3. The method of claim 2, wherein evaluating the flatness of the wafer
And evaluating the overall flatness of the wafer using at least one of the initial, intermediate, or final flatness. 제1 항에 있어서, 상기 웨이퍼의 평탄도를 평가하는 단계는 탄성 변형 구간에서 수행되는 웨이퍼 분석 방법.2. The method of claim 1, wherein evaluating the flatness of the wafer is performed in an elastic strain section. 제1 항에 있어서, 상기 웨이퍼의 평탄도를 평가하는 단계는
상기 웨이퍼의 직경이 300 ㎜이고, 상기 산화막의 두께가 4000A 이하일 때, 상기 웨이퍼의 평탄도가 50㎛이하인가를 검사하는 웨이퍼 분석 방법.The method of claim 1, wherein evaluating the flatness of the wafer
Wherein the wafer is 300 mm in diameter and the flatness of the wafer is 50 m or less when the thickness of the oxide film is 4000 A or less. 제18 항에 있어서, 상기 웨이퍼의 평탄도를 평가하는 단계는
상기 웨이퍼에 포함된 인터스티셜 산소 농도나 초기 산소 농도, 상기 웨이퍼에 포함된 도펀트 농도, 상기 필름의 두께, 상기 산화막을 형성하는 온도, 상기 웨이퍼의 도핑 농도, 상기 산화막의 두께, 저항률 또는 비저항 중 적어도 하나에 따른 상기 웨이퍼의 평탄도의 변화를 구하는 단계를 포함하는 웨이퍼 분석 방법.19. The method of claim 18, wherein evaluating the flatness of the wafer
The concentration of the dopant included in the wafer, the thickness of the film, the temperature at which the oxide film is formed, the doping concentration of the wafer, the thickness of the oxide film, the resistivity or the resistivity of the wafer And determining a change in flatness of the wafer according to at least one. 제2 항에 있어서, 상기 웨이퍼의 평탄도를 평가하는 단계는
상기 초기 평탄도 및 상기 중간 평탄도를 이용하여 상기 필름에 의해 영향받은 상기 웨이퍼의 평탄도를 평가하고,
상기 중간 및 최종 평탄도를 이용하여 상기 열처리에 의해 영향받은 상기 웨이퍼의 평탄도를 평가하는 웨이퍼 분석 방법.3. The method of claim 2, wherein evaluating the flatness of the wafer
Evaluating the flatness of the wafer affected by the film using the initial flatness and the intermediate flatness,
And evaluating the flatness of the wafer affected by the heat treatment using the intermediate and final flatness.
KR1020160004042A 2016-01-13 2016-01-13 Method for analyzing wafer KR101800273B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160004042A KR101800273B1 (en) 2016-01-13 2016-01-13 Method for analyzing wafer
PCT/KR2016/013132 WO2017122921A1 (en) 2016-01-13 2016-11-15 Method for analyzing wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160004042A KR101800273B1 (en) 2016-01-13 2016-01-13 Method for analyzing wafer

Publications (2)

Publication Number Publication Date
KR20170084785A KR20170084785A (en) 2017-07-21
KR101800273B1 true KR101800273B1 (en) 2017-11-22

Family

ID=59312019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160004042A KR101800273B1 (en) 2016-01-13 2016-01-13 Method for analyzing wafer

Country Status (2)

Country Link
KR (1) KR101800273B1 (en)
WO (1) WO2017122921A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174740B1 (en) 1995-09-18 2001-01-16 Shin-Etsu Handotai, Co., Ltd. Method for analyzing impurities within silicon wafer
KR100877102B1 (en) 2007-05-28 2009-01-09 주식회사 하이닉스반도체 Apparatus for thermal process and thermal processing method using the same
KR101651965B1 (en) 2015-01-22 2016-08-30 주식회사 엘지실트론 A method of measuring a strength of a wafer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506672A (en) * 1993-09-08 1996-04-09 Texas Instruments Incorporated System for measuring slip dislocations and film stress in semiconductor processing utilizing an adjustable height rotating beam splitter
KR20020030458A (en) * 2000-10-17 2002-04-25 윤종용 method for inspecting a slip line of a wafer
JP5718809B2 (en) * 2008-05-16 2015-05-13 マトソン テクノロジー、インコーポレイテッド Method and apparatus for preventing destruction of workpieces

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174740B1 (en) 1995-09-18 2001-01-16 Shin-Etsu Handotai, Co., Ltd. Method for analyzing impurities within silicon wafer
KR100877102B1 (en) 2007-05-28 2009-01-09 주식회사 하이닉스반도체 Apparatus for thermal process and thermal processing method using the same
KR101651965B1 (en) 2015-01-22 2016-08-30 주식회사 엘지실트론 A method of measuring a strength of a wafer

Also Published As

Publication number Publication date
WO2017122921A1 (en) 2017-07-20
KR20170084785A (en) 2017-07-21

Similar Documents

Publication Publication Date Title
TWI463607B (en) Embedded sigma shaped semiconductor alloys formed in transistors by applying a uniform oxide layer prior to cavity etching
CN102881592B (en) The manufacture method of semiconductor device
CN106444365B (en) Control method for wafer etching and wafer manufacturing method
JP2007103654A (en) Semiconductor device and its manufacturing method
CN100468679C (en) A semiconductor device, a manufacturing method thereof, and an evaluation method of the semiconductor device
KR101800273B1 (en) Method for analyzing wafer
JP5527080B2 (en) Manufacturing method of semiconductor device
JP5434491B2 (en) Semiconductor substrate evaluation method and semiconductor device manufacturing method
US9935021B2 (en) Method for evaluating a semiconductor wafer
JP2005150398A (en) Manufacturing method of semiconductor device and surface treatment method of semiconductor
JP6365887B2 (en) Method for evaluating gettering ability of silicon wafers
US7955936B2 (en) Semiconductor fabrication process including an SiGe rework method
JP3896919B2 (en) Method for evaluating Ni contamination of silicon wafer
KR101323721B1 (en) Sample analysis method using sims
JP2010062346A (en) Dielectric breakdown life simulation method, and silicon wafer surface quality evaluation method and program
JP4241406B2 (en) Semiconductor dynamic quantity sensor
KR100906066B1 (en) MOS transistor using piezoelectric film and it's producing method
CN101866844B (en) Polysilicon etching method
US11942359B2 (en) Reduced semiconductor wafer bow and warpage
US8728941B2 (en) Semiconductor apparatus and manufacturing method of same
CN108269739A (en) The forming method of polysilicon gate
EP4044216A1 (en) Method for testing the stress robustness of a semiconductor substrate
JP4880890B2 (en) Manufacturing method of semiconductor device
CN107946172B (en) Advanced manufacturing process control method
JP2009164452A (en) Evaluation method of semiconductor device, and semiconductor wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant