KR101798910B1 - 고속 통신용 멀티플렉서 - Google Patents

고속 통신용 멀티플렉서 Download PDF

Info

Publication number
KR101798910B1
KR101798910B1 KR1020120012675A KR20120012675A KR101798910B1 KR 101798910 B1 KR101798910 B1 KR 101798910B1 KR 1020120012675 A KR1020120012675 A KR 1020120012675A KR 20120012675 A KR20120012675 A KR 20120012675A KR 101798910 B1 KR101798910 B1 KR 101798910B1
Authority
KR
South Korea
Prior art keywords
data signal
signal
clock
data
dummy
Prior art date
Application number
KR1020120012675A
Other languages
English (en)
Other versions
KR20130091418A (ko
Inventor
리이페이
김석기
Original Assignee
에스케이하이닉스 주식회사
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 고려대학교 산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120012675A priority Critical patent/KR101798910B1/ko
Publication of KR20130091418A publication Critical patent/KR20130091418A/ko
Application granted granted Critical
Publication of KR101798910B1 publication Critical patent/KR101798910B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명에 따르면, 입력되는 데이터 신호를 전위차가 다른 리얼 데이터 신호와 더미 데이터 신호로 변환하여 차감함으로써 아이 오프닝이 우수한 고속 통신용 멀티플렉서를 제공할 수 있다.
본 발명의 고속 통신용 멀티플렉서는, 클럭 신호 또는 클럭 반전 신호를 이용하여 병렬적으로 입력되는 적어도 둘 이상의 데이터 신호를 각각 상이한 전압 레벨을 갖는 리얼 데이터 신호와 더미 데이터 신호로 변환하는 변환수단; 및 리얼 데이터 신호와 더미 데이터 신호 간의 전위차를 출력하는 출력수단을 포함한다.

Description

고속 통신용 멀티플렉서{MULTIPLEXER FOR HIGH COMMUNICATION}
본 발명은 고속 통신용 멀티플렉서에 관한 것으로, 더욱 상세하게는 더미 데이터 신호를 이용하는 고속 통신용 멀티플렉서에 관한 것이다.
멀티플렉서는 병렬로 입력되는 데이터 신호를 순차적으로 직렬의 데이터 신호로 변환하여 출력하는 디바이스이다.
그런데, 통신 속도가 점차 고속화됨에 따라, 멀티플렉서 또한, 출력 데이터 신호의 아이 오프닝(eye opening)이 우수한 지의 여부가 관건이 되고 있다. 즉, 멀티플렉서의 처리속도가 수 내지 수십 G bps에 이르게 되면, 출력 데이터 신호의 아이 오프닝이 현저하게 악화되어 데이터 신호의 에러 발생으로 정상적인 데이터 신호를 획득하기가 어렵다.
따라서, 근래에 고속 통신 시스템의 회로 설계자들은 아이 오프닝이 손상되지 않는 범위 내에서 데이터 신호를 전송할 수 있는 기법에 대한 연구를 활발히 진행하고 있다.
본 발명에 따르면, 입력되는 데이터 신호를 전위차가 다른 리얼 데이터 신호와 더미 데이터 신호로 변환하여 차감함으로써 아이 오프닝이 우수한 고속 통신용 멀티플렉서를 제공할 수 있다.
본원의 제1 발명에 따른 고속통신용 멀티플렉서는, 클럭 신호 또는 클럭 반전 신호를 이용하여 병렬적으로 입력되는 적어도 둘 이상의 데이터 신호를 각각 상이한 전압 레벨을 갖는 리얼 데이터 신호와 더미 데이터 신호로 변환하는 변환수단; 및 리얼 데이터 신호와 더미 데이터 신호 간의 전위차를 출력하는 출력수단을 포함한다.
바람직하게는, 리얼 데이터 신호의 위상과 더미 데이터 신호의 위상이 상이하고, 적어도 둘 이상의 데이터 신호 중 제1 데이터 신호로부터 변환되는 리얼 데이터 신호와 적어도 둘 이상의 데이터 신호 중 제2 데이터 신호로부터 변환되는 더미 데이터 신호는 동시적으로 그리고 동기적으로 변환된다.
바람직하게는, 출력수단은, 적어도 둘 이상의 데이터 신호 중 제1 데이터 신호에 대응하는 리얼 데이터 신호와 적어도 둘 이상의 데이터 신호 중 제2 데이터 신호에 대응하는 더미 데이터 신호 간의 전위차를 출력한다.
본원의 제2 발명에 따른 고속 통신용 멀티플렉서는, 서로 다른 위상을 가진 제1 및 제2 데이터 신호를 각각 90도 지연시켜 제1 및 제2 리얼 데이터 신호 및 제1 및 제2 더미 데이터 신호로 출력하는 지연부; 클럭 신호 또는 클럭 반전 신호에 제어되고, 상이한 동작 영역에서 동작하는 클럭제어스위칭부; 각각 제1 리얼 데이터 신호 또는 상기 제2 더미 데이터 신호의 한쌍이거나, 제2 리얼 데이터 신호 또는 상기 제1 더미 데이터 신호의 한쌍에 제어되어, 상이한 전압 레벨을 갖는 한쌍의 데이터 신호를 출력하는 데이터제어스위칭부; 및 상이한 전압 레벨을 갖는 한쌍의 데이터 신호의 전위차를 출력하는 출력수단을 포함한다.
바람직하게는, 제1 리얼 데이터 신호와 상기 제2 더미 데이터 신호는 동시적으로 그리고 동기적으로 변환된다.
바람직하게는, 클럭제어스위칭부는, 클럭 신호에 제어되고, 상이한 동작 영역에서 턴온 동작하도록 병렬연결된 복수의 스위칭소자를 포함한다.
바람직하게는, 데이터제어스위칭부는, 클럭제어스위칭부 내 복수의 스위칭소자들과 접지 사이에 상호 독립적으로 연결되어 복수의 스위칭소자들의 출력을 개별적으로 단속하는 복수의 스위칭소자그룹을 포함한다.
바람직하게는, 출력수단은, 제1 리얼 데이터 신호와 제2 더미 데이터 신호 간의 전위차를 출력한다.
바람직하게는, 제1 리얼 데이터 신호의 스윙폭은 상기 제2 더미 데이터 신호의 스윙폭에 비해 2 내지 5배 정도 크다.
본 발명에 따르면, 멀티플렉서 내부에 위상 및 전압 레벨이 다른 더미 신호를 생성함으로써 고속 동작을 피할 수 있고, 아이 오프닝이 우수한 멀티플렉서를 구현할 수 있다.
도 1a는 본 발명의 일실시예에 따른 멀티플렉서의 구체 회로도,
도 1b는 본 발명의 일실시예에 따른 데이터 신호 생성 회로도,
도 2는 본 발명의 일실시예에 따른 멀티플렉서의 데이터 타이밍도,
도 3a는 본 발명의 일실시예에 따른 래치 회로의 센싱 주기에서의 전류 경로,
도 3b는 본 발명의 일실시예에 따른 래치 회로의 홀딩 주기에서의 전류 경로, 및
도 4는 본 발명의 일실시예에 따른 래치 회로의 이상적인 타이밍 파형도이다.
이하, 본 발명의 바람직한 실시예(들)에 대하여 첨부도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표기되었음에 유의하여야 한다. 또한, 하기의 설명에서는 많은 특정사항들이 도시되어 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.
도 1a는 본 발명의 일실시예에 따른 멀티플렉서의 구체 회로도이다.
본 발명의 고속 통신용 멀티플렉서는, 클럭 신호 또는 클럭 반전 신호를 이용하여 병렬적으로 입력되는 적어도 둘 이상의 데이터 신호를 각각 상이한 전압 레벨을 갖는 리얼 데이터 신호와 더미 데이터 신호로 변환하는 변환수단(110, 120, 130); 및 리얼 데이터 신호와 더미 데이터 신호 간의 전위차를 출력하는 출력수단(Dout)을 포함한다. 여기서, 도면 부호 130은 리액터와 저항을 포함하는 감산부이다.
본 발명의 고속 통신용 멀티플렉서는, 입력되는 두개의 데이터 신호 중 제1 데이터 신호(D1)로부터 변환되는 리얼 데이터 신호(D11)와 적어도 둘 이상의 데이터 신호 중 제2 데이터 신호(D2)로부터 변환되는 더미 데이터 신호(D22)는 동시적으로 그리고 동기적으로 변환된다.
본 발명의 고속 통신용 멀티플렉서 내 변환수단은, 클럭 신호(CLK) 또는 클럭 반전 신호(CLKB)에 제어되어 동작하는 클럭제어스위칭부(110); 및 제1 또는 제2 데이터 신호에 제어되어 클럭제어스위칭부(110)로부터 출력되는 복수의 출력을 단속하는 데이터제어스위칭부(120)를 포함한다.
또한, 변환수단 내 클럭제어스위칭부(110)는, 클럭 신호(CLK)에 제어되고, 상이한 동작 영역에서 턴온 동작하도록 병렬연결된 복수의 스위칭소자(111, 112)와 클럭 반전 신호(CLKB)에 제어되고, 상이한 동작 영역에서 턴온 동작하도록 병렬연결된 복수의 스위칭소자(113, 114)를 포함한다.
구체적으로, 제1 스위칭소자(111)는 클럭 신호(CLK)에 제어되어 포화영역에서 동작하며, 제2 스위칭소자(112)는 클럭 신호(CLK)에 제어되어 활성영역에서 동작한다. 그리고, 제3 스위칭소자(113)는 클럭 반전 신호(CLKB)에 제어되어 활성영역에서 동작하고, 제4 스위칭소자(114)는 클럭 반전 신호(CLKB)에 제어되어 포화영역에서 동작한다.
또한, 데이터제어스위칭부(120)는, 제1 데이터 신호(D1)에 대응하는 제1 리얼 데이터 신호(D11) 및 제1 더미 데이터 신호(D12) 또는 제2 데이터 신호(D2)에 대응하는 제2 리얼 데이터 신호(D21) 및 제2 더미 데이터 신호(D22)에 제어되고, 클럭제어스위칭부(110) 내 복수의 스위칭소자(111, 112, 113, 및 114)들과 접지(GND) 사이에 상호 독립적으로 연결되어 복수의 스위칭소자(111, 112, 113, 및 114)들의 출력을 개별적으로 단속하는 복수의 스위칭소자그룹(121, 122, 123, 124, 125, 126, 127, 및 128)을 포함한다.
구체적으로, 복수의 스위칭소자그룹은 제1 내지 제4 스위칭소자그룹(121, 122) (123, 124) (125, 126) (127, 128)을 포함한다. 제1 스위칭소자그룹(121, 122)은 제1 리얼 데이터 신호(D11)에 제어되고, 제2 스위칭소자그룹(123, 124)은 제2 더미 데이터 신호(D22)에 제어되며, 제3 스위칭소자그룹(125, 126)은 제1 더미 데이터 신호(D12)에 제어되고, 제4 스위칭소자그룹(127, 128)은 제2 리얼 데이터 신호(D21)에 제어된다.
제1 스위칭소자그룹 내 복수의 스위칭소자(121, 122)는 인가되는 데이터 신호의 논리 레벨에 따라 둘 중 어느 하나가 교번적으로 턴온된다. 이는 제2 내지 제4 스위칭소자그룹에도 동일하게 적용된다.
도 1b는 본 발명의 일실시예에 따른 리얼 및 더미 데이터 신호 생성 회로도로서, 제1 데이터 신호(D1)로부터 제1 리얼 및 더미 데이터 신호(D11, D12)가 생성되고, 제2 데이터 신호(D2)로부터 제2 리얼 및 더미 데이터 신호(D21, 22)가 생성됨을 알 수 있다.
제1 리얼 데이터 신호(D11)는 입력되는 제1 데이터 신호(D1)보다 90도 지연된 신호이고, 제1 더미 데이터 신호(D12)는 제1 데이터 신호(D1)를 그대로 이용하는 신호이므로, 제1 리얼 데이터 신호(D11)의 위상은 제1 더미 데이터 신호(D12)의 위상보다 90도 뒤진다. 그리고, 제2 리얼 데이터 신호(D21)는 입력되는 제2 데이터 신호(D2)보다 180도 지연된 신호이고, 제2 더미 데이터 신호(D22)는 제2 데이터 신호(D2)보다 90도 지연된 신호이므로, 제2 리얼 데이터 신호(D21)의 위상은 제2 더미 데이터 신호(D22)의 위상보다 90도 뒤진다.
본 발명의 다른 실시예에 따르면, 리얼 데이터 신호와 더미 데이터 신호의 위상을 역전시켜 사용할 수 있다. 즉, 리얼 데이터 신호의 위상이 더미 데이터 신호의 위상보다 앞설 수 있도록 설계하는 것은 당업자에게 자명하다.
또한, 출력수단(Dout)은, 제1 리얼 데이터 신호(D11)와 제2 더미 데이터 신호(D22) 간의 전위차를 출력하거나, 제2 리얼 데이터 신호(D21)와 제1 더미 데이터 신호(D12) 간의 전위차를 출력한다.
도 2는 본 발명의 일실시예에 따른 멀티플렉서의 데이터 타이밍도이다.
P1 구간 동안, 출력수단(Dout)으로부터 출력되는 값은 다음과 같다.
Dout = 제1 리얼 데이터 신호(D11) - 제2 더미 데이터 신호(D22)
P2 구간 동안, 출력수단(Dout)으로부터 출력되는 값은 다음과 같다.
Dout = 제2 리얼 데이터 신호(D21) - 제1 더미 데이터 신호(D12)
이때에는 데이터 신호의 스윙 폭을 크게 하기 위하여 P1 구간 동안, Dout = D11n - D22p 값을 출력시키거나, Dout= D11p - D22n 값을 출력시킬 수 있다. 마찬가지로, P2 구간 동안, Dout = D21n - D12p 값을 출력시키거나, Dout = D21p - D12n 값을 출력시킬 수 있다.
여기서, 리얼 데이터 신호의 스윙 폭은 대략 0.4V(+0.2V ~ -0.2V)이고, 더미 데이터 신호의 스윙 폭은 대략 0.2V(+0.1V ~ -0.1V)이다. 따라서, 출력수단(Dout)으로부터 출력되는 데이터 신호의 스윙 폭은 대략 0.3V(= 0.2V -(-0.1V))이므로 우수한 아이 오프닝 조건을 갖출 수 있다.
또한, 본 발명의 일실시예에 따르면, 스위칭소자들의 크기를 줄임으로써 전력 소비를 줄일 수 있도록 다음과 같은 래치 회로를 사용할 수 있다.
도 3a는 본 발명의 일실시예에 따른 래치 회로의 센싱 주기에서의 전류 경로이고, 도 3b는 본 발명의 일실시예에 따른 래치 회로의 홀딩 주기에서의 전류 경로이며, 도 4는 본 발명의 일실시예에 따른 래치 회로의 이상적인 타이밍 파형도이다.
본 발명의 일실시예에 따른 래치 회로(300)는 외부로부터 인가되는 클럭신호(Clk)의 제1 에지에 동기되어 입력되는 데이터 신호(Dinp, Dinn)를 센싱하는 센싱 유닛(310)과, 클럭신호(Clk)의 제2 에지에 동기되어 출력되는 데이터 신호의 전압 레벨을 변경하는 홀딩 유닛(320)을 포함한다.
또한, 본 발명의 일실시예에 따른 래치 회로의 센싱 유닛(310)은, 클럭신호(CLK)의 제1 에지에 동기되어 복수의 전류원으로부터의 전류의 합으로 구동되는 경로를 형성할 수 있고(P1), 클럭신호(CLK)의 제2 에지에 동기되어 단일의 전류원으로부터의 전류로 구동되는 경로를 형성할 수 있다(P2).
여기서, 제1 에지는 폴링 에지(falling edge)이고, 제2 에지는 라이징 에지(rising edge)이다.
또한, 클럭 신호(CLK)의 제1 논리 레벨 동안, 센싱 유닛(310) 내 마주하는 복수의 스위칭소자 중 어느 하나는 클럭 신호(CLK)에 제어되어 활성영역에서 동작함으로써 제1 전류 경로를 형성하고, 홀딩 유닛(320) 내의 마주하는 복수의 스위칭소자 중 어느 하나는 기준전압 신호에 제어되어 활성영역에서 동작함으로써 상기 제2 전류 경로를 형성할 수 있다.
예컨대, 본 발명의 일실시예에 따른 래치 회로의 스위칭소자들은 표1과 같이 동작할 수 있다.
Sensing Unit P1 P2 Holding Unit P1 P2
M0 ON(sat.) ON(sat.) M11 ON(sat.) ON(sat.)
M1 ON(act.) OFF M13 ON(act.) OFF
M12 OFF ON(act.) M4 OFF ON(act.)
M2 ON(sat.) OFF M5 OFF ON(sat.)
M3 OFF OFF M6 OFF OFF
1) P1 구간
클럭 신호(CLK)의 제1 논리 레벨 동안, 센싱 유닛(310) 내 마주하는 복수의 스위칭 소자 중 어느 하나가 클럭 신호(CLK)에 제어되어 활성영역에서 동작하는 동안, 다른 하나는 기준전압 신호에 제어되어 컷오프영역에서 동작할 수 있다.
구체적으로, P1 구간 동안, 센싱 유닛(310)은 다음과 같은 복수의 전류 경로를 포함할 수 있다.
전원전압(Vdd) -> 스위칭소자(M0) -> 스위칭소자(M1) -> 스위칭소자(M2 또는 M3) -> 접지(GND)
전원전압(Vdd) -> 스위칭소자(M11) -> 스위칭소자(M13) -> 스위칭소자(M2 또는 M3) -> 접지(GND)
즉, 센싱 유닛(310)은 P1 구간 동안 복수의 전류원으로부터 전류를 받아들이므로 센싱 유닛(310) 내 스위칭소자들의 크기를 감소시키도록 설계할 수 있다.
센싱 유닛(310)은 스위칭소자(M0, M1, M2, M3, M12)를 포함한다.
바이어스전압(Vbiasp)을 게이트 단자의 제어신호로 인가받는 스위칭소자(M0) 및 스위칭소자(M11)는 항상 포화 영역에서 턴온 상태를 유지한다.
스위칭소자(M0)의 드레인 단자와 데이터 신호 수신용 스위칭소자(M2, M3) 사이에 연결되고, 활성화되는 클럭 신호(Clk)를 게이트 단자의 제어신호로 인가받는 스위칭소자(M1)는 활성영역에서 동작한다. 스위칭소자(M0)의 드레인 단자와 접지 사이에 연결되며, 기준전압(Vref)을 게이트 단자의 제어신호로 인가받는 스위칭소자(M12)는 턴오프 상태에 놓인다.
스위칭소자(M1)의 드레인 단자와 접지 사이에 연결되고, 입력되는 상보적 데이터 신호(Dinn, Dinp)를 게이트 단자의 제어신호로 사용하는 데이터 신호 수신용 스위칭소자(M2, M3)는 어느 하나가 포화 영역에서 턴온 상태이면, 다른 하나는 턴오프 상태에 놓인다.
홀딩 유닛(320)은 스위칭소자(M11, M13, M4, M5, M6)를 포함한다.
스위칭소자(M11)의 드레인 단자와 센싱 유닛(310) 사이에 연결되고, 기준전압(Vref)을 게이트 단자의 제어신호로 인가받는 스위칭소자(M13)는 활성영역에서 동작한다. 스위칭소자(M11)의 드레인 단자와 데이터 신호 유지용 스위칭소자(M5, M6) 사이에 연결되고, 비활성화되는 클럭 반전 신호(CLKB)를 게이트 단자의 제어신호로 인가받는 스위칭소자(M4)는 턴오프 상태에 놓인다.
스위칭소자(M4)의 드레인 단자와 접지 사이에 연결되고, 상대방의 드레인 단자 전압을 게이트 단자의 제어신호로 사용하는 병렬연결된 스위칭소자(M5, M6)는, 스위칭소자(M4)가 턴오프 상태에 놓인 P1 구간 동안 스위칭소자(M5, M6)는 모두 턴오프 상태에 놓인다.
여기서, 기준전압 신호의 레벨은 바이어스전압 신호의 레벨보다 낮고, 클럭 반전된 클럭 반전 신호에 제어되어 컷오프영역에서 동작할 수 있다.
예컨대, 바이어스전압(Vbiasp)의 레벨은 0.53볼트, 기준전압(Vref)의 레벨은 0.45볼트, 클럭신호(clk)의 제1 레벨은 0.25볼트, 제2 레벨은 0.65볼트 일 수 있다.
2) P2 구간
클럭 신호(CLK)의 제2 논리 레벨 동안, 센싱 유닛(310) 내 마주하는 복수의 스위칭 소자 중 어느 하나가 기준전압 신호에 제어되어 활성영역에서 동작하는 동안, 다른 하나는 클럭 신호(CLK)에 제어되어 컷오프영역에서 동작할 수 있다.
구체적으로, 비활성화되는 클럭 신호를 게이트 단자의 제어신호로 사용하는 스위칭소자(M1)가 턴오프 상태에 놓이면, 스위칭 소자(M1)의 드레인 단자와 접지 사이에 병렬연결되는 스위칭소자(M2, M3)는 턴오프 상태에 놓인다.
스위칭소자(M1)가 턴오프 상태이므로, 기준전압(Vref)을 게이트 단자의 제어전압으로 사용하는 스위칭 소자(M12)는 활성영역에서 턴온된다. 따라서, 센싱 유닛(3110)은 '전원전압(Vdd) -> 스위칭소자(M0) -> 스위칭소자(M12) -> 접지(GND)'의 단일 경로를 형성할 수 있다.
한편, 활성화되는 클럭 반전 신호(Clkb)를 게이트 단자의 제어신호로 사용하는 스위칭소자(M4)가 활성영역에서 턴온되므로, 스위칭 소자(M4)의 드레인 단자와 접지 사이에 병렬연결되는 스위칭소자(M5, M6)는 상호 번갈아 턴온된다. 따라서, 홀딩 유닛(120)은 '전원전압(Vdd) -> 스위칭소자(M11) -> 스위칭소자(M4) -> 스위칭소자(M5 또는 M6) -> 접지(GND)'의 단일 경로를 형성할 수 있다.
결국, P1 구간에서는 복수의 전류원으로 인하여 출력 신호(Do_p, Do_n)의 전압레벨이 높은 반면, P2 구간에서는 단일의 전류원으로 인하여 출력 신호의 전압 레벨이 낮아진다.
이와 같이, 본 발명의 상세한 설명에서는 구체적인 실시예(들)에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예(들)에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 클럭제어스위칭부
120: 데이터제어스위칭부
130: 감산부
310: 센싱 유닛
320: 홀딩 유닛

Claims (16)

  1. 클럭 신호 또는 클럭 반전 신호를 이용하여 병렬적으로 입력되는 적어도 둘 이상의 데이터 신호를 각각 상이한 전압 레벨을 갖는 리얼 데이터 신호와 더미 데이터 신호로 변환하는 변환수단; 및
    상기 리얼 데이터 신호와 상기 더미 데이터 신호 간의 전위차를 출력하는 출력수단
    을 포함하는 고속통신용 멀티플렉서.
  2. 제1항에 있어서,
    상기 리얼 데이터 신호의 위상과 상기 더미 데이터 신호의 위상이 상이한 것을 특징으로 하는 고속통신용 멀티플렉서.
  3. 제2항에 있어서,
    상기 적어도 둘 이상의 데이터 신호 중 제1 데이터 신호로부터 변환되는 리얼 데이터 신호와 상기 적어도 둘 이상의 데이터 신호 중 제2 데이터 신호로부터 변환되는 더미 데이터 신호는 동시적으로 그리고 동기적으로 변환되는 것을 특징으로 하는 고속통신용 멀티플렉서.
  4. 제1항에 있어서, 상기 변환수단은,
    상기 클럭 신호 또는 상기 클럭 반전 신호에 제어되어 동작하는 클럭제어스위칭부; 및
    상기 제1 또는 제2 데이터 신호에 제어되어 상기 클럭제어스위칭부로부터 출력되는 복수의 출력을 단속하는 데이터제어스위칭부
    를 포함하는 고속통신용 멀티플렉서.
  5. 제4항에 있어서, 상기 클럭제어스위칭부는,
    상기 클럭 신호에 제어되고, 상이한 동작 영역에서 턴온 동작하도록 병렬연결된 복수의 스위칭소자를 포함하는 고속통신용 멀티플렉서.
  6. 제4항에 있어서, 상기 데이터제어스위칭부는,
    상기 제1 또는 제2 데이터 신호에 제어되고, 상기 클럭제어스위칭부 내 복수의 스위칭소자들과 접지 사이에 상호 독립적으로 연결되어 상기 복수의 스위칭소자들의 출력을 개별적으로 단속하는 복수의 스위칭소자그룹을 포함하는 고속통신용 멀티플렉서.
  7. 제1항에 있어서, 상기 출력수단은,
    상기 적어도 둘 이상의 데이터 신호 중 제1 데이터 신호에 대응하는 리얼 데이터 신호와 상기 적어도 둘 이상의 데이터 신호 중 제2 데이터 신호에 대응하는 더미 데이터 신호 간의 전위차를 출력하는 것을 특징으로 하는 고속통신용 멀티플렉서.
  8. 제6항에 있어서,
    상기 복수의 스위칭소자그룹 중 제1 스위칭소자그룹은 상기 제1 데이터 신호에 제어되고, 상기 복수의 스위칭소자그룹 중 제2 스위칭소자그룹은 상기 제2 데이터 신호보다 소정 시간 앞선 제2 데이터 진상 신호에 제어되며, 상기 제1 데이터 신호의 위상과 상기 제2 데이터 진상 신호의 위상은 동일한 것을 특징으로 하는 고속통신용 멀티플렉서.
  9. 제1항에 있어서,
    상기 리얼 데이터 신호의 스윙폭은 상기 더미 데이터 신호의 스윙폭에 비해 2 내지 5배 큰 것을 특징으로 하는 고속 통신용 멀티플렉서.
  10. 제8항에 있어서, 상기 제2 데이터 진상 신호보다 소정 시간 지연된 제2 데이터 지연 신호는 래치에 의해 생성되고,
    상기 래치는,
    상기 제2 데이터 신호를 센싱하는 센싱부;
    상기 제2 데이터 신호의 전압 레벨을 변경하는 홀딩부를 포함하고,
    상기 센싱부는, 상기 클럭신호의 제1 에지에 동기되어 상기 센싱부의 전류원과 상기 홀딩부의 전류원의 전류의 합으로 구동되는 경로를 형성하는 것을 특징으로 하는 고속 통신용 멀티플렉서.
  11. 서로 다른 위상을 가진 제1 및 제2 데이터 신호를 각각 90도 지연시켜 제1 및 제2 리얼 데이터 신호 및 제1 및 제2 더미 데이터 신호로 출력하는 지연부;
    클럭 신호 또는 클럭 반전 신호에 제어되고, 상이한 동작 영역에서 동작하는 클럭제어스위칭부;
    각각 상기 제1 리얼 데이터 신호 또는 상기 제2 더미 데이터 신호의 한쌍이거나, 상기 제2 리얼 데이터 신호 또는 상기 제1 더미 데이터 신호의 한쌍에 제어되어, 상이한 전압 레벨을 갖는 한쌍의 데이터 신호를 출력하는 데이터제어스위칭부; 및
    상기 상이한 전압 레벨을 갖는 한쌍의 데이터 신호의 전위차를 출력하는 출력수단
    을 포함하는 고속통신용 멀티플렉서.
  12. 제11항에 있어서,
    상기 제1 리얼 데이터 신호와 상기 제2 더미 데이터 신호는 동시적으로 그리고 동기적으로 변환되는 것을 특징으로 하는 고속통신용 멀티플렉서.
  13. 제11항에 있어서, 상기 클럭제어스위칭부는,
    상기 클럭 신호에 제어되고, 상이한 동작 영역에서 턴온 동작하도록 병렬연결된 복수의 스위칭소자를 포함하는 고속통신용 멀티플렉서.
  14. 제11항에 있어서, 상기 데이터제어스위칭부는,
    상기 클럭제어스위칭부 내 복수의 스위칭소자들과 접지 사이에 상호 독립적으로 연결되어 상기 복수의 스위칭소자들의 출력을 개별적으로 단속하는 복수의 스위칭소자그룹을 포함하는 고속통신용 멀티플렉서.
  15. 제11항에 있어서, 상기 출력수단은,
    상기 제1 리얼 데이터 신호와 상기 제2 더미 데이터 신호 간의 전위차를 출력하는 것을 특징으로 하는 고속통신용 멀티플렉서.
  16. 제11항에 있어서,
    상기 제1 리얼 데이터 신호의 스윙폭은 상기 제2 더미 데이터 신호의 스윙폭에 비해 2 내지 5배 큰 것을 특징으로 하는 고속 통신용 멀티플렉서.
KR1020120012675A 2012-02-08 2012-02-08 고속 통신용 멀티플렉서 KR101798910B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120012675A KR101798910B1 (ko) 2012-02-08 2012-02-08 고속 통신용 멀티플렉서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120012675A KR101798910B1 (ko) 2012-02-08 2012-02-08 고속 통신용 멀티플렉서

Publications (2)

Publication Number Publication Date
KR20130091418A KR20130091418A (ko) 2013-08-19
KR101798910B1 true KR101798910B1 (ko) 2017-11-17

Family

ID=49216603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120012675A KR101798910B1 (ko) 2012-02-08 2012-02-08 고속 통신용 멀티플렉서

Country Status (1)

Country Link
KR (1) KR101798910B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220013094A (ko) 2020-07-24 2022-02-04 한양대학교 산학협력단 완전 전이 회피 가능한 부호화 방법 및 그 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200507B1 (ko) 1996-10-18 1999-06-15 윤종용 클럭신호를 위한 동기멀티플렉서
JP2009267776A (ja) 2008-04-25 2009-11-12 Nec Electronics Corp アナログマルチプレクサ及びその選択信号生成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200507B1 (ko) 1996-10-18 1999-06-15 윤종용 클럭신호를 위한 동기멀티플렉서
JP2009267776A (ja) 2008-04-25 2009-11-12 Nec Electronics Corp アナログマルチプレクサ及びその選択信号生成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220013094A (ko) 2020-07-24 2022-02-04 한양대학교 산학협력단 완전 전이 회피 가능한 부호화 방법 및 그 장치

Also Published As

Publication number Publication date
KR20130091418A (ko) 2013-08-19

Similar Documents

Publication Publication Date Title
US11671086B2 (en) Circuit system
JP2004187200A (ja) デューティ比補正回路
US8823440B2 (en) Level shifting circuit with dynamic control
US7863946B2 (en) Electric signal outputting apparatus with a switching part, an impedance matching part, and an auxiliary switching part
US20130229220A1 (en) System for a clock shifter circuit
KR20140077464A (ko) 누설전류 보상기능을 구비한 티에스피씨 동적 플립플롭
US9331685B2 (en) Comparator system
TW200912879A (en) Delay circuit, semiconductor control circuit, display device, and electronic device
US20230016594A1 (en) Duty cycle correction circuit and applications thereof
US7652506B2 (en) Complementary signal generating circuit
US9537477B2 (en) Semiconductor apparatus capable of converting a frequency of an input clock
KR101798910B1 (ko) 고속 통신용 멀티플렉서
US20120057606A1 (en) Multiplexer circuit
JP2013211843A (ja) 出力装置
CN103259984A (zh) Cmos电荷泵电路
US10892744B2 (en) Correcting duty cycle and compensating for active clock edge shift
KR20100097927A (ko) 지연 동기 루프 및 이를 포함하는 전자 장치
US9887552B2 (en) Fine timing adjustment method
WO2020039977A1 (ja) 半導体回路装置及び半導体回路装置を搭載したシステム
JP6244714B2 (ja) 電子回路
US20090167371A1 (en) Capacitive load driving circuit
US7830282B2 (en) Semiconductor device
KR101864630B1 (ko) 고속 통신용 래치 회로
CN109075780B (zh) 信号复用装置
US8841939B2 (en) Switching control circuit and switching device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant