KR101796146B1 - MIT Transistor system including critical current supply devices - Google Patents

MIT Transistor system including critical current supply devices Download PDF

Info

Publication number
KR101796146B1
KR101796146B1 KR1020130156332A KR20130156332A KR101796146B1 KR 101796146 B1 KR101796146 B1 KR 101796146B1 KR 1020130156332 A KR1020130156332 A KR 1020130156332A KR 20130156332 A KR20130156332 A KR 20130156332A KR 101796146 B1 KR101796146 B1 KR 101796146B1
Authority
KR
South Korea
Prior art keywords
transistor
metal
insulator transition
control terminal
terminal
Prior art date
Application number
KR1020130156332A
Other languages
Korean (ko)
Other versions
KR20150005416A (en
Inventor
김현탁
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to DE102014109241.4A priority Critical patent/DE102014109241B4/en
Priority to US14/322,223 priority patent/US9281812B2/en
Priority to CN201410409219.7A priority patent/CN104283535B/en
Priority to JP2014138761A priority patent/JP5838244B2/en
Publication of KR20150005416A publication Critical patent/KR20150005416A/en
Application granted granted Critical
Publication of KR101796146B1 publication Critical patent/KR101796146B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30Modifications for providing a predetermined threshold before switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/601Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors using transformer coupling
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009AC switches, i.e. delivering AC power to a load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 금속-절연체 전이 (metal-Insulator Transition: MIT) 트랜지스터의 구동을 쉽고 편리하게 하기 위하여 콘트롤 단자와 아울렛 단자 사이에서 MIT를 일으키게 하는 MIT 임계전류 공급용 소자를 포함하는 MIT 트랜지스터 시스템을 개시한다. 본 발명에 따른 전류 공급기는 상기 금속-절연체 전이 트랜지스터의 제어단자와 출력단자 사이에서 MIT 현상이 일어나도록 하기 위한 임계전류를 공급한다. The present invention discloses an MIT transistor system including an MIT critical current supplying element that causes an MIT between a control terminal and an outlet terminal to facilitate the operation of a metal-insulator transition (MIT) transistor . The current supply according to the present invention supplies the threshold current for causing the MIT phenomenon to occur between the control terminal and the output terminal of the metal-insulator transition transistor.

Figure R1020130156332
Figure R1020130156332

Description

임계전류 공급용 소자를 포함하는 금속-절연체 전이 트랜지스터 시스템{MIT Transistor system including critical current supply devices}[0001] The present invention relates to a metal-insulator transition transistor system including a critical current supplying element,

본 발명은 트랜지스터 시스템에 관한 것으로, 보다 구체적으로 금속-절연체 전이 트랜지스터의 구동에 관한 것이다.The present invention relates to a transistor system, and more particularly to driving a metal-insulator transition transistor.

일반적으로 전자소자의 대표적인 것들 중의 하나는 3단자 트랜지스터이다. 이 트랜지스터는 반도체 특성에 근거하여 동작된다. Typically, one of the representative electronic devices is a three-terminal transistor. This transistor operates on the basis of semiconductor characteristics.

그런데 반도체 파워소자는 큰 전류를 흐르게 하는 특성이 좋아야 하는데 그다지 큰 전류가 흐르지 못하면서도 열이 많이 발생될 수 있다. 트랜지스터의 크기가 나노급으로 작아지면 단채널 효과(Short channel effect)가 나타나 트랜지스터로서 동작을 하기 어렵다. 이러한 전자소자의 한계를 뛰어 넘는 소자의 요구가 증대되어 왔다. 그래서 많은 학자들이 한계극복 소자 연구에 매진하고 있다. However, the semiconductor power device should have a characteristic of flowing a large current, but it may generate a lot of heat even when a large current does not flow. When the size of the transistor is reduced to nano-scale, a short channel effect is generated, and it is difficult to operate as a transistor. The demand for devices that exceed the limitations of such electronic devices has been increased. So many scholars are working on the study of limit overcoming devices.

이 한계 극복소자의 원리 중 하나로서 금속-절연체 전이(Metal-Insulator Transition: MIT) 원리가 있다. 먼저 Hole-driven MIT 현상을 이용한 전계효과를 이용하지 않는 MIT 트랜지스터가 대한민국 특허 출원번호 2012-0073002와, 논문의 제목, "Applied Physics Letters 103, 173501(2013);http://scitation.aip.org/content/aip/journal/apl/103/17/10.1063/1.4826223"하에 개시되었다. 그런데 MIT 현상을 일으키는 데 필요한 임계전류의 공급이 있어야 한다. One of the principles of this limit overcoming element is the metal-insulator transition (MIT) principle. First, an MIT transistor which does not use a field effect using a Hole-driven MIT phenomenon is disclosed in Korean Patent Application No. 2012-0073002 and entitled "Applied Physics Letters 103, 173501 (2013); http: //scitation.aip.org lt; / RTI > However, there must be a supply of critical currents necessary to cause the MIT phenomenon.

따라서, 보다 간단하게 임계전류를 공급할 수 있는 기술이 요망된다.
Therefore, a technique capable of supplying a critical current more easily is desired.

본 발명이 해결하고자 하는 과제는 MIT 트랜지스터가 MIT 현상을 일으키는 데 필요한 임계전류를 공급할 수 있는 전류 공급기를 제공함에 의해 MIT 트랜지스터를 보다 편리하고 간편하게 구동시키는 데 있다.A problem to be solved by the present invention is to provide a current supplier capable of supplying a critical current necessary for an MIT transistor to cause an MIT phenomenon, thereby making it easier and more convenient to operate the MIT transistor.

본 발명이 해결하고자 하는 다른 과제는 MIT 트랜지스터를 원활히 구동할 수 있는 MIT 트랜지스터 시스템을 제공함에 있다.
Another object of the present invention is to provide an MIT transistor system capable of smoothly driving an MIT transistor.

본 발명의 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템은, In the metal-insulator transition transistor system according to the embodiment of the present invention,

금속-절연체 전이 트랜지스터; 및 Metal-insulator transition transistor; And

상기 금속-절연체 전이 트랜지스터의 제어단자와 출력단자 사이에서 금속-절연체 전이 (metal-Insulator Transition: MIT) 현상이 일어나도록 하기 위한 임계전류를 공급하는 전류 공급기를 포함한다. And a current supplier for supplying a critical current for causing a metal-insulator transition (MIT) phenomenon to occur between the control terminal and the output terminal of the metal-insulator transition transistor.

본 발명의 실시 예에 따라, 상기 전류 공급기는 펄스 입력을 수신하여 상기 임계전류를 생성하는 트랜지스터를 포함할 수 있다. According to an embodiment of the present invention, the current supply may include a transistor that receives a pulse input to generate the threshold current.

본 발명의 실시예에 있어서, 상기 트랜지스터는 NPN으로서 베이스로 상기 펄스 입력신호를 수신하고, 컬렉터가 상기 금속-절연체 전이 트랜지스터(NPN 트랜지스터를 이용하는 경우)의 입력단자에 연결되며, 에미터가 상기 금속-절연체 전이 트랜지스터의 상기 제어단자에 연결된 바이폴라 트랜지스터를 포함할 수 있다. In an embodiment of the present invention, the transistor receives the pulse input signal as a base as an NPN, and a collector is connected to an input terminal of the metal-insulator transition transistor (when using an NPN transistor) And a bipolar transistor coupled to the control terminal of the insulator transition transistor.

본 발명의 실시예에 있어서, 상기 트랜지스터는 PNP로서 베이스로 상기 펄스 입력신호를 수신하고, 에미터가 상기 금속-절연체 전이 트랜지스터(NPN 트랜지스터를 이용하는 경우)의 입력단자에 연결되며, 콜렉터가 상기 금속-절연체 전이 트랜지스터의 상기 제어단자에 연결된 바이폴라 트랜지스터를 포함할 수 있다. In an embodiment of the present invention, the transistor receives the pulse input signal as a base as a PNP, and an emitter is connected to the input terminal of the metal-insulator transition transistor (when NPN transistor is used) And a bipolar transistor coupled to the control terminal of the insulator transition transistor.

본 발명의 실시예에 있어서, 상기 트랜지스터는 PNP로서 베이스로 상기 펄스 입력신호를 수신하고, 에미터가 상기 금속-절연체 전이 트랜지스터(PNP 트랜지스터를 이용하는 경우)의 제어단자에 연결되며, 콜렉터가 접지에 연결된 바이폴라 트랜지스터를 포함할 수 있다. In an embodiment of the present invention, the transistor receives the pulse input signal as a base as a PNP, and an emitter is connected to the control terminal of the metal-insulator transition transistor (when using a PNP transistor) And may include a connected bipolar transistor.

본 발명의 실시예에 있어서, 상기 트랜지스터는 NPN로서 베이스로 상기 펄스 입력신호를 수신하고, 콜렉터가 상기 금속-절연체 전이 트랜지스터(PNP 트랜지스터를 이용하는 경우)의 제어단자에 연결되며, 에미터가 접지에 연결된 바이폴라 트랜지스터를 포함할 수 있다. In an embodiment of the present invention, the transistor receives the pulse input signal as a base as NPN, the collector is connected to the control terminal of the metal-insulator transition transistor (when using a PNP transistor), and the emitter is connected to ground And may include a connected bipolar transistor.

본 발명의 실시예에 있어서, 상기 트랜지스터는 게이트로 상기 펄스 입력신호를 수신하고, 드레인이 상기 금속-절연체 전이 트랜지스터(NPN 바이폴라 트랜지스터를 사용할 경우)의 입력단자에 연결되며, 소오스가 상기 금속-절연체 전이 트랜지스터의 상기 제어단자에 연결된 N형 전계효과 트랜지스터를 포함할 수 있다. In an embodiment of the present invention, the transistor receives the pulse input signal to a gate, a drain is connected to an input terminal of the metal-insulator transition transistor (when using an NPN bipolar transistor), and a source is connected to the metal- And an N-type field effect transistor coupled to the control terminal of the transition transistor.

본 발명의 실시예에 있어서, 상기 트랜지스터는 게이트로 상기 펄스 입력신호를 수신하고, 드레인이 상기 금속-절연체 전이 트랜지스터(PNP 바이폴라 트랜지스터를 사용할 경우)의 제어단자에 연결되며, 소스가 접지에 연결된 N형 전계효과 트랜지스터를 포함할 수 있다. In an embodiment of the present invention, the transistor receives the pulse input signal to a gate, the drain is connected to the control terminal of the metal-insulator transition transistor (when using a PNP bipolar transistor), the source is connected to the N Type field effect transistor.

본 발명의 실시예에 있어서, 상기 트랜지스터는 게이트로 상기 펄스 입력신호를 수신하고, 소스가 상기 금속-절연체 전이 트랜지스터(NPN 바이폴라 트랜지스터를 사용할 경우)의 입력단자에 연결되며, 드레인이 상기 금속-절연체 전이 트랜지스터의 상기 제어단자에 연결된 P형 전계효과 트랜지스터를 포함할 수 있다. In an embodiment of the present invention, the transistor receives the pulse input signal to a gate, and a source is connected to an input terminal of the metal-insulator transition transistor (when using an NPN bipolar transistor), and a drain is connected to the metal- And a P-type field effect transistor coupled to the control terminal of the transition transistor.

본 발명의 실시예에 있어서, 상기 트랜지스터는 게이트로 상기 펄스 입력신호를 수신하고, 소스가 상기 금속-절연체 전이 트랜지스터(PNP 바이폴라 트랜지스터를 사용할 경우)의 제어단자에 연결되며, 드레인이 접지에 연결된 P형 전계효과 트랜지스터를 포함할 수 있다. In an embodiment of the present invention, the transistor receives the pulse input signal to a gate, a source connected to a control terminal of the metal-insulator transition transistor (when using a PNP bipolar transistor), a drain connected to ground Type field effect transistor.

본 발명의 실시예에 있어서, 상기 전류 공급는 트랜스포머의 이차코일에서 유도된 전력을 상기 금속-절연체 전이 트랜지스터의 제어단자에 공급한다. In an embodiment of the present invention, the current supply supplies power derived from the secondary coil of the transformer to the control terminal of the metal-insulator transition transistor.

본 발명의 실시 예에 따라, 상기 금속-절연체 전이 트랜지스터는 트랜스포머를 포함하는 파워 서플라이를 이용하거나, 바이폴라 트랜지스터의 순방향(Forward) 동작모드(Active mode)와 역방향 동작모드(Reverse Active Mode) 와 제어단자와 아울렛 단자사이에 임계전공 nc를 도핑하여 제작된 것을 이용할 수 있다.According to an embodiment of the present invention, the metal-insulator transition transistor may be formed by using a power supply including a transformer, a forward operation mode of a bipolar transistor, a reverse active mode, And the outlet terminal are doped with critical nc.

실제는 금속-절연체 전이 트랜지스터는 전류제어소자로서 바이폴라 트랜지스터와 구조가 유사하다. 그러나 일반 상용 바이폴라 트랜지스터는 금속-절연체 전이에서 제안하는 도핑량이 부족하여 이상적인 금속-절연체 전이 소자라고는 할 수 없으나 특성이 나쁘지만 큰 전류를 가해주면 계면에서 불순물 전하가 나와서 금속-절연체 전이 현상인 네가티브 차동 저항(Negative Differential Resistance: NDR) 모드가 나타난다. 따라서 넓은 의미로 볼 때 일반 상용 바이폴라 트랜지스터도 금속-절연체 전이 소자에 포함시킬 수 있다. 그 NDR 현상은 바이폴라 트랜지스터에 MIT 임계전류가 공급되면 순방향 모드와 역방향 모드 양쪽에서 나타난다. In practice, metal-insulator transition transistors are similar in structure to bipolar transistors as current control elements. However, general commercial bipolar transistors are not ideal metal-insulator transition devices due to insufficient doping in the metal-insulator transition. However, when a large current is applied, impurity charge is generated at the interface and negative differential A negative differential resistance (NDR) mode appears. Thus, in a broad sense, common commercial bipolar transistors can also be included in metal-insulator transition devices. The NDR phenomenon occurs in both the forward and reverse modes when the MIT critical current is applied to the bipolar transistor.

본 발명의 실시 예에 따라, 상기 금속-절연체 전이 트랜지스터는 네가티브 차동 저항 (NDR: Negative Differential Resistance)모드로 동작될 수 있다. NDR 현상은 일정한 전류에서 저항의 감소 때문에 일어나는 전압감소로 측정되는 것으로 MIT의 증거이며 데이터에서 피크형태로 나타난다.According to an embodiment of the present invention, the metal-insulator transition transistor may be operated in a negative differential resistance (NDR) mode. The NDR phenomenon is evidence of MIT as measured by a voltage drop caused by a decrease in resistance at a constant current, which appears in peak form in the data.

본 발명의 실시 예에 따라, 상기 전류 공급기와 상기 금속-절연체 전이 트랜지스터는 하나의 동일한 기판 상에 제조될 수 있다. According to an embodiment of the present invention, the current supply and the metal-insulator transition transistor may be fabricated on one and the same substrate.

본 발명의 실시 예에 따라, 상기 전류 공급기와 상기 금속-절연체 전이 트랜지스터는 하나의 동일한 패키지로 제조될 수 있다. According to an embodiment of the present invention, the current supply and the metal-insulator transition transistor may be fabricated in one and the same package.

본 발명의 실시 예에 따라, 상기 전류 공급기와 상기 금속-절연체 전이 트랜지스터는 하나의 동일한 집적회로(Monolithic)에 탑재될 수 있다. According to an embodiment of the present invention, the current supply and the metal-insulator transition transistor may be mounted on one and the same integrated circuit.

본 발명의 실시 예에 따라, 상기 전류 공급기는, 바이폴라 트랜지스터, 전계효과 트랜지스터, 유도전류를 생성하는 트랜스포머, 및 연산 증폭기 중에서 적어도 하나를 포함하여 구성될 수 있다. 여기서 전계효과 트랜지스터는 접합형 전계효과 트랜지스터와 모오스형 전계효과 트랜지스터를 포함할 수 있다. According to an embodiment of the present invention, the current supply may include at least one of a bipolar transistor, a field effect transistor, a transformer for generating an induced current, and an operational amplifier. Wherein the field effect transistor may comprise a junction field effect transistor and a morse field effect transistor.

본 발명의 또 다른 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템은,The metal-insulator transition transistor system according to another embodiment of the present invention includes:

입력단자, 출력단자, 및 제어단자를 가지며 금속-절연체 전이를 일으키는 금속-절연체 전이 트랜지스터; A metal-insulator transition transistor having an input terminal, an output terminal, and a control terminal and causing a metal-insulator transition;

펄스 형태의 신호를 생성하는 펄스 생성기; 및 A pulse generator for generating a pulse-shaped signal; And

전압공급 전압과 접지전압 간에 상기 입력단자와 상기 출력단자가 연결되었을 때, 상기 신호를 증폭하여 상기 제어단자와 상기 출력단자 간에 금속-절연체 전이(metal-Insulator Transition: MIT) 현상이 일어나도록 하는 임계전류를 생성하는 증폭기를 포함할 수 있다. A threshold current for amplifying the signal and causing a metal-insulator transition (MIT) phenomenon to occur between the control terminal and the output terminal when the input terminal and the output terminal are connected between the voltage supply voltage and the ground voltage; Lt; / RTI >

본 발명의 또 다른 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 동작 방법은,A method of operating a metal-insulator transition transistor system, according to another embodiment of the present invention,

입력단자, 출력단자, 및 제어단자를 가지며 금속-절연체 전이를 일으키는 금속-절연체 전이 트랜지스터를 입력 및 출력 부하에 연결하는 단계; Connecting a metal-insulator transition transistor having an input terminal, an output terminal, and a control terminal and causing a metal-insulator transition to an input and an output load;

입력신호를 수신하는 단계; 및Receiving an input signal; And

상기 입력신호를 이용하여 상기 제어단자와 상기 출력단자 간에 금속-절연체 전이 (metal-Insulator Transition: MIT) 현상이 일어나도록 하는 임계전류를 생성하는 단계를 포함한다. And generating a threshold current for causing a metal-insulator transition (MIT) phenomenon to occur between the control terminal and the output terminal using the input signal.

본 발명의 또 다른 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 동작 방법은,A method of operating a metal-insulator transition transistor system, according to another embodiment of the present invention,

역방향 동작모드(Reverse Active Mode)로 동작하는 바이폴라 트랜지스터를 이용하여 금속-절연체 전이를 일으키는 금속-절연체 전이 트랜지스터를 형성하는 단계;Forming a metal-insulator transition transistor causing a metal-insulator transition using a bipolar transistor operating in a reverse active mode;

상기 금속-절연체 전이 트랜지스터를 전압공급 전압과 접지 전압 사이에 연결하는 단계; Connecting the metal-insulator transition transistor between a voltage supply voltage and a ground voltage;

입력 펄스를 수신하는 단계; 및Receiving an input pulse; And

상기 입력 펄스를 증폭하여 상기 제어단자와 상기 출력단자 간에 금속-절연체 전이 (metal-Insulator Transition: MIT) 현상이 일어나도록 하는 임계전류를 생성하는 단계를 포함한다. And amplifying the input pulse to generate a threshold current for causing a metal-insulator transition (MIT) phenomenon to occur between the control terminal and the output terminal.

본 발명의 또 다른 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템은,The metal-insulator transition transistor system according to another embodiment of the present invention includes:

입력단자, 출력단자, 및 제어단자를 가지며 금속-절연체 전이를 일으키는 스위칭용 제1 금속-절연체 전이 트랜지스터; A first metal-insulator transition transistor having an input terminal, an output terminal, and a control terminal and causing a metal-insulator transition;

입력단자, 출력단자, 및 제어단자를 가지며 금속-절연체 전이를 일으키는 제2 금속-절연체 전이 트랜지스터; A second metal-insulator transition transistor having an input terminal, an output terminal, and a control terminal and causing a metal-insulator transition;

상기 제1 금속-절연체 전이 트랜지스터의 상기 입력단자와 상기 제2 금속-절연체 전이 트랜지스터의 상기 제어단자 사이에 연결된 트랜스포머;A transformer coupled between the input terminal of the first metal-insulator transition transistor and the control terminal of the second metal-insulator transition transistor;

펄스 형태의 신호를 생성하는 펄스 생성기; 및 A pulse generator for generating a pulse-shaped signal; And

상기 신호를 증폭하여 상기 제1 금속-절연체 전이 트랜지스터의 상기 제어단자에 인가하는 증폭기를 포함한다.
And an amplifier for amplifying the signal and applying the amplified signal to the control terminal of the first metal-insulator transition transistor.

상술한 바와 같이, 본 발명의 실시 예에 따르면, MIT 트랜지스터가 MIT 현상을 일으키는 데 필요한 임계전류를 공급할 수 있는 전류 공급기가 간단하고 효율적으로 제공되므로, MIT 트랜지스터의 원활한 동작이 가능해진다.
As described above, according to the embodiment of the present invention, since the current supplier capable of supplying the critical current necessary for the MIT transistor to cause the MIT phenomenon is provided simply and efficiently, smooth operation of the MIT transistor becomes possible.

도 1은 MIT 트랜지스터의 기호와 단자들의 정의를 보여주는 도면.
도 2는 본 발명의 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 회로도.
도 3은 본 발명의 다른 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 회로도.
도 4는 도 2에 따른 2단자 효과 특성 파형도.
도 5는 도 2에 따른 3단자 효과 특성 파형도.
도 6은 도 3에 따른 특성 파형도.
도 7은 본 발명의 또 다른 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 회로도.
도 8은 도 7에 따른 특성 파형도.
도 9는 도 3의 제1 변형 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 회로도.
도 10은 도 9에 따른 특성 파형도.
도 11은 도 3의 제2 변형 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 회로도.
도 12는 도 11에 따른 특성 파형도.
도 13은 본 발명의 또 다른 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 회로도.
도 14는 도 13의 제1,2 스코프들에서 나타나는 특성 파형도.
도 15는 도 13의 제3,4 스코프들에서 나타나는 특성 파형도.
도 16은 도 13에서의 MITR1과 2가 순방향 모드로 동작될 때 제1,2스코프들에서 나타나는 특성 파형도.
도 17은 도 13에서의 MITR1과 2가 순방향 모드로 동작될 때 제3,4스코프들에서 나타나는 특성 파형도.
도 18은 도 13의 변형 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 회로도.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a view showing definitions of symbols and terminals of an MIT transistor; FIG.
2 is a circuit diagram of a metal-insulator transition transistor system according to an embodiment of the present invention.
3 is a circuit diagram of a metal-insulator transition transistor system according to another embodiment of the present invention.
Fig. 4 is a two-terminal effect characteristic waveform diagram according to Fig. 2; Fig.
Fig. 5 is a three-terminal effect characteristic waveform diagram according to Fig. 2; Fig.
Fig. 6 is a characteristic waveform diagram according to Fig. 3; Fig.
7 is a circuit diagram of a metal-insulator transition transistor system according to another embodiment of the present invention.
8 is a characteristic waveform diagram according to Fig.
FIG. 9 is a circuit diagram of a metal-insulator transition transistor system according to a first modified embodiment of FIG. 3; FIG.
10 is a characteristic waveform diagram according to Fig.
11 is a circuit diagram of a metal-insulator transition transistor system according to a second modified embodiment of Fig.
12 is a characteristic waveform diagram according to Fig.
13 is a circuit diagram of a metal-insulator transition transistor system according to another embodiment of the present invention.
Fig. 14 is a characteristic waveform diagram showing the first and second scopes of Fig. 13; Fig.
Fig. 15 is a characteristic waveform diagram showing the third and fourth scopes of Fig. 13; Fig.
FIG. 16 is a characteristic waveform diagram of the first and second scopes when MITR1 and MITR2 in FIG. 13 are operated in a forward mode; FIG.
FIG. 17 is a characteristic waveform diagram that appears in the third and fourth scopes when MITR1 and MITR2 in FIG. 13 are operated in a forward mode; FIG.
Figure 18 is a circuit diagram of a metal-insulator transition transistor system according to an alternate embodiment of Figure 13;

위와 같은 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은, 이해의 편의를 제공할 의도 이외에는 다른 의도 없이, 개시된 내용이 보다 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features, and advantages of the present invention will become more apparent from the following description of preferred embodiments with reference to the attached drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art, without intention other than to provide an understanding of the present invention.

본 명세서에서, 어떤 소자 또는 라인들이 대상 소자 블록에 연결된다 라고 언급된 경우에 그것은 직접적인 연결뿐만 아니라 어떤 다른 소자를 통해 대상 소자 블록에 간접적으로 연결된 의미까지도 포함한다. In this specification, when it is mentioned that some element or lines are connected to a target element block, it also includes a direct connection as well as a meaning indirectly connected to the target element block via some other element.

또한, 각 도면에서 제시된 동일 또는 유사한 참조 부호는 동일 또는 유사한 구성 요소를 가급적 나타내고 있다. 일부 도면들에 있어서, 소자 및 라인들의 연결관계는 기술적 내용의 효과적인 설명을 위해 나타나 있을 뿐, 타의 소자나 회로블록들이 더 구비될 수 있다. In addition, the same or similar reference numerals shown in the drawings denote the same or similar components as possible. In some drawings, the connection relationship of elements and lines is shown for an effective explanation of the technical contents, and other elements or circuit blocks may be further provided.

여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함될 수 있으며, MIT 트랜지스터에 대한 기본적 동작과 기능에 관한 세부, 및 일반적인 동작의 세부는 본 발명의 요지를 모호하지 않도록 하기 위해 상세히 설명되지 않음을 유의(note)하라.Each of the embodiments described and exemplified herein may also include complementary embodiments thereof, and details of the basic operation and function of the MIT transistor, and details of the general operation, will be described in detail to avoid obscuring the gist of the present invention. Please note that it is not.

도 1은 MIT 트랜지스터의 기호와 단자들의 정의를 보여준다. Figure 1 shows the definitions of the symbols and terminals of an MIT transistor.

도 1을 참조하면, 금속-절연체 전이(이하 "MIT")트랜지스터(10)가 나타나 있다. 이러한 3 단자 소자는 t-switch 혹은 MIT 트랜지스터로 불려진다. 상기 MIT 트랜지스터는 약어로 MITR 로도 칭해진다. Referring to Figure 1, a metal-insulator transition (hereinafter "MIT") transistor 10 is shown. These three-terminal devices are called t-switches or MIT transistors. The MIT transistor is abbreviated as MITR.

도 1의 MIT 트랜지스터(10)는 반도체 트랜지스터와 달리, 인렛(Inlet: I), 아웃렛(Outlet: O), 콘트롤(control: C) 의 3 단자로 구성된다. 여기서, 인렛은 입력단자로, 아웃렛은 출력단자로, 콘트롤은 제어단자로 각기 기능한다. The MIT transistor 10 of FIG. 1 is different from a semiconductor transistor in that it has three terminals: an Inlet I, an Outlet O, and a control C. Here, the inlet serves as an input terminal, the outlet serves as an output terminal, and the control functions as a control terminal.

상기 MIT 트랜지스터(10)의 C 단자에 전류가 흐르면 제어 단자(C 단자)와 출력 단자 사이에서 MIT 현상이 일어나, 입력단자(I 단자)에서 출력 단자(O 단자)로 MIT에 의해 생기는 큰 전류가 흐른다.When a current flows to the C terminal of the MIT transistor 10, an MIT phenomenon occurs between the control terminal (C terminal) and the output terminal, and a large current generated by the MIT from the input terminal (I terminal) to the output terminal Flows.

상기 MIT 트랜지스터(10)는 턴온(Turn-on)시 불연속 점프현상이 나타나며 절연체(혹은 반도체)-금속 전이(MIT) 현상을 이용하여 절연체와 금속 간을 스위칭하는 소자이다. The MIT transistor 10 exhibits a discontinuous jump phenomenon at the time of turn-on and switches between an insulator and a metal using an insulator (or semiconductor) -metal transition (MIT) phenomenon.

MIT 트랜지스터(10)의 제어 단자와 출력 단자 사이에서 MIT 현상이 일어날 때 콘트롤 레이어에의 정공 도핑양은 nc 〓 (0.25/ao)3 정도가 되어야 한다. 여기서 ao 는 수소원자의 보어 반지름을 의미한다. 일반적으로 nc

Figure 112013114865058-pat00001
1x 1018 cm-3 정도이다. nc 정도의 정공을 포함하는 전류가 흘러야 한다. 이 정도의 전류는 반도체에서 흐를 수 있는 최대전류로서 임계전류 ICritical current 라고 한다. 그러므로 MIT 트랜지스터(10)를 구동하기 위해서는 임계전류의 공급이 필수적이다.When the MIT phenomenon occurs between the control terminal and the output terminal of the MIT transistor 10, the amount of hole doping in the control layer should be about n c 〓 (0.25 / a o ) 3 . Where a o means the radius of the bore of the hydrogen atom. Generally, n c
Figure 112013114865058-pat00001
1 x 10 18 cm -3 . a current including holes of about n c should flow. This amount of current is the maximum current that can flow in the semiconductor, and the critical current I Critical current . Therefore, in order to drive the MIT transistor 10, it is necessary to supply a critical current.

본 발명의 실시 예들에서는 임계전류를 공급하는 전류 공급기가 도 2,3,7,9,11,13과 같이 구현된다. 도 2의 경우에는 NPN 바이폴라 트랜지스터가 전류 공급기로서 구현되고, 도 3의 경우에는 N형 전계효과 트랜지스터가 전류 공급기로서 구현되었다. In the embodiments of the present invention, the current supply for supplying the critical current is implemented as shown in Figs. 2, 3, 7, 9, 11, and 13. 2, an NPN bipolar transistor is implemented as a current supply, and in the case of FIG. 3, an N-type field effect transistor is implemented as a current supply.

도 2는 본 발명의 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 회로도 이다.2 is a circuit diagram of a metal-insulator transition transistor system according to an embodiment of the present invention.

도 2를 참조하면, 금속-절연체 전이 트랜지스터 시스템은, 금속-절연체 전이 트랜지스터(10)와, 상기 금속-절연체 전이 트랜지스터의 제어단자와 출력단자 사이에서 금속-절연체 전이 (metal-Insulator Transition: MIT) 현상이 일어나도록 하기 위한 임계전류를 공급하는 전류 공급기(20)를 포함한다. 2, a metal-insulator transition transistor system includes a metal-insulator transition transistor 10 and a metal-insulator transition (MIT) transistor 10 between the control terminal and the output terminal of the metal- And a current supplier 20 for supplying a threshold current for causing a phenomenon to occur.

여기서, 상기 전류 공급기(20)는 펄스 입력을 수신하여 상기 임계전류를 생성하는 바이폴라 트랜지스터로 구현된다. Here, the current supply 20 is implemented as a bipolar transistor that receives a pulse input to generate the threshold current.

즉, 상기 바이폴라 트랜지스터는 베이스(B)로 상기 펄스 입력을 수신하고, 컬렉터(C)가 상기 금속-절연체 전이 트랜지스터의 입력단자(I)에 연결되며, 에미터(E)가 상기 금속-절연체 전이 트랜지스터의 상기 제어단자(C)에 연결된다.That is, the bipolar transistor receives the pulse input to the base (B), the collector (C) is connected to the input terminal (I) of the metal-insulator transition transistor and the emitter (E) And is connected to the control terminal (C) of the transistor.

MIT 트랜지스터(10)의 입력단자(I)는 노드들(n1,n2)간에 연결되는 제1 부하를 통해 전압공급 전압(Vcc)에 연결되어 있고, MIT 트랜지스터(10)의 출력단자(O)는 노드들(n3,n4)간에 연결되는 제2 부하를 통해 접지전압(Vss)에 연결되어 있다.The input terminal I of the MIT transistor 10 is connected to the voltage supply voltage Vcc through the first load connected between the nodes n1 and n2 and the output terminal O of the MIT transistor 10 is connected to And is connected to the ground voltage Vss through a second load connected between the nodes n3 and n4.

도 2의 경우에 MIT 트랜지스터(10)의 제어(C)단자와 출력(O)단자 사이에서 금속-절연체 전이가 일어나도록 하기 위해 임계전류 공급소자로서 바이폴라 NPN 트랜지스터가 사용되었으나, 도 3과 같이 전계효과 트랜지스터가 이용될 수 있다. In the case of FIG. 2, a bipolar NPN transistor is used as a critical current supplying element in order to cause a metal-insulator transition between the control (C) terminal and the output (O) terminal of the MIT transistor 10, Effect transistors can be used.

상기 전류 공급기(20)는 또한, 연산 증폭기(Operational Amplifier)를 이용하여 구현될 수 있다. The current supply 20 may also be implemented using an operational amplifier.

결국, MIT 트랜지스터(10)는 임계전류 공급용 소자 혹은 임의의 장치에 의해 구동될 수 있다. As a result, the MIT transistor 10 can be driven by a device for supplying a threshold current or any device.

본 발명의 실시 예에서 시스템은 2개 이상의 소자로 구성된 것을 의미한다. 예를 들면 도 2나 도 3과 같은 시스템은 2개 이상(임계전류 공급용 소자와 MIT 트랜지스터)의 소자로 구성되었으므로 시스템이라고 하였다. In an embodiment of the present invention, the system means composed of two or more elements. For example, the system shown in FIG. 2 or 3 is called a system because it is composed of elements of two or more (critical current supplying element and MIT transistor).

또한, 상기 전류 공급 트랜지스터인 바이폴라 트랜지스터나 전계효과 트랜지스터는 MIT 트랜지스터와 함께 하나의 기판에 원 칩(Monolithic)으로 제조될 수 있다. 또한, 도 2에서 보여지는 2개의 트랜지스터는 하나의 패키지로 제조될 수도 있다.In addition, the bipolar transistor or the field effect transistor, which is the current supply transistor, may be fabricated as a monolithic structure on one substrate together with the MIT transistor. Further, the two transistors shown in Fig. 2 may be fabricated in one package.

또한, 상기 전류 공급 트랜지스터와 MIT 트랜지스터는 기존의 마이크로프로세서나 메모리 혹은 IGBT와 같은 파워소자 같은 집적회로 (Integrated Circuit)에 포함될 수도 있다. In addition, the current supply transistor and the MIT transistor may be included in an integrated circuit such as a conventional microprocessor, a memory, or a power device such as an IGBT.

도 3은 본 발명의 다른 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 회로도 이다. 3 is a circuit diagram of a metal-insulator transition transistor system according to another embodiment of the present invention.

도 3의 경우에는 전류 공급기가 도 2와는 달리, MOS FET(전계효과 트랜지스터)로 구현되었다. 즉, MIT 트랜지스터(10)의 제어단자(C)와 출력단자(O)사이에서 MIT 현상이 일어나도록 하기 위해 MIT 트랜지스터(10)의 제어단자(C)에 임계전류를 공급하기 위한 소자로서 전계효과 트랜지스터(22)가 사용된다. In the case of FIG. 3, the current supply is implemented as a MOS FET (Field Effect Transistor), unlike FIG. In order to cause the MIT phenomenon to occur between the control terminal C and the output terminal O of the MIT transistor 10, an element for supplying a threshold current to the control terminal C of the MIT transistor 10, A transistor 22 is used.

도 4는 도 2에 따른 2단자 효과 특성 파형도 이다.4 is a 2-terminal effect characteristic waveform diagram according to Fig.

도 4에서의 측정조건은 500KHz, Vcontrol =2V, VInlet =0V, Load 1=0, Load 2=1W 이다. 여기서 VInlet =0V 이므로 도 2의 시스템은 2단자 MIT 소자의 특성을 나타내었다. 도면에서 가로축은 시간을 나타내고, 세로축은 시스템에서 출력되는 전압을 가리킨다. The measurement conditions in FIG. 4 are 500 KHz, V control = 2 V, V Inlet = 0 V, Load 1 = 0, and Load 2 = 1 W. Here, since V Inlet = 0V, the system of FIG. 2 shows characteristics of a two-terminal MIT device. In the figure, the horizontal axis indicates time and the vertical axis indicates voltage output from the system.

도 5는 도 2에 따른 3단자 효과 특성 파형도 이다.FIG. 5 is a waveform diagram of a 3-terminal effect characteristic according to FIG. 2. FIG.

마찬가지로, 도면에서 가로축은 시간을 나타내고, 세로축은 시스템에서 출력되는 전압을 가리킨다. Similarly, in the figure, the horizontal axis indicates time and the vertical axis indicates the voltage output from the system.

도 2의 NPN 트랜지스터(20)를 임계 전류 공급을 위한 전류 공급기로 사용한 경우에, NPN 트랜지스터(20)의 베이스에는 500KHz의 입력 펄스가 제공된다. 측정 조건은 인렛 전압 VInlet =7V인 것을 제외하고는 도 4와 같다. When the NPN transistor 20 of FIG. 2 is used as the current supply for the critical current supply, an input pulse of 500 KHz is provided at the base of the NPN transistor 20. [ The measurement conditions were the same as in Example 1 except that the inlet voltage V Inlet = 7 V 4.

도 5의 측정 결과 파형은 3단자 MIT 트랜지스터의 특성을 보여주므로, NPN 트랜지스터(20)가 전류 공급기로서의 역할을 충분히 하고 있는 것을 알 수 있다. 5 shows the characteristics of the 3-terminal MIT transistor, it can be seen that the NPN transistor 20 is sufficient to serve as a current supply.

동작을 보다 상세히 설명하기 위해 도 2를 다시 참조하면, MIT 트랜지스터(10)에서 제어단자와 출력단자 사이에서 MIT 현상이 일어나도록 하기 위해서는 모트 기준 nc 〓1x 1018 cm-3 정도의 정공의 임계전류가 제어단자에서 출력단자로 흘러야 한다. 이것을 성취하기 위하여 임계전류 공급용 NPN 트랜지스터(20:2N3904)를 도 2와 같이 연결하고, 상기 전류 공급 트랜지스터(20)의 베이스 단자에 작은 전류의 펄스 신호를 인가한다. 그러면 전류 공급 트랜지스터(20)의 증폭작용에 의해 상기 인가된 전류보다 큰 전류가 콜렉터(C)에서 에미터(E)로 흘러 MIT 트랜지스터(10)의 제어단자로 제공된다. 이에 따라, MIT 트랜지스터(10)의 제어단자와 출력단자 사이에서 MIT가 일어나서 입력단자에서 출력단자로 큰 전류가 흐른다. 여기서 MIT 트랜지스터(10)는 2N3904 등과 같은 트랜지스터를 역방향 모드(Reverse Active Mode)로 연결함에 의해 구현되었다. 상기 2N3904 등과 같은 트랜지스터를 MIT 트랜지스터(10)로 구현한 이유는 2N3904의 역방향 모드 연결에 따른 동작이 MIT 트랜지스터(10)의 동작과 같기 때문이다. Referring to Figure 2 to describe in detail the operation again, so that to the MIT phenomenon between the control terminal and the output terminal in the MIT transistor 10 up to the reference Mott n c1x 10 18 cm -3 in the hole of the threshold degree Current must flow from the control terminal to the output terminal. In order to achieve this, an NPN transistor 20 (2N3904) for supplying a critical current is connected as shown in FIG. 2, and a small current pulse signal is applied to the base terminal of the current supply transistor 20. A current larger than the applied current flows from the collector C to the emitter E by the amplifying action of the current supplying transistor 20 and is provided to the control terminal of the MIT transistor 10. [ As a result, an MIT occurs between the control terminal and the output terminal of the MIT transistor 10, and a large current flows from the input terminal to the output terminal. Here, the MIT transistor 10 is implemented by connecting a transistor such as 2N3904 in a reverse active mode. The reason why the transistor such as 2N3904 and the like is implemented by the MIT transistor 10 is that the operation according to the reverse mode connection of 2N3904 is the same as the operation of the MIT transistor 10.

도 2에서 사용된 트랜지스터들은 2N3904 트랜지스터 2개이다. 하나는 임계전류 공급을 위해 순방향 액티브 모드(Forward Active Mode)구조로 연결되었고, 다른 하나는 MIT 트랜지스터로서 기능하기 위해 역방향 액티브 모드(Reverse Active Mode)구조로 연결되었다. The transistors used in FIG. 2 are 2N3904 transistors. One connected in Forward Active Mode for critical current supply and the other connected in Reverse Active Mode in order to function as an MIT transistor.

도 2의 시스템에서, 처음에는 MIT 트랜지스터(10)에서 MIT 현상을 관측하기 위하여 측정은 500KHz, Vcontrol =2V, VInlet =0V, Load 1=0, Load 2=1W 조건에서 실험을 행하였다. 여기서, 입력단자에 전압이 걸리지 않았기 때문에 상기 시스템은 실제로 2단자 MIT 소자로 동작되었다. 도 4는 이를 보여준다. 도 4의 파형의 상부는 제어단자에서 측정된 신호이다. 이 경우에 신호 피크의 크기는 1.5V 정도로 보여진다. 파형의 하부는 출력단자에서 측정된 신호이다. 이 경우에 신호 피크의 크기가 0.3V 정도이다. 출력단자에서 측정된 신호는 제2 부하의 저항이 1옴이므로 전류에 대응된다. In order to observe the MIT phenomenon in the MIT transistor 10 in the system of FIG. 2, the measurement was performed under conditions of 500 KHz, V control = 2 V, V Inlet = 0 V, Load 1 = 0, and Load 2 = 1 W. Here, since the voltage was not applied to the input terminal, the system actually operated as a two-terminal MIT device. Figure 4 shows this. The upper part of the waveform of Fig. 4 is the signal measured at the control terminal. In this case, the magnitude of the signal peak appears to be about 1.5V. The bottom of the waveform is the signal measured at the output terminal. In this case, the magnitude of the signal peak is about 0.3V. The signal measured at the output terminal corresponds to the current since the resistance of the second load is 1 ohm.

MIT 현상은 제어신호에서 날카롭게 올라가는 피크 부분에서 일어나고 곧 전압이 떨어지는 것은 MIT 직후 전류가 제한되어 있기 때문에 저항이 줄어든 NDR (Negative Differential Resistance) 현상이 나타나기 때문이다. 피크와 NDR현상은 MIT가 일어났다는 것을 보여주는 증거이다. 피크가 있을 때 도 4의 하부 신호에서도 작은 피크가 보인다. 이 때의 전류가 MIT 전류인데 약 0.3A 정도이다.The MIT phenomenon occurs at the sharp peak of the control signal, and the voltage drop soon occurs because the current is limited immediately after the MIT, resulting in a NDR (Negative Differential Resistance) phenomenon with reduced resistance. Peak and NDR events are evidence that MIT has occurred. When there is a peak, a small peak is also seen in the lower signal of Fig. The current at this time is about 0.3A, which is the MIT current.

위와 같은 조건에서 인렛 전압 VInlet =7V 로 가해주면, 도 2의 시스템은 정상적인 3단자 소자의 기능을 하게 된다. 즉, 정상적인 MIT 트랜지스터로서 동작된다. 도 5에서 상부 신호는 2V까지 증가하였고 하부 신호는 1V로 증가하였다. 하부 신호의 1V는 1옴의 저항(Load 2)때문에 1A의 전류에 상당한다. 그러므로 제어단자에 펄스 신호로 큰 전류가 제어되는 것을 알 수 있다. 따라서 도 5에서 보여지는 바와 같이, 도 2의 실험은 본 발명의 임계전류용 공급소자가 잘 작동되어 MIT 트랜지스터가 정상적으로 동작되는 것을 잘 보여준다.If the inlet voltage V Inlet = 7 V is applied under the above conditions, the system of Fig. 2 functions as a normal three-terminal element. That is, it operates as a normal MIT transistor. 5, the upper signal increased to 2V and the lower signal increased to 1V. The 1V of the lower signal corresponds to the current of 1A due to the resistance of 1 ohm (Load 2). Therefore, it can be seen that a large current is controlled by the pulse signal at the control terminal. Thus, as shown in FIG. 5, the experiment of FIG. 2 shows that the MIT transistor operates normally with the supply element for the critical current of the present invention operating well.

한편, 도 6은 도 3에 따른 특성 파형도 이다.FIG. 6 is a characteristic waveform diagram according to FIG. 3. FIG.

도면에서 가로축은 시간을 나타내고, 세로축은 도 3의 시스템에서 출력되는 전압을 가리킨다. In the figure, the horizontal axis represents time and the vertical axis represents the voltage output from the system of FIG.

도 6의 측정 결과는 도 3과 같이 임계전류 공급을 위한 전류 공급기로서 IRF640 등과 같은 전계효과 트랜지스터(22)가 이용되고, MIT 트랜지스터(10)로서 2N3904 등과 같은 트랜지스터가 사용된 경우에 얻어진 것이다. The measurement result of FIG. 6 is obtained when a field effect transistor 22 such as IRF 640 is used as a current supply for supplying critical current as shown in FIG. 3, and a transistor such as 2N3904 is used as the MIT transistor 10.

도 6의 경우에 측정조건은 100KHz 3V의 펄스신호를 IRF 640의 게이트에 걸고 Vinlet = 7V를 인가한 상태이다. 측정 결과는 공급 트랜지스터(22)가 정상적으로 작동되어 MIT 트랜지스터(10)가 정상적으로 동작되는 것을 증명한다. 전류 공급용 트랜지스터로서 전계효과 트랜지스터를 사용할 경우에 전류의 낭비가 바이폴라 트랜지스터에 비해 적다. 도 3의 경우에도 MIT 트랜지스터(10)는 2N3904 트랜지스터를 역방향 액티브 모드(Reverse Active Mode)구조로 연결함에 의해 구현되었다. In the case of FIG. 6, the measurement condition is that a pulse signal of 100 KHz 3 V is applied to the gate of IRF 640 and V inlet = 7 V is applied. The measurement result proves that the supply transistor 22 is normally operated and the MIT transistor 10 is operating normally. When a field effect transistor is used as a current supply transistor, the current is wasted less than in a bipolar transistor. In the case of FIG. 3, the MIT transistor 10 is implemented by connecting the 2N3904 transistor in a reverse active mode structure.

도 7은 본 발명의 또 다른 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 회로도 이다.7 is a circuit diagram of a metal-insulator transition transistor system according to another embodiment of the present invention.

도 7의 경우에 MIT 트랜지스터(10)는 PNP 2N3906 트랜지스터를 역방향 액티브 모드 구조로 연결함에 의해 구현되고, 전류 공급기(23)는 PNP 2N3906 트랜지스터를 순방향 액티브 모드 구조로 연결함에 의해 구현된다. In the case of FIG. 7, the MIT transistor 10 is implemented by connecting the PNP 2N3906 transistor in the reverse active mode structure, and the current supply 23 is implemented by connecting the PNP 2N3906 transistor in the forward active mode structure.

즉, 임계전류 공급용 트랜지스터인 2N3906은 일반 트랜지스터처럼 순방향으로 연결된다. 이 경우에 임계전류 공급용 트랜지스터(23)의 에미터가 MIT 트랜지스터(10)의 제어단자에 연결된다. 도 7에서 참조부호 2는 100kHz의 입력 펄스를 생성하는 신호 발생기를 나타내고, 참조부호 4는 상기 MIT 트랜지스터(10)의 제어단자에 인가되는 신호를 측정하기 위한 오실로스코프 또는 모니터일 수 있다. That is, 2N3906, which is a transistor for supplying a critical current, is connected in a forward direction like a normal transistor. In this case, the emitter of the transistor 23 for supplying the threshold current is connected to the control terminal of the MIT transistor 10. In FIG. 7, reference numeral 2 denotes a signal generator for generating an input pulse of 100 kHz, and reference numeral 4 denotes an oscilloscope or monitor for measuring a signal applied to a control terminal of the MIT transistor 10.

도 8은 도 7에 따른 특성 파형도 이다.Fig. 8 is a characteristic waveform diagram according to Fig. 7. Fig.

도 8은 도 7의 시스템 구현에 따라 측정된 실험데이터이다. 도면에서 가로축은 시간을 나타내고, 세로축은 시스템에서 출력되는 전압을 가리킨다. Figure 8 is experimental data measured according to the system implementation of Figure 7; In the figure, the horizontal axis indicates time and the vertical axis indicates voltage output from the system.

신호발생기(Function Generator) 에서 나오는 입력은 100KHz, 3V, Offset 1.5V로 최종 6V 출력이 된다. 입력단자의 입력 전원은 4V이다. 좌측 축의 V control input (V) 은 MIT 트랜지스터(10)의 제어단자에서 측정된 신호이다. 신호에서 피크(Peak)를 보이는 것은 NDR (Negative Differential Resistance) 현상을 의미한다. 이 NDR은 MIT가 일어날 때 나오는 것으로 MIT의 증거이다. 오른쪽 축은 출력단자에서 측정된 신호이다. 이 경우에 전류는 약 0.3 A 정도 흐른다.The input from the function generator is 100KHz, 3V, Offset 1.5V, and the final 6V output. The input power of the input terminal is 4V. V control on the left axis input (V) is a signal measured at the control terminal of the MIT transistor 10. A peak in the signal means a negative differential resistance (NDR) phenomenon. This NDR is evidence of MIT when MIT happens. The right axis is the signal measured at the output terminal. In this case, the current flows about 0.3 A.

도 8을 통해서도 확인되는 바와 같이, 도 7의 시스템은 MIT 현상을 발생하는 회로로서 작용함을 알 수 있다. As can be seen from FIG. 8, the system of FIG. 7 serves as a circuit for generating the MIT phenomenon.

도 9는 도 3의 제1 변형 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 회로도 이다.FIG. 9 is a circuit diagram of a metal-insulator transition transistor system according to the first modified embodiment of FIG. 3; FIG.

도 9를 참조하면, 역방향 액티브 모드 구조로 연결된 PNP 2N3906 트랜지스터는 MIT 트랜지스터(10)로 사용된다. 임계전류 공급을 위한 전류 공급기는 2개의 N형 FET (전계효과트랜지스터)이 사용된다. 도 9의 시스템 구조는 도 3과 유사하나, MIT 트랜지스터(10)가 PNP 2N3906이 사용된 것이 다르다. Referring to FIG. 9, the PNP 2N3906 transistor connected in the reverse active mode structure is used as the MIT transistor 10. Two N-type FETs (field effect transistors) are used as the current supply for the critical current supply. The system structure of FIG. 9 is similar to FIG. 3 except that the MIT transistor 10 is PNP 2N3906.

도 10은 도 9에 따른 특성 파형도 이다.10 is a characteristic waveform diagram according to Fig.

도면에서 가로축은 시간을 나타내고, 세로축은 시스템에서 출력되는 전압을 가리킨다.In the figure, the horizontal axis indicates time and the vertical axis indicates voltage output from the system.

도 10에서, 좌측 측은 제어단자의 입력 전압으로서 피크의 NDR 신호를 보여준다. 우측 측은 출력단자에서 측정된 출력신호로서 역시 NDR의 피크신호를 보여준다. 피크 1V는 1옴 저항에 대해 1A에 상당하는 전류가 흐름을 나타낸다. In Fig. 10, the left side shows the NDR signal of the peak as the input voltage of the control terminal. The right side shows the NDR peak signal as the output signal measured at the output terminal. A peak of 1 V indicates a current corresponding to 1A for a 1-ohm resistor.

도 11은 도 3의 제2 변형 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 회로도 이다.11 is a circuit diagram of a metal-insulator transition transistor system according to a second modified embodiment of FIG.

도 11은 전류 공급기로서 임계전류 공급형 트랜지스터(26)가 P-형 FET (전계효과트랜지스터)로 구성된 것을 제외하며, 도 3의 시스템 구성과 같다. Fig. 11 is the same as the system configuration of Fig. 3, except that the threshold current supply transistor 26 as the current supply is composed of a P-type FET (field effect transistor).

도 12는 도 11에 따른 특성 파형도 이다.12 is a characteristic waveform diagram according to Fig.

도면에서 가로축은 시간을 나타내고, 세로축은 시스템에서 출력되는 전압을 가리킨다. P형 FET를 사용한 경우에도 도 12를 참조 시에 다른 데이터들처럼 NDR 피크가 보여진다. 이 경우에 출력단자의 출력에서 약 0.8V가 얻어지므로 1 옴저항에 대해서 0.8A의 전류가 흐르는 것을 알 수 있다. In the figure, the horizontal axis indicates time and the vertical axis indicates voltage output from the system. When a P-type FET is used, an NDR peak is shown as in the other data in reference to FIG. In this case, since about 0.8 V is obtained at the output terminal, it can be seen that a current of 0.8 A flows through the 1-ohm resistor.

도 13은 본 발명의 또 다른 실시 예에 따른 금속-절연체 전이 트랜지스터 시스템의 회로도 이다.13 is a circuit diagram of a metal-insulator transition transistor system according to another embodiment of the present invention.

도 13을 참조하면, 전류 공급기로서 스위칭 파워서플라이를 채용하는 시스템이 나타나 있다. 상기 스위칭 파워서플라이는 MIT 트랜지스터 (MITR1:10)와 스위칭용 트랜스포머(6)로 구성된다. Referring to FIG. 13, a system employing a switching power supply as a current supply is shown. The switching power supply comprises an MIT transistor (MITR1: 10) and a switching transformer (6).

상기 MIT 트랜지스터 (MITR1:10)는 스위칭용 TR로서 기능한다. The MIT transistor (MITR1: 10) functions as a switching transistor TR.

트랜스포머(6)의 2차 코일측에서 만들어진 교류전류는 MIT 트랜지스터(11)의 제어단자에 인가된다. An alternating current generated at the secondary coil side of the transformer 6 is applied to the control terminal of the MIT transistor 11. [

상기 MIT 트랜지스터 (MITR1:10)의 스위칭 스피드는 100KHz이다. 고주파수 동작용 트랜스포머(6)는 100KHz에서 10V에서 1A가 흐를 수 있는 용량을 사용하였다. 먼저 MIT 트랜지스터 (MITR1:10)의 스위칭 동작은 100KHz 구형파(Square wave)를 함수발생기(1)를 통해 만든 후 증폭기(2)를 통해 증폭된 임계전류를 제어단자에 공급함에 의해 구현된다. 이 경우에 그 파형은 오실로스코프 1과 2에서 측정하였다. 그 측정결과는 도 14에 나타나 있다. 오실로스코프 1에서 측정된 피크는 그 MIT 현상(NDR)이 일어났음을 의미하는 실험적 증거이다. NDR 은 MIT의 한 현상으로 서 Negative Differential Resistance의 약자이다. 상기 증폭기(2)는 비반전 연산 증폭기로 구현될 수 있으며, 약 100배 정도의 증폭율을 가질 수 있다. The switching speed of the MIT transistor (MITR1: 10) is 100 KHz. The high-frequency dynamic transformer (6) uses a capacity capable of flowing 1A at 10 V at 100 KHz. First, the switching operation of the MIT transistor MITR1: 10 is implemented by making a 100 KHz square wave through the function generator 1 and then supplying the amplified critical current to the control terminal through the amplifier 2. [ In this case the waveform was measured on oscilloscopes 1 and 2. The measurement results are shown in Fig. The peak measured in Oscilloscope 1 is experimental evidence that the MIT phenomenon (NDR) occurred. NDR stands for Negative Differential Resistance as a phenomenon of MIT. The amplifier 2 may be implemented as a noninverting operational amplifier and may have an amplification factor of about 100 times.

트랜스포머(6)의 2차코일에 유도된 전류는 MIT 트랜지스터 공급용 임계전류 정도의 크기에 상당하다. 상기 유도된 전류는 MITR 2(11)의 제어단자에 입력된다. 상기 MITR 2(11)의 동작에 따른 실험결과는 도 15에서 보여지는 바와 같이 오실로스코프 3과 4에서 측정된다. The current induced in the secondary coil of the transformer 6 corresponds to the magnitude of the threshold current for supplying the MIT transistor. The induced current is input to the control terminal of the MITR 2 (11). Experimental results according to the operation of the MITR 2 (11) are measured in oscilloscopes 3 and 4 as shown in FIG.

오실로스코프 3과 4에서 보여지는 바와 같이 피크(NDR 현상)는 MIT가 일어난 것을 의미한다 (도 15 참조). MITR 2(11)의 출력단자에 흐르는 전류는 약 300mA 정도 이다. 이 경우에 저항 R1의 저항값은 1옴이며, 오실로스코프 4의 데이터는 상기 출력단자와 상기 저항 R1의 접속점에서 나타난 것이다. 도 14 및 도 15를 통해 알 수 있는 바와 같이, MIT 임계전류는 도 13의 파워서플라이에서 충분히 공급될 수 있다. The peak (NDR phenomenon) as shown in Oscilloscopes 3 and 4 means that MIT has occurred (see FIG. 15). The current flowing to the output terminal of the MITR 2 (11) is about 300 mA. In this case, the resistance value of the resistor R1 is 1 ohm, and the data of the oscilloscope 4 is the connection point between the output terminal and the resistor R1. As can be seen from Figs. 14 and 15, the MIT threshold current can be sufficiently supplied in the power supply of Fig.

도 14는 도 13의 제1,2 스코프들에서 나타나는 특성 파형도로서, 증폭기(2)의 출력은 오실로스코프 1(도 14의 상부파형)을 통해 나타나고, 트랜스포머(6)와 상기 MIT 트랜지스터 (MITR1:10)의 입력단자 사이의 신호는 오실로스코프 2(도 14의 하부파형)을 통해 나타난다. 오실로스코프 1에서 보여지는 바와 같이 전류 공급기가 100KHz로 동작될 때 MIT 트랜지스터(10)의 입력단자에서 보여지는 피크는 MITR1(10)에서 MIT 현상이 일어났다는 것을 나타내는 증거이다.13, the output of the amplifier 2 appears through the oscilloscope 1 (the upper waveform in FIG. 14), and the transformer 6 and the MIT transistor MITR1 10 appear through the oscilloscope 2 (the lower waveform in Fig. 14). As shown in Oscilloscope 1, the peak seen at the input terminal of the MIT transistor 10 when the current supply is operated at 100 KHz is an indication that the MIT phenomenon occurred at MITR1 10.

또한, 도 15는 도 13의 제3,4 스코프들에서 나타나는 특성 파형도이다. 도 15의 상부 파형에서 보여지는 바와 같이, 트랜스포머(6)의 2차코일에서 유도된 전류는 오실로스코프 3을 통해 보여진다. 상기 유도된 전류는 임계전류로서 MIT 트랜지스터(11)의 제어단자로 공급되어, 상기 MIT 트랜지스터(11)가 MIT 현상을 일으키도록 한다. 도 15의 하부 파형에서 보여지는 바와 같이, MIT 트랜지스터(11)의 출력단자에서 얻어지는 전류는 오실로스코프 4을 통해 관찰된다. 도 15를 통해 측정된 파형의 피크는 MIT 트랜지스터(11)에서 MIT가 일어났다는 것을 보여주는 증거이다.15 is a characteristic waveform diagram showing the third and fourth scopes of Fig. As shown in the upper waveform of FIG. 15, the current induced in the secondary coil of the transformer 6 is shown through oscilloscope 3. The induced current is supplied as a threshold current to the control terminal of the MIT transistor 11 so that the MIT transistor 11 causes an MIT phenomenon. 15, the current obtained at the output terminal of the MIT transistor 11 is observed through the oscilloscope 4. In this case, The peak of the waveform measured through FIG. 15 is evidence that the MIT occurred in the MIT transistor 11.

도 14 및 도 15의 도면들에서 가로축은 시간을 나타내고, 세로축은 시스템에서 출력되는 전압을 가리킨다.14 and 15, the abscissa represents time, and the ordinate represents voltage output from the system.

도 16은 도 13에서 MITR1과 2가 순방향 모드로 동작될 때 제1,2스코프들에서 나타나는 특성 파형도이며, 이를 통해 NDR 피크가 관측된다.FIG. 16 is a characteristic waveform diagram of the first and second scopes when MITR1 and MITR2 are operated in a forward mode in FIG. 13, and NDR peaks are observed through this.

도 17은 도 13에서 MITR1과 2가 순방향 모드로 동작될 때 제3, 4스코프들에서 나타나는 특성 파형도이며 NDR 피크가 관측된다. 도 16과 도17의 결과는 금속-절연체 전이 트랜지스터가 바이폴라 트랜지스터의 순방향으로도 동작되는 것을 보여주는 증거이다.FIG. 17 is a characteristic waveform diagram in the third and fourth scopes when MITR1 and 2 are operated in the forward mode in FIG. 13, and NDR peaks are observed. The results in Figures 16 and 17 are evidence that the metal-insulator transition transistor is also operated in the forward direction of the bipolar transistor.

마찬가지로, 도 16 및 도 17의 도면들에서 가로축은 시간을 나타내고, 세로축은 시스템에서 출력되는 전압을 가리킨다.Likewise, in the drawings of Figs. 16 and 17, the horizontal axis indicates time, and the vertical axis indicates a voltage output from the system.

도 18은 도 13의 변형 실시 예로서, 도 13에서 MITR1(10)의 출력단자(O)가 트랜스포머(6)의 1차 코일에 연결된 구조이다. 이것은 도 13에서 MITR1(10)의 제어단자(C)로 흘러가는 전류를 활용할 수 있는 것이므로 도 13의 경우에 비해 효과적일 수 있다.Fig. 18 shows a modified embodiment of Fig. 13, in which the output terminal O of the MITR1 10 is connected to the primary coil of the transformer 6 in Fig. This can be more effective than the case of FIG. 13 because it can utilize the current flowing to the control terminal C of the MITR1 10 in FIG.

이상에서와 같이 도면과 명세서를 통해 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. As described above, an optimal embodiment has been disclosed in the drawings and specification. Although specific terms have been employed herein, they are used for purposes of illustration only and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will appreciate that various modifications and equivalent embodiments are possible without departing from the scope of the present invention.

예를 들어, 전류 공급기가 트랜지스터나 트랜지스터 및 트랜스포머를 결합한 형태로서 설명되었으나, 사안이 다른 경우에 본 발명의 기술적 사상을 벗어남이 없이, 도면들의 회로 구성을 변경하거나 가감하여, 전류 공급기의 세부 구현을 다르게 할 수 있을 것이다. For example, although the current supply has been described as a combination of a transistor, a transistor, and a transformer, the circuit configuration of the drawings may be changed or added without departing from the technical idea of the present invention, You can do it differently.

C: 제어단자 (Control)
I: 입력 단자 (Inlet)
O: 출력 단자(Outlet)
10: MIT 트랜지스터
20: 전류 공급기
C: Control terminal (Control)
I: Input terminal (Inlet)
O: Output terminal (Outlet)
10: MIT transistor
20: Current supply

Claims (20)

금속-절연체 전이 트랜지스터; 및
상기 금속-절연체 전이 트랜지스터의 제어단자와 출력단자 사이에서 금속-절연체 전이 현상이 일어나도록 하기 위한 임계전류를 공급하는 전류 공급기를 포함하며,
상기 금속-절연체 전이 트랜지스터는 네가티브 차동 저항 (NDR: Negative Differential Resistance)모드로 동작되는 금속-절연체 전이 트랜지스터 시스템.
Metal-insulator transition transistor; And
And a current supplier for supplying a critical current for causing a metal-insulator transition phenomenon to occur between a control terminal and an output terminal of the metal-insulator transition transistor,
Wherein the metal-insulator transition transistor is operated in a negative differential resistance (NDR) mode.
제1항에 있어서, 상기 전류 공급기는 펄스 입력신호를 수신하여 상기 임계전류를 생성하는 트랜지스터를 포함하는 금속-절연체 전이 트랜지스터 시스템.
2. The metal-insulator transition transistor system of claim 1, wherein the current supply comprises a transistor that receives a pulse input signal to generate the threshold current.
제2항에 있어서, 상기 트랜지스터는 베이스로 상기 펄스 입력신호를 수신하고, 컬렉터가 상기 금속-절연체 전이 트랜지스터의 입력단자에 연결되며, 에미터가 상기 금속-절연체 전이 트랜지스터의 상기 제어단자에 연결된 NPN 바이폴라 트랜지스터를 포함하는 금속-절연체 전이 트랜지스터 시스템.
3. The transistor of claim 2, wherein the transistor receives the pulse input signal to a base, a collector is coupled to an input terminal of the metal-insulator transition transistor, and an emitter is coupled to the control terminal of the metal- A metal-insulator transition transistor system comprising a bipolar transistor.
제2항에 있어서, 상기 트랜지스터는 베이스로 상기 펄스 입력신호를 수신하고, 에미터가 상기 금속-절연체 전이 트랜지스터의 입력단자에 연결되며, 콜렉터가 상기 금속-절연체 전이 트랜지스터의 상기 제어단자에 연결된 바이폴라 PNP 트랜지스터를 포함하는 금속-절연체 전이 트랜지스터 시스템.
3. The transistor of claim 2, wherein the transistor receives the pulse input signal to a base, an emitter coupled to an input terminal of the metal-insulator transition transistor, and a collector coupled to the control terminal of the metal- A metal-insulator transition transistor system comprising a PNP transistor.
제2항에 있어서, 상기 트랜지스터는 베이스로 상기 펄스 입력신호를 수신하고, 에미터가 상기 금속-절연체 전이 트랜지스터의 제어단자에 연결되며, 콜렉터가 접지에 연결된 PNP 바이폴라 트랜지스터를 포함하는 금속-절연체 전이 트랜지스터 시스템.
3. The method of claim 2, wherein the transistor is a metal-insulator transition comprising a PNP bipolar transistor having an emitter connected to a control terminal of the metal-insulator transition transistor and a collector connected to ground, Transistor system.
제2항에 있어서, 상기 트랜지스터는 베이스로 상기 펄스 입력신호를 수신하고, 콜렉터가 상기 금속-절연체 전이 트랜지스터의 제어단자에 연결되며, 에미터가 접지에 연결된 NPN 바이폴라 트랜지스터를 포함하는 금속-절연체 전이 트랜지스터 시스템.

3. The method of claim 2, wherein the transistor is a metal-insulator transition comprising an NPN bipolar transistor connected to a control terminal of the metal-insulator transition transistor, the emitter of which is connected to ground, Transistor system.

제2항에 있어서, 상기 트랜지스터는 게이트로 상기 펄스 입력신호를 수신하고, 드레인이 상기 금속-절연체 전이 트랜지스터의 입력단자에 연결되며, 소오스가 상기 금속-절연체 전이 트랜지스터의 상기 제어단자에 연결된 N형 전계효과 트랜지스터를 포함하는 금속-절연체 전이 트랜지스터 시스템.
3. The device of claim 2, wherein the transistor receives the pulse input signal to a gate, a drain is coupled to an input terminal of the metal-insulator transition transistor, and a source is coupled to the control terminal of the metal- A metal-insulator transition transistor system comprising a field effect transistor.
제2항에 있어서, 상기 트랜지스터는 게이트로 상기 펄스 입력신호를 수신하고, 드레인이 상기 금속-절연체 전이 트랜지스터의 제어단자에 연결되며, 소스가 접지에 연결된 N형 전계효과 트랜지스터를 포함하는 금속-절연체 전이 트랜지스터 시스템.
3. The device of claim 2, wherein the transistor is a metal-insulator transition transistor having an N-type field effect transistor coupled to a control terminal of the metal-insulator transition transistor, the drain of which receives the pulse input signal, Transition transistor system.
제2항에 있어서, 상기 트랜지스터는 게이트로 상기 펄스 입력신호를 수신하고, 소스가 상기 금속-절연체 전이 트랜지스터의 입력단자에 연결되며, 드레인이 상기 금속-절연체 전이 트랜지스터의 상기 제어단자에 연결된 P형 전계효과 트랜지스터를 포함하는 금속-절연체 전이 트랜지스터 시스템.
3. The transistor of claim 2, wherein the transistor receives the pulse input signal to a gate, a source coupled to an input terminal of the metal-insulator transition transistor, and a drain coupled to the control terminal of the metal- A metal-insulator transition transistor system comprising a field effect transistor.
제2항에 있어서, 상기 트랜지스터는 게이트로 상기 펄스 입력신호를 수신하고, 소스가 상기 금속-절연체 전이 트랜지스터의 제어단자에 연결되며, 드레인이 접지에 연결된 P형 전계효과 트랜지스터를 포함하는 금속-절연체 전이 트랜지스터 시스템.
3. The transistor of claim 2, wherein the transistor is a metal-insulator transition transistor having a P-type field effect transistor coupled to a control terminal of the metal-insulator transition transistor, the source of which is connected to the ground, Transition transistor system.
제1항에 있어서, 상기 전류 공급기는 트랜스포머의 이차코일에서 유도된 전력을 금속-절연체 전이 트랜지스터의 제어단자에 공급하는 것을 포함하는 금속-절연체 전이 트랜지스터 시스템.
2. The metal-insulator transition transistor system of claim 1, wherein the current supply comprises supplying power derived from a secondary coil of a transformer to a control terminal of a metal-insulator transition transistor.
제1항에서, 금속-절연체 전이 트랜지스터는 전류소자로서 임계전류의 공급이 가해졌을 때 금속-절연체 전이 현상으로서 상기 네가티브 차동 저항 모드로 동작되는 바이폴라 트랜지스터의 순방향 모드(Forward Active Mode)를 포함하는 금속-절연체 전이 트랜지스터 시스템.
The method of claim 1, wherein the metal-insulator transition transistor is a metal element comprising a Forward Active Mode of a bipolar transistor operated in the negative differential resistance mode as a metal-insulator transition phenomenon when a supply of critical current is applied as a current device. - an insulator transition transistor system.
제1항에서, 금속-절연체 전이 트랜지스터는 전류소자로서 임계전류의 공급이 가해졌을 때 상기 네가티브 차동 저항 모드로 동작되는 바이폴라 트랜지스터의 역방향 모드(Reverse Active Mode)를 포함하는 금속-절연체 전이 트랜지스터 시스템.
The metal-insulator transition transistor system of claim 1, wherein the metal-insulator transition transistor comprises a reverse active mode of a bipolar transistor operating in the negative differential resistance mode when a supply of critical current is applied as a current device.
삭제delete 제1항에 있어서, 상기 전류 공급기와 상기 금속-절연체 전이 트랜지스터는 하나의 동일한 기판 상에 제조되는 금속-절연체 전이 트랜지스터 시스템.
2. The metal-insulator transition transistor system of claim 1, wherein the current supply and the metal-insulator transition transistor are fabricated on one and the same substrate.
입력단자, 출력단자, 및 제어단자를 가지며 금속-절연체 전이를 일으키는 금속-절연체 전이 트랜지스터; 및
상기 금속-절연체 전이 트랜지스터의 상기 입력단자와 상기 제어단자 사이에 연결되며, 전압공급 전압과 접지전압 간에 상기 입력단자와 상기 출력단자가 연결되었을 때, 입력 신호를 수신하여 상기 제어단자와 상기 출력단자 간에 금속-절연체 전이 현상이 일어나도록 하는 임계전류를 생성하는 전류 공급기를 포함하며,
상기 금속-절연체 전이 트랜지스터는 네가티브 차동 저항 (NDR: Negative Differential Resistance)모드로 동작되는 금속-절연체 전이 트랜지스터 시스템.
A metal-insulator transition transistor having an input terminal, an output terminal, and a control terminal and causing a metal-insulator transition; And
And a control terminal connected between the input terminal and the control terminal of the metal-insulator transition transistor, for receiving an input signal when the input terminal and the output terminal are connected between a voltage supply voltage and a ground voltage, And a current supplier for generating a threshold current to cause the metal-insulator transition phenomenon to occur,
Wherein the metal-insulator transition transistor is operated in a negative differential resistance (NDR) mode.
삭제delete 삭제delete 입력단자, 출력단자, 및 제어단자를 가지며 금속-절연체 전이를 일으키는 제1 금속-절연체 전이 트랜지스터;
입력단자, 출력단자, 및 제어단자를 가지며 금속-절연체 전이를 일으키는 제2 금속-절연체 전이 트랜지스터;
상기 제1 금속-절연체 전이 트랜지스터와 상기 제2 금속-절연체 전이 트랜지스터 사이에 연결된 트랜스포머;
펄스 형태의 신호를 생성하는 펄스 생성기; 및
상기 신호를 증폭하여 상기 제1 금속-절연체 전이 트랜지스터의 상기 제어단자에 인가하는 증폭기를 포함하는 금속-절연체 전이 트랜지스터 시스템.
A first metal-insulator transition transistor having an input terminal, an output terminal, and a control terminal and causing a metal-insulator transition;
A second metal-insulator transition transistor having an input terminal, an output terminal, and a control terminal and causing a metal-insulator transition;
A transformer coupled between the first metal-insulator transition transistor and the second metal-insulator transition transistor;
A pulse generator for generating a pulse-shaped signal; And
And an amplifier for amplifying the signal and applying the amplified signal to the control terminal of the first metal-insulator transition transistor.
제19항에 있어서, 상기 트랜스포머는,
상기 제1 금속-절연체 전이 트랜지스터의 입력단자와 상기 제2 금속-절연체 전이 트랜지스터의 제어단자 사이에 연결되거나,
상기 제1 금속-절연체 전이 트랜지스터의 출력단자와 상기 제2 금속-절연체 전이 트랜지스터의 제어단자 사이에 연결되는 금속-절연체 전이 트랜지스터 시스템.

20. The method of claim 19,
A second metal-insulator transition transistor connected between an input terminal of the first metal-insulator transition transistor and a control terminal of the second metal-
And wherein the metal-insulator transition transistor system is connected between an output terminal of the first metal-insulator transition transistor and a control terminal of the second metal-insulator transition transistor.

KR1020130156332A 2013-07-05 2013-12-16 MIT Transistor system including critical current supply devices KR101796146B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102014109241.4A DE102014109241B4 (en) 2013-07-05 2014-07-02 MIT transistor system containing a device for supplying a critical current
US14/322,223 US9281812B2 (en) 2013-07-05 2014-07-02 MIT transistor system including critical current supply device
CN201410409219.7A CN104283535B (en) 2013-07-05 2014-07-04 Metal-insulator transition transistor system including critical current supply device
JP2014138761A JP5838244B2 (en) 2013-07-05 2014-07-04 Metal-insulator transition transistor system including element for supplying critical current

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130078913 2013-07-05
KR1020130078913 2013-07-05

Publications (2)

Publication Number Publication Date
KR20150005416A KR20150005416A (en) 2015-01-14
KR101796146B1 true KR101796146B1 (en) 2017-11-10

Family

ID=52477272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130156332A KR101796146B1 (en) 2013-07-05 2013-12-16 MIT Transistor system including critical current supply devices

Country Status (1)

Country Link
KR (1) KR101796146B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210047051A (en) * 2019-10-21 2021-04-29 태광물산 주식회사 Protection Apparatus using Metal-Insulator Transition Element
KR20210047052A (en) * 2019-10-21 2021-04-29 태광물산 주식회사 Protection Apparatus using Metal-Insulator Transition Element
US11908931B2 (en) 2020-10-12 2024-02-20 Electronics And Telecommunications Research Institute Monolithic metal-insulator transition device and method for manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583271B1 (en) * 2020-10-12 2023-09-27 한국전자통신연구원 Monolithic metal-insulator transition device and method for manufacturing the same
CN114811156B (en) * 2022-03-10 2024-06-11 中汽创智科技有限公司 Control circuit of solenoid valve driving coil, control method of control circuit and solenoid valve equipment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130620A (en) 1991-01-29 1992-07-14 Matsushita Electric Industrial Co., Ltd. Brushless DC motor without a position sensor
KR100859717B1 (en) * 2007-05-07 2008-09-23 한국전자통신연구원 Three terminal metal-insulator transition(mit) switch, switching system using the same switch, and method of controlling mit of the same switch
US20110018607A1 (en) 2007-11-12 2011-01-27 Electronics And Telecommunications Research Institute Method and circuit for controlling radiant heat of transistor using metal-insulator transition device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130620A (en) 1991-01-29 1992-07-14 Matsushita Electric Industrial Co., Ltd. Brushless DC motor without a position sensor
KR100859717B1 (en) * 2007-05-07 2008-09-23 한국전자통신연구원 Three terminal metal-insulator transition(mit) switch, switching system using the same switch, and method of controlling mit of the same switch
JP2011503836A (en) 2007-05-07 2011-01-27 韓國電子通信研究院 Three-terminal MIT switch, switching system using the switch, and MIT control method for the switch
US20110018607A1 (en) 2007-11-12 2011-01-27 Electronics And Telecommunications Research Institute Method and circuit for controlling radiant heat of transistor using metal-insulator transition device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210047051A (en) * 2019-10-21 2021-04-29 태광물산 주식회사 Protection Apparatus using Metal-Insulator Transition Element
KR20210047052A (en) * 2019-10-21 2021-04-29 태광물산 주식회사 Protection Apparatus using Metal-Insulator Transition Element
KR102314310B1 (en) * 2019-10-21 2021-10-20 태광물산 주식회사 Protection Apparatus using Metal-Insulator Transition Element
KR102347086B1 (en) * 2019-10-21 2022-01-05 태광물산주식회사 Protection Apparatus using Metal-Insulator Transition Element
US11908931B2 (en) 2020-10-12 2024-02-20 Electronics And Telecommunications Research Institute Monolithic metal-insulator transition device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20150005416A (en) 2015-01-14

Similar Documents

Publication Publication Date Title
KR101796146B1 (en) MIT Transistor system including critical current supply devices
CN104319275B (en) Electrostatic discharge protection circuit
CN104578027B (en) High pressure can bear power clamp
CN103825461B (en) With the closely-controlled drive circuit to grid voltage
CN1980059B (en) Current limited bilateral MOSFET switch
US10026712B2 (en) ESD protection circuit with stacked ESD cells having parallel active shunt
CN101877351B (en) Semiconductor integrated circuit having protection circuit capable of protecting against ESD and EOS
CN104701311A (en) Electrostatic protection circuit and semiconductor integrated circuit apparatus
WO2022048629A1 (en) Miller clamping device for parallel switching transistors and driver comprising same
CN103760444B (en) A kind of ESD transient state detection circuit
CN101682324A (en) Semiconductor device
US10862437B2 (en) Amplification device
CN106796437A (en) Sensor device
JP5838244B2 (en) Metal-insulator transition transistor system including element for supplying critical current
JP2007315836A (en) Overheat detecting device
CN215498914U (en) Switch for E-type gallium nitride device
CN210578244U (en) Transistor module, semiconductor module thereof and voltage conversion circuit
JP5334359B2 (en) DC-DC converter latch-up prevention circuit
CN209419215U (en) Start-up circuit
TWI455434B (en) Electrostatic discharge protection apparatus and method therefor
US20080121925A1 (en) Low voltage triggered silicon controlled rectifier
CN110545032A (en) Transistor module integrated with starting function, semiconductor module and voltage conversion circuit thereof
CN101234560B (en) Thermal head driving IC and method of controlling the same
CN113689814B (en) Driving circuit
CN215581093U (en) Push-pull type driving device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant