KR101794139B1 - 반도체 테스트를 위한 클럭 동기 회로 시스템 - Google Patents

반도체 테스트를 위한 클럭 동기 회로 시스템 Download PDF

Info

Publication number
KR101794139B1
KR101794139B1 KR1020160056908A KR20160056908A KR101794139B1 KR 101794139 B1 KR101794139 B1 KR 101794139B1 KR 1020160056908 A KR1020160056908 A KR 1020160056908A KR 20160056908 A KR20160056908 A KR 20160056908A KR 101794139 B1 KR101794139 B1 KR 101794139B1
Authority
KR
South Korea
Prior art keywords
clock
circuit system
board
instrument boards
fan
Prior art date
Application number
KR1020160056908A
Other languages
English (en)
Inventor
허영기
신종경
이창원
방두환
Original Assignee
(주)엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)엑시콘 filed Critical (주)엑시콘
Priority to KR1020160056908A priority Critical patent/KR101794139B1/ko
Application granted granted Critical
Publication of KR101794139B1 publication Critical patent/KR101794139B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 피검사 디바이스를 테스트 하기 위한 테스트 장치 내부에 장착되어 테스트 장치 내부의 복수개의 인스트루먼트 보드들에 동기화 된 클럭 신호를 제공하는 클럭 동기 회로 시스템에 관한 것으로서 복수개의 인스트루먼트 보드들 각각에 주파수 변환기를 실장 하여 클럭 동기 회로 시스템의 제작비용을 줄일 수 있다.

Description

반도체 테스트를 위한 클럭 동기 회로 시스템{Clock Synchronization circuit system for testing semiconductor}
본 문서는 반도체 디바이스의 테스트 장비에 관한 것이고, 특히 SoC(System on Chip) 테스트 장비 내에서 동기화 된 클럭 신호를 생성하여 복수개의 인스트루먼트 보드(Instrument board)에 제공하는 회로 시스템에 관련된다.
일반적으로, 반도체 디바이스는 제조 공정 중에 여러 번 테스트 된다. 반도체 디바이스를 성공적으로 테스트하기 위해서, 테스트 장비는 그 디바이스의 동작 환경에 있는 것과 같이 신호를 생성하고 측정하여야 한다. SoC 등 반도체 집적 회로 테스트 장비는 전형적으로 복수개의 기기(Instrument, 인스트루먼드)들을 포함하여 이루어지는데 클럭 신호 발생의 소스(Source)의 기능을 수행하는 오실레이터가 각 인스트루먼트에 동기화된 클럭신호를 제공하여 시스템의 클럭 동기화를 도모한다.
도 1은 종래의 클럭 생성 회로 시스템을 설명하는 도면이다. 도시된 바와 같이 싱크 보드(Sync board)는 고주파수 클럭 신호 생성의 기능을 수행하는 오실레이터, 오실레이터의 클럭 신호를 n개의 인스트루먼트 보드들의 개수에 해당하는 버퍼(Buffer) 또는 디바이더(Divider)를 통해 동기화된 Clock_1, Clock_2, Clock_3, Clock_n을 생성한다. 그리고 n개의 팬 아웃 버퍼(Fan out buffer)(123)가 이들 클럭 신호를 팬 아웃(Fan out) 시키고 외장 케이블(External cable)들을 통해 각 인스트루먼트에 동기화된 클럭 신호를 전달한다.
팬 아웃 된 클럭 신호들이 PCB를 통하지 않고 케이블을 통해 전달되는 이유는 고주파수의 클럭 신호 품질이 PCB를 통해 전달 되는 것 보다 케이블을 통해 전달하는 것이 신호 품질(Signal quality)이 더 좋기 때문에 사용된다. 그러나 사용하는 클럭의 종류가 많아 질수록 사용하는 케이블의 수는 클럭 신호의 개수에 복수개의 인스트루먼트 보드들의 개수를 곱한 것만큼의 케이블이 필요하여 비용이 증가하게 되고 증가된 케이블들을 유지보수 하는 데에도 어려움이 발생한다. 또한 일일이 케이블을 연결하고 분리하는 시간도 증가하게 된다.
한국특허공보(공개공보번호: 10-2010-0137071, “클럭 생성 회로 및 클럭 생성 회로를 포함하는 테스트 시스템)는 상이한 주파수를 가지는 클럭 신호를 동시에 생성할 수 있는 클럭 생성 회로를 개시하였으나 클럭 생성기(오실레이터)의 클럭 신호들을 동기화하여 각각의 인스트루먼트에 제공하는 방법에 대하여는 개시되어 있지 않다.
본 문서는 반도체 집적 회로와 같은 피시험 장치(Device Under Test, DUT)를 테스트를 하기 위해 동기화 된 클럭을 생성하고 복수개의 인스트루먼트 보드들에 동기화 된 클럭 신호를 제공하는 클럭 동기 회로 시스템에 관한 것으로서
회로 시스템의 제작 비용을 절감하고 유지보수를 용이하게 하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 일 양상에 따른 클럭 동기 회로 시스템는,
피검사 디바이스를 테스트 하기 위한 테스트 장치 내부에 장착되어 테스트 장치 내부의 복수개의 인스트루먼트 보드들에 동기화 된 클럭 신호를 제공하는 클럭 동기 회로 시스템에 있어서,
백 플래인 보드;
백 플레인 보드에 실장 되어, 저주파 클럭 생성기 및 팬 아웃 버퍼를 구비하고, 저주파 클럭 생성기의 출력신호를 팬 아웃 버퍼를 통해 복수개의 신호로 팬 아웃 하는 기능을 수행하는 싱크 보드;
백 플래인 보드에 실장 되어, 각각의 고유한 기능을 수행하는 복수개의 인스트루먼드 보드;
팬 아웃 버퍼와 복수개의 인스트루먼드 보드를 전기적으로 연결하는 기능을 수행하는 케이블와;
복수개의 인스트루먼드 보드 각각에 실장 되어 팬 아웃 버퍼를 통해 출력된 신호를 수신하여 동기화 된 주파수로 변환하기 위한 주파수 변화기를 구비하는 것을 포함하는 클럭 동기 회로 시스템을 구성한다.
본 발명은 저주파 클럭 생성기를 사용하고 부품수를 줄여 제작 비용을 절감할 수 있고, 외정 케이블 사용을 배제하여 유지보수를 위한 작업 시간을 줄이고 케이블 설치 비용을 절감할 수 있다.
도 1은 종래의 클럭 동기 회로 시스템을 설명하는 도면이다.
도 2는 일 실시예에 따른 클럭 동기 회로 시스템을 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명 실시예들의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 본 발명 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시예에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
또한 전술한, 그리고 추가적인 발명의 양상들은 후술하는 실시예들을 통해 명백해질 것이다. 본 명세서에서 선택적으로 기재된 양상이나 선택적으로 기재된 실시예의 구성들은 비록 도면에서 단일의 통합된 구성으로 도시되었다 하더라도 달리 기재가 없는 한 당업자에게 기술적으로 모순인 것이 명백하지 않다면 상호간에 자유롭게 조합될 수 있는 것으로 이해된다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 1은 종래의 클럭 동기 회로 시스템을 설명하는 도면이다. 도시된 바와 같이, 클럭 동기 회로 시스템(100)은 백 플레인 보드(110), 싱크 보드(120), 케이블(130), 복수개의 인스트루먼드 보드(140)로 구성된다. 복수개의 인스트루먼드 보드(140)는 각각 파워보드(Power board), 디지털 I/O 보드, DPS 등 반도체 디바이스 테스트 장비 내에서 백 플레인 보드(110)로부터 동기화 된 신호를 수신 받아 테스트를 위해 각각의 고유한 기능을 수행하는 모듈을 의미한다. 백 플레인 보드(110)는 메인 PCB를 의미한다.
백 플레인 보드(110)상에 실장 된 싱크 보드(120)은 고주파 클럭 생성기(121), 복수개의 버퍼 또는 디바이더(122), 팬 아웃 버퍼(Fan-out buffer)(123)를 포함하여 구성된다. 고주파 클럭 생성기(121)는 클럭 신호의 소스(Source)로서 고주파 클럭 신호를 생성하여 복수개의 버퍼(Buffer) 또는 디바이더(Divider)(122)를 통해 Clock_1, Clock_2, Clock_3, Clock_n의 복수개의 클럭 신호를 생성하고 복수개의 클럭 신호는 팬 아웃 버퍼(123)로 팬 아웃(Fan-out) 되어 케이블(130)을 통해 복수개의 인스트루먼트 보드(140)에 입력 된다. 이로 인해 회로 시스템의 동기화가 실현된다.
그러나 일반적으로 1GHz 정도 또는 그 이상의 고주파를 출력하는 고주파 클럭 생성기(예, 고주파 오실레이터)는 고가의 전자부품으로서 이 보다는 저렴한 저주파 클럭 생성기를 이용하여 회로 시스템의 동기화가 실현되게 하는 것이 해결해야 할 당면의 과제로 여겨져 왔다. 또한, 케이블은 일반적으로 외장 동축 케이블로 구성되는데 이는 고가이므로 사용을 최소화할 필요가 있고, 그 사용으로 인해 회로 시스템의 유지 보수에 시간이 많이 걸리는 어려움이 있으므로 다른 해결 수단이 요구되어 왔다. 즉, 사용하는 클럭의 종류가 많아 질수록 사용하는 케이블의 수는 클럭 신호의 개수에 복수개의 인스트루먼트 보드들의 개수를 곱한 것만큼의 케이블이 필요하여 비용이 증가하게 되고 증가된 케이블들로 인해 클럭 동기 회로 시스템을 유지보수 하는 데에도 어려움이 발생한다. 또한 일일이 케이블을 연결하고 분리해야 하는 작업은 시스템의 유지보수를 더디게 한다.
도 2는 일 실시예에 따른 클럭 동기 회로 시스템을 설명하는 도면이다. 도시된 바와 같이, 피검사 디바이스를 테스트 하기 위한 테스트 장치 내부에 장착되어 테스트 장치 내부의 복수개의 인스트루먼트 보드들에 동기화 된 클럭 신호를 제공하는 클럭 동기 회로 시스템(200)은, 백 플래인 보드(210)와, 백 플레인 보드(210)상에 실장 되어, 저주파 클럭 생성기(221) 및 팬 아웃 버퍼(222)를 구비하고, 저주파 클럭 생성기(221)의 출력신호를 팬 아웃 버퍼(222)를 통해 복수개의 신호로 팬 아웃 하는 기능을 수행하는 싱크 보드(220)와, 백 플래인 보드(210)에 실장 되어, 각각의 고유한 기능을 수행하는 복수개의 인스트루먼드 보드(240)와, 팬 아웃 버퍼(222)와 복수개의 인스트루먼드 보드(240)를 전기적으로 연결하는 기능을 수행하는 케이블(230)과, 복수개의 인스트루먼드 보드(240)에 각각에 실장 되어 팬 아웃 버퍼(222)를 통해 출력된 신호를 수신하여 동기화 된 주파수로 변환하기 위한 복수개의 주파수 변화기(241)를 포함하여 구성될 수 있다.
복수개의 인스트루먼드 보드(240)는 파워보드(Power board), 디지털 I/O 보드, DPS, 디지털 보드 등 반도체 디바이스 테스트 장비 내에서 반도체 디바이스의 테스트를 위해 각각의 고유한 기능을 수행하는 모듈들을 의미할 수 있다.
백 플레인 보드(210)는 싱크 보드(220), 복수개의 인스트루먼트 보드가 실장 된 메인 PCB를 의미할 수 있다.
백 플레인 보드(210)상에 실장 된 싱크 보드(220)는 저주파 클럭 생성기(221), 팬 아웃 버퍼(222)를 포함하여 구성될 수 있다. 저주파 클럭 생성기(221)는 클럭 신호의 소스(Source)로서 저주파 오실레이터를 의미할 수 있다. 저주파란 1GHz 이하, 바람직하게는 수십에서 수백 MHz의 주파수를 의미할 수 있다. 저주파 클럭 생성기(221)는 저주파 클럭 신호를 생성하고 팬 아웃 버퍼(222)에 의해 인스트루먼트의 개수 만큼 클럭 신호가 팬 아웃 될 수 있다. 팬 아웃 된 저주파 클럭 신호는 복수개의 인스트루먼드 보드(240) 각각에 실장 된 주파수 변환기(Frequency translator)(241)에 입력되고, 주파수 변환기(241)에 의해 동기화 된 Clock_1, Clock_2, Clock_3, Clock_n의 복수개의 클럭 신호가 생성되어 회로 시스템의 동기화가 실현된다.
즉 주파수 변환기(241)가 싱크 보드로부터의 기준 클럭(Reference clock) 신호를 직접 사용하여 동기화 된 신호(Clock_1, Clock_2, Clock_3, Clock_n)를 출력할 수 있다.
이로 인해 저주파 클럭 생성기를 사용할 수 있고, 단일한 팬 아웃 버퍼를 사용할 수 있으며, 버퍼 또는 디바이더를 사용할 필요가 없어 부품수가 줄어 들므로 전체적으로 회로 시스템의 제작 비용이 절감될 수 있다.
또 다른 일 실시예에 따른 클럭 동기 회로 시스템에 있어서, 복수개의 주파수 변화기(241)의 개수는, 복수개의 인스트루먼드 보드의 개수와 일치할 수 있다.
또 다른 일 실시예에 따른 클럭 동기 회로 시스템에 있어서, 상기 케이블은 백 플레인 보드(210)에 내장된(Embedded) 케이블(230)일 수 있다. 따라서 싱크 보드(220)로부터 팬 아웃 된 클럭 신호가 외장 케이블이 아닌 백 플레인 보드(210)에 내장된(Embedded) 케이블(230)을 통해 주파수 변환기(241)에 입력 될 수 있다. 내장된 케이블은 PCB 패턴일 수 있다.
이로 인해 회로 시스템의 유지보수가 용이하고 일일이 외장 케이블을 연결하고 분리하는 작업이 필요가 없게 되어 유지보수의 작업시간이 단축 될 수 있다. 또한, 전체 사용 케이블의 가닥수가 줄어 들고 길이가 짧아질 수 있으므로 케이블 비용이 절감 될 수 있다.
또 다른 일 실시예에 따른 클럭 동기 회로 시스템에 있어서, 복수개의 주파수 변화기(241)는, 인스트루먼트 보드(240)상에서 백 플래인 보드(210)에 인접한 위치에 위치할 수 있다 이로 인해 내장 케이블(230)의 길이가 최대한 짧아져 비용을 절감할 수 있고 신호의 품질을 높일 수 있다.
200 : 클럭 동기 회로 시스템 210 : 백 플레인 보드
220 : 싱크 보드 221 : 저주파 클럭 생성기
222 : 팬 아웃 버퍼 230 : 케이블
240 : 복수개의 인스트루먼드 보드
241 : 복수개의 주파수 변화기

Claims (4)

  1. 피검사 디바이스를 테스트 하기 위한 테스트 장치 내부에 장착되어 테스트 장치 내부의 복수개의 인스트루먼트 보드들에 동기화 된 클럭 신호를 제공하는 클럭 동기 회로 시스템에 있어서,
    백 플래인 보드;
    백 플레인 보드에 실장 되어, 단일한 저주파 클럭 생성기 및 단일한 팬 아웃 버퍼를 구비하고, 저주파 클럭 생성기의 출력신호를 팬 아웃 버퍼를 통해 복수개의 신호로 팬 아웃 하는 기능을 수행하는 싱크 보드;
    백 플래인 보드에 실장 되어, 각각의 고유한 기능을 수행하는 복수개의 인스트루먼드 보드;
    팬 아웃 버퍼와 복수개의 인스트루먼드 보드를 전기적으로 연결하는 기능을 수행하는 케이블와;
    복수개의 인스트루먼드 보드 각각에 실장 되어 팬 아웃 버퍼를 통해 출력된 신호를 수신하여 동기화 된 주파수로 변환하기 위한 복수개의 주파수 변화기를 구비하는 것을 특징으로 하는 클럭 동기 회로 시스템.
  2. 제 1 항에 있어서,
    주파수 변화기의 개수는, 복수개의 인스트루먼드 보드의 개수와 일치하는 것을 특징으로 하는 클럭 동기 회로 시스템.
  3. 제 1 항에 있어서,
    케이블은, 백 플레인 보드에 내장된 것을 특징으로 하는 클럭 동기 회로 시스템.
  4. 제 3 항에 있어서,
    복수개의 주파수 변화기는, 인스트루먼트 보드상에서 백 플래인 보드에 인접한 위치에 위치하는 것을 특징으로 하는 클럭 동기 회로 시스템.
KR1020160056908A 2016-05-10 2016-05-10 반도체 테스트를 위한 클럭 동기 회로 시스템 KR101794139B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160056908A KR101794139B1 (ko) 2016-05-10 2016-05-10 반도체 테스트를 위한 클럭 동기 회로 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160056908A KR101794139B1 (ko) 2016-05-10 2016-05-10 반도체 테스트를 위한 클럭 동기 회로 시스템

Publications (1)

Publication Number Publication Date
KR101794139B1 true KR101794139B1 (ko) 2017-11-06

Family

ID=60384130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160056908A KR101794139B1 (ko) 2016-05-10 2016-05-10 반도체 테스트를 위한 클럭 동기 회로 시스템

Country Status (1)

Country Link
KR (1) KR101794139B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102152090B1 (ko) * 2019-04-25 2020-09-04 주식회사 엑시콘 시스템 온 칩(SoC) 테스트 시스템 및 그의 테스트 방법
KR102319160B1 (ko) * 2020-07-14 2021-11-01 주식회사 엑시콘 반도체 디바이스 테스트 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6976183B2 (en) 2001-11-09 2005-12-13 Teradyne, Inc. Clock architecture for a frequency-based tester
US20080077350A1 (en) * 2004-11-22 2008-03-27 Teradyne, Inc. Instrument with interface for synchronization in automatic test equipment
US20110084703A1 (en) * 2009-10-10 2011-04-14 Mccune Jr Earl W Frequency Extension Methods and Apparatus for Low-Frequency Electronic Instrumentation
US20110119402A1 (en) 2009-11-18 2011-05-19 Shouba Vincent A Device Synchronization Using Independent Clocks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6976183B2 (en) 2001-11-09 2005-12-13 Teradyne, Inc. Clock architecture for a frequency-based tester
US20080077350A1 (en) * 2004-11-22 2008-03-27 Teradyne, Inc. Instrument with interface for synchronization in automatic test equipment
US20110084703A1 (en) * 2009-10-10 2011-04-14 Mccune Jr Earl W Frequency Extension Methods and Apparatus for Low-Frequency Electronic Instrumentation
US20110119402A1 (en) 2009-11-18 2011-05-19 Shouba Vincent A Device Synchronization Using Independent Clocks

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102152090B1 (ko) * 2019-04-25 2020-09-04 주식회사 엑시콘 시스템 온 칩(SoC) 테스트 시스템 및 그의 테스트 방법
KR102319160B1 (ko) * 2020-07-14 2021-11-01 주식회사 엑시콘 반도체 디바이스 테스트 시스템

Similar Documents

Publication Publication Date Title
US7362089B2 (en) Carrier module for adapting non-standard instrument cards to test systems
US7327153B2 (en) Analog built-in self-test module
US20060015785A1 (en) Test apparatus for mixed-signal semiconductor device
EP1687649A1 (en) Testing apparatus
US20080204066A1 (en) Automatic test equipment capable of high speed test
JPWO2008062719A1 (ja) 試験装置及び試験モジュール
JP2017075932A (ja) ベクトル・ネットワーク・アナライザ
KR101794139B1 (ko) 반도체 테스트를 위한 클럭 동기 회로 시스템
US8704573B2 (en) Data latch circuit
US7096139B2 (en) Testing apparatus
WO2009147810A1 (ja) 試験システム、電子デバイス、および、試験装置
KR102106337B1 (ko) 반도체 소자의 테스트를 위한 고속 클럭 동기 회로
Czuba et al. RF backplane for MTCA. 4-Based LLRF control system
WO2010089996A1 (ja) 試験装置および試験方法
CN209215442U (zh) 转接设备及转接系统
US7471753B2 (en) Serializer clock synthesizer
KR102319160B1 (ko) 반도체 디바이스 테스트 시스템
US6822498B1 (en) Clock distribution system for automatic test equipment
Hulsart et al. A versatile BPM signal processing system based on the XILINX ZYNQ SOC
JP2006337128A (ja) 半導体内部信号観測装置
Loskutov et al. Testing system for analog devices direct digital synthesizer
JP2010032401A (ja) 半導体試験装置
JP3067850U (ja) 半導体試験装置
CN110389262B (zh) 测量结构
Czuba et al. AMC timing receiver and clock synthesizer module for the LLRF system

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant