KR101791454B1 - ＣｒＰＳ4를 이용한 저항변화 메모리 소자 및 그 제조방법 - Google Patents

ＣｒＰＳ4를 이용한 저항변화 메모리 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101791454B1
KR101791454B1 KR1020150189127A KR20150189127A KR101791454B1 KR 101791454 B1 KR101791454 B1 KR 101791454B1 KR 1020150189127 A KR1020150189127 A KR 1020150189127A KR 20150189127 A KR20150189127 A KR 20150189127A KR 101791454 B1 KR101791454 B1 KR 101791454B1
Authority
KR
South Korea
Prior art keywords
layer
sacrificial substrate
support layer
crps
electrode
Prior art date
Application number
KR1020150189127A
Other languages
English (en)
Other versions
KR20170080726A (ko
Inventor
이미정
이상익
박배호
김동직
박제근
Original Assignee
건국대학교 산학협력단
서울대학교 산학협력단
기초과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 건국대학교 산학협력단, 서울대학교 산학협력단, 기초과학연구원 filed Critical 건국대학교 산학협력단
Priority to KR1020150189127A priority Critical patent/KR101791454B1/ko
Publication of KR20170080726A publication Critical patent/KR20170080726A/ko
Application granted granted Critical
Publication of KR101791454B1 publication Critical patent/KR101791454B1/ko

Links

Images

Classifications

    • H01L45/16—
    • H01L45/14—
    • H01L45/1608—
    • H01L45/1616—
    • H01L45/1641—

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 CrPS4를 부도체로 이용한 저항변화 메모리 소자 및 그 제조방법에 관한 것으로, 벌크 형태의 CrPS4를 박리법에 의해 희생기판(210) 위에 박리하여 부도체층(130)을 제작하는 제1단계와; 제1전극(110)이 패턴된 기판(101)에 박리된 상기 부도체층(130)을 전사하는 제2단계와; 전사된 부도체층(130)에 제2전극(120)을 증착하는 제3단계;를 포함한다.

Description

ＣｒＰＳ4를 이용한 저항변화 메모리 소자 및 그 제조방법{Resistive switching memory devices based on ＣｒＰＳ4 materials, and manufacturing of the same}
본 발명은 메모리 소자에 관한 것으로, 특히 CrPS4를 부도체로 이용한 저항변화 메모리 소자 및 그 제조방법에 관한 것이다.
비휘발성 메모리는 전원이 공급되지 않아도 입력된 정보가 지워지지 않는 롬의 장점뿐만 아니라 정보 입출력이 자유로운 램의 장점을 모두 지니고 이어서 휴대폰 등의 이동기기에 적합하며, 이러한 비휘발성 메모리로는 RRAM(resistance random access memory), MRAM(magnetic random access memory), FRAM(ferroelectric random access memory), PRAM(phase-change random access memory) 등이 있다.
특히 저항변화 메모리(resistive switching memory)는 저전력, 초고속, 비휘발성, 및 단순한 구조 등의 특징을 가지고 있어 플래쉬 메모리와 대비하여 상당한 경쟁력을 갖는 차세대 비휘발성 메모리 소자 중 하나이다.
저항변화 소자는 두 가지의 상이한 저항 상태 중 어느 하나로 스위칭되며, 외부 전원이 공급되지 않더라도 다음 스위칭이 일어나기 전에는 하나의 상태가 계속 유지되는 특성을 갖는다. 이와 같은 저항변화 소자의 저항 스위칭의 반복에 의해 저항성 메모리는 데이터를 기록하고 기록된 데이터를 삭제한다. 저항성 메모리가 안정적으로 동작하기 위해서는 저항 변화 소자의 저항 스위칭의 반복에 따른 재현성과 내구성이 요구되며, 이를 위해서는 저항 변화 소자가 두 가지 저항 상태에서 각각 균일한(uniform) 저항 상태를 유지할 것이 요구된다.
저항변화(resistive switching) 현상은 1962년에 Hickmott에 의해 2원 산화물에서 처음 보고 되었으며, 그 이후에는 다양한 물질들에서 전기장이 인가된 경우에 이력 저항변화(hysteretic resistive switching)를 보여주는 것이 보고되었다. 이러한 저항변화에 대한 초기 연구의 대부분은 주로 전기적인 자극에 의한 저항변화의 물리적인 메커니즘을 밝히는 것이었다.
초기의 연구 이후에 반도체 공정기술의 발전과 함께 1990년대에 들어서 연구자들은 저항변화 현상이 비휘발성 메모리 소자로 활용될 수 있다는 잠재력을 인식하기 시작하였다.
대부분의 저항변화 메모리 소자는 캐패시터와 같은 'MIM' 구조를 가지며, 이때 'M'은 금속 또는 전기 전도성의 비금속 전극이며, 'I'는 두 전극 사이에 삽입되는 절연체 또는 반도체이다. 지금까지 상당히 다양한 절연체 또는 반도체 물질들이 저항변화 특성을 보여주는 것이 확인되었으며, 이러한 물질로는 주로 NiO, TiO2, ZnO와 같은 금속 산화물이 사용되고 있다.
그러나 산화물을 기반으로 하는 저항변화 메모리 소자는 산화물 내부의 결함으로 인해 안정적인 저항변화 현상을 구현하는데 한계가 있으며, 이에 본 발명은 산화물이 아닌 CrPS4 부도체를 이용한 저항변화 메모리 소자를 개발하여 이를 출원하고자 하는 것이다.
등록특허공보 제10-1157105호(공고일자: 2012.06.22) 공개특허공보 제10-2009-0108238호(공개일자: 2009.10.15) 미국 공개특허 제2015/0155486호(공개일자: 2015.06.04)
본 발명은 비산화물계인 CrPS4를 부도체로 이용한 저항변화 메모리 소자 및 그 제조 방법을 제공하고자 한다.
이러한 목적을 달성하기 위한 본 발명의 저항변화 메모리 소자의 제조 방법은, 벌크 형태의 CrPS4를 박리법에 의해 희생기판 위에 박리하여 부도체층을 제작하는 제1단계와; 제1전극이 패턴된 기판에 박리된 상기 부도체층을 전사하는 제2단계와; 전사된 부도체층에 제2전극을 증착하는 제3단계;를 포함한다.
바람직하게는, 상기 제1단계는, 희생기판에 지지층을 코팅하고 박리법에 의해 상기 지지층 상부에 부도체층을 형성한 후에 상기 희생기판을 분리하는 것을 특징으로 하며, 보다 바람직하게는, 상기 지지층은 PMMA인 것을 특징으로 하며, 더욱 바람직하게는, 상기 희생기판과 상기 지지층 사이에 수성용매를 코팅한 후에 상기 수성용매를 제거하여 상기 희생기판과 상기 지지층의 분리가 이루어지는 것을 특징으로 한다.
더욱 바람직하게는, 상기 희생기판과 상기 지지층의 분리 전에 상기 지지층의 상부에 제1테이프를 부착하는 것을 특징으로 하며, 더욱 바람직하게는, 상기 희생기판과 상기 지지층의 분리 후에 상기 희생기판이 제거된 지지층에 제2테이프를 부착하는 것을 특징으로 하며, 더욱 바람직하게는, 상기 제2테이프를 부착하고 상기 제1테이프를 제거하여 상기 지지층의 일부가 같이 제거되는 것을 특징으로 한다.
바람직하게는, 상기 CrPS4는 화학 기상 증착법에 의해 벌크 형태로 제작되는 것을 특징으로 한다.
다음으로 본 발명에 따른 저항변화 메모리 소자는, 전기 전도성의 제1전극 및 제2전극과, 상기 제1전극과 상기 제2전극 사이에 삽입되는 절연체;를 포함하는 저항변화 메모리 소자에 있어서, 상기 절연체는 CrPS4인 것을 특징으로 한다.
본 발명에 따른 저항변화 메모리 소자 및 그 제조 방법은, 종래에 산화물을 기반으로 하는 저항변화 메모리가 산화물 내부의 결함으로 인해 안정적인 저항변화 현상을 구현하는데 한계가 있는 반면에, 본 발명은 CrPS4를 부도체로 사용하여 고품질의 박막구조를 제공하여 고성능 메모리 소자로 응용 가능성을 높일 수 있다.
도 1은 본 발명에 따른 저항변화 메모리 소자의 단면 구성도,
도 2의 (a)(b)(c)(d)는 화학 기상 증착법을 이용하여 CrPS4의 제작과정을 간략히 보여주는 도면,
도 3은 화학 기상 증착법에서 노 내의 설정 온도 조건을 보여주는 그래프,
도 4는 화학 기상 증착법에 의해 제작된 CrPS4의 SEM-EDX 측정결과를 보여주는 데이터,
도 5의 (a)(b)(c)는 본 발명의 저항변화 메모리 소자의 제조과정을 간략히 보여주는 도면,
도 6은 본 발명에 의해 제작된 저항변화 메모리 소자의 전기적 특성 측정결과를 보여주는 전압-전류 그래프.
본 발명의 실시예에서 제시되는 특정한 구조 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있다. 또한 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 되며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경물, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
또한 본 발명에 따른 실시예의 설명에 있어서, 각 구성요소의 '상(위) 또는 하(아래)'에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성요소가 서로 직접 접촉되거나 하나 이상의 다른 구성요소가 위 두 구성요소 사이에 배치되어 형성되는 것을 모두 포함한다.
또한 '상(위) 또는 하(아래)'로 표현되는 경우 하나의 구성요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 본 발명의 실시예를 첨부 도면을 참고하여 상세히 설명하면 다음과 같다.
본 발명의 저항변화 메모리 소자는 전기 전도성의 제1전극(110) 및 제2전극(120)과, 제1전극(110)과 제2전극(120) 사이에 삽입되는 부도체층(130)을 포함하는 저항변화 메모리 소자에 있어서, 부도체층(130)은 CrPS4인 것을 특징으로 한다.
제1전극(110)과 제2전극(120)은 Al, Cu, Ag, Au, Pt, TiN, ITO, TaN, W, Mg, Zn 또는 Fe로부터 선택될 수 있다.
본 발명에서 부도체층(130)은 CrPS4(Chromium Thiophosphate)에 의해 제공되며, CrPS4는 육각밀집구조(hexagonally close packed)인 황화층(Sulfur layer)을 갖는 층상 구조이다.
도면부호 101은 SiO2 기판이다.
CrPS 4 의 제작
도 2의 (a)(b)(c)(d)는 화학 기상 증착법(chemical vapor transport, CVT)을 이용한 CrPS4의 제작과정을 간략히 보여주는 도면이다.
도 2의 (a)를 참고하면, 수분과 산소가 제거된 글러브 박스(10) 내에서 시재료(starting material)(Cr,P,S)를 알맞은 조성비로 혼합하여 석영관(20) 내에 넣고 공기가 통하지 않도록 임시로 막는다.
다음으로, 밀봉된 석영관(20)을 글로브 박스(10)에서 꺼낸 후에, 도 2의 (b)에 도시된 것과 같이, 석영관(20)을 펌핑하여 내부의 공기를 빼내면서 토치를 이용하여 석영관(20)을 완전히 밀봉한다.
밀봉된 석영관(20)은, 도 2의 (c)에 도시된 것과 같이, 두 구역으로 나눠진 노(furnace)(30)에 넣고 물질 형성에 알맞은 온도를 조절한다. 참고로, 노(30) 내에 온도 조건은 도 3에 예시된 그래프를 참고하여 이루어질 수 있다.
다음으로 석영관(20)을 실온까지 식힌 후에, 도 2의 (d)에 도시된 것과 같이, 후드(40) 내에서 석영관(20)을 깨고 벌크 형태의 CrPS4를 수집한다.
도 4는 화학 기상 증착법에 의해 제작된 CrPS4의 SEM-EDX 측정결과를 보여주는 데이터로서, 제작된 CrPS4의 임의의 세 영역(빨강, 파랑, 초록)에 대한 조성분석결과, P, S, Cr 원자의 비율이 각각 1:4:1임을 알 수 있으며, 따라서 CVT 방법에 의해 CrPS4 벌크가 성장되었음을 확인할 수 있다.
저항변화 메모리 소자의 제작
도 5의 (a)(b)(c)는 본 발명의 저항변화 메모리 소자의 제조과정을 간략히 보여주는 도면이다.
본 발명의 저항변화 메모리 소자의 제조방법은, 준비된 벌크 형태의 CrPS4를 박리법에 의해 희생기판(210) 위에 박리하여 부도체층(130)을 제작하는 제1단계와; 제1전극(110)이 패턴된 기판(101)에 박리된 부도체층(130)을 전사하는 제2단계와 전사된 부도체층(130)에 제2전극(120)을 증착하는 제3단계;를 포함한다.
구체적으로 제1단계는, 도 5의 (a)에 예시된 것과 같이, 희생기판(210)에 수성용매(211)와 지지층(212)을 각각 코팅하고 박리법에 의해 CrPS4를 박리하여 지지층(212) 상부에 부도체층(130)을 형성한다. 지지층(212)은 폴리메틸메타크릴레이트(PMMA)의 폴리머에 의해 제공될 수 있으며, 박리된 부도체층(130)/수성용매(211)/지지층(212)의 구조체 상부에 제1열박리 테이프(thermal release tape)(221)를 붙인다.
다음으로 도 5의 (b)에 도시된 것과 같이, 부도체층(130)/수성용매(211)/지지층(212) 구조체를 물(1)에 넣어 수성용매(211)를 제거하여 희생기판(210)을 분리한다.
다음으로 도 5의 (c)에 예시된 것과 같이, 희생기판(210)이 제거된 지지층(212)에 제2열박리 테이프(222)를 붙이고 제1열박리 테이프(221)를 제거하며, 이때 제1열박리 테이프(221)와 함께 지지층(212) 일부도 같이 제거된다.
제2단계는, 도 5의 (d)에 도시된 것과 같이, 부도체층(130)/지지층(212)의 구조체를 제1전극(110)이 패턴된 기판(101)에 붙인 후에 유기용매(아세톤)(2)에 넣어서 지지층(212)을 제거한다.
다음으로, 도 5의 (e)와 같이, 부도체층(130) 상부에 제2전극(120)을 증착하여 저항변화 메모리 소자를 제작할 수 있다.
도 6은 본 발명에 의해 제작된 저항변화 메모리 소자의 전기적 특성 측정결과를 보여주는 전압-전류 그래프이다.
도 6을 참고하면, 제2전극(120)에 '+' 전압을 인가한 결과 8V 부근에서 도전로(conduction path)의 형성에 의해 저항 변화를 가능한 상태로 만들어주는 포밍(forming) 현상을 보이며, 이후 '-' 전압, '+' 전압의 반복적인 인가를 통해 동작전압 2V 미만, 107 이상의 on/off 비율을 갖는 쌍안정(bi-stable)한 저항변화 메모리 소자 특성을 확인할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다.
101 : 기판 110 : 제1전극
120 : 제2전극 130 : 부도체층

Claims (9)

  1. 벌크 형태의 CrPS4를 박리법에 의해 희생기판 위에 박리하여 부도체층을 제작하는 제1단계와;
    제1전극이 패턴된 기판에 박리된 상기 부도체층을 전사하는 제2단계와;
    전사된 부도체층에 제2전극을 증착하는 제3단계;를 포함하는 저항변화 메모리 소자의 제조 방법.
  2. 제1항에 있어서, 상기 제1단계는,
    희생기판에 지지층을 코팅하고 박리법에 의해 상기 지지층 상부에 부도체층을 형성한 후에 상기 희생기판을 분리하는 것을 특징으로 하는 저항변화 메모리 소자의 제조방법.
  3. 제2항에 있어서, 상기 지지층은 PMMA인 것을 특징으로 하는 저항변화 메모리 소자의 제조방법.
  4. 제3항에 있어서, 상기 희생기판과 상기 지지층 사이에 수성용매를 코팅한 후에 상기 수성용매를 제거하여 상기 희생기판과 상기 지지층의 분리가 이루어지는 것을 특징으로 하는 저항변화 메모리 소자의 제조 방법.
  5. 제4항에 있어서, 상기 희생기판과 상기 지지층의 분리 전에 상기 지지층의 상부에 제1테이프를 부착하는 것을 특징으로 하는 저항변화 메모리 소자의 제조 방법.
  6. 제5항에 있어서, 상기 희생기판과 상기 지지층의 분리 후에 상기 희생기판이 제거된 지지층에 제2테이프를 부착하는 것을 특징으로 하는 저항변화 메모리 소자의 제조 방법.
  7. 제6항에 있어서, 상기 제2테이프를 부착하고 상기 제1테이프를 제거하여 상기 지지층의 일부가 같이 제거되는 것을 특징으로 하는 저항변화 메모리 소자의 제조 방법.
  8. 제1항에 있어서, 상기 CrPS4는 화학 기상 증착법에 의해 벌크 형태로 제작되는 것을 특징으로 하는 저항변화 메모리 소자의 제조 방법.
  9. 삭제
KR1020150189127A 2015-12-30 2015-12-30 ＣｒＰＳ4를 이용한 저항변화 메모리 소자 및 그 제조방법 KR101791454B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150189127A KR101791454B1 (ko) 2015-12-30 2015-12-30 ＣｒＰＳ4를 이용한 저항변화 메모리 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150189127A KR101791454B1 (ko) 2015-12-30 2015-12-30 ＣｒＰＳ4를 이용한 저항변화 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170080726A KR20170080726A (ko) 2017-07-11
KR101791454B1 true KR101791454B1 (ko) 2017-11-02

Family

ID=59354929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150189127A KR101791454B1 (ko) 2015-12-30 2015-12-30 ＣｒＰＳ4를 이용한 저항변화 메모리 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101791454B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130704A (zh) * 2021-04-07 2021-07-16 安徽大学 基于CrPS4偏振敏感的光电探测器的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130228736A1 (en) * 2012-01-31 2013-09-05 Kabushiki Kaisha Toshiba Memory device
KR101564438B1 (ko) * 2014-01-23 2015-10-29 포항공과대학교 산학협력단 선천성 적층형 단결정 물질을 포함하는 적층형 소자 및 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130228736A1 (en) * 2012-01-31 2013-09-05 Kabushiki Kaisha Toshiba Memory device
KR101564438B1 (ko) * 2014-01-23 2015-10-29 포항공과대학교 산학협력단 선천성 적층형 단결정 물질을 포함하는 적층형 소자 및 그의 제조방법

Also Published As

Publication number Publication date
KR20170080726A (ko) 2017-07-11

Similar Documents

Publication Publication Date Title
JP5553478B2 (ja) ナノワイヤーチャンネルとナノ粒子―フローティングゲートノードを具備した非揮発性メモリ電子素子及びその製造方法
Miao et al. Continuous electrical tuning of the chemical composition of TaO x-based memristors
Ielmini et al. Nanowire-based resistive switching memories: devices, operation and scaling
Kim et al. Nanofilamentary resistive switching in binary oxide system; a review on the present status and outlook
CN101106171B (zh) 包括可变电阻材料的非易失存储器
CN109065710B (zh) 一种基于多层氧化物薄膜的选通器器件结构及其制备方法与应用
JP2009500845A (ja) ＲｅＲＡＭ用多層二元酸化膜の形成方法
Sadaf et al. Highly uniform and reliable resistance switching properties in bilayer WOx/NbOx RRAM devices
CN109659434B (zh) 忆阻器及其制作方法
Kim et al. Transparent and flexible resistive random access memory based on Al 2 O 3 film with multilayer electrodes
CN101826598B (zh) 一种多态有机阻变存储器及制备方法
Jang et al. Effect of electrode material on resistive switching memory behavior of solution-processed resistive switches: Realization of robust multi-level cells
Jeong et al. Pt/Ti/Al2O3/Al tunnel junctions exhibiting electroforming-free bipolar resistive switching behavior
CN103606625A (zh) 高一致性低功耗阻变存储器及制备方法
Zhai et al. Resistive switching properties and failure behaviors of (Pt, Cu)/amorphous ZrO2/Pt sandwich structures
JP2007036256A (ja) 金属酸化物ナノ粒子に基づく不揮発性抵抗メモリセル、その製造方法、およびそのメモリセル配置
CN102468438A (zh) 具有硫属化物梯度的含硫属化物半导体
CN104425712B (zh) 一种稀土氧化物作为存储层的全透明阻变存储器及其制作方法
Lin et al. Resistive switching properties of TiO2 film for flexible non-volatile memory applications
KR101809361B1 (ko) 신경 소자 응용을 위한 플렉서블 멤리스터 및 이의 제조방법
KR101791454B1 (ko) ＣｒＰＳ4를 이용한 저항변화 메모리 소자 및 그 제조방법
KR20160125843A (ko) 저항변화메모리
CN103633243B (zh) 一种电阻型存储器的制备方法
CN105355781B (zh) 一种阻变存储器及其功耗调节方法
Jian et al. Resistive switching mechanism of ZnO/ZrO2-stacked resistive random access memory device annealed at 300° C by sol–gel method with forming-free operation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant