KR101788595B1 - 외부 노이즈 차단이 가능한 드라이버 ic - Google Patents

Abstract

구동단자, 상기 구동단자를 통해 제1전압을 제공하도록 구성된 제1제어부와 제1NMOS를 포함하는 제1전압 제공부, 및 상기 구동단자를 통해 제2전압을 제공하도록 구성된 제2제어부와 제2NMOS를 포함하는 제2전압 제공부를 갖는 제어장치로서, 제1전압감지단자와 제1전압추종단자를 갖는 제1보호부를 포함하며, 상기 구동단자에 상기 제어장치의 기준전위보다 낮은 전위가 외부로부터 인가되었을 때에 상기 제1NMOS가 오프상태를 갖도록 하기 위해, 상기 제1보호부는 상기 제1전압추종단자의 전위가 상기 제1전압감지단자의 전위를 추종하도록 되어 있는 제어장치를 공개한다.

Description

외부 노이즈 차단이 가능한 드라이버 IC{Driver IC capable of protection against external noise}

본 발명은 전자회로에 관한 것으로서, 드라이버 IC의 출력단을 통해 들어오는 외부 노이즈에 의한 영향으로부터 상기 드라이버 IC를 보호할 수 있는 기술에 관한 것이다.

DC 모터 및 BLDC 모터와 같은 전력전자용 소자, 및 MST(Magnetic Stripe Transmission) 기술과 같은 통신기술을 위해 인덕터(inductor)를 이용할 수 있다. 미리 결정된 방식에 따라 인덕터에 전류를 제공함으로써 원하는 목적을 이룰 수 있다. 상기 전류를 제공하는 장치를 본 명세서에서는 '전류구동장치' 또는 '드라이버 IC'라고 지칭할 수 있다. 상기 인덕터는 인덕턴스 성분을 갖는 코일일 수 있다.

상기 인덕터가 전력전자 방식의 회전기계장치를 위해 사용되는 경우, 드라이버 IC가 서로 다른 방향의 전류를 교대로 흘려줌으로써 상기 회전기계장치를 정방향 또는 역방향으로 회전시킬 수 있다.

상기 인덕터가 통신용 안테나로 사용되는 경우 드라이버 IC가 서로 다른 방향을 전류를 미리 결정된 방식에 따라 흘려줌으로써 상기 인덕터를 통해 정보를 무선으로 전송할 수 있다.

또한 상기 인덕터가 통신용 안테나로 사용되는 경우 상기 인덕터는 두 개의 드라이버 IC에 함께 연결되어 있을 수 있다. 즉, 한 개의 인덕터를 두 개의 드라이버 IC가 시분할 방식으로 공유하여 사용할 수 있다. 예컨대 한 개의 인덕터가 ① 제1드라이버 IC에 연결되어 있고, 동시에 ② 제2드라이버 IC에 힘께 연결되어 있을 수 있다. 예컨대 상기 제1드라이버 IC와 제2드라이버 IC는 모두 통신용 드라이버 IC일 수 있다. 또는 다른 예로서 상기 제1드라이버 IC는 통신용 드라이버 IC이고 상기 제2드라이버 IC는 무선충전장치를 위한 것일 수 있다. 이때, 상기 두 개의 드라이버 IC 중 어느 하나가 활성화된 경우에는 다른 하나의 드라이버 IC는 비활성화 될 수 있다. 여기서 특정 드라이버 IC가 비활성화 상태에 있다는 것은, 인덕터에 제공하는 전류의 제어권한을 다른 드라이버 IC에게 맡기고 자신은 소기의 목적에 따라 동작하지 않는 휴지 상태를 의미할 수 있다. 이러한 비활성화 상태에서도 상기 특정 드라이버 IC는 그것이 속해있는 전자 시스템의 기준전위와 연결되어 있을 수 있다.

한편, 상기 드라이버 IC에는, 상기 드라이버 IC의 전류구동단자(이하, 간단히 '구동단자'로 지칭될 수 있음)를 통해 매우 큰 전압을 갖는 외부 노이즈가 인가될 수 있다. 예컨대 상기 제1드라이버 IC가 통신용 드라이버 IC이고 상기 제2드라이버 IC는 무선충전장치인 경우, 상기 무선충전장치만을 활성화시킬 수 있는데, 이때 무선충전을 위해 상기 인덕터를 통해 유도된 전압이 상기 통신용 드라이버 IC의 전류구동단자에 매우 큰 전압을 인가할 수 있으며, 이렇게 인가되는 전압은 상기 통신용 드라이버 IC에 대해서는 외부 노이즈로 작용할 수 있다.

상기 외부 노이즈의 크기가 매우 큰 경우 상기 드라이버 IC가 파괴되거나 오작동하는 문제가 발생할 수 있다.

본 발명에서는 상술한 문제를 해결하기 위해, 외부로부터 인가되는 노이즈로부터 드라이버 IC를 보호할 수 있는 기술을 제공하고자 한다.

본 발명의 일 관점에 따라 ① 구동단자(41); ② 제1제어부(21); 및 ③ 드레인, 게이트, 및 소스가 각각 동작전원, 상기 제1제어부의 제어신호 출력단자, 및 상기 구동단자에 연결되어 있는 제1NMOS(11);를 포함하는 드라이버 IC(100)를 제공할 수 있다. 상기 드라이버 IC는 상기 구동단자에 연결된 제1전압감지단자(A), 및 상기 제1NMOS의 게이트에 연결된 제1전압추종단자(B)를 갖는 제1보호부(1)를 더 포함한다. 이때, 상기 구동단자에 상기 드라이버 IC의 기준전위보다 낮은 전위가 외부로부터 인가되었을 때에 상기 제1NMOS가 오프상태를 갖도록 하기 위해, 상기 제1보호부는 상기 제1전압추종단자의 전위가 상기 제1전압감지단자의 전위를 추종하도록 되어 있다.

이때, 상기 제1보호부는, 내부 NMOS, 내부 다이오드, 및 전압분배부를 포함할 수 있다. 그리고 상기 내부 NMOS의 드레인, 소스, 및 게이트는 각각 상기 제1전압추종단자, 상기 내부 다이오드의 아노드, 및 상기 전압분배부의 분배전압출력단자에 연결되어 있을 수 있다. 그리고 상기 내부 다이오드의 캐쏘드는 상기 제1전압감지단자에 연결되어 있으며, 상기 전압분배부의 제1연결단자 및 제2연결단자는 각각 상기 아노드 및 상기 기준전위에 연결되어 있을 수 있다. 이때, 상기 제1전압추종단자는 저항을 통해 상기 기준전위에 연결되어 있을 수 있다.

이때, 상기 드라이버 IC는 제2제어부; 소스, 게이트, 및 드레인이 각각 기준전위, 상기 제2제어부의 제어신호 출력단자, 및 상기 구동단자에 연결되어 있는 제2NMOS; 및 상기 구동단자에 연결된 제2전압감지단자, 및 상기 제2NMOS의 게이트에 연결된 제2전압추종단자를 갖는 제2보호부를 더 포함할 수 있다. 그리고 상기 구동단자에 상기 드라이버 IC의 기준전위보다 낮은 전위가 외부로부터 인가되었을 때에 상기 제2NMOS가 오프상태를 갖도록 하기 위해, 상기 제2보호부는 상기 제2전압추종단자의 전위가 상기 제2전압감지단자의 전위를 추종하도록 되어 있을 수 있다.

본 발명의 다른 관점에 따라, ① 구동단자; ② 제1제어부; ③ 드레인, 및 게이트가 각각 동작전원, 및 상기 제1제어부의 제어신호 출력단자에 연결되어 있는 제1NMOS; 및 ④ 드레인, 게이트, 및 소스가 각각 상기 구동단자, 상기 제1제어부의 제어신호 출력단자, 및 상기 제1NMOS의 소스에 연결되어 있는 제3NMOS(13);를 포함하는 드라이버 IC가 제공될 수 있다. 이때 상기 드라이버 IC는, 상기 구동단자에 연결된 제1전압감지단자, 및 상기 제1NMOS의 게이트 및 상기 제3NMOS의 게이트에 연결된 제1전압추종단자를 갖는 제1보호부를 더 포함한다. 그리고 상기 드라이버 IC는 상기 구동단자에 상기 드라이버 IC의 기준전위보다 낮은 전위가 외부로부터 인가되었을 때에 상기 제1NMOS가 오프상태를 갖도록 하기 위해, 상기 제1보호부는 상기 제1전압추종단자의 전위가 상기 제1전압감지단자의 전위를 추종하도록 되어 있다.

이때, 상기 드라이버 IC는, 상기 구동단자에 상기 드라이버 IC의 기준전위보다 높은 전위가 외부로부터 인가되었을 때에 상기 제3NMOS가 오프상태를 갖도록 하기 위해, 상기 제3NMOS의 게이트와 기준 전위 사이를 연결하는 저항을 더 포함할 수 있다.

이때, 상기 제1보호부는, 내부 NMOS, 내부 다이오드, 및 전압분배부를 포함할 수 있다. 그리고 상기 내부 NMOS의 드레인, 소스, 및 게이트는 각각 상기 제1전압추종단자, 상기 내부 다이오드의 아노드, 및 상기 전압분배부의 분배전압출력단자에 연결되어 있을 수 있다. 그리고 상기 내부 다이오드의 캐쏘드는 상기 제1전압감지단자에 연결되어 있으며, 상기 전압분배부의 제1연결단자 및 제2연결단자는 각각 상기 아노드 및 상기 기준전위에 연결되어 있을 수 있다.

이때, 상기 드라이버 IC는 제2제어부; 게이트, 및 드레인이 각각 상기 제2제어부의 제어신호 출력단자, 및 상기 구동단자에 연결되어 있는 제2NMOS; 드레인, 게이트, 및 소스가 각각 기준전위, 상기 제2제어부의 제어신호 출력단자, 및 상기 제2NMOS의 소스에 연결되어 있는 제4NMOS; 및 상기 구동단자에 연결된 제2전압감지단자, 및 상기 제2NMOS의 게이트에 연결된 제2전압추종단자를 갖는 제2보호부를 더 포함할 수 있다. 그리고 상기 드라이버 IC는 상기 구동단자에 상기 드라이버 IC의 기준전위보다 낮은 전위가 외부로부터 인가되었을 때에 상기 제2NMOS가 오프상태를 갖도록 하기 위해, 상기 제2보호부는 상기 제2전압추종단자의 전위가 상기 제2전압감지단자의 전위를 추종하도록 되어 있을 수 있다.

본 발명의 또 다른 관점에 따라, 제1구동단자(41); 제1제어부(21); 드레인, 게이트, 및 소스가 각각 동작전원, 상기 제1제어부의 제어신호 출력단자, 및 상기 제1구동단자에 연결되어 있는 제1NMOS(11); 상기 제1구동단자에 연결된 제1전압감지단자, 및 상기 제1NMOS의 게이트에 연결된 제1전압추종단자를 갖는 제1보호부(1); 제2구동단자(42); 제4제어부(24); 소스, 게이트, 및 드레인이 각각 기준전위, 상기 제4제어부의 제어신호 출력단자, 및 상기 제2구동단자에 연결되어 있는 제6NMOS(16); 상기 제2구동단자에 연결된 제4전압감지단자, 및 상기 제6NMOS의 게이트에 연결된 제4전압추종단자를 갖는 제4보호부(4); 및 상기 제1구동단자와 상기 제2구동단자 사이에 연결된 인덕턴스 성분을 갖는 소자(60);를 포함하는 드라이버 IC를 제공할 수 있다. 이때, 상기 제1구동단자에 상기 드라이버 IC의 기준전위보다 낮은 전위가 외부로부터 인가되었을 때에 상기 제1NMOS가 오프상태를 갖도록 하기 위해, 상기 제1보호부는 상기 제1전압추종단자의 전위가 상기 제1전압감지단자의 전위를 추종하도록 되어 있을 수 있다. 그리고 상기 제2구동단자에 상기 기준전위보다 낮은 전위가 외부로부터 인가되었을 때에 상기 제6NMOS가 오프상태를 갖도록 하기 위해, 상기 제4보호부는 상기 제4전압추종단자의 전위가 상기 제4전압감지단자의 전위를 추종하도록 되어 있을 수 있다.

본 발명에 따르면, 외부로부터 인가되는 노이즈로부터 드라이버 IC를 보호할 수 있는 기술을 제공할 수 있다.

도 1은 일 실시예에 따른 드라이버 IC의 회로를 나타낸 것이다.
도 2a는 노이즈의 일예를 그래프로 나타낸 것이고, 도 2b는 제1노이즈 영역에 해당하는 전압이 인가될 경우의 전압의 흐름을 나타낸 것이며, 도 2c는 제2노이즈 영역에 해당하는 전압이 인가될 경우의 전압의 흐름을 나타낸 것이다.
도 3은, 드라이버 IC의 구동단자를 통해 음(-)의 값을 갖는 노이즈가 인가되는 경우, 상기 드라이버 IC를 보호하기 위한 본 발명의 일 실시예에 따른 보호회로를 나타낸 것이다.
도 4a는 드라이버 IC의 제1구동단자(41)를 통해 동작전원(VM)의 전위에 대응하는 전압을 출력하는 경우에 있어서, 도 3의 보호회로의 동작상태를 나타낸 것이다.
도 4b는 드라이버 IC의 제1구동단자(41)를 통해 기준전위(GND)에 대응하는 전압을 출력하는 경우에 있어서, 도 3의 보호회로의 동작상태를 나타낸 것이다.
도 4c는 드라이버 IC가 비활성화 된 상태에서 제1구동단자를 통해 음(-)의 전압을 갖는 노이즈가 입력되는 경우에 있어서, 도 3의 보호회로의 동작상태를 나타낸 것이다.
도 5는, 상기 드라이버 IC의 구동단자를 통해 양(+)의 전압을 갖는 노이즈가 인가될 경우, 상기 드라이버 IC를 보호하기 위한 본 발명의 일 실시예에 따른 보호회로(300)를 나타낸 것이다.
도 6a는, 드라이버 IC의 제1구동단자를 통해 동작전원(VM)의 전위에 대응하는 전압을 출력하는 경우에 있어서, 도 5의 보호회로의 동작상태를 나타낸 것이다.
도 6b는, 드라이버 IC의 제1구동단자를 통해 기준전위(GND)에 대응하는 전압을 출력하는 경우에 있어서, 도 5의 보호회로의 동작상태를 나타낸 것이다.
도 6c는, 드라이버 IC가 비활성화 된 상태에서, 본 발명의 일 실시예에 따라 제1구동단자를 통해 양(+)의 전압을 갖는 노이즈가 입력될 때의 전류의 흐름을 나타낸 것이다.
도 7은 본 발명의 일 실시예에 따라, 음의 노이즈 및 양의 노이즈 모두를 차단할 수 있는 회로를 나타낸 것이다.
도 8은 도 7에 나타낸 보호회로를 이용하여 구성한 본 발명의 일 실시예에 따른 드라이버 IC를 나타낸 것이다.

이하, 본 발명의 실시예를 첨부한 도면을 참고하여 설명한다. 그러나 본 발명은 본 명세서에서 설명하는 실시예에 한정되지 않으며 여러 가지 다른 형태로 구현될 수 있다. 본 명세서에서 사용되는 용어는 실시예의 이해를 돕기 위한 것이며, 본 발명의 범위를 한정하고자 의도된 것이 아니다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.

도 1은 일 실시예에 따른 드라이버 IC(401)의 회로를 나타낸 것이다.

드라이버 IC(401)는 두 개의 구동단자(41, 42)를 통해 외부의 인덕터(60)에 연결될 수 있다.

드라이버 IC(401)는 제1구동단자(41)에 전압을 제공하도록 구성된 제1전압 제공부(51) 및 제2전압 제공부(52), 제2구동단자(42)에 전압을 제공하도록 구성된 제3전압 제공부(53) 및 제4전압 제공부(54)를 포함할 수 있다.

제1전압 제공부(51)는 제1제어부(21) 및 제1NMOS(11)를 포함할 수 있다. 이때, 제1전압 제공부(51)는 제1구동단자(41)에 제1전압(ex: VM)을 제공하도록 되어 있을 수 있다.

제2전압 제공부(52)는 제2제어부(22) 및 제2NMOS(12)를 포함할 수 있다. 이때, 제2전압 제공부(52)는 제1구동단자(41)에 제2전압(ex: GND)을 제공하도록 되어 있을 수 있다.

제3전압 제공부(53) 및 제4전압 제공부(54)는 제1전압 제공부 및 제2전압 제공부와 각각 동일하게 구성될 수 있다.

각 제어부(21, 22, 23, 24)의 제어신호 출력단자는 대응하는 각 NMOS(11, 12, 13, 14)의 게이트 단자에 연결되어 있을 수 있다.

제1NMOS(11)의 드레인 단자는 동작전원(VM)에 연결될 수 있다. 제1NMOS(11)의 소스 단자는 제2NMOS(12)의 드레인 단자에 연결되어 있으며, 제1구동단자(41)로 전압이 출력되도록 제1구동단자(41)에 연결되어 있을 수 있다.

도 1에 도시한 드라이버 IC(401)와 같은 구성에서, 제1구동단자(41) 및 제2구동단자(42)에 상기 드라이버 IC(401)의 동작 범위(GND~VM)를 벗어나는 전압을 갖는 노이즈가 입력되었을 때, 드라이버 IC(401)에 오동작이 발생하거나 파괴될 수도 있다.

도 2a는 드라이버 IC(401)의 구동단자에 입력될 수 있는 노이즈의 일예를 그래프(500)로 나타낸 것이다.

세로축은 전위를 나타내고 가로축은 시간(t)을 나타낸다. 상기 도 1의 드라이버 IC(401)가 오프(OFF)상태일 때, 제1구동단자(41) 및 제2구동단자(42)를 통해, 드라이버 IC(401)의 동작 범위(VM~GND)를 넘어서는 노이즈, 예컨대 +5V ~ +30V의 영역을 포함하는 제1노이즈 영역(510) 또는 0V ~ -30V 영역을 포함하는 제2노이즈 영역(520)의 전압이 인가될 수 있다.

도 2b는 제1노이즈 영역(510)에 해당하는 전압이 인가될 경우의 전압의 침투경로(470)를 나타낸 것이다. 제1구동단자(41)를 통해 입력된 전압은 제1NMOS(11)를 통해 드라이버 IC(401)의 기타 구성부(490)에게 영향을 미칠 수 있다. 즉, 드라이버 IC(401)의 동작 범위를 벗어난 전압으로 인해 칩이 오작동 하거나 파괴될 수 있다. 동일하게, 제1노이즈 영역(510)에 해당하는 전압이 제2구동단자(42)를 통해 드라이버 IC의 내부에 영향을 미치는 경우에도 동일한 결과가 발생할 수 있다.

도 2c는 제2노이즈 영역(520)에 해당하는 전압이 인가될 경우의 전압의 침투경로(471)를 나타낸 회로이다. 제1구동단자(41)를 통해 입력된 과도한 음의 전압 때문에 침투경로(471)을 통해 전류가 흐르게 되어 드라이버 IC(401)의 기타 구성부(490)에게 영향을 미칠 수 있다. 즉, 드라이버 IC(401)의 동작 범위를 벗어난 전압으로 인해 칩이 오동작하거나 파괴될 수 있다. 동일하게, 제2노이즈 영역(520)에 해당하는 전압이 제2구동단자(42)를 통해 흘러들어가는 경우도 동일한 결과가 발생할 수 있다.

도 3은, 드라이버 IC의 구동단자를 통해 음의 값을 갖는 노이즈가 인가되는 경우, 상기 드라이버 IC를 보호하기 위한 본 발명의 일 실시예에 따른 보호회로(200)를 나타낸 것이다.

도 3은 도 1에 나타낸 제1구동단자(41), 제1전압 제공부(51) 및 제2전압 제공부(52) 부분을 변형한 회로인 것으로 이해할 수 있다. 도 3은 제1구동단자(41)을 중심으로 설명한 것이지만, 제2구동단자(42)에도 도 3에 나타낸 회로가 적용될 수 있다.

보호회로(200)는 도 1에 도시한 제1전압 제공부(51), 제2전압 제공부(52)를 포함할 수 있다. 또한 보호회로(200)는 제1보호부(1) 및 제2보호부(2)를 더 포함할 수 있다. 제1보호부(1)는 제1전압감지단자(A) 및 제1전압추종단자(B)를 포함할 수 있다. 제2보호부(2)는 제2전압감지단자(A') 및 제2전압추종단자(B')를 포함할 수 있다.

제1전압감지단자(A) 및 제1전압추종단자(B)는 각각 제1구동단자(41) 및 제1NMOS(11)의 게이트 단자에 연결되어 있을 수 있다. 제2전압감지단자(A') 및 제2전압추종단자(B')는 각각 제1구동단자(41) 및 제2NMOS(12)의 게이트 단자에 연결되어 있을 수 있다.

도 4a는 드라이버 IC가 활성화 상태일 때 제1구동단자(41)를 통해 동작전원(VM)의 전위에 대응하는 전압을 출력하는 경우에 있어서, 도 3의 보호회로의 동작상태를 나타낸 것이다.

도 4b는 드라이버 IC가 활성화 상태일 때 드라이버 IC의 제1구동단자(41)를 통해 기준전위(GND)에 대응하는 전압을 출력하는 경우에 있어서, 도 3의 보호회로의 동작상태를 나타낸 것이다.

도 4c는 드라이버 IC가 비활성화 된 상태에서 제1구동단자(41)를 통해 음(-)의 전압을 갖는 노이즈가 입력되는 경우에 있어서, 도 3의 보호회로의 동작상태를 나타낸 것이다.

도 4a와 같이, 제1구동단자(41)를 통해 동작전원의 전압(VM)을 출력하고자 할 때, 제1보호부(1) 및 제2보호부(2)는 OFF 상태일 수 있다. 이 경우 제1보호부(1) 및/또는 제2보호부(2)는 아무 기능을 수행하지 않게되므로 전압추종단자가 전압감지단자의 전압을 추종하지 않는다. 따라서 제1NMOS(11)의 게이트 및 제2NMOS(12)의 게이트에는 상기 전압추종단자들이 영향을 주지 않는다. 제1제어부(21)는 제1NMOS(11)를 ON 상태로 유지하기 위한 전압인 VM+2Vt를 출력할 수 있다. 여기서 Vt는 NMOS의 턴온전압에 해당할 수 있다. 이때, 제1NMOS(11)를 통해 동작전원의 전압(VM)이 제1구동단자(41)에 실질적으로 인가될 수 있다. 이때, 제2제어부(22)는 제2NMOS(12)의 게이트에게 기준전압(GND)을 제공하도록 되어 있으며, 제2NMOS(12)는 오프되어 제2NMOS(12)의 드레인 단자는 플로팅될 수 있다.

도 4b와 같이, 제1구동단자(41)로 기준전위(GND)를 출력하고자 할 때, 제1보호부(1) 및 제2보호부(2)는 OFF 상태일 수 있다. 제2제어부(22)는 제2NMOS(12)를 ON 상태로 유지시키기 위한 전압인 2Vt를 출력할 수 있다. 제2NMOS(12)를 통해 기준전위(GND)가 제1구동단자(41)에 실질적으로 인가될 수 있다. 그리고 제1제어부(21)는 제1NMOS(11)의 게이트에게 기준전압(GND)을 제공하도록 되어 있으며, 이때 제1NMOS(11)는 오프 되어 제1NMOS(11)의 소스 단자는 플로팅될 수 있다.

도 4c와 같이, 드라이버 IC가 비활성화 상태일 때, 제1구동단자(41)를 통해 기준전위보다 낮은 전위(예컨대, -30V)가 드라이버 IC로 유입될 수 있다. 이때, 제1보호부(1)와 제2보호부(2)가 동작하여, 각 전압추종단자가 각 전압감지단자의 전압을 추종하도록 되어 있을 수 있다.

이때, 제1보호부(1)의 제1전압추종단자(B)의 전위는 제1보호부(1)의 제1전압감지단자(A)의 전위를 추종하도록 되어 있을 수 있다. 그 결과, 제1NMOS(11)는 오프상태가 되므로 제1NMOS(11)를 통한 노이즈 유입이 차단될 수 있다. 또한, 제1NMOS(11)의 기생다이오드의 극성으로 인해 음의 전압을 갖는 노이즈가 상기 기생다이오드를 통과하지 못한다. 따라서 의도치 않은 음의 전압을 갖는 노이즈로부터 칩을 보호할 수 있다.

이때, 제2보호부(2)의 제2전압추종단자(B')의 전위는 제2보호부(2)의 제2전압감지단자(A')의 전위를 추종하도록 되어 있을 수 있다. 그 결과, 제2NMOS(12)는 오프상태가 되므로 제2NMOS(12)를 통한 노이즈 유입이 차단될 수 있다. 또한, 도 5 또는 도 8에 도시한 바와 같이 제4NMOS(14)를 회로에 추가하게 되면, 제4NMOS(14)의 기생다이오드(141)의 극성으로 인해 음의 전압을 갖는 노이즈가 상기 기생다이오드(141)를 통과하지 못한다. 따라서 의도치 않은 음의 전압을 갖는 노이즈로부터 칩을 보호할 수 있다.

도 5는, 상기 드라이버 IC의 구동단자를 통해 양의 전압을 갖는 노이즈가 인가될 경우, 상기 드라이버 IC를 보호하기 위한 본 발명의 일 실시예에 따른 보호회로(300)를 나타낸 것이다.

본 실시예에서는 제1구동단자(41)를 중심으로 설명한다. 제2구동단자(42)에도 도 5와 동일한 회로가 연결될 수 있다.

보호회로(300)는 도 1에 도시한 제1전압 제공부(51), 제2전압 제공부(52)를 포함할 수 있다. 또한 보호회로(300)는 제3NMOS(13), 제4NMOS(14), 및 저항(31, 32)을 더 포함할 수 있다. 이때, 제3NMOS(13) 및 제4NMOS(14)에는 각각 기생다이오드(131, 141)가 포함되어 있을 수 있다.

제어장치의 기준전위보다 큰 값을 갖는 전위가 외부로부터 인가되었을 경우, 제3NMOS(13)가 오프상태를 유지하도록, 저항(31)의 일 단자와 타 단자는 각각 제3NMOS(13)의 게이트 단자 및 기준전위(GND)에 연결될 수 있다. 이때, 상기 일 단자는 제1NMOS(11)의 게이트 단자에도 공통 연결될 수 있다.

마찬가지로 저항(32)의 일 단자는 제2NMOS(12) 및 제4NMOS(14)의 게이트 단자에 연결될 수 있으며, 저항(32)의 타 단자는 기준전위(GND)에 연결될 수 있다.

도 6a는, 드라이버 IC가 활성화 된 상태에서 제1구동단자(41)를 통해 동작전원(VM)의 전위에 대응하는 전압을 출력하는 경우에 있어서, 도 5의 보호회로의 동작상태를 나타낸 것이다.

도 6b는, 드라이버 IC가 활성화 된 상태에서 제1구동단자(41)를 통해 기준전위(GND)에 대응하는 전압을 출력하는 경우에 있어서, 도 5의 보호회로의 동작상태를 나타낸 것이다.

도 6c는, 드라이버 IC가 비활성화 된 상태에서, 본 발명의 일 실시예에 따라 제1구동단자(41)를 통해 양(+)의 전압을 갖는 노이즈가 입력될 때의 전류의 흐름을 나타낸 것이다.

도 6a와 같이, 드라이버 IC가 활성화 된 상태에서 제1구동단자(41)를 통해 동작전원의 전압(VM)을 출력하고자 할 때, 제1제어부(21)는 제1NMOS(11) 및 제3NMOS(13)를 동작시키기 위한 전압인 VM+2Vt를 출력할 수 있다. 그 결과 제1NMOS(11) 및 제3NMOS(13)이 온 상태로 되어 동작전원의 전압(VM)이 제1구동단자(41)에 실질적으로 인가될 수 있다. 이때, 제2제어부(22)는 제2NMOS(12)의 게이트에게 기준전압(GND)을 제공하도록 되어 있다. 그 결과, 제2NMOS(12)는 오프 상태를 유지하게 되어 제2NMOS(12)의 드레인 단자는 플로팅 될 수 있다.

도 6b와 같이, 드라이버 IC가 활성화 된 상태에서 제1구동단자(41)를 통해 기준전위(GND)를 출력하고자 할 때, 제2제어부(22)는 제2NMOS(12) 및 제4NMOS(14)를 동작시키기 위한 전압인 2Vt를 출력할 수 있다. 그 결과, 제2NMOS(12) 및 제4NMOS(14)를 통해 기준전위(GND)가 제1구동단자(41)에 실질적으로 제공될 수 있다. 이때, 제1제어부(21)는 제3NMOS(13)의 게이트에게 기준전위(GND)를 제공하도록 되어 있으며, 그 결과 제3NMOS(13)는 오프 상태가 되어 제3NMOS(13)의 드레인 단자는 플로팅될 수 있다.

도 6c와 같이, 드라이버 IC가 비활성화된 상태일 때에, 제1구동단자(41)를 통해 양의 값을 갖는 전위(예컨대, +30V)가 인가될 수 있다. 이때, 드라이버 IC가 비활성화된 상태라고 하더라도 드라이버 IC가 설치된 시스템 내의 기준전위에는 연결이 된 상태이다. 따라서 이때 제1NMOS(11), 제2NMOS(12), 제3NMOS(13), 및 제4NMOS(14)는 저항(31, 32)을 통해 기준전위에 연결되어 오프상태가 될 수 있다.

제3NMOS(13)가 오프상태이므로 상기 양의 값을 갖는 전위의 영향은 제3NMOS(13)에 의해 차단될 수 있다(171 참고). 또한 제3NMOS(13)에 형성된 기생 다이오드의 방향 때문에 상기 양의 값을 갖는 전위의 영향은 상기 기생 다이오드에 의해 차단될 수 있다(172 참고).

또한, 제2NMOS(12)가 오프상태이므로 상기 양의 값을 갖는 전위의 영향은 제2NMOS(12)에 의해 차단될 수 있다(173 참고). 또한 제2NMOS(12)에 형성된 기생 다이오드의 방향 때문에 상기 양의 값을 갖는 전위의 영향은 상기 기생 다이오드에 의해 차단될 수 있다(174 참고).

도 7은 본 발명의 일 실시예에 따라, 음의 노이즈 및 양의 노이즈 모두를 차단할 수 있는 회로를 나타낸 것이다.

도 7의 보호회로(400)는 도 3에 도시한 보호회로(200)와 도 5에 도시한 보호회로(300)를 서로 조합하여 구성할 수 있다.

① 제1구동단자(41)에 동작전원(VM)의 전위를 제공하는 경우, ② 제1구동단자(41)가 기준전위(GND)를 제공하는 경우, 및 ③ 드라이버 IC가 비활성화된 상태에서 제1구동단자(41)를 통해 임의의 외부 노이즈가 인가되는 경우 모두에 있어서, 도 7의 보호회로(400)의 동작원리는 도 3 내지 도 6을 통해 설명한 것과 동일하다.

도 8은 도 7에 나타낸 보호회로를 이용하여 구성한 본 발명의 일 실시예에 따른 드라이버 IC를 나타낸 것이다.

도 8을 참조하여 설명하면, 제1보호부(1)는 내부 NMOS, 내부 다이오드(예컨대, Schottky diode) 및 전압분배부(R01, R02)를 포함할 수 있다. 상기 내부 NMOS의 드레인, 소스 및 게이트 단자는 각각 제1전압추종단자(B), 상기 내부 다이오드의 아노드, 및 상기 전압분배부의 분배전압출력단자(C)에 연결될 수 있다. 상기 내부 다이오드의 캐쏘드는 제1전압감지단자(A)에 연결될 수 있다. 상기 전압분배부는 두 개의 저항(R01, R02)으로 이루어져 있을 수 있다. 이때, 상기 전압분배부의 제1연결단자 및 제2연결단자는 각각 상기 내부 다이오드의 아노드 및 기준전위(GND)에 연결될 수 있다. 제1전압추종단자는 저항(31)을 통해 기준전위(GND)에 연결될 수 있다.

제2보호부(2)는 내부 NMOS, 내부 다이오드(예컨대, Schottky diode) 및 전압분배부(R12, R22)를 포함할 수 있다. 상기 내부 NMOS의 드레인, 소스 및 게이트 단자는 각각 제2전압추종단자(B'), 상기 내부 다이오드의 아노드, 및 상기 전압분배부의 분배전압출력단자(C')에 연결될 수 있다. 상기 내부 다이오드의 캐쏘드는 제2전압감지단자(A')에 연결될 수 있다. 상기 전압분배부는 두 개의 저항(R11, R12)으로 이루어져 있을 수 있다. 이때, 상기 전압분배부의 제3연결단자 및 제4연결단자는 각각 상기 내부 다이오드의 아노드 및 기준전위(GND)에 연결될 수 있다. 제2전압추종단자(B')는 저항(32)을 통해 기준전위(GND)에 연결될 수 있다.

제1전압추종단자(B) 및 제2전압추종단자(B')는 각각 제1제어부(21) 및 제2제어부(22)의 제어신호 출력단자에 연결될 수 있다. 즉, 제1전압추종단자(B) 및 제2전압추종단자(B')는 각각 제1NMOS(11)의 게이트 및 제2NMOS(12)의 게이트에 연결될 수 있다.

드라이버 IC가 비활성화된 상태에서, 제1구동단자(41)에 제어장치의 기준전위(GND)보다 낮은 음(-)의 전위가 외부로부터 인가되었을 때에 제1NMOS(11) 및 제3NMOS(13)가 오프상태를 갖도록 하기 위해, 제1보호부(1)는 제1전압추종단자(B)의 전위가 제1전압감지단자(A)의 전위를 추종하도록 되어 있을 수 있다. 또한, 이때 제2NMOS(12) 및 제4NMOS(14)가 오프상태를 갖도록 하기 위해, 제2보호부(2)는 제2전압추종단자(B')의 전위가 제2전압감지단자(A')의 전위를 추종하도록 되어 있을 수 있다.

드라이버 IC가 비활성화된 상태에서, 제1구동단자(41)에 제어장치의 기준전위(GND)보다 높은 양(+)의 전위가 외부로부터 인가되었을 때에 제1NMOS(11)가 및 제3NMOS(13)가 오프상태를 갖도록 하기 위해, 제1NMOS(11) 및 제3NMOS(13)의 게이트 단자는 저항(31)을 통해 기준전위(GND)에 연결될 수 있다. 또한, 이때 제2NMOS(12) 및 제4NMOS(14)가 오프 상태를 갖도록 하게 위해 제2NMOS(12) 및 제4NMOS(14)의 게이트 단자는 저항(32)을 통해 기준전위에 연결될 수 있다. 이때, 제1보호부(1)에 포함된 다이오드에 의해 제1전압감지단자(A)의 전압이 제1전압추종단자(B)에 영향을 미치지 않는다. 마찬가지로 제2보호부(2)에 포함된 다이오드에 의해 제2전압감지단자(A')의 전압이 제2전압추종단자(B')에 영향을 미치지 않는다.

도 8에서 제1구동단자(41)에 연결된 내부회로는 제2구동단자(42)에 연결된 내부회로와 동일할 수 있다. 드라이버 IC(100)가 활성화된 상태에서, 제1구동단자(41)에 동작전위(VM)이 인가될 때에 제2구동단자(42)에는 기준전위(GND)가 인가될 수 있으며, 그 반대도 가능하다.

도 3 내지 도 8을 통해 설명한 보호회로들은 도 1에 나타낸 제1구동단자(41)에 연결되는 내부회로에 대비될 수 있다. 도 1에 나타낸 제2구동단자(42)에 연결되는 내부회로들도 도 3 내지 도 8을 통해 설명한 보호회도로 대체될 수 있다.

제2구동단자(42)에 연결되는 구성은 제1구동단자(41)에 연결되는 구성과 동일한 구조를 취할 수 있다.

상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.

Claims (7)

1. ① 구동단자; ② 제1제어부; 및 ③ 드레인, 게이트, 및 소스가 각각 동작전원, 상기 제1제어부의 제어신호 출력단자, 및 상기 구동단자에 연결되어 있는 제1NMOS;를 포함하는 드라이버 IC로서,
   상기 구동단자에 연결된 제1전압감지단자, 및 상기 제1NMOS의 게이트에 연결된 제1전압추종단자를 갖는 제1보호부
   를 더 포함하며,
   상기 드라이버 IC가 비활성화된 상태인 경우, 상기 구동단자에 상기 드라이버 IC의 기준전위보다 낮은 전위가 외부로부터 인가되었을 때에 상기 제1NMOS가 오프상태를 갖도록 하기 위해, 상기 제1보호부는 상기 제1전압추종단자의 전위가 상기 제1전압감지단자의 전위를 추종하도록 되어 있고,
   상기 드라이버 IC가 활성화된 상태인 경우, 상기 제1보호부는 상기 제1전압추종단자의 전위가 상기 제1전압감지단자의 전위를 추종하지 않도록 되어 있는,
   드라이버 IC.
2. 제1항에 있어서,
   상기 제1보호부는, 내부 NMOS, 내부 다이오드, 및 전압분배부를 포함하며,
   상기 내부 NMOS의 드레인, 소스, 및 게이트는 각각 상기 제1전압추종단자, 상기 내부 다이오드의 아노드, 및 상기 전압분배부의 분배전압출력단자에 연결되어 있고,
   상기 내부 다이오드의 캐쏘드는 상기 제1전압감지단자에 연결되어 있으며,
   상기 전압분배부의 제1연결단자 및 제2연결단자는 각각 상기 아노드 및 상기 기준전위에 연결되어 있는,
   드라이버 IC.
3. 제1항에 있어서,
   제2제어부;
   소스, 게이트, 및 드레인이 각각 기준전위, 상기 제2제어부의 제어신호 출력단자, 및 상기 구동단자에 연결되어 있는 제2NMOS; 및
   상기 구동단자에 연결된 제2전압감지단자, 및 상기 제2NMOS의 게이트에 연결된 제2전압추종단자를 갖는 제2보호부
   를 더 포함하며,
   상기 구동단자에 상기 드라이버 IC의 기준전위보다 낮은 전위가 외부로부터 인가되었을 때에 상기 제2NMOS가 오프상태를 갖도록 하기 위해, 상기 제2보호부는 상기 제2전압추종단자의 전위가 상기 제2전압감지단자의 전위를 추종하도록 되어 있는,
   드라이버 IC.
4. ① 구동단자; ② 제1제어부; ③ 드레인, 및 게이트가 각각 동작전원, 및 상기 제1제어부의 제어신호 출력단자에 연결되어 있는 제1NMOS; 및 ④ 드레인, 게이트, 및 소스가 각각 상기 구동단자, 상기 제1제어부의 제어신호 출력단자, 및 상기 제1NMOS의 소스에 연결되어 있는 제3NMOS;를 포함하는 드라이버 IC로서,
   상기 구동단자에 연결된 제1전압감지단자, 및 상기 제1NMOS의 게이트 및 상기 제3NMOS의 게이트에 연결된 제1전압추종단자를 갖는 제1보호부
   를 더 포함하며,
   상기 구동단자에 상기 드라이버 IC의 기준전위보다 낮은 전위가 외부로부터 인가되었을 때에 상기 제1NMOS가 오프상태를 갖도록 하기 위해, 상기 제1보호부는 상기 제1전압추종단자의 전위가 상기 제1전압감지단자의 전위를 추종하도록 되어 있는,
   드라이버 IC.
5. 제4항에 있어서, 상기 구동단자에 상기 드라이버 IC의 기준전위보다 높은 전위가 외부로부터 인가되었을 때에 상기 제3NMOS가 오프상태를 갖도록 하기 위해, 상기 제3NMOS의 게이트와 기준 전위 사이를 연결하는 저항을 더 포함하는, 드라이버 IC.
6. 제5항에 있어서,
   상기 제1보호부는, 내부 NMOS, 내부 다이오드, 및 전압분배부를 포함하며,
   상기 내부 NMOS의 드레인, 소스, 및 게이트는 각각 상기 제1전압추종단자, 상기 내부 다이오드의 아노드, 및 상기 전압분배부의 분배전압출력단자에 연결되어 있고,
   상기 내부 다이오드의 캐쏘드는 상기 제1전압감지단자에 연결되어 있으며,
   상기 전압분배부의 제1연결단자 및 제2연결단자는 각각 상기 아노드 및 상기 기준전위에 연결되어 있는,
   드라이버 IC.
7. 제4항에 있어서,
   제2제어부;
   게이트, 및 드레인이 각각 상기 제2제어부의 제어신호 출력단자, 및 상기 구동단자에 연결되어 있는 제2NMOS;
   드레인, 게이트, 및 소스가 각각 기준전위, 상기 제2제어부의 제어신호 출력단자, 및 상기 제2NMOS의 소스에 연결되어 있는 제4NMOS; 및
   상기 구동단자에 연결된 제2전압감지단자, 및 상기 제2NMOS의 게이트에 연결된 제2전압추종단자를 갖는 제2보호부;
   를 더 포함하며,
   상기 구동단자에 상기 드라이버 IC의 기준전위보다 낮은 전위가 외부로부터 인가되었을 때에 상기 제2NMOS가 오프상태를 갖도록 하기 위해, 상기 제2보호부는 상기 제2전압추종단자의 전위가 상기 제2전압감지단자의 전위를 추종하도록 되어 있는,
   드라이버 IC.
   

Images