KR101777881B1 - 후면전극형 태양전지 제조 방법 - Google Patents
후면전극형 태양전지 제조 방법 Download PDFInfo
- Publication number
- KR101777881B1 KR101777881B1 KR1020120103292A KR20120103292A KR101777881B1 KR 101777881 B1 KR101777881 B1 KR 101777881B1 KR 1020120103292 A KR1020120103292 A KR 1020120103292A KR 20120103292 A KR20120103292 A KR 20120103292A KR 101777881 B1 KR101777881 B1 KR 101777881B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- substrate
- forming
- electrode
- solar cell
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 38
- 150000002500 ions Chemical class 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- 239000005388 borosilicate glass Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004050 hot filament vapor deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
- H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Sustainable Development (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 N형 실리콘 기판 후면에 P+ 영역을 형성한 후, 에칭(Etching)으로 패턴을 형성하여 N+ 영역을 형성할 수 있도록 하는 후면전극형 태양전지 제조 방법에 관한 것이다.
이를 위해, 본 발명은 N형의 실리콘 기판을 준비하는 단계; 상기 기판의 후면에 P+ 영역을 형성하는 단계; N+ 영역이 형성될 부분의 기판 후면을 일정 깊이만큼 식각하여 N+ 영역 홈부를 형성하는 단계; 상기 N+ 영역 홈부를 포함한 기판 후면 상에 유전막을 적층하는 단계; 상기 N+ 영역 홈부가 충분히 채워지도록 기판 후면 상에 N형 폴리실리콘을 적층하는 단계; 상기 유전막의 표면이 노출되도록 상기 N형 폴리실리콘을 평탄화하여 N+ 영역을 형성하는 단계; 및 상기 P+ 영역과 N+ 영역 상에 각각 P 전극과 N 전극을 형성하는 단계를 포함하여 이루어지는 것이 바람직하다.
이에 따라, 본 발명은 후면전극형 태양전지의 제조 공정을 간소화할 수 있게 된다.
이를 위해, 본 발명은 N형의 실리콘 기판을 준비하는 단계; 상기 기판의 후면에 P+ 영역을 형성하는 단계; N+ 영역이 형성될 부분의 기판 후면을 일정 깊이만큼 식각하여 N+ 영역 홈부를 형성하는 단계; 상기 N+ 영역 홈부를 포함한 기판 후면 상에 유전막을 적층하는 단계; 상기 N+ 영역 홈부가 충분히 채워지도록 기판 후면 상에 N형 폴리실리콘을 적층하는 단계; 상기 유전막의 표면이 노출되도록 상기 N형 폴리실리콘을 평탄화하여 N+ 영역을 형성하는 단계; 및 상기 P+ 영역과 N+ 영역 상에 각각 P 전극과 N 전극을 형성하는 단계를 포함하여 이루어지는 것이 바람직하다.
이에 따라, 본 발명은 후면전극형 태양전지의 제조 공정을 간소화할 수 있게 된다.
Description
본 발명은 후면전극형 태양전지 제조 방법에 관한 것으로서, 특히 N형 실리콘 기판 후면에 P+ 영역을 형성한 후, 에칭(Etching)으로 패턴을 형성하여 N+ 영역을 형성할 수 있도록 하는 후면전극형 태양전지 제조 방법에 관한 것이다.
일반적으로 태양전지는 태양광을 직접 전기로 광전변환시키는 태양광 발전의 핵심소자로서, 기본적으로 P-N 접합으로 이루어진 다이오드(diode)라 할 수 있다.
태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지의 실리콘 기판 내부에 태양광이 입사되면 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 N층으로, 정공은 P층으로 이동하게 되어 P-N 접합부 사이에 광기전력이 발생되며, 이때 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다.
한편, 일반적인 태양전지는 전면과 후면에 각각 전면전극과 후면전극이 구비되는 구조를 갖는 데, 수광면인 전면에 전면전극이 구비됨에 따라, 전면전극의 면적만큼 수광면적이 줄어들게 된다.
이와 같이, 수광면적이 축소되는 문제를 해결하기 위해 후면전극형 태양 전지가 제안되었다.
후면전극형 태양전지는 태양전지의 후면 상에 (+)전극과 (-)전극을 구비시켜 태양전지 전면의 수광면적을 극대화하는 것을 특징으로 한다.
전술한 바와 같이, 태양전지의 후면 상에 (+)전극과 (-)전극을 구비시키기 위해서는 실리콘 기판의 후면부에 P+ 영역과 N+ 영역을 형성해야 하는 데, 종래에는 P+ 영역과 N+ 영역을 형성하기 위해 각각 열확산 공정을 수행하며, 각각의 열확산 공정에 의해 생성된 산화막을 제거해야 한다.
이때, N+ 영역 형성을 위해 열확산 공정시, N+ 영역을 한정하기 위해 P+ 영역 형성시 생성된 산화막을 선택적으로 패터닝해야 하는 공정이 추가된다.
이와 같이, 종래의 후면전극형 태양전지의 제조방법은 2번의 열확산 공정이 반드시 요구되며, 산화막 패터닝 및 식각 마스크 패터닝 등을 위해 적어도 4회 이상의 포토리소그래피 공정 및 식각 공정이 요구되는 등 공정이 매우 복잡하다는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, N형 실리콘 기판 후면에 P+ 영역을 형성한 후, 기판을 식각(Etching)하여 패턴을 형성하고, 형성된 패턴에 CVD(Chemical Vapor Deposition) 방식으로 N+ 영역을 형성할 수 있도록 하는 후면전극형 태양전지 제조 방법을 제공함에 그 목적이 있다.
삭제
본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조 방법은, N형의 실리콘 기판을 준비하는 단계; 상기 기판의 후면에 P+ 영역을 형성하는 단계; N+ 영역이 형성될 부분의 기판 후면을 일정 깊이만큼 식각하여 N+ 영역 홈부를 형성하는 단계; 상기 N+ 영역 홈부를 포함한 기판 후면 상에 유전막을 적층하는 단계; 상기 N+ 영역 홈부가 충분히 채워지도록 기판 후면 상에 N형 폴리실리콘을 적층하는 단계; 상기 유전막의 표면이 노출되도록 상기 N형 폴리실리콘을 평탄화하여 N+ 영역을 형성하는 단계; 및 상기 P+ 영역과 N+ 영역 상에 각각 P 전극과 N 전극을 형성하는 단계를 포함하여 이루어지는 것이 바람직하다.
상기 P+ 영역을 형성하는 단계는, 상기 기판의 후면에 P+ 영역을 형성함과 동시에 상기 P+ 영역 상에 BSG막을 형성하는 단계; 및 상기 P+ 영역 상에 형성된 BSG막을 제거하는 단계를 포함하여 이루어질 수 있다.
상기 P+ 영역과 BSG막을 형성하는 단계는, 상기 기판의 후면에 붕소(B) 이온을 포함하는 페이스트를 도포하는 단계; 및 상기 기판을 열처리하여 상기 페이스트 내의 P형 불순물 이온이 기판 내부로 확산되도록 하여 P+ 영역을 형성함과 동시에 상기 붕소(B) 이온과 실리콘 기판의 실리콘(Si)을 반응시켜 BSG막을 형성하는 단계를 포함하여 이루어질 수 있다.
또한, 상기 P+ 영역을 형성하는 단계는, 상기 기판의 후면에 이온 임플란트 공정을 통해 P형 불순물 이온을 도핑하는 단계; 및 상기 도핑된 P형 불순물 이온을 확산시키기 위한 급속열처리공정(RTP)을 수행하여 P+ 영역을 형성하는 단계를 포함하여 이루어질 수 있다.
또한, 상기 P+ 영역을 형성하는 단계는, 상기 기판의 후면 상에 P형 폴리실리콘을 적층하는 단계이며, 상기 기판의 후면 상에 적층되는 P형 폴리실리콘은, CVD 공정을 통해 적층될 수 있다.
상기 N+ 영역이 형성될 부분이 패터닝된 기판 위에 형성되는 유전막은, CVD 공정을 통해 형성될 수 있다.
상기 N+ 영역 홈부를 포함한 기판 후면 상에 적층되는 N형 폴리실리콘은, CVD 공정을 통해 적층될 수 있다.
상기 N+ 영역 홈부를 포함한 기판 후면 상에 유전막을 적층하기 전에, 상기 N+ 영역 홈부에 형성된 유전막의 일부를 식각하는 단계를 더 포함하여 이루어질 수 있다.
상기 P+ 영역 상에 P 전극을 형성하기 전에, 상기 P+ 영역에 형성된 유전막의 일부를 식각하는 단계를 더 포함하여 이루어질 수 있다.
본 발명의 후면전극형 태양전지 제조 방법에 따르면, 후면전극형 태양전지의 제조 공정을 간소화할 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 후면전극형 태양전지의 단면도.
도 2는 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조 방법을 설명하기 위한 순서도.
도 3a 내지 도 3j는 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조 방법을 설명하기 위한 공정 단면도.
도 2는 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조 방법을 설명하기 위한 순서도.
도 3a 내지 도 3j는 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조 방법을 설명하기 위한 공정 단면도.
이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 후면전극형 태양전지 제조 방법에 대해서 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 후면전극형 태양전지의 단면도로, 본 발명의 일 실시예에 따른 후면전극형 태양전지는 N형의 실리콘 기판(100), 실리콘 기판(100)의 후면 내부에 형성된 P+ 영역(110), N+ 영역이 형성될 부분의 기판 후면에 일정 깊이만큼 식각되어 형성된 홈부에 적층되어 형성된 N+ 영역(140), P+ 영역(110)과 N+ 영역(140) 사이에 형성된 유전막(130) 및 P+ 영역(110)과 N+ 영역(140) 상에 각각 형성된 P 전극(150)과 N 전극(160)을 포함하여 이루어진다.
도 2는 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조 방법을 설명하기 위한 순서도이고, 도 3a 내지 도 3j는 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조 방법을 설명하기 위한 공정 단면도이다.
우선, 도 2 및 도 3a에 도시하는 바와 같이 N형의 실리콘 기판(100)을 준비한다(S100).
이와 같이, N형의 실리콘 기판(100)이 준비되면, 실리콘 기판(100)의 표면에 요철이 형성되도록 텍스쳐링(Texturing) 공정을 진행할 수 있다. 텍스쳐링 공정은 실리콘 기판(100) 표면에서의 빛 반사를 줄이기 위한 것으로, 습식 식각 방법 또는 반응성 이온 식각(Reactive ion etching) 등의 건식 식각 방법을 이용하여 진행할 수 있다. 이때, 텍스쳐링 공정에 의해 형성되는 요철은 수광면인 실리콘 기판(100)의 전면에만 형성하는 것이 바람직하다.
이후에는, 실리콘 기판(100)의 후면에 P+ 영역(P+ 에미터 영역)(110)을 형성한다(S110).
상기한 과정 S110에서 실리콘 기판(100)의 후면에 P형 불순물 이온(예를 들어, 붕소(B) 이온)을 포함하는 페이스트(Paste)를 인쇄한 후, 열처리 공정을 진행하여 실리콘 기판(100)의 후면에 인쇄된 페이스트의 P형 불순물 이온이 실리콘 기판(100) 내부로 확산되도록 하여 도 3b에 도시하는 바와 같이, P+ 영역(110)을 형성할 수 있다. 여기서, 본 발명의 실시예에서는 실리콘 기판(100)의 후면 전체에 P형 불순물 이온을 포함하는 페이스트를 인쇄한 후, 열처리 공정을 진행하여 P+ 영역(110)을 형성하였으나, 이를 P+ 영역이 형성될 부분에만 P형 불순물 이온을 포함하는 페이스트를 인쇄한 후, 열처리 공정을 진행하여 P+ 영역을 형성할 수도 있다.
이때, 열처리 공정으로 인해 P+ 영역(110)이 형성된 실리콘 기판(100)의 후면 상에는 붕소(B)와 실리콘(Si) 등이 반응한 BSG(Boro Silicate Glass)막(115) 등의 확산 부산물층이 형성되며, 이를 습식 식각을 통해 도 3c에 도시하는 바와 같이, 모두 제거한다.
한편, 상기한 과정 S110에서 실리콘 기판(100)의 후면에 이온 임플란트 공정을 통해 P형 불순물 이온(예를 들어, 붕소(B) 이온)을 도핑한 후, 급속열처리공정(RTP)을 수행하여 실리콘 기판(100)의 후면에 도핑된 P형 불순물 이온을 확산되도록 하여 도 3c에 도시하는 바와 같이, P+ 영역(110)을 형성할 수도 있다.
또한, 상기한 과정 S110에서 P+ 영역(110)을 형성하기 위해 실리콘 기판(100)의 후면 상에 P형 불순물 이온이 포함된 폴리실리콘층(이하, 'P형 폴리실리콘'이라 한다)(110)을 적층할 수도 있다.
여기서, P형 폴리실리콘(110)은 CVD 공정을 이용하여 적층할 수 있으며, P형 불순물 이온으로 붕소(B) 등이 이용될 수 있다.
이후에는, N+ 영역을 형성하기 위해, 도 3d에 도시하는 바와 같이, N+ 영역이 형성될 부분의 기판 후면을 일정 깊이만큼 식각하여 N+ 영역 홈부(120)를 형성한다(S120).
이때, 상기한 과정 S110에서 P+ 영역(110)을 형성하기 위해 실리콘 기판(100)의 후면 상에 P형 폴리실리콘(110)을 적층한 경우에는, 상기한 과정 S120에서 N+ 영역 홈부(120)를 형성하기 위해 식각하고 남은 P형 폴리실리콘(110)이 P+ 영역에 해당된다.
상기한 과정 S120을 통해 N+ 영역이 형성될 부분의 기판을 식각한 후에는, N+ 영역 홈부(120)를 포함한 기판 후면 상에 CVD(Chemical Vapor Deposition) 공정을 통해 도 3e에 도시하는 바와 같이, 유전막(130)을 적층한다(S130).
상기한 과정 S130에서 유전막(130)을 적층할 때, 모든 CVD 방식이 적용될 수 있다. 예를 들어, HFCVD(Hot Filament Chemical Vapour Deposition) 방식, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식, 광 CVD 방식 등을 이용하여 유전막(130)을 적층할 수 있다.
이와 같이, 유전막(130)을 적층한 후에는, N+ 영역을 형성해야 하는 데, N+ 영역을 형성하기 전에 전하가 드나들 수 있도록 도 3f에 도시하는 바와 같이, N+ 영역 홈부(120)에 적층된 유전막(130)의 일부를 식각한다(S140).
그리고, 유전막(130)의 일부를 식각한 실리콘 기판(100) 후면 상에 N+ 영역 홈부(120)가 충분히 채워지도록 도 3g에 도시하는 바와 같이, N형 불순물 이온이 포함된 폴리실리콘층(이하, 'N형 폴리실리콘'이라 한다)(140)을 적층한다(S150).
상기 N형 폴리실리콘(140)은 CVD 공정을 이용하여 적층할 수 있으며, N형 불순물 이온으로 인(P) 등이 이용될 수 있다.
이후에는, 상기한 과정 S150을 통해 형성된 N형 폴리실리콘(140)에 대해서 평탄화 공정을 진행한다(S160).
구체적으로, CMP(Chemical Mechanical Polishing) 공정을 통해 도 3h에 도시하는 바와 같이, P+ 영역(110)에 형성된 유전막(130)의 표면이 노출되도록 N형 폴리실리콘(140)을 평탄화한다.
상기 평탄화 공정에 의해 P+ 영역(110)과 N형 폴리실리콘(140)이 교번하여 반복 배치되는 구조가 이루어지며, 이때 잔존하는 N형 폴리실리콘(140)은 N+ 영역에 해당된다. 즉, 평탄화 공정을 통해 후면전극형 태양전지의 P+ 영역(110)과 N+ 영역(140)의 형성이 완성된다.
이후에는, 전하가 드나들 수 있도록 도 3i에 도시하는 바와 같이, P+ 영역(110) 상에 형성되어 있는 유전막(130)의 일부를 식각한다(S170).
그리고, 실리콘 기판(100) 후면의 P+ 영역(110) 및 N+ 영역(140) 위에 도전성 물질을 스크린 인쇄법 등을 이용하여 도포한 후, 소성 공정(Fast Firing Furnace)을 진행하여 도 3j에 도시하는 바와 같이 P 전극(150)과 N 전극(160)을 형성한다(S180).
본 발명의 후면전극형 태양전지 및 그 제조 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.
100. N형 실리콘 기판, 110. P+ 영역/P형 폴리실리콘,
115. BSG막, 120. N+ 영역 홈부,
130. 유전막, 140. N형 폴리실리콘/N+ 영역,
150. P 전극, 160. N 전극
115. BSG막, 120. N+ 영역 홈부,
130. 유전막, 140. N형 폴리실리콘/N+ 영역,
150. P 전극, 160. N 전극
Claims (11)
- 삭제
- N형의 실리콘 기판을 준비하는 단계;
상기 기판의 후면에 P+ 영역을 형성하는 단계;
N+ 영역이 형성될 부분의 기판 후면을 일정 깊이만큼 식각하여 N+ 영역 홈부를 형성하는 단계;
상기 N+ 영역 홈부를 포함한 기판 후면 상에 유전막을 적층하는 단계;
상기 N+ 영역 홈부가 충분히 채워지도록 기판 후면 상에 N형 폴리실리콘을 적층하는 단계;
상기 유전막의 표면이 노출되도록 상기 N형 폴리실리콘을 평탄화하여 N+ 영역을 형성하는 단계; 및
상기 P+ 영역과 N+ 영역 상에 각각 P 전극과 N 전극을 형성하는 단계를 포함하는 후면전극형 태양전지의 제조 방법.
- 제 2항에 있어서, 상기 P+ 영역을 형성하는 단계는,
상기 기판의 후면에 P+ 영역을 형성함과 동시에 상기 P+ 영역 상에 BSG막을 형성하는 단계; 및
상기 P+ 영역 상에 형성된 BSG막을 제거하는 단계를 포함하는 후면전극형 태양전지의 제조 방법.
- 제 3항에 있어서, 상기 P+ 영역과 BSG막을 형성하는 단계는,
상기 기판의 후면에 붕소(B) 이온을 포함하는 페이스트를 도포하는 단계; 및
상기 기판을 열처리하여 상기 페이스트 내의 P형 불순물 이온이 기판 내부로 확산되도록 하여 P+ 영역을 형성함과 동시에 상기 붕소(B) 이온과 실리콘 기판의 실리콘(Si)을 반응시켜 BSG막을 형성하는 단계를 포함하는 후면전극형 태양전지의 제조 방법.
- 제 2항에 있어서, 상기 P+ 영역을 형성하는 단계는,
상기 기판의 후면에 이온 임플란트 공정을 통해 P형 불순물 이온을 도핑하는 단계; 및
상기 도핑된 P형 불순물 이온을 확산시키기 위한 급속열처리공정(RTP)을 수행하여 P+ 영역을 형성하는 단계를 포함하는 후면전극형 태양전지의 제조 방법.
- 제 2항에 있어서, 상기 P+ 영역을 형성하는 단계는,
상기 기판의 후면 상에 P형 폴리실리콘을 적층하는 단계인 것을 특징으로 하는 후면전극형 태양전지의 제조 방법.
- 제 6항에 있어서, 상기 기판의 후면 상에 적층되는 P형 폴리실리콘은,
CVD 공정을 통해 적층되는 후면전극형 태양전지의 제조 방법.
- 제 2항에 있어서, 상기 N+ 영역 홈부를 포함한 기판 후면 상에 적층되는 유전막은,
CVD 공정을 통해 적층되는 후면전극형 태양전지의 제조 방법.
- 제 2항에 있어서, 상기 N+ 영역 홈부를 포함한 기판 후면 상에 적층되는 N형 폴리실리콘은,
CVD 공정을 통해 적층되는 후면전극형 태양전지의 제조 방법.
- 제 2항에 있어서, 상기 N+ 영역 홈부를 포함한 기판 후면 상에 유전막을 적층하기 전에, 상기 N+ 영역 홈부에 형성된 유전막의 일부를 식각하는 단계를 더 포함하는 후면전극형 태양전지의 제조 방법.
- 제 2항에 있어서, 상기 P+ 영역 상에 P 전극을 형성하기 전에, 상기 P+ 영역에 형성된 유전막의 일부를 식각하는 단계를 더 포함하는 후면전극형 태양전지의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120103292A KR101777881B1 (ko) | 2012-09-18 | 2012-09-18 | 후면전극형 태양전지 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120103292A KR101777881B1 (ko) | 2012-09-18 | 2012-09-18 | 후면전극형 태양전지 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140037427A KR20140037427A (ko) | 2014-03-27 |
KR101777881B1 true KR101777881B1 (ko) | 2017-09-12 |
Family
ID=50646235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120103292A KR101777881B1 (ko) | 2012-09-18 | 2012-09-18 | 후면전극형 태양전지 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101777881B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090293948A1 (en) * | 2008-05-28 | 2009-12-03 | Stichting Energieonderzoek Centrum Nederland | Method of manufacturing an amorphous/crystalline silicon heterojunction solar cell |
JP2011517120A (ja) | 2008-04-09 | 2011-05-26 | アプライド マテリアルズ インコーポレイテッド | ポリシリコンエミッタ太陽電池用簡易裏面接触 |
WO2011093329A1 (ja) | 2010-01-26 | 2011-08-04 | 三洋電機株式会社 | 太陽電池及びその製造方法 |
-
2012
- 2012-09-18 KR KR1020120103292A patent/KR101777881B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011517120A (ja) | 2008-04-09 | 2011-05-26 | アプライド マテリアルズ インコーポレイテッド | ポリシリコンエミッタ太陽電池用簡易裏面接触 |
US20090293948A1 (en) * | 2008-05-28 | 2009-12-03 | Stichting Energieonderzoek Centrum Nederland | Method of manufacturing an amorphous/crystalline silicon heterojunction solar cell |
WO2011093329A1 (ja) | 2010-01-26 | 2011-08-04 | 三洋電機株式会社 | 太陽電池及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20140037427A (ko) | 2014-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6209251B2 (ja) | バックコンタクト型太陽電池のエミッタの製造方法 | |
JP6326661B2 (ja) | 太陽電池のコンタクトの製造方法 | |
TWI549306B (zh) | 背接觸式太陽能電池的製作方法 | |
KR101360658B1 (ko) | 태양전지의 선택적 에미터 형성방법 | |
KR101160116B1 (ko) | 후면 접합 태양전지의 제조방법 | |
KR101054985B1 (ko) | 태양전지 제조 방법 | |
KR101089992B1 (ko) | 태양전지의 선택적 에미터 형성방법 | |
KR101383426B1 (ko) | 양면수광형 태양전지의 제조방법 | |
KR101777881B1 (ko) | 후면전극형 태양전지 제조 방법 | |
KR101125450B1 (ko) | 후면전극형 태양전지의 제조방법 | |
KR20110078549A (ko) | 태양전지의 선택적 에미터 형성방법 | |
JP2013197538A (ja) | 光電変換素子の製造方法 | |
KR101146782B1 (ko) | 태양전지 제조 방법 | |
KR101155192B1 (ko) | 태양전지의 제조방법 | |
KR20150007394A (ko) | 양면수광형 태양전지의 제조방법 | |
KR101061681B1 (ko) | 태양전지 제조 방법 | |
JP2023534501A (ja) | 太陽電池の製造 | |
JP2023534500A (ja) | 太陽電池の製造 | |
KR101137068B1 (ko) | 후면전극형 태양전지의 제조방법 | |
KR20130048939A (ko) | 태양전지의 선택적 에미터 형성방법 | |
KR20110127540A (ko) | 태양전지 제조 방법 | |
KR20120122016A (ko) | 태양전지 제조방법 | |
TWI399863B (zh) | 快速升溫退火裝置及形成太陽能電池選擇性射極結構的方法 | |
KR20110071674A (ko) | 태양전지의 선택적 에미터 형성방법 | |
KR20170079766A (ko) | 양면 수광형 태양전지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 4 |