KR101775294B1 - 게놈 시퀀싱 및 정렬을 위해 개체군 카운트 기능성을 제공하는 방법, 장치, 명령어 및 로직 - Google Patents
게놈 시퀀싱 및 정렬을 위해 개체군 카운트 기능성을 제공하는 방법, 장치, 명령어 및 로직 Download PDFInfo
- Publication number
- KR101775294B1 KR101775294B1 KR1020167000088A KR20167000088A KR101775294B1 KR 101775294 B1 KR101775294 B1 KR 101775294B1 KR 1020167000088 A KR1020167000088 A KR 1020167000088A KR 20167000088 A KR20167000088 A KR 20167000088A KR 101775294 B1 KR101775294 B1 KR 101775294B1
- Authority
- KR
- South Korea
- Prior art keywords
- vector
- instruction
- source vector
- data fields
- register
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 121
- 238000012268 genome sequencing Methods 0.000 title description 15
- 239000013598 vector Substances 0.000 claims abstract description 371
- 230000015654 memory Effects 0.000 claims abstract description 107
- 238000012545 processing Methods 0.000 claims description 173
- 238000003860 storage Methods 0.000 claims description 38
- 230000004044 response Effects 0.000 claims description 29
- 230000008569 process Effects 0.000 description 70
- 238000010586 diagram Methods 0.000 description 43
- 239000002773 nucleotide Substances 0.000 description 24
- 125000003729 nucleotide group Chemical group 0.000 description 24
- 238000007667 floating Methods 0.000 description 22
- 230000006870 function Effects 0.000 description 13
- 230000006837 decompression Effects 0.000 description 12
- 230000006835 compression Effects 0.000 description 11
- 238000007906 compression Methods 0.000 description 11
- 238000007418 data mining Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- 239000003795 chemical substances by application Substances 0.000 description 7
- OPTASPLRGRRNAP-UHFFFAOYSA-N cytosine Chemical compound NC=1C=CNC(=O)N=1 OPTASPLRGRRNAP-UHFFFAOYSA-N 0.000 description 7
- UYTPUPDQBNUYGX-UHFFFAOYSA-N guanine Chemical compound O=C1NC(N)=NC2=C1N=CN2 UYTPUPDQBNUYGX-UHFFFAOYSA-N 0.000 description 7
- RWQNBRDOKXIBIV-UHFFFAOYSA-N thymine Chemical compound CC1=CNC(=O)NC1=O RWQNBRDOKXIBIV-UHFFFAOYSA-N 0.000 description 7
- 238000003491 array Methods 0.000 description 6
- 239000000872 buffer Substances 0.000 description 6
- 238000013500 data storage Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- VOXZDWNPVJITMN-ZBRFXRBCSA-N 17β-estradiol Chemical compound OC1=CC=C2[C@H]3CC[C@](C)([C@H](CC4)O)[C@@H]4[C@@H]3CCC2=C1 VOXZDWNPVJITMN-ZBRFXRBCSA-N 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 5
- 230000001343 mnemonic effect Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- GFFGJBXGBJISGV-UHFFFAOYSA-N Adenine Chemical compound NC1=NC=NC2=C1N=CN2 GFFGJBXGBJISGV-UHFFFAOYSA-N 0.000 description 4
- 108020004414 DNA Proteins 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000013519 translation Methods 0.000 description 4
- 229930024421 Adenine Natural products 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 229960000643 adenine Drugs 0.000 description 3
- 229940104302 cytosine Drugs 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229940113082 thymine Drugs 0.000 description 3
- 102000053602 DNA Human genes 0.000 description 2
- 101100285899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SSE2 gene Proteins 0.000 description 2
- 210000000349 chromosome Anatomy 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 125000002467 phosphate group Chemical group [H]OP(=O)(O[H])O[*] 0.000 description 2
- 238000001712 DNA sequencing Methods 0.000 description 1
- 101000912503 Homo sapiens Tyrosine-protein kinase Fgr Proteins 0.000 description 1
- 102000001332 SRC Human genes 0.000 description 1
- 108060006706 SRC Proteins 0.000 description 1
- 102100026150 Tyrosine-protein kinase Fgr Human genes 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
- G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30109—Register structure having multiple operands in a single register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30112—Register structure comprising data of variable length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/45—Caching of specific data in cache memory
- G06F2212/452—Instruction code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
- Complex Calculations (AREA)
Abstract
명령어들 및 로직은 SIMD 벡터 개체군 카운트 기능성을 제공한다. 일부 실시예들은 벡터 레지스터 또는 메모리 벡터의 n개의 데이터 필드의 부분의 각각의 데이터 필드에 적어도 2 비트의 데이터를 저장한다. 프로세서에서, 벡터 개체군 카운트를 위한 SIMD 명령어가 실행되어, 벡터 레지스터 또는 메모리 벡터에서의 n개의 데이터 필드의 그 부분에 대하여, 하나 이상의 제1 미리 결정된 2진 값 각각과 동등한 2진 값들의 출현들이 카운트되고, 카운트된 출현들은, 하나 이상의 제1 미리 결정된 2진 값에 대응하는 하나 이상의 제1 카운트로서, 벡터 레지스터 또는 메모리 벡터에서의 n개의 데이터 필드의 부분에 대응하는 목적지 레지스터의 부분에 저장된다.
Description
관련 출원들에 대한 상호 참조
본 출원은 2013년 8월 6일자로 출원된 미국 출원 제13/960,775호(대리인 정리 번호 P56163)의 이익을 주장한다. 이러한 출원 13/960,775호는 본 명세서에 완전히 포함되어 있다.
기술분야
본 개시물은 처리 로직, 마이크로프로세서, 및 프로세서 또는 다른 처리 로직에 의해 실행될 때에 논리, 수학 또는 다른 함수 연산들(functional operations)을 수행하는 연관된 명령어 세트 아키텍처의 분야에 관한 것이다. 구체적으로, 본 개시물은, 게놈 시퀀싱 및 정렬을 위해 개체군 카운트 기능성(population count functionality)을 제공하는 명령어 및 로직에 관한 것이다.
인간 게놈은 상당량의 정보를 나타내며, 이러한 다량의 정보를 저장하는 것은 일반적으로 4가지 염기 뉴클레오티드(base nucleotide)인 티민(thymine), 시토신(cytosine), 아데닌(adenine) 및 구아닌(guanine)(T, C, A, G)을 비트 쌍들로서 표현하는 것을 수반한다. 인간 게놈에는 약 3십억개의 염기 쌍들이 존재하고, 염기당 2 비트로(4가지 선택안), 인간 게놈은 약 6십억 비트 또는 약 750MB의 정보를 갖는다(각각의 염색체의 하나의 카피를 저장함). 통상적으로, 염기 쌍의 각각의 염기 뉴클레오티드를 2 비트로 표현하는 것이 더 일반적인 관행일 수 있으며, 이는 약 1.4GB의 정보를 요구한다. 시퀀스들을 저장하기 위한 한가지 포맷은 "packedDna"로서 알려져 있다. 염기당 2 비트로 패킹되는 DNA 또는 디옥시리보핵산(deoxyribonucleic acid)은 2진의 2-비트 값들로서 표현된다: T = 00, C = 01, A = 10, G = 11. 제1 염기는 바이트의 최상위 2 비트에 있으며; 마지막 염기는 최하위 2 비트에 있다. 예를 들어, 시퀀스 TCAG는 2진법으로 00011011(16진 0x1B)로서 표현된다. 일부 다른 데이터베이스들, 데이터 마이닝 애플리케이션들 및 검색 애플리케이션들에서 또한 유사한 압축 스킴들이 이용된다.
게놈 정렬에 있어서의 일반적인 연산은, 염기-쌍 스트링들을 매칭하거나 부분적으로 매칭하기 위해서 스트링 내의 뉴클레오티드들의 출현들을 카운트하는 것이다. (packedDna와 같은) 패킹된 데이터 포맷에 있어서, 기술들은, 스트링 내의 상이한 뉴클레오티드 출현들을 카운트하기 위해서 논리 연산들과 함께 비트단위 개체군 카운트들, 그리고/또는 시프트 및 마스크 연산들과 함께 룩업 테이블들의 이용을 수반할 수 있다.
현대의 프로세서들은 종종 계산 집약적인 연산들을 제공하는 명령어들을 포함하지만, 예를 들어 SIMD(single-instruction multiple-data) 벡터 레지스터들과 같은 다양한 데이터 스토리지 디바이스들을 이용한 효율적인 구현을 통해 활용될 수 있는 하이 레벨의 데이터 병렬성(data parallelism)을 제공한다. SIMD 실행 시에, 단일의 명령어는 다수의 데이터 요소에 대해 동시에(concurrently) 또는 동시적으로(simultaneously) 연산한다. 통상적으로, 이것은 레지스터들 및 산술 로직 유닛들(arithmetic logic units)(ALU들)과 같은 다양한 자원들의 폭을 확장함으로써 구현되어, 이들이 각각 다수의 데이터 요소에 대해 연산하거나 다수의 데이터 요소를 유지하는 것을 허용한다.
중앙 처리 유닛(CPU)은 벡터들의 SIMD 처리를 지원하기 위해 이러한 병렬 하드웨어를 제공할 수 있다. 벡터는 다수의 연속적인 데이터 요소를 유지하는 데이터 구조이다. 크기 L의 벡터 레지스터는 크기 M의 N개의 벡터 요소를 포함할 수 있는데, 여기서 N = L/M이다. 예를 들어, 64-바이트 벡터 레지스터는 (a) 64개의 벡터 요소로 파티셔닝되고 - 각각의 요소는 1 바이트를 점유하는 데이터 항목을 유지함 -, (b) 2 바이트(또는 하나의 "워드")를 각각 점유하는 데이터 항목들을 유지하는 32개의 벡터 요소로 파티셔닝되고, (c) 4 바이트(또는 하나의 "더블워드")를 각각 점유하는 데이터 항목들을 유지하는 16개의 벡터 요소로 파티셔닝되고, 또는 (d) 8 바이트(또는 하나의 "쿼드워드")를 각각 점유하는 데이터 항목들을 유지하는 8개의 벡터 요소로 파티셔닝될 수 있다. 한편, 일부 애플리케이션들은 패킹된 서브-바이트(sub-byte) 데이터 요소들을 저장하고 이들에 대해 연산할 수 있는데, 여기서 크기가 k 비트인 레지스터의 부분 또는 레지스터는 크기 m의 n개의 벡터 요소를 포함할 수 있으며, n = k/m이다. 예를 들어, 64-비트 레지스터 또는 레지스터의 부분은 (e) 64개의 패킹된 요소로 파티셔닝되고 - 각각의 요소는 1 비트를 점유하는 데이터 항목을 유지함 -, (f) 2 비트를 각각 점유하는 데이터 항목들을 유지하는 32개의 패킹된 요소로 파티셔닝되고, 또는 (g) 4 비트(또는 하나의 "니블")를 각각 점유하는 데이터 항목들을 유지하는 16개의 패킹된 요소로 파티셔닝될 수 있다. 32-비트 레지스터 또는 레지스터의 부분은 (h) 32개의 패킹된 요소로 파티셔닝되고 - 각각의 요소는 1 비트를 점유하는 데이터 항목을 유지함 -, (i) 2 비트를 각각 점유하는 데이터 항목들을 유지하는 16개의 패킹된 요소로 파티셔닝되고, 또는 (j) 4 비트를 각각 점유하는 데이터 항목들을 유지하는 8개의 패킹된 요소로 파티셔닝될 수 있다.
다수의 애플리케이션은 다량의 데이터-레벨 병렬성을 가지며, SIMD 지원으로부터 이익을 얻는 것이 가능할 수 있다. 그러나, 일부 애플리케이션들은 SIMD 병렬성을 이용하기 위해 데이터를 재포맷팅하는 것과 같은 연산들에서 상당량의 시간을 소비한다. (예를 들어, 게놈 시퀀싱 및 정렬, 데이터베이스, 데이터 마이닝, 및 검색 애플리케이션들과 같은) 일부 애플리케이션들은 8-비트보다 작은 데이터 요소들을 가질 수 있다. SIMD 효율을 유지하기 위해서, 이러한 서브-바이트 요소들은 병렬로 처리되기 이전에 1 바이트를 각각 점유하도록 압축해제될 필요가 있을 수 있다. 결과적으로, 이러한 애플리케이션들은 SIMD 연산들로부터 다소 제한된 성능 이익들을 얻을 수 있다.
지금까지, 이러한 성능 우려 및 관련된 처리의 어려움에 대한 잠재적인 해결책들이 충분히 탐구되지 않았다.
본 발명은 첨부 도면들에서 제한이 아니라 예로서 예시되어 있다.
도 1a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하는 시스템의 일 실시예의 블록도이다.
도 1b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하는 시스템의 다른 실시예의 블록도이다.
도 1c는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하는 시스템의 다른 실시예의 블록도이다.
도 2는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하는 프로세서의 일 실시예의 블록도이다.
도 3a는 일 실시예에 따른 패킹된 데이터 타입들을 도시한다.
도 3b는 일 실시예에 따른 패킹된 데이터 타입들을 도시한다.
도 3c는 일 실시예에 따른 패킹된 데이터 타입들을 도시한다.
도 3d는 일 실시예에 따른 SIMD 벡터 개체군 카운트 기능성을 제공하기 위한 명령어 인코딩을 도시한다.
도 3e는 다른 실시예에 따른 SIMD 벡터 개체군 카운트 기능성을 제공하기 위한 명령어 인코딩을 도시한다.
도 3f는 다른 실시예에 따른 SIMD 벡터 개체군 카운트 기능성을 제공하기 위한 명령어 인코딩을 도시한다.
도 3g는 다른 실시예에 따른 SIMD 벡터 개체군 카운트 기능성을 제공하기 위한 명령어 인코딩을 도시한다.
도 3h는 다른 실시예에 따른 SIMD 벡터 개체군 카운트 기능성을 제공하기 위한 명령어 인코딩을 도시한다.
도 4a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 프로세서 마이크로아키텍처의 일 실시예의 요소들을 도시한다.
도 4b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 프로세서 마이크로아키텍처의 다른 실시예의 요소들을 도시한다.
도 5는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 프로세서의 일 실시예의 블록도이다.
도 6은 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 컴퓨터 시스템의 일 실시예의 블록도이다.
도 7은 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 컴퓨터 시스템의 다른 실시예의 블록도이다.
도 8은 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 컴퓨터 시스템의 다른 실시예의 블록도이다.
도 9는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 시스템 온 칩의 일 실시예의 블록도이다.
도 10은 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 프로세서의 실시예의 블록도이다.
도 11은 SIMD 벡터 개체군 카운트 기능성을 제공하는 IP 코어 개발 시스템의 일 실시예의 블록도이다.
도 12는 SIMD 벡터 개체군 카운트 기능성을 제공하는 아키텍처 에뮬레이션 시스템의 일 실시예를 도시한다.
도 13은 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 번역하기 위한 시스템의 일 실시예를 도시한다.
도 14는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 이용할 수 있는 게놈 시퀀싱 및 정렬 처리의 예의 일 실시예에 대한 도면을 도시한다.
도 15a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어의 이용에 대한 준비 중의 벡터 서브-바이트 압축해제의 예의 일 실시예에 대한 흐름도를 도시한다.
도 15b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어의 이용에 대한 준비 중의 벡터 서브-바이트 압축해제의 예의 대안적인 실시예에 대한 흐름도를 도시한다.
도 16a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치의 실시예를 도시한다.
도 16b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치의 대안적인 실시예를 도시한다.
도 16c는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치의 다른 대안적인 실시예를 도시한다.
도 16d는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치의 다른 대안적인 실시예를 도시한다.
도 16e는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치의 다른 대안적인 실시예를 도시한다.
도 17a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 일 실시예에 대한 흐름도를 도시한다.
도 17b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 대안적인 실시예에 대한 흐름도를 도시한다.
도 17c는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 다른 대안적인 실시예에 대한 흐름도를 도시한다.
도 17d는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 다른 대안적인 실시예에 대한 흐름도를 도시한다.
도 18a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 일 실시예에 대한 흐름도를 도시한다.
도 18b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 대안적인 실시예에 대한 흐름도를 도시한다.
도 18c는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 다른 대안적인 실시예에 대한 흐름도를 도시한다.
도 18d는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 다른 대안적인 실시예에 대한 흐름도를 도시한다.
도 1a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하는 시스템의 일 실시예의 블록도이다.
도 1b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하는 시스템의 다른 실시예의 블록도이다.
도 1c는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하는 시스템의 다른 실시예의 블록도이다.
도 2는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하는 프로세서의 일 실시예의 블록도이다.
도 3a는 일 실시예에 따른 패킹된 데이터 타입들을 도시한다.
도 3b는 일 실시예에 따른 패킹된 데이터 타입들을 도시한다.
도 3c는 일 실시예에 따른 패킹된 데이터 타입들을 도시한다.
도 3d는 일 실시예에 따른 SIMD 벡터 개체군 카운트 기능성을 제공하기 위한 명령어 인코딩을 도시한다.
도 3e는 다른 실시예에 따른 SIMD 벡터 개체군 카운트 기능성을 제공하기 위한 명령어 인코딩을 도시한다.
도 3f는 다른 실시예에 따른 SIMD 벡터 개체군 카운트 기능성을 제공하기 위한 명령어 인코딩을 도시한다.
도 3g는 다른 실시예에 따른 SIMD 벡터 개체군 카운트 기능성을 제공하기 위한 명령어 인코딩을 도시한다.
도 3h는 다른 실시예에 따른 SIMD 벡터 개체군 카운트 기능성을 제공하기 위한 명령어 인코딩을 도시한다.
도 4a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 프로세서 마이크로아키텍처의 일 실시예의 요소들을 도시한다.
도 4b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 프로세서 마이크로아키텍처의 다른 실시예의 요소들을 도시한다.
도 5는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 프로세서의 일 실시예의 블록도이다.
도 6은 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 컴퓨터 시스템의 일 실시예의 블록도이다.
도 7은 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 컴퓨터 시스템의 다른 실시예의 블록도이다.
도 8은 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 컴퓨터 시스템의 다른 실시예의 블록도이다.
도 9는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 시스템 온 칩의 일 실시예의 블록도이다.
도 10은 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행하기 위한 프로세서의 실시예의 블록도이다.
도 11은 SIMD 벡터 개체군 카운트 기능성을 제공하는 IP 코어 개발 시스템의 일 실시예의 블록도이다.
도 12는 SIMD 벡터 개체군 카운트 기능성을 제공하는 아키텍처 에뮬레이션 시스템의 일 실시예를 도시한다.
도 13은 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 번역하기 위한 시스템의 일 실시예를 도시한다.
도 14는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 이용할 수 있는 게놈 시퀀싱 및 정렬 처리의 예의 일 실시예에 대한 도면을 도시한다.
도 15a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어의 이용에 대한 준비 중의 벡터 서브-바이트 압축해제의 예의 일 실시예에 대한 흐름도를 도시한다.
도 15b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어의 이용에 대한 준비 중의 벡터 서브-바이트 압축해제의 예의 대안적인 실시예에 대한 흐름도를 도시한다.
도 16a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치의 실시예를 도시한다.
도 16b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치의 대안적인 실시예를 도시한다.
도 16c는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치의 다른 대안적인 실시예를 도시한다.
도 16d는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치의 다른 대안적인 실시예를 도시한다.
도 16e는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치의 다른 대안적인 실시예를 도시한다.
도 17a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 일 실시예에 대한 흐름도를 도시한다.
도 17b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 대안적인 실시예에 대한 흐름도를 도시한다.
도 17c는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 다른 대안적인 실시예에 대한 흐름도를 도시한다.
도 17d는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 다른 대안적인 실시예에 대한 흐름도를 도시한다.
도 18a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 일 실시예에 대한 흐름도를 도시한다.
도 18b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 대안적인 실시예에 대한 흐름도를 도시한다.
도 18c는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 다른 대안적인 실시예에 대한 흐름도를 도시한다.
도 18d는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 다른 대안적인 실시예에 대한 흐름도를 도시한다.
다음의 설명은, 프로세서, 컴퓨터 시스템 또는 다른 처리 장치 내에서 또는 이들과 연관하여 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어 및 처리 로직을 개시하고 있다. 일부 실시예들은 복수의 패킹된 데이터 필드를 포함하는 소스 벡터 부분을 저장하기 위한 레지스터 또는 다른 스토리지 매체를 갖는 프로세서들을 포함하는데, 여기서 소스 벡터의 부분에서의 복수의 패킹된 데이터 필드 각각은 적어도 2 비트의 데이터를 저장하고, 소스 벡터 부분에 대응하는 목적지 레지스터 부분은, 대응하는 하나 이상의 미리 결정된 2진 값의, 소스 벡터의 대응하는 부분에서의 출현들의 하나 이상의 카운트를 저장한다. 프로세서 디코드 스테이지는 패킹된 데이터 필드 크기 및 벡터 개체군 카운트 연산을 특정하는 명령어를 디코딩한다. 하나 이상의 프로세서 실행 유닛은, 디코딩된 명령어에 응답하여, 소스 벡터의 부분에서의 패킹된 데이터 필드들 각각의 비트들을 판독한다. 소스 벡터의 그 부분에서의 복수의 데이터 필드에 대하여, 하나 이상의 미리 결정된 2진 값 각각과 동등한 2진 값들의 출현들의 카운트가 생성되고, 카운트된 출현들은, 대응하는 하나 이상의 미리 결정된 2진 값 각각에 대한 하나 이상의 카운트로서, 소스 벡터 부분에 대응하는 목적지 레지스터의 부분에 저장된다.
일부 실시예들은 벡터 레지스터 또는 메모리 벡터의 n개의 데이터 필드의 부분의 각각의 데이터 필드에 적어도 2 비트의 데이터를 저장한다. 프로세서에서, 벡터 개체군 카운트를 위한 SIMD 명령어가 실행되어, 벡터 레지스터 또는 메모리 벡터에서의 n개의 데이터 필드의 그 부분에 대하여, 하나 이상의 제1 미리 결정된 2진 값 각각과 동등한 2진 값들의 출현들이 카운트되고, 카운트된 출현들은, 하나 이상의 제1 미리 결정된 2진 값에 대응하는 하나 이상의 제1 카운트로서, 벡터 레지스터 또는 메모리 벡터에서의 n개의 데이터 필드의 부분에 대응하는 목적지 레지스터의 부분에 저장된다.
SIMD 개체군 카운트 명령어들은 게놈 시퀀싱 및 정렬 처리를 위해 이용될 수 있다는 것이 인식될 것이다. 보다 일반적으로 다른 데이터베이스들, 데이터 마이닝 애플리케이션들 및 검색 애플리케이션들에서 또한 유사한 압축 스킴들이 이용되어, 이러한 애플리케이션들도 또한 SIMD 개체군 카운트 명령어들을 이용할 수 있게 된다.
게놈 정렬에 있어서의 일반적인 연산은, 염기-쌍 스트링들을 매칭하거나 부분적으로 매칭하기 위해서 스트링 내의 뉴클레오티드들의 출현들을 카운트하는 것이다. (packedDna와 같은) 패킹된 데이터 포맷에 있어서, 스트링 내의 상이한 뉴클레오티드 출현들을 카운트하기 위해서 논리 연산들과 함께 비트단위 개체군 카운트들, 그리고/또는 시프트 및 마스크 연산들과 함께 룩업 테이블들의 이용을 수반할 수 있는 기술들은 대신에 SIMD 개체군 카운트 명령어들을 이용할 수 있다. SIMD 개체군 카운트 명령어들을 이용함으로써, 스트링 내의 상이한 뉴클레오티드 출현들을 카운트하기 위해서 이전에 요구된 많은 연산이 제거될 수 있다. 따라서, 게놈 시퀀싱 및 정렬 처리와 같은 애플리케이션들의 성능, 및 보다 일반적으로는 데이터 마이닝과 같은 데이터베이스 애플리케이션들 및 검색 애플리케이션들에 대한 성능이 상당히 개선될 수 있다.
다음의 설명에서, 본 발명의 실시예들의 보다 철저한 이해를 제공하기 위해서 처리 로직, 프로세서 타입들, 마이크로아키텍처 상태들, 이벤트들, 구현 메커니즘들 등과 같은 다수의 특정 상세가 제시된다. 그러나, 관련 기술분야의 통상의 기술자라면, 본 발명은 이러한 특정 상세들 없이 실시될 수 있다는 것을 인식할 것이다. 부가적으로, 본 발명의 실시예들을 불필요하게 모호하게 하는 것을 회피하기 위해서 일부 잘 알려진 구조들, 회로들 등은 상세하게 제시되지 않았다.
다음의 실시예들은 프로세서를 참조하여 설명되지만, 다른 타입의 집적 회로들 및 로직 디바이스들에 다른 실시예들이 적용가능하다. 본 발명의 실시예들의 유사한 기술들 및 교시들은, 더 높은 파이프라인 스루풋 및 개선된 성능으로부터 이익을 얻을 수 있는 다른 타입의 회로들 또는 반도체 디바이스들에 적용될 수 있다. 본 발명의 실시예들의 교시들은 데이터 조작들을 수행하는 임의의 프로세서 또는 머신에 적용가능하다. 그러나, 본 발명은, 512 비트, 256 비트, 128 비트, 64 비트, 32 비트 또는 16 비트 데이터 연산들을 수행하는 프로세서들 또는 머신들에 제한되지는 않으며, 데이터의 조작 또는 관리가 수행되는 임의의 프로세서 및 머신에 적용될 수 있다. 또한, 다음의 설명은 예들을 제공하고, 첨부 도면들은 예시를 목적으로 다양한 예들을 도시한다. 그러나, 이러한 예들은 제한적인 의미로 해석되어서는 안 되는데, 그 이유는 그것들이 본 발명의 실시예들의 모든 가능한 구현의 완전 목록을 제공하는 것보다는 본 발명의 실시예들의 예들을 제공하는 것으로 의도될 뿐이기 때문이다.
이하의 예들은 실행 유닛들 및 로직 회로들의 콘텍스트에서 명령어 핸들링 및 분산을 설명하지만, 본 발명의 다른 실시예들은, 머신에 의해 수행될 때에 이 머신으로 하여금 본 발명의 적어도 하나의 실시예에 따른 기능들을 수행하게 하는 머신 판독가능한 유형의(tangible) 매체 상에 저장된 데이터 및/또는 명령어들에 의해 달성될 수 있다. 일 실시예에서, 본 발명의 실시예들과 연관된 기능들은 머신 실행가능한 명령어들로 구현된다. 명령어들은, 명령어들로 프로그램되는 범용 또는 특수 목적 프로세서가 본 발명의 단계들을 수행하게 하는데 이용될 수 있다. 본 발명의 실시예들은, 본 발명의 실시예들에 따른 하나 이상의 연산을 수행하도록 컴퓨터(또는 다른 전자 디바이스들)를 프로그램하는데 이용될 수 있는 명령어들이 저장되어 있는 머신 또는 컴퓨터 판독가능 매체를 포함할 수 있는 컴퓨터 프로그램 제품 또는 소프트웨어로서 제공될 수 있다. 대안적으로, 본 발명의 실시예들의 단계들은 이 단계들을 수행하기 위한 고정 기능 로직(fixed-function logic)을 포함하는 특정 하드웨어 컴포넌트들에 의해 수행되거나, 또는 프로그램된 컴퓨터 컴포넌트들과 고정 기능 하드웨어 컴포넌트들의 임의의 조합에 의해 수행될 수 있다.
본 발명의 실시예들을 수행하도록 로직을 프로그램하는데 이용되는 명령어들은 시스템에서의 메모리, 예컨대 DRAM, 캐시, 플래시 메모리 또는 다른 스토리지 내에 저장될 수 있다. 또한, 이러한 명령어들은 네트워크를 통해 또는 다른 컴퓨터 판독가능 매체에 의해 분산될 수 있다. 따라서, 머신 판독가능 매체는 머신(예를 들어, 컴퓨터)에 의해 판독가능한 형태로 정보를 저장하거나 전송하기 위한 임의의 메커니즘을 포함할 수 있지만, 플로피 디스켓, 광학 디스크, CD-ROM(Compact Disc, Read-Only Memory), 광자기 디스크, 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 자기 또는 광학 카드, 플래시 메모리, 또는 전기, 광학, 음향 또는 다른 형태의 전파 신호들(예를 들어, 반송파들, 적외선 신호들, 디지털 신호들 등)을 통해 인터넷을 경유하여 정보를 전송하는데 이용되는 유형의 머신 판독가능 스토리지에 제한되지는 않는다. 따라서, 컴퓨터 판독가능 매체는, 머신(예를 들어, 컴퓨터)에 의해 판독가능한 형태로 전자 명령어들 또는 정보를 저장하거나 전송하기에 적합한 임의의 타입의 유형의 머신 판독가능 매체를 포함한다.
설계는 생성으로부터 시뮬레이션 내지 제조까지의 다양한 스테이지들을 겪을 수 있다. 설계를 표현하는 데이터는 설계를 다수의 방식으로 표현할 수 있다. 먼저, 시뮬레이션들에서 유용한 바와 같이, 하드웨어는 하드웨어 기술 언어(hardware description language) 또는 다른 기능 기술 언어(functional description language)를 이용하여 표현될 수 있다. 부가적으로, 로직 및/또는 트랜지스터 게이트들을 갖는 회로 레벨 모델이 설계 프로세스의 일부 스테이지들에서 생성될 수 있다. 또한, 대부분의 설계들은, 일부 스테이지에서, 하드웨어 모델에서의 다양한 디바이스들의 물리적 배치를 표현하는 데이터의 레벨에 도달한다. 통상의 반도체 제조 기술들이 이용되는 경우에, 하드웨어 모델을 표현하는 데이터는 집적 회로를 제조하는데 이용되는 마스크들을 위한 상이한 마스크 층들 상의 다양한 피처들의 존재 또는 부재를 특정하는 데이터일 수 있다. 설계의 임의의 표현에서, 데이터는 임의의 형태의 머신 판독가능 매체에 저장될 수 있다. 메모리, 또는 디스크와 같은 자기 또는 광학 스토리지는, 정보를 전송하기 위해 변조되거나 다른 방식으로 생성된 광학 또는 전기 파를 통해 전송되는 이러한 정보를 저장하는 머신 판독가능 매체일 수 있다. 코드 또는 설계를 나타내거나 반송하는 전기 반송파가 전송될 때, 전기 신호의 카피, 버퍼링 또는 재전송이 수행되는 한, 새로운 카피가 만들어진다. 따라서, 통신 제공자 또는 네트워크 제공자는 반송파로 인코딩되는 정보와 같은 아티클(article)을 유형의 머신 판독가능 매체 상에 적어도 일시적으로 저장하여, 본 발명의 실시예들의 기술들을 구현할 수 있다.
현대의 프로세서들에서, 각종 코드 및 명령어들을 처리하고 실행하기 위해서 다수의 상이한 실행 유닛이 이용된다. 모든 명령어들이 동등하게 생성되지는 않는데, 그 이유는 일부는 더 신속하게 완성되는 한편, 다른 것들은 완성하는데 다수의 클록 사이클이 걸릴 수 있기 때문이다. 명령어들의 스루풋이 빠를수록, 프로세서의 전체 성능이 양호해진다. 따라서, 가능한 한 신속하게 많은 명령어들을 실행하는 것이 유리할 것이다. 그러나, 더 큰 복잡도를 가지며, 실행 시간 및 프로세서 자원들에 관하여 더 많은 것을 요구하는 특정 명령어들이 존재한다. 예를 들어, 부동 소수점 명령어들, 로드/스토어 연산들(load/store operations), 데이터 이동들(data moves) 등이 존재한다.
더 많은 컴퓨터 시스템들이 인터넷, 텍스트 및 멀티미디어 애플리케이션들에서 이용되므로, 부가적인 프로세서 지원이 시간 경과에 따라 도입되었다. 일 실시예에서, 명령어 세트는, 데이터 타입들, 명령어들, 레지스터 아키텍처, 어드레싱 모드들, 메모리 아키텍처, 인터럽트 및 예외 핸들링, 및 외부 입력 및 출력(I/O)을 비롯한 하나 이상의 컴퓨터 아키텍처와 연관될 수 있다.
일 실시예에서, 명령어 세트 아키텍처(ISA: instruction set architecture)는 하나 이상의 명령어 세트를 구현하는데 이용되는 프로세서 로직 및 회로들을 포함하는 하나 이상의 마이크로아키텍처에 의해 구현될 수 있다. 따라서, 상이한 마이크로아키텍처들을 갖는 프로세서들은 공통의 명령어 세트의 적어도 일부를 공유할 수 있다. 예를 들어, 인텔® Pentium 4 프로세서들, 인텔® Core™ 프로세서들, 및 캘리포니아주 서니베일에 있는 Advanced Micro Devices, Inc.로부터의 프로세서들은 (더 새로운 버전들이 추가된 소정의 확장들을 갖는) x86 명령어 세트의 거의 동일한 버전들을 구현하지만, 상이한 내부 설계들을 갖는다. 유사하게, ARM Holdings, Ltd., MIPS, 또는 그들의 실시권자들 또는 채택자들과 같은 다른 프로세서 개발 회사들에 의해 설계된 프로세서들은 공통의 명령어 세트의 적어도 일부를 공유할 수 있지만, 상이한 프로세서 설계들을 포함할 수 있다. 예를 들어, ISA의 동일한 레지스터 아키텍처는, 전용 물리적 레지스터들, 레지스터 리네이밍 메커니즘을 이용(예를 들어, RAT(Register Alias Table), ROB(Reorder Buffer) 및 리타이어먼트 레지스터 파일(retirement register file)을 이용)하는 하나 이상의 동적으로 할당된 물리적 레지스터를 포함하여, 새로운 또는 잘 알려진 기술들을 이용하여 상이한 마이크로아키텍처들에서 상이한 방식들로 구현될 수 있다. 일 실시예에서, 레지스터들은, 소프트웨어 프로그래머에 의해 어드레싱가능할 수도 있고 가능하지 않을 수도 있는 하나 이상의 레지스터, 레지스터 아키텍처, 레지스터 파일 또는 다른 레지스터 세트를 포함할 수 있다.
일 실시예에서, 명령어는 하나 이상의 명령어 포맷을 포함할 수 있다. 일 실시예에서, 명령어 포맷은, 다양한 필드들(비트 수, 비트들의 위치 등)을 표시하여, 다른 것들 중에서, 수행될 연산, 및 그 연산이 수행되어야 하는 피연산자(들)를 특정할 수 있다. 일부 명령어 포맷들은 명령어 템플릿들(또는 서브포맷들)의 정의를 통해 추가로 쪼개질 수 있다. 예를 들어, 주어진 명령어 포맷의 명령어 템플릿들은 명령어 포맷의 필드들의 상이한 서브세트들을 갖는 것으로 정의될 수 있고/있거나, 상이하게 해석되는 주어진 필드를 갖는 것으로 정의될 수 있다. 일 실시예에서, 명령어는 명령어 포맷을 이용하여(그리고 정의되는 경우에 그 명령어 포맷의 명령어 템플릿들 중 주어진 명령어 템플릿으로) 표현되고, 연산 및 이러한 연산이 연산되는 피연산자들을 특정하거나 표시한다.
과학, 금융, 자동 벡터화 범용(auto-vectorized general purpose), RMS(recognition, mining, and synthesis), 및 비주얼 및 멀티미디어 애플리케이션들(예를 들어, 2D/3D 그래픽스, 이미지 처리, 비디오 압축/압축해제, 음성 인식 알고리즘 및 오디오 조작)은 다수의 데이터 항목에 대해 동일한 연산이 수행되는 것을 요구한다. 일 실시예에서, SIMD(Single Instruction Multiple Data)는, 프로세서가 다수의 데이터 요소에 대해 연산을 수행하게 하는 명령어의 타입을 지칭한다. SIMD 기술은, 레지스터에서의 비트들을, 별개의 값을 각각 나타내는 다수의 고정 크기의 데이터 요소 또는 가변 크기의 데이터 요소로 논리적으로 분할할 수 있는 프로세서들에서 이용될 수 있다. 예를 들어, 일 실시예에서, 64-비트 레지스터에서의 비트들은, 별개의 16-비트 값을 각각 나타내는 4개의 별개의 16-비트 데이터 요소를 포함하는 소스 피연산자로서 조직될 수 있다. 이러한 타입의 데이터는 '패킹된' 데이터 타입 또는 '벡터' 데이터 타입으로 지칭될 수 있으며, 이러한 데이터 타입의 피연산자들은 패킹된 데이터 피연산자들 또는 벡터 피연산자들로 지칭된다. 일 실시예에서, 패킹된 데이터 항목 또는 벡터는 단일의 레지스터 내에 저장된 패킹된 데이터 요소들의 시퀀스일 수 있으며, 패킹된 데이터 피연산자 또는 벡터 피연산자는 SIMD 명령어(또는 '패킹된 데이터 명령어' 또는 '벡터 명령어')의 소스 또는 목적지 피연산자일 수 있다. 일 실시예에서, SIMD 명령어는, 동일하거나 상이한 크기를 갖고 동일하거나 상이한 개수의 데이터 요소를 가지며 동일하거나 상이한 데이터 요소 순서로 이루어진 목적지 벡터 피연산자(결과 벡터 피연산자로 또한 지칭됨)를 생성하기 위해 2개의 소스 벡터 피연산자에 대해 수행될 단일의 벡터 연산을 특정한다.
x86, MMX™, SSE(Streaming SIMD Extensions), SSE2, SSE3, SSE4.1 및 SSE4.2 명령어들을 포함하는 명령어 세트를 갖는 인텔® Core™ 프로세서들, 벡터 부동 소수점(VFP) 및/또는 NEON 명령어들을 포함하는 명령어 세트를 갖는 ARM Cortex® 계열의 프로세서들과 같은 ARM 프로세서들, 및 중국 과학원의 계산 기술 연구소(ICT)에 의해 개발된 Loongson 계열의 프로세서들과 같은 MIPS 프로세서들에 의해 이용된 것과 같은 SIMD 기술은, 애플리케이션 성능에서의 상당한 개선을 가능하게 하였다(Core™ 및 MMX™는 캘리포니아주 산타 클라라에 있는 인텔 코포레이션의 상표들 또는 등록 상표들임).
일 실시예에서, 목적지 및 소스 레지스터/데이터는 대응하는 데이터 또는 연산의 소스 및 목적지를 나타내는 일반 용어들이다. 일부 실시예들에서, 그들은 레지스터들, 메모리, 또는 도시된 것들과 다른 명칭들이나 기능들을 갖는 다른 스토리지 영역들에 의해 구현될 수 있다. 예를 들어, 일 실시예에서, "DEST1"은 일시적인 스토리지 레지스터 또는 다른 스토리지 영역인 한편, "SRC1" 및 "SRC2"는 제1 및 제2 소스 스토리지 레지스터 또는 다른 스토리지 영역 등일 수 있다. 다른 실시예들에서, SRC 및 DEST 스토리지 영역들 중 2개 이상은 동일한 스토리지 영역(예를 들어, SIMD 레지스터) 내의 상이한 데이터 스토리지 요소들에 대응할 수 있다. 일 실시예에서, 소스 레지스터들 중 하나는, 예를 들어, 제1 및 제2 소스 데이터에 대해 수행된 연산의 결과를, 목적지 레지스터들의 역할을 하는 2개의 소스 레지스터 중 하나의 소스 레지스터에 후기입함으로써, 목적지 레지스터의 역할을 또한 할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 명령어를 실행하기 위한 실행 유닛들을 포함하는 프로세서로 구성된 예시적인 컴퓨터 시스템의 블록도이다. 시스템(100)은, 본 명세서에 설명된 실시예에서와 같이, 본 발명에 따라 데이터를 처리하기 위한 알고리즘들을 수행하기 위해 로직을 포함한 실행 유닛들을 이용하는 프로세서(102)와 같은 컴포넌트를 포함한다. 시스템(100)은 캘리포니아주 산타 클라라에 있는 인텔 코포레이션으로부터 입수가능한 PENTIUM® Ⅲ, PENTIUM® 4, Xeon™, Itanium®, XScale™ 및/또는 StrongARM™ 마이크로프로세서들에 기초한 처리 시스템들을 나타내지만, 다른 시스템들(다른 마이크로프로세서들을 갖는 PC들, 엔지니어링 워크스테이션들, 셋톱 박스들 등을 포함함)도 또한 사용될 수 있다. 일 실시예에서, 예시적인 시스템(100)은, 워싱턴주 레드몬드에 있는 마이크로소프트 코포레이션으로부터 입수가능한 WINDOWS™ 운영 체제의 버전을 실행할 수 있지만, 다른 운영 체제들(예를 들어, UNIX 및 Linux), 임베디드 소프트웨어 및/또는 그래픽 사용자 인터페이스들도 또한 이용될 수 있다. 따라서, 본 발명의 실시예들은 하드웨어 회로와 소프트웨어의 임의의 특정 조합에 제한되지는 않는다.
실시예들은 컴퓨터 시스템들에 제한되지는 않는다. 본 발명의 대안적인 실시예들은 다른 디바이스들, 예컨대 핸드헬드 디바이스들, 및 임베디드 애플리케이션들에서 이용될 수 있다. 핸드헬드 디바이스들의 일부 예들은 셀룰러 전화기, 인터넷 프로토콜 디바이스, 디지털 카메라, PDA(personal digital assistant) 및 핸드헬드 PC를 포함한다. 임베디드 애플리케이션들은, 마이크로컨트롤러, 디지털 신호 프로세서(DSP), 시스템 온 칩, 네트워크 컴퓨터(NetPC), 셋톱 박스, 네트워크 허브, WAN(wide area network) 스위치, 또는 적어도 하나의 실시예에 따른 하나 이상의 명령어를 수행할 수 있는 임의의 다른 시스템을 포함할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 적어도 하나의 명령어를 수행하는 알고리즘을 수행하기 위한 하나 이상의 실행 유닛(108)을 포함하는 프로세서(102)로 형성된 컴퓨터 시스템(100)의 블록도이다. 일 실시예는 단일의 프로세서 데스크톱 또는 서버 시스템의 콘텍스트에서 설명될 수 있지만, 대안적인 실시예들은 멀티프로세서 시스템에 포함될 수 있다. 시스템(100)은 '허브' 시스템 아키텍처의 예이다. 컴퓨터 시스템(100)은 데이터 신호들을 처리하는 프로세서(102)를 포함한다. 프로세서(102)는, 예를 들어, CISC(complex instruction set computer) 마이크로프로세서, RISC(reduced instruction set computing) 마이크로프로세서, VLIW(very long instruction word) 마이크로프로세서, 명령어 세트들의 조합을 구현하는 프로세서, 또는 디지털 신호 프로세서와 같은 임의의 다른 프로세서 디바이스일 수 있다. 프로세서(102)는, 프로세서(102)와 시스템(100)에서의 다른 컴포넌트들 사이에 데이터 신호들을 전송할 수 있는 프로세서 버스(110)에 연결된다. 시스템(100)의 요소들은 관련 기술분야의 통상의 기술자에게 잘 알려져 있는 그들의 통상의 기능들을 수행한다.
일 실시예에서, 프로세서(102)는 레벨 1(L1) 내부 캐시 메모리(104)를 포함한다. 아키텍처에 종속하여, 프로세서(102)는 단일의 내부 캐시 또는 다중 레벨의 내부 캐시를 가질 수 있다. 대안적으로, 다른 실시예에서, 캐시 메모리는 프로세서(102) 외부에 존재할 수 있다. 다른 실시예들은 특정 구현 및 니즈에 종속하여 내부 캐시와 외부 캐시 양쪽 모두의 조합을 또한 포함할 수 있다. 레지스터 파일(106)은, 정수 레지스터, 부동 소수점 레지스터, 상태 레지스터 및 명령어 포인터 레지스터를 비롯한 다양한 레지스터들에 상이한 타입의 데이터를 저장할 수 있다.
정수 및 부동 소수점 연산들을 수행하는 로직을 포함하는 실행 유닛(108)도 또한 프로세서(102)에 존재한다. 프로세서(102)는, 특정 매크로명령어들에 대한 마이크로코드를 저장하는 마이크로코드(ucode) ROM을 또한 포함한다. 일 실시예에 있어서, 실행 유닛(108)은 패킹된 명령어 세트(109)를 핸들링하는 로직을 포함한다. 명령어들을 실행하는 연관 회로와 함께, 범용 프로세서(102)의 명령어 세트에 패킹된 명령어 세트(109)를 포함함으로써, 많은 멀티미디어 애플리케이션에 의해 이용되는 연산들은 범용 프로세서(102)에서 패킹된 데이터를 이용하여 수행될 수 있다. 따라서, 많은 멀티미디어 애플리케이션은 패킹된 데이터에 대한 연산들을 수행하기 위해 프로세서의 데이터 버스의 전체 폭(full width)을 이용함으로써 보다 효율적으로 실행되고 가속화될 수 있다. 이는, 한번에 하나의 데이터 요소씩, 하나 이상의 연산을 수행하기 위해 프로세서의 데이터 버스에 걸쳐 데이터의 더 작은 유닛들을 전송할 필요성을 제거할 수 있다.
실행 유닛(108)의 대안적인 실시예들도 또한 마이크로컨트롤러들, 임베디드 프로세서들, 그래픽스 디바이스들, DSP들 및 다른 타입의 로직 회로들에서 이용될 수 있다. 시스템(100)은 메모리(120)를 포함한다. 메모리(120)는 동적 랜덤 액세스 메모리(DRAM) 디바이스, 정적 랜덤 액세스 메모리(SRAM) 디바이스, 플래시 메모리 디바이스 또는 다른 메모리 디바이스일 수 있다. 메모리(120)는 프로세서(102)에 의해 실행될 수 있는 데이터 신호들에 의해 표현되는 데이터 및/또는 명령어들을 저장할 수 있다.
시스템 로직 칩(116)은 프로세서 버스(110) 및 메모리(120)에 연결된다. 도시된 실시예에서의 시스템 로직 칩(116)은 메모리 제어기 허브(MCH)이다. 프로세서(102)는 프로세서 버스(110)를 통해 MCH(116)와 통신할 수 있다. MCH(116)는 명령어 및 데이터 스토리지를 위해 그리고 그래픽스 커맨드들, 데이터 및 텍스처들의 스토리지를 위해 메모리(120)에 대한 고대역폭 메모리 경로(118)를 제공한다. MCH(116)는, 프로세서(102), 메모리(120) 및 시스템(100)에서의 다른 컴포넌트들 사이에 데이터 신호들을 안내하고, 이러한 데이터 신호들을 프로세서 버스(110), 메모리(120) 및 시스템 I/O(122) 사이에 브리징하기 위한 것이다. 일부 실시예들에서, 시스템 로직 칩(116)은 그래픽스 제어기(112)에 연결하기 위한 그래픽스 포트를 제공할 수 있다. MCH(116)는 메모리 인터페이스(118)를 통해 메모리(120)에 연결된다. 그래픽스 카드(112)는 가속화 그래픽스 포트(AGP: Accelerated Graphics Port) 상호접속부(114)를 통해 MCH(116)에 연결된다.
시스템(100)은 사유 허브 인터페이스 버스(proprietary hub interface bus)(122)를 이용하여, MCH(116)를 I/O 제어기 허브(ICH)(130)에 연결한다. ICH(130)는 로컬 I/O 버스를 통해 일부 I/O 디바이스들에 대한 직접 접속들을 제공한다. 로컬 I/O 버스는 주변 장치들을 메모리(120), 칩셋 및 프로세서(102)에 접속하기 위한 고속 I/O 버스이다. 일부 예들은 오디오 제어기, 펌웨어 허브(플래시 BIOS)(128), 무선 송수신기(126), 데이터 스토리지(124), 사용자 입력과 키보드 인터페이스들을 포함하는 레거시 I/O 제어기, USB(Universal Serial Bus)와 같은 직렬 확장 포트, 및 네트워크 제어기(134)이다. 데이터 스토리지 디바이스(124)는 하드 디스크 드라이브, 플로피 디스크 드라이브, CD-ROM 디바이스, 플래시 메모리 디바이스 또는 다른 대용량 스토리지 디바이스를 포함할 수 있다.
시스템의 다른 실시예에 있어서, 일 실시예에 따른 명령어는 시스템 온 칩과 함께 이용될 수 있다. 시스템 온 칩의 일 실시예는 프로세서 및 메모리를 포함한다. 하나의 이러한 시스템을 위한 메모리는 플래시 메모리이다. 플래시 메모리는, 프로세서 및 다른 시스템 컴포넌트들과 동일한 다이 상에 위치될 수 있다. 부가적으로, 메모리 제어기 또는 그래픽스 제어기와 같은 다른 로직 블록들도 또한 시스템 온 칩 상에 위치될 수 있다.
도 1b는 본 발명의 일 실시예의 원리들을 구현하는 데이터 처리 시스템(140)을 도시한다. 본 명세서에 설명된 실시예들은 본 발명의 실시예들의 범위로부터 벗어나지 않고 대안적인 처리 시스템들과 함께 이용될 수 있다는 것이 관련 기술분야의 통상의 기술자에 의해 손쉽게 인식될 것이다.
컴퓨터 시스템(140)은 일 실시예에 따른 적어도 하나의 명령어를 수행할 수 있는 처리 코어(159)를 포함한다. 일 실시예에 있어서, 처리 코어(159)는, CISC, RISC 또는 VLIW 타입 아키텍처를 포함하지만 이에 제한되지는 않는 임의의 타입의 아키텍처의 처리 유닛을 나타낸다. 또한, 처리 코어(159)는 하나 이상의 프로세스 기술로 제조하기에 적합할 수 있고, 머신 판독가능 매체 상에서 충분히 상세하게 표현됨으로써 이러한 제조를 용이하게 하기에 적합할 수 있다.
처리 코어(159)는 실행 유닛(142), 레지스터 파일(들)(145)의 세트 및 디코더(144)를 포함한다. 처리 코어(159)는 본 발명의 실시예들의 이해에 필요하지는 않은 부가적인 회로(도시되지 않음)를 또한 포함한다. 실행 유닛(142)은 처리 코어(159)에 의해 수신된 명령어들을 실행하기 위해 이용된다. 통상적인 프로세서 명령어들을 수행하는 것에 부가하여, 실행 유닛(142)은 패킹된 데이터 포맷들에 대한 연산들을 수행하기 위해 패킹된 명령어 세트(143)에서의 명령어들을 수행할 수 있다. 패킹된 명령어 세트(143)는 본 발명의 실시예들을 수행하기 위한 명령어들 및 다른 패킹된 명령어들을 포함한다. 실행 유닛(142)은 내부 버스에 의해 레지스터 파일(145)에 연결된다. 레지스터 파일(145)은 데이터를 비롯한 정보를 저장하기 위한 처리 코어(159) 상의 스토리지 영역을 나타낸다. 이전에 언급된 바와 같이, 패킹된 데이터를 저장하기 위해 이용된 스토리지 영역은 중대하지는 않다고 이해된다. 실행 유닛(142)은 디코더(144)에 연결된다. 디코더(144)는 처리 코어(159)에 의해 수신된 명령어들을 제어 신호들 및/또는 마이크로코드 엔트리 포인트들로 디코딩하기 위해 이용된다. 이러한 제어 신호들 및/또는 마이크로코드 엔트리 포인트들에 응답하여, 실행 유닛(142)은 적절한 연산들을 수행한다. 일 실시예에서, 디코더는, 명령어 내에 표시된 대응하는 데이터에 대해 어떠한 연산이 수행되어야 하는지를 나타내는 명령어의 오피코드(opcode)를 해석하는데 이용된다.
처리 코어(159)는, 예를 들어, 동기식 동적 랜덤 액세스 메모리(SDRAM) 컨트롤(146), 정적 랜덤 액세스 메모리(SRAM) 컨트롤(147), 버스트 플래시 메모리 인터페이스(148), PCMCIA(personal computer memory card international association)/CF(compact flash) 카드 컨트롤(149), 액정 디스플레이(LCD) 컨트롤(150), 직접 메모리 액세스(DMA: direct memory access) 제어기(151) 및 대안적인 버스 마스터 인터페이스(152)를 포함할 수 있지만 이에 제한되지는 않는 다양한 다른 시스템 디바이스들과 통신하기 위해 버스(141)와 연결된다. 일 실시예에서, 데이터 처리 시스템(140)은 I/O 버스(153)를 통해 다양한 I/O 디바이스들과 통신하기 위해 I/O 브리지(154)를 또한 포함할 수 있다. 이러한 I/O 디바이스들은, 예를 들어, UART(universal asynchronous receiver/transmitter)(155), USB(universal serial bus)(156), 블루투스 무선 UART(157) 및 I/O 확장 인터페이스(158)를 포함할 수 있지만, 이에 제한되지는 않는다.
데이터 처리 시스템(140)의 일 실시예는, 텍스트 스트링 비교 연산을 비롯한 SIMD 연산들을 수행할 수 있는 처리 코어(159), 및 모바일, 네트워크 및/또는 무선 통신들을 제공한다. 처리 코어(159)는, 펄스 코드 변조(PCM)와 같은 변조/복조(MODEM) 기능들; 컬러 공간 변환, 비디오 인코드 모션 추정 또는 비디오 디코드 모션 보상과 같은 압축/압축해제 기술들; 및 월시-하다마르 변환, 고속 푸리에 변환(FFT), 이산 코사인 변환(DCT), 및 그들의 각각의 역변환들과 같은 이산 변환들을 포함하는 다양한 오디오, 비디오, 이미징 및 통신 알고리즘들로 프로그램될 수 있다.
도 1c는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 실행할 수 있는 데이터 처리 시스템의 다른 대안적인 실시예들을 도시한다. 하나의 대안적인 실시예에 따르면, 데이터 처리 시스템(160)은 메인 프로세서(166), SIMD 코프로세서(161), 캐시 메모리(167) 및 입/출력 시스템(168)을 포함할 수 있다. 입/출력 시스템(168)은 선택적으로 무선 인터페이스(169)에 연결될 수 있다. SIMD 코프로세서(161)는 일 실시예에 따른 명령어들을 포함하는 연산들을 수행할 수 있다. 처리 코어(170)는 하나 이상의 프로세스 기술로 제조하기에 적합할 수 있고, 머신 판독가능 매체 상에서 충분히 상세하게 표현됨으로써, 처리 코어(170)를 포함한 데이터 처리 시스템(160)의 전부 또는 일부의 제조를 용이하게 하기에 적합할 수 있다.
일 실시예에 있어서, SIMD 코프로세서(161)는 실행 유닛(162) 및 레지스터 파일(들)(164)의 세트를 포함한다. 메인 프로세서(166)의 일 실시예는, 실행 유닛(162)에 의한 실행을 위해 일 실시예에 따른 명령어들을 포함한 명령어 세트(163)의 명령어들을 인식하는 디코더(165)를 포함한다. 대안적인 실시예들에 있어서, SIMD 코프로세서(161)는 명령어 세트(163)의 명령어들을 디코딩하는 디코더(165B)의 적어도 일부를 또한 포함한다. 처리 코어(170)는 본 발명의 실시예들의 이해에 필요하지는 않은 부가적인 회로(도시되지 않음)를 또한 포함한다.
동작 시에, 메인 프로세서(166)는, 캐시 메모리(167) 및 입/출력 시스템(168)과의 상호작용들을 포함한 일반적인 타입의 데이터 처리 연산들을 제어하는 데이터 처리 명령어들의 스트림을 실행한다. 데이터 처리 명령어들의 스트림 내에 SIMD 코프로세서 명령어들이 임베딩된다. 메인 프로세서(166)의 디코더(165)는, 이러한 SIMD 코프로세서 명령어들을, 부착된 SIMD 코프로세서(161)에 의해 실행되어야 하는 타입의 것으로서 인식한다. 따라서, 메인 프로세서(166)는 코프로세서 버스(171) 상에 이러한 SIMD 코프로세서 명령어들(또는 SIMD 코프로세서 명령어들을 나타내는 제어 신호들)을 발행하고, 이러한 명령어들은 임의의 부착된 SIMD 코프로세서들에 의해 코프로세서 버스로부터 수신된다. 이 경우, SIMD 코프로세서(161)는 그것을 위해 의도되는 임의의 수신된 SIMD 코프로세서 명령어들을 수락하고 실행할 것이다.
SIMD 코프로세서 명령어들에 의한 처리를 위해 무선 인터페이스(169)를 통해 데이터가 수신될 수 있다. 일례에 있어서, 음성 통신이 디지털 신호의 형태로 수신될 수 있으며, 이는 음성 통신을 나타내는 디지털 오디오 샘플들을 재생하기 위해 SIMD 코프로세서 명령어들에 의해 처리될 수 있다. 다른 예에 있어서, 압축된 오디오 및/또는 비디오가 디지털 비트 스트림의 형태로 수신될 수 있으며, 이는 디지털 오디오 샘플들 및/또는 모션 비디오 프레임들을 재생하기 위해 SIMD 코프로세서 명령어들에 의해 처리될 수 있다. 처리 코어(170)의 일 실시예에 있어서, 메인 프로세서(166) 및 SIMD 코프로세서(161)는, 실행 유닛(162), 레지스터 파일(들)(164)의 세트, 및 일 실시예에 따른 명령어들을 포함한 명령어 세트(163)의 명령어들을 인식하는 디코더(165)를 포함하는 단일의 처리 코어(170)로 통합된다.
도 2는 본 발명의 일 실시예에 따른 명령어들을 수행하는 로직 회로들을 포함하는 프로세서(200)에 대한 마이크로아키텍처의 블록도이다. 일부 실시예들에서, 일 실시예에 따른 명령어는, 단정도(single precision) 및 배정도(double precision) 정수 및 부동 소수점 데이터타입들과 같은 데이터타입들뿐만 아니라, 바이트, 워드, 더블워드, 쿼드워드 등의 크기들을 갖는 데이터 요소들에 대해 연산하도록 구현될 수 있다. 일 실시예에서, 순차(in-order) 프론트 엔드(201)는, 실행될 명령어들을 페치하여 이들을 프로세서 파이프라인에서 나중에 이용되도록 준비하는 프로세서(200)의 일부이다. 프론트 엔드(201)는 수개의 유닛을 포함할 수 있다. 일 실시예에서, 명령어 프리페처(instruction prefetcher)(226)는 메모리로부터 명령어들을 페치하고 이들을 명령어 디코더(228)에 피딩하고, 다음에 명령어 디코더는 명령어들을 디코딩하거나 해석한다. 예를 들어, 일 실시예에서, 디코더는, 수신된 명령어를, 머신이 실행할 수 있는 "마이크로명령어들" 또는 "마이크로연산들"(마이크로-op 또는 uop들로 또한 지칭됨)이라고 불리는 하나 이상의 연산으로 디코딩한다. 다른 실시예들에서, 디코더는, 명령어를, 일 실시예에 따른 연산들을 수행하기 위해서 마이크로아키텍처에 의해 이용되는 오피코드 및 대응하는 데이터 및 제어 필드들로 파싱한다. 일 실시예에서, 트레이스 캐시(230)는 디코딩된 uop들을 취하여, 이들을 실행을 위해 uop 큐(234)에서 프로그램 정렬된 시퀀스들 또는 트레이스들로 어셈블링한다. 트레이스 캐시(230)가 복합 명령어를 만날 때, 마이크로코드 ROM(232)은 연산을 완료하는데 필요한 uop들을 제공한다.
일부 명령어들은 단일의 마이크로-op로 변환되는 한편, 다른 것들은 전체 연산(full operation)을 완료하는데 수개의 마이크로-op를 필요로 한다. 일 실시예에서, 명령어를 완료하는데 4개보다 많은 마이크로-op가 필요한 경우, 디코더(228)는 이 명령어를 완료하기 위해 마이크로코드 ROM(232)에 액세스한다. 일 실시예에 있어서, 명령어는 명령어 디코더(228)에서 처리하기 위한 작은 수의 마이크로-op들로 디코딩될 수 있다. 다른 실시예에서, 연산을 달성하는데 다수의 마이크로-op가 필요한 경우, 명령어는 마이크로코드 ROM(232) 내에 저장될 수 있다. 트레이스 캐시(230)는, 마이크로코드 ROM(232)으로부터 일 실시예에 따른 하나 이상의 명령어를 완료하기 위한 마이크로코드 시퀀스들을 판독하기 위해 올바른 마이크로명령어 포인터를 결정하기 위해서 엔트리 포인트 프로그램가능 로직 어레이(PLA: programmable logic array)를 참조한다. 마이크로코드 ROM(232)이 명령어에 대한 마이크로-op들의 시퀀싱을 완료한 이후에, 머신의 프론트 엔드(201)는 트레이스 캐시(230)로부터 마이크로-op들을 페치하는 것을 재개한다.
비순차(out-of-order) 실행 엔진(203)은 명령어들이 실행을 위해 준비되는 곳이다. 비순차 실행 로직은, 명령어들이 파이프라인으로 가서(go down) 실행을 위해 스케줄링됨에 따라 성능을 최적화하기 위해서 명령어들의 흐름을 평활화하고 재정렬하는 다수의 버퍼를 갖는다. 할당자 로직은 실행을 위해 각각의 uop가 필요로 하는 머신 버퍼들 및 자원들을 할당한다. 레지스터 리네이밍 로직은 레지스터 파일에서의 엔트리들 상으로 로직 레지스터들을 리네이밍한다. 또한, 할당자는, 명령어 스케줄러들: 메모리 스케줄러, 고속 스케줄러(202), 저속/일반 부동 소수점 스케줄러(204) 및 단순 부동 소수점 스케줄러(206)의 앞에, 2개의 uop 큐들(메모리 연산들에 대한 하나 및 비메모리 연산들에 대한 하나) 중 하나에서 각각의 uop에 대한 엔트리를 할당한다. uop 스케줄러들(202, 204, 206)은, uop들이 그들의 연산을 완료하는데 필요로 하는 실행 자원들의 이용가능성, 및 그들의 종속 입력 레지스터 피연산자 소스들(dependent input register operand sources)의 준비성(readiness)에 기초하여, uop가 실행될 준비가 된 때를 결정한다. 일 실시예의 고속 스케줄러(202)는 메인 클록 사이클의 각각의 절반마다 스케줄링할 수 있는 한편, 다른 스케줄러들은 단지 메인 프로세서 클록 사이클마다 한번 스케줄링할 수 있다. 스케줄러들은 디스패치 포트들이 실행을 위해 uop들을 스케줄링하는 것을 중재한다.
레지스터 파일들(208, 210)은 실행 블록(211)에서의 실행 유닛들(212, 214, 216, 218, 220, 222, 224)과 스케줄러들(202, 204, 206) 사이에 있다. 정수 연산 및 부동 소수점 연산 각각을 위한 별개의 레지스터 파일(208, 210)이 존재한다. 일 실시예의 각각의 레지스터 파일(208, 210)은, 레지스터 파일에 아직 기입되지 않은 막 완료된 결과들을 새로운 종속 uop들에 포워딩하거나 바이패스할 수 있는 바이패스 네트워크를 또한 포함한다. 정수 레지스터 파일(208) 및 부동 소수점 레지스터 파일(210)은 또한 다른 것과 데이터를 통신할 수 있다. 일 실시예에 있어서, 정수 레지스터 파일(208)은 2개의 별개의 레지스터 파일, 즉 데이터의 하위 32 비트에 대한 하나의 레지스터 파일 및 데이터의 상위 32 비트에 대한 제2 레지스터 파일로 분리된다. 일 실시예의 부동 소수점 레지스터 파일(210)은 128 비트 폭의 엔트리들을 갖는데, 그 이유는 부동 소수점 명령어들이 통상적으로 폭이 64 내지 128 비트인 피연산자들을 갖기 때문이다.
실행 블록(211)은 명령어들이 실제로 실행되는 실행 유닛들(212, 214, 216, 218, 220, 222, 224)을 포함한다. 이 섹션은, 마이크로명령어들이 실행하는데 필요로 하는 정수 및 부동 소수점 데이터 피연산자 값들을 저장하는 레지스터 파일들(208, 210)을 포함한다. 일 실시예의 프로세서(200)는 다수의 실행 유닛: 어드레스 생성 유닛(AGU: address generation unit)(212), AGU(214), 고속 ALU(216), 고속 ALU(218), 저속 ALU(220), 부동 소수점 ALU(222), 부동 소수점 이동 유닛(224)으로 구성된다. 일 실시예에 있어서, 부동 소수점 실행 블록들(222, 224)은 부동 소수점, MMX, SIMD 및 SSE, 또는 다른 연산들을 실행한다. 일 실시예의 부동 소수점 ALU(222)는, 제산, 제곱근 및 나머지 마이크로-op들을 실행하는 64 비트 x 64 비트 부동 소수점 제산기(divider)를 포함한다. 본 발명의 실시예들에 있어서, 부동 소수점 값을 수반하는 명령어들은 부동 소수점 하드웨어로 핸들링될 수 있다. 일 실시예에서, ALU 연산들은 고속 ALU 실행 유닛들(216, 218)로 간다. 일 실시예의 고속 ALU들(216, 218)은 클록 사이클의 절반의 유효 레이턴시로 고속 연산들을 실행할 수 있다. 일 실시예에 있어서, 가장 복잡한 정수 연산들은 저속 ALU(220)로 가는데, 그 이유는 저속 ALU(220)가, 승산기(multiplier), 시프트, 플래그 로직 및 분기 처리와 같이, 긴 레이턴시 타입의 연산들을 위한 정수 실행 하드웨어를 포함하기 때문이다. 메모리 로드/스토어 연산들이 AGU들(212, 214)에 의해 실행된다. 일 실시예에 있어서, 정수 ALU들(216, 218, 220)은 64 비트 데이터 피연산자들에 대해 정수 연산들을 수행하는 콘텍스트에서 설명된다. 대안적인 실시예들에서, ALU들(216, 218, 220)은, 16, 32, 128, 256 등을 비롯한 각종 데이터 비트를 지원하도록 구현될 수 있다. 유사하게, 부동 소수점 유닛들(222, 224)은 다양한 폭들의 비트들을 갖는 피연산자들의 범위를 지원하도록 구현될 수 있다. 일 실시예에 있어서, 부동 소수점 유닛들(222, 224)은, SIMD 및 멀티미디어 명령어들과 관련하여 128 비트 폭의 패킹된 데이터 피연산자들에 대해 연산할 수 있다.
일 실시예에서, uop들 스케줄러들(202, 204, 206)은, 페어런트 로드(parent load)가 실행을 완료하기 이전에 종속 연산들을 디스패치한다. uop들이 추측적으로 프로세서(200)에서 스케줄링되고 실행되므로, 프로세서(200)는 메모리 부적중(memory misses)을 핸들링하는 로직을 또한 포함한다. 데이터 로드가 데이터 캐시에서 부적중되는 경우, 일시적으로 부정확한 데이터를 갖는 스케줄러를 떠난, 파이프라인에서 인 플라이트(in flight)인 종속 연산들이 존재할 수 있다. 리플레이 메커니즘이 부정확한 데이터를 이용하는 명령어들을 추적하여 재실행한다. 종속 연산들만이 리플레이될 필요가 있고, 독립 연산들은 완료되는 것이 허용된다. 프로세서의 일 실시예의 스케줄러들 및 리플레이 메커니즘은 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어들을 캐치하도록 또한 설계된다.
"레지스터들"이라는 용어는, 피연산자들을 식별하기 위해 명령어들의 일부로서 이용되는 온-보드 프로세서 스토리지 위치들을 지칭할 수 있다. 다시 말하면, 레지스터들은 (프로그래머의 관점에서) 프로세서의 외부로부터 이용가능한 것들일 수 있다. 그러나, 실시예의 레지스터들은 의미에 있어서 특정 타입의 회로에 제한되어서는 안 된다. 오히려, 실시예의 레지스터는 데이터를 저장 및 제공할 수 있고, 본 명세서에 설명된 기능들을 수행할 수 있다. 본 명세서에 설명된 레지스터들은, 전용 물리적 레지스터들, 레지스터 리네이밍을 이용하여 동적으로 할당된 물리적 레지스터들, 전용 물리적 레지스터들과 동적으로 할당된 물리적 레지스터들의 조합 등과 같이, 임의의 개수의 상이한 기술들을 이용하여 프로세서 내의 회로에 의해 구현될 수 있다. 일 실시예에서, 정수 레지스터들은 32 비트 정수 데이터를 저장한다. 일 실시예의 레지스터 파일은 패킹된 데이터에 대한 8개의 멀티미디어 SIMD 레지스터를 또한 포함한다. 이하의 논의에 있어서, 레지스터들은, 캘리포니아주 산타 클라라에 있는 인텔 코포레이션으로부터의 MMX 기술로 인에이블된 마이크로프로세서들에서의 64 비트 폭의 MMX™ 레지스터들(일부 경우에 'mm' 레지스터들로 또한 지칭됨)과 같이, 패킹된 데이터를 유지하도록 설계된 데이터 레지스터들인 것으로 이해된다. 정수 형태 및 부동 소수점 형태 양쪽 모두로 이용가능한 이러한 MMX 레지스터들은 SIMD 및 SSE 명령어들을 동반하는 패킹된 데이터 요소들에 대해 동작할 수 있다. 유사하게, SSE2, SSE3, SSE4 또는 그 이상의(일반적으로, "SSEx"로 지칭됨) 기술에 관한 128 비트 폭의 XMM 레지스터들도 또한 이러한 패킹된 데이터 피연산자들을 유지하는데 이용될 수 있다. 일 실시예에서, 패킹된 데이터 및 정수 데이터를 저장하는데 있어서, 레지스터들은 2개의 데이터 타입을 구별할 필요는 없다. 일 실시예에서, 정수 및 부동 소수점은 동일한 레지스터 파일 또는 상이한 레지스터 파일들에 포함된다. 또한, 일 실시예에서, 부동 소수점 및 정수 데이터는 상이한 레지스터들 또는 동일한 레지스터들에 저장될 수 있다.
다음의 도면들의 예들에서, 다수의 데이터 피연산자가 설명된다. 도 3a는 본 발명의 일 실시예에 따른 멀티미디어 레지스터들에서의 다양한 패킹된 데이터 타입 표현들을 도시한다. 도 3a는 128 비트 폭의 피연산자들에 있어서 패킹된 바이트(310), 패킹된 워드(320) 및 패킹된 더블워드(dword)(330)에 대한 데이터 타입들을 도시한다. 이 예의 패킹된 바이트 포맷(310)은 128 비트 길이이고, 16개의 패킹된 바이트 데이터 요소를 포함한다. 바이트는 여기서 8 비트 데이터로서 정의된다. 각각의 바이트 데이터 요소에 대한 정보는 바이트 0에 대하여 비트 7 내지 비트 0에 저장되고, 바이트 1에 대하여 비트 15 내지 비트 8에 저장되고, 바이트 2에 대하여 비트 23 내지 비트 16에 저장되고, 최종적으로 바이트 15에 대하여 비트 120 내지 비트 127에 저장된다. 따라서, 모든 이용가능한 비트가 레지스터에서 이용된다. 이러한 스토리지 배열은 프로세서의 스토리지 효율을 증가시킨다. 또한, 16개의 데이터 요소가 액세스되는 경우, 16개의 데이터 요소에 대해 하나의 연산이 병렬로 수행될 수 있다.
일반적으로, 데이터 요소는 동일한 길이의 다른 데이터 요소들과 함께 단일의 레지스터 또는 메모리 위치에 저장되는 개별 데이터 조각이다. SSEx 기술에 관한 패킹된 데이터 시퀀스들에서, XMM 레지스터에 저장되는 데이터 요소들의 개수는 128 비트를 개별 데이터 요소의 비트 길이로 나눈 것이다. 유사하게, MMX 및 SSE 기술에 관한 패킹된 데이터 시퀀스들에서, MMX 레지스터에 저장되는 데이터 요소들의 개수는 64 비트를 개별 데이터 요소의 비트 길이로 나눈 것이다. 도 3a에 도시된 데이터 타입들은 128 비트 길이이지만, 본 발명의 실시예들은 64 비트 폭, 256 비트 폭, 512 비트 폭, 또는 다른 크기의 피연산자들에 대해 또한 동작할 수 있다. 이 예의 패킹된 워드 포맷(320)은 128 비트 길이이고, 8개의 패킹된 워드 데이터 요소를 포함한다. 각각의 패킹된 워드는 16 비트의 정보를 포함한다. 도 3a의 패킹된 더블워드 포맷(330)은 128 비트 길이이고, 4개의 패킹된 더블워드 데이터 요소를 포함한다. 각각의 패킹된 더블워드 데이터 요소는 32 비트의 정보를 포함한다. 패킹된 쿼드워드는 128 비트 길이이고, 2개의 패킹된 쿼드워드 데이터 요소를 포함한다.
도 3b는 대안적인 레지스터내(in-register) 데이터 스토리지 포맷들을 도시한다. 각각의 패킹된 데이터는 하나보다 많은 독립적인 데이터 요소를 포함할 수 있다. 3개의 패킹된 데이터 포맷, 즉 패킹된 하프(packed half)(341), 패킹된 싱글(packed single)(342) 및 패킹된 더블(packed double)(343)이 도시되어 있다. 패킹된 하프(341), 패킹된 싱글(342) 및 패킹된 더블(343)의 일 실시예는 고정 소수점 데이터 요소들을 포함한다. 대안적인 실시예에 있어서, 패킹된 하프(341), 패킹된 싱글(342) 및 패킹된 더블(343) 중 하나 이상은 부동 소수점 데이터 요소들을 포함할 수 있다. 패킹된 하프(341)의 하나의 대안적인 실시예는 8개의 16-비트 데이터 요소를 포함하는 128 비트 길이이다. 패킹된 싱글(342)의 일 실시예는 128 비트 길이이고, 4개의 32-비트 데이터 요소를 포함한다. 패킹된 더블(343)의 일 실시예는 128 비트 길이이고, 2개의 64-비트 데이터 요소를 포함한다. 이러한 패킹된 데이터 포맷들은 다른 레지스터 길이들로, 예를 들어 96-비트, 160-비트, 192-비트, 224-비트, 256-비트, 512-비트 또는 그 이상으로 추가로 확장될 수 있다는 것이 인식될 것이다.
도 3c는 본 발명의 일 실시예에 따른 멀티미디어 레지스터들에서의 다양한 부호있는(signed) 그리고 부호없는(unsigned) 패킹된 데이터 타입 표현들을 도시한다. 부호없는 패킹된 바이트 표현(344)은 SIMD 레지스터에서의 부호없는 패킹된 바이트의 스토리지를 나타낸다. 각각의 바이트 데이터 요소에 대한 정보는 바이트 0에 대하여 비트 7 내지 비트 0에 저장되고, 바이트 1에 대하여 비트 15 내지 비트 8에 저장되고, 바이트 2에 대하여 비트 23 내지 비트 16에 저장되거나 하고, 최종적으로 바이트 15에 대하여 비트 120 내지 비트 127에 저장된다. 따라서, 모든 이용가능한 비트가 레지스터에서 이용된다. 이러한 스토리지 배열은 프로세서의 스토리지 효율을 증가시킬 수 있다. 또한, 16개의 데이터 요소가 액세스되는 경우, 16개의 데이터 요소에 대해 하나의 연산이 병렬 방식으로 수행될 수 있다. 부호있는 패킹된 바이트 표현(345)은 부호있는 패킹된 바이트의 스토리지를 나타낸다. 모든 바이트 데이터 요소의 8번째 비트는 부호 표시자라는 점에 유의한다. 부호없는 패킹된 워드 표현(346)은 SIMD 레지스터에서 워드 7 내지 워드 0이 어떻게 저장되는지를 나타낸다. 부호있는 패킹된 워드 표현(347)은 부호없는 패킹된 워드의 레지스터내 표현(346)과 유사하다. 각각의 워드 데이터 요소의 16번째 비트는 부호 표시자라는 점에 유의한다. 부호없는 패킹된 더블워드 표현(348)은 더블워드 데이터 요소들이 어떻게 저장되는지를 나타낸다. 부호있는 패킹된 더블워드 표현(349)은 부호없는 패킹된 더블워드의 레지스터내 표현(348)과 유사하다. 필요한 부호 비트는 각각의 더블워드 데이터 요소의 32번째 비트라는 점에 유의한다.
도 3d는 캘리포니아주 산타 클라라에 있는 인텔 코포레이션으로부터 월드 와이드 웹(www)의 intel.com/products/processor/manuals/ 상에서 입수가능한 "Intel® 64 and IA-32 Intel Architecture Software Developer's Manual Combined Volumes 2A and 2B: Instruction Set Reference A-Z"에 설명되어 있는 오피코드 포맷의 타입과 대응하는 레지스터/메모리 피연산자 어드레싱 모드들, 및 32 이상의 비트를 갖는 연산 인코딩(오피코드) 포맷(360)의 일 실시예를 도시한다. 일 실시예에서, 명령어는 필드들(361 및 362) 중 하나 이상에 의해 인코딩될 수 있다. 최대 2개의 소스 피연산자 식별자(364 및 365)를 포함하여, 명령어당 최대 2개의 피연산자 위치가 식별될 수 있다. 일 실시예에 있어서, 목적지 피연산자 식별자(366)는 소스 피연산자 식별자(364)와 동일한 한편, 다른 실시예들에서는 그들은 상이하다. 대안적인 실시예에 있어서, 목적지 피연산자 식별자(366)는 소스 피연산자 식별자(365)와 동일한 한편, 다른 실시예들에서는 그들은 상이하다. 일 실시예에서, 소스 피연산자 식별자들(364 및 365)에 의해 식별되는 소스 피연산자들 중 하나는 명령어의 결과들에 의해 겹쳐쓰기되는 한편, 다른 실시예들에서, 식별자(364)는 소스 레지스터 요소에 대응하고, 식별자(365)는 목적지 레지스터 요소에 대응한다. 일 실시예에 있어서, 피연산자 식별자들(364 및 365)은 32-비트 또는 64-비트 소스 및 목적지 피연산자들을 식별하는데 이용될 수 있다.
도 3e는 40 이상의 비트를 갖는 다른 대안적인 연산 인코딩(오피코드) 포맷(370)을 도시한다. 오피코드 포맷(370)은 오피코드 포맷(360)과 대응하고, 선택적인 프리픽스 바이트(prefix byte)(378)를 포함한다. 일 실시예에 따른 명령어는 필드들(378, 371 및 372) 중 하나 이상에 의해 인코딩될 수 있다. 명령어당 최대 2개의 피연산자 위치가 소스 피연산자 식별자들(374 및 375)에 의해 그리고 프리픽스 바이트(378)에 의해 식별될 수 있다. 일 실시예에 있어서, 프리픽스 바이트(378)는 32-비트 또는 64-비트 소스 및 목적지 피연산자들을 식별하는데 이용될 수 있다. 일 실시예에 있어서, 목적지 피연산자 식별자(376)는 소스 피연산자 식별자(374)와 동일한 한편, 다른 실시예들에서는 그들은 상이하다. 대안적인 실시예에 있어서, 목적지 피연산자 식별자(376)는 소스 피연산자 식별자(375)와 동일한 한편, 다른 실시예들에서는 그들은 상이하다. 일 실시예에서, 명령어는 피연산자 식별자들(374 및 375)에 의해 식별된 피연산자들 중 하나 이상에 대해 연산하고, 피연산자 식별자들(374 및 375)에 의해 식별된 하나 이상의 피연산자는 이 명령어의 결과들에 의해 겹쳐쓰기되는 한편, 다른 실시예들에서는 식별자들(374 및 375)에 의해 식별된 피연산자들은 다른 레지스터에서의 다른 데이터 요소에 기입된다. 오피코드 포맷들(360 및 370)은, 선택적인 스케일-인덱스-베이스(scale-index-base) 및 변위 바이트들에 의해 그리고 MOD 필드들(363 및 373)에 의해 부분적으로 특정되는 레지스터 대 레지스터(register to register), 메모리 대 레지스터(memory to register), 레지스터 바이 메모리(register by memory), 레지스터 바이 레지스터(register by register), 레지스터 바이 즉시(register by immediate), 레지스터 대 메모리(register to memory) 어드레싱을 허용한다.
다음에 도 3f를 참조하면, 일부 대안적인 실시예들에서, 64-비트(또는 128-비트, 또는 256-비트, 또는 512-비트 또는 그 이상) SIMD(single instruction multiple data) 산술 연산들이 CDP(coprocessor data processing) 명령어를 통해 수행될 수 있다. 연산 인코딩(오피코드) 포맷(380)은 CDP 오피코드 필드들(382 및 389)을 갖는 하나의 이러한 CDP 명령어를 도시한다. 대안적인 실시예들에 있어서, 이러한 타입의 CDP 명령어 연산들은 필드들(383, 384, 387 및 388) 중 하나 이상에 의해 인코딩될 수 있다. 최대 2개의 소스 피연산자 식별자들(385 및 390) 및 하나의 목적지 피연산자 식별자(386)를 포함하여, 명령어당 최대 3개의 피연산자 위치가 식별될 수 있다. 코프로세서의 일 실시예는 8, 16, 32 및 64 비트 값들에 대해 연산할 수 있다. 일 실시예에 있어서, 명령어가 정수 데이터 요소들에 대해 수행된다. 일부 실시예들에서, 명령어가 조건 필드(381)를 이용하여 조건부로 실행될 수 있다. 일부 실시예들에 있어서, 소스 데이터 크기들은 필드(383)에 의해 인코딩될 수 있다. 일부 실시예들에서, SIMD 필드들에 대해 제로(Zero)(Z), 네거티브(negative)(N), 캐리(carry)(C) 및 오버플로우(overflow)(V) 검출이 행해질 수 있다. 일부 명령어들에 있어서, 포화의 타입은 필드(384)에 의해 인코딩될 수 있다.
다음에 도 3g를 참조하면, 캘리포니아주 산타 클라라에 있는 인텔 코포레이션으로부터 월드 와이드 웹(www)의 intel.com/products/processor/manuals/ 상에서 입수가능한 "Intel® Advanced Vector Extensions Programming Reference"에 설명되어 있는 오피코드 포맷의 타입과 대응하는, 다른 실시예에 따른 SIMD 벡터 개체군 카운트 기능성을 제공하기 위한 다른 대안적인 연산 인코딩(오피코드) 포맷(397)이 도시되어 있다.
오리지널 x86 명령어 세트는, 제1 "오피코드" 바이트로부터 존재가 알려진 부가적인 바이트들에 포함된 즉시 피연산자(immediate operand) 및 어드레스 음절(address syllable)의 다양한 포맷들을 갖는 1-바이트 오피코드를 제공하였다. 부가적으로, (명령어 이전에 배치되어야 하였기 때문에 프리픽스들로 지칭되는) 오피코드에 대한 수정자들(modifiers)로서 예약되었던 특정 바이트 값들이 존재하였다. (이러한 특정 프리픽스 값들을 포함하는) 256 오피코드 바이트들의 오리지널 팔레트가 고갈되었을 때, 256개의 오피코드들의 새로운 세트로의 이스케이프(escape)로서 단일의 바이트가 전용되었다. 벡터 명령어들(예를 들어, SIMD)이 추가되었으므로, 더 많은 오피코드들에 대한 필요성이 생성되었고, 프리픽스들의 이용을 통해 확장된 경우라도, "2 바이트" 오피코드 맵은 또한 불충분하였다. 이를 위해, 새로운 명령어들이 부가적인 맵들에 추가되었으며, 이들은 2 바이트 및 선택적인 프리픽스를 식별자로서 이용한다.
부가적으로, 64-비트 모드에서 부가적인 레지스터들을 용이하게 하기 위해서, 프리픽스들과 오피코드(및 오피코드를 결정하는데 필요한 임의의 이스케이프 바이트들) 사이에 부가적인 프리픽스("REX"로 지칭됨)가 이용될 수 있다. 일 실시예에서, REX는 64-비트 모드에서의 부가적인 레지스터들의 이용을 표시하기 위해 4 "페이로드" 비트를 가질 수 있다. 다른 실시예들에서, 그것은 4보다 더 적거나 더 많은 비트를 가질 수 있다. (일반적으로 포맷(360) 및/또는 포맷(370)과 대응하는) 적어도 하나의 명령어 세트의 일반 포맷은 일반적으로 다음과 같이 예시된다:
오피코드 포맷(397)은 오피코드 포맷(370)과 대응하고, 다른 가장 일반적으로 이용되는 레거시 명령어 프리픽스 바이트들 및 이스케이프 코드들을 대체하기 위해 선택적인 VEX 프리픽스 바이트들(391)(일 실시예에서는 C4 hex로 시작함)을 포함한다. 예를 들어, 이하에서는 명령어를 인코딩하기 위해 2개의 필드를 이용하는 실시예를 예시하는데, 이는 제2 이스케이프 코드가 오리지널 명령어에 존재할 때, 또는 REX 필드에서 추가 비트들(예를 들어, XB 및 W 필드들)이 이용될 필요가 있을 때에 이용될 수 있다. 이하에 예시된 실시예에서, 레거시 이스케이프는 새로운 이스케이프 값으로 표현되고, 레거시 프리픽스들은 "페이로드" 바이트들의 일부로서 완전히 압축되고, 레거시 프리픽스들은 리클레이밍되어(reclaimed) 장래 확장에 이용가능하고, 제2 이스케이프 코드는 장래 맵 또는 피처 공간이 이용가능한 "맵" 필드에 압축되고, 새로운 피처들이 추가된다(예를 들어, 증가된 벡터 길이 및 부가적인 소스 레지스터 특정자).
일 실시예에 따른 명령어는 필드들(391 및 392) 중 하나 이상에 의해 인코딩될 수 있다. 소스 피연산자 식별자들(374 및 375)과 결합하여 그리고 선택적인 스케일-인덱스-베이스(SIB) 식별자(393), 선택적인 변위 식별자(394) 및 선택적인 즉시 바이트(395)와 결합하여 필드(391)에 의해 명령어당 최대 4개의 피연산자 위치가 식별될 수 있다. 일 실시예에 있어서, VEX 프리픽스 바이트들(391)은, 32-비트 또는 64-비트 소스 및 목적지 피연산자들 및/또는 128-비트 또는 256-비트 SIMD 레지스터 또는 메모리 피연산자들을 식별하는데 이용될 수 있다. 일 실시예에 있어서, 오피코드 포맷(397)에 의해 제공된 기능성은 오피코드 포맷(370)과 중복될 수 있는 한편, 다른 실시예들에서는 그들은 상이하다. 오피코드 포맷들(370 및 397)은, 선택적인 (SIB) 식별자(393), 선택적인 변위 식별자(394) 및 선택적인 즉시 바이트(395)에 의해 그리고 MOD 필드(373)에 의해 부분적으로 특정되는 레지스터 대 레지스터, 메모리 대 레지스터, 레지스터 바이 메모리, 레지스터 바이 레지스터, 레지스터 바이 즉시, 레지스터 대 메모리 어드레싱을 허용한다.
다음에 도 3h를 참조하면, 다른 실시예에 따른 SIMD 벡터 개체군 카운트 기능성을 제공하기 위한 다른 대안적인 연산 인코딩(오피코드) 포맷(398)이 도시되어 있다. 오피코드 포맷(398)은 오피코드 포맷들(370 및 397)과 대응하고, 다른 가장 일반적으로 이용되는 레거시 명령어 프리픽스 바이트들 및 이스케이프 코드들을 대체하고 부가적인 기능성을 제공하기 위해 선택적인 EVEX 프리픽스 바이트들(396)(일 실시예에서는 62 hex로 시작함)을 포함한다. 일 실시예에 따른 명령어는 필드들(396 및 392) 중 하나 이상에 의해 인코딩될 수 있다. 소스 피연산자 식별자들(374 및 375)과 결합하여 그리고 선택적인 스케일-인덱스-베이스(SIB) 식별자(393), 선택적인 변위 식별자(394) 및 선택적인 즉시 바이트(395)와 결합하여 필드(396)에 의해 마스크 및 명령어당 최대 4개의 피연산자 위치가 식별될 수 있다. 일 실시예에 있어서, EVEX 프리픽스 바이트들(396)은, 32-비트 또는 64-비트 소스 및 목적지 피연산자들 및/또는 128-비트, 256-비트 또는 512-비트 SIMD 레지스터 또는 메모리 피연산자들을 식별하는데 이용될 수 있다. 일 실시예에 있어서, 오피코드 포맷(398)에 의해 제공된 기능성은 오피코드 포맷들(370 또는 397)과 중복될 수 있는 한편, 다른 실시예들에서는 그들은 상이하다. 오피코드 포맷(398)은, 마스크들과 함께, 선택적인 (SIB) 식별자(393), 선택적인 변위 식별자(394) 및 선택적인 즉시 바이트(395)에 의해 그리고 MOD 필드(373)에 의해 부분적으로 특정되는 레지스터 대 레지스터, 메모리 대 레지스터, 레지스터 바이 메모리, 레지스터 바이 레지스터, 레지스터 바이 즉시, 레지스터 대 메모리 어드레싱을 허용한다. (일반적으로 포맷(360) 및/또는 포맷(370)과 대응하는) 적어도 하나의 명령어 세트의 일반 포맷은 일반적으로 다음과 같이 예시된다:
일 실시예에 있어서, EVEX 포맷(398)에 따라 인코딩된 명령어는, 예를 들어, 사용자 구성가능한 마스크 레지스터, 또는 부가적인 피연산자, 또는 128-비트, 256-비트 또는 512-비트 벡터 레지스터들 또는 선택할 더 큰 레지스터들 중의 선택 등과 같은 부가적인 새로운 피처들을 갖는 SIMD 벡터 개체군 카운트 기능성을 제공하기 위해 이용될 수 있는 부가적인 "페이로드" 비트들을 가질 수 있다.
예를 들어, VEX 포맷(397)은 마스크를 갖지 않는 SIMD 벡터 개체군 카운트 기능성을 제공하는데 이용될 수 있는 한편, EVEX 포맷(398)은 명시적인 사용자 구성가능한 마스크를 갖는 SIMD 벡터 개체군 카운트 기능성을 제공하는데 이용될 수 있다. 부가적으로, VEX 포맷(397)은 128-비트 또는 256-비트 벡터 레지스터들에 대해 SIMD 벡터 개체군 카운트 기능성을 제공하는데 이용될 수 있는 한편, EVEX 포맷(398)은 128-비트, 256-비트, 512-비트 또는 더 큰(또는 더 작은) 벡터 레지스터들에 대해 SIMD 벡터 개체군 카운트 기능성을 제공하는데 이용될 수 있다.
게놈 시퀀싱 및 정렬을 위해 SIMD 벡터 개체군 카운트 기능성을 제공하는 예시적인 명령어들이 다음의 예들에 의해 예시된다:
위의 예들에서와 같이, SIMD 개체군 카운트 명령어들은 게놈 시퀀싱 및 정렬 처리를 위해 이용될 수 있다는 것이 인식될 것이다. 일부 다른 데이터베이스들, 데이터 마이닝 애플리케이션들 및 검색 애플리케이션들에서 또한 유사한 압축 스킴들이 이용되어, 위의 예들에 제시된 바와 같이, 이러한 애플리케이션들도 또한 SIMD 개체군 카운트 명령어들을 이용할 수 있게 된다.
게놈 정렬에 있어서의 일반적인 연산은, 염기-쌍 스트링들을 매칭하거나 부분적으로 매칭하기 위해서 스트링 내의 뉴클레오티드들의 출현들을 카운트하는 것이다. (packedDna와 같은) 패킹된 데이터 포맷에 있어서, 기술들은, 스트링 내의 상이한 뉴클레오티드 출현들을 카운트하기 위해서 논리 연산들과 함께 비트단위 개체군 카운트들, 그리고/또는 시프트 및 마스크 연산들과 함께 룩업 테이블들의 이용을 수반할 수 있다. 위의 예들에서와 같이 SIMD 개체군 카운트 명령어들을 이용함으로써, 스트링 내의 상이한 뉴클레오티드 출현들을 카운트하기 위해서 이전에 요구된 많은 연산이 제거될 수 있다. 따라서, 게놈 시퀀싱 및 정렬 처리와 같은 애플리케이션들의 성능, 및 일반적으로는 데이터 마이닝과 같은 데이터베이스 애플리케이션들 및 검색 애플리케이션들에 대한 성능이 상당히 개선될 수 있다.
도 4a는 본 발명의 적어도 하나의 실시예에 따른 순차 파이프라인 및 레지스터 리네이밍 스테이지, 비순차 발행/실행 파이프라인을 도시하는 블록도이다. 도 4b는 본 발명의 적어도 하나의 실시예에 따른 프로세서에 포함될 순차 아키텍처 코어 및 레지스터 리네이밍 로직, 비순차 발행/실행 로직을 도시하는 블록도이다. 도 4a에서의 실선 박스들은 순차 파이프라인을 예시하는 한편, 파선 박스들은 레지스터 리네이밍, 비순차 발행/실행 파이프라인을 예시한다. 유사하게, 도 4b에서의 실선 박스들은 순차 아키텍처 로직을 예시하는 한편, 파선 박스들은 레지스터 리네이밍 로직 및 비순차 발행/실행 로직을 예시한다.
도 4a에서, 프로세서 파이프라인(400)은 페치 스테이지(402), 길이 디코드 스테이지(404), 디코드 스테이지(406), 할당 스테이지(408), 리네이밍 스테이지(410), 스케줄링(디스패치 또는 발행으로도 알려져 있음) 스테이지(412), 레지스터 판독/메모리 판독 스테이지(414), 실행 스테이지(416), 후기입(write back)/메모리 기입 스테이지(418), 예외 핸들링 스테이지(422) 및 커미트 스테이지(424)를 포함한다.
도 4b에서, 화살표들은 2개 이상의 유닛 사이의 연결을 나타내고, 화살표의 방향은 이러한 유닛들 사이의 데이터 흐름의 방향을 나타낸다. 도 4b는 실행 엔진 유닛(450)에 연결된 프론트 엔드 유닛(430) - 이들 양자는 메모리 유닛(470)에 연결됨 - 을 포함하는 프로세서 코어(490)를 도시한다.
코어(490)는 RISC(reduced instruction set computing) 코어, CISC(complex instruction set computing) 코어, VLIW(very long instruction word) 코어, 또는 하이브리드 또는 대안적인 코어 타입일 수 있다. 다른 옵션으로서, 코어(490)는, 예를 들어, 네트워크 또는 통신 코어, 압축 엔진, 그래픽스 코어 등과 같은 특수 목적 코어일 수 있다.
프론트 엔드 유닛(430)은 명령어 캐시 유닛(434)에 연결된 분기 예측 유닛(432)을 포함하고, 이 명령어 캐시 유닛은 명령어 변환 색인 버퍼(TLB: translation lookaside buffer)(436)에 연결되고, 이 명령어 변환 색인 버퍼는 명령어 페치 유닛(438)에 연결되고, 이 명령어 페치 유닛은 디코드 유닛(440)에 연결된다. 디코드 유닛 또는 디코더는 명령어들을 디코딩하고, 출력으로서 하나 이상의 마이크로연산들, 마이크로코드 엔트리 포인트들, 마이크로명령어들, 다른 명령어들, 또는 다른 제어 신호들을 생성할 수 있는데, 이들은 오리지널 명령어들로부터 디코딩되거나, 또는 다른 방식으로 오리지널 명령어들을 반영하거나 오리지널 명령어들로부터 도출된다. 디코더는 다양한 상이한 메커니즘들을 이용하여 구현될 수 있다. 적합한 메커니즘들의 예들은 룩업 테이블들, 하드웨어 구현들, 프로그램가능 로직 어레이들(PLA들), 마이크로코드 판독 전용 메모리들(ROM들) 등을 포함하지만, 이에 제한되지는 않는다. 명령어 캐시 유닛(434)은 메모리 유닛(470)에서의 레벨 2(L2) 캐시 유닛(476)에 또한 연결된다. 디코드 유닛(440)은 실행 엔진 유닛(450)에서의 리네임/할당자 유닛(452)에 연결된다.
실행 엔진 유닛(450)은, 하나 이상의 스케줄러 유닛(들)(456)의 세트 및 리타이어먼트 유닛(454)에 연결된 리네임/할당자 유닛(452)을 포함한다. 스케줄러 유닛(들)(456)은, 예약 스테이션들, 중앙 명령어 윈도우 등을 비롯한 임의의 개수의 상이한 스케줄러들을 나타낸다. 스케줄러 유닛(들)(456)은 물리적 레지스터 파일(들) 유닛(들)(458)에 연결된다. 물리적 레지스터 파일(들) 유닛들(458) 각각은 하나 이상의 물리적 레지스터 파일을 나타내고, 이들 중 상이한 물리적 레지스터 파일들은 스칼라 정수, 스칼라 부동 소수점, 패킹된 정수, 패킹된 부동 소수점, 벡터 정수, 벡터 부동 소수점 등, 상태(예를 들어, 실행될 다음 명령어의 어드레스인 명령어 포인터) 등과 같은 하나 이상의 상이한 데이터 타입을 저장한다. 물리적 레지스터 파일(들) 유닛(들)(458)은, (예를 들어, 재정렬 버퍼(들) 및 리타이어먼트 레지스터 파일(들)을 이용하여; 장래 파일(들), 이력 버퍼(들) 및 리타이어먼트 레지스터 파일(들)을 이용하여; 레지스터 맵들 및 레지스터들의 풀을 이용하거나 하여) 레지스터 리네이밍 및 비순차 실행이 구현될 수 있는 다양한 방식들을 예시하기 위해서 리타이어먼트 유닛(454)에 의해 중첩된다. 일반적으로, 아키텍처 레지스터들은 프로세서 외부에서 또는 프로그래머의 관점에서 가시적이다. 레지스터들은 임의의 알려진 특정 타입의 회로에 제한되지는 않는다. 본 명세서에 설명된 바와 같이 데이터를 저장하고 제공할 수 있는 한, 다양한 상이한 타입의 레지스터들이 적합하다. 적합한 레지스터들의 예들은 전용 물리적 레지스터들, 레지스터 리네이밍을 이용하여 동적으로 할당된 물리적 레지스터들, 전용 물리적 레지스터들과 동적으로 할당된 물리적 레지스터들의 조합 등을 포함하지만, 이에 제한되지는 않는다. 리타이어먼트 유닛(454) 및 물리적 레지스터 파일(들) 유닛(들)(458)은 실행 클러스터(들)(460)에 연결된다. 실행 클러스터(들)(460)는 하나 이상의 실행 유닛들(462)의 세트 및 하나 이상의 메모리 액세스 유닛들(464)의 세트를 포함한다. 실행 유닛들(462)은 다양한 타입의 데이터(예를 들어, 스칼라 부동 소수점, 패킹된 정수, 패킹된 부동 소수점, 벡터 정수, 벡터 부동 소수점)에 대해 다양한 연산들(예를 들어, 시프트, 가산, 감산, 승산)을 수행할 수 있다. 일부 실시예들은 특정 기능들이나 기능들의 세트들에 전용인 다수의 실행 유닛을 포함할 수 있지만, 다른 실시예들은 단 하나의 실행 유닛, 또는 전부가 모든 기능을 수행하는 다수의 실행 유닛을 포함할 수 있다. 스케줄러 유닛(들)(456), 물리적 레지스터 파일(들) 유닛(들)(458) 및 실행 클러스터(들)(460)는 가능하게는 복수개인 것으로 도시되어 있는데, 그 이유는 특정 실시예들이 특정 타입의 데이터/연산들에 대해 별개의 파이프라인들(예를 들어, 스칼라 정수 파이프라인, 스칼라 부동 소수점/패킹된 정수/패킹된 부동 소수점/벡터 정수/벡터 부동 소수점 파이프라인, 및/또는 자신의 스케줄러 유닛, 물리적 레지스터 파일(들) 유닛 및/또는 실행 클러스터를 각각 갖는 메모리 액세스 파이프라인 - 별개의 메모리 액세스 파이프라인의 경우에, 이 파이프라인의 실행 클러스터만이 메모리 액세스 유닛(들)(464)을 갖는 특정 실시예들이 구현됨)을 생성하기 때문이다. 또한, 별개의 파이프라인들이 이용되는 경우, 이들 파이프라인들 중 하나 이상은 비순차 발행/실행일 수 있고, 나머지는 순차적일 수 있다는 것이 이해되어야 한다.
메모리 액세스 유닛들(464)의 세트는 메모리 유닛(470)에 연결되고, 이 메모리 유닛은 레벨 2(L2) 캐시 유닛(476)에 연결되는 데이터 캐시 유닛(474)에 연결된 데이터 TLB 유닛(472)을 포함한다. 하나의 예시적인 실시예에서, 메모리 액세스 유닛들(464)은 로드 유닛(load unit), 어드레스 스토어 유닛(store address unit) 및 데이터 스토어 유닛(store data unit)을 포함할 수 있으며, 이들 각각은 메모리 유닛(470)에서의 데이터 TLB 유닛(472)에 연결된다. L2 캐시 유닛(476)은 하나 이상의 다른 레벨의 캐시에 그리고 궁극적으로는 메인 메모리에 연결된다.
예로서, 예시적인 레지스터 리네이밍, 비순차 발행/실행 코어 아키텍처는 다음과 같이 파이프라인(400)을 구현할 수 있다: 1) 명령어 페치(438)는 페치 및 길이 디코딩 스테이지들(402 및 404)을 수행하고; 2) 디코드 유닛(440)은 디코드 스테이지(406)를 수행하고; 3) 리네임/할당자 유닛(452)은 할당 스테이지(408) 및 리네이밍 스테이지(410)를 수행하고; 4) 스케줄러 유닛(들)(456)은 스케줄 스테이지(412)를 수행하고; 5) 물리적 레지스터 파일(들) 유닛(들)(458) 및 메모리 유닛(470)은 레지스터 판독/메모리 판독 스테이지(414)를 수행하고; 실행 클러스터(460)는 실행 스테이지(416)를 수행하고; 6) 메모리 유닛(470) 및 물리적 레지스터 파일(들) 유닛(들)(458)은 후기입/메모리 기입 스테이지(418)를 수행하고; 7) 다양한 유닛들이 예외 핸들링 스테이지(422)에 수반될 수 있고; 8) 리타이어먼트 유닛(454) 및 물리적 레지스터 파일(들) 유닛(들)(458)은 커미트 스테이지(424)를 수행한다.
코어(490)는 하나 이상의 명령어 세트들(예를 들어, (더 새로운 버전이 추가된 소정의 확장을 갖는) x86 명령어 세트; 캘리포니아주 서니베일에 있는 MIPS Technologies의 MIPS 명령어 세트; 캘리포니아주 서니베일에 있는 ARM Holdings의 (NEON과 같은 선택적인 부가 확장을 갖는) ARM 명령어 세트)을 지원할 수 있다.
코어는 (스레드들 또는 연산들의 2개 이상의 병렬 세트를 실행하는) 멀티스레딩을 지원할 수 있고, 시간 분할 멀티스레딩(time sliced multithreading), 동시적 멀티스레딩(단일의 물리적 코어는, 물리적 코어가 동시적으로 멀티스레딩하는 스레드들 각각에 대한 논리적 코어를 제공함), 또는 이들의 조합(예를 들어, 인텔® Hyperthreading 기술에서와 같이 시간 분할 페칭과 디코딩 및 그 이후의 동시적 멀티스레딩)을 비롯한 각종 방식들로 그렇게 할 수 있다는 것이 이해되어야 한다.
레지스터 리네이밍이 비순차 실행의 콘텍스트에서 설명되지만, 레지스터 리네이밍은 순차 아키텍처에서 이용될 수 있다는 것이 이해되어야 한다. 프로세서의 예시된 실시예가 별개의 명령어 및 데이터 캐시 유닛들(434/474) 및 공유 L2 캐시 유닛(476)을 또한 포함하지만, 대안적인 실시예들은, 예를 들어 레벨 1(L1) 내부 캐시 또는 다중 레벨의 내부 캐시와 같이, 명령어들 및 데이터 양쪽 모두에 대한 단일의 내부 캐시를 가질 수 있다. 일부 실시예들에서, 시스템은, 코어 및/또는 프로세서의 외부에 있는 외부 캐시와 내부 캐시의 조합을 포함할 수 있다. 대안적으로, 모든 캐시는 코어 및/또는 프로세서의 외부에 있을 수 있다.
도 5는 본 발명의 실시예들에 따른 통합된 메모리 제어기 및 그래픽스를 갖는 단일 코어 프로세서 및 멀티 코어 프로세서(500)의 블록도이다. 도 5의 실선 박스들은, 단일 코어(502A), 시스템 에이전트(510), 하나 이상의 버스 제어기 유닛들(516)의 세트를 갖는 프로세서(500)를 예시하는 한편, 파선 박스들의 선택적인 추가는, 다수의 코어들(502A 내지 502N), 시스템 에이전트 유닛(510)에서의 하나 이상의 통합된 메모리 제어기 유닛(들)(514)의 세트, 및 통합된 그래픽스 로직(508)을 갖는 대안적인 프로세서(500)를 예시한다.
메모리 계층구조는, 코어들 내의 하나 이상의 레벨의 캐시, 하나 이상의 공유 캐시 유닛들(506)의 세트, 및 통합된 메모리 제어기 유닛들(514)의 세트에 연결된 외부 메모리(도시되지 않음)를 포함한다. 공유 캐시 유닛들(506)의 세트는, 레벨 2(L2), 레벨 3(L3), 레벨 4(L4) 또는 다른 레벨 캐시와 같은 하나 이상의 중간 레벨 캐시, 최종 레벨 캐시(LLC: last level cache) 및/또는 이들의 조합을 포함할 수 있다. 일 실시예에서 링 기반 상호접속 유닛(512)은 통합된 그래픽스 로직(508), 공유 캐시 유닛들(506)의 세트 및 시스템 에이전트 유닛(510)을 상호접속하지만, 대안적인 실시예들은 이러한 유닛들을 상호접속하기 위해 임의의 개수의 잘 알려진 기술을 이용할 수 있다.
일부 실시예들에서, 코어들(502A 내지 502N) 중 하나 이상은 멀티스레딩을 할 수 있다. 시스템 에이전트(510)는 코어들(502A 내지 502N)을 조정하며 동작시키는 컴포넌트들을 포함한다. 시스템 에이전트 유닛(510)은 예를 들어 전력 제어 유닛(PCU) 및 디스플레이 유닛을 포함할 수 있다. PCU는, 코어들(502A 내지 502N) 및 통합된 그래픽스 로직(508)의 전력 상태를 조절하기 위해 필요한 로직 및 컴포넌트들일 수 있거나 이들을 포함할 수 있다. 디스플레이 유닛은 하나 이상의 외부 접속된 디스플레이를 구동시키기 위한 것이다.
코어들(502A 내지 502N)은 아키텍처 및/또는 명령어 세트에 관하여 동질적일 수도 있고 이질적일 수도 있다. 예를 들어, 코어들(502A 내지 502N) 중 일부는 순차적일 수 있는 한편, 다른 것들은 비순차적이다. 다른 예로서, 코어들(502A 내지 502N) 중 2개 이상은 동일한 명령어 세트를 실행가능할 수 있는 한편, 다른 것들은 단지 그 명령어 세트의 서브세트 또는 상이한 명령어 세트를 실행가능할 수 있다.
프로세서는, 캘리포니아주 산타 클라라에 있는 인텔 코포레이션으로부터 입수가능한 Core™ i3, i5, i7, 2 Duo 및 Quad, Xeon™, Itanium™, XScale™ 또는 StrongARM™ 프로세서와 같은 범용 프로세서일 수 있다. 대안적으로, 프로세서는 ARM Holdings, Ltd, MIPS 등과 같은 다른 회사로부터의 것일 수 있다. 프로세서는, 예를 들어, 네트워크 또는 통신 프로세서, 압축 엔진, 그래픽스 프로세서, 코프로세서, 임베디드 프로세서 등과 같은 특수 목적 프로세서일 수 있다. 프로세서는 하나 이상의 칩 상에 구현될 수 있다. 프로세서(500)는, 예를 들어 BiCMOS, CMOS 또는 NMOS와 같은 다수의 프로세스 기술 중 임의의 것을 이용하여 하나 이상의 기판 상에 구현될 수 있고/있거나 그 일부일 수 있다.
도 6 내지 도 8은 프로세서(500)를 포함하기에 적합한 예시적인 시스템들인 한편, 도 9는 코어들(502) 중 하나 이상을 포함할 수 있는 예시적인 시스템 온 칩(SoC)이다. 랩톱들, 데스크톱들, 핸드헬드 PC들, PDA들(personal digital assistants), 엔지니어링 워크스테이션들, 서버들, 네트워크 디바이스들, 네트워크 허브들, 스위치들, 임베디드 프로세서들, 디지털 신호 프로세서들(DSP들), 그래픽스 디바이스들, 비디오 게임 디바이스들, 셋톱 박스들, 마이크로컨트롤러들, 셀 폰들, 휴대용 미디어 플레이어들, 핸드헬드 디바이스들 및 다양한 다른 전자 디바이스들에 대하여 관련 기술분야에 알려진 다른 시스템 설계들 및 구성들도 또한 적합하다. 일반적으로, 본 명세서에 개시된 바와 같은 프로세서 및/또는 다른 실행 로직을 통합할 수 있는 매우 다양한 시스템들 또는 전자 디바이스들이 일반적으로 적합하다.
이하 도 6을 참조하면, 본 발명의 일 실시예에 따른 시스템(600)의 블록도가 도시되어 있다. 시스템(600)은 그래픽스 메모리 제어기 허브(GMCH)(620)에 연결되는 하나 이상의 프로세서(610, 615)를 포함할 수 있다. 부가적인 프로세서들(615)의 선택적인 속성은 도 6에서 파선들로 표시되어 있다.
각각의 프로세서(610, 615)는 프로세서(500)의 소정의 버전일 수 있다. 그러나, 통합된 그래픽스 로직 및 통합된 메모리 제어 유닛들이 프로세서들(610, 615)에 존재할 가능성이 없다는 점에 유의해야 한다. 도 6은 예를 들어 동적 랜덤 액세스 메모리(DRAM)일 수 있는 메모리(640)에 GMCH(620)가 연결될 수 있는 것을 도시한다. DRAM은 적어도 하나의 실시예에 있어서 비휘발성 캐시와 연관될 수 있다.
GMCH(620)는 칩셋이거나 또는 칩셋의 일부일 수 있다. GMCH(620)는 프로세서(들)(610, 615)와 통신하고, 프로세서(들)(610, 615)와 메모리(640) 사이의 상호작용을 제어할 수 있다. 또한, GMCH(620)는 프로세서(들)(610, 615)와 시스템(600)의 다른 요소들 사이의 가속화 버스 인터페이스의 역할을 할 수 있다. 적어도 하나의 실시예에 있어서, GMCH(620)는 FSB(frontside bus)(695)와 같은 다분기 버스(multi-drop bus)를 통해 프로세서(들)(610, 615)와 통신한다.
또한, GMCH(620)는 (평면 패널 디스플레이와 같은) 디스플레이(645)에 연결된다. GMCH(620)는 통합된 그래픽스 가속기를 포함할 수 있다. GMCH(620)는, 다양한 주변 디바이스들을 시스템(600)에 연결하는데 이용될 수 있는 입/출력(I/O) 제어기 허브(ICH)(650)에 또한 연결된다. 예를 들어, 다른 주변 디바이스(670)와 함께, ICH(650)에 연결된 별개의 그래픽스 디바이스일 수 있는 외부 그래픽스 디바이스(660)가 도 6의 실시예에 도시되어 있다.
대안적으로, 부가적인 또는 상이한 프로세서들도 또한 시스템(600)에 존재할 수 있다. 예를 들어, 부가적인 프로세서(들)(615)는 프로세서(610)와 동일한 부가적인 프로세서(들), 프로세서(610)에 비대칭이거나 이질적인 부가적인 프로세서(들), (예를 들어 그래픽스 가속기들 또는 디지털 신호 처리(DSP) 유닛들과 같은) 가속기들, 필드 프로그램가능 게이트 어레이들 또는 임의의 다른 프로세서를 포함할 수 있다. 아키텍처, 마이크로아키텍처, 열, 전력 소모 특성 등을 포함하는 다양한 성능 메트릭(metrics of merit)에 관하여 물리적 자원들(610, 615) 사이에 각종 차이점들이 존재할 수 있다. 이러한 차이점들은 프로세서들(610, 615) 사이의 비대칭성 및 이질성으로서 효과적으로 나타날 수 있다. 적어도 하나의 실시예에 있어서, 다양한 프로세서들(610, 615)은 동일한 다이 패키지에 존재할 수 있다.
이하 도 7을 참조하면, 본 발명의 실시예에 따른 제2 시스템(700)의 블록도가 도시되어 있다. 도 7에 도시된 바와 같이, 멀티프로세서 시스템(700)은 점대점 상호접속 시스템이고, 점대점 상호접속부(750)를 통해 연결되는 제1 프로세서(770) 및 제2 프로세서(780)를 포함한다. 프로세서들(770 및 780) 각각은 프로세서들(610, 615) 중 하나 이상과 같이 프로세서(500)의 소정의 버전일 수 있다.
2개의 프로세서(770, 780)만을 갖는 것으로 도시되어 있지만, 본 발명의 범위는 이에 제한되지는 않는다는 것이 이해되어야 한다. 다른 실시예들에서, 하나 이상의 부가적인 프로세서가 주어진 프로세서에 존재할 수 있다.
프로세서들(770 및 780)은 각각 통합된 메모리 제어기 유닛들(772 및 782)을 포함하는 것으로 도시되어 있다. 또한, 프로세서(770)는 그것의 버스 제어기 유닛들의 일부로서 점대점(P-P) 인터페이스들(776 및 778)을 포함하고; 유사하게, 제2 프로세서(780)는 P-P 인터페이스들(786 및 788)을 포함한다. 프로세서들(770, 780)은 점대점(P-P) 인터페이스 회로들(778, 788)을 이용하여 P-P 인터페이스(750)를 통해 정보를 교환할 수 있다. 도 7에 도시된 바와 같이, IMC들(772 및 782)은 프로세서들을 각각의 메모리들, 즉 각각의 프로세서들에 로컬로 부착된 메인 메모리의 부분들일 수 있는 메모리(732) 및 메모리(734)에 연결한다.
프로세서들(770, 780) 각각은 점대점 인터페이스 회로들(776, 794, 786, 798)을 이용하여 개별적인 P-P 인터페이스들(752, 754)을 통해 칩셋(790)과 정보를 교환할 수 있다. 또한, 칩셋(790)은 고성능 그래픽스 인터페이스(739)를 통해 고성능 그래픽스 회로(738)와 정보를 교환할 수 있다.
공유 캐시(도시되지 않음)가 양쪽 프로세서들의 외부에 또는 어느 하나의 프로세서에 포함될 수 있지만, P-P 상호접속부를 통해 프로세서들과 접속되어, 프로세서가 저전력 모드에 들어가는 경우에 어느 하나의 프로세서 또는 양쪽 프로세서의 로컬 캐시 정보가 공유 캐시에 저장될 수 있게 된다.
칩셋(790)은 인터페이스(796)를 통해 제1 버스(716)에 연결될 수 있다. 일 실시예에서, 제1 버스(716)는 PCI(Peripheral Component Interconnect) 버스이거나, 또는 PCI Express 버스 또는 다른 제3세대 I/O 상호접속 버스와 같은 버스일 수 있지만, 본 발명의 범위는 이에 제한되지는 않는다.
도 7에 도시된 바와 같이, 제1 버스(716)를 제2 버스(720)에 연결하는 버스 브리지(718)와 함께, 다양한 I/O 디바이스들(714)이 제1 버스(716)에 연결될 수 있다. 일 실시예에서, 제2 버스(720)는 LPC(low pin count) 버스일 수 있다. 일 실시예에서, 예를 들어, 키보드 및/또는 마우스(722), 통신 디바이스들(727), 및 명령어들/코드 및 데이터(730)를 포함할 수 있는 디스크 드라이브나 다른 대용량 스토리지 디바이스와 같은 스토리지 유닛(728)을 포함하는 다양한 디바이스들이 제2 버스(720)에 연결될 수 있다. 또한, 오디오 I/O(724)가 제2 버스(720)에 연결될 수 있다. 다른 아키텍처들도 가능하다는 점에 유의한다. 예를 들어, 도 7의 점대점 아키텍처 대신에, 시스템은 다분기 버스 또는 다른 이러한 아키텍처를 구현할 수 있다.
이하 도 8을 참조하면, 본 발명의 실시예에 따른 제3 시스템(800)의 블록도가 도시되어 있다. 도 7 및 도 8에서의 유사한 요소들은 유사한 참조 번호들을 지니며, 도 8의 다른 양태들을 모호하게 하는 것을 회피하기 위해서 도 8로부터 도 7의 특정 양태들이 생략되었다.
도 8은 프로세서들(870, 880)이 각각 통합된 메모리 및 I/O 제어 로직("CL")(872 및 882)을 포함할 수 있는 것을 도시한다. 적어도 하나의 실시예에 있어서, CL(872, 882)은 도 5 및 도 7과 관련하여 전술한 것과 같은 통합된 메모리 제어기 유닛들을 포함할 수 있다. 추가로, CL(872, 882)은 I/O 제어 로직을 또한 포함할 수 있다. 도 8은 메모리들(832, 834)이 CL(872, 882)에 연결되는 것뿐만 아니라 I/O 디바이스들(814)도 제어 로직(872, 882)에 연결되는 것을 도시한다. 레거시 I/O 디바이스들(815)이 칩셋(890)에 연결된다.
이하 도 9을 참조하면, 본 발명의 실시예에 따른 SoC(900)의 블록도가 도시되어 있다. 도 5에서의 유사한 요소들은 유사한 참조 번호들을 지닌다. 또한, 파선 박스들은 더 진보된 SoC들에 대한 선택적인 특징들이다. 도 9에서, 상호접속 유닛(들)(902)은, 하나 이상의 코어들(502A 내지 502N)의 세트 및 공유 캐시 유닛(들)(506)을 포함하는 애플리케이션 프로세서(910); 시스템 에이전트 유닛(510); 버스 제어기 유닛(들)(516); 통합된 메모리 제어기 유닛(들)(514); 통합된 그래픽스 로직(508), 스틸(still) 및/또는 비디오 카메라 기능성을 제공하기 위한 이미지 프로세서(924), 하드웨어 오디오 가속화를 제공하기 위한 오디오 프로세서(926), 및 비디오 인코드/디코드 가속화를 제공하기 위한 비디오 프로세서(928)를 포함할 수 있는 하나 이상의 미디어 프로세서들(920)의 세트; 정적 랜덤 액세스 메모리(SRAM) 유닛(930); 직접 메모리 액세스(DMA) 유닛(932); 및 하나 이상의 외부 디스플레이에 연결하기 위한 디스플레이 유닛(940)에 연결된다.
도 10은 일 실시예에 따른 적어도 하나의 명령어를 수행할 수 있는 중앙 처리 유닛(CPU)과 그래픽스 처리 유닛(GPU)을 포함하는 프로세서를 도시한다. 일 실시예에서, 적어도 하나의 실시예에 따른 연산들을 수행하기 위한 명령어가 CPU에 의해 수행될 수 있다. 다른 실시예에서, 이 명령어는 GPU에 의해 수행될 수 있다. 또 다른 실시예에서, 이 명령어는 GPU 및 CPU에 의해 수행되는 연산들의 조합을 통해 수행될 수 있다. 예를 들어, 일 실시예에서, 일 실시예에 따른 명령어가 GPU 상에서의 실행을 위해 수신되어 디코딩될 수 있다. 그러나, 디코딩된 명령어 내의 하나 이상의 연산은 CPU에 의해 수행되고, 그 결과는 명령어의 최종 리타이어먼트를 위해 GPU에 리턴될 수 있다. 반대로, 일부 실시예들에서, CPU가 1차 프로세서의 역할을 하고, GPU가 코프로세서의 역할을 할 수 있다.
일부 실시예들에서, 고도의 병렬 스루풋 프로세서들로부터 이익을 얻는 명령어들은 GPU에 의해 수행될 수 있는 한편, 깊은 파이프라인형 아키텍처들(deeply pipelined architectures)로부터 이익을 얻는 프로세서들의 성능으로부터 이익을 얻는 명령어들은 CPU에 의해 수행될 수 있다. 예를 들어, 그래픽스, 과학 애플리케이션, 금융 애플리케이션 및 다른 병렬 워크로드(workload)는 GPU의 성능으로부터 이익을 얻고, 그에 따라 실행될 수 있는 한편, 운영 체제 커널 또는 애플리케이션 코드와 같은 더 순차적인 애플리케이션들은 CPU에 대해 더 적합할 수 있다.
도 10에서, 프로세서(1000)는 CPU(1005), GPU(1010), 이미지 프로세서(1015), 비디오 프로세서(1020), USB 제어기(1025), UART 제어기(1030), SPI/SDIO 제어기(1035), 디스플레이 디바이스(1040), 고화질 멀티미디어 인터페이스(HDMI: High-Definition Multimedia Interface) 제어기(1045), MIPI 제어기(1050), 플래시 메모리 제어기(1055), DDR(dual data rate) 제어기(1060), 보안 엔진(1065), 및 I2S/I2C(Integrated Interchip Sound/Inter-Integrated Circuit) 인터페이스(1070)를 포함한다. 더 많은 CPU 또는 GPU 및 다른 주변 장치 인터페이스 제어기들을 비롯한 다른 로직 및 회로들이 도 10의 프로세서에 포함될 수 있다.
적어도 하나의 실시예의 하나 이상의 양태는, 머신에 의해 판독될 때에 이 머신으로 하여금 본 명세서에 설명된 기술들을 수행하는 로직을 제조하게 하는, 프로세서 내의 다양한 로직을 표현하는 머신 판독가능 매체 상에 저장된 대표적인 데이터에 의해 구현될 수 있다. "IP 코어들"로서 알려진 이러한 표현들은 유형의 머신 판독가능 매체("테이프") 상에 저장되고, 다양한 고객들 또는 제조 설비들에 공급되어, 로직 또는 프로세서를 실제로 제조하는 제조 머신들로 로딩될 수 있다. 예를 들어, 중국 과학원의 계산 기술 연구소(ICT)에 의해 개발된 Loongson IP 코어들 및 ARM Holdings, Ltd.에 의해 개발된 Cortex™ 계열의 프로세서들과 같은 IP 코어들은 Texas Instruments, Qualcomm, Apple 또는 Samsung과 같은 다양한 고객들 또는 실시권자들에게 판매되거나 라이센싱되고, 이러한 고객들 또는 실시권자들에 의해 제조된 프로세서들에 구현될 수 있다.
도 11은 일 실시예에 따른 IP 코어들의 개발을 나타내는 블록도를 도시한다. 스토리지(1130)는 시뮬레이션 소프트웨어(1120) 및/또는 하드웨어 또는 소프트웨어 모델(1110)을 포함한다. 일 실시예에서, IP 코어 설계를 표현하는 데이터가 메모리(1140)(예를 들어, 하드 디스크), 유선 접속(예를 들어, 인터넷)(1150) 또는 무선 접속(1160)을 통해 스토리지(1130)에 제공될 수 있다. 다음에, 시뮬레이션 툴 및 모델에 의해 생성된 IP 코어 정보는, 적어도 하나의 실시예에 따른 적어도 하나의 명령어를 수행하기 위해 제3자에 의해 그것이 제조될 수 있는 제조 설비로 전송될 수 있다.
일부 실시예들에서, 하나 이상의 명령어는 제1 타입 또는 아키텍처(예를 들어, x86)에 대응하고, 상이한 타입 또는 아키텍처(예를 들어, ARM)의 프로세서 상에서 번역되거나 에뮬레이트될 수 있다. 그러므로, 일 실시예에 따르면, 명령어는, ARM, x86, MIPS, GPU, 또는 다른 프로세서 타입 또는 아키텍처를 비롯한 임의의 프로세서 또는 프로세서 타입 상에서 수행될 수 있다.
도 12는 일 실시예에 따라 제1 타입의 명령어가 상이한 타입의 프로세서에 의해 에뮬레이트되는 방법을 도시한다. 도 12에서, 프로그램(1205)은, 일 실시예에 따른 명령어와 동일하거나 실질적으로 동일한 기능을 수행할 수 있는 일부 명령어들을 포함한다. 그러나, 프로그램(1205)의 명령어들은 프로세서(1215)와 상이하거나 호환되지 않는 타입 및/또는 포맷일 수 있고, 이는 프로그램(1205)에서의 타입의 명령어들이 본래 프로세서(1215)에 의해 실행가능하지 않을 수 있다는 것을 의미한다. 그러나, 에뮬레이션 로직(1210)의 도움으로, 프로그램(1205)의 명령어들은 본래 프로세서(1215)에 의해 실행될 수 있는 명령어들로 번역된다. 일 실시예에서, 에뮬레이션 로직은 하드웨어로 구현된다. 다른 실시예에서, 에뮬레이션 로직은, 프로그램(1205)에서의 타입의 명령어들을 본래 프로세서(1215)에 의해 실행가능한 타입으로 번역하는 소프트웨어를 포함하는 유형의 머신 판독가능 매체에 구현된다. 다른 실시예들에서, 에뮬레이션 로직은, 고정 기능 또는 프로그램가능 하드웨어와 유형의 머신 판독가능 매체 상에 저장된 프로그램의 조합이다. 일 실시예에서, 프로세서는 에뮬레이션 로직을 포함하는 한편, 다른 실시예들에서, 에뮬레이션 로직은 프로세서의 외부에 존재하며 제3자에 의해 제공된다. 일 실시예에서, 프로세서는, 프로세서에 포함되거나 프로세서와 연관된 펌웨어 또는 마이크로코드를 실행함으로써 소프트웨어를 포함하는 유형의 머신 판독가능 매체에 구현된 에뮬레이션 로직을 로딩할 수 있다.
도 13은 본 발명의 실시예들에 따른 소스 명령어 세트에서의 2진 명령어들을 타깃 명령어 세트에서의 2진 명령어들로 변환하기 위한 소프트웨어 명령어 변환기의 이용을 대조하는 블록도이다. 도시된 실시예에서, 명령어 변환기는 소프트웨어 명령어 변환기이지만, 대안적으로 명령어 변환기는 소프트웨어, 펌웨어, 하드웨어 또는 이들의 다양한 조합으로 구현될 수 있다. 도 13은 하이 레벨 언어(1302)로 된 프로그램이 x86 컴파일러(1304)를 이용하여 컴파일링되어, 적어도 하나의 x86 명령어 세트 코어를 갖는 프로세서(1316)에 의해 본래 실행될 수 있는 x86 2진 코드(1306)를 생성할 수 있는 것을 도시한다. 적어도 하나의 x86 명령어 세트 코어를 갖는 프로세서(1316)는, 적어도 하나의 x86 명령어 세트 코어를 갖는 인텔 프로세서와 실질적으로 동일한 결과를 달성하기 위해서, (1) 인텔 x86 명령어 세트 코어의 명령어 세트의 상당부 또는 (2) 적어도 하나의 x86 명령어 세트 코어를 갖는 인텔 프로세서 상에서 실행되도록 되어 있는 오브젝트 코드 버전의 애플리케이션들 또는 다른 소프트웨어를 호환가능하게 실행하거나 또는 다른 방식으로 처리함으로써, 적어도 하나의 x86 명령어 세트 코어를 갖는 인텔 프로세서와 실질적으로 동일한 기능들을 수행할 수 있는 임의의 프로세서를 나타낸다. x86 컴파일러(1304)는, 부가적인 링크 처리(linkage processing)를 갖거나 갖지 않고서 적어도 하나의 x86 명령어 세트 코어를 갖는 프로세서(1316) 상에서 실행될 수 있는 x86 2진 코드(1306)(예를 들어, 오브젝트 코드)를 생성하도록 동작가능한 컴파일러를 나타낸다. 유사하게, 도 13은 하이 레벨 언어(1302)로 된 프로그램이 대안적인 명령어 세트 컴파일러(1308)를 이용하여 컴파일링되어, 적어도 하나의 x86 명령어 세트 코어를 갖지 않는 프로세서(1314)(예를 들어, 캘리포니아주 서니베일에 있는 MIPS Technologies의 MIPS 명령어 세트를 실행하고/하거나 캘리포니아주 서니베일에 있는 ARM Holdings의 ARM 명령어 세트를 실행하는 코어들을 갖는 프로세서)에 의해 본래 실행될 수 있는 대안적인 명령어 세트 2진 코드(1310)를 생성할 수 있는 것을 도시한다. 명령어 변환기(1312)는, x86 2진 코드(1306)를, x86 명령어 세트 코어를 갖지 않는 프로세서(1314)에 의해 본래 실행될 수 있는 코드로 변환하는데 이용된다. 이러한 변환된 코드는 대안적인 명령어 세트 2진 코드(1310)와 동일할 가능성이 낮은데, 그 이유는 이것을 할 수 있는 명령어 변환기가 제조되기 어렵기 때문이다; 그러나, 변환된 코드는 일반 연산을 달성할 것이며, 대안적인 명령어 세트로부터의 명령어들로 이루어질 것이다. 따라서, 명령어 변환기(1312)는, 에뮬레이션, 시뮬레이션 또는 임의의 다른 프로세스를 통해, x86 명령어 세트 프로세서 또는 코어를 갖지 않는 프로세서 또는 다른 전자 디바이스가 x86 2진 코드(1306)를 실행하는 것을 허용하는 소프트웨어, 펌웨어, 하드웨어 또는 이들의 조합을 나타낸다.
도 14는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 이용할 수 있는 게놈 시퀀싱 및 정렬 처리의 예의 일 실시예에 대한 도면을 도시한다. 이중 나선(1401)은, 수소 결합들에 의한 4가지 염기 뉴클레오티드인 티민, 시토신, 아데닌 및 구아닌의 염기 쌍들을 통해 서로 접속되는 당인산 백본(sugar phosphate backbone)의 2개의 역평행 배향 가닥(antiparallel oriented strands)을 포함한다. 염기 쌍들(예를 들어, 1410 및 1420)은 1402에 도시된 바와 같이 당인산 백본을 따라 시퀀스들로 조직된 1403과 같은 뉴클레오티드들로 구성된다. 예를 들어, 염기 쌍(1410)은 구아닌 뉴클레오티드(1412) 및 시토신 뉴클레오티드(1414)로 구성되고; 염기 쌍(1420)은 티민 뉴클레오티드(1422) 및 아데닌 뉴클레오티드(1424)로 구성된다. 뉴클레오티드들의 시퀀스들은 컴퓨터 애플리케이션 소프트웨어(1404)에 의해 (예를 들어 문자들 T, C, A 및 G의 스트링들(1442 및 1444)로서; 그리고/또는 염기 뉴클레오티드들의 2-비트 또는 때로는 4-비트 압축 인코딩들의 시퀀스들(1452 및 1454)로서) 인코딩되고 저장되고 처리된다.
인간 게놈은 상당량의 정보를 나타내며, 이러한 다량의 정보를 저장하는 것은 일반적으로 4가지 염기 뉴클레오티드인 티민, 시토신, 아데닌 및 구아닌(T, C, A, G)을 비트 쌍들로서 표현하는 것을 수반한다. 인간 게놈에는 약 3십억개의 염기 쌍들이 존재하고, 염기당 2 비트로(4가지 선택안), 인간 게놈은 약 6십억 비트 또는 약 750MB를 갖는다(각각의 염색체의 하나의 카피를 저장함). 더 일반적인 관행은, 적어도 중간 포맷으로, 염기 쌍의 각각의 염기 뉴클레오티드를 2 비트의 데이터로 표현하는 것일 수 있으며, 이는 약 1.4GB의 정보를 요구한다. 시퀀스들을 저장하기 위한 한가지 포맷은 "packedDna"로서 알려져 있다. 염기당 2 비트로 패킹되는 DNA 또는 디옥시리보핵산은 2진의 2-비트 값들로서 표현된다: T = 00, C = 01, A = 10, G = 11. 제1 염기는 바이트의 최상위 2 비트에 있으며; 마지막 염기는 최하위 2 비트에 있다. 예를 들어, 시퀀스 TCAG는 2진법으로 00011011(16진 0x1B)로서 표현된다. DNA 시퀀싱 기술들은 신속하며 정확한 정렬 프로그램들을 요구하는데, 예를 들어, 이들 중 하나는, 버로우즈-휠러 변환(Burrows-Wheeler Transform)을 이용한 역방향 검색(backward searching)에 기초하여, 종종 온더 플라이(on the fly)로, 다양한 시퀀스 길이들에 대한 염기 뉴클레오티드 출현 카운트들의 거대한 어레이들을 구축한다. 따라서, 뉴클레오티드들의 출현들을 신속하게 카운트하는 것은 성능 및 메모리 스토리지 요건에 상당히 영향을 미칠 수 있다.
도 15a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어의 이용에 대한 준비 중의 벡터 서브-바이트 압축해제의 예의 일 실시예에 대한 흐름도를 도시한다. 본 명세서에 개시된 프로세스(1501) 및 다른 프로세스들은, 범용 머신들에 의해 또는 특수 목적 머신들에 의해 또는 이들의 조합에 의해 실행가능한 전용 하드웨어 또는 소프트웨어 또는 펌웨어 연산 코드들을 포함할 수 있는 처리 블록들에 의해 수행된다.
예시된 예는 (예를 들어 packedDna와 같은) 요소당 패킹된 2-비트 포맷으로부터 바이트 요소당 8-비트 포맷으로의 벡터 압축해제의 예이다. 2가 균등하게 8을 나누기 때문에, 요소당 패킹된 2-비트 포맷의 각각의 바이트는, 각각의 가능한 초기 비트 정렬에 대해 하나씩, 4개의 요소를 포함한다.
프로세스(1501)의 셔플(shuffle) 처리 블록(1509)에서, 첫번째 2개의 서브-바이트 요소인 a 및 e를 적어도 포함하는 소스(1512)의 첫번째 바이트인 영(0) 및 두번째 바이트인 일(1)은 벡터(1515)의 제1 벡터 요소(예를 들어, 32-비트 벡터 요소)의 최하위 부분으로 카피되거나 셔플된다. 두번째 2개의 서브-바이트 요소인 i 및 m을 적어도 포함하는 세번째 바이트인 이(2) 및 네번째 바이트인 삼(3)은 벡터(1515)의 제1 벡터 요소의 최상위 부분으로 카피되거나 셔플된다. 또한 셔플 처리 블록(1509)에 도시된 바와 같이, 시프팅에 대한 준비로, 세번째 2개의 서브-바이트 요소인 b 및 f를 적어도 포함하는 소스(1512)의 다섯번째 바이트인 영(0) 및 여섯번째 바이트인 일(1)은 벡터(1515)의 제2 벡터 요소의 최하위 부분으로 카피되거나 셔플되고, 네번째 2개의 서브-바이트 요소인 j 및 n을 적어도 포함하는 일곱번째 바이트인 이(2) 및 여덟번째 바이트인 삼(3)은 벡터(1515)의 제2 벡터 요소의 최상위 부분으로 카피되거나 셔플된다. 첫번째 2개의 서브-바이트 요소 및 두번째 2개의 서브-바이트 요소 모두는 동일한 초기 비트 정렬을 가질 수 있으며, 세번째 2개의 서브-바이트 요소 및 네번째 2개의 서브-바이트 요소 모두도 또한 동일한 초기 비트 정렬을 가질 수 있다는 것이 인식될 것이다. 또한 셔플 처리 블록(1509)에 도시된 바와 같이, 다섯번째 2개의 서브-바이트 요소인 c 및 g를 적어도 포함하는 소스(1512)의 아홉번째 바이트인 영(0) 및 열번째 바이트인 일(1)은 벡터(1515)의 제3 벡터 요소의 최하위 부분으로 카피되거나 셔플되고, 여섯번째 2개의 서브-바이트 요소인 k 및 o를 적어도 포함하는 열한번째 바이트인 이(2) 및 열두번째 바이트인 삼(3)은 벡터(1515)의 제3 벡터 요소의 최상위 부분으로 카피되거나 셔플된다. 시프팅에 대한 준비로, 일곱번째 2개의 서브-바이트 요소인 d 및 h를 적어도 포함하는 소스(1512)의 열세번째 바이트인 영(0) 및 열네번째 바이트인 일(1)은 벡터(1515)의 제4 벡터 요소의 최하위 부분으로 카피되거나 셔플되고, 여덟번째 2개의 서브-바이트 요소인 l 및 p를 적어도 포함하는 열다섯번째 바이트인 이(2) 및 열여섯번째 바이트인 삼(3)은 벡터(1515)의 제4 벡터 요소의 최상위 부분으로 카피되거나 셔플된다.
시프트 처리 블록(1517)에서, 첫번째 2개의 서브-바이트 요소 및 두번째 2개의 서브-바이트 요소(즉, a, e, i 및 m)를 유지하는 벡터(1515)의 제1 벡터 요소는 벡터(1522)에서의 제1 시프트 카운트인 영(0)만큼 시프트되고; 세번째 2개의 서브-바이트 요소 및 네번째 2개의 서브-바이트 요소(즉, b, f, j 및 n)를 유지하는 제2 벡터 요소는 제2 시프트 카운트인 이(2)만큼 시프트되고; 다섯번째 2개의 서브-바이트 요소 및 여섯번째 2개의 서브-바이트 요소(즉, c, g, k 및 o)를 유지하는 제3 벡터 요소는 제3 시프트 카운트인 사(4)만큼 시프트되고; 일곱번째 2개의 서브-바이트 요소 및 여덟번째 2개의 서브-바이트 요소(즉, d, h, l 및 p)를 유지하는 제4 벡터 요소는 제4 시프트 카운트인 육(6)만큼 시프트되어, 이러한 서브-바이트 요소들을 벡터(1525)에서의 그들의 각각의 바이트의 최하위 비트에 정렬한다. 일 실시예에서, 이러한 시프트들은 SIMD 시프터들에 의해 벡터(1515)의 32-비트 벡터 요소들에 대해 동시에 수행된다. 대안적인 실시예들에서, 대신에 더 작거나 더 큰 시프트들이 이용될 수 있으며, 시프트들 전부는 동시에 수행되지 않을 수 있다.
셔플 처리(1528)에서, 시프트된 제1, 제2, 제3 및 제4 벡터 요소 각각의 최하위 바이트 포지션으로부터의 바이트는 벡터(1530)의 제1 벡터 요소(예를 들어, 32-비트 벡터 요소)로 카피되거나 셔플되고; 시프트된 제1, 제2, 제3 및 제4 벡터 요소 각각의 두번째 최하위 바이트 포지션으로부터의 바이트는 벡터(1530)의 제2 벡터 요소로 카피되거나 셔플되고; 시프트된 제1, 제2, 제3 및 제4 벡터 요소 각각의 두번째 최상위 바이트 포지션으로부터의 바이트는 벡터(1530)의 제3 벡터 요소로 카피되거나 셔플되고; 시프트된 제1, 제2, 제3 및 제4 벡터 요소 각각의 최상위 바이트 포지션으로부터의 바이트는 벡터(1530)의 제4 벡터 요소로 카피되거나 셔플되어, 그들의 오리지널 서브-바이트 순서를 복구한다. 일 실시예에서, 셔플 또는 카피는 SIMD 벡터 서브-바이트 압축해제 기능성을 제공하는 하나 이상의 명령어를 디코딩하는 것으로부터 생성된 단일의 마이크로연산 또는 마이크로-op에 따라 SIMD 셔플러들에 의해 동시에 수행될 수 있다. 대안적인 실시예들에서, 셔플 또는 카피는 하나보다 많은 마이크로연산 또는 마이크로-op에 따라 SIMD 셔플러들 또는 다른 SIMD 실행 유닛들에 의해 또한 수행될 수 있다.
AND 처리 블록(1542)에서, (예를 들어, 벡터(1541)를 이용하여) 벡터(1530)의 각각의 바이트의 다수의 최상위 비트가 정정되거나 마스킹된다. 일 실시예에서, 도시된 바와 같이, 다수의 비트의 정정은 32-비트 벡터 요소의 각각의 바이트에서 6 비트를 영으로 설정한다. 일부 실시예들에서, 프로세스(1501)의 SIMD 벡터 서브-바이트 압축해제는 매크로명령어들의 시퀀스로서 또는 마이크로코드 명령어들의 시퀀스로서 또는 이들의 조합으로서 구현될 수 있다.
도 15b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어의 이용에 대한 준비 중의 벡터 서브-바이트 압축해제의 예시적인 프로세스(1502)의 대안적인 실시예에 대한 흐름도를 도시한다.
예시된 예는 요소당 패킹된 4-비트 포맷으로부터 바이트 요소당 8-비트 포맷으로의 벡터 압축해제의 예이다. 4가 또한 균등하게 8을 나누기 때문에, 요소당 패킹된 4-비트 포맷의 각각의 바이트는, 각각의 가능한 초기 비트 정렬에 대해 하나씩, 2개의 요소를 포함한다.
프로세스(1502)의 셔플 처리 블록(1510)에서, 첫번째 2개의 서브-바이트 요소인 a 및 e를 적어도 포함하는 소스(1514)의 첫번째 바이트인 영(0) 및 두번째 바이트인 이(2)는 벡터(1515)의 제1 벡터 요소(예를 들어, 32-비트 벡터 요소)의 최하위 부분으로 카피되거나 셔플된다. 두번째 2개의 서브-바이트 요소인 i 및 m을 적어도 포함하는 세번째 바이트인 사(4) 및 네번째 바이트인 육(6)은 벡터(1515)의 제1 벡터 요소의 최상위 부분으로 카피되거나 셔플된다. 또한 셔플 처리 블록(1510)에 도시된 바와 같이, 시프팅에 대한 준비로, 세번째 2개의 서브-바이트 요소인 b 및 f를 적어도 포함하는 소스(1514)의 다섯번째 바이트인 영(0) 및 여섯번째 바이트인 이(2)는 벡터(1515)의 제2 벡터 요소의 최하위 부분으로 카피되거나 셔플되고, 네번째 2개의 서브-바이트 요소인 j 및 n을 적어도 포함하는 일곱번째 바이트인 사(4) 및 여덟번째 바이트인 육(6)은 벡터(1515)의 제2 벡터 요소의 최상위 부분으로 카피되거나 셔플된다. 첫번째 2개의 서브-바이트 요소 및 두번째 2개의 서브-바이트 요소 모두는 동일한 초기 비트 정렬을 가질 수 있으며, 세번째 2개의 서브-바이트 요소 및 네번째 2개의 서브-바이트 요소 모두도 또한 동일한 초기 비트 정렬을 가질 수 있다는 것이 인식될 것이다. 또한 셔플 처리 블록(1510)에 도시된 바와 같이, 다섯번째 2개의 서브-바이트 요소인 c 및 g를 적어도 포함하는 소스(1514)의 아홉번째 바이트인 일(1) 및 열번째 바이트인 삼(3)은 벡터(1515)의 제3 벡터 요소의 최하위 부분으로 카피되거나 셔플되고, 여섯번째 2개의 서브-바이트 요소인 k 및 o를 적어도 포함하는 열한번째 바이트인 오(5) 및 열두번째 바이트인 칠(7)은 벡터(1515)의 제3 벡터 요소의 최상위 부분으로 카피되거나 셔플된다. 시프팅에 대한 준비로, 일곱번째 2개의 서브-바이트 요소인 d 및 h를 적어도 포함하는 소스(1514)의 열세번째 바이트인 일(1) 및 열네번째 바이트인 삼(3)은 벡터(1515)의 제4 벡터 요소의 최하위 부분으로 카피되거나 셔플되고, 여덟번째 2개의 서브-바이트 요소인 l 및 p를 적어도 포함하는 열다섯번째 바이트인 오(5) 및 열여섯번째 바이트인 칠(7)은 벡터(1515)의 제4 벡터 요소의 최상위 부분으로 카피되거나 셔플된다.
시프트 처리 블록(1518)에서, 첫번째 2개의 서브-바이트 요소 및 두번째 2개의 서브-바이트 요소(즉, a, e, i 및 m)를 유지하는 벡터(1515)의 제1 벡터 요소는 벡터(1522)에서의 제1 시프트 카운트인 영(0)만큼 시프트되고; 세번째 2개의 서브-바이트 요소 및 네번째 2개의 서브-바이트 요소(즉, b, f, j 및 n)를 유지하는 제2 벡터 요소는 제2 시프트 카운트인 사(4)만큼 시프트되고; 다섯번째 2개의 서브-바이트 요소 및 여섯번째 2개의 서브-바이트 요소(즉, c, g, k 및 o)를 유지하는 제3 벡터 요소는 제3 시프트 카운트인 영(0)만큼 시프트되고; 일곱번째 2개의 서브-바이트 요소 및 여덟번째 2개의 서브-바이트 요소(즉, d, h, l 및 p)를 유지하는 제4 벡터 요소는 제4 시프트 카운트인 사(4)만큼 시프트되어, 이러한 서브-바이트 요소들을 벡터(1525)에서의 그들의 각각의 바이트의 최하위 비트에 정렬한다. 일 실시예에서, 이러한 시프트들은 SIMD 시프터들에 의해 벡터(1515)의 32-비트 벡터 요소들에 대해 동시에 수행된다. 대안적인 실시예들에서, 대신에 더 작거나 더 큰 시프트들이 이용될 수 있으며, 시프트들 전부는 동시에 수행되지 않을 수 있다.
셔플 처리(1528)에서, 시프트된 제1, 제2, 제3 및 제4 벡터 요소 각각의 최하위 바이트 포지션으로부터의 바이트는 벡터(1530)의 제1 벡터 요소(예를 들어, 32-비트 벡터 요소)로 카피되거나 셔플되고; 시프트된 제1, 제2, 제3 및 제4 벡터 요소 각각의 두번째 최하위 바이트 포지션으로부터의 바이트는 벡터(1530)의 제2 벡터 요소로 카피되거나 셔플되고; 시프트된 제1, 제2, 제3 및 제4 벡터 요소 각각의 두번째 최상위 바이트 포지션으로부터의 바이트는 벡터(1530)의 제3 벡터 요소로 카피되거나 셔플되고; 시프트된 제1, 제2, 제3 및 제4 벡터 요소 각각의 최상위 바이트 포지션으로부터의 바이트는 벡터(1530)의 제4 벡터 요소로 카피되거나 셔플되어, 그들의 오리지널 서브-바이트 순서를 복구한다. 일 실시예에서, 셔플 또는 카피는 SIMD 벡터 서브-바이트 압축해제 기능성을 제공하는 하나 이상의 명령어를 디코딩하는 것으로부터 생성된 단일의 마이크로연산 또는 마이크로-op에 따라 SIMD 셔플러들에 의해 동시에 수행될 수 있다. 대안적인 실시예들에서, 셔플 또는 카피는 하나보다 많은 마이크로연산 또는 마이크로-op에 따라 SIMD 셔플러들 또는 다른 SIMD 실행 유닛들에 의해 또한 수행될 수 있다.
AND 처리 블록(1544)에서, (예를 들어, 벡터(1543)를 이용하여) 벡터(1530)의 각각의 바이트의 다수의 최상위 비트가 정정되거나 마스킹된다. 일 실시예에서, 도시된 바와 같이, 다수의 비트의 정정은 32-비트 벡터 요소의 각각의 바이트에서 4 비트를 영으로 설정한다. 일부 실시예들에서, 프로세스(1502)의 SIMD 벡터 서브-바이트 압축해제는 매크로명령어들의 시퀀스로서 또는 마이크로코드 명령어들의 시퀀스로서 또는 이들의 조합으로서 구현될 수 있다.
프로세스들(1501 및 1502)은 패킹된 바이트 데이터에 대해 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 이전에 특히 유용할 수 있다는 것이 인식될 것이다. 한편, 패킹된 2-비트 데이터 포맷에 대해 또는 패킹된 4-비트 데이터 포맷에 대해 직접적으로 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어가 지원될 때, 프로세스들(1501 및 1502)의 처리는 불필요하게 될 수 있다.
도 16a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치의 실시예를 도시한다.
장치(1601)의 실시예들은 SIMD 개체군 카운트 기능성을 제공하는 명령어의 실행을 위한 코어(490)의 부분(예를 들어, 실행 유닛(들)(462)) 또는 파이프라인(400)의 부분(예를 들어, 실행 스테이지(416))일 수 있다. 장치(1601)의 실시예들은, 하나 이상의 가변의 복수의 n개의 가변 크기의 데이터 요소(one or more variable plurality of n variable sized data elements)의 값들을 저장하기 위한 하나 이상의 가변의 복수의 n개의 가변 크기의 데이터 필드(one or more variable plurality of n variable sized data fields)를 각각 포함하는 벡터 레지스터들(예를 들어, 물리적 레지스터 파일들 유닛(들)(458))과 연결될 수 있다. 장치(1601)의 실시예들은, (예를 들어, 명령어 니모닉(instruction mnemonic)의 부분으로서 또는 피연산자로서 또는 제어 레지스터에서) 패킹된 데이터 크기 및 벡터 개체군 카운트 연산을 특정하는 명령어를 디코딩하기 위한 디코드 스테이지(예를 들어, 디코드(406)) 또는 디코더(예를 들어, 디코드 유닛(440))와 또한 연결될 수 있다. 하나 이상의 실행 유닛(예를 들어, 실행 장치(1601))은, 디코딩된 명령어에 응답하여, (예를 들어, 메모리에 또는 레지스터에 저장되어 있는) 소스 벡터(1612)의 부분에서의 각각의 패킹된 데이터 필드의 특정되는 패킹된 데이터 크기에 따른 복수의 비트를 판독할 수 있는데, 여기서 소스 벡터의 그 부분에서의 복수의 제1 패킹된 데이터 필드 각각은 특정되는 패킹된 데이터 크기에 따른 복수의 비트를 저장한다. 장치(1601)의 예에 도시된 일 실시예에서, 복수의 제1 패킹된 데이터 필드 각각에 저장된 복수의 비트는 2이다. 대안적인 실시예에서, 일부 다른 복수의 비트가 복수의 제1 패킹된 데이터 필드 각각에 저장될 수 있다.
예를 들어, 장치(1601)에서, 소스 벡터(1612)의 제1의 복수의 n개의 데이터 필드의 하나 이상의 부분 각각에는 패킹된 데이터 필드들이 저장되는데, 소스 벡터(1612)의 부분에서의 각각의 패킹된 데이터 필드는 제2의 복수의 2 비트를 저장한다. 처리 블록(1620)에서, SIMD 2-비트 개체군 카운트 연산을 위한 명령어가 프로세서에서 실행되는 것에 응답하여, 소스 벡터(1612)의 n개의 데이터 필드의 이 부분에서의 패킹된 데이터 필드들이 판독되고, 미리 결정된 값(예를 들어, 2진 00)과 동등한 값들의 출현들은, 먼저 미리 결정된 값과 동등함(equality)에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1630) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 2-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 미리 결정된 값(예를 들어, 2진 00)은 명령어에 의해 즉시 피연산자로서 특정될 수 있다. 다른 실시예에서, 미리 결정된 값은 미리 결정된 고정 세트의 값들(1642) 중 하나일 수 있다. 다른 실시예에서, 미리 결정된 값은 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1642) 중 하나일 수 있다. 미리 결정된 값(예를 들어, 2진 00)과 동등한 카운트된 출현들인 처리 블록(1620)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1642) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1612)의 n개의 데이터 필드의 부분에 대응하는 목적지(1652)의 부분에 저장될 수 있다.
선택적으로, 처리 블록(1621)에서, SIMD 2-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 제2의 선택적인 미리 결정된 값(예를 들어, 2진 01)과 동등한 소스 벡터(1612)의 n개의 데이터 필드의 이 부분에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 제2의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1631) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 2-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 제2의 선택적인 미리 결정된 값(예를 들어, 2진 01)은 즉시 피연산자의 부분으로서 명령어에 의해 특정될 수 있다. 다른 실시예에서, 제2의 미리 결정된 값은 또한 미리 결정된 고정 세트의 값들(1642) 중 하나일 수 있다. 다른 실시예에서, 제2의 미리 결정된 값은 또한 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1642) 중 하나일 수 있다. 제2의 미리 결정된 값(예를 들어, 2진 01)과 동등한 카운트된 출현들인 처리 블록(1621)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1642) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1612)의 n개의 데이터 필드의 부분에 대응하는 목적지(1652)의 부분에 또한 저장될 수 있다.
선택적으로, 처리 블록(1622)에서, SIMD 2-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 제3의 선택적인 미리 결정된 값(예를 들어, 2진 10)과 동등한 소스 벡터(1612)의 n개의 데이터 필드의 이 부분에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 제3의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1632) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 2-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 제3의 선택적인 미리 결정된 값(예를 들어, 2진 10)은 즉시 피연산자의 부분으로서 명령어에 의해 특정될 수 있다. 다른 실시예에서, 제3의 미리 결정된 값은 또한 미리 결정된 고정 세트의 값들(1642) 중 하나일 수 있다. 다른 실시예에서, 제3의 미리 결정된 값은 또한 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1642) 중 하나일 수 있다. 제3의 미리 결정된 값(예를 들어, 2진 10)과 동등한 카운트된 출현들인 처리 블록(1622)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1642) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1612)의 n개의 데이터 필드의 부분에 대응하는 목적지(1652)의 부분에 또한 저장될 수 있다.
선택적으로, 처리 블록(1623)에서, SIMD 2-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 제4의 선택적인 미리 결정된 값(예를 들어, 2진 11)과 동등한 소스 벡터(1612)의 n개의 데이터 필드의 이 부분에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 제4의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1633) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 2-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 제4의 선택적인 미리 결정된 값(예를 들어, 2진 11)은 즉시 피연산자의 부분으로서 명령어에 의해 특정될 수 있다. 다른 실시예에서, 제4의 미리 결정된 값은 또한 미리 결정된 고정 세트의 값들(1642) 중 하나일 수 있다. 다른 실시예에서, 제4의 미리 결정된 값은 또한 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1642) 중 하나일 수 있다. 제4의 미리 결정된 값(예를 들어, 2진 11)과 동등한 카운트된 출현들인 처리 블록(1623)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1642) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1612)의 n개의 데이터 필드의 부분에 대응하는 목적지(1652)의 부분에 또한 저장될 수 있다.
SIMD 개체군 카운트 명령어들은 게놈 시퀀싱 및 정렬 처리를 위해 이용될 수 있다는 것이 인식될 것이다. 보다 일반적으로 다른 데이터베이스들, 데이터 마이닝 애플리케이션들 및 검색 애플리케이션들에서 또한 유사한 압축 스킴들이 이용되어, 이러한 애플리케이션들도 또한 SIMD 개체군 카운트 명령어들을 이용할 수 있게 된다.
게놈 정렬에 있어서의 일반적인 연산들은, 염기-쌍 스트링들을 매칭하거나 부분적으로 매칭하기 위해서 스트링 내의 뉴클레오티드들의 출현들을 카운트하는 것이다. (packedDna와 같은) 패킹된 데이터 포맷에 있어서, 스트링 내의 상이한 뉴클레오티드 출현들을 카운트하기 위해서 시프트 및 마스크 연산들과 함께 룩업 테이블들의 이용을 수반할 수 있는 기술들은 대신에 SIMD 개체군 카운트 명령어들을 이용할 수 있다. SIMD 개체군 카운트 명령어들을 이용함으로써, 스트링 내의 상이한 뉴클레오티드 출현들을 카운트하기 위해서 이전에 요구된 많은 연산이 제거될 수 있다. 따라서, 게놈 시퀀싱 및 정렬 처리와 같은 애플리케이션들의 성능, 및 보다 일반적으로는 데이터 마이닝과 같은 데이터베이스 애플리케이션들 및 검색 애플리케이션들에 대한 성능이 상당히 개선될 수 있다.
도 16b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치(1602)의 대안적인 실시예를 도시한다. 또한, 장치(1602)의 실시예들은 SIMD 개체군 카운트 기능성을 제공하는 명령어의 실행을 위한 코어(490)의 부분(예를 들어, 실행 유닛(들)(462)) 또는 파이프라인(400)의 부분(예를 들어, 실행 스테이지(416))일 수 있다. 장치(1602)의 실시예들은, 하나 이상의 가변의 복수의 n개의 가변 크기의 데이터 요소의 값들을 저장하기 위한 하나 이상의 가변의 복수의 n개의 가변 크기의 데이터 필드를 각각 포함하는 벡터 레지스터들(예를 들어, 물리적 레지스터 파일들 유닛(들)(458))과 연결될 수 있다. 장치(1602)의 실시예들은, (예를 들어, 명령어 니모닉의 부분으로서 또는 피연산자로서 또는 제어 레지스터에서) 패킹된 데이터 크기 및 벡터 개체군 카운트 연산을 특정하는 명령어를 디코딩하기 위한 디코드 스테이지(예를 들어, 디코드(406)) 또는 디코더(예를 들어, 디코드 유닛(440))와 또한 연결될 수 있다. 하나 이상의 실행 유닛(예를 들어, 실행 장치(1602))은, 디코딩된 명령어에 응답하여, (예를 들어, 메모리에 또는 레지스터에 저장되어 있는) 소스 벡터(1612)의 부분에서의 각각의 패킹된 데이터 필드의 특정되는 패킹된 데이터 크기에 따른 복수의 비트를 판독할 수 있는데, 여기서 소스 벡터의 그 부분에서의 복수의 제1 패킹된 데이터 필드 각각은 특정되는 패킹된 데이터 크기에 따른 복수의 비트를 저장한다. 장치(1602)의 예에 도시된 일 실시예에서, 복수의 제1 패킹된 데이터 필드 각각에 저장된 복수의 비트는 4 비트이다. 대안적인 실시예에서, 일부 다른 복수의 비트가 복수의 제1 패킹된 데이터 필드 각각에 저장될 수 있다.
예를 들어, 장치(1602)에서, 소스 벡터(1614)의 제1의 복수의 n개의 데이터 필드의 하나 이상의 부분 각각에는 패킹된 데이터 필드들이 저장되는데, 소스 벡터(1614)의 부분에서의 각각의 패킹된 데이터 필드는 제2의 복수의 4 비트를 저장한다. 처리 블록(1640)에서, SIMD 4-비트 개체군 카운트 연산을 위한 명령어가 프로세서에서 실행되는 것에 응답하여, 소스 벡터(1614)의 n개의 데이터 필드의 이 부분에서의 패킹된 데이터 필드들이 판독되고, 미리 결정된 값(예를 들어, T)과 동등한 값들의 출현들은, 먼저 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1630) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 4-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 미리 결정된 값(예를 들어, T)은 명령어에 의해 즉시 피연산자로서 특정될 수 있다. 다른 실시예에서, 미리 결정된 값은 미리 결정된 고정 세트의 값들(1644) 중 하나일 수 있다. 다른 실시예에서, 미리 결정된 값은 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1644) 중 하나일 수 있다. 미리 결정된 값(예를 들어, T)과 동등한 카운트된 출현들인 처리 블록(1640)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1614)의 n개의 데이터 필드의 부분에 대응하는 목적지(1654)의 부분에 저장될 수 있다.
선택적으로, 처리 블록(1641)에서, SIMD 4-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 제2의 선택적인 미리 결정된 값(예를 들어, C)과 동등한 소스 벡터(1614)의 n개의 데이터 필드의 이 부분에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 제2의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1631) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 4-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 제2의 선택적인 미리 결정된 값(예를 들어, C)은 즉시 피연산자의 부분으로서 명령어에 의해 특정될 수 있다. 다른 실시예에서, 제2의 미리 결정된 값은 또한 미리 결정된 고정 세트의 값들(1644) 중 하나일 수 있다. 다른 실시예에서, 제2의 미리 결정된 값은 또한 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1644) 중 하나일 수 있다. 제2의 미리 결정된 값(예를 들어, C)과 동등한 카운트된 출현들인 처리 블록(1641)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1614)의 n개의 데이터 필드의 부분에 대응하는 목적지(1654)의 부분에 또한 저장될 수 있다.
선택적으로, 처리 블록(1642)에서, SIMD 4-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 제3의 선택적인 미리 결정된 값(예를 들어, A)과 동등한 소스 벡터(1614)의 n개의 데이터 필드의 이 부분에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 제3의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1632) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 4-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 제3의 선택적인 미리 결정된 값(예를 들어, A)은 즉시 피연산자의 부분으로서 명령어에 의해 특정될 수 있다. 다른 실시예에서, 제3의 미리 결정된 값은 또한 미리 결정된 고정 세트의 값들(1644) 중 하나일 수 있다. 다른 실시예에서, 제3의 미리 결정된 값은 또한 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1644) 중 하나일 수 있다. 제3의 미리 결정된 값(예를 들어, A)과 동등한 카운트된 출현들인 처리 블록(1642)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1614)의 n개의 데이터 필드의 부분에 대응하는 목적지(1654)의 부분에 또한 저장될 수 있다.
선택적으로, 처리 블록(1643)에서, SIMD 4-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 제4의 선택적인 미리 결정된 값(예를 들어, G)과 동등한 소스 벡터(1614)의 n개의 데이터 필드의 이 부분에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 제4의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1633) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 4-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 제4의 선택적인 미리 결정된 값(예를 들어, G)은 즉시 피연산자의 부분으로서 명령어에 의해 특정될 수 있다. 다른 실시예에서, 제4의 미리 결정된 값은 또한 미리 결정된 고정 세트의 값들(1644) 중 하나일 수 있다. 다른 실시예에서, 제4의 미리 결정된 값은 또한 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1644) 중 하나일 수 있다. 제4의 미리 결정된 값(예를 들어, G)과 동등한 카운트된 출현들인 처리 블록(1643)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1614)의 n개의 데이터 필드의 부분에 대응하는 목적지(1654)의 부분에 또한 저장될 수 있다.
도 16c는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치(1603)의 다른 대안적인 실시예를 도시한다. 또한, 장치(1603)의 실시예들은 SIMD 개체군 카운트 기능성을 제공하는 명령어의 실행을 위한 코어(490)의 부분(예를 들어, 실행 유닛(들)(462)) 또는 파이프라인(400)의 부분(예를 들어, 실행 스테이지(416))일 수 있다. 장치(1603)의 실시예들은, 하나 이상의 가변의 복수의 n개의 가변 크기의 데이터 요소의 값들을 저장하기 위한 하나 이상의 가변의 복수의 n개의 가변 크기의 데이터 필드를 각각 포함하는 벡터 레지스터들(예를 들어, 물리적 레지스터 파일들 유닛(들)(458))과 연결될 수 있다. 장치(1603)의 실시예들은, (예를 들어, 명령어 니모닉의 부분으로서 또는 피연산자로서 또는 제어 레지스터에서) 패킹된 데이터 크기 및 벡터 개체군 카운트 연산을 특정하는 명령어를 디코딩하기 위한 디코드 스테이지(예를 들어, 디코드(406)) 또는 디코더(예를 들어, 디코드 유닛(440))와 또한 연결될 수 있다. 하나 이상의 실행 유닛(예를 들어, 실행 장치(1603))은, 디코딩된 명령어에 응답하여, (예를 들어, 메모리에 또는 레지스터에 저장되어 있는) 소스 벡터(1618)의 부분에서의 각각의 패킹된 데이터 필드의 특정되는 패킹된 데이터 크기에 따른 복수의 비트를 판독할 수 있는데, 여기서 소스 벡터의 그 부분에서의 복수의 제1 패킹된 데이터 필드 각각은 특정되는 패킹된 데이터 크기에 따른 복수의 비트를 저장한다. 장치(1603)의 예에 도시된 일 실시예에서, 복수의 제1 패킹된 데이터 필드 각각에 저장된 복수의 비트는 8 비트이다. 대안적인 실시예에서, 일부 다른 복수의 비트가 복수의 제1 패킹된 데이터 필드 각각에 저장될 수 있다.
예를 들어, 장치(1603)에서, 소스 벡터(1618)의 제1의 복수의 n개의 데이터 필드의 하나 이상의 부분 각각에는 패킹된 데이터 필드들이 저장되는데, 소스 벡터(1618)의 부분에서의 각각의 패킹된 데이터 필드는 제2의 복수의 8 비트를 저장한다. 처리 블록(1680)에서, SIMD 8-비트 개체군 카운트 연산을 위한 명령어가 프로세서에서 실행되는 것에 응답하여, 소스 벡터(1618)의 n개의 데이터 필드의 이 부분에서의 패킹된 데이터 필드들이 판독되고, 미리 결정된 값(예를 들어, 0x58)과 동등한 값들의 출현들은, 먼저 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1630) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 8-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 미리 결정된 값(예를 들어, 0x58)은 명령어에 의해 즉시 피연산자로서 특정될 수 있다. 다른 실시예에서, 미리 결정된 값은 미리 결정된 고정 세트의 값들(1644) 중 하나일 수 있다. 다른 실시예에서, 미리 결정된 값은 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1644) 중 하나일 수 있다. 미리 결정된 값(예를 들어, 0x58)과 동등한 카운트된 출현들인 처리 블록(1680)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1618)의 n개의 데이터 필드의 부분에 대응하는 목적지(1654)의 부분에 저장될 수 있다.
선택적으로, 처리 블록(1681)에서, SIMD 8-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 제2의 선택적인 미리 결정된 값(예를 들어, 0x43)과 동등한 소스 벡터(1618)의 n개의 데이터 필드의 이 부분에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 제2의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1631) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 8-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 제2의 선택적인 미리 결정된 값(예를 들어, 0x43)은 즉시 피연산자의 부분으로서 명령어에 의해 특정될 수 있다. 다른 실시예에서, 제2의 미리 결정된 값은 또한 미리 결정된 고정 세트의 값들(1644) 중 하나일 수 있다. 다른 실시예에서, 제2의 미리 결정된 값은 또한 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1644) 중 하나일 수 있다. 제2의 미리 결정된 값(예를 들어, 0x43)과 동등한 카운트된 출현들인 처리 블록(1681)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1618)의 n개의 데이터 필드의 부분에 대응하는 목적지(1654)의 부분에 또한 저장될 수 있다.
선택적으로, 처리 블록(1682)에서, SIMD 8-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 제3의 선택적인 미리 결정된 값(예를 들어, 0x41)과 동등한 소스 벡터(1618)의 n개의 데이터 필드의 이 부분에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 제3의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1632) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 8-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 제3의 선택적인 미리 결정된 값(예를 들어, 0x41)은 즉시 피연산자의 부분으로서 명령어에 의해 특정될 수 있다. 다른 실시예에서, 제3의 미리 결정된 값은 또한 미리 결정된 고정 세트의 값들(1644) 중 하나일 수 있다. 다른 실시예에서, 제3의 미리 결정된 값은 또한 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1644) 중 하나일 수 있다. 제3의 미리 결정된 값(예를 들어, 0x41)과 동등한 카운트된 출현들인 처리 블록(1682)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1618)의 n개의 데이터 필드의 부분에 대응하는 목적지(1654)의 부분에 또한 저장될 수 있다.
선택적으로, 처리 블록(1683)에서, SIMD 8-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 제4의 선택적인 미리 결정된 값(예를 들어, 0x47)과 동등한 소스 벡터(1618)의 n개의 데이터 필드의 이 부분에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 제4의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1633) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 8-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 제4의 선택적인 미리 결정된 값(예를 들어, 0x47)은 즉시 피연산자의 부분으로서 명령어에 의해 특정될 수 있다. 다른 실시예에서, 제4의 미리 결정된 값은 또한 미리 결정된 고정 세트의 값들(1644) 중 하나일 수 있다. 다른 실시예에서, 제4의 미리 결정된 값은 또한 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1644) 중 하나일 수 있다. 제4의 미리 결정된 값(예를 들어, 0x47)과 동등한 카운트된 출현들인 처리 블록(1683)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1618)의 n개의 데이터 필드의 부분에 대응하는 목적지(1654)의 부분에 또한 저장될 수 있다.
도 16d는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치(1604)의 다른 대안적인 실시예를 도시한다. 또한, 장치(1604)의 실시예들은 SIMD 개체군 카운트 기능성을 제공하는 명령어의 실행을 위한 코어(490)의 부분(예를 들어, 실행 유닛(들)(462)) 또는 파이프라인(400)의 부분(예를 들어, 실행 스테이지(416))일 수 있다. 장치(1604)의 실시예들은, 하나 이상의 가변의 복수의 n개의 가변 크기의 데이터 요소의 값들을 저장하기 위한 하나 이상의 가변의 복수의 n개의 가변 크기의 데이터 필드를 각각 포함하는 벡터 레지스터들(예를 들어, 물리적 레지스터 파일들 유닛(들)(458))과 연결될 수 있다. 장치(1604)의 실시예들은, (예를 들어, 명령어 니모닉의 부분으로서 또는 피연산자로서 또는 제어 레지스터에서) 패킹된 데이터 크기 및 벡터 개체군 카운트 연산을 특정하는 명령어를 디코딩하기 위한 디코드 스테이지(예를 들어, 디코드(406)) 또는 디코더(예를 들어, 디코드 유닛(440))와 또한 연결될 수 있다. 하나 이상의 실행 유닛(예를 들어, 실행 장치(1604))은, 디코딩된 명령어에 응답하여, (예를 들어, 메모리에 또는 레지스터에 저장되어 있는) 소스 벡터(1618)의 부분에서의 각각의 패킹된 데이터 필드의 특정되는 패킹된 데이터 크기에 따른 복수의 비트를 판독할 수 있는데, 여기서 소스 벡터의 그 부분에서의 복수의 제1 패킹된 데이터 필드 각각은 특정되는 패킹된 데이터 크기에 따른 복수의 비트를 저장한다. 장치(1604)의 예에 도시된 일 실시예에서, 복수의 제1 패킹된 데이터 필드 각각에 저장된 복수의 비트는 8 비트이다. 대안적인 실시예에서, 일부 다른 복수의 비트가 복수의 제1 패킹된 데이터 필드 각각에 저장될 수 있다.
예를 들어, 장치(1604)에서, 소스 벡터(1618)의 복수의 n개의 데이터 필드의 하나 이상의 부분 각각에는 패킹된 데이터 필드들이 저장되는데, 소스 벡터(1618)의 부분에서의 각각의 패킹된 데이터 필드는 복수의 8 비트를 저장한다. 처리 블록(1684)에서, SIMD 8-비트 개체군 카운트 연산을 위한 명령어의 일 실시예가 프로세서에서 실행되는 것에 응답하여, 소스 벡터(1618)의 n개의 데이터 필드의 부분(예를 들어, 최하위 부분)에서의 패킹된 데이터 필드들이 판독되고, 미리 결정된 값(예를 들어, 0x58)과 동등한 값들의 출현들은, 먼저 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1634) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 8-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 미리 결정된 값(예를 들어, 0x58)은 명령어에 의해 즉시 피연산자로서 특정될 수 있다. 다른 실시예에서, 미리 결정된 값은 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1644) 중 하나일 수 있다. 미리 결정된 값(예를 들어, 0x58)과 동등한 (예를 들어, 최하위 부분에서의) 카운트된 출현들인 처리 블록(1684)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 0x58)에 대한 하나 이상의 카운트로서, 소스 벡터(1618)의 n개의 데이터 필드의 부분에 대응하는 목적지(1654)의 부분에 저장될 수 있다.
처리 블록(1685)에서, SIMD 8-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 제2의 선택적인 미리 결정된 값(예를 들어, 0x43)과 동등한 소스 벡터(1618)의 n개의 데이터 필드의 부분(예를 들어, 두번째 최하위 부분)에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 제2의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1635) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 8-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 제2의 선택적인 미리 결정된 값(예를 들어, 0x43)은 즉시 피연산자의 부분으로서 명령어에 의해 특정될 수 있다. 다른 실시예에서, 제2의 미리 결정된 값은 또한 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1644) 중 하나일 수 있다. 제2의 미리 결정된 값(예를 들어, 0x43)과 동등한 (예를 들어, 두번째 최하위 부분에서의) 카운트된 출현들인 처리 블록(1685)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 0x43)에 대한 하나 이상의 카운트로서, 소스 벡터(1618)의 n개의 데이터 필드의 부분에 대응하는 목적지(1654)의 부분에 또한 저장될 수 있다.
처리 블록(1686)에서, SIMD 8-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 제3의 선택적인 미리 결정된 값(예를 들어, 0x41)과 동등한 소스 벡터(1618)의 n개의 데이터 필드의 부분(예를 들어, 세번째 최하위 부분)에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 제3의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1636) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 8-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 제3의 선택적인 미리 결정된 값(예를 들어, 0x41)은 즉시 피연산자의 부분으로서 명령어에 의해 특정될 수 있다. 다른 실시예에서, 제3의 미리 결정된 값은 또한 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1644) 중 하나일 수 있다. 제3의 미리 결정된 값(예를 들어, 0x41)과 동등한 (예를 들어, 세번째 최하위 부분에서의) 카운트된 출현들인 처리 블록(1686)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 0x41)에 대한 하나 이상의 카운트로서, 소스 벡터(1618)의 n개의 데이터 필드의 부분에 대응하는 목적지(1654)의 부분에 또한 저장될 수 있다.
처리 블록(1687)에서, SIMD 8-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 제4의 선택적인 미리 결정된 값(예를 들어, 0x47)과 동등한 소스 벡터(1618)의 n개의 데이터 필드의 부분(예를 들어, 네번째 최하위 부분)에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 제4의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1637) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 8-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 제4의 선택적인 미리 결정된 값(예를 들어, 0x47)은 즉시 피연산자의 부분으로서 명령어에 의해 특정될 수 있다. 다른 실시예에서, 제4의 미리 결정된 값은 또한 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1644) 중 하나일 수 있다. 제4의 미리 결정된 값(예를 들어, 0x47)과 동등한 (예를 들어, 네번째 최하위 부분에서의) 카운트된 출현들인 처리 블록(1687)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 0x47)에 대한 하나 이상의 카운트로서, 소스 벡터(1618)의 n개의 데이터 필드의 부분에 대응하는 목적지(1654)의 부분에 또한 저장될 수 있다.
도 16e는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 장치의 다른 대안적인 실시예를 도시한다. 또한, 장치(1605)의 실시예들은 SIMD 개체군 카운트 기능성을 제공하는 명령어의 실행을 위한 코어(490)의 부분(예를 들어, 실행 유닛(들)(462)) 또는 파이프라인(400)의 부분(예를 들어, 실행 스테이지(416))일 수 있다. 장치(1605)의 실시예들은, 하나 이상의 가변의 복수의 n개의 가변 크기의 데이터 요소의 값들을 저장하기 위한 하나 이상의 가변의 복수의 n개의 가변 크기의 데이터 필드를 각각 포함하는 벡터 레지스터들(예를 들어, 물리적 레지스터 파일들 유닛(들)(458))과 연결될 수 있다. 장치(1605)의 실시예들은, (예를 들어, 명령어 니모닉의 부분으로서 또는 피연산자로서 또는 제어 레지스터에서) 패킹된 데이터 크기 및 벡터 개체군 카운트 연산을 특정하는 명령어를 디코딩하기 위한 디코드 스테이지(예를 들어, 디코드(406)) 또는 디코더(예를 들어, 디코드 유닛(440))와 또한 연결될 수 있다. 하나 이상의 실행 유닛(예를 들어, 실행 장치(1605))은, 디코딩된 명령어에 응답하여, (예를 들어, 메모리에 또는 레지스터에 저장되어 있는) 소스 벡터(1618)의 부분에서의 각각의 패킹된 데이터 필드의 특정되는 패킹된 데이터 크기에 따른 복수의 비트를 판독할 수 있는데, 여기서 소스 벡터의 그 부분에서의 복수의 제1 패킹된 데이터 필드 각각은 특정되는 패킹된 데이터 크기에 따른 복수의 비트를 저장한다. 장치(1605)의 예에 도시된 일 실시예에서, 복수의 제1 패킹된 데이터 필드 각각에 저장된 복수의 비트는 8 비트이다. 대안적인 실시예에서, 일부 다른 복수의 비트가 복수의 제1 패킹된 데이터 필드 각각에 저장될 수 있다.
예를 들어, 장치(1605)에서, 소스 벡터(1618)의 복수의 n개의 데이터 필드의 하나 이상의 부분 각각에는 패킹된 데이터 필드들이 저장되는데, 소스 벡터(1618)의 부분에서의 각각의 패킹된 데이터 필드는 복수의 8 비트를 저장한다. 처리 블록(1648)에서, SIMD 8-비트 개체군 카운트 연산을 위한 명령어의 일 실시예가 프로세서에서 실행되는 것에 응답하여, 소스 벡터(1618)의 n개의 데이터 필드의 부분(예를 들어, 최하위 부분)에서의 패킹된 데이터 필드들이 판독되고, 하나 이상의 미리 결정된 값(예를 들어, 1644)과 동등한 값들의 출현들은, 먼저 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1643) 카운터들에서 동등함들의 수를 카운트함으로써 카운트된다. SIMD 8-비트 개체군 카운트를 위한 명령어의 일 실시예에서, 하나 이상의 미리 결정된 값(예를 들어, 1644)은 명령어에 의해 즉시 피연산자로서 특정될 수 있다. 다른 실시예에서, 하나 이상의 미리 결정된 값은 레지스터 피연산자에서의 하나 이상의 요소로서 명령어에 의해 특정된 세트의 값들(1644) 중 하나일 수 있다. 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각과 동등한 (예를 들어, 최하위 부분에서의) 카운트된 출현들인 처리 블록(1648)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1618)의 n개의 데이터 필드의 부분에 대응하는 목적지(1650)의 부분에 저장될 수 있다.
처리 블록(1658)에서, SIMD 8-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각과 동등한 소스 벡터(1618)의 n개의 데이터 필드의 부분(예를 들어, 두번째 최하위 부분)에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 하나 이상의 미리 결정된 값(예를 들어, 1644)과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1653) 카운터들에서 동등함들의 수를 카운트함으로써 카운트된다. 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각과 동등한 (예를 들어, 두번째 최하위 부분에서의) 카운트된 출현들인 처리 블록(1658)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1618)의 n개의 데이터 필드의 부분에 대응하는 목적지(1650)의 부분에 또한 저장될 수 있다.
처리 블록(1668)에서, SIMD 8-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 하나 이상의 미리 결정된 값(예를 들어, 1644)과 동등한 소스 벡터(1618)의 n개의 데이터 필드의 부분(예를 들어, 세번째 최하위 부분)에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 하나 이상의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1663) 카운터들에서 동등함들의 수를 카운트함으로써 카운트된다. 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각과 동등한 (예를 들어, 세번째 최하위 부분에서의) 카운트된 출현들인 처리 블록(1668)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1618)의 n개의 데이터 필드의 부분에 대응하는 목적지(1650)의 부분에 또한 저장될 수 있다.
처리 블록(1678)에서, SIMD 8-비트 개체군 카운트 연산을 위한 명령어가 실행되는 것에 또한 응답하여, 하나 이상의 미리 결정된 값(예를 들어, 1644)과 동등한 소스 벡터(1618)의 n개의 데이터 필드의 부분(예를 들어, 네번째 최하위 부분)에서의 패킹된 데이터 필드들에서의 값들의 출현들은, 먼저 하나 이상의 미리 결정된 값과 동등함에 대하여 이 부분에서의 패킹된 데이터 필드들로부터 판독된 값들을 비교한 다음, POP(1673) 카운터에서 동등함들의 수를 카운트함으로써 카운트된다. 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각과 동등한 (예를 들어, 네번째 최하위 부분에서의) 카운트된 출현들인 처리 블록(1678)의 결과는, 대응하는 하나 이상의 미리 결정된 값(예를 들어, 1644) 각각에 대한 하나 이상의 카운트로서, 소스 벡터(1618)의 n개의 데이터 필드의 부분에 대응하는 목적지(1650)의 부분에 또한 저장될 수 있다.
본 명세서에 개시된 SIMD 개체군 카운트 명령어들을 실행하기 위한 장치는 게놈 시퀀싱 및 정렬 처리를 위해 이용되어, 계산 효율을 개선하며 전력 소모를 감소시킬 수 있다는 것이 인식될 것이다. 보다 일반적으로 다른 데이터베이스들, 데이터 마이닝 애플리케이션들 및 검색 애플리케이션들에서 또한 유사한 압축 스킴들이 이용되어, 이러한 애플리케이션들도 또한 본 명세서에 개시된 SIMD 개체군 카운트 명령어들을 실행하기 위한 장치를 이용하여 계산 효율을 개선하며 전력 소모를 감소시킬 수 있게 된다.
도 17a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스(1701)의 일 실시예에 대한 흐름도를 도시한다. 프로세스(1701)의 처리 블록(1710)에서, 소스 벡터의 n개의 데이터 필드의 하나 이상의 부분에는 데이터 필드들이 저장되는데, 소스 벡터의 부분에서의 각각의 데이터 필드는 복수의 비트를 저장한다. 처리 블록(1720)에서, SIMD 개체군 카운트 연산을 위한 명령어가 프로세서에서 실행된다. 다음에, 처리 블록(1730)에서, 소스 벡터의 n개의 데이터 필드의 이 부분에서의 데이터 필드들에 대하여, 하나 이상의 미리 결정된 값과 동등한 값들의 출현들이 카운트된다. 처리 블록(1740)에서, 카운트된 출현들은, 대응하는 하나 이상의 미리 결정된 값 각각에 대한 하나 이상의 카운트로서, 소스 벡터의 n개의 데이터 필드의 부분에 대응하는 목적지의 부분에 저장된다. 처리 블록(1790)에서, 프로세스(1701)가 소스 벡터의 모든 부분을 처리하는 것을 완료하는지 여부가 판정된다. 완료하지 않은 경우에는, 처리는 처리 블록(1730)에서의 시작을 반복한다. 완료한 경우에는, 처리는 처리 블록(1799)에서 종료된다.
도 17b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스(1702)의 대안적인 실시예에 대한 흐름도를 도시한다. 프로세스(1702)의 처리 블록(1712)에서, 소스 벡터의 n개의 2-비트 데이터 필드의 하나 이상의 부분에는 데이터 필드들이 저장되는데, 소스 벡터의 부분에서의 각각의 데이터 필드는 비트들의 쌍을 저장한다. 처리 블록(1722)에서, SIMD 2-비트 개체군 카운트 연산을 위한 명령어가 프로세서에서 실행된다. 다음에, 처리 블록(1732)에서, 소스 벡터의 n개의 2-비트 데이터 필드의 이 부분에서의 2-비트 데이터 필드들에 대하여, 하나 이상의 미리 결정된 값과 동등한 값들의 출현들이 카운트된다. 처리 블록(1742)에서, 카운트된 출현들은, 대응하는 하나 이상의 미리 결정된 값 각각에 대한 하나 이상의 카운트로서, 소스 벡터의 n개의 2-비트 데이터 필드의 부분에 대응하는 목적지의 부분에 저장된다. 처리 블록(1790)에서, 프로세스(1702)가 소스 벡터의 모든 부분을 처리하는 것을 완료하는지 여부가 판정된다. 완료하지 않은 경우에는, 처리는 처리 블록(1732)에서의 시작을 반복한다. 완료한 경우에는, 처리는 처리 블록(1799)에서 종료된다.
도 17c는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스(1704)의 다른 대안적인 실시예에 대한 흐름도를 도시한다. 프로세스(1704)의 처리 블록(1714)에서, 소스 벡터의 n개의 4-비트 데이터 필드의 하나 이상의 부분에는 데이터 필드들이 저장되는데, 소스 벡터의 부분에서의 각각의 데이터 필드는 비트들의 쌍을 저장한다. 처리 블록(1724)에서, SIMD 4-비트 개체군 카운트 연산을 위한 명령어가 프로세서에서 실행된다. 다음에, 처리 블록(1734)에서, 소스 벡터의 n개의 4-비트 데이터 필드의 이 부분에서의 4-비트 데이터 필드들에 대하여, 하나 이상의 미리 결정된 값과 동등한 값들의 출현들이 카운트된다. 처리 블록(1744)에서, 카운트된 출현들은, 대응하는 하나 이상의 미리 결정된 값 각각에 대한 하나 이상의 카운트로서, 소스 벡터의 n개의 4-비트 데이터 필드의 부분에 대응하는 목적지의 부분에 저장된다. 처리 블록(1790)에서, 프로세스(1704)가 소스 벡터의 모든 부분을 처리하는 것을 완료하는지 여부가 판정된다. 완료하지 않은 경우에는, 처리는 처리 블록(1734)에서의 시작을 반복한다. 완료한 경우에는, 처리는 처리 블록(1799)에서 종료된다.
도 17d는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스(1708)의 다른 대안적인 실시예에 대한 흐름도를 도시한다. 프로세스(1708)의 처리 블록(1718)에서, 소스 벡터의 n개의 8-비트 데이터 필드의 하나 이상의 부분에는 데이터 필드들이 저장되는데, 소스 벡터의 부분에서의 각각의 데이터 필드는 비트들의 쌍을 저장한다. 처리 블록(1728)에서, SIMD 8-비트 개체군 카운트 연산을 위한 명령어가 프로세서에서 실행된다. 다음에, 처리 블록(1738)에서, 소스 벡터의 n개의 8-비트 데이터 필드의 이 부분에서의 8-비트 데이터 필드들에 대하여, 하나 이상의 미리 결정된 값과 동등한 값들의 출현들이 카운트된다. 처리 블록(1748)에서, 카운트된 출현들은, 대응하는 하나 이상의 미리 결정된 값 각각에 대한 하나 이상의 카운트로서, 소스 벡터의 n개의 8-비트 데이터 필드의 부분에 대응하는 목적지의 부분에 저장된다. 처리 블록(1790)에서, 프로세스(1708)가 소스 벡터의 모든 부분을 처리하는 것을 완료하는지 여부가 판정된다. 완료하지 않은 경우에는, 처리는 처리 블록(1738)에서의 시작을 반복한다. 완료한 경우에는, 처리는 처리 블록(1799)에서 종료된다.
도 18a는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스(1801)의 일 실시예에 대한 흐름도를 도시한다. 프로세스(1801)의 처리 블록(1810)에서, 소스 벡터의 하나 이상의 부분 각각에는 패킹된 데이터 필드들이 저장되는데, 소스 벡터의 부분에서의 각각의 패킹된 데이터 필드는 복수의 비트를 저장한다. 처리 블록(1820)에서, 패킹된 데이터 크기 및 SIMD 개체군 카운트 연산을 특정하는 명령어가 디코딩된다. 다음에, 처리 블록(1830)에서, 디코딩된 명령어에 응답하여, 소스 벡터의 하나 이상의 부분 중의 소정 부분에서의 패킹된 데이터 필드들 각각의 복수의 비트가 판독된다. 처리 블록(1840)에서, 소스 벡터의 이 부분에서의 패킹된 데이터 필드들에 대하여, 하나 이상의 미리 결정된 값과 동등한 값들의 출현들이 카운트된다. 처리 블록(1850)에서, 카운트된 출현들은, 하나 이상의 미리 결정된 값에 대응하는 하나 이상의 카운트로서, 소스 벡터 부분에 대응하는 목적지의 부분에 저장된다. 처리 블록(1890)에서, 프로세스(1801)가 소스 벡터의 모든 부분을 처리하는 것을 완료하는지 여부가 판정된다. 완료하지 않은 경우에는, 처리는 처리 블록(1830)에서의 시작을 반복한다. 완료한 경우에는, 처리는 처리 블록(1899)에서 종료된다.
도 18b는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스(1802)의 대안적인 실시예에 대한 흐름도를 도시한다. 프로세스(1802)의 처리 블록(1812)에서, 소스 벡터의 하나 이상의 부분 각각에는 패킹된 데이터 필드들이 저장되는데, 소스 벡터의 부분에서의 각각의 패킹된 데이터 필드는 비트들의 쌍을 저장한다. 처리 블록(1822)에서, 패킹된 데이터 크기 및 SIMD 개체군 카운트 연산을 특정하는 명령어가 디코딩된다. 다음에, 처리 블록(1832)에서, 디코딩된 명령어에 응답하여, 소스 벡터의 하나 이상의 부분 중의 소정 부분에서의 패킹된 데이터 필드들 각각의 비트들의 쌍이 판독된다. 처리 블록(1842)에서, 소스 벡터의 이 부분에서의 패킹된 데이터 필드들에 대하여, 하나 이상의 미리 결정된 값과 동등한 값들의 출현들이 카운트된다. 처리 블록(1852)에서, 카운트된 출현들은, 하나 이상의 미리 결정된 값에 대응하는 하나 이상의 카운트로서, 소스 벡터 부분에 대응하는 목적지의 부분에 저장된다. 처리 블록(1890)에서, 프로세스(1802)가 소스 벡터의 모든 부분을 처리하는 것을 완료하는지 여부가 판정된다. 완료하지 않은 경우에는, 처리는 처리 블록(1832)에서의 시작을 반복한다. 완료한 경우에는, 처리는 처리 블록(1899)에서 종료된다.
도 18c는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 다른 대안적인 실시예에 대한 흐름도를 도시한다. 프로세스(1804)의 처리 블록(1814)에서, 소스 벡터의 하나 이상의 부분 각각에는 패킹된 데이터 필드들이 저장되는데, 소스 벡터의 부분에서의 각각의 패킹된 데이터 필드는 비트들의 4-비트 니블을 저장한다. 처리 블록(1824)에서, 패킹된 데이터 크기 및 SIMD 개체군 카운트 연산을 특정하는 명령어가 디코딩된다. 다음에, 처리 블록(1834)에서, 디코딩된 명령어에 응답하여, 소스 벡터의 하나 이상의 부분 중의 소정 부분에서의 패킹된 데이터 필드들 각각의 비트들의 니블이 판독된다. 처리 블록(1844)에서, 소스 벡터의 이 부분에서의 패킹된 데이터 필드들에 대하여, 하나 이상의 미리 결정된 값과 동등한 값들의 출현들이 카운트된다. 처리 블록(1854)에서, 카운트된 출현들은, 하나 이상의 미리 결정된 값에 대응하는 하나 이상의 카운트로서, 소스 벡터 부분에 대응하는 목적지의 부분에 저장된다. 처리 블록(1890)에서, 프로세스(1804)가 소스 벡터의 모든 부분을 처리하는 것을 완료하는지 여부가 판정된다. 완료하지 않은 경우에는, 처리는 처리 블록(1834)에서의 시작을 반복한다. 완료한 경우에는, 처리는 처리 블록(1899)에서 종료된다.
도 18d는 SIMD 벡터 개체군 카운트 기능성을 제공하는 명령어를 실행하기 위한 예시적인 프로세스의 다른 대안적인 실시예에 대한 흐름도를 도시한다. 프로세스(1808)의 처리 블록(1818)에서, 소스 벡터의 하나 이상의 부분 각각에는 패킹된 데이터 필드들이 저장되는데, 소스 벡터의 부분에서의 각각의 패킹된 데이터 필드는 데이터의 바이트를 저장한다. 처리 블록(1828)에서, 패킹된 데이터 크기 및 SIMD 개체군 카운트 연산을 특정하는 명령어가 디코딩된다. 다음에, 처리 블록(1838)에서, 디코딩된 명령어에 응답하여, 소스 벡터의 하나 이상의 부분 중의 소정 부분에서의 패킹된 데이터 필드들 각각의 데이터의 바이트가 판독된다. 처리 블록(1848)에서, 소스 벡터의 이 부분에서의 패킹된 데이터 필드들에 대하여, 하나 이상의 미리 결정된 값과 동등한 값들의 출현들이 카운트된다. 처리 블록(1858)에서, 카운트된 출현들은, 하나 이상의 미리 결정된 값에 대응하는 하나 이상의 카운트로서, 소스 벡터 부분에 대응하는 목적지의 부분에 저장된다. 처리 블록(1890)에서, 프로세스(1808)가 소스 벡터의 모든 부분을 처리하는 것을 완료하는지 여부가 판정된다. 완료하지 않은 경우에는, 처리는 처리 블록(1838)에서의 시작을 반복한다. 완료한 경우에는, 처리는 처리 블록(1899)에서 종료된다.
SIMD 개체군 카운트 명령어들은 게놈 시퀀싱 및 정렬 처리 효율을 개선하기 위해 이용될 수 있다는 것이 인식될 것이다. 보다 일반적으로 다른 데이터베이스들, 데이터 마이닝 애플리케이션들 및 검색 애플리케이션들에서 또한 유사한 압축 스킴들이 이용되어, 이러한 애플리케이션들도 또한 SIMD 개체군 카운트 명령어들을 이용하여 효율을 개선할 수 있게 된다.
게놈 정렬에 있어서의 일반적인 연산들은, 염기-쌍 스트링들을 매칭하거나 부분적으로 매칭하기 위해서 스트링 내의 뉴클레오티드들의 출현들을 카운트하는 것이다. (packedDna와 같은) 패킹된 데이터 포맷에 있어서, 스트링 내의 상이한 뉴클레오티드 출현들을 카운트하기 위해서 시프트 및 마스크 연산들과 함께 룩업 테이블들의 이용을 수반할 수 있는 기술들은 대신에 SIMD 개체군 카운트 명령어들을 이용할 수 있다. SIMD 개체군 카운트 명령어들을 이용함으로써, 스트링 내의 상이한 뉴클레오티드 출현들을 카운트하기 위해서 이전에 요구된 많은 연산이 제거될 수 있다. 따라서, 게놈 시퀀싱 및 정렬 처리와 같은 애플리케이션들의 성능, 및 보다 일반적으로는 데이터 마이닝과 같은 데이터베이스 애플리케이션들 및 검색 애플리케이션들에 대한 성능이 상당히 개선될 수 있다.
본 명세서에 개시된 메커니즘들의 실시예들은 하드웨어, 소프트웨어, 펌웨어, 또는 이러한 구현 접근법들의 조합으로 구현될 수 있다. 본 발명의 실시예들은, 적어도 하나의 프로세서, 스토리지 시스템(휘발성 및 비휘발성 메모리 및/또는 스토리지 요소들을 포함함), 적어도 하나의 입력 디바이스 및 적어도 하나의 출력 디바이스를 포함하는 프로그램가능 시스템들 상에서 실행되는 컴퓨터 프로그램들 또는 프로그램 코드로서 구현될 수 있다.
프로그램 코드가 입력 명령어들에 적용되어, 본 명세서에 설명된 기능들을 수행하고 출력 정보를 생성할 수 있다. 출력 정보는 알려진 방식으로 하나 이상의 출력 디바이스에 적용될 수 있다. 이 애플리케이션을 위해, 처리 시스템은, 예를 들어, 디지털 신호 프로세서(DSP), 마이크로컨트롤러, 주문형 집적 회로(ASIC) 또는 마이크로프로세서와 같은 프로세서를 갖는 임의의 시스템을 포함한다.
프로그램 코드는 처리 시스템과 통신하기 위해 하이 레벨 절차형 또는 객체 지향형 프로그래밍 언어로 구현될 수 있다. 또한, 프로그램 코드는 요구되는 경우에 어셈블리 또는 머신 언어로 구현될 수 있다. 사실상, 본 명세서에 설명된 메커니즘들은 임의의 특정 프로그래밍 언어로 범위가 제한되지는 않는다. 임의의 경우에, 이 언어는 컴파일형 또는 해석형 언어일 수 있다.
적어도 하나의 실시예의 하나 이상의 양태는, 머신에 의해 판독될 때에 이 머신으로 하여금 본 명세서에 설명된 기술들을 수행하는 로직을 제조하게 하는, 프로세서 내의 다양한 로직을 표현하는 머신 판독가능 매체 상에 저장된 대표적인 명령어들에 의해 구현될 수 있다. "IP 코어들"로서 알려진 이러한 표현들은 유형의 머신 판독가능 매체 상에 저장되고, 다양한 고객들 또는 제조 설비들에 공급되어, 로직 또는 프로세서를 실제로 제조하는 제조 머신들로 로딩될 수 있다.
이러한 머신 판독가능 스토리지 매체는, 하드 디스크들, 플로피 디스크들, 광학 디스크들, CD-ROM들(compact disk read-only memories), CD-RW들(compact disk rewritable's) 및 광자기 디스크들을 포함하는 임의의 다른 타입의 디스크, 판독 전용 메모리들(ROM들), 랜덤 액세스 메모리들(RAM들), 예컨대 동적 랜덤 액세스 메모리들(DRAM들), 정적 랜덤 액세스 메모리들(SRAM들), EPROM들(erasable programmable read-only memories), 플래시 메모리들, EEPROM들(electrically erasable programmable read-only memories)과 같은 반도체 디바이스들, 자기 또는 광학 카드들, 또는 전자 명령어들을 저장하기에 적합한 임의의 다른 타입의 매체와 같은 스토리지 매체를 비롯하여, 머신 또는 디바이스에 의해 제조되거나 형성되는 아티클들의 비일시적인 유형의 배열들을 포함할 수 있지만, 이에 제한되지는 않는다.
따라서, 본 발명의 실시예들은, 명령어들을 포함하거나, 또는 본 명세서에 설명된 구조들, 회로들, 장치들, 프로세서들 및/또는 시스템 피처들을 정의하는 하드웨어 기술 언어(HDL)와 같은 설계 데이터를 포함하는 비일시적인 유형의 머신 판독가능 매체를 또한 포함한다. 이러한 실시예들은 프로그램 제품들로 또한 언급될 수 있다.
일부 경우에, 소스 명령어 세트로부터 타깃 명령어 세트로 명령어를 변환하기 위해 명령어 변환기가 이용될 수 있다. 예를 들어, 명령어 변환기는 명령어를 코어에 의해 처리될 하나 이상의 다른 명령어로 (예를 들어, 정적 2진 번역, 동적 번역(dynamic compilation)을 포함하는 동적 2진 번역을 이용하여) 번역하거나, 모핑하거나, 에뮬레이트하거나, 또는 다른 방식으로 변환할 수 있다. 명령어 변환기는 소프트웨어, 하드웨어, 펌웨어 또는 이들의 조합으로 구현될 수 있다. 명령어 변환기는 온 프로세서(on processor), 오프 프로세서(off processor), 또는 부분 온 및 부분 오프 프로세서(part on and part off processor)일 수 있다.
따라서, 적어도 하나의 실시예에 따른 하나 이상의 명령어를 수행하기 위한 기술들이 개시되어 있다. 특정의 예시적인 실시예들이 설명되며 첨부 도면들에 도시되었지만, 이러한 실시예들은 광범위한 발명에 대해 제한하는 것이 아니라 예시적일 뿐이며, 본 발명은 제시되고 설명된 특정 구성들 및 배열들에 제한되지는 않는데, 그 이유는 본 개시물을 검토하면 관련 기술분야의 통상의 기술자에게 다양한 다른 수정들이 떠오를 수 있기 때문이라는 것이 이해되어야 한다. 성장이 빠르며 추가 진보들이 쉽게 예견되지 않는 이것과 같은 기술분야에서, 개시된 실시예들은, 본 개시물의 원리들 또는 첨부 청구항들의 범위로부터 벗어나지 않고 기술적 진보들을 가능하게 함으로써 용이해지는 바와 같이 배열 및 상세에 있어서 손쉽게 수정가능할 수 있다.
Claims (34)
- 개체군 카운트 기능성을 제공하는 프로세서로서,
복수의 제1 패킹된 데이터 필드를 포함하는 소스 벡터의 제1 부분을 저장하기 위한 스토리지 - 상기 소스 벡터의 제1 부분에서의 상기 복수의 제1 패킹된 데이터 필드 각각은 2 비트를 저장함 -;
상기 소스 벡터의 제1 부분에 대응하며, 대응하는 하나 이상의 미리 결정된 2진 값의, 상기 소스 벡터의 대응하는 부분에서의 출현들의 하나 이상의 카운트를 저장하기 위한 목적지 레지스터의 부분;
패킹된 데이터 필드 크기 및 벡터 개체군 카운트 연산(vector population count operation)을 특정하는 제1 명령어를 디코딩하기 위한 디코드 스테이지; 및
하나 이상의 실행 유닛 - 상기 하나 이상의 실행 유닛은, 상기 디코딩된 제1 명령어에 응답하여,
상기 소스 벡터의 제1 부분에서의 상기 패킹된 데이터 필드들 각각의 2 비트를 판독하고,
상기 소스 벡터의 제1 부분에서의 상기 복수의 제1 데이터 필드에 대하여, 상기 하나 이상의 미리 결정된 2진 값과 동등한 2진 값들의 출현들을 카운트하고,
상기 하나 이상의 미리 결정된 2진 값에 대응하는 상기 하나 이상의 카운트로서, 상기 카운트된 출현들을 상기 소스 벡터의 제1 부분에 대응하는 상기 목적지 레지스터의 부분에 저장함 -
을 포함하는, 개체군 카운트 기능성을 제공하는 프로세서. - 제1항에 있어서,
상기 소스 벡터의 제1 부분은 32-비트인, 개체군 카운트 기능성을 제공하는 프로세서. - 제1항에 있어서,
상기 소스 벡터의 제1 부분은 64-비트인, 개체군 카운트 기능성을 제공하는 프로세서. - 제1항에 있어서,
상기 소스 벡터의 제1 부분을 저장하기 위한 상기 스토리지는 32-비트 레지스터인, 개체군 카운트 기능성을 제공하는 프로세서. - 제1항에 있어서,
상기 소스 벡터의 제1 부분을 저장하기 위한 상기 스토리지는 캐시 메모리 위치인, 개체군 카운트 기능성을 제공하는 프로세서. - 제1항에 있어서,
상기 목적지 레지스터의 부분은 32-비트 레지스터인, 개체군 카운트 기능성을 제공하는 프로세서. - 제1항에 있어서,
상기 목적지 레지스터의 부분은 64-비트 레지스터의 32-비트 부분인, 개체군 카운트 기능성을 제공하는 프로세서. - 제1항에 있어서,
상기 목적지 레지스터의 부분은 64-비트 레지스터인, 개체군 카운트 기능성을 제공하는 프로세서. - 제1항에 있어서,
상기 패킹된 데이터 필드 크기는 8-비트인, 개체군 카운트 기능성을 제공하는 프로세서. - 제1항에 있어서,
상기 하나 이상의 미리 결정된 2진 값은 00, 01, 10 및 11인, 개체군 카운트 기능성을 제공하는 프로세서. - 제1항에 있어서,
상기 하나 이상의 미리 결정된 2진 값은 상기 제1 명령어에 의해 즉시 피연산자(immediate operand)로서 특정되는, 개체군 카운트 기능성을 제공하는 프로세서. - 제1항에 있어서,
상기 하나 이상의 미리 결정된 2진 값은 상기 제1 명령어에 의해 레지스터 피연산자에서의 하나 이상의 요소로서 특정되는, 개체군 카운트 기능성을 제공하는 프로세서. - 제1항에 있어서,
상기 디코딩된 제1 명령어에 응답하여,
상기 소스 벡터의 제2 부분에서의 상기 패킹된 데이터 필드들 각각의 2 비트를 판독하고,
상기 소스 벡터의 제2 부분에서의 동일한 복수의 제1 데이터 필드에 대하여, 하나 이상의 제2 미리 결정된 2진 값과 동등한 2진 값들의 출현들을 카운트하고,
상기 하나 이상의 제2 미리 결정된 2진 값에 대응하는 하나 이상의 제2 카운트로서, 상기 카운트된 출현들을 상기 소스 벡터의 제2 부분에 대응하는 상기 목적지 레지스터의 부분에 저장하는
하나 이상의 실행 유닛을 더 포함하는, 개체군 카운트 기능성을 제공하는 프로세서. - 제13항에 있어서,
상기 소스 벡터의 제1 부분을 저장하기 위한 상기 스토리지는 벡터 레지스터의 32-비트 요소들로서 상기 소스 벡터의 제2 부분을 또한 저장하는, 개체군 카운트 기능성을 제공하는 프로세서. - 제13항에 있어서,
상기 소스 벡터의 제2 부분에 대응하는 상기 목적지 레지스터의 부분은 벡터 레지스터의 32-비트 요소인, 개체군 카운트 기능성을 제공하는 프로세서. - 제13항에 있어서,
상기 하나 이상의 제2 미리 결정된 2진 값은 상기 제1 명령어에 의해 즉시 피연산자로서 특정되는, 개체군 카운트 기능성을 제공하는 프로세서. - 제13항에 있어서,
상기 하나 이상의 제2 미리 결정된 2진 값은 00, 01, 10 및 11인, 개체군 카운트 기능성을 제공하는 프로세서. - 개체군 카운트 기능성을 제공하는 방법으로서, 상기 방법은 프로세서를 갖는 시스템에 의해 수행되고, 상기 방법은,
제1 벡터 레지스터의 복수의 n개의 데이터 필드의 제1 부분 각각에 2 비트의 데이터를 저장하는 단계;
상기 프로세서에서, 벡터 개체군 카운트를 위한 SIMD 명령어를 실행하는 단계;
상기 제1 벡터 레지스터에서의 복수의 n개의 데이터 필드의 제1 부분에 대하여, 하나 이상의 제1 미리 결정된 2진 값 각각과 동등한 2진 값들의 출현들을 카운트하는 단계; 및
상기 하나 이상의 제1 미리 결정된 2진 값에 대응하는 하나 이상의 제1 카운트로서, 상기 카운트된 출현들을 상기 제1 벡터 레지스터에서의 복수의 n개의 데이터 필드의 제1 부분에 대응하는 목적지 레지스터의 부분에 저장하는 단계
를 포함하는, 개체군 카운트 기능성을 제공하는 방법. - 제18항에 있어서,
상기 하나 이상의 제1 미리 결정된 2진 값은 00, 01, 10 및 11인, 개체군 카운트 기능성을 제공하는 방법. - 제18항에 있어서,
상기 하나 이상의 제1 미리 결정된 2진 값은 상기 SIMD 명령어에 의해 즉시 피연산자로서 특정되는, 개체군 카운트 기능성을 제공하는 방법. - 제18항에 있어서,
상기 제1 벡터 레지스터의 복수의 n개의 데이터 필드의 제2 부분 각각에 2 비트의 데이터를 저장하는 단계;
상기 제1 벡터 레지스터에서의 복수의 n개의 데이터 필드의 제2 부분에 대하여, 하나 이상의 제2 미리 결정된 2진 값 각각과 동등한 2진 값들의 출현들을 카운트하는 단계; 및
상기 하나 이상의 제2 미리 결정된 2진 값에 대응하는 하나 이상의 제2 카운트로서, 상기 카운트된 출현들을 상기 제1 벡터 레지스터에서의 복수의 n개의 데이터 필드의 제2 부분에 대응하는 상기 목적지 레지스터의 부분에 저장하는 단계
를 더 포함하는, 개체군 카운트 기능성을 제공하는 방법. - 제21항에 있어서,
상기 제1 벡터 레지스터의 복수의 n개의 데이터 필드의 제2 부분에 대응하는 상기 목적지 레지스터의 부분은 상기 목적지 레지스터의 32-비트 요소인, 개체군 카운트 기능성을 제공하는 방법. - 개체군 카운트 기능성을 제공하는 처리 시스템으로서,
메모리; 및
복수의 프로세서
를 포함하고,
각각의 프로세서는,
복수의 제1 패킹된 데이터 필드를 포함하는 소스 벡터의 제1 부분을 저장하기 위한 스토리지 - 상기 소스 벡터의 제1 부분에서의 상기 복수의 제1 패킹된 데이터 필드 각각은 적어도 2 비트의 데이터를 저장함 -;
상기 소스 벡터의 제1 부분에 대응하며, 대응하는 하나 이상의 미리 결정된 2진 값의, 상기 소스 벡터의 대응하는 부분에서의 출현들의 하나 이상의 카운트를 저장하기 위한 목적지 레지스터의 부분;
패킹된 데이터 필드 크기 및 벡터 개체군 카운트 연산을 특정하는 제1 명령어를 디코딩하기 위한 디코드 스테이지; 및
하나 이상의 실행 유닛 - 상기 하나 이상의 실행 유닛은, 상기 디코딩된 제1 명령어에 응답하여,
상기 소스 벡터의 제1 부분에서의 상기 패킹된 데이터 필드들 각각의 적어도 2 비트를 판독하고,
상기 소스 벡터의 제1 부분에서의 상기 복수의 제1 데이터 필드에 대하여, 상기 하나 이상의 미리 결정된 2진 값과 동등한 2진 값들의 출현들을 카운트하고,
상기 하나 이상의 미리 결정된 2진 값에 대응하는 상기 하나 이상의 카운트로서, 상기 카운트된 출현들을 상기 소스 벡터의 제1 부분에 대응하는 상기 목적지 레지스터의 부분에 저장함 -
을 포함하는, 개체군 카운트 기능성을 제공하는 처리 시스템. - 제23항에 있어서,
상기 하나 이상의 미리 결정된 2진 값은 00, 01, 10 및 11인, 개체군 카운트 기능성을 제공하는 처리 시스템. - 제23항에 있어서,
각각의 프로세서는,
상기 디코딩된 제1 명령어에 응답하여,
상기 소스 벡터의 제2 부분에서의 상기 패킹된 데이터 필드들 각각의 적어도 2 비트를 판독하고,
상기 소스 벡터의 제2 부분에서의 동일한 복수의 제1 데이터 필드에 대하여, 하나 이상의 제2 미리 결정된 2진 값과 동등한 2진 값들의 출현들을 카운트하고,
상기 하나 이상의 제2 미리 결정된 2진 값에 대응하는 하나 이상의 제2 카운트로서, 상기 카운트된 출현들을 상기 소스 벡터의 제2 부분에 대응하는 상기 목적지 레지스터의 부분에 저장하는
하나 이상의 실행 유닛을 더 포함하는, 개체군 카운트 기능성을 제공하는 처리 시스템. - 제25항에 있어서,
상기 소스 벡터의 제1 부분을 저장하기 위한 상기 스토리지는 벡터 레지스터의 32-비트 요소들로서 상기 소스 벡터의 제2 부분을 또한 저장하는, 개체군 카운트 기능성을 제공하는 처리 시스템. - 제25항에 있어서,
상기 소스 벡터의 제2 부분에 대응하는 상기 목적지 레지스터의 부분은 벡터 레지스터의 32-비트 요소인, 개체군 카운트 기능성을 제공하는 처리 시스템. - 제25항에 있어서,
상기 하나 이상의 제2 미리 결정된 2진 값은, 상기 제1 명령어에 의해, 상기 소스 벡터의 제2 부분에 대응하는 레지스터 피연산자의 부분에서의 하나 이상의 요소로서 특정되는, 개체군 카운트 기능성을 제공하는 처리 시스템. - 제25항에 있어서,
상기 하나 이상의 제2 미리 결정된 2진 값은 상기 제1 명령어에 의해 즉시 피연산자로서 특정되는, 개체군 카운트 기능성을 제공하는 처리 시스템. - 제25항에 있어서,
상기 하나 이상의 제2 미리 결정된 2진 값은 00, 01, 10 및 11인, 개체군 카운트 기능성을 제공하는 처리 시스템. - 개체군 카운트 기능성을 제공하는 프로세서로서,
복수의 제1 패킹된 데이터 필드를 포함하는 소스 벡터의 제1 부분을 저장하기 위한 스토리지 - 상기 소스 벡터의 제1 부분에서의 상기 복수의 제1 패킹된 데이터 필드 각각은 2 비트를 저장함 -;
상기 소스 벡터의 제1 부분에 대응하며, 대응하는 하나 이상의 미리 결정된 2진 값의, 상기 소스 벡터의 대응하는 부분에서의 출현들의 하나 이상의 카운트를 저장하기 위한 목적지 레지스터의 부분;
패킹된 데이터 필드 크기를 특정하는 제1 명령어를 디코딩하기 위한 디코드 스테이지; 및
하나 이상의 실행 유닛 - 상기 하나 이상의 실행 유닛은, 상기 디코딩된 제1 명령어에 응답하여,
상기 소스 벡터의 제1 부분에서의 상기 패킹된 데이터 필드들 각각의 2 비트를 판독하고,
상기 소스 벡터의 제1 부분에서의 상기 복수의 제1 데이터 필드에 대하여, 상기 하나 이상의 미리 결정된 2진 값과 동등한 2진 값들의 출현들을 카운트하고,
상기 하나 이상의 미리 결정된 2진 값에 대응하는 상기 하나 이상의 카운트로서, 상기 카운트된 출현들을 상기 소스 벡터의 제1 부분에 대응하는 상기 목적지 레지스터의 부분에 저장함 -
을 포함하는, 개체군 카운트 기능성을 제공하는 프로세서. - 제31항에 있어서,
상기 소스 벡터의 제1 부분은 32-비트인, 개체군 카운트 기능성을 제공하는 프로세서. - 개체군 카운트 기능성을 제공하는 프로세서로서,
복수의 제1 패킹된 데이터 필드를 포함하는 소스 벡터의 제1 부분을 저장하기 위한 스토리지 - 상기 소스 벡터의 제1 부분에서의 상기 복수의 제1 패킹된 데이터 필드 각각은 2 비트를 저장함 -;
상기 소스 벡터의 제1 부분에 대응하며, 대응하는 하나 이상의 미리 결정된 2진 값의, 대응하는 상기 소스 벡터의 제1 부분에서의 출현들의 하나 이상의 카운트를 저장하기 위한 목적지 레지스터의 부분;
제1 명령어를 디코딩하기 위한 디코드 스테이지; 및
하나 이상의 실행 유닛 - 상기 하나 이상의 실행 유닛은, 상기 디코딩된 제1 명령어에 응답하여,
상기 소스 벡터의 제1 부분에서의 상기 패킹된 데이터 필드들 각각의 2 비트를 판독하고,
상기 소스 벡터의 제1 부분에서의 상기 복수의 제1 패킹된 데이터 필드에 대하여, 상기 하나 이상의 미리 결정된 2진 값과 동등한 2진 값들의 출현들을 카운트하고,
상기 하나 이상의 미리 결정된 2진 값에 대응하는 상기 출현들의 상기 하나 이상의 카운트로서, 상기 출현들의 카운트들을 상기 소스 벡터의 제1 부분에 대응하는 상기 목적지 레지스터의 부분에 저장함 -
을 포함하는, 개체군 카운트 기능성을 제공하는 프로세서. - 제33항에 있어서,
상기 소스 벡터의 제1 부분은 32-비트인, 개체군 카운트 기능성을 제공하는 프로세서.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/960,775 | 2013-08-06 | ||
| US13/960,775 US9495155B2 (en) | 2013-08-06 | 2013-08-06 | Methods, apparatus, instructions and logic to provide population count functionality for genome sequencing and alignment |
| PCT/US2014/049869 WO2015021103A1 (en) | 2013-08-06 | 2014-08-06 | Methods, apparatus, instructions and logic to provide population count functionality for genome sequencing and alignment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160014764A KR20160014764A (ko) | 2016-02-11 |
| KR101775294B1 true KR101775294B1 (ko) | 2017-09-05 |
Family
ID=52449640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167000088A KR101775294B1 (ko) | 2013-08-06 | 2014-08-06 | 게놈 시퀀싱 및 정렬을 위해 개체군 카운트 기능성을 제공하는 방법, 장치, 명령어 및 로직 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US9495155B2 (ko) |
| EP (1) | EP3030979A4 (ko) |
| JP (2) | JP6467742B2 (ko) |
| KR (1) | KR101775294B1 (ko) |
| CN (1) | CN105359129B (ko) |
| TW (1) | TWI512517B (ko) |
| WO (1) | WO2015021103A1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9378560B2 (en) * | 2011-06-17 | 2016-06-28 | Advanced Micro Devices, Inc. | Real time on-chip texture decompression using shader processors |
| US9411592B2 (en) | 2012-12-29 | 2016-08-09 | Intel Corporation | Vector address conflict resolution with vector population count functionality |
| US9804840B2 (en) | 2013-01-23 | 2017-10-31 | International Business Machines Corporation | Vector Galois Field Multiply Sum and Accumulate instruction |
| US9715385B2 (en) | 2013-01-23 | 2017-07-25 | International Business Machines Corporation | Vector exception code |
| US9778932B2 (en) | 2013-01-23 | 2017-10-03 | International Business Machines Corporation | Vector generate mask instruction |
| US9823924B2 (en) | 2013-01-23 | 2017-11-21 | International Business Machines Corporation | Vector element rotate and insert under mask instruction |
| US9513906B2 (en) | 2013-01-23 | 2016-12-06 | International Business Machines Corporation | Vector checksum instruction |
| US9471308B2 (en) * | 2013-01-23 | 2016-10-18 | International Business Machines Corporation | Vector floating point test data class immediate instruction |
| US9513907B2 (en) | 2013-08-06 | 2016-12-06 | Intel Corporation | Methods, apparatus, instructions and logic to provide vector population count functionality |
| US9495155B2 (en) | 2013-08-06 | 2016-11-15 | Intel Corporation | Methods, apparatus, instructions and logic to provide population count functionality for genome sequencing and alignment |
| CN108733408A (zh) * | 2017-04-21 | 2018-11-02 | 上海寒武纪信息科技有限公司 | 计数装置及计数方法 |
| WO2018192500A1 (zh) | 2017-04-19 | 2018-10-25 | 上海寒武纪信息科技有限公司 | 处理装置和处理方法 |
| CN117933314A (zh) | 2017-04-21 | 2024-04-26 | 上海寒武纪信息科技有限公司 | 处理装置、处理方法、芯片及电子装置 |
| TWI636372B (zh) * | 2018-01-05 | 2018-09-21 | 國立交通大學 | 用於基因定序資料的資料處理方法及系統 |
| JP2023030745A (ja) * | 2021-08-24 | 2023-03-08 | 富士通株式会社 | 計算機および計算方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100115014A1 (en) * | 2008-10-31 | 2010-05-06 | Asaf Hargil | Instruction and logic for performing range detection |
| US20120229311A1 (en) * | 2011-03-07 | 2012-09-13 | Industrial Technology Research Institute | Device and method for compressing feature descriptor |
| US20130024654A1 (en) * | 2011-07-20 | 2013-01-24 | Gove Darryl J | Vector operations for compressing selected vector elements |
| US20130031536A1 (en) * | 2011-07-28 | 2013-01-31 | De Subrato K | Apparatus and method for improving the performance of compilers and interpreters of high level programming languages |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60250473A (ja) * | 1984-05-25 | 1985-12-11 | Hitachi Ltd | ベクトルプロセツサ |
| JPS6162974A (ja) * | 1984-09-05 | 1986-03-31 | Hitachi Ltd | ベクトルプロセツサ |
| JPH06105459B2 (ja) * | 1988-08-11 | 1994-12-21 | 日本電気株式会社 | ベクトル処理装置 |
| US5717616A (en) * | 1993-02-19 | 1998-02-10 | Hewlett-Packard Company | Computer hardware instruction and method for computing population counts |
| EP0847551B1 (en) * | 1995-08-31 | 2012-12-05 | Intel Corporation | A set of instructions for operating on packed data |
| US6070237A (en) * | 1996-03-04 | 2000-05-30 | Intel Corporation | Method for performing population counts on packed data types |
| DE69841256D1 (de) * | 1997-12-17 | 2009-12-10 | Panasonic Corp | Befehlsmaskierung um Befehlsströme einem Prozessor zuzuleiten |
| US6230253B1 (en) | 1998-03-31 | 2001-05-08 | Intel Corporation | Executing partial-width packed data instructions |
| US6212628B1 (en) * | 1998-04-09 | 2001-04-03 | Teranex, Inc. | Mesh connected computer |
| US6173388B1 (en) * | 1998-04-09 | 2001-01-09 | Teranex Inc. | Directly accessing local memories of array processors for improved real-time corner turning processing |
| US6735690B1 (en) * | 1999-06-21 | 2004-05-11 | Pts Corporation | Specifying different type generalized event and action pair in a processor |
| AU2002359939A1 (en) * | 2001-12-27 | 2003-07-15 | Center For Advanced Science And Technology Incubation, Ltd. | Method of calculating occurrence frequency of sequence, method of calulating degree of isolation and method of estimating degree of adequacy for primer |
| US20030135332A1 (en) * | 2002-01-14 | 2003-07-17 | Hewlett Packard Company | Circuit and method for pipelined code sequence searching |
| US7020201B2 (en) * | 2002-11-20 | 2006-03-28 | National Chiao Tung University | Method and apparatus for motion estimation with all binary representation |
| US20040249474A1 (en) * | 2003-03-31 | 2004-12-09 | Lee Ruby B. | Compare-plus-tally instructions |
| US7274825B1 (en) * | 2003-03-31 | 2007-09-25 | Hewlett-Packard Development Company, L.P. | Image matching using pixel-depth reduction before image comparison |
| US6876315B1 (en) | 2004-03-12 | 2005-04-05 | International Business Machines Corporation | DC-balanced 6B/8B transmission code with local parity |
| US7565514B2 (en) | 2006-04-28 | 2009-07-21 | Freescale Semiconductor, Inc. | Parallel condition code generation for SIMD operations |
| JP4707198B2 (ja) * | 2006-10-19 | 2011-06-22 | 富士通株式会社 | 情報検索プログラム、該プログラムを記録した記録媒体、情報検索方法、および情報検索装置 |
| US7991987B2 (en) * | 2007-05-10 | 2011-08-02 | Intel Corporation | Comparing text strings |
| US8954484B2 (en) * | 2009-06-12 | 2015-02-10 | Cray Inc. | Inclusive or bit matrix to compare multiple corresponding subfields |
| US20090172348A1 (en) | 2007-12-26 | 2009-07-02 | Robert Cavin | Methods, apparatus, and instructions for processing vector data |
| US9513905B2 (en) * | 2008-03-28 | 2016-12-06 | Intel Corporation | Vector instructions to enable efficient synchronization and parallel reduction operations |
| US8996845B2 (en) * | 2009-12-22 | 2015-03-31 | Intel Corporation | Vector compare-and-exchange operation |
| US20110314263A1 (en) * | 2010-06-22 | 2011-12-22 | International Business Machines Corporation | Instructions for performing an operation on two operands and subsequently storing an original value of operand |
| US8655106B2 (en) * | 2011-10-24 | 2014-02-18 | Fannie Mae | Automated valuation model with customizable neighborhood determination |
| US8949575B2 (en) | 2011-12-14 | 2015-02-03 | International Business Machines Corporation | Reversing processing order in half-pumped SIMD execution units to achieve K cycle issue-to-issue latency |
| US20140108480A1 (en) * | 2011-12-22 | 2014-04-17 | Elmoustapha Ould-Ahmed-Vall | Apparatus and method for vector compute and accumulate |
| US20130326196A1 (en) | 2011-12-23 | 2013-12-05 | Elmoustapha Ould-Ahmed-Vall | Systems, apparatuses, and methods for performing vector packed unary decoding using masks |
| EP2798480B1 (en) * | 2011-12-30 | 2018-09-26 | Intel Corporation | Vector frequency compress instruction |
| EP2798465B1 (en) * | 2011-12-30 | 2018-11-14 | Intel Corporation | Unique packed data element identification processors, methods, systems, and instructions |
| US9411592B2 (en) * | 2012-12-29 | 2016-08-09 | Intel Corporation | Vector address conflict resolution with vector population count functionality |
| JP6107513B2 (ja) * | 2013-07-29 | 2017-04-05 | 富士通株式会社 | 情報処理システム、情報処理方法、および情報処理プログラム |
| US9513907B2 (en) | 2013-08-06 | 2016-12-06 | Intel Corporation | Methods, apparatus, instructions and logic to provide vector population count functionality |
| US9495155B2 (en) | 2013-08-06 | 2016-11-15 | Intel Corporation | Methods, apparatus, instructions and logic to provide population count functionality for genome sequencing and alignment |
| PL3055307T3 (pl) * | 2013-10-04 | 2020-07-27 | SpecGx LLC | Podstawione berbiny i ich synteza |
-
2013
- 2013-08-06 US US13/960,775 patent/US9495155B2/en active Active
-
2014
- 2014-07-25 TW TW103125532A patent/TWI512517B/zh not_active IP Right Cessation
- 2014-08-06 JP JP2016533390A patent/JP6467742B2/ja active Active
- 2014-08-06 WO PCT/US2014/049869 patent/WO2015021103A1/en active Application Filing
- 2014-08-06 EP EP14834420.3A patent/EP3030979A4/en not_active Withdrawn
- 2014-08-06 CN CN201480038292.6A patent/CN105359129B/zh active Active
- 2014-08-06 KR KR1020167000088A patent/KR101775294B1/ko not_active Application Discontinuation
-
2016
- 2016-11-14 US US15/350,659 patent/US10223120B2/en active Active
-
2018
- 2018-11-26 JP JP2018220700A patent/JP6930702B2/ja active Active
-
2019
- 2019-01-11 US US16/246,438 patent/US10678546B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100115014A1 (en) * | 2008-10-31 | 2010-05-06 | Asaf Hargil | Instruction and logic for performing range detection |
| US20120229311A1 (en) * | 2011-03-07 | 2012-09-13 | Industrial Technology Research Institute | Device and method for compressing feature descriptor |
| US20130024654A1 (en) * | 2011-07-20 | 2013-01-24 | Gove Darryl J | Vector operations for compressing selected vector elements |
| US20130031536A1 (en) * | 2011-07-28 | 2013-01-31 | De Subrato K | Apparatus and method for improving the performance of compilers and interpreters of high level programming languages |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150046672A1 (en) | 2015-02-12 |
| TWI512517B (zh) | 2015-12-11 |
| EP3030979A1 (en) | 2016-06-15 |
| JP2019050039A (ja) | 2019-03-28 |
| US20170060585A1 (en) | 2017-03-02 |
| TW201518975A (zh) | 2015-05-16 |
| US20190146791A1 (en) | 2019-05-16 |
| CN105359129A (zh) | 2016-02-24 |
| KR20160014764A (ko) | 2016-02-11 |
| JP6930702B2 (ja) | 2021-09-01 |
| US9495155B2 (en) | 2016-11-15 |
| CN105359129B (zh) | 2019-04-05 |
| JP6467742B2 (ja) | 2019-02-13 |
| US10223120B2 (en) | 2019-03-05 |
| WO2015021103A1 (en) | 2015-02-12 |
| US10678546B2 (en) | 2020-06-09 |
| JP2016529617A (ja) | 2016-09-23 |
| EP3030979A4 (en) | 2017-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101748535B1 (ko) | 벡터 개체군 카운트 기능성을 제공하는 방법, 장치, 명령어 및 로직 | |
| JP6930702B2 (ja) | プロセッサ | |
| US9696993B2 (en) | Instructions and logic to vectorize conditional loops | |
| KR101767025B1 (ko) | 벡터 어드레스 충돌 검출 기능을 제공하기 위한 방법, 장치, 명령어들 및 로직 | |
| CN107092465B (zh) | 用于提供向量混合和置换功能的指令和逻辑 | |
| US9405539B2 (en) | Providing vector sub-byte decompression functionality | |
| KR102472894B1 (ko) | 벡터 패킹된 투플 교차 비교 기능을 제공하기 위한 방법, 장치, 명령어들 및 로직 | |
| WO2013048369A1 (en) | Instruction and logic to provide vector load-op/store-op with stride functionality | |
| WO2013048367A1 (en) | Instruction and logic to provide vector loads and stores with strides and masking functionality |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |