KR101768476B1 - 발광표시장치의 발광제어라인 구동장치 및 이의 구동방법 - Google Patents
발광표시장치의 발광제어라인 구동장치 및 이의 구동방법 Download PDFInfo
- Publication number
- KR101768476B1 KR101768476B1 KR1020100106115A KR20100106115A KR101768476B1 KR 101768476 B1 KR101768476 B1 KR 101768476B1 KR 1020100106115 A KR1020100106115 A KR 1020100106115A KR 20100106115 A KR20100106115 A KR 20100106115A KR 101768476 B1 KR101768476 B1 KR 101768476B1
- Authority
- KR
- South Korea
- Prior art keywords
- speed
- low
- node
- turn
- lighting
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 2차원 및 3차원 영상에 최적화된 화상을 표시할 수 있는 발광표시장치의 발광제어라인 구동장치 및 이의 구동방법에 관한 것으로, 서로 다른 위상차를 갖는 두 종의 스타트 펄스들을 하나의 스타트 펄스 그룹으로 정의하여 n개(n은 1보다 큰 자연수)의 스타트 펄스 그룹들을 생성하고, 외부로부터 공급된 선택 신호의 논리상태에 따라 상기 n개의 스타트 펄스 그룹들 중 어느 하나의 그룹에 속한 두 종의 스타트 펄스들을 선택하고 이 선택된 두 종의 스타트 펄스들을 미리 설정된 출력 타이밍에 근거하여 순차적으로 출력하는 스타트 펄스 생성부; 상기 n개의 스타트 펄스 그룹들에 대응되는 n개의 쉬프트블록들을 포함하며, 상기 스타트 펄스 생성부로부터 선택되어 출력된 두 종의 스타트 펄스들을 어느 하나의 해당 쉬프트블록에 공급하여 이 해당 쉬프트블록이 m개(m은 1보다 큰 자연수)의 점등 제어신호들을 순차적으로 출력하도록 구동시킴과 아울러 m개의 소등 제어신호들 순차적으로 출력하도록 구동시키는 점등/소등 제어신호 출력부; 및, 상기 점등/소등 제어신호 출력부로부터의 서로 대응되는 점등 제어신호와 소등 제어신호간의 출력 타이밍에 근거하여 m개의 발광 제어신호들을 순차적으로 출력하는 발광 제어신호 출력부를 포함함을 특징으로 한다.
Description
본 발명은 발광표시장치에 관한 것으로, 특히 별도의 모드 변환신호 없이 스타트 펄스만을 제어하여 발광 제어신호의 주파수를 변환함으로써 2차원 및 3차원 영상에 최적화된 화상을 표시할 수 있는 발광표시장치의 발광제어라인 구동장치 및 이의 구동방법에 대한 것이다.
최근에는 3차원 영상을 표시할 수 있는 발광표시장치가 개발되고 있다. 이러한 3차원 영상 발광표시장치는 3차원 영상뿐만 아니라 2차원 영상도 표시한다. 그러나, 3차원 영상을 표시할 때와 2차원 영상을 표시할 때는 화면에 표시되는 영상의 특성이 다름에도 불구하고, 종래에는 발광표시장치에 구비된 발광소자들을 오프하는 속도를 동일하게 설정하였기 때문에 3차원 영상 발광표시장치를 이용하여 2차원 영상을 시청할 때 휘도가 떨어져 화질이 저하되는 문제점이 있었다.
본 발명은 상술된 문제점을 해결하기 위하여 안출한 것으로, 영상의 종류에 따라 저속의 발광 제어신호 및 고속의 발광 제어신호 중 어느 하나를 선택하여 발광제어라인을 구동함으로써 3차원 영상뿐만 아니라 2차원 영상의 화질을 향상시킬 수 있는 발광표시장치의 발광제어라인 구동장치 및 이의 구동방법을 제공하는데 그 목적이 있다.
상술된 목적을 달성하기 위한 본 발명에 따른 발광표시장치의 발광제어라인 구동장치는, 서로 다른 위상차를 갖는 두 종의 스타트 펄스들을 하나의 스타트 펄스 그룹으로 정의하여 n개(n은 1보다 큰 자연수)의 스타트 펄스 그룹들을 생성하고, 외부로부터 공급된 선택 신호의 논리상태에 따라 상기 n개의 스타트 펄스 그룹들 중 어느 하나의 그룹에 속한 두 종의 스타트 펄스들을 선택하고 이 선택된 두 종의 스타트 펄스들을 미리 설정된 출력 타이밍에 근거하여 순차적으로 출력하는 스타트 펄스 생성부; 상기 n개의 스타트 펄스 그룹들에 대응되는 n개의 쉬프트블록들을 포함하며, 상기 스타트 펄스 생성부로부터 선택되어 출력된 두 종의 스타트 펄스들을 어느 하나의 해당 쉬프트블록에 공급하여 이 해당 쉬프트블록이 m개(m은 1보다 큰 자연수)의 점등 제어신호들을 순차적으로 출력하도록 구동시킴과 아울러 m개의 소등 제어신호들 순차적으로 출력하도록 구동시키는 점등/소등 제어신호 출력부; 및, 상기 점등/소등 제어신호 출력부로부터의 서로 대응되는 점등 제어신호와 소등 제어신호간의 출력 타이밍에 근거하여 m개의 발광 제어신호들을 순차적으로 출력하는 발광 제어신호 출력부를 포함함을 특징으로 한다.
상기 적어도 어느 하나의 쉬프트블록은, 상기 두 종의 스타트 펄스들 중 어느 하나 및 서로 위상차를 갖는 적어도 2종의 클럭펄스들에 근거하여 m개의 점등 제어신호들을 순차적으로 출력하는 점등제어 쉬프트 레지스터; 및, 상기 두 종의 스타트 펄스들 중 다른 하나 및 상기 클럭펄스들에 근거하여 m개의 소등 제어신호들을 순차적으로 출력하는 소등제어 쉬프트 레지스터를 포함하며; 상기 점등제어 쉬프트 레지스터는 자신에게 공급된 스타트 펄스의 출력 타이밍에 근거하여 상기 m개의 점등 제어신호들의 출력 타이밍을 제어하며; 상기 소등제어 쉬프트 레지스터는 자신에게 공급된 스타트 펄스의 출력 타이밍에 근거하여 상기 m개의 소등 제어신호들의 출력 타이밍을 제어함을 특징으로 한다.
상기 발광 제어신호 출력부는 상기 m개의 발광 제어신호들을 순차적으로 출력하는 m개의 출력부들을 포함하며; k번째 출력부는 상기 점등제어 쉬프트 레지스터로부터의 k번째(k는 자연수) 점등 제어신호의 출력시점과 이에 대응되는 상기 소등제어 쉬프트 레지스터로부터의 k번째 소등 제어신호의 출력시점 사이의 기간에 해당하는 구간동안 액티브 상태를 유지하는 k번째 발광 제어신호를 출력함을 특징으로 한다.
각 쉬프트블록에 공급되는 클럭펄스들이 서로 다른 주파수를 갖는 것을 특징으로 한다.
n개의 쉬프트블록들은 저속 쉬프트블록 및 고속 쉬프트블록을 포함하며; 상기 클럭펄스들은 4상의 저속 클럭펄스들 및 6상의 고속 클럭펄스들을 포함하며; 상기 6상의 고속 클럭펄스들은 서로 인접한 클럭펄스들이 펄스폭이 일부 중첩되도록 출력되며; 상기 고속 클럭펄스는 상기 저속 클럭펄스보다 높은 주파수를 가지며; 상기 n개의 스타트 펄스 그룹들은 상기 저속 쉬프트블록에 공급되는 저속 스타트 펄스 그룹 및 상기 고속 쉬프트블록에 공급되는 고속 스타트 펄스 그룹을 포함하며; 상기 저속 스타트 펄스 그룹은 상기 저속 쉬프트블록에 공급되는 제 1 저속 스타트 펄스 및 제 2 저속 스타트 펄스를 포함하며; 상기 고속 스타트 펄스 그룹은 상기 고속 쉬프트블록에 공급되는 제 1 고속 스타트 펄스 및 제 2 고속 스타트 펄스를 포함함을 특징으로 한다.
상기 저속 쉬프트블록은 m개의 저속점등 제어신호들을 순차적으로 출력하는 저속점등 쉬프트 레지스터 및 m개의 저속소등 제어신호들을 순차적으로 출력하는 저속소등 쉬프트 레지스터를 포함하며; 상기 저속점등 쉬프트 레지스터는 m개의 저속점등 제어신호들을 순차적으로 출력하는 m개의 저속점등 스테이지들을 포함하며; 상기 저속점등 쉬프트 레지스터에 구비된 k번째(k는 자연수) 저속점등 스테이지는, 상기 제 1 저속 스타트 펄스에 응답하여 제 1 저속스타트전송라인과 제 1 노드를 서로 전기적으로 연결하거나, 또는 k-1번째 저속점등 스테이지로부터의 저속점등 제어신호에 응답하여 상기 k-1번째 저속점등 스테이지의 출력단자와 상기 제 1 노드를 서로 전기적으로 연결하는 제 1 저속점등 스위칭소자; 상기 저속 클럭펄스들 중 어느 하나인 제 1 저속 클럭펄스에 응답하여 상기 제 1 노드와 제 1 공통세트노드를 전기적으로 연결하는 제 2 저속점등 스위칭소자; 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 공통세트노드와 제 2 노드를 전기적으로 연결하는 제 3 저속점등 스위칭소자; 상기 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드와 고전압전송라인을 전기적으로 연결하는 제 4 저속점등 스위칭소자; 상기 제 1 저속 스타트 펄스 또는 상기 k-1번째 저속점등 스테이지로부터의 저속점등 제어신호에 응답하여 상기 제 1 공통리세트노드와 상기 고전압전송라인을 전기적으로 연결하는 제 5 저속점등 스위칭소자; 상기 저속 클럭펄스들 중 어느 하나인 제 2 저속 클럭펄스에 응답하여 저전압전송라인과 제 1 공통리세트노드를 전기적으로 연결하는 제 6 저속점등 스위칭소자; 상기 제 1 공통세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 저속클럭전송라인과 상기 k번째 저속점등 스테이지의 출력단자를 전기적으로 연결하는 풀업 저속점등 스위칭소자; 상기 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 저속점등 스테이지의 출력단자와 제 3 노드를 전기적으로 연결하는 제 1 풀다운 저속점등 스위칭소자; 상기 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 노드와 상기 고전압전송라인을 전기적으로 연결하는 제 2 풀다운 저속점등 스위칭소자; 상기 제 1 공통세트노드와 상기 k번째 점등 스테이지의 출력단자 사이에 접속된 제 1 저속점등 커패시터; 상기 제 1 공통세트노드와 고전압전송라인 사이에 접속된 제 2 저속점등 커패시터; 상기 제 1 공통리세트노드와 고전압전송라인 사이에 접속된 제 3 저속점등 커패시터를 포함하며; 상기 고전압전송라인은 고전압을 전송하고, 상기 저전압전송라인은 저전압을 전송하며; 상기 풀업 저속점등 스위칭소자에 접속된 어느 하나의 저속클럭전송라인은 상기 저속 클럭펄스들 중 어느 하나인 제 3 저속 클럭펄스를 전송하며; 상기 제 1 저속 클럭펄스는 상기 제 1 저속 스타트 펄스는 또는 상기 k-1번째 저속점등 스테이지로부터의 저속점등 제어신호에 동기되며; 상기 제 2 저속 클럭펄스는 k+2번째 저속점등 스테이지로부터의 점등 제어신호에 동기되며; 상기 제 3 저속 클럭펄스는 상기 제 1 저속 클럭펄스와 제 2 저속 클럭펄스 사이의 위상을 갖는 것을 특징으로 한다.
상기 저속소등 쉬프트 레지스터는 m개의 저속소등 제어신호들을 순차적으로 출력하는 m개의 저속소등 스테이지들을 포함하며; 상기 저속소등 쉬프트 레지스터에 구비된 k번째(k는 자연수) 저속소등 스테이지는, 상기 제 2 저속 스타트 펄스에 응답하여 제 2 저속스타트전송라인과 제 4 노드를 서로 전기적으로 연결하거나, 또는 k-1번째 소등 스테이지로부터의 저속소등 제어신호에 응답하여 상기 k-1번째 소등 스테이지의 출력단자와 상기 제 4 노드를 서로 전기적으로 연결하는 제 1 저속소등 스위칭소자; 상기 저속 클럭펄스들 중 어느 하나인 제 1 저속 클럭펄스에 응답하여 상기 제 4 노드와 제 2 공통세트노드를 전기적으로 연결하는 제 2 저속소등 스위칭소자; 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 공통세트노드와 제 5 노드를 전기적으로 연결하는 제 3 저속소등 스위칭소자; 상기 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 5 노드와 고전압전송라인을 전기적으로 연결하는 제 4 저속소등 스위칭소자; 상기 제 2 저속 스타트 펄스 또는 상기 k-1번째 저속소등 스테이지로부터의 저속소등 제어신호에 응답하여 상기 제 2 공통리세트노드와 상기 고전압전송라인을 전기적으로 연결하는 제 5 저속소등 스위칭소자; 상기 저속 클럭펄스들 중 어느 하나인 제 2 저속 클럭펄스에 응답하여 저전압전송라인과 제 2 공통리세트노드를 전기적으로 연결하는 제 6 저속소등 스위칭소자; 상기 제 2 공통세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 저속클럭전송라인과 상기 k번째 저속소등 스테이지의 출력단자를 전기적으로 연결하는 풀업 저속소등 스위칭소자; 상기 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 저속소등 스테이지의 출력단자와 제 6 노드를 전기적으로 연결하는 제 1 풀다운 저속소등 스위칭소자; 상기 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 6 노드와 상기 고전압전송라인을 전기적으로 연결하는 제 2 풀다운 저속소등 스위칭소자; 상기 제 2 공통세트노드와 상기 k번째 소등 스테이지의 출력단자 사이에 접속된 제 1 저속소등 커패시터; 상기 제 2 공통세트노드와 고전압전송라인 사이에 접속된 제 2 저속소등 커패시터; 상기 제 1 공통리세트노드와 고전압전송라인 사이에 접속된 제 3 저속소등 커패시터를 포함하며; 상기 풀업 저속소등 스위칭소자에 접속된 어느 하나의 저속클럭전송라인은 상기 저속 클럭펄스들 중 어느 하나인 제 3 저속 클럭펄스를 전송하며; 상기 제 1 저속 클럭펄스는 상기 제 2 저속 스타트 펄스 또는 상기 k-1번째 저속소등 스테이지로부터의 저속소등 제어신호에 동기되며; 상기 제 2 저속 클럭펄스는 k+2번째 저속소등 스테이지로부터의 저속소등 제어신호에 동기되며; 상기 제 3 저속 클럭펄스는 상기 제 1 저속 클럭펄스와 제 2 저속 클럭펄스 사이의 위상을 갖는 것을 특징으로 한다.
상기 고속 쉬프트블록은 m개의 고속점등 제어신호들을 순차적으로 출력하는 고속점등 쉬프트 레지스터 및 m개의 소등 제어신호들을 순차적으로 출력하는 고속소등 쉬프트 레지스터를 포함하며; 상기 고속점등 쉬프트 레지스터는 m개의 고속점등 제어신호들을 순차적으로 출력하는 m개의 고속점등 스테이지들을 포함하며; 상기 고속점등 쉬프트 레지스터에 구비된 k번째(k는 자연수) 점등 스테이지는, 상기 제 1 고속 스타트 펄스에 응답하여 제 1 고속스타트전송라인과 제 1 노드를 서로 전기적으로 연결하거나, 또는 k-1번째 고속점등 스테이지로부터의 고속점등 제어신호에 응답하여 상기 k-1번째 고속점등 스테이지의 출력단자와 상기 제 1 노드를 서로 전기적으로 연결하는 제 1 고속점등 스위칭소자; 상기 고속 클럭펄스들 중 어느 하나인 제 1 고속 클럭펄스에 응답하여 상기 제 1 노드와 제 1 공통세트노드를 전기적으로 연결하는 제 2 고속점등 스위칭소자; 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 공통세트노드와 제 2 노드를 전기적으로 연결하는 제 3 고속점등 스위칭소자; 상기 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드와 고전압전송라인을 전기적으로 연결하는 제 4 고속점등 스위칭소자; 상기 제 1 고속 스타트 펄스 또는 상기 k-1번째 고속점등 스테이지로부터의 고속점등 제어신호에 응답하여 상기 제 1 공통리세트노드와 상기 고전압전송라인을 전기적으로 연결하는 제 5 고속점등 스위칭소자; 상기 고속 클럭펄스들 중 어느 하나인 제 2 고속 클럭펄스에 응답하여 저전압전송라인과 제 3 노드를 전기적으로 연결하는 제 6 고속점등 스위칭소자; 상기 고속 클럭펄스들 중 어느 하나인 제 3 고속 클럭펄스에 응답하여 상기 제 3 노드와 상기 제 1 공통리세트노드를 전기적으로 연결하는 제 7 고속점등 스위칭소자; 상기 제 1 공통세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 고속클럭전송라인과 상기 k번째 고속점등 스테이지의 출력단자를 전기적으로 연결하는 풀업 고속점등 스위칭소자; 상기 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 고속점등 스테이지의 출력단자와 제 4 노드를 전기적으로 연결하는 제 1 풀다운 고속점등 스위칭소자; 상기 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 4 노드와 상기 고전압전송라인을 전기적으로 연결하는 제 2 풀다운 고속점등 스위칭소자; 상기 제 1 공통세트노드와 상기 k번째 고속점등 스테이지의 출력단자 사이에 접속된 제 1 고속점등 커패시터; 상기 제 1 공통세트노드와 고전압전송라인 사이에 접속된 제 2 고속점등 커패시터; 상기 제 1 공통리세트노드와 고전압전송라인 사이에 접속된 제 3 고속점등 커패시터를 포함하며; 상기 고전압전송라인은 고전압을 전송하고, 상기 저전압전송라인은 저전압을 전송하며; 상기 풀업 고속점등 스위칭소자에 접속된 어느 하나의 고속클럭전송라인은 상기 고속 클럭펄스들 중 어느 하나인 제 4 고속 클럭펄스를 전송하며; 상기 제 1 고속 클럭펄스는 상기 제 1 고속 스타트 펄스 또는 상기 k-1번째 고속점등 스테이지로부터의 고속점등 제어신호에 동기되며; 상기 제 2 고속 클럭펄스는 k+2번째 고속점등 스테이지로부터의 점등 제어신호에 동기되며; 상기 제 3 고속 클럭펄스는 k+3번째 고속점등 스테이지로부터의 점등 제어신호에 동기되며; 상기 제 4 고속 클럭펄스는 제 1 고속 클럭펄스와 제 2 고속 클럭펄스 사이의 위상을 갖는 것을 특징으로 한다.
상기 고속소등 쉬프트 레지스터는 m개의 고속소등 제어신호들을 순차적으로 출력하는 m개의 고속소등 스테이지들을 포함하며; 상기 고속소등 쉬프트 레지스터에 구비된 k번째(k는 자연수) 고속소등 스테이지는, 상기 제 2 고속 스타트 펄스에 응답하여 제 2 고속스타트전송라인과 제 5 노드를 서로 전기적으로 연결하거나, 또는 k-1번째 소등 스테이지로부터의 고속소등 제어신호에 응답하여 상기 k-1번째 고속소등 스테이지의 출력단자와 상기 제 5 노드를 서로 전기적으로 연결하는 제 1 고속소등 스위칭소자; 상기 고속 클럭펄스들 중 어느 하나인 제 1 고속 클럭펄스에 응답하여 상기 제 5 노드와 제 2 공통세트노드를 전기적으로 연결하는 제 2 고속소등 스위칭소자; 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 공통세트노드와 제 6 노드를 전기적으로 연결하는 제 3 고속소등 스위칭소자; 상기 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 6 노드와 고전압전송라인을 전기적으로 연결하는 제 4 고속소등 스위칭소자; 상기 제 2 고속 스타트 펄스 또는 상기 k-1번째 고속소등 스테이지로부터의 고속소등 제어신호에 응답하여 상기 제 2 공통리세트노드와 상기 고전압전송라인을 전기적으로 연결하는 제 5 고속소등 스위칭소자; 상기 고속 클럭펄스들 중 어느 하나인 제 2 고속 클럭펄스에 응답하여 고전압전송라인과 제 7 노드를 전기적으로 연결하는 제 6 고속소등 스위칭소자; 상기 고속 클럭펄스들 중 어느 하나인 제 3 고속 클럭펄스에 응답하여 상기 제 7 노드와 상기 제 2 공통리세트노드를 전기적으로 연결하는 제 7 고속소등 스위칭소자; 상기 제 2 공통세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 고속클럭전송라인과 상기 k번째 고속소등 스테이지의 출력단자를 전기적으로 연결하는 풀업 고속소등 스위칭소자; 상기 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 고속소등 스테이지의 출력단자와 제 8 노드를 전기적으로 연결하는 제 1 풀다운 고속소등 스위칭소자; 상기 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 8 노드와 상기 고전압전송라인을 전기적으로 연결하는 제 2 풀다운 고속소등 스위칭소자; 상기 제 1 공통세트노드와 상기 k번째 고속점등 스테이지의 출력단자 사이에 접속된 제 1 고속소등 커패시터; 상기 제 1 공통세트노드와 고전압전송라인 사이에 접속된 제 2 고속소등 커패시터; 상기 제 1 공통리세트노드와 고전압전송라인 사이에 접속된 제 3 고속소등 커패시터를 포함하며; 상기 고전압전송라인은 고전압을 전송하고, 상기 저전압전송라인은 저전압을 전송하며; 상기 풀업 고속소등 스위칭소자에 접속된 어느 하나의 고속클럭전송라인은 상기 고속 클럭펄스들 중 어느 하나인 제 4 고속 클럭펄스를 전송하며; 상기 제 1 고속 클럭펄스는 상기 제 2 고속 스타트 펄스 또는 상기 k-1번째 고속소등 스테이지로부터의 고속소등 제어신호에 동기되며; 상기 제 2 고속 클럭펄스는 k+2번째 고속소등 스테이지로부터의 고속소등 제어신호에 동기되며; 상기 제 3 고속 클럭펄스는 k+3번째 고속소등 스테이지로부터의 고속소등 제어신호에 동기되며; 상기 제 4 고속 클럭펄스는 제 1 고속 클럭펄스와 제 2 고속 클럭펄스 사이의 위상을 갖는 것을 특징으로 한다.
상기 저속 쉬프트블록은 m개의 저속점등 제어신호들을 순차적으로 출력하는 저속점등 쉬프트 레지스터 및 m개의 저속소등 제어신호들을 순차적으로 출력하는 저속소등 쉬프트 레지스터를 포함하며; 상기 저속점등 쉬프트 레지스터는 m개의 저속점등 제어신호들을 순차적으로 출력하는 m개의 저속점등 스테이지들을 포함하며; 상기 저속소등 쉬프트 레지스터는 m개의 저속소등 제어신호들을 순차적으로 출력하는 m개의 저속소등 스테이지들을 포함하며; 상기 고속 쉬프트블록은 m개의 고속점등 제어신호들을 순차적으로 출력하는 고속점등 쉬프트 레지스터 및 m개의 고속소등 제어신호들을 순차적으로 출력하는 고속소등 쉬프트 레지스터를 포함하며; 상기 고속점등 쉬프트 레지스터는 m개의 고속점등 제어신호들을 순차적으로 출력하는 m개의 고속점등 스테이지들을 포함하며; 상기 고속소등 쉬프트 레지스터는 m개의 고속소등 제어신호들을 순차적으로 출력하는 m개의 고속소등 스테이지들을 포함하며; 상기 발광 제어신호 출력부는 m개의 발광 제어신호들을 순차적으로 출력하는 m개의 출력부들을 포함하며; k번째 출력부는, k번째 저속점등 스테이지로부터의 저속점등 제어신호에 응답하여 상기 저전압전송라인과 제 1 공통노드를 전기적으로 연결하는 제 1 스위칭소자; k번째 고속점등 스테이지로부터의 고속점등 제어신호에 응답하여 상기 저전압전송라인과 상기 제 1 공통노드를 전기적으로 연결하는 제 2 스위칭소자; k번째 저속소등 스테이지로부터의 저속소등 제어신호에 응답하여 상기 저전압전송라인과 제 2 공통노드를 전기적으로 연결하는 제 3 스위칭소자; k번째 고속소등 스테이지로부터의 고속소등 제어신호에 응답하여 상기 저전압전송라인과 제 2 공통노드를 전기적으로 연결하는 제 4 스위칭소자; k번째 고속점등 스테이지로부터의 고속점등 제어신호에 응답하여 상기 제 2 공통노드와 제 3 공통노드를 전기적으로 연결하는 제 5 스위칭소자; k번째 고속점등 스테이지로부터의 고속점등 제어신호에 응답하여 상기 제 3 공통노드와 상기 고전압전송라인을 전기적으로 연결하는 제 6 스위칭소자; k번째 저속점등 스테이지로부터의 저속점등 제어신호에 응답하여 상기 제 2 공통노드와 상기 제 3 공통노드를 전기적으로 연결하는 제 7 스위칭소자; k번째 저속점등 스테이지로부터의 저속점등 제어신호에 응답하여 상기 제 3 공통노드와 상기 고전압전송라인을 전기적으로 연결하는 제 8 스위칭소자; k번째 고속소등 스테이지로부터의 고속소등 제어신호에 응답하여 상기 제 1 공통노드와 제 4 공통노드를 전기적으로 연결하는 제 9 스위칭소자; k번째 고속소등 스테이지로부터의 고속소등 제어신호에 응답하여 상기 제 4 공통노드와 고전압전송라인을 전기적으로 연결하는 제 10 스위칭소자; k번째 저속소등 스테이지로부터의 저속소등 제어신호에 응답하여 상기 제 1 공통노드와 제 4 공통노드를 전기적으로 연결하는 제 11 스위칭소자; k번째 저속소등 스테이지로부터의 저속소등 제어신호에 응답하여 상기 제 4 공통노드와 고전압전송라인을 전기적으로 연결하는 제 12 스위칭소자; 상기 k번째 출력부의 출력단자로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 저전압전송라인과 제 1 공통노드를 전기적으로 연결하는 제 13 스위칭소자; 상기 제 2 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 공통노드와 제 4 공통노드를 전기적으로 연결하는 제 14 스위칭소자; 상기 제 2 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 4 공통노드와 고전압전송라인을 전기적으로 연결하는 제 15 스위칭소자; 상기 제 1 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 공통노드와 제 3 공통노드를 전기적으로 연결하는 제 16 스위칭소자; 상기 제 1 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 공통노드와 고전압전송라인을 전기적으로 연결하는 제 17 스위칭소자; 상기 제 2 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 저전압전송라인과 제 3 공통노드를 전기적으로 연결하는 제 18 스위칭소자; 제 1 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 저전압전송라인과 상기 k번째 출력부의 출력단자를 전기적으로 연결하는 제 19 스위칭소자; 상기 제 2 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 출력부의 출력단자와 제 4 공통노드를 전기적으로 연결하는 제 20 스위칭소자; 상기 제 2 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 4 공통노드와 고전압전송라인을 전기적으로 연결하는 제 21 스위칭소자; 상기 k번째 출력단자로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 저전압전송라인과 제 4 공통노드를 전기적으로 연결하는 제 22 스위칭소자; 상기 k번째 출력부의 출력단자와 제 1 공통노드 사이에 접속된 제 1 커패시터; 상기 제 1 공통노드와 고전압전송라인 사이에 접속된 제 2 커패시터; 및, 상기 제 2 공통노드와 고전압전송라인 사이에 접속된 제 3 커패시터를 포함함을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 발광표시장치의 발광제어라인 구동방법은, 서로 다른 위상차를 갖는 두 종의 스타트 펄스들을 하나의 스타트 펄스 그룹으로 정의하여 n개(n은 1보다 큰 자연수)의 스타트 펄스 그룹들을 생성하고, 외부로부터 공급된 선택 신호의 논리상태에 따라 상기 n개의 스타트 펄스 그룹들 중 어느 하나의 그룹에 속한 두 종의 스타트 펄스들을 선택하고 이 선택된 두 종의 스타트 펄스들을 미리 설정된 출력 타이밍에 근거하여 순차적으로 출력하는 A단계; 상기 n개의 스타트 펄스 그룹들에 대응되는 n개의 쉬프트블록들을 준비하는 B단계; 상기 스타트 펄스 생성부로부터 선택되어 출력된 두 종의 스타트 펄스들을 어느 하나의 해당 쉬프트블록에 공급하여 이 해당 쉬프트블록이 m개(m은 1보다 큰 자연수)의 점등 제어신호들을 순차적으로 출력하도록 구동시킴과 아울러 m개의 소등 제어신호들 순차적으로 출력하도록 구동시키는 C단계; 서로 대응되는 점등 제어신호와 소등 제어신호간의 출력 타이밍에 근거하여 m개의 발광 제어신호들을 순차적으로 출력하는 D단계를 포함함을 특징으로 한다.
상기 C단계는, 상기 두 종의 스타트 펄스들 중 어느 하나 및 서로 위상차를 갖는 적어도 2종의 클럭펄스들에 근거하여 n개의 점등 제어신호들을 순차적으로 출력하는 C-1단계; 및, 상기 두 종의 스타트 펄스들 중 다른 하나 및 상기 클럭펄스들에 근거하여 n개의 소등 제어신호들을 순차적으로 출력하는 C-2단계를 포함하며; 상기 n개의 점등 제어신호들의 출력 타이밍은 상기 두 종의 스타트 펄스들 중 어느 하나의 출력 타이밍에 근거하여 제어되며; 상기 n개의 소등 제어신호들의 출력 타이밍은 상기 두 종의 스타트 펄스들 중 다른 하나의 출력 타이밍에 근거하여 제어됨을 특징으로 한다.
상기 D단계는, i번째(i는 자연수) 점등 제어신호의 출력시점과 이에 대응되는 i번째 소등 제어신호의 출력시점 사이의 기간에 해당하는 구간동안 액티브 상태를 유지하는 i번째 발광 제어신호를 출력하는 단계임을 특징으로 한다.
각 쉬프트블록에 공급되는 클럭펄스들이 서로 다른 주파수를 갖는 것을 특징으로 한다.
n개의 쉬프트블록들은 저속 쉬프트블록 및 고속 쉬프트블록을 포함하며; 상기 클럭펄스들은 4상의 저속 클럭펄스들 및 6상의 고속 클럭펄스들을 포함하며; 상기 6상의 고속 클럭펄스들은 서로 인접한 클럭펄스들이 펄스폭이 일부 중첩되도록 출력되며; 상기 고속 클럭펄스는 상기 저속 클럭펄스보다 높은 주파수를 가지며; 상기 n개의 스타트 펄스 그룹들은 상기 저속 쉬프트블록에 공급되는 저속 스타트 펄스 그룹 및 상기 고속 쉬프트블록에 공급되는 고속 스타트 펄스 그룹을 포함하며; 상기 저속 스타트 펄스 그룹은 상기 저속 쉬프트블록에 공급되는 제 1 저속 스타트 펄스 및 제 2 저속 스타트 펄스를 포함하며; 상기 고속 스타트 펄스 그룹은 상기 고속 쉬프트블록에 공급되는 제 1 고속 스타트 펄스 및 제 2 고속 스타트 펄스를 포함함을 특징으로 한다.
본 발명에 따른 발광표시장치의 발광제어라인 구동장치 및 이의 구동방법에는 다음과 같은 효과가 있다.
영상의 종류에 따라 저속의 발광 제어신호 및 고속의 발광 제어신호 중 어느 하나를 선택하여 발광제어라인을 구동함으로써 3차원 영상뿐만 아니라 2차원 영상의 화질을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 발광제어라인 구동장치를 구비한 발광표시장치를 나타낸 도면
도 2는 도 1의 임의의 하나의 화소에 구비된 회로 구성을 나타낸 도면
도 3은 본 발명의 실시예에 따른 발광제어라인 구동장치를 나타낸 도면
도 4는 도 3에서의 어느 하나의 쉬프트블록에 대한 상세 구성도
도 5는 도 3의 발광 제어신호 출력부의 상세 구성도
도 6은 점등/소등 제어신호 출력부에 구비된 쉬프트블록들의 구성을 나타낸 도면
도 7은 도 6의 저속 쉬프트블록에 공급되는 각종 입력 신호들 및 이로부터 출력되는 출력 신호들의 파형을 도시한 도면
도 8은 도 6의 고속 쉬프트블록에 공급되는 각종 입력 신호들 및 이로부터 출력되는 출력 신호들의 파형을 도시한 도면
도 9는 저속 쉬프트블록의 상세 구성도
도 10은 저속점등 쉬프트 레지스터의 상세 구성도
도 11은 도 10에 도시된 첫 번째 저속점등 스테이지의 상세 구성도
도 12는 저속소등 쉬프트 레지스터의 상세 구성도
도 13은 도 12에 도시된 첫 번째 저속소등 스테이지의 상세 구성도
도 14는 고속 쉬프트블록의 상세 구성도
도 15는 고속점등 쉬프트 레지스터의 상세 구성도
도 16은 도 15에 도시된 첫 번째 고속점등 스테이지의 상세 구성도
도 17은 고속소등 쉬프트 레지스터의 상세 구성도
도 18은 도 17에 도시된 첫 번째 고속소등 스테이지의 상세 구성도
도 19는 저속 쉬프트블록으로부터의 출력 및 고속 쉬프트블록의 출력을 공급받는 출력부를 나타낸 도면
도 20은 도 19의 출력부에 대한 상세 구성도
도 21은 첫 번째 저속점등 제어신호 및 첫 번째 저속소등 제어신호의 파형, 그리고 이들에 의해서 생성된 첫 번째 발광 제어신호의 파형을 나타낸 도면
도 22는 다수의 저속점등 제어신호들 및 저속소등 제어신호들에 의해 생성된 다수의 발광 제어신호들의 파형을 나타낸 도면
도 23은 다수의 고속점등 제어신호들 및 고속소등 제어신호들에 의해 생성된 다수의 발광 제어신호들의 파형을 나타낸 도면
도 24는 저속점등 제어신호 및 저속소등 제어신호에 의해 생성된 발광 제어신호의 파형을 시뮬레이션을 통해 보여주는 도면
도 25는 고속점등 제어신호 및 발광 제어신호의 파형을 시뮬레이션을 통해 보여주는 도면
도 26은 다수의 저속점등 제어신호들 및 다수의 저속소등 제어신호들에 의해 생성된 다수의 발광 제어신호들, 그리고 다수의 고속점등 제어신호들 및 다수의 고속소등 제어신호들에 의해 생성된 다수의 발광 제어신호들을 시뮬레이션을 통해 보여주는 도면
도 27은 도 20의 제 2 입력단자에 고속점등 제어신호의 입력될 때 제 1 공통노드, 제 2 공통노드 및 출력단자에 형성된 전압의 레벨을 나타낸 도면
도 28은 저속점등 제어신호의 출력 시점에 따른 발광 제어신호의 펄스폭의 변화를 설명하기 위한 도면
도 29는 2차원 구동 및 2차원 구동시에 적합한 발광 제어신호의 파형을 설명하기 위한 도면
도 2는 도 1의 임의의 하나의 화소에 구비된 회로 구성을 나타낸 도면
도 3은 본 발명의 실시예에 따른 발광제어라인 구동장치를 나타낸 도면
도 4는 도 3에서의 어느 하나의 쉬프트블록에 대한 상세 구성도
도 5는 도 3의 발광 제어신호 출력부의 상세 구성도
도 6은 점등/소등 제어신호 출력부에 구비된 쉬프트블록들의 구성을 나타낸 도면
도 7은 도 6의 저속 쉬프트블록에 공급되는 각종 입력 신호들 및 이로부터 출력되는 출력 신호들의 파형을 도시한 도면
도 8은 도 6의 고속 쉬프트블록에 공급되는 각종 입력 신호들 및 이로부터 출력되는 출력 신호들의 파형을 도시한 도면
도 9는 저속 쉬프트블록의 상세 구성도
도 10은 저속점등 쉬프트 레지스터의 상세 구성도
도 11은 도 10에 도시된 첫 번째 저속점등 스테이지의 상세 구성도
도 12는 저속소등 쉬프트 레지스터의 상세 구성도
도 13은 도 12에 도시된 첫 번째 저속소등 스테이지의 상세 구성도
도 14는 고속 쉬프트블록의 상세 구성도
도 15는 고속점등 쉬프트 레지스터의 상세 구성도
도 16은 도 15에 도시된 첫 번째 고속점등 스테이지의 상세 구성도
도 17은 고속소등 쉬프트 레지스터의 상세 구성도
도 18은 도 17에 도시된 첫 번째 고속소등 스테이지의 상세 구성도
도 19는 저속 쉬프트블록으로부터의 출력 및 고속 쉬프트블록의 출력을 공급받는 출력부를 나타낸 도면
도 20은 도 19의 출력부에 대한 상세 구성도
도 21은 첫 번째 저속점등 제어신호 및 첫 번째 저속소등 제어신호의 파형, 그리고 이들에 의해서 생성된 첫 번째 발광 제어신호의 파형을 나타낸 도면
도 22는 다수의 저속점등 제어신호들 및 저속소등 제어신호들에 의해 생성된 다수의 발광 제어신호들의 파형을 나타낸 도면
도 23은 다수의 고속점등 제어신호들 및 고속소등 제어신호들에 의해 생성된 다수의 발광 제어신호들의 파형을 나타낸 도면
도 24는 저속점등 제어신호 및 저속소등 제어신호에 의해 생성된 발광 제어신호의 파형을 시뮬레이션을 통해 보여주는 도면
도 25는 고속점등 제어신호 및 발광 제어신호의 파형을 시뮬레이션을 통해 보여주는 도면
도 26은 다수의 저속점등 제어신호들 및 다수의 저속소등 제어신호들에 의해 생성된 다수의 발광 제어신호들, 그리고 다수의 고속점등 제어신호들 및 다수의 고속소등 제어신호들에 의해 생성된 다수의 발광 제어신호들을 시뮬레이션을 통해 보여주는 도면
도 27은 도 20의 제 2 입력단자에 고속점등 제어신호의 입력될 때 제 1 공통노드, 제 2 공통노드 및 출력단자에 형성된 전압의 레벨을 나타낸 도면
도 28은 저속점등 제어신호의 출력 시점에 따른 발광 제어신호의 펄스폭의 변화를 설명하기 위한 도면
도 29는 2차원 구동 및 2차원 구동시에 적합한 발광 제어신호의 파형을 설명하기 위한 도면
이하, 본 발명의 일 실시예가 도시된 첨부된 도면을 참조하여, 본 발명을 더욱 완전하게 개시한다. 그러나, 본 발명은 다양한 형태로 실시될 수 있으며, 본 명세서에서 상술한 실시예들에 한정하는 것으로서 해석되어서는 아니 된다. 오히려, 이 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 도면에서, 층들 및 영역들의 크기 및 상대적 크기는 명확성을 위하여 과장될 수 있다.
실시예
도 1은 본 발명의 실시예에 따른 발광제어라인 구동장치를 구비한 발광표시장치를 나타낸 도면이다.
본 발명에 따른 발광표시장치는, 도 1에 도시된 바와 같이, 화상을 표시하기 위한 다수의 화소(PXL)들이 형성된 표시부(DSP)와, 이 표시부(DSP)에 화상이 표시될 수 있도록 각종 신호들을 이 표시부(DSP)로 제공하는 데이터 드라이버(DD) 및 게이트 드라이버(GD), 그리고 이 데이터 드라이버(DD) 및 게이트 드라이버(GD)의 동작을 제어하기 위한 타이밍 컨트롤러(TC)를 포함한다.
화소(PXL)들은 적색 화상을 표시하기 위한 다수의 적색 화소(PXL)들과, 녹색 화상을 표시하기 위한 다수의 녹색 화소(PXL)들과, 그리고 청색 화상을 표시하기 위한 다수의 청색 화소(PXL)들로 구분된다. 이러한 적색 화소(PXL)들, 녹색 화소(PXL)들 및 청색 화소(PXL)들은 표시부(DSP)에 매트릭스 형태로 배열된다.
타이밍 컨트롤러(TC)는 시스템으로부터 공급되는 적색, 녹색 및 청색 화상 데이터들을 재정렬하고, 이들을 타이밍에 맞추어 데이터 드라이버(DD)로 공급한다. 또한, 이 타이밍 컨트롤러(TC)는 시스템으로부터 공급되는 도트 클럭, 수평동기신호 및 수직동기신호들을 이용하여 게이트 제어신호 및 데이터 제어신호를 생성한다. 타이밍 컨트롤러(TC)는 이 게이트 제어신호를 이용하여 게이트 드라이버(GD)의 동작을 제어하고, 데이터 제어신호를 이용하여 데이터 드라이버(DD)의 동작을 제어한다.
게이트 드라이버(GD)는 게이트 라인들(GL1 내지 GLm)을 구동하기 게이트라인구동부 및 발광제어라인들(EL1 내지 ELm)을 구동하기 위한 발광신호전송라인 구동장치를 포함한다. 이러한 게이트 드라이버(GD)는 표시부(DSP)에 내장될 수 있다. 정확히는 이 표시부(DSP)를 포함하는 표시패널의 비표시부에 내장될 수 있다.
게이트라인구동부는 m개의 게이트 신호들을 m개의 게이트 라인들로 순차적으로 공급하여 이들 m개의 게이트 라인들을 차례로 구동시킨다. 이 게이트라인구동부로부터의 게이트 신호들에 의해 화소(PXL)들이 수평라인 단위로 구동된다.
발광신호전송라인 구동장치는 m개의 발광 제어신호들을 m개의 발광제어라인들로 순차적으로 공급하여 이들 m개의 발광제어라인들을 차례로 구동시킨다.
데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터 공급된 적색, 녹색 및 청색 화상 데이터들을 아날로그 신호로 변환하여 j개(j는 자연수)의 데이터 라인들(DL1 내지 DLj)로 공급한다. 즉, 이 데이터 드라이버(DD)는 게이트 신호에 의해 구동된 한 수평라인의 화소(PXL)들에 해당하는 적색, 녹색 및 청색 화상 데이터들을 아날로그 신호로 변환하고, 이 변환된 한 수평라인분의 화상 데이터들을 j개의 데이터 라인들로 동시에 공급한다. 각 화소(PXL)는 자신이 접속된 데이터 라인으로부터의 화상 데이터에 의해 화상을 표시한다. 구체적으로, 각 화소(PXL)는 데이터 라인으로부터의 화상 데이터를 공급받아 이를 이용하여 구동 트랜지스터(DR_TR)의 문턱전압을 산출하고, 이 산출된 문턱전압을 스토리지 커패시터에 저장한다. 이와 같이 문턱전압을 저장하는 프로그래밍 기간동안에 각 화소(PXL)의 발광소자(OLED; Organic Light Emitting Diode)는 발광하지 않는다. 이 프로그래밍 기간동안에는 각 화소(PXL)로 발광 제어신호가 공급되지 않기 때문이다. 이후, 이 프로그래밍 기간 이후에 m개의 발광제어라인들로 순차적으로 발광 제어신호들이 공급되면, 각 화소(PXL)들의 발광소자(OLED)들이 수평라인 단위로 발광하기 시작한다. 이후, 특정 프레임마다 이 발광제어라인들로 공급된 발광 제어신호들을 순차적으로 차단함으로써 화소(PXL)들은 수평라인 단위로 소등된다. 발광소자(OLED)들을 모두 소등된 상태로 한 프레임을 유지함으로써 크로스토크 현상이 방지된다.
한편, 도면에 도시하지 않았지만, 표시부(DSP)에는 데이터 라인과 같이 화소(PXL)들에 접속되어 이들 화소(PXL)들로 구동전압을 공급하는 j개의 구동전압전송라인들이 더 형성되어 있다. 이 구동전압전송라인들의 일측 끝단들은 데이터 드라이버(DD)에 접속되는 바, 이 데이터 드라이버(DD)는 이들 구동전압전송라인들로 구동전압을 전송한다.
여기서, 도 1의 화소(PXL)에 구비된 화소(PXL)의 구조를 좀 더 구체적으로 살펴본다.
도 2는 도 1의 임의의 하나의 화소(PXL)에 구비된 회로 구성을 나타낸 도면이다.
도 2에 도시된 바와 같이, 화소(PXL)는 발광소자(OLED) 및 화소회로(PC)를 구비한다.
화소회로(PC)는 스위칭 트랜지스터(SW_TR), 발광제어 트랜지스터(EM_TR), 구동 트랜지스터(DR_TR), 제 1 스토리지 커패시터(Cst1) 및 제 2 스토리지 커패시터(Cst2)를 포함한다.
이와 같이 구성된 화소(PXL)의 동작을 상세히 설명하면 다음과 같다.
먼저, 스위칭 트랜지스터(SW_TR)의 게이트전극에 게이트 라인(GL)으로부터의 게이트 신호가 인가되어(즉, 이 게이트 신호가 로우 상태로 인가되어) 이 스위칭 트랜지스터(SW_TR)가 턴-온된다. 또한, 발광제어 트랜지스터(EM_TR)의 게이트전극으로 발광제어라인(EL)으로부터의 발광 제어신호가 공급되어(즉, 이 발광 제어신호가 로우 상태로 공급되어) 이 발광제어 트랜지스터(EM_TR)가 턴-온된다.
이 스위칭 트랜지스터(SW_TR)가 턴-온됨에 따라 데이터 라인(DL)으로부터의 화상 데이터가 제 1 스토리지 커패시터(Cst1), 제 2 스토리지 커패시터(Cst2) 및 구동 트랜지스터(DR_TR)의 게이트전극에 인가된다.
이때, 이 발광제어 트랜지스터(EM_TR)가 턴-온됨에 따라 구동전압전송라인으로부터의 구동전압이 제 2 스토리지 커패시터(Cst2) 및 구동 트랜지스터(DR_TR)의 드레인전극에 공급된다. 또한, 상기 구동전압(VDD)은 제 1 스토리지 커패시터(Cst1)에도 인가된다.
이 기간 동안에 상기 구동 트랜지스터(DR_TR)는 턴-오프된 상태로서 발광소자(OLED))로 전류는 흐르지 않게 되므로 상기 발광소자(OLED)는 발광하지 않게 된다.
다시 말하여, 데이터 기입기간동안 상기 구동 트랜지스터(DR_TR)의 게이트전극, 상제 1 스토리지 커패시터(Cst), 제 2 스토리지 커패시터(Cst2)에 화상 데이터의 전압이 인가되고, 구동 트랜지스터(DR_TR)의 소스전극, 제 1 및 제 2 스토리지 커패시터(Cst1, Cst2)에 구동전압(VDD)이 인가된다. 따라서, 구동전압(VDD)에서 화상 데이터을 뺀값 만큼의 전압이 상기 제 1 및 제 2 스토리지 커패시터들(Cst1, Cst2)에 의해 일정 기간동안 저장된다.
이후, 스위칭 트랜지스터(SW_TR)의 게이트전극으로 게이트 신호가 계속하여 공급되어 스위칭 트랜지스터(SW_TR)가 턴-온 상태로 유지되고, 반면 발광제어 트랜지스터(EM_TR)의 게이트 전극에 공급되었던 발광 제어신호가 차단되면(즉, 이 발광 제어신호가 하이 레벨로 변경되면) 상기 발광제어 트랜지스터(EM_TR)가 턴-오프 된다.
이 스위칭 트랜지스터(SW_TR)가 턴-온 상태로 유지됨에 따라, 데이터 라인(DL)으로부터의 화상 데이터가 제 1 스토리지 커패시터(Cst1), 제 2 스토리지 커패시터(Cst2) 및 구동 트랜지스터(DR_TR)의 게이트전극에 인가된다.
이때, 상기 발광제어 트랜지스터(EM_TR)가 턴-오프됨에 따라 구동전압은 제 1 스토리지 커패시터(Cst2)에만 인가 될 수 있다.
이 기간 동안에 구동 트랜지스터(DR_TR)는 턴-오프된 상태로서 발광소자(OLED)로 전류는 흐르지 않게 되므로 발광소자(OLED)는 발광하지 않게 된다.
이후, 스위칭 트랜지스터(SW_TR)의 게이트전극으로 공급되던 게이트 신호가 차단되면(즉, 이 게이트 신호가 하이 레벨로 변환되면), 이 스위칭 트랜지스터(SW_TR)가 턴-오프된다. 반면, 발광제어 트랜지스터(EM_TR)의 게이트전극으로 발광 제어신호가 다시 인가되어, 이 발광제어 트랜지스터(EM_TR)가 다시 턴-온된다. 상기 스위칭 트랜지스터(SW_TR)가 턴-오프됨에 따라 데이터 라인으로부터의 화상 데이터가 더 이상 화소회로(PC)로 인가될 수 없게 된다. 이때, 발광제어 트랜지스터(EM_TR)가 턴-온됨에 따라 구동전압이 이 발광제어 트랜지스터(EM_TR)를 통해 구동 트랜지스터(DR_TR)의 소스전극에 인가된다. 이러한 구동전압(VDD)에 의해 구동전류가 발생되고, 이 구동전류는 발광소자(OLED)를 통해 흐르게 된다. 그러면, 이 발광소자(OLED)가 발광하게 된다.
도 2에 도시된 화소(PXL)의 회로 구성은 어디까지나 하나의 실시예일 뿐이며, 이 화소(PXL)는 이와 다른 구조의 공지된 어떠한 회로 구성을 가질 수도 있다. 예를 들어, 각 화소(PXL)는, 도 2에 도시된 발광제어 트랜지스터(EM_TR)에 대응되는 기능을 하는 스위칭소자를 포함한 다른 구조의 회로 구성을 가질 수 있다.
본 발명은 상술된 각 화소(PXL)의 발광제어 트랜지스터(EM_TR)들의 동작을 제어할 수 있는 발광제어라인 구동장치에 관한 것으로, 이러한 본 발명에 따른 발광제어라인 구동장치를 좀 더 구체적으로 설명하면 다음과 같다.
1. 발광제어라인 구동장치의 구성
도 3은 본 발명의 실시예에 따른 발광제어라인 구동장치를 나타낸 도면이다.
본 발명의 실시예에 따른 발광제어라인 구동장치는, 도 3에 도시된 바와 같이, 스타트 펄스 생성부(SPG), 점등/소등 제어신호 출력부(LCO) 및 발광 제어신호 출력부(ELO)를 포함한다.
스타트 펄스 생성부(SPG)는 서로 다른 위상차를 갖는 두 종의 스타트 펄스들을 하나의 스타트 펄스 그룹으로 정의하여 n개(n은 1보다 큰 자연수)의 스타트 펄스 그룹들을 생성한다. 즉, 하나의 스타트 펄스 그룹은 두 종의 스타트 펄스를 포함한다. 예를 들어, 도 3에 도시된 바와 같이, 하나의 스타트 펄스 그룹은 A스타트 펄스(Vst_A) 및 B스타트 펄스(Vst_B)를 포함할 수 있다. 이 A스타트 펄스(Vst_A) 및 B스타트 펄스(Vst_B)는 위상이 서로 다르기 때문에 그 출력 타이밍이 서로 다르다. 다시 말하여, A스타트 펄스(Vst_A)가 B스타트 펄스(Vst_B)보다 앞서 출력될 수 있다. 이 출력 타이밍은 조절될 수 있다. 예를 들어, A스타트 펄스(Vst_A)와 B스타트 펄스(Vst_B)간의 출력 타이밍은 이들 스타트 펄스의 각 출력 시점을 조절함으로써 조절 가능하다.
한편, 각 스타트 펄스 그룹간의 스타트 펄스의 위상도 서로 다르다. 예를 들어 제 1 스타트 펄스 그룹에 속한 두 종의 스타트 펄스들과 제 2 스타트 펄스 그룹에 속한 두 종의 스타트 펄스들은 서로 다른 위상을 갖는다.
이러한 스타트 펄스들은 매 프레임 기간마다 한 번씩 출력된다. 다시 말하여, 스타트 펄스는 한 프레임 기간동안 한 번의 액티브 상태를 갖는다.
신호의 액티브 상태란 이 신호에 의해서 트랜지스터가 턴-온 상태로 될 수 있는 그 신호의 레벨을 의미하는 것으로, 트랜지스터의 타입에 따라 이 액티브 상태는 논리적으로 하이 레벨 및 로우 레벨 중 어느 하나가 될 수 있다. 예를 들어, 이 트랜지스터가 N타입일 경우, 스타트 펄스의 액티브 상태란 이 스타트 펄스의 하이 레벨을 의미한다. 반면, 이 트랜지스터가 P타입일 경우, 스타트 펄스의 액티브 상태라 이 스타트 펄스의 로우 레벨을 의미한다. 반대로 신호의 비액티브 상태는 이 신호에 의해서 트랜지스터가 턴-오프 상태로 될 수 있는 그 신호의 레벨을 의미한다. 또한, 신호가 트랜지스터에 공급된다는 것은 이 신호가 액티브 상태라는 것을 의미하며, 이 신호의 공급이 차단된다는 것은 이 신호가 비액티브 상태라는 것을 의미한다.
이러한 스타트 펄스 생성부(SPG)는 타이밍 컨트롤러(TC)에 내장될 수도 있다. 또한, 별도의 스타트 펄스 생성부(SPG)의 추가 없이, 이 타이밍 컨트롤러(TC) 자체가 스타트 펄스 생성부(SPG)의 기능을 더 갖도록 설계할 수 있다.
점등/소등 제어신호 출력부(LCO)는 n개의 스타트 펄스 그룹들에 대응되는 n개의 쉬프트블록들(SHB1 내지 SHBn)을 포함한다. 이 점등/소등 제어신호 출력부(LCO)는 스타트 펄스 생성부(SPG)로부터 선택되어 출력된 두 종의 스타트 펄스들을 분석하여 이 두 종의 스타트 펄스들이 n개의 쉬프트블록들(SHB1 내지 SHBn) 중 어느 쉬프트블록에 대응되는 것인지를 판단한다. 그리고, 이 판단 결과에 따라 어느 하나의 해당 쉬프트블록을 선택하고, 이 선택된 쉬프트블록으로 상술된 두 종의 스타트 펄스들을 공급한다. 이 두 종의 스타트 펄스들을 공급받은 해당 쉬프트블록은 m개(m은 1보다 큰 자연수)의 점등 제어신호(LU)들을 순차적으로 출력함과 아울러, m개의 소등 제어신호(LO)들을 순차적으로 출력한다. 이 쉬프트블록은 서로 독립적인 출력단자들을 통해 m개의 점등 제어신호(LU)들과 m개의 소등 제어신호(LO)들을 출력한다. 즉, 이 쉬프트블록은 m개의 출력단자들을 통해 m개의 점등 제어신호(LU)들을 순차적으로 출력하고, 또 다른 m개의 출력단자들을 통해 m개의 소등 제어신호(LO)들을 순차적으로 출력한다. 이때, 이 쉬프트블록은 자신에게 공급된 스타트 펄스들에 따라 이 m개의 점등 제어신호(LU)들의 출력 시점 및 m개의 소등 제어신호(LO)들의 출력 시점을 결정한다. 예를 들어, 이 쉬프트블록은 A스타트 펄스(Vst_A)의 출력 시점에 근거하여 m개의 점등 제어신호(LU)들을 순차적으로 출력하기 시작하며, B스타트 펄스(Vst_B)의 출력 시점에 근거하여 m개의 소등 제어신호(LO)들을 순차적으로 출력하기 시작한다. 따라서, 소등 제어신호(LO)들보다 점등 제어신호(LU)들이 먼저 출력된다. 즉, 서로 대응되는 k번째 점등 제어신호(LU)와 k번째 소등 제어신호(LO)를 살펴보면, k번째 점등 제어신호(LU)가 k번째 소등 제어신호(LO)보다 먼저 출력된다. 이와 같이, 이 점등/소등 제어신호 출력부(LCO)는 두 종의 스타트 펄스들을 어느 하나의 해당 쉬프트블록에 공급하여 이 해당 쉬프트블록이 m개의 점등 제어신호(LU)들을 순차적으로 출력하도록 구동시킴과 아울러 m개의 소등 제어신호(LO)들 순차적으로 출력하도록 구동시킨다.
발광 제어신호 출력부(ELO)는 상기 점등/소등 제어신호 출력부(LCO)로부터의 서로 대응되는 점등 제어신호(LU)와 소등 제어신호간의 출력 타이밍에 근거하여 m개의 발광 제어신호(EM)들을 순차적으로 출력한다. 즉, 이 발광 제어신호 출력부(ELO)는 상술된 바와 같이 선택된 해당 쉬프트블록으로부터 공급되는, 서로 대응되는 하나의 점등 제어신호(LU)와 하나의 소등 제어신호(LO)간의 출력 타이밍에 근거하여 하나의 발광 제어신호를 출력한다.
이와 같이 본 발명에서는 스타트 펄스들의 위상 및 이들 간의 출력 타이밍을 조절함으로써 발광 제어신호(EM)의 주파수 및 이 발광 제어신호(LO)의 펄스폭을 용이하게 조절할 수 있다.
2.
쉬프트블록의
상세 구성
도 4는 도 3에서의 어느 하나의 쉬프트블록에 대한 상세 구성도이다.
도 4에 도시된 바와 같이, 하나의 쉬프트블록(SHB)은 점등제어 쉬프트 레지스터(SR_O) 및 소등제어 쉬프트 레지스터(SR_U)를 포함한다.
점등제어 쉬프트 레지스터(SR_O)는 두 종의 스타트 펄스들 중 어느 하나 및 서로 위상차를 갖는 적어도 2종의 클럭펄스들에 근거하여 m개의 점등 제어신호들(LU1 내지 LUm)을 순차적으로 출력한다. 이때, 이 점등제어 쉬프트 레지스터(SR_O)는 자신에게 공급된 스타트 펄스의 출력 타이밍에 근거하여 상기 m개의 점등 제어신호들(LU1 내지 LUm)의 출력 타이밍을 제어한다. 이 어느 하나의 스타트 펄스는, 예를 들어, 도 3에서의 A스타트 펄스(Vst_A)가 될 수 있다. 도 4에는 이러한 점등제어 쉬프트 레지스터(SR_O)가 A스타트 펄스(Vst_A)에 근거하여 m개의 점등 제어신호들(LU1 내지 LUm)을 순차적으로 출력하는 일예가 나타나 있다. 여기서, 상대적으로 작은 번호를 부여받은 점등 제어신호는 이보다 큰 번호를 부여받은 점등 제어신호보다 앞서 출력된다. 예를 들어, 첫 번째 점등 제어신호(LU1)는 두 번째 점등 제어신호(LU2)보다 앞서 출력된다. m번째 점등 제어신호(LUm)는 가장 마지막에 출력됨을 알 수 있다.
소등제어 쉬프트 레지스터(SR_U)는 상기 두 종의 스타트 펄스들 중 다른 하나 및 상기 클럭펄스들에 근거하여 m개의 소등 제어신호들(LO1 내지 LOm)을 순차적으로 출력한다. 이때, 이 소등제어 쉬프트 레지스터(SR_U)는 자신에게 공급된 스타트 펄스의 출력 타이밍에 근거하여 상기 m개의 소등 제어신호들(LO1 내지 LOm)의 출력 타이밍을 제어한다. 이 다른 하나의 스타트 펄스는, 예를 들어, 도 3에서의 B스타트 펄스(Vst_B)가 될 수 있다. 도 4에는 이러한 소등제어 쉬프트 레지스터(SR_U)가 B스타트 펄스(Vst_B)에 근거하여 m개의 소등 제어신호들(LO1 내지 LOm)을 순차적으로 출력하는 일예가 나타나 있다. 여기서, 상대적으로 작은 번호를 부여받은 소등 제어신호는 이보다 큰 번호를 부여받은 소등 제어신호보다 앞서 출력된다. 예를 들어, 첫 번째 소등 제어신호(LO1)는 두 번째 소등 제어신호(LO2)보다 앞서 출력된다. m번째 소등 제어신호(LOm)는 가장 마지막에 출력됨을 알 수 있다.
모든 쉬프트블록들(SHB1 내지 SHBn) 각각은 도 4에 도시된 바와 같은 구성을 갖는다. 단, 각 쉬프트블록(SHB1 내지 SHBn)에 공급되는 클럭펄스들이 서로 다른 주파수를 갖는다. 예를 들어, 제 1 쉬프트블록(SHB1)으로 공급되는 클럭펄스의 주파수와 제 2 쉬프트블록(SHB2)에 공급되는 클럭펄스의 주파수가 서로 다를 수 있다. 다른 방식으로, 제 1 쉬프트블록(SHB1)에 가장 낮은 주파수를 갖는 클럭펄스를 공급하고, 제 n 쉬프트블록(SHBn)에 가장 높은 주파수를 갖는 클럭펄스를 공급하고, 이들 사이에 위치한 제 2 내지 제 n-1 쉬프트블록들(SHB2 내지 SHBn-1) 각각에는 상술된 가장 높은 주파수와 가장 낮은 주파수의 사이에 위치한 주파수를 갖는 클럭펄스들을 주파수대별로 공급할 수 있다. 즉, 이 제 2 내지 제 n-1 쉬프트블록들(SHB2 내지 SHBn-1) 각각에는 상기 범위내에 포함된 서로 다른 주파수의 클럭펄스가 공급된다.
3. 발광 제어신호
출력부(ELO)의
상세 구성
도 5는 도 3의 발광 제어신호 출력부(ELO)의 상세 구성도이다.
도 5에 도시된 바와 같이, 발광 제어신호 출력부(ELO)는 상기 m개의 발광 제어신호들을 순차적으로 출력하는 m개의 출력부들(OB1 내지 OBm)을 포함한다.
k번째 출력부는 상기 점등제어 쉬프트 레지스터(SR_O)로부터의 k번째(k는 자연수) 점등 제어신호의 출력 시점과 이에 대응되는 상기 소등제어 쉬프트 레지스터(SR_U)로부터의 k번째 소등 제어신호의 출력 시점 사이의 기간에 해당하는 구간동안 액티브 상태를 유지하는 k번째 발광 제어신호를 출력한다. 예를 들어, 첫 번째 출력부(OB1)는 점등제어 쉬프트 레지스터(SR_O)로부터의 첫 번째 점등 제어신호(LU1)의 출력 시점과 소등제어 쉬프트 레지스터(SR_U)로부터의 첫 번째 소등 제어신호(LO1)의 출력 시점 사이의 기간에 해당하는 구간동안 액티브 상태를 유지하는 첫 번째 발광 제어신호(EM1)를 출력한다.
도 5에서의 각 출력부(OB1 내지 OBm)는 다수의 입력단자를 통해 소등 제어신호와 점등 제어신호를 공급받는 바, 각 출력부(OB1 내지 OBm)는 각각 2n개의 입력단자를 포함한다. 즉, 각 출력부(OB1 내지 OBm)는 n개의 쉬프트블록(SHB1 내지 SHBn) 각각으로부터 서로 대응되는 점등 제어신호 및 소등 제어신호를 공급받기 위한 2n개의 입력단자들을 포함한다. 도 5에는 각 출력부(OB1 내지 OBm)가 어느 하나의 선택된 쉬프트블록으로부터 제공된 점등 제어신호 및 소등 제어신호를 2개의 입력단자들 통해 입력받는 예가 나타나 있다.
4. 점등/소등 제어신호
출력부(LCO)에
구비된
쉬프트블록들의
구성 예
도 6은 점등/소등 제어신호 출력부(LCO)에 구비된 쉬프트블록들(SHB1 내지 SHBn)의 구성을 나타낸 도면이고, 도 7은 도 6의 저속 쉬프트블록(SHB_L)에 공급되는 각종 입력 신호들 및 이로부터 출력되는 출력 신호들의 파형을 도시한 도면이고, 그리고 도 8은 도 6의 고속 쉬프트블록(SHB_H)에 공급되는 각종 입력 신호들 및 이로부터 출력되는 출력 신호들의 파형을 도시한 도면이다.
도 3을 참조하여 설명한 바와 같이, 점등/소등 제어신호 출력부(LCO)는 n개의 쉬프트블록들(SHB1 내지 SHBn)을 포함하고 있다. 도 6에는 이러한 n개의 쉬프트블록들(SHB1 내지 SHBn) 중 임의의 두 개의 쉬프트블록들(SHB_L)을 포함하는 점등/소등 제어신호 출력부(LCO)를 한 예로 나타내고 있다. 다시 말하여, n이 2일 때의 점등/소등 제어신호 출력부(LCO)의 구성을 하나의 실시예로 나타낸 것이다.
설명의 편의상, 도 6에서의 두 개의 쉬프트블록들을 각각 저속 쉬프트블록(SHB_L) 및 고속 쉬프트블록(SHB_H)으로 그 명칭을 변경하여 부르기로 한다.
저속 쉬프트블록(SHB_L)은, 도7에 도시된 바와 같이, 제 1 저속 스타트 펄스(Vst_L1), 제 2 저속 스타트 펄스(Vst_L2) 및 4상의 저속 클럭펄스들(LCLK1 내지 LCLK4)을 공급받는다. 이 저속 쉬프트블록(SHB_L)은 이러한 제 1 저속 스타트 펄스(Vst_L1), 제 2 저속 스타트 펄스(Vst_L2) 및 4상의 저속 클럭펄스들(LCLK1 내지 LCLK4)에 근거하여, m개의 저속점등 제어신호들(LLU1 내지 LLUm)을 순차적으로 출력함과 아울러 m개의 저속소등 제어신호들(LLO1 내지 LLOm)을 순차적으로 출력한다.
제 1 저속 스타트 펄스(Vst_L1) 및 제 2 저속 스타트 펄스(Vst_L2)는 이전에 상술된 스타트 펄스와 같이 한 프레임 기간 동안 단 한 번 출력된다. 이 제 1 저속 스타트 펄스(Vst_L1) 및 제 2 저속 스타트 펄스(Vst_L2)는 저속 스타트 펄스 그룹에 속한다.
4상 저속 클럭펄스들(LCLK1 내지 LCLK4)는 서로 위상차를 갖는 네 종의 저속 클럭펄스들(LCLK1 내지 LCLK4)을 의미하는 것으로, 도 7에 도시된 바와 같이, 한 프레임 기간동안 주기적으로 여러 번 출력된다.
도 7에 도시된 바와 같이, 제 2 저속 클럭펄스(LCLK2)는 제 1 저속 클럭펄스(LCLK1)보다 한펄스폭(1H)만큼 위상지연되어 출력되고, 제 3 저속 클럭펄스(LCLK3)는 제 2 저속 클럭펄스(LCLK2)보다 한 펄스폭만큼 위상지연되어 출력되고, 제 4 저속 클럭펄스(LCLK4)는 제 3 저속 클럭펄스(LCLK3)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 1 저속 클럭펄스(LCLK1)는 제 4 저속 클럭펄스(LCLK4)보다 한 펄스폭만큼 위상지연되어 출력된다.
제 1 내지 제 4 저속 클럭펄스들(LCLK1 내지 LCLK4)은 순차적으로 출력되며, 또한 순환하면서 출력된다. 즉, 제 1 저속 클럭펄스(LCLK1)부터 제 4 저속 클럭펄스(LCLK4)까지 순차적으로 출력된 후, 다시 제 1 저속 클럭펄스(LCLK1)부터 제 4 저속 클럭펄스(LCLK4)까지 순차적으로 출력된다. 따라서, 상기 제 1 저속 클럭펄스(LCLK1)는 제 4 저속 클럭펄스(LCLK4)와 제 2 저속 클럭펄스(LCLK2) 사이에 해당하는 기간에서 출력된다. 여기서, 제 4 저속 클럭펄스(LCLK4)와 스타트 펄스들을 서로 동기 시켜 출력할 수도 있다. 예를 들어, 제 1 저속 스타트 펄스(Vst_L1)는 첫 번째로 출력된 제 4 저속 클럭펄스(LCLK4)와 동기되며, 제 2 저속 스타트 펄스(Vst_L2)는 세 번째로 출력된 제 4 저속 클럭펄스(LCLK4)와 동기될 수 있다. 이와 같이 제 4 저속 클럭펄스(LCLK4)와 스타트 펄스들을 서로 동기될 때, 상기 제 1 내지 제 4 저속 클럭펄스들(LCLK1 내지 LCLK4) 중 제 4 저속 클럭펄스(LCLK4)가 가장 먼저 출력된다.
제 1 저속 스타트 펄스(Vst_L1), 제 2 저속 스타트 펄스(Vst_L2), 및 각 저속 클럭펄스들(LCLK1 내지 LCLK4)의 펄스폭의 길이는 한 수평기간(1H)에 해당한다.
도 7에 도시된 바와 같이, 제 1 저속 스타트 펄스(Vst_L1)의 출력 시점 이후 바로 첫 번째 저속점등 제어신호(LLU1)가 출력되며, 제 2 저속 스타트 펄스(Vst_L2)의 출력 시점 이후 바로 첫 번째 저속소등 제어신호(LLO1)가 출력됨을 알 수 있다. 이 제 1 저속 스타트 펄스(Vst_L1)와 제 2 저속 스타트 펄스(Vst_L2)의 출력 시점의 차이에 의해 첫 번째 저속점등 제어신호(LLU1)의 출력 시점과 첫 번째 저속소등 제어신호(LLO1)의 출력 시점간에 차이가 발생된다. 그리고 첫 번째 저속점등 제어신호(LLU1)의 출력 시점과 첫 번째 저속소등 제어신호(LLO1)의 출력 시점간에 차이가 발생됨에 따라, 두 번째 저속점등 제어신호(LLU2)의 출력 시점과 두 번째 저속소등 제어신호(LLO2)의 출력 시점간에 차이가 발생된다. 동일한 방식으로, 나머지 저속점등 제어신호들(LLU3 내지 LLUm) 및 저속소등 제어신호들(LLO3 내지 LLOm)도 앞서 출력된 저속점등 제어신호들 및 저속소등 제어신호들간의 출력 시점에 영향을 받는다.
저속점등 제어신호들(LLU1 내지 LLUm) 및 저속소등 제어신호들(LLO1 내지 LLOm)은 저속 클럭펄스들(LCLK1 내지 LCLK4)에 근거하여 출력되는 것으로, m개의 저속점등 제어신호들(LLU1 내지 LLUm) 및 m개의 저속소등 제어신호들(LLO1 내지 LLOm)은 제 1 내지 제 4 저속 클럭펄스들(LCLK1 내지 LCLK4) 중 어느 하나에 포함된 임펄스를 의미한다.
고속 쉬프트블록(SHB_H)은, 도 6 및 도 8에 도시된 바와 같이, 제 1 고속 스타트 펄스(Vst_H1), 제 2 고속 스타트 펄스(Vst_H2) 및 6상의 고속 클럭펄스들(HCLK1 내지 HCLK6)을 공급받는다. 이 고속 쉬프트블록(SHB_H)은 이러한 제 1 고속 스타트 펄스(Vst_H1), 제 2 고속 스타트 펄스(Vst_H2) 및 6상의 고속 클럭펄스들(HCLK1 내지 HCLK6)에 근거하여, m개의 고속점등 제어신호들(HLU1 내지 HLUm)을 순차적으로 출력함과 아울러 m개의 고속소등 제어신호들(HLO1 내지 HLOm)을 순차적으로 출력한다.
제 1 고속 스타트 펄스(Vst_H1) 및 제 2 고속 스타트 펄스(Vst_H2)는 이전에 상술된 스타트 펄스와 같이 한 프레임 기간 동안 단 한 번 출력된다. 이 제 1 고속 스타트 펄스(Vst_H1) 및 제 2 고속 스타트 펄스(Vst_H2)는 고속 스타트 펄스 그룹에 속한다.
6상 고속 클럭펄스들(HCLK1 내지 HCLK6)은 서로 위상차를 갖는 여섯 종의 고속 클럭펄스들을 의미하는 것으로, 도 8에 도시된 바와 같이, 한 프레임 기간동안 주기적으로 여러 번 출력된다.
도 8에 도시된 바와 같이, 제 2 고속 클럭펄스(HCLK2)는 제 1 고속 클럭펄스(HCLK1)보다 1/3펄스폭(1H)만큼 위상지연되어 출력되고, 제 3 고속 클럭펄스(HCLK3)는 제 2 고속 클럭펄스(HCLK2)보다 1/3펄스폭만큼 위상지연되어 출력되고, 제 4 고속 클럭펄스(HCLK4)는 제 3 고속 클럭펄스(HCLK3)보다 1/3펄스폭만큼 위상지연되어 출력되고, 제 5 고속 클럭펄스(HCLK5)는 제 4 고속 클럭펄스(HCLK4)보다 1/3펄스폭만큼 위상지연되어 출력되고, 제 6 고속 클럭펄스(HCLK6)는 제 5 고속 클럭펄스(HCLK5)보다 1/3펄스폭만큼 위상지연되어 출력되고, 그리고 제 1 고속 클럭펄스(HCLK1)는 제 6 고속 클럭펄스(HCLK6)보다 1/3펄스폭만큼 위상지연되어 출력된다.
제 1 내지 제 6 고속 클럭펄스(HCLK6)들은 순차적으로 출력되며, 또한 순환하면서 출력된다. 즉, 제 1 고속 클럭펄스(HCLK1)부터 제 6 고속 클럭펄스(HCLK6)까지 순차적으로 출력된 후, 다시 제 1 고속 클럭펄스(HCLK1)부터 제 6 고속 클럭펄스(HCLK6)까지 순차적으로 출력된다. 따라서, 상기 제 1 고속 클럭펄스(HCLK1)는 제 6 고속 클럭펄스(HCLK6)와 제 2 고속 클럭펄스(HCLK2) 사이에 해당하는 기간에서 출력된다. 이때, 이 제 1 내지 제 6 고속 클럭펄스들(HCLK1 내지 HCLK6)은, 도 8에 도시된 바와 같이, 서로 인접한 클럭펄스들이 펄스폭이 일부 중첩되도록 출력된다. 예를 들어, 서로 인접한 고속 클럭펄스들은 2/3H만큼 그들의 액티브 상태의 펄스폭이 중첩된다.
여기서, 제 6 고속 클럭펄스(HCLK6)와 스타트 펄스들을 서로 동기 시켜 출력할 수도 있다. 예를 들어, 제 1 고속 스타트 펄스(Vst_H1)는 첫 번째로 출력된 제 6 고속 클럭펄스(HCLK6)와 동기되며, 제 2 고속 스타트 펄스(Vst_H2)는 세 번째로 출력된 제 6 고속 클럭펄스(HCLK6)와 동기될 수 있다. 이와 같이 제 6 고속 클럭펄스(HCLK6)와 스타트 펄스들을 서로 동기될 때, 상기 제 1 내지 제 6 고속 클럭펄스(HCLK1 내지 HCLK6)들 중 제 6 고속 클럭펄스(HCLK6)가 가장 먼저 출력된다.
각 고속 클럭펄스의 펄스폭의 길이는 세 수평기간(3H)에 해당한다.
도 8에 도시된 바와 같이, 제 1 고속 스타트 펄스(Vst_H1)의 출력 시점 이후 바로 첫 번째 고속점등 제어신호(HLU1)가 출력되며, 제 2 고속 스타트 펄스(Vst_H2)의 출력 시점 이후 바로 첫 번째 고속소등 제어신호(HLO1)가 출력됨을 알 수 있다. 이 제 1 고속 스타트 펄스(Vst_H1)와 제 2 고속 스타트 펄스(Vst_H2)의 출력 시점의 차이에 의해 첫 번째 고속점등 제어신호(HLU1)의 출력 시점과 첫 번째 고속소등 제어신호(HLO1)의 출력 시점간에 차이가 발생된다. 그리고 첫 번째 고속점등 제어신호(HLU1)의 출력 시점과 첫 번째 고속소등 제어신호(HLO1)의 출력 시점간에 차이가 발생됨에 따라, 두 번째 고속점등 제어신호(HLU2)의 출력 시점과 두 번째 고속소등 제어신호(HLO2)의 출력 시점간에 차이가 발생된다. 동일한 방식으로, 나머지 고속점등 제어신호들(HLU3 내지 HLUm) 및 고속소등 제어신호들(HLO3 내지 HLOm)도 앞서 출력된 고속점등 제어신호들 및 고속소등 제어신호들간의 출력 시점에 영향을 받는다.
고속점등 제어신호들(HLU1 내지 HLUm) 및 고속소등 제어신호들(HLO1 내지 HLOm)은 고속 클럭펄스들(HCLK1 내지 HCLK6)에 근거하여 출력되는 것으로, m개의 고속점등 제어신호들(HLU1 내지 HLUm) 및 m개의 고속소등 제어신호들(HLO1 내지 HLOm)은 제 1 내지 제 6 고속 클럭펄스들(LCLK1 내지 LCLK6) 중 어느 하나에 포함된 임펄스를 의미한다. 이때, 제 1 내지 제 6 고속 클럭펄스(HLCK1 내지 HCLK6)들이 중첩된 형태로 출력되기 때문에, m개의 고속점등 제어신호들(HLU1 내지 HLUm) 및 m개의 고속소등 제어신호들(HLO1 내지 HLOm) 역시 중첩된 형태로 출력된다.
한편, 도 7 및 도 8에 도시된 바와 같이, 고속 클럭펄스는 저속 클럭펄스에 비하여 신호의 주파수가 더 높다. 따라서, 고속점등 제어신호는 저속점등 제어신호에 비하여 주파수가 높으며, 또한 고속소등 제어신호는 저속소등 제어신호에 비하여 주파수가 더 높다.
5. 저속
쉬프트블록(SHB_L)의
상세 구성
도 9는 저속 쉬프트블록(SHB_L)의 상세 구성도이다.
도 9에 도시된 바와 같이, 저속 쉬프트블록(SHB_L)은 m개의 저속점등 제어신호들(LLU1 내지 LLUm)을 순차적으로 출력하는 저속점등 쉬프트 레지스터(SR_LLU)와, m개의 저속소등 제어신호들(LLO1 내지 LLOm)을 순차적으로 출력하는 저속소등 쉬프트 레지스터(SR_LLO)를 포함한다.
6.
저속점등
쉬프트
레지스터(
SR
_
LLU
)의 상세 구성
도 10은 저속점등 쉬프트 레지스터(SR_LLU)의 상세 구성도이다.
도 10에 도시된 바와 같이, 저속점등 쉬프트 레지스터(SR_LLU)는 m개의 저속점등 제어신호들(LLU1 내지 LLUm)을 순차적으로 출력하는 m개의 저속점등 스테이지들(ST_LLU1 내지 ST_LLUm)을 포함한다.
저속점등 쉬프트 레지스터(SR_LLU)에 구비된 저속점등 스테이지들(ST_LLU1 내지 ST_LLUm)은 전단의 저속점등 스테이지로부터의 저속점등 제어신호 및 이 저속점등 제어신호에 동기된 어느 하나의 저속 클럭펄스에 의해 세트(set)된 후, 이 세트 이후 자신에게 공급되는 저속 클럭펄스들(LCLK1 내지 LCLK4) 중 어느 하나를 저속점등 제어신호로서 출력한다. 그리고, 이 출력 이후 자신에게 공급되는 저속 클럭펄스들(LCLK1 내지 LCLK4) 중 또 다른 어느 하나에 의해 리세트(reset)된다.
저속점등 스테이지를 세트시킨다는 것은 이 스테이지가 자신에게 공급되는 저속 클럭펄스들(LCLK1 내지 LCLK4) 중 어느 하나를 저속점등 제어신호로서 출력할 수 있도록 이 저속점등 스테이지를 미리 인에이블시키는 것이다. 세트되지 않은 저속점등 스테이지는 저속 클럭펄스가 공급되어도 이를 저속점등 제어신호로서 출력할 수 없다.
반면, 이 저속점등 스테이지를 리세트시킨다는 것은 이 저속점등 스테이지가 더 이상 저속점등 제어신호를 출력할 수 없도록 디스에이블시키는 것이다. 리세트된 저속점등 스테이지는 저속 클럭펄스가 공급되어도 이를 저속점등 제어신호로서 출력할 수 없다.
도 10의 각 저속점등 스테이지는 3개의 서로 다른 위상의 저속 클럭펄스들을 입력받는 바, 각 저속점등 스테이지(ST_LLU1 내지 ST_LLUm)의 상측으로 공급되는 저속 클럭펄스는 해당 저속점등 스테이지를 세트시키는데 사용되는 저속 클럭펄스이며, 각 저속점등 스테이지의 중간으로 공급되는 저속 클럭펄스는 해당 저속점등 스테이지로부터 저속점등 제어신호로서 출력될 저속 클럭펄스를 의미하며, 그리고 각 저속점등 스테이지의 하측으로 공급되는 저속 클럭펄스는 해당 저속점등 스테이지를 리세트시키는데 사용되는 저속 클럭펄스이다. 예를 들어, 두 번째 저속점등 스테이지(ST_LLU2)는 첫 번째 저속점등 스테이지(ST_LLU1)로부터의 첫 번째 저속점등 제어신호(LLU1) 및 제 1 저속 클럭펄스(LCLK1)에 의해 세트되며, 제 2 저속 클럭펄스(LCLK2)를 두 번째 저속점등 제어신호(LLU2)로 출력하고, 그리고 제 4 저속 클럭펄스(LCLK4)에 의해 리세트된다. 한편, 첫 번째 저속점등 스테이지(ST_LLU1)의 전단에는 스테이지가 존재하지 않으므로, 이 첫 번째 저속점등 스테이지(ST_LLU1)는 제 1 저속 스타트 펄스(Vst_L1) 및 이에 동기된 제 4 저속 클럭펄스(LCLK4)에 의해 세트된다.
7.
저속점등
쉬프트
레지스터(
SR
_
LLU
)에 구비된
저속점등
스테이지의 상세 구성
도 11은 도 10에 도시된 첫 번째 저속점등 스테이지(ST_LLU1)의 상세 구성도이다.
각 저속점등 스테이지(ST_LLU1 내지 ST_LLUm)는, 도 11에 도시된 바와 같이, 제 1 내지 제 6 저속점등 스위칭소자(LUT1 내지 LUT6)들, 풀업 저속점등 스위칭소자(LUT-U), 제 1 및 제 2 풀다운 저속점등 스위칭소자(LUT-D1, LUT-D2), 그리고 제 1 내지 제 3 저속점등 커패시터(LUC1 내지 LUC3)를 포함한다.
도 11에는 첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 회로의 구성예가 나타나 있다.
첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 1 저속점등 스위칭소자(LUT1)는, 제 1 저속 스타트 펄스(Vst_L1)에 응답하여 제 1 저속스타트전송라인과 제 1 노드(n1)를 서로 전기적으로 연결한다. 단, i번째(i는 1보다 큰 자연수) 저속점등 스테이지에 구비된 제 1 저속점등 스위칭소자(LUT1)에는 이 제 1 저속 스타트 펄스(Vst_L1) 대신 i-1번째 저속점등 스테이지로부터의 저속점등 제어신호에 의해 동작한다. 예를 들어, 두 번째 저속점등 스테이지(ST_LLU2)에 구비된 제 1 저속점등 스위칭소자(LUT1)는 첫 번째 저속점등 스테이지(ST_LLU1)로부터의 첫 번째 저속점등 제어신호(LLU1)에 응답하여 첫 번째 저속점등 스테이지(ST_LLU1)의 출력단자(OTL1)와 제 1 노드(n1)를 서로 전기적으로 연결한다.
첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 2 저속점등 스위칭소자(LUT2)는, 제 4 저속 클럭펄스(LCLK4)에 응답하여 상기 제 1 노드(n1)와 제 1 공통세트노드(QL1)를 전기적으로 연결한다.
첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 3 저속점등 스위칭소자(LUT3)는, 제 1 공통리세트노드(QBL1)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 공통세트노드(QL1)와 제 2 노드(n2)를 전기적으로 연결한다.
첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 4 저속점등 스위칭소자(LUT4)는, 상기 제 1 공통리세트노드(QBL1)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드(n2)와 고전압전송라인(HL)을 전기적으로 연결한다.
첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 5 저속점등 스위칭소자(LUT5)는, 상기 제 1 저속 스타트 펄스(Vst_L1)에 응답하여 상기 제 1 공통리세트노드(QBL1)와 상기 고전압전송라인(HL)을 전기적으로 연결한다. 단, i번째 저속점등 스테이지에 구비된 제 5 저속점등 스위칭소자(LUT5)에는 이 제 1 저속스타트 펄스 대신 i-1번째 저속점등 스테이지로부터의 저속점등 제어신호에 의해 동작한다. 예를 들어, 두 번째 저속점등 스테이지(ST_LLU2)에 구비된 제 5 저속점등 스위칭소자(LUT5)는 첫 번째 저속점등 스테이지(ST_LLU1)로부터의 첫 번째 저속점등 제어신호(LLU1)에 응답하여 상기 제 1 공통리세트노드(QBL1)와 상기 고전압전송라인(HL)을 전기적으로 연결한다.
첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 6 저속점등 스위칭소자(LUT6)는, 제 3 저속 클럭펄스(LCLK3)에 응답하여 저전압전송라인(LL)과 제 1 공통리세트노드(QBL1)를 전기적으로 연결한다.
첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 풀업 저속점등 스위칭소자(LUT-U)는, 상기 제 1 공통세트노드(QL1)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 저속 클럭펄스(LCLK1)를 전송하는 제 1 저속클럭전송라인과 상기 첫 번째 저속점등 스테이지(ST_LLU1)의 출력단자(OTL1)를 전기적으로 연결한다.
첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 1 풀다운 저속점등 스위칭소자(LUT-D1)는, 상기 제 1 공통리세트노드(QBL1)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 첫 번째 저속점등 스테이지(ST_LLU1)의 출력단자(OTL1)와 제 3 노드(n3)를 전기적으로 연결한다.
첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 2 풀다운 저속점등 스위칭소자(LUT-D2)는, 상기 제 1 공통리세트노드(QBL1)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 노드(n3)와 상기 고전압전송라인(HL)을 전기적으로 연결한다.
첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 1 저속점등 커패시터(LUC1)는, 상기 제 1 공통세트노드(QL1)와 상기 첫 번째 저속점등 스테이지(ST_LLU1)의 출력단자(OTL1) 사이에 접속된다.
첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 2 저속점등 커패시터(LUC2)는, 상기 제 1 공통세트노드(QL1)와 고전압전송라인(HL) 사이에 접속된다.
첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 3 저속점등 커패시터(LUC3)는, 상기 제 1 공통리세트노드(QBL1)와 고전압전송라인(HL) 사이에 접속된다.
여기서, 고전압전송라인(HL)은 고전압(VGH)을 전송하고, 상기 저전압전송라인(LL)은 저전압(VGL)을 전송한다. 고전압(VGH) 및 저전압(VGL)은 모두 직류 전압이다. 고전압(VGH)은 정극성을 나타내고 상기 저전압(VGL)은 부극성을 나타낼 수 있다. 한편, 상기 저전압(VGL)은 접지전압이 될 수 있다. 이 저전압(VGL)은 상기 저속 클럭펄스 또는 고속 클럭펄스의 로우 레벨의 전압값과 동일할 수 있다. 또한 고전압(VGH)은 상기 저속 클럭펄스 또는 고속 클럭펄스의 하이 레벨의 전압값과 동일할 수 있다.
첫 번째 저속점등 스테이지(ST_LLU1)의 제 2 저속점등 스위칭소자(LUT2)에 공급되는 제 4 저속 클럭펄스(LCLK4)는 제 1 저속 스타트 펄스(Vst_L1)에 동기된다.
i번째(i는 1보다 큰 자연수) 저속점등 스테이지에 구비된 제 2 저속점등 스위칭소자(LUT2)에 공급되는 저속 클럭펄스는 i-1번째 저속점등 스테이지로부터의 저속점등 제어신호에 동기된다.
i번째 저속점등 스테이지에 구비된 제 6 저속점등 스위칭소자(LUT6)에 공급되는 저속 클럭펄스는 i+2번째 저속점등 스테이지로부터의 저속점등 제어신호에 동기된다.
하나의 저속점등 스테이지에 구비된 풀업 저속점등 스위칭소자(LUT-U)에 공급되는 저속 클럭펄스는 제 2 저속점등 스위칭소자(LUT2)에 공급되는 저속 클럭펄스와 제 6 저속점등 스위칭소자(LUT6)에 공급되는 저속 클럭펄스 사이의 위상을 갖는다.
8.
저속점등
쉬프트
레지스터(
SR
_
LLU
)의 동작
상술된 도 11 및 도 7을 참조하여, 저속점등 쉬프트 레지스터(SR_LLU)의 동작을 상세히 설명하면 다음과 같다.
먼저, 초기 기간의 동작을 설명하면 다음과 같다.
이 초기 기간동안에는, 도 7에 도시된 바와 같이, 제 1 저속 스타트 펄스(Vst_L1) 및 제 4 저속 클럭펄스(LCLK4)만 로우 상태를 유지하고, 나머지 클럭펄스는 하이 상태를 유지한다.
이 제 1 저속 스타트 펄스(Vst_L1) 및 제 4 저속 클럭펄스(LCLK4)는 첫 번째 저속점등 스테이지(ST_LLU1)에 공급된다.
즉, 이 제 1 저속 스타트 펄스(Vst_L1)는 첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 5 저속점등 스위칭소자(LUT5)의 게이트단자 및 제 1 저속점등 스위칭소자(LUT1)의 게이트단자 및 드레인단자에 공급되고, 제 4 저속 클럭펄스(LCLK4)는 첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 2 저속점등 스위칭소자(LUT2)의 게이트단자에 공급된다. 그러면, 상기 제 1, 제 2 및 제 5 저속점등 스위칭소자(LUT1, LUT2, LUT5)들은 턴-온되며, 이때 이 턴-온된 제 1 및 제 2 저속점등 스위칭소자(LUT1, LUT2)를 통해 제 1 저속 스타트 펄스(Vst_L1)가 제 1 공통세트노드(QL1)에 공급된다. 이에 따라, 이 제 1 공통세트노드(QL1)가 충전되며, 이 충전된 제 1 공통세트노드(QL1)에 게이트단자가 접속된 풀업 저속점등 스위칭소자(LUT-U)가 턴-온된다. 이 제 1 공통세트노드(QL1)에 충전된 제 1 저속 스타트 펄스(Vst_L1)는 제 2 저속점등 커패시터(LUC2)에 의해 이 제 1 공통세트노드(QL1)에 홀딩된다.
또한, 상기 턴-온된 제 5 저속점등 스위칭소자(LUT5)를 통해 고전압(VGH)이 제 1 공통리세트노드(QBL1)에 공급되어 이 제 1 공통리세트노드(QBL1)가 방전된다. 그러면, 이 방전된 제 1 공통리세트노드(QBL1)에 게이트단자가 접속된 제 1 및 제 2 풀다운 저속점등 스위칭소자(LUT-D1, LUT-D2)들, 및 제 3 및 제 4 저속점등 스위칭소자(LUT3, LUT4)들은 모두 턴-오프된다. 이 제 1 공통리세트노드(QBL1)에 충전된 고전압(VGH)은 제 3 저속점등 커패시터(LUC3)에 의해 이 제 1 공통리세트노드(QBL1)에 홀딩된다.
이와 같이, 이 초기 기간(T0)에는 제 1 공통세트노드(QL1)가 충전되어 풀업 저속점등 스위칭소자(LUT-U)가 턴-온됨으로써 이 첫 번째 저속점등 스테이지(ST_LLU1)가 세트된다.
이어서, 첫 번째 기간(T1)의 동작을 설명하면 다음과 같다.
첫 번째 기간(T1)에는 제 1 저속 클럭펄스(LCLK1)만이 하이 상태를 나타내고, 나머지 저속 클럭펄스들(LCLK1 내지 LCLK4)이 로우 상태를 유지한다.
여기서, 첫 번째 저속점등 스테이지(ST_LLU1)의 제 1 공통세트노드(QL1)가 초기 기간(T0)동안 인가되었던 제 1 저속 스타트 펄스(Vst_L1)에 의해 계속 충전상태로 유지됨에 따라, 첫 번째 저속점등 스테이지(ST_LLU1)의 풀업 저속점등 스위칭소자(LUT-U)는 턴-온 상태를 유지한다. 이때, 이 턴-온된 풀업 저속점등 스위칭소자(LUT-U)의 드레인단자에 상기 제 1 저속 클럭펄스(LCLK1)가 인가됨에 따라, 첫 번째 저속점등 스테이지(ST_LLU1)의 제 1 공통세트노드(QL1)에 충전된 제 1 저속 스타트 펄스(Vst_L1)가 부트스트랩핑에 의해 증폭된다.
따라서, 이 첫 번째 저속점등 스테이지(ST_LLU1)의 풀업 저속점등 스위칭소자(LUT-U)의 드레인단자에 인가된 제 1 저속 클럭펄스(LCLK1)는 상기 풀업 저속점등 스위칭소자(LUT-U)의 소스단자(출력단자(OTL1))를 통해 안정적으로 출력된다. 이때, 출력단자(OTL1)에 인가된 제 1 저속 클럭펄스(LCLK1)는 제 1 저속점등 커패시터(LUC1)에 의해 증폭된다.
여기서, 상기 첫 번째 저속점등 스테이지(ST_LLU1)로부터 출력된 제 1 저속 클럭펄스(LCLK1)가 첫 번째 저속점등 제어신호(LLU1)로서 기능하며, 이 첫 번째 저속점등 제어신호(LLU1)는 발광 제어신호 출력부(ELO)로 공급된다. 또한, 이 첫 번째 저속점등 제어신호(LLU1)는 두 번째 저속점등 스테이지(ST_LLU2)에 공급되어 이 두 번째 저속점등 스테이지(ST_LLU2)를 세트시키는 역할도 한다. 이 두 번째 저속점등 스테이지(ST_LLU2)의 세트 동작을 상술된 첫 번째 저속점등 스테이지(ST_LLU1)의 세트 동작과 동일하다. 단, 이 두 번째 저속점등 스테이지(ST_LLU2)는 제 1 저속 스타트 펄스(Vst_L1) 대신, 전단 스테이지, 즉 첫 번째 저속점등 스테이지(ST_LLU1)로부터의 첫 번째 저속점등 제어신호(LLU1) 및 이에 대응된 저속 클럭펄스에 의해 세트된다. 두 번째 이후의 저속점등 스테이지들(ST_LLU3 내지 ST_LLUm)도 이 두 번째 저속점등 스테이지(ST_LLU2)와 같은 방식으로 세트된다.
이와 같이, 이 첫 번째 기간(T1)에는 첫 번째 저속점등 스테이지(ST_LLU1)가 첫 번째 저속점등 제어신호(LLU1)를 출력한다.
다음으로, 두 번째 기간(T2)의 동작을 설명하면 다음과 같다.
두 번째 기간(T2)동안에는, 도 7에 도시된 바와 같이, 제 2 저속 클럭펄스(LCLK2)만 로우 상태를 유지하고, 나머지 클럭펄스들은 하이 상태를 유지한다.
이 제 2 저속 클럭펄스(LCLK2)는 첫 번째 기간(T1)에 세트된 두 번째 저속점등 스테이지(ST_LLU2)에 공급된다. 이 두 번째 저속점등 스테이지(ST_LLU2)는 이 제 2 저속 클럭펄스(LCLK2) 및 첫 번째 저속점등 스테이지(ST_LLU1)로부터의 첫 번째 저속점등 제어신호(LLU1)에 의해 세트된다. 한편, 이 두 번째 기간(T2)에는 제 1 저속 클럭펄스(LCLK1)가 하이 상태로 변경됨으로 인해, 턴-온 상태인 풀업 저속점등 스위칭소자(LUT-U)를 통해 출력되는 첫 번째 저속점등 제어신호(LLU1) 역시 하이 상태로 변경된다.
다음으로, 세 번째 기간(T3)의 동작을 설명하면 다음과 같다.
세 번째 기간(T3)동안에는, 도 7에 도시된 바와 같이, 제 3 저속 클럭펄스(LCLK3)만 로우 상태를 유지하고, 나머지 클럭펄스들은 하이 상태를 유지한다.
이 제 3 저속 클럭펄스(LCLK3)는 첫 번째 저속점등 스테이지(ST_LLU1)에 공급된다. 구체적으로, 제 3 저속 클럭펄스(LCLK3)는 첫 번째 저속점등 스테이지(ST_LLU1)에 구비된 제 6 저속점등 스위칭소자(LUT6)의 게이트단자에 공급된다. 그러면, 제 6 저속점등 스위칭소자(LUT6)는 턴-온되며, 이 턴-온된 제 6 저속점등 스위칭소자(LUT6)를 통해 저전압(VGL)이 제 1 공통리세트노드(QBL1)에 공급된다. 이에 따라, 이 제 1 공통리세트노드(QBL1)가 충전되며, 이 충전된 제 1 공통리세트노드(QBL1)에 게이트단자가 접속된 제 1 및 제 2 풀다운 저속점등 스위칭소자(LUT-D1, LUT-D2)들, 및 제 3 및 제 4 저속점등 스위칭소자(LUT3, LUT4)들은 모두 턴-온된다. 이 제 1 공통리세트노드(QBL1)에 충전된 저전압(VGL)은 제 3 저속점등 커패시터(LUC3)에 의해 이 제 1 공통리세트노드(QBL1)에 홀딩된다.
상기 턴-온된 제 1 및 제 2 풀다운 저속점등 스위칭소자(LUT-D1, LUT-D2)들을 통해 고전압(VGH)이 출력단자(OTL1)로 출력되며, 상기 턴-온된 제 3 및 제 4 저속점등 스위칭소자(LUT3, LUT4)들을 통해 제 1 공통세트노드(QL1)가 고전압(VGH)으로 방전된다. 그러면, 이 방전된 제 1 공통세트노드(QL1)에 게이트단자를 통해 접속된 풀업 저속점등 스위칭소자(LUT-U)는 턴-오프된다.
이와 같이, 이 세 번째 기간(T3)에는 첫 번째 저속점등 스테이지(ST_LLU1)가 리세트된다.
이와 같은 방식으로 나머지 기간들 동안 해당 저속점등 스테이지들(ST_LLU3 내지 ST_LLUm)이 순차적으로 저속점등 제어신호들(LLU3 내지 LLUm)을 출력한다.
9. 저속소등
쉬프트
레지스터(
SR
_
LLO
)의 상세 구성
도 12는 저속소등 쉬프트 레지스터(SR_LLO)의 상세 구성도이다.
도 12에 도시된 바와 같이, 저속점등 쉬프트 레지스터(SR_LLU)는 m개의 저속소등 제어신호들(LLO1 내지 LLOm)을 순차적으로 출력하는 m개의 저속소등 스테이지들(ST_LLO1 내지 ST_LLOm)을 포함한다.
저속소등 쉬프트 레지스터(SR_LLO)에 구비된 저속소등 스테이지들(ST_LLO1 내지 ST_LLOm)은 전단의 저속소등 스테이지로부터의 저속소등 제어신호 및 이 저속소등 제어신호에 동기된 어느 하나의 저속 클럭펄스에 의해 세트(set)된 후, 이 세트 이후 자신에게 공급되는 저속 클럭펄스들(LCLK1 내지 LCLK4) 중 어느 하나를 저속소등 제어신호로서 출력한다. 그리고, 이 출력 이후 자신에게 공급되는 저속 클럭펄스들(LCLK1 내지 LCLK4) 중 또 다른 어느 하나에 의해 리세트(reset)된다.
도 12의 각 저속소등 스테이지(ST_LLO1 내지 ST_LLOm)는 3개의 서로 다른 위상의 저속 클럭펄스들(LCLK1 내지 LCLK4)을 입력받는 바, 각 저속소등 스테이지의 상측으로 공급되는 저속 클럭펄스는 해당 저속소등 스테이지를 세트시키는데 사용되는 저속 클럭펄스이며, 각 저속소등 스테이지의 중간으로 공급되는 저속 클럭펄스는 해당 저속소등 스테이지로부터 저속소등 제어신호로서 출력될 저속 클럭펄스를 의미하며, 그리고 각 저속소등 스테이지의 하측으로 공급되는 저속 클럭펄스는 해당 저속소등 스테이지를 리세트시키는데 사용되는 저속 클럭펄스이다. 예를 들어, 두 번째 저속소등 스테이지(ST_LLO2)는 첫 번째 저속소등 스테이지(ST_LLO1)로부터의 첫 번째 저속소등 제어신호(LLO1) 및 제 1 저속 클럭펄스(LCLK1)에 의해 세트되며, 제 2 저속 클럭펄스(LCLK2)를 두 번째 저속소등 제어신호(LLO2)로 출력하고, 그리고 제 4 저속 클럭펄스(LCLK4)에 의해 리세트된다. 한편, 첫 번째 저속소등 스테이지(ST_LLO1)의 전단에는 스테이지가 존재하지 않으므로, 이 첫 번째 저속소등 스테이지(ST_LLO1)는 제 2 저속 스타트 펄스(Vst_L2) 및 이에 동기된 제 4 저속 클럭펄스(LCLK4)에 의해 세트된다.
실질적으로, 이 저속소등 쉬프트 레지스터(SR_LLO)의 구성은 상술된 저속점등 쉬프트 레지스터(SR_LLU)의 구성과 동일하며, 단지 제 1 저속 스타트 펄스(Vst_L1) 대신 제 2 저속 스타트 펄스(Vst_L2)가 첫 번째 저속소등 스테이지(ST_LLO1)에 공급되는 것에 차이가 있다.
10. 저속소등
쉬프트
레지스터(
SR
_
LLO
)에 구비된 저속소등 스테이지의 상세 구성
도 13은 도 12에 도시된 첫 번째 저속소등 스테이지(ST_LLO1)의 상세 구성도이다.
각 저속소등 스테이지는, 도 13에 도시된 바와 같이, 제 1 내지 제 6 저속소등 스위칭소자들(LOT1 내지 LOT6), 풀업 저속소등 스위칭소자(LOT-U), 제 1 및 제 2 풀다운 저속소등 스위칭소자(LOT-D1, LOT-D2), 그리고 제 1 내지 제 3 저속소등 커패시터(LOC1 내지 LOC3)를 포함한다.
도 13에는 첫 번째 저속소등 스테이지(ST_LLO1)에 구비된 회로의 구성예가 나타나 있다.
이 저속소등 스테이지에 구비된 회로구성 역시 이전에 상술된 저속점등 스테이지에 구비된 회로구성과 실상 동일하다, 단, 첫 번째 저속소등 스테이지(ST_LLO1)에 구비된 제 1 저속소등 스위칭소자(LOT1)는 제 1 저속 스타트 펄스(Vst_L1) 대신 제 2 저속 스타트 펄스(Vst_L2)를 공급받는다.
한편, 도 13에서의 제 4 노드(n4), 제 5 노드(n5), 제 6 노드(n6), 제 2 공통세트노드(QL2), 제 2 공통리세트노드(QBL2) 및 출력단자(OTL11)는 각각 도 11에서의 제 1 노드(n1), 제 2 노드(n2), 제 3 노드(n3), 제 1 공통세트노드(QL1), 제 1 공통리세트노드(QBL1) 및 출력단자(OTL1)에 대응된다.
11. 저속소등
쉬프트
레지스터(
SR
_
LLO
)의 동작
이 저속소등 쉬프트 레지스터(SR_LLO)의 동작은 상술된 저속점등 쉬프트 레지스터(SR_LLU)의 동작과 실상 동일하다. 단, 이 저속소등 쉬프트 레지스터(SR_LLO)에 입력되는 제 2 저속 스타트 펄스(Vst_L2)가 제 1 저속 스타트 펄스(Vst_L1)보다 늦게 출력되기 때문에, 이 저속소등 쉬프트 레지스터(SR_LLO)로부터 출력되는 저속소등 제어신호들(LLO1 내지 LLOm)은 저속점등 제어신호들(LLU1 내지 LLUm)보다 늦게 출력된다. 예를 들어, 도 7에 도시된 바와 같이, 첫 번째 저속소등 제어신호(LLO1)는 이에 대응되는 첫 번째 저속점등 제어신호(LLU1)보다 더 늦게 출력됨을 알 수 있다.
12. 고속
쉬프트블록(SHB_H)의
상세 구성
도 14는 고속 쉬프트블록(SHB_H)의 상세 구성도이다.
도 14에 도시된 바와 같이, 고속 쉬프트블록(SHB_H)은 m개의 고속점등 제어신호들(HLU1 내지 HLUm)을 순차적으로 출력하는 고속점등 쉬프트 레지스터(SR_HLU)와, m개의 고속소등 제어신호들(HLO1 내지 HLOm)을 순차적으로 출력하는 고속소등 쉬프트 레지스터(SR_HLO)를 포함한다.
13.
고속점등
쉬프트
레지스터(
SR
_
HLU
)의 상세 구성
도 15는 고속점등 쉬프트 레지스터(SR_HLU)의 상세 구성도이다.
도 15에 도시된 바와 같이, 고속점등 쉬프트 레지스터(SR_HLU)는 m개의 고속점등 제어신호들(HLU1 내지 HLUm)을 순차적으로 출력하는 m개의 고속점등 스테이지들(ST_HLU1 내지 ST_HLUm)을 포함한다.
고속점등 쉬프트 레지스터(SR_HLU)에 구비된 고속점등 스테이지들(ST_HLU1 내지 ST_HLUm)은 전단의 고속점등 스테이지로부터의 고속점등 제어신호 및 이 고속점등 제어신호에 동기된 어느 하나의 고속 클럭펄스에 의해 세트(set)된 후, 이 세트 이후 자신에게 공급되는 고속 클럭펄스들 중 어느 하나를 고속점등 제어신호로서 출력한다. 그리고, 이 출력 이후 자신에게 공급되는 고속 클럭펄스들 중 또 다른 두 개의 고속 클럭펄스들에 의해 리세트(reset)된다.
고속점등 스테이지를 세트시킨다는 것은 이 스테이지가 자신에게 공급되는 고속 클럭펄스들(HCLK1 내지 HCLK6) 중 어느 하나를 고속점등 제어신호로서 출력할 수 있도록 이 고속점등 스테이지를 미리 인에이블시키는 것이다. 세트되지 않은 고속점등 스테이지는 고속 클럭펄스가 공급되어도 이를 고속점등 제어신호로서 출력할 수 없다.
반면, 이 고속점등 스테이지를 리세트시킨다는 것은 이 고속점등 스테이지가 더 이상 고속점등 제어신호를 출력할 수 없도록 디스에이블시키는 것이다. 리세트된 고속점등 스테이지는 고속 클럭펄스가 공급되어도 이를 고속점등 제어신호로서 출력할 수 없다.
도 15의 각 고속점등 스테이지는 4개의 서로 다른 위상의 고속 클럭펄스들을 입력받는 바, 각 고속점등 스테이지의 최상측으로 공급되는 고속 클럭펄스는 해당 고속점등 스테이지를 세트시키는데 사용되는 고속 클럭펄스이며, 각 고속점등 스테이지의 첫 번째 중간으로 공급되는 고속 클럭펄스는 해당 고속점등 스테이지로부터 고속점등 제어신호로서 출력될 고속 클럭펄스를 의미하며, 그리고 각 고속점등 스테이지의 두 번째 중간 및 최하측으로 공급되는 고속 클럭펄스들은 해당 고속점등 스테이지를 리세트시키는데 사용되는 고속 클럭펄스들이다. 예를 들어, 두 번째 고속점등 스테이지(ST_HLU2)는 첫 번째 고속점등 스테이지(ST_HLU1)로부터의 첫 번째 고속점등 제어신호(HLU1) 및 제 1 고속 클럭펄스(HCLK1)에 의해 세트되며, 제 2 고속 클럭펄스(HCLK2)를 두 번째 고속점등 제어신호(HLU2)로 출력하고, 그리고 제 4 및 제 5 고속 클럭펄스(HCLK4, HCLK5)들에 의해 리세트된다. 한편, 첫 번째 고속점등 스테이지(ST_HLU1)의 전단에는 스테이지가 존재하지 않으므로, 이 첫 번째 고속점등 스테이지(ST_HLU1)는 제 1 고속 스타트 펄스(Vst_H1) 및 이에 동기된 제 6 고속 클럭펄스(HCLK6)에 의해 세트된다.
14.
고속점등
쉬프트
레지스터(
SR
_
HLU
)에 구비된
고속점등
스테이지의 상세 구성
도 16은 도 15에 도시된 첫 번째 고속점등 스테이지(ST_HLU1)의 상세 구성도이다.
각 고속점등 스테이지는, 도 11에 도시된 바와 같이, 제 1 내지 제 7 고속점등 스위칭소자들(HUT1 내지 HUT7), 풀업 고속점등 스위칭소자(HUT-U), 제 1 및 제 2 풀다운 고속점등 스위칭소자(HUT-D1, HUT-D2), 그리고 제 1 내지 제 3 고속점등 커패시터(HUC1 내지 HUC3)를 포함한다.
도 16에는 첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 회로의 구성예가 나타나 있다.
첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 제 1 고속점등 스위칭소자(HUT1)는, 제 1 고속 스타트 펄스(Vst_H1)에 응답하여 제 1 고속스타트전송라인과 제 1 노드(n11)를 서로 전기적으로 연결한다. 단, i번째(i는 1보다 큰 자연수) 고속점등 스테이지에 구비된 제 1 고속점등 스위칭소자(HUT1)에는 이 제 1 고속 스타트 펄스(Vst_H1) 대신 i-1번째 고속점등 스테이지로부터의 고속점등 제어신호에 의해 동작한다. 예를 들어, 두 번째 고속점등 스테이지(ST_HLU2)에 구비된 제 1 고속점등 스위칭소자(HUT1)는 첫 번째 고속점등 스테이지(ST_HLU1)로부터의 첫 번째 고속점등 제어신호(HLU1)에 응답하여 첫 번째 고속점등 스테이지(ST_HLU1)의 출력단자와 제 1 노드(n11)를 서로 전기적으로 연결한다.
첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 제 2 고속점등 스위칭소자(HUT2)는, 제 6 고속 클럭펄스(HCLK6)에 응답하여 상기 제 1 노드(n11)와 제 1 공통세트노드(QH1)를 전기적으로 연결한다.
첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 제 3 고속점등 스위칭소자(HUT3)는, 제 1 공통리세트노드(QBL1)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 공통세트노드(QH1)와 제 2 노드(n22)를 전기적으로 연결한다.
첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 제 4 고속점등 스위칭소자(HUT4)는, 제 1 공통리세트노드(QBH1)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드(n22)와 고전압전송라인(HL)을 전기적으로 연결한다.
첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 제 5 고속점등 스위칭소자(HUT5)는, 상기 제 1 고속 스타트 펄스(Vst_H1)에 응답하여 상기 제 1 공통리세트노드(QBH1)와 상기 고전압전송라인(HL)을 전기적으로 연결한다. 단, i번째 고속점등 스테이지에 구비된 제 5 저속점등 스위칭소자(LUT5)에는 이 제 1 고속 스타트 펄스(Vst_H1) 대신 바로 i-1번째 저속점등 스테이지로부터의 고속점등 제어신호에 의해 동작한다. 예를 들어, 두 번째 고속점등 스테이지(ST_HLU2)에 구비된 제 5 고속점등 스위칭소자(HUT5)는 첫 번째 고속점등 스테이지(ST_HLU1)로부터의 첫 번째 고속점등 제어신호(HLU1)에 응답하여 상기 제 1 공통리세트노드(QBH1)와 상기 고전압전송라인(HL)을 전기적으로 연결한다.
첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 제 6 고속점등 스위칭소자(HUT6)는, 제 3 고속 클럭펄스(HCLK3)에 응답하여 저전압전송라인(LL)과 제 3 노드(n33)를 전기적으로 연결한다.
첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 제 7 고속점등 스위칭소자(HUT7)는, 제 4 고속 클럭펄스(HCLK4)에 응답하여 저전압전송라인(LL)과 제 1 공통리세트노드(QBH1)를 전기적으로 연결한다.
첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 풀업 고속점등 스위칭소자(HUT-U)는, 상기 제 1 공통세트노드(QH1)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 고속 클럭펄스(HCLK1)를 전송하는 제 1 저속클럭전송라인과 상기 첫 번째 고속점등 스테이지(ST_HLU1)의 출력단자(OTH1)를 전기적으로 연결한다.
첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 제 1 풀다운 고속점등 스위칭소자(HUT-U)는, 상기 제 1 공통리세트노드(QHL1)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 첫 번째 고속점등 스테이지(ST_HLU1)의 출력단자(OTH1)와 제 3 노드(n33)를 전기적으로 연결한다.
첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 제 2 풀다운 고속점등 스위칭소자(HUT-D2)는, 상기 제 1 공통리세트노드(QHL1)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 노드(n33)와 상기 고전압전송라인(HL)을 전기적으로 연결한다.
첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 제 1 고속점등 커패시터(HUC1)는, 상기 제 1 공통세트노드(QH1)와 상기 첫 번째 고속점등 스테이지(ST_HLU1)의 출력단자(OTH1) 사이에 접속된다.
첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 제 2 고속점등 커패시터(HUC2)는, 상기 제 1 공통세트노드(QH1)와 고전압전송라인(HL) 사이에 접속된다.
첫 번째 고속점등 스테이지(ST_HLU1)에 구비된 제 3 고속점등 커패시터(HUC3)는, 상기 제 1 공통리세트노드(QHL1)와 고전압전송라인(HL) 사이에 접속된다.
여기서, 첫 번째 고속점등 스테이지(ST_HLU1)의 제 2 고속점등 스위칭소자(HUT2)에 공급되는 제 6 고속 클럭펄스(HCLK6)는 제 1 고속 스타트 펄스(Vst_H1)에 동기된다.
i번째 고속점등 스테이지에 구비된 제 2 고속점등 스위칭소자(HUT2)에 공급되는 고속 클럭펄스는 i-1번째 고속점등 스테이지로부터의 고속점등 제어신호에 동기된다.
i번째 고속점등 스테이지에 구비된 제 6 고속점등 스위칭소자(HUT6)에 공급되는 고속 클럭펄스는 i+2번째 고속점등 스테이지로부터의 고속점등 제어신호에 동기된다.
i번째 고속점등 스테이지에 구비된 제 7 고속점등 스위칭소자(HUT7)에 공급되는 고속 클럭펄스는 i+3번째 고속점등 스테이지로부터의 고속점등 제어신호에 동기된다.
하나의 고속점등 스테이지에 구비된 풀업 고속점등 스위칭소자(HUT-U)에 공급되는 고속 클럭펄스는 제 2 저속점등 스위칭소자(LUT2)에 공급되는 고속 클럭펄스와 제 6 저속점등 스위칭소자(LUT6)에 공급되는 고속 클럭펄스 사이의 위상을 갖는다.
고속점등 스테이지는 저속점등 스테이지에 비하여 하나의 스위칭소자, 즉 제 7 고속점등 스위칭소자(HUT7)를 더 포함하고 있는 바, 이 제 7 고속점등 스위칭소자(HUT7)는 제 1 공통리세트노드(QBH1)가 올바른 타이밍에 저전압(VGL)으로 충전될 수 있도록 하는 역할을 한다. 즉, 도 8에 도시된 바와 같이, 고속 클럭펄스들(HCLK1 내지 HCLK6)은 서로 중첩되는 형태로 출력되기 때문에, 제 6 고속점등 스위칭소자(HUT6)에 의해서 제 1 공통리세트노드(QBH1)가 올바르지 않은 시간에 충전될 수 있다. 이러한 문제점을 해결하기 위해, 제 7 고속점등 스위칭소자(HUT7)가 더 포함되어 있는 바, 이 제 7 고속점등 스위칭소자(HUT7)와 제 6 고속점등 스위칭소자(HUT6)가 모두 동시에 턴-온되는 기간, 즉, 제 3 고속 클럭펄스(HCLK3)와 제 4 고속 클럭펄스(HCLK4)가 서로 중첩되는 기간에만 제 1 공통리세트노드(QBH1)가 저전압(VGL)으로 충전될 수 있다.
15.
고속점등
쉬프트
레지스터(
SR
_
HLU
)의 동작
이 고속점등 쉬프트 레지스터(SR_HLU)의 동작은 상술된 저속점등 쉬프트 레지스터(SR_LLU)의 동작과 실상 동일하다. 단, 이 고속점등 쉬프트 레지스터(SR_HLU)에 입력되는 고속 클럭펄스들(HCLK1 내지 HCLK6)의 주파수가 저속 클럭펄스들(LCLK1 내지 LCLK4)의 주파수보다 높기 때문에, 이 고속점등 쉬프트 레지스터(SR_HLU)로부터 출력되는 고속점등 제어신호의 주파수는 저속점등 제어신호보다 더 높다. 또한, 이 고속 클럭펄스들(HCLK1 내지 HCLK6)은 중첩된 형태로 출력되기 때문에, 도 8에 도시된 바와 같이, 고속점등 쉬프트 레지스터(SR_HLU)로부터 출력되는 m개의 고속점등 제어신호들(HLU1 내지 HLUm) 역시 중첩된 형태로 출력된다.
16.
고속소등
쉬프트
레지스터(
SR
_
HLO
)의 상세 구성
도 17은 고속소등 쉬프트 레지스터(SR_HLO)의 상세 구성도이다.
도 17에 도시된 바와 같이, 고속소등 쉬프트 레지스터(SR_HLO)는 m개의 고속소등 제어신호들(HLO1 내지 HLOm)을 순차적으로 출력하는 m개의 고속소등 스테이지들(ST_HLO1 내지 ST_HLOm)을 포함한다.
고속소등 쉬프트 레지스터(SR_HLO)에 구비된 고속소등 스테이지들(ST_HLO1 내지 ST_HLOm)은 전단의 고속소등 스테이지로부터의 고속소등 제어신호 및 이 저속소등 제어신호에 동기된 어느 하나의 고속 클럭펄스에 의해 세트(set)된 후, 이 세트 이후 자신에게 공급되는 고속 클럭펄스들 중 어느 하나를 고속소등 제어신호로서 출력한다. 그리고, 이 출력 이후 자신에게 공급되는 고속 클럭펄스들 중 또 다른 두 개의 고속 클럭펄스들에 의해 리세트(reset)된다.
도 17의 각 고속소등 스테이지는 4개의 서로 다른 위상의 고속 클럭펄스들을 입력받는 바, 각 고속소등 스테이지(ST_HLO1 내지 ST_HLOm)의 최상측으로 공급되는 고속 클럭펄스는 해당 고속소등 스테이지를 세트시키는데 사용되는 고속 클럭펄스이며, 각 고속소등 스테이지의 첫 번째 중간으로 공급되는 고속 클럭펄스는 해당 고속소등 스테이지로부터 고속소등 제어신호로서 출력될 고속 클럭펄스를 의미하며, 그리고 각 고속소등 스테이지의 두 번째 중간 및 최하측으로 공급되는 고속 클럭펄스들은 해당 고속소등 스테이지를 리세트시키는데 사용되는 고속 클럭펄스들이다. 예를 들어, 두 번째 고속소등 스테이지(ST_HLO2)는 첫 번째 고속소등 스테이지(ST_HLO1)로부터의 첫 번째 고속소등 제어신호(HLO1) 및 제 1 고속 클럭펄스(HCLK1)에 의해 세트되며, 제 2 고속 클럭펄스(HCLK2)를 두 번째 고속소등 제어신호(HLO2)로 출력하고, 그리고 제 4 및 제 5 고속 클럭펄스(HCLK4, HCLK5)들에 의해 리세트된다. 한편, 첫 번째 고속소등 스테이지(ST_HLO1)의 전단에는 스테이지가 존재하지 않으므로, 이 첫 번째 고속소등 스테이지(ST_HLO1)는 제 2 고속 스타트 펄스(Vst_H2) 및 이에 동기된 제 6 고속 클럭펄스(HCLK6)에 의해 세트된다.
실질적으로, 이 고속소등 쉬프트 레지스터(SR_HLO)의 구성은 상술된 고속점등 쉬프트 레지스터(SR_HLU)의 구성과 동일하며, 단지 제 1 고속 스타트 펄스(Vst_H1) 대신 제 2 고속 스타트 펄스(Vst_H2)가 첫 번째 고속소등 스테이지(ST_HLO1)에 공급되는 것에 차이가 있다.
17.
고속소등
쉬프트
레지스터(
SR
_
HLO
)에 구비된
고속소등
스테이지의 상세 구성
도 18은 도 17에 도시된 첫 번째 고속소등 스테이지(ST_HLO1)의 상세 구성도이다.
각 고속소등 스테이지(ST_HLO1 내지 ST_HLOm)는, 도 18에 도시된 바와 같이, 제 1 내지 제 7 고속소등 스위칭소자들(HOT1 내지 HOT7), 풀업 고속소등 스위칭소자(HOT-U), 제 1 및 제 2 풀다운 고속소등 스위칭소자(HOT-D1, HOT-D2), 그리고 제 1 내지 제 3 고속소등 커패시터(HOC1 내지 HOC3)를 포함한다.
도 18에는 첫 번째 고속소등 스테이지(ST_HLO1)에 구비된 회로의 구성예가 나타나 있다.
이 고속소등 스테이지에 구비된 회로구성 역시 이전에 상술된 고속점등 스테이지에 구비된 회로구성과 실상 동일하다, 단, 첫 번째 고속소등 스테이지(ST_HLO1)에 구비된 제 1 고속소등 스위칭소자(HOT1)는 제 1 고속 스타트 펄스(Vst_H1) 대신 제 2 고속 스타트 펄스(Vst_H2)를 공급받는다.
한편, 도 18에서의 제 5 노드(n55), 제 6 노드(n66), 제 7 노드(n77), 제 8 노드(n88), 제 2 공통세트노드(QH2), 제 2 공통리세트노드(QBH2) 및 출력단자(OTH11)는 각각 도 16에서의 제 1 노드(n11), 제 2 노드(n22), 제 3 노드(n33), 제 4 노드(n44), 제 1 공통세트노드(QH1), 제 1 공통리세트노드(QBH1) 및 출력단자(OTH1)에 대응된다.
18.
고속소등
쉬프트
레지스터(
SR
_
HLO
)의 동작
이 고속소등 쉬프트 레지스터(SR_HLO)의 동작은 상술된 고속점등 쉬프트 레지스터(SR_HLU)의 동작과 실상 동일하다. 단, 이 고속소등 쉬프트 레지스터(SR_HLO)에 입력되는 제 2 고속 스타트 펄스(Vst_H2)가 제 1 고속 스타트 펄스(Vst_H1)보다 늦게 출력되기 때문에, 이 고속소등 쉬프트 레지스터(SR_HLO)로부터 출력되는 고속소등 제어신호들(HLO1 내지 HLOm)은 고속점등 제어신호들(HLU1 내지 HLUm)보다 늦게 출력된다. 예를 들어, 도 8에 도시된 바와 같이, 첫 번째 고속소등 제어신호(HLO1)는 이에 대응되는 첫 번째 고속점등 제어신호(HLU1)보다 더 늦게 출력됨을 알 수 있다.
19. 저속
쉬프트블록
(
SHB
_L) 및 고속
쉬프트블록(SHB_H)의
출력을 공급받는
출력부
도 19는 저속 쉬프트블록(SHB_L)으로부터의 출력 및 고속 쉬프트블록(SHB_H)의 출력을 공급받는 출력부를 나타낸 도면이다.
도 19에 도시된 바와 같이, 저속 쉬프트블록(SHB_L)으로부터의 m개의 저속점등 제어신호들(LLU1 내지 LLUm) 중 k번째 저속점등 제어신호(LLUk)와, 저속 쉬프트블록(SHB_L)으로부터의 m개의 저속소등 제어신호들(LLO1 내지 LLOm) 중 k번째 저속소등 제어신호(LLOk)와, 고속 쉬프트블록(SHB_H)으로부터의 m개의 고속점등 제어신호들(HLU1 내지 HLUm) 중 k번째 고속점등 제어신호(HLUk)와, 그리고 고속 쉬프트블록(SHB_H)으로부터의 m개의 고속소등 제어신호들(HLO1 내지 HLOm) 중 k번째 고속소등 제어신호(HLOk)가 하나의 출력부(OBk)에 공급된다.
이들 4개의 제어신호들(LLUk, LLOk, HLUk, HLOk)은 모두 한꺼번에 출력부에 공급되지 않으며, 관련 있는 두 개의 제어신호들이 순차적으로 입력된다. 예를 들어, k번째 저속점등 제어신호(LLUk)와 k번째 저속소등 제어신호(LLOk)가 이 출력부(OBk)에 입력될 때, k번째 고속점등 제어신호(HLUk) 및 k번째 고속소등 제어신호(HLOk)는 이 출력부(OBk)에 입력되지 않는다. 반대로, k번째 고속점등 제어신호(HLUk)와 k번째 고속소등 제어신호(HLOk)가 이 출력부(OBk)에 입력될 때, k번째 저속점등 제어신호(LLUk) 및 k번째 저속소등 제어신호(LLOk)는 이 출력부(OBk)에 입력되지 않는다.
20.
출력부(OBk)의
상세 구성
도 20은 도 19의 출력부에 대한 상세 구성도이다.
k번째 출력부(OBk)는 제 1 내지 제 22 스위칭소자들(Tr1 내지 Tr22), 그리고 제 1 내지 제 3 커패시터(C1 내지 C3)를 포함한다.
제 1 스위칭소자(Tr1)는 k번째 저속점등 스테이지로부터의 저속점등 제어신호(LLUk)에 응답하여 상기 저전압전송라인(LL)과 제 1 공통노드(CN1)를 전기적으로 연결한다.
제 2 스위칭소자(Tr2)는 k번째 고속점등 스테이지로부터의 고속점등 제어신호(HLUk)에 응답하여 상기 저전압전송라인(LL)과 상기 제 1 공통노드(CN1)를 전기적으로 연결한다.
제 3 스위칭소자(Tr3)는 k번째 저속소등 스테이지로부터의 저속소등 제어신호(LLOk)에 응답하여 상기 저전압전송라인(LL)과 제 2 공통노드(CN2)를 전기적으로 연결한다.
제 4 스위칭소자(Tr4)는 k번째 고속소등 스테이지로부터의 고속소등 제어신호(HLOk)에 응답하여 상기 저전압전송라인(LL)과 제 2 공통노드(CN2)를 전기적으로 연결한다.
제 5 스위칭소자(Tr5)는 k번째 고속점등 스테이지로부터의 고속점등 제어신호(HLUk)에 응답하여 상기 제 2 공통노드(CN2)와 제 3 공통노드(CN3)를 전기적으로 연결한다.
제 6 스위칭소자(Tr6)는 k번째 고속점등 스테이지로부터의 고속점등 제어신호(HLUk)에 응답하여 상기 제 3 공통노드(CN3)와 상기 고전압전송라인(HL)을 전기적으로 연결한다.
제 7 스위칭소자(Tr7)는 k번째 저속점등 스테이지로부터의 저속점등 제어신호(LLUk)에 응답하여 상기 제 2 공통노드(CN2)와 상기 제 3 공통노드(CN3)를 전기적으로 연결한다.
제 8 스위칭소자(Tr8)는 k번째 저속점등 스테이지로부터의 저속점등 제어신호(LLUk)에 응답하여 상기 제 3 공통노드(CN3)와 상기 고전압전송라인(HL)을 전기적으로 연결한다.
제 9 스위칭소자(Tr9)는 k번째 고속소등 스테이지로부터의 고속소등 제어신호(HLOk)에 응답하여 상기 제 1 공통노드(CN1)와 제 4 공통노드(CN4)를 전기적으로 연결한다.
제 10 스위칭소자(Tr10)는 k번째 고속소등 스테이지로부터의 고속소등 제어신호(HLOk)에 응답하여 상기 제 4 공통노드(CN4)와 고전압전송라인(HL)을 전기적으로 연결한다.
제 11 스위칭소자(Tr11)는 k번째 저속소등 스테이지로부터의 저속소등 제어신호(LLOk)에 응답하여 상기 제 1 공통노드(CN1)와 제 4 공통노드(CN4)를 전기적으로 연결한다.
제 12 스위칭소자(Tr12)는 k번째 저속소등 스테이지로부터의 저속소등 제어신호(LLOk)에 응답하여 상기 제 4 공통노드(CN4)와 고전압전송라인(HL)을 전기적으로 연결한다.
제 13 스위칭소자(Tr13)는 상기 k번째 출력부의 출력단자(OT)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 저전압전송라인(LL)과 제 1 공통노드(CN1)를 전기적으로 연결한다.
제 14 스위칭소자(Tr14)는 상기 제 2 공통노드(CN2)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 공통노드(CN1)와 제 4 공통노드(CN4)를 전기적으로 연결한다.
제 15 스위칭소자(Tr15)는 상기 제 2 공통노드(CN2)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 4 공통노드(CN4)와 고전압전송라인(HL)을 전기적으로 연결한다.
제 16 스위칭소자(Tr16)는 상기 제 1 공통노드(CN1)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 공통노드(CN2)와 제 3 공통노드(CN3)를 전기적으로 연결한다.
제 17 스위칭소자(Tr17)는 상기 제 1 공통노드(CN1)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 공통노드(CN3)와 고전압전송라인(HL)을 전기적으로 연결한다.
제 18 스위칭소자(Tr18)는 상기 제 2 공통노드(CN2)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 저전압전송라인(LL)과 제 3 공통노드(CN3)를 전기적으로 연결한다.
제 19 스위칭소자(Tr19)는 제 1 공통노드(CN1)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 저전압전송라인(LL)과 상기 k번째 출력부의 출력단자(OT)를 전기적으로 연결한다.
제 20 스위칭소자(Tr20)는 상기 제 2 공통노드(CN2)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 출력부의 출력단자(OT)와 제 4 공통노드(CN4)를 전기적으로 연결한다.
제 21 스위칭소자(Tr21)는 상기 제 2 공통노드(CN2)로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 4 공통노드(CN4)와 고전압전송라인(HL)을 전기적으로 연결한다.
제 22 스위칭소자(Tr22)는 상기 k번째 출력단자로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 저전압전송라인(LL)과 제 4 공통노드(CN4)를 전기적으로 연결한다.
제 1 커패시터(C1)는 상기 k번째 출력부의 출력단자(OT)와 제 1 공통노드(CN1) 사이에 접속된다.
제 2 커패시터(C2)는 상기 제 1 공통노드(CN1)와 고전압전송라인(HL) 사이에 접속된다.
제 3 커패시터(C3)는 상기 제 2 공통노드(CN2)와 고전압전송라인(HL) 사이에 접속된다.
여기서, 제 1 및 제 2 스위칭소자(Tr1, Tr2)들은 제 1 세트블록(SB1)을 형성하며, 제 3 및 제 4 스위칭소자(Tr3, Tr4)들은 제 1 리세트블록(RB1)을 형성하며, 제 5 내지 제 8 스위칭소자(Tr5 내지 Tr8)들은 제 2 세트블록(SB2)을 형성하며, 그리고 제 9 내지 제 12 스위칭소자들(Tr9 내지 Tr12)은 제 2 리세트블록(RB2)을 형성한다.
21.
출력부(OBk)의
동작
도 21은 첫 번째 저속점등 제어신호(LLU1) 및 첫 번째 저속소등 제어신호(LLO1)의 파형, 그리고 이들에 의해서 생성된 첫 번째 발광 제어신호의 파형을 나타낸 도면이다.
먼저, 도 20 및 도 21을 참조하여, 저속 쉬프트블록(SHB_L)이 선택된 경우에서의 출력부의 동작을 설명하기로 한다.
이때, 저속 쉬프트블록(SHB_L)으로부터는 첫 번째 저속점등 제어신호(LLU1) 및 첫 번째 저속소등 제어신호(LLO1)가 순차적으로 출력된다. 다시 말하여, 로우 레벨의 첫 번째 저속점등 제어신호(LLU1) 및 로우 레벨의 첫 번째 저속소등 제어신호(LLO1)가 순차적으로 출력된다.
먼저, 첫 번째 저속점등 제어신호(LLU1)가 제 1 입력단자(IN1)에 공급되고 나머지 제 2 내지 제 3 입력단자(IN2 내지 IN3)에 하이 상태의 제어신호들이 입력되면, 제 1, 제 7, 제 8, 제 13, 제 16, 제 17, 제 19 및 제 22 스위칭소자들(Tr1, Tr7, Tr8, Tr13, Tr16, Tr17, Tr19, Tr22)이 턴-온된다. 그리고, 나머지 스위칭소자들은 턴-오프된다. 이에 따라 이 출력부(OBk)는, 도 21에 도시된 바와 같이, 출력단자(OT)를 통해 로우 레벨의 발광 제어신호를 출력한다.
이후, 첫 번째 저속소등 제어신호(LLO1)가 제 3 입력단자(IN3)에 공급되고 나머지 제 1, 제 2 및 제 4 입력단자(IN1, IN2, IN4)에 하이 상태의 제어신호들이 입력되면, 제 3, 제 11, 제 12, 제 14, 제 15, 제 18, 제 20 및 제 21 스위칭소자들(Tr3, Tr11, Tr12, Tr14, Tr15, Tr18, Tr20, Tr21)가 턴-온된다. 그리고, 나머지 스위칭소자들은 턴-오프된다. 이에 따라 이 출력부(OBk)는, 도 21에 도시된 바와 같이, 출력단자(OT)를 통해 하이 레벨의 발광 제어신호를 출력한다.
이와 같이, 제 1 입력단자(IN1) 및 제 3 입력단자(IN3)에 첫 번째 저속점등 제어신호(LLU1) 및 첫 번째 저속소등 제어신호(LLO1)가 입력됨에 따라, 도 21에 도시된 바와 같은 펄스폭(PW)을 갖는 첫 번째 발광 제어신호(EM1)가 생성된다. 이 첫 번째 발광 제어신호(EM1)는 첫 번째 발광제어라인(EL1)으로 공급된다. 이 첫 번째 발광 제어신호(EM1)는 첫 번째 저속점등 제어신호(LLU1)가 로우 레벨로 천이할 때 이에 동기되어 로우 레벨로 천이되어 그 상태를 그대로 유지하다가, 첫 번째 저속소등 제어신호(LLO1)가 로우 레벨로 천이할 때 이에 동기되어 하이 레벨로 천이되어 그 상태를 유지한다.
다음으로, 도 20을 참조하여, 고속 쉬프트블록(SHB_H)이 선택된 경우에서의 출력부의 동작을 설명하기로 한다.
이때, 고속 쉬프트블록(SHB_H)으로부터는 첫 번째 고속점등 제어신호(HLU1) 및 첫 번째 고속소등 제어신호(HLO1)가 순차적으로 출력된다. 다시 말하여, 로우 레벨의 첫 번째 고속점등 제어신호(HLU1) 및 로우 레벨의 첫 번째 고속소등 제어신호(HLO1)가 순차적으로 출력된다.
먼저, 첫 번째 고속점등 제어신호(HLU1)가 제 2 입력단자(IN2)에 공급되고 나머지 제 1, 제 3 및 제 4 입력단자(IN1, IN3, IN4)에 하이 상태의 제어신호들이 입력되면, 제 2, 제 5, 제 6, 제 13, 제 16, 제 17, 제 19 및 제 22 스위칭소자들(Tr2, Tr5, Tr6, Tr13, Tr16, Tr17, Tr19, Tr22)이 턴-온된다. 그리고, 나머지 스위칭소자들은 턴-오프된다. 이에 따라 이 출력부(OBk)는 출력단자(OT)를 통해 로우 레벨의 발광 제어신호를 출력한다.
이후, 첫 번째 고속소등 제어신호(HLO1)가 제 4 입력단자(IN4)에 공급되고 나머지 제 1, 제 2 및 제 3 입력단자(IN1, IN2, IN3)에 하이 상태의 제어신호들이 입력되면, 제 4, 제 9, 제 10, 제 14, 제 15, 제 18, 제 20 및 제 21 스위칭소자들(Tr4, Tr9, Tr10, Tr14, Tr15, Tr18, Tr20, Tr21)이 턴-온된다. 그리고, 나머지 스위칭소자들은 턴-오프된다. 이에 따라 이 출력부(OBk)는 출력단자(OT)를 통해 하이 레벨의 발광 제어신호를 출력한다.
이와 같이, 제 2 입력단자(IN2) 및 제 4 입력단자(IN4)에 첫 번째 고속점등 제어신호(HLU1) 및 첫 번째 고속소등 제어신호(HLO1)가 입력됨에 따라 발광 제어신호가 생성된다.
도 22는 다수의 저속점등 제어신호들(LLU1 내지 LLU3) 및 저속소등 제어신호들(LLO1 내지 LLO3)에 의해 생성된 다수의 발광 제어신호들(EM1 내지 EM3)의 파형을 나타낸 도면이다.
도 22에 도시된 바와 같이, 서로 대응되는 저속점등 제어신호와 저속소등 제어 신호에 의해 발광 제어신호가 생성됨을 알 수 있다.
도 23은 다수의 고속점등 제어신호들(HLU1 내지 HLU3) 및 고속소등 제어신호들(HLO1 내지 HLO3)에 의해 생성된 다수의 발광 제어신호들(EM1 내지 EM3)의 파형을 나타낸 도면이다.
도 23에 도시된 바와 같이, 서로 대응되는 고속점등 제어신호와 고속소등 제어 신호에 의해 발광 제어신호가 생성됨을 알 수 있다.
도 22 및 도 23에서 알 수 있듯이, 고속점등 제어신호와 고속소등 제어 신호에 의해 생성된 발광 제어신호의 주파수가 저속점등 제어신호와 저속소등 제어 신호에 의해 발광 제어신호의 주파수보다 높음을 알 수 있다.
22. 시뮬레이션 파형
도 24는 저속점등 제어신호 및 저속소등 제어신호에 의해 생성된 발광 제어신호의 파형을 시뮬레이션을 통해 보여주는 도면으로서, 도 24에 도시된 바와 같이, 발광 제어신호(EM)는 저속점등 제어신호(LLU)가 로우 레벨로 천이할 때 이에 동기되어 로우 레벨로 천이되어 그 상태를 그대로 유지하다가, 저속소등 신호(LLO)가 로우 레벨로 천이할 때 이에 동기되어 하이 레벨로 천이되어 그 상태를 유지함을 알 수 있다.
도 25는 고속점등 제어신호 및 발광 제어신호의 파형을 시뮬레이션을 통해 보여주는 도면으로서, 도 25에 도시된 바와 같이, 고속점등 제어신호(HLU)가 로우 레벨로 천이할 때 이에 동기되어 발광 제어신호(EM)가 로우 레벨로 천이함을 알 수 있다.
도 26은 다수의 저속점등 제어신호들(LLU1 내지 LLUm) 및 다수의 저속소등 제어신호들(LLO1 내지 LLOm)에 의해 생성된 다수의 발광 제어신호들, 그리고 다수의 고속점등 제어신호들(HLU1 내지 HLUm) 및 다수의 고속소등 제어신호들(HLO1 내지 HLOm)에 의해 생성된 다수의 발광 제어신호(EM_L, EM_H)들을 시뮬레이션을 통해 보여주는 도면이다. 도 26에 도시된 바와 같이, 하측에 위치한 발광 제어신호(EM_H)들의 주파수가 상측에 위치한 발광 제어신호(EM_L)들의 주파수보다 높음을 알 수 있다. 상측에 위치한 발광 제어신호(EM_L)들은 도 22의 A에 의해 둘러싸인 파형에 대응되는 부분이고, 하측에 위치한 발광 제어신호(EM_H)들은 도 22의 B에 의해 둘러싸인 파형에 대응되는 부분이다.
도 27은 도 20의 제 2 입력단자(IN2)에 고속점등 제어신호의 입력될 때 제 1 공통노드(CN1), 제 2 공통노드(CN2) 및 출력단자(OT)에 형성된 전압의 레벨을 나타낸 도면으로서, 도 27에 도시된 바와 같이, 제 1 공통노드(CN1)가 저전압(VGL)으로 유지되고 제 2 공통노드(CN2)가 고전압(VGH)으로 유지되며, 그리고 출력단자(OT)가 로우 레벨로 유지됨을 알 수 있다.
도 28은 저속점등 제어신호의 출력 시점에 따른 발광 제어신호의 펄스폭의 변화를 설명하기 위한 도면으로서, 도 28에 도시된 바와 같이, 저속소등 제어신호의 출력 시점을 고정한 상태에서 저속점등 제어신호의 출력 시점을 점점 늦출수록 발광 제어신호의 펄스폭이 점점 줄어드는 것을 확인할 수 있다. 즉, 제 1 출력 시점을 갖는 저속점등 제어신호(LLU_T1)에 의해 생성된 발광 제어신호(EM_PW1)의 펄스폭(PW1)이 가장 크고, 제 3 출력 시점을 갖는 저속점등 제어신호(LLU_T3)에 의해 생성된 발광 제어신호(EM_PW3)의 펄스폭(PW3)이 가장 작음을 알 수 있다. 제 2 출력 시점을 갖는 저속점등 제어신호(LLU_T2)에 의해 생성된 발광 제어신호(EM_PW2)의 펄스폭(PW2)은 앞서 설명된 두 시점 사이의 펄스폭을 갖는다.
도 29는 2차원 구동 및 2차원 구동시에 적합한 발광 제어신호의 파형을 설명하기 위한 도면이다.
본 발명에서 설명된 저속 쉬프트블록(SHB_L)은 2차원(2 dimension) 영상 발광표시장치를 구동하는데 적합하며, 고속 쉬프트블록(SHB_H)은 3차원(3 dimension) 영상 발광표시장치를 구동하는데 적합하다.
즉, 3차원 영상 발광표시장치를 시청하기 위해서는 별도의 3차원 안경이 필요하다. 이 안경의 좌측 셔터(left shutter) 및 우측 셔터(light shutter)는 번갈아가면서 열리고 닫히는데, 이는 이 좌측 셔터 및 우측 셔터에 액정셀을 형성함으로써 가능하다. 그런데, 이 액정셀의 반응 지연시간으로 인해 3차원 크로스토크(cross talk) 현상이 발생된다. 이를 방지하기 위해서는 수 프레임 당 한 프레임을 블랙으로 표시할 필요가 있다. 3차원 영상 발광표시장치는 3차원 안경으로 인해 영상의 휘도가 상당히 낮아지는 문제점이 있는데, 이와 같이 한 프레임을 블랙으로 처리하게 되면 그 휘도가 더욱 낮아질 수밖에 없다. 그러나, 본 발명에서의 고속 쉬프트블록(SHB_H)으로부터 고속점등 제어신호들(HLU1 내지 HLUm) 및 고속소등 제어신호들(HLO1 내지 HLOm)을 이용하여 주파수가 높은 발광 제어신호들을 생성하고, 이 발광 제어신호들을 이용하여 발광제어 트랜지스터(EM_TR)들을 빠른 속도로 턴-오프시키게 되면 빠른 속도로 한 프레임을 블랙으로 처리할 수 있다. 이 고속 쉬프트블록(SHB_H)에 의해 발생되는 발광 제어신호의 주파수는 약 720Hz이다.
반면, 2차원 영상 발광표시장치는 상술된 고속 쉬프트블록(SHB_H)을 이용하여 발광 제어신호들을 생성하여 블랙을 처리하게 되면 오히려 휘도가 감소하는 문제점이 있다. 따라서 2차원 영상 발광표시장치에는 고속 쉬프트블록(SHB_H)이 아닌 저속 쉬프트블록(SHB_L)으로부터의 저속점등 제어신호들(LLU1 내지 LLUm) 및 저속소등 제어신호들(LLO1 내지 LLOm)에 의해 생성된 발광 제어신호들(EM1 내지 EMm)을 이용하는 것이 더 바람직하다.
한편, 하나의 발광표시장치에는 2차원 영상과 3차원 영상이 복합적으로 표시될 수 있는 바, 2차원 영상 시청시에는 저속 쉬프트블록(SHB_L)을 선택하여 저속의 발광 제어신호들로 표시장치를 구동하고, 3차원 영상 시청시에는 고속 쉬프트블록(SHB_H)을 선택하여 고속의 발광 제어신호들로 표시장치를 구동할 수 있다.
화면에 표시되는 영상이 2차원 영상인지 3차원 영상인지는 타이밍 컨트롤러(TC)에서 판단할 수 있다. 즉, 이 타이밍 컨트롤러(TC)는 시스템으로부터 입력되는 화상 데이터들을 분석하여 화면에 표시될 영상이 2차원 영상인지 3차원 영상인지를 판단하고, 이 판단 결과에 따라 스타트 펄스 생성부(SPG)에 선택 신호를 공급할 수 있다. 그러면 스타트 펄스 생성부(SPG)는 이 선택 신호의 논리에 따라 저속 쉬프트블록(SHB_L) 및 고속 쉬프트블록(SHB_H) 중 어느 하나에 대응되는 스타트 펄스 그룹을 선택한다. 그러면, 이 선택된 스타트 펄스 그룹에 속한 스타트 펄스들이 선택되어 점등/소등 제어신호 출력부(LCO)로 공급된다. 이후, 선택된 스타트 펄스들에 대응되는 쉬프트블록이 선택되어 표시장치가 구동된다. 이 쉬프트블록은 저속 쉬프트블록(SHB_L) 또는 고속 쉬프트블록(SHB_H)이 될 수 있다. 즉, 타이밍 컨트롤러(TC)에 의해 현재 영상이 2차원 영상으로 판정될 경우, 저속 쉬프트블록(SHB_L)이 선택된다. 반면, 타이밍 컨트롤러(TC)에 의해 현재 영상이 3차원 영상으로 판정될 경우, 고속 쉬프트블록(SHB_H)이 선택된다.
이와 같이 본 발명에 따르면, 영상의 종류에 따라 스타트 펄스를 선택하여 발광 제어신호의 주파수를 조절할 수 있으며, 또한 스타트 펄스들간의 출력 타이밍을 조절하여 발광 제어신호의 펄스폭을 자유롭게 조절할 수 있다.
한편, 본 발명에 따르면, 스타트 펄스 그룹을 한 개만 만들어 두고, 이 스타트 펄스 그룹에 속한 2종의 스타트 펄스를 타이밍 컨트롤러(TC)가 자유롭게 변환함으로써 다양한 위상, 다양한 펄스폭 및 다양한 출력 타이밍을 갖는 2n개의 스타트 펄스들을 생성할 수도 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
SPG: 스타트 펄스 생성부 ECO: 점등/소등 제어신호 출력부
ELO: 발광 제어신호 출력부 SHB1 내지 SHBn: 쉬프트블록
Vst_A 및 Vst_B: 스타트 펄스 LU: 점등 제어신호
LO: 소등 제어신호 EM: 발광 제어신호
ELO: 발광 제어신호 출력부 SHB1 내지 SHBn: 쉬프트블록
Vst_A 및 Vst_B: 스타트 펄스 LU: 점등 제어신호
LO: 소등 제어신호 EM: 발광 제어신호
Claims (15)
- 서로 다른 위상차를 갖는 두 종의 스타트 펄스들을 하나의 스타트 펄스 그룹으로 정의하여 n개(n은 1보다 큰 자연수)의 스타트 펄스 그룹들을 생성하고, 외부로부터 공급된 선택 신호의 논리상태에 따라 상기 n개의 스타트 펄스 그룹들 중 어느 하나의 그룹에 속한 두 종의 스타트 펄스들을 선택하고 이 선택된 그룹의 두 종의 스타트 펄스들을 미리 설정된 출력 타이밍에 근거하여 순차적으로 출력하는 스타트 펄스 생성부;
상기 n개의 스타트 펄스 그룹들에 대응되는 n개의 쉬프트블록들을 포함하며, 상기 스타트 펄스 생성부로부터 선택되어 출력된 두 종의 스타트 펄스들을 어느 하나의 해당 쉬프트블록에 공급하여 이 해당 쉬프트블록이 m개(m은 1보다 큰 자연수)의 점등 제어신호들을 순차적으로 출력하도록 구동시킴과 아울러 m개의 소등 제어신호들 순차적으로 출력하도록 구동시키는 점등/소등 제어신호 출력부; 및,
상기 점등/소등 제어신호 출력부로부터의 서로 대응되는 점등 제어신호와 소등 제어신호간의 출력 타이밍에 근거하여 m개의 발광 제어신호들을 순차적으로 출력하는 발광 제어신호 출력부를 포함함을 특징으로 하는 발광표시장치의 발광제어라인 구동장치. - 제 1 항에 있어서,
상기 n개의 쉬프트블록들 중 어느 하나의 쉬프트블록은,
상기 두 종의 스타트 펄스들 중 어느 하나 및 서로 위상차를 갖는 적어도 2종의 클럭펄스들에 근거하여 m개의 점등 제어신호들을 순차적으로 출력하는 점등제어 쉬프트 레지스터; 및,
상기 두 종의 스타트 펄스들 중 다른 하나 및 상기 클럭펄스들에 근거하여 m개의 소등 제어신호들을 순차적으로 출력하는 소등제어 쉬프트 레지스터를 포함하며;
상기 점등제어 쉬프트 레지스터는 자신에게 공급된 스타트 펄스의 출력 타이밍에 근거하여 상기 m개의 점등 제어신호들의 출력 타이밍을 제어하며;
상기 소등제어 쉬프트 레지스터는 자신에게 공급된 스타트 펄스의 출력 타이밍에 근거하여 상기 m개의 소등 제어신호들의 출력 타이밍을 제어함을 특징으로 하는 발광표시장치의 발광제어라인 구동장치. - 제 2 항에 있어서,
상기 발광 제어신호 출력부는 상기 m개의 발광 제어신호들을 순차적으로 출력하는 m개의 출력부들을 포함하며;
k번째 출력부는 상기 점등제어 쉬프트 레지스터로부터의 k번째(k는 자연수) 점등 제어신호의 출력시점과 이에 대응되는 상기 소등제어 쉬프트 레지스터로부터의 k번째 소등 제어신호의 출력시점 사이의 기간에 해당하는 구간동안 액티브 상태를 유지하는 k번째 발광 제어신호를 출력함을 특징으로 하는 발광표시장치의 발광제어라인 구동장치. - 제 2 항에 있어서,
각 쉬프트블록에 공급되는 클럭펄스들이 서로 다른 주파수를 갖는 것을 특징으로 하는 발광표시장치의 발광제어라인 구동장치. - 제 4 항에 있어서,
n개의 쉬프트블록들은 저속 쉬프트블록 및 고속 쉬프트블록을 포함하며;
상기 클럭펄스들은 4상의 저속 클럭펄스들 및 6상의 고속 클럭펄스들을 포함하며;
상기 6상의 고속 클럭펄스들은 서로 인접한 클럭펄스들이 펄스폭이 일부 중첩되도록 출력되며;
상기 고속 클럭펄스는 상기 저속 클럭펄스보다 높은 주파수를 가지며;
상기 n개의 스타트 펄스 그룹들은 상기 저속 쉬프트블록에 공급되는 저속 스타트 펄스 그룹 및 상기 고속 쉬프트블록에 공급되는 고속 스타트 펄스 그룹을 포함하며;
상기 저속 스타트 펄스 그룹은 상기 저속 쉬프트블록에 공급되는 제 1 저속 스타트 펄스 및 제 2 저속 스타트 펄스를 포함하며;
상기 고속 스타트 펄스 그룹은 상기 고속 쉬프트블록에 공급되는 제 1 고속 스타트 펄스 및 제 2 고속 스타트 펄스를 포함함을 특징으로 하는 발광표시장치의 발광제어라인 구동장치. - 제 5 항에 있어서,
상기 저속 쉬프트블록은 m개의 저속점등 제어신호들을 순차적으로 출력하는 저속점등 쉬프트 레지스터 및 m개의 저속소등 제어신호들을 순차적으로 출력하는 저속소등 쉬프트 레지스터를 포함하며;
상기 저속점등 쉬프트 레지스터는 m개의 저속점등 제어신호들을 순차적으로 출력하는 m개의 저속점등 스테이지들을 포함하며;
상기 저속점등 쉬프트 레지스터에 구비된 k번째(k는 자연수) 저속점등 스테이지는,
상기 제 1 저속 스타트 펄스에 응답하여 제 1 저속스타트전송라인과 제 1 노드를 서로 전기적으로 연결하거나, 또는 k-1번째 저속점등 스테이지로부터의 저속점등 제어신호에 응답하여 상기 k-1번째 저속점등 스테이지의 출력단자와 상기 제 1 노드를 서로 전기적으로 연결하는 제 1 저속점등 스위칭소자;
상기 저속 클럭펄스들 중 어느 하나인 제 1 저속 클럭펄스에 응답하여 상기 제 1 노드와 제 1 공통세트노드를 전기적으로 연결하는 제 2 저속점등 스위칭소자;
제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 공통세트노드와 제 2 노드를 전기적으로 연결하는 제 3 저속점등 스위칭소자;
상기 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드와 고전압전송라인을 전기적으로 연결하는 제 4 저속점등 스위칭소자;
상기 제 1 저속 스타트 펄스 또는 상기 k-1번째 저속점등 스테이지로부터의 저속점등 제어신호에 응답하여 상기 제 1 공통리세트노드와 상기 고전압전송라인을 전기적으로 연결하는 제 5 저속점등 스위칭소자;
상기 저속 클럭펄스들 중 어느 하나인 제 2 저속 클럭펄스에 응답하여 저전압전송라인과 제 1 공통리세트노드를 전기적으로 연결하는 제 6 저속점등 스위칭소자;
상기 제 1 공통세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 저속클럭전송라인과 상기 k번째 저속점등 스테이지의 출력단자를 전기적으로 연결하는 풀업 저속점등 스위칭소자;
상기 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 저속점등 스테이지의 출력단자와 제 3 노드를 전기적으로 연결하는 제 1 풀다운 저속점등 스위칭소자;
상기 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 노드와 상기 고전압전송라인을 전기적으로 연결하는 제 2 풀다운 저속점등 스위칭소자;
상기 제 1 공통세트노드와 상기 k번째 저속점등 스테이지의 출력단자 사이에 접속된 제 1 저속점등 커패시터;
상기 제 1 공통세트노드와 고전압전송라인 사이에 접속된 제 2 저속점등 커패시터;
상기 제 1 공통리세트노드와 고전압전송라인 사이에 접속된 제 3 저속점등 커패시터를 포함하며;
상기 고전압전송라인은 고전압을 전송하고, 상기 저전압전송라인은 저전압을 전송하며;
상기 풀업 저속점등 스위칭소자에 접속된 어느 하나의 저속클럭전송라인은 상기 저속 클럭펄스들 중 어느 하나인 제 3 저속 클럭펄스를 전송하며;
상기 제 1 저속 클럭펄스는 상기 제 1 저속 스타트 펄스 또는 상기 k-1번째 저속점등 스테이지로부터의 저속점등 제어신호에 동기되며;
상기 제 2 저속 클럭펄스는 k+2번째 저속점등 스테이지로부터의 점등 제어신호에 동기되며;
상기 제 3 저속 클럭펄스는 상기 제 1 저속 클럭펄스와 제 2 저속 클럭펄스 사이의 위상을 갖는 것을 특징으로 하는 발광표시장치의 발광제어라인 구동장치. - 제 6 항에 있어서,
상기 저속소등 쉬프트 레지스터는 m개의 저속소등 제어신호들을 순차적으로 출력하는 m개의 저속소등 스테이지들을 포함하며;
상기 저속소등 쉬프트 레지스터에 구비된 k번째(k는 자연수) 저속소등 스테이지는,
상기 제 2 저속 스타트 펄스에 응답하여 제 2 저속스타트전송라인과 제 4 노드를 서로 전기적으로 연결하거나, 또는 k-1번째 저속소등 스테이지로부터의 저속소등 제어신호에 응답하여 상기 k-1번째 저속소등 스테이지의 출력단자와 상기 제 4 노드를 서로 전기적으로 연결하는 제 1 저속소등 스위칭소자;
상기 저속 클럭펄스들 중 어느 하나인 제 1 저속 클럭펄스에 응답하여 상기 제 4 노드와 제 2 공통세트노드를 전기적으로 연결하는 제 2 저속소등 스위칭소자;
제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 공통세트노드와 제 5 노드를 전기적으로 연결하는 제 3 저속소등 스위칭소자;
상기 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 5 노드와 고전압전송라인을 전기적으로 연결하는 제 4 저속소등 스위칭소자;
상기 제 2 저속 스타트 펄스 또는 상기 k-1번째 저속소등 스테이지로부터의 저속소등 제어신호에 응답하여 상기 제 2 공통리세트노드와 상기 고전압전송라인을 전기적으로 연결하는 제 5 저속소등 스위칭소자;
상기 저속 클럭펄스들 중 어느 하나인 제 2 저속 클럭펄스에 응답하여 저전압전송라인과 제 2 공통리세트노드를 전기적으로 연결하는 제 6 저속소등 스위칭소자;
상기 제 2 공통세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 저속클럭전송라인과 상기 k번째 저속소등 스테이지의 출력단자를 전기적으로 연결하는 풀업 저속소등 스위칭소자;
상기 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 저속소등 스테이지의 출력단자와 제 6 노드를 전기적으로 연결하는 제 1 풀다운 저속소등 스위칭소자;
상기 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 6 노드와 상기 고전압전송라인을 전기적으로 연결하는 제 2 풀다운 저속소등 스위칭소자;
상기 제 2 공통세트노드와 상기 k번째 저속소등 스테이지의 출력단자 사이에 접속된 제 1 저속소등 커패시터;
상기 제 2 공통세트노드와 고전압전송라인 사이에 접속된 제 2 저속소등 커패시터;
상기 제 1 공통리세트노드와 고전압전송라인 사이에 접속된 제 3 저속소등 커패시터를 포함하며;
상기 풀업 저속소등 스위칭소자에 접속된 어느 하나의 저속클럭전송라인은 상기 저속 클럭펄스들 중 어느 하나인 제 3 저속 클럭펄스를 전송하며;
상기 제 1 저속 클럭펄스는 상기 제 2 저속 스타트 펄스 또는 상기 k-1번째 저속소등 스테이지로부터의 저속소등 제어신호에 동기되며;
상기 제 2 저속 클럭펄스는 k+2번째 저속소등 스테이지로부터의 저속소등 제어신호에 동기되며;
상기 제 3 저속 클럭펄스는 상기 제 1 저속 클럭펄스와 제 2 저속 클럭펄스 사이의 위상을 갖는 것을 특징으로 하는 발광표시장치의 발광제어라인 구동장치. - 제 5 항에 있어서,
상기 고속 쉬프트블록은 m개의 고속점등 제어신호들을 순차적으로 출력하는 고속점등 쉬프트 레지스터 및 m개의 소등 제어신호들을 순차적으로 출력하는 고속소등 쉬프트 레지스터를 포함하며;
상기 고속점등 쉬프트 레지스터는 m개의 고속점등 제어신호들을 순차적으로 출력하는 m개의 고속점등 스테이지들을 포함하며;
상기 고속점등 쉬프트 레지스터에 구비된 k번째(k는 자연수) 고속점등 스테이지는,
상기 제 1 고속 스타트 펄스에 응답하여 제 1 고속스타트전송라인과 제 1 노드를 서로 전기적으로 연결하거나, 또는 k-1번째 고속점등 스테이지로부터의 고속점등 제어신호에 응답하여 상기 k-1번째 고속점등 스테이지의 출력단자와 상기 제 1 노드를 서로 전기적으로 연결하는 제 1 고속점등 스위칭소자;
상기 고속 클럭펄스들 중 어느 하나인 제 1 고속 클럭펄스에 응답하여 상기 제 1 노드와 제 1 공통세트노드를 전기적으로 연결하는 제 2 고속점등 스위칭소자;
제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 공통세트노드와 제 2 노드를 전기적으로 연결하는 제 3 고속점등 스위칭소자;
상기 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드와 고전압전송라인을 전기적으로 연결하는 제 4 고속점등 스위칭소자;
상기 제 1 고속 스타트 펄스 또는 상기 k-1번째 고속점등 스테이지로부터의 고속점등 제어신호에 응답하여 상기 제 1 공통리세트노드와 상기 고전압전송라인을 전기적으로 연결하는 제 5 고속점등 스위칭소자;
상기 고속 클럭펄스들 중 어느 하나인 제 2 고속 클럭펄스에 응답하여 저전압전송라인과 제 3 노드를 전기적으로 연결하는 제 6 고속점등 스위칭소자;
상기 고속 클럭펄스들 중 어느 하나인 제 3 고속 클럭펄스에 응답하여 상기 제 3 노드와 상기 제 1 공통리세트노드를 전기적으로 연결하는 제 7 고속점등 스위칭소자;
상기 제 1 공통세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 고속클럭전송라인과 상기 k번째 고속점등 스테이지의 출력단자를 전기적으로 연결하는 풀업 고속점등 스위칭소자;
상기 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 고속점등 스테이지의 출력단자와 제 4 노드를 전기적으로 연결하는 제 1 풀다운 고속점등 스위칭소자;
상기 제 1 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 4 노드와 상기 고전압전송라인을 전기적으로 연결하는 제 2 풀다운 고속점등 스위칭소자;
상기 제 1 공통세트노드와 상기 k번째 고속점등 스테이지의 출력단자 사이에 접속된 제 1 고속점등 커패시터;
상기 제 1 공통세트노드와 고전압전송라인 사이에 접속된 제 2 고속점등 커패시터;
상기 제 1 공통리세트노드와 고전압전송라인 사이에 접속된 제 3 고속점등 커패시터를 포함하며;
상기 고전압전송라인은 고전압을 전송하고, 상기 저전압전송라인은 저전압을 전송하며;
상기 풀업 고속점등 스위칭소자에 접속된 어느 하나의 고속클럭전송라인은 상기 고속 클럭펄스들 중 어느 하나인 제 4 고속 클럭펄스를 전송하며;
상기 제 1 고속 클럭펄스는 상기 제 1 고속 스타트 펄스 또는 상기 k-1번째 고속점등 스테이지로부터의 고속점등 제어신호에 동기되며;
상기 제 2 고속 클럭펄스는 k+2번째 고속점등 스테이지로부터의 점등 제어신호에 동기되며;
상기 제 3 고속 클럭펄스는 k+3번째 고속점등 스테이지로부터의 점등 제어신호에 동기되며;
상기 제 4 고속 클럭펄스는 제 1 고속 클럭펄스와 제 2 고속 클럭펄스 사이의 위상을 갖는 것을 특징으로 하는 발광표시장치의 발광제어라인 구동장치. - 제 8 항에 있어서,
상기 고속소등 쉬프트 레지스터는 m개의 고속소등 제어신호들을 순차적으로 출력하는 m개의 고속소등 스테이지들을 포함하며;
상기 고속소등 쉬프트 레지스터에 구비된 k번째(k는 자연수) 고속소등 스테이지는,
상기 제 2 고속 스타트 펄스에 응답하여 제 2 고속스타트전송라인과 제 5 노드를 서로 전기적으로 연결하거나, 또는 k-1번째 고속소등 스테이지로부터의 고속소등 제어신호에 응답하여 상기 k-1번째 고속소등 스테이지의 출력단자와 상기 제 5 노드를 서로 전기적으로 연결하는 제 1 고속소등 스위칭소자;
상기 고속 클럭펄스들 중 어느 하나인 제 1 고속 클럭펄스에 응답하여 상기 제 5 노드와 제 2 공통세트노드를 전기적으로 연결하는 제 2 고속소등 스위칭소자;
제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 공통세트노드와 제 6 노드를 전기적으로 연결하는 제 3 고속소등 스위칭소자;
상기 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 6 노드와 고전압전송라인을 전기적으로 연결하는 제 4 고속소등 스위칭소자;
상기 제 2 고속 스타트 펄스 또는 상기 k-1번째 고속소등 스테이지로부터의 고속소등 제어신호에 응답하여 상기 제 2 공통리세트노드와 상기 고전압전송라인을 전기적으로 연결하는 제 5 고속소등 스위칭소자;
상기 고속 클럭펄스들 중 어느 하나인 제 2 고속 클럭펄스에 응답하여 저전압전송라인과 제 7 노드를 전기적으로 연결하는 제 6 고속소등 스위칭소자;
상기 고속 클럭펄스들 중 어느 하나인 제 3 고속 클럭펄스에 응답하여 상기 제 7 노드와 상기 제 2 공통리세트노드를 전기적으로 연결하는 제 7 고속소등 스위칭소자;
상기 제 2 공통세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 고속클럭전송라인과 상기 k번째 고속소등 스테이지의 출력단자를 전기적으로 연결하는 풀업 고속소등 스위칭소자;
상기 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 고속소등 스테이지의 출력단자와 제 8 노드를 전기적으로 연결하는 제 1 풀다운 고속소등 스위칭소자;
상기 제 2 공통리세트노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 8 노드와 상기 고전압전송라인을 전기적으로 연결하는 제 2 풀다운 고속소등 스위칭소자;
상기 제 2 공통세트노드와 상기 k번째 고속소등 스테이지의 출력단자 사이에 접속된 제 1 고속소등 커패시터;
상기 제 2 공통세트노드와 고전압전송라인 사이에 접속된 제 2 고속소등 커패시터;
상기 제 2 공통리세트노드와 고전압전송라인 사이에 접속된 제 3 고속소등 커패시터를 포함하며;
상기 고전압전송라인은 고전압을 전송하고, 상기 저전압전송라인은 저전압을 전송하며;
상기 풀업 고속소등 스위칭소자에 접속된 어느 하나의 고속클럭전송라인은 상기 고속 클럭펄스들 중 어느 하나인 제 4 고속 클럭펄스를 전송하며;
상기 제 1 고속 클럭펄스는 상기 제 2 고속 스타트 펄스 또는 상기 k-1번째 고속소등 스테이지로부터의 고속소등 제어신호에 동기되며;
상기 제 2 고속 클럭펄스는 k+2번째 고속소등 스테이지로부터의 고속소등 제어신호에 동기되며;
상기 제 3 고속 클럭펄스는 k+3번째 고속소등 스테이지로부터의 고속소등 제어신호에 동기되며;
상기 제 4 고속 클럭펄스는 제 1 고속 클럭펄스와 제 2 고속 클럭펄스 사이의 위상을 갖는 것을 특징으로 하는 발광표시장치의 발광제어라인 구동장치. - 제 5 항에 있어서,
상기 저속 쉬프트블록은 m개의 저속점등 제어신호들을 순차적으로 출력하는 저속점등 쉬프트 레지스터 및 m개의 저속소등 제어신호들을 순차적으로 출력하는 저속소등 쉬프트 레지스터를 포함하며;
상기 저속점등 쉬프트 레지스터는 m개의 저속점등 제어신호들을 순차적으로 출력하는 m개의 저속점등 스테이지들을 포함하며;
상기 저속소등 쉬프트 레지스터는 m개의 저속소등 제어신호들을 순차적으로 출력하는 m개의 저속소등 스테이지들을 포함하며;
상기 고속 쉬프트블록은 m개의 고속점등 제어신호들을 순차적으로 출력하는 고속점등 쉬프트 레지스터 및 m개의 고속소등 제어신호들을 순차적으로 출력하는 고속소등 쉬프트 레지스터를 포함하며;
상기 고속점등 쉬프트 레지스터는 m개의 고속점등 제어신호들을 순차적으로 출력하는 m개의 고속점등 스테이지들을 포함하며;
상기 고속소등 쉬프트 레지스터는 m개의 고속소등 제어신호들을 순차적으로 출력하는 m개의 고속소등 스테이지들을 포함하며;
상기 발광 제어신호 출력부는 m개의 발광 제어신호들을 순차적으로 출력하는 m개의 출력부들을 포함하며;
k번째 출력부는,
k번째 저속점등 스테이지로부터의 저속점등 제어신호에 응답하여 저전압전송라인과 제 1 공통노드를 전기적으로 연결하는 제 1 스위칭소자;
k번째 고속점등 스테이지로부터의 고속점등 제어신호에 응답하여 상기 저전압전송라인과 상기 제 1 공통노드를 전기적으로 연결하는 제 2 스위칭소자;
k번째 저속소등 스테이지로부터의 저속소등 제어신호에 응답하여 상기 저전압전송라인과 제 2 공통노드를 전기적으로 연결하는 제 3 스위칭소자;
k번째 고속소등 스테이지로부터의 고속소등 제어신호에 응답하여 상기 저전압전송라인과 제 2 공통노드를 전기적으로 연결하는 제 4 스위칭소자;
k번째 고속점등 스테이지로부터의 고속점등 제어신호에 응답하여 상기 제 2 공통노드와 제 3 공통노드를 전기적으로 연결하는 제 5 스위칭소자;
k번째 고속점등 스테이지로부터의 고속점등 제어신호에 응답하여 상기 제 3 공통노드와 고전압전송라인을 전기적으로 연결하는 제 6 스위칭소자;
k번째 저속점등 스테이지로부터의 저속점등 제어신호에 응답하여 상기 제 2 공통노드와 상기 제 3 공통노드를 전기적으로 연결하는 제 7 스위칭소자;
k번째 저속점등 스테이지로부터의 저속점등 제어신호에 응답하여 상기 제 3 공통노드와 상기 고전압전송라인을 전기적으로 연결하는 제 8 스위칭소자;
k번째 고속소등 스테이지로부터의 고속소등 제어신호에 응답하여 상기 제 1 공통노드와 제 4 공통노드를 전기적으로 연결하는 제 9 스위칭소자;
k번째 고속소등 스테이지로부터의 고속소등 제어신호에 응답하여 상기 제 4 공통노드와 고전압전송라인을 전기적으로 연결하는 제 10 스위칭소자;
k번째 저속소등 스테이지로부터의 저속소등 제어신호에 응답하여 상기 제 1 공통노드와 제 4 공통노드를 전기적으로 연결하는 제 11 스위칭소자;
k번째 저속소등 스테이지로부터의 저속소등 제어신호에 응답하여 상기 제 4 공통노드와 고전압전송라인을 전기적으로 연결하는 제 12 스위칭소자;
상기 k번째 출력부의 출력단자로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 저전압전송라인과 제 1 공통노드를 전기적으로 연결하는 제 13 스위칭소자;
상기 제 2 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 공통노드와 제 4 공통노드를 전기적으로 연결하는 제 14 스위칭소자;
상기 제 2 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 4 공통노드와 고전압전송라인을 전기적으로 연결하는 제 15 스위칭소자;
상기 제 1 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 공통노드와 제 3 공통노드를 전기적으로 연결하는 제 16 스위칭소자;
상기 제 1 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 공통노드와 고전압전송라인을 전기적으로 연결하는 제 17 스위칭소자;
상기 제 2 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 저전압전송라인과 제 3 공통노드를 전기적으로 연결하는 제 18 스위칭소자;
제 1 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 저전압전송라인과 상기 k번째 출력부의 출력단자를 전기적으로 연결하는 제 19 스위칭소자;
상기 제 2 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 출력부의 출력단자와 제 4 공통노드를 전기적으로 연결하는 제 20 스위칭소자;
상기 제 2 공통노드로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 4 공통노드와 고전압전송라인을 전기적으로 연결하는 제 21 스위칭소자;
상기 k번째 출력부의 출력단자로부터의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 저전압전송라인과 제 4 공통노드를 전기적으로 연결하는 제 22 스위칭소자;
상기 k번째 출력부의 출력단자와 제 1 공통노드 사이에 접속된 제 1 커패시터;
상기 제 1 공통노드와 고전압전송라인 사이에 접속된 제 2 커패시터; 및,
상기 제 2 공통노드와 고전압전송라인 사이에 접속된 제 3 커패시터를 포함함을 특징으로 하는 발광표시장치의 발광제어라인 구동장치. - 서로 다른 위상차를 갖는 두 종의 스타트 펄스들을 하나의 스타트 펄스 그룹으로 정의하여 n개(n은 1보다 큰 자연수)의 스타트 펄스 그룹들을 생성하고, 외부로부터 공급된 선택 신호의 논리상태에 따라 상기 n개의 스타트 펄스 그룹들 중 어느 하나의 그룹에 속한 두 종의 스타트 펄스들을 선택하고 이 선택된 그룹의 두 종의 스타트 펄스들을 미리 설정된 출력 타이밍에 근거하여 순차적으로 출력하는 A단계;
상기 n개의 스타트 펄스 그룹들에 대응되는 n개의 쉬프트블록들을 준비하는 B단계;
상기 스타트 펄스 그룹들로부터 선택되어 출력된 두 종의 스타트 펄스들을 어느 하나의 해당 쉬프트블록에 공급하여 이 해당 쉬프트블록이 m개(m은 1보다 큰 자연수)의 점등 제어신호들을 순차적으로 출력하도록 구동시킴과 아울러 m개의 소등 제어신호들 순차적으로 출력하도록 구동시키는 C단계;
서로 대응되는 점등 제어신호와 소등 제어신호간의 출력 타이밍에 근거하여 m개의 발광 제어신호들을 순차적으로 출력하는 D단계를 포함함을 특징으로 하는 발광표시장치의 발광제어라인 구동방법. - 제 11 항에 있어서,
상기 C단계는,
상기 두 종의 스타트 펄스들 중 어느 하나 및 서로 위상차를 갖는 적어도 2종의 클럭펄스들에 근거하여 m개의 점등 제어신호들을 순차적으로 출력하는 C-1단계; 및,
상기 두 종의 스타트 펄스들 중 다른 하나 및 상기 클럭펄스들에 근거하여 m개의 소등 제어신호들을 순차적으로 출력하는 C-2단계를 포함하며;
상기 m개의 점등 제어신호들의 출력 타이밍은 상기 두 종의 스타트 펄스들 중 어느 하나의 출력 타이밍에 근거하여 제어되며;
상기 m개의 소등 제어신호들의 출력 타이밍은 상기 두 종의 스타트 펄스들 중 다른 하나의 출력 타이밍에 근거하여 제어됨을 특징으로 하는 발광표시장치의 발광제어라인 구동방법. - 제 12 항에 있어서,
상기 D단계는, i번째(i는 자연수) 점등 제어신호의 출력시점과 이에 대응되는 i번째 소등 제어신호의 출력시점 사이의 기간에 해당하는 구간동안 액티브 상태를 유지하는 i번째 발광 제어신호를 출력하는 단계임을 특징으로 하는 발광표시장치의 발광제어라인 구동방법. - 제 12 항에 있어서,
각 쉬프트블록에 공급되는 클럭펄스들이 서로 다른 주파수를 갖는 것을 특징으로 하는 발광표시장치의 발광제어라인 구동방법. - 제 14 항에 있어서,
n개의 쉬프트블록들은 저속 쉬프트블록 및 고속 쉬프트블록을 포함하며;
상기 클럭펄스들은 4상의 저속 클럭펄스들 및 6상의 고속 클럭펄스들을 포함하며;
상기 6상의 고속 클럭펄스들은 서로 인접한 클럭펄스들이 펄스폭이 일부 중첩되도록 출력되며;
상기 고속 클럭펄스는 상기 저속 클럭펄스보다 높은 주파수를 가지며;
상기 n개의 스타트 펄스 그룹들은 상기 저속 쉬프트블록에 공급되는 저속 스타트 펄스 그룹 및 상기 고속 쉬프트블록에 공급되는 고속 스타트 펄스 그룹을 포함하며;
상기 저속 스타트 펄스 그룹은 상기 저속 쉬프트블록에 공급되는 제 1 저속 스타트 펄스 및 제 2 저속 스타트 펄스를 포함하며;
상기 고속 스타트 펄스 그룹은 상기 고속 쉬프트블록에 공급되는 제 1 고속 스타트 펄스 및 제 2 고속 스타트 펄스를 포함함을 특징으로 하는 발광표시장치의 발광제어라인 구동방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100106115A KR101768476B1 (ko) | 2010-10-28 | 2010-10-28 | 발광표시장치의 발광제어라인 구동장치 및 이의 구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100106115A KR101768476B1 (ko) | 2010-10-28 | 2010-10-28 | 발광표시장치의 발광제어라인 구동장치 및 이의 구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120044681A KR20120044681A (ko) | 2012-05-08 |
| KR101768476B1 true KR101768476B1 (ko) | 2017-08-17 |
Family
ID=46264406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100106115A KR101768476B1 (ko) | 2010-10-28 | 2010-10-28 | 발광표시장치의 발광제어라인 구동장치 및 이의 구동방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101768476B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101882435B1 (ko) | 2016-10-05 | 2018-08-24 | 실리콘 디스플레이 (주) | 시프트 레지스터 |
-
2010
- 2010-10-28 KR KR1020100106115A patent/KR101768476B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120044681A (ko) | 2012-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101739575B1 (ko) | 주사 구동 장치 및 그 구동 방법 | |
| JP4209833B2 (ja) | 表示装置のピクセル回路，表示装置，及びその駆動方法 | |
| WO2017115713A1 (ja) | 画素回路ならびに表示装置およびその駆動方法 | |
| KR101056213B1 (ko) | 구동부 및 이를 이용한 유기전계발광 표시장치 | |
| KR100858614B1 (ko) | 유기전계발광표시장치 및 그의 구동방법 | |
| US20180240408A1 (en) | Shift register unit, array substrate, display panel, display apparatus, and driving method thereof | |
| US20070222718A1 (en) | El display device and driving method of same | |
| KR20110047359A (ko) | 유기발광다이오드 표시장치의 구동 회로 및 방법 | |
| JP2005148750A (ja) | 表示装置のピクセル回路，表示装置，及びその駆動方法 | |
| KR20100087871A (ko) | 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치 | |
| KR20080090789A (ko) | 유기전계발광 표시장치 및 그 구동방법 | |
| KR20120062493A (ko) | 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법 | |
| WO2020237791A1 (zh) | 显示面板及显示装置 | |
| TWI564856B (zh) | 顯示驅動裝置、顯示驅動方法及顯示設備 | |
| KR20210085520A (ko) | 표시 장치와 그 구동 방법 | |
| WO2008018113A1 (fr) | Appareil de commande de pixel et procédé de commande de pixel | |
| JP2007148400A (ja) | ディスプレイ装置の駆動方法 | |
| WO2016084544A1 (ja) | 画素ユニット、表示パネル、および信号伝送方法 | |
| KR20220064354A (ko) | 표시 장치 및 그 구동 방법 | |
| US8253667B2 (en) | Display control device and method of controlling same | |
| KR20100007198A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
| KR101768667B1 (ko) | 주사 구동 장치, 발광 구동 장치 및 그 구동 방법 | |
| CN103426398A (zh) | 有机发光二极管显示器及其驱动方法 | |
| KR102316100B1 (ko) | 전계발광표시장치 및 이의 구동방법 | |
| KR101768480B1 (ko) | 유기발광다이오드 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |