KR101767119B1 - 임시적 접합 - Google Patents

임시적 접합 Download PDF

Info

Publication number
KR101767119B1
KR101767119B1 KR1020160018925A KR20160018925A KR101767119B1 KR 101767119 B1 KR101767119 B1 KR 101767119B1 KR 1020160018925 A KR1020160018925 A KR 1020160018925A KR 20160018925 A KR20160018925 A KR 20160018925A KR 101767119 B1 KR101767119 B1 KR 101767119B1
Authority
KR
South Korea
Prior art keywords
copper
temporary bonding
alkyl
additive
wafer
Prior art date
Application number
KR1020160018925A
Other languages
English (en)
Other versions
KR20160107097A (ko
Inventor
에스. 올리버 마크
바이 즈펑
케이. 갤러거 미카엘
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
다우 글로벌 테크놀로지스 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨, 다우 글로벌 테크놀로지스 엘엘씨 filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
Publication of KR20160107097A publication Critical patent/KR20160107097A/ko
Application granted granted Critical
Publication of KR101767119B1 publication Critical patent/KR101767119B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/08—Macromolecular additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J4/00—Adhesives based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; adhesives, based on monomers of macromolecular compounds of groups C09J183/00 - C09J183/16
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2400/00—Presence of inorganic and organic materials
    • C09J2400/10—Presence of inorganic materials
    • C09J2400/16—Metal
    • C09J2400/163—Metal in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60277—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Materials Engineering (AREA)

Abstract

접착제 물질, 이형 첨가제 및 구리 부동화제를 함유하는 조성물은 2개의 표면, 예컨대 반도체 기판 활성면 및 캐리어 기판의 일시적 접합을 위해 적합하다. 이러한 조성물은 구리 표면을 갖는 기판에의 성분의 일시적 접합이 요구되는 전자 소자의 제조에서 유용하다.

Description

임시적 접합{EPHEMERAL BONDING}
본 발명은 반도체 제조 분야, 더 상세하게는 기판에의 반도체 웨이퍼의 일시적 접합(temporary bonding)에 관한 것이다.
많은 제조 분야에서, 작업된 (가공된) 부품은 다른 제조 제품 또는 지지체에 일시적으로 접합되어야 한다. 예를 들면, 반도체 소자의 제조에 있어서, 다양한 제조 단계를 위해 반도체 웨이퍼를 지지하는 것이 종종 요구된다. 박형 다이 패키지(thinner die package)에 대한 요건은 박형 반도체 웨이퍼로 반도체 제조자를 유도한다. 이러한 박형은 통상적으로 웨이퍼의 후면의 연마를 가능하게 하기 위해, 활성 소자를 포함하는 반도체 웨이퍼의 정면을 캐리어 (지지체)에 일시적으로 부착시킴으로써 달성된다. 또한, 박형화된 웨이퍼는 추가의 가공 작업, 예컨대 금속화, 세정, 에칭 등을 거칠 수 있다. 이와 같이 가공 이후, 박형화된 웨이퍼는 캐리어로부터 탈착 (탈접합)되어야 한다. 일시적 접착제가 웨이퍼에 너무 강하게 접합되는 경우, 웨이퍼는 손상, 예컨대 캐리어로부터의 분리 과정에서 접합 피처의 파손, 또는 변형이 일어날 수 있다. 대안적으로, 일시적 접착제는 충분한 벌크 강도가 부족할 수 있고 추가 세정 또는 에칭 단계를 필요로 하는 분리 이후 웨이퍼의 활성면 또는 기판 상에 잔류될 수 있다.
반도체 소자의 제조에 사용되는 종래의 일시적 접합 접착제는 열가소성 접착제 또는 가교결합 접착제이다. 열가소성 접착제는 잔류 접착제가 용매 세정으로 용이하게 제거될 수 있다는 장점을 가진다. 열가소성 접착제의 주요 문제점은 이들이 가열되는 경우 연화되는 것이고 이는 특정 응용분야에서의 이의 용도를 제한한다는 것이다. 가교결합 접착제는 용매 세정에 의해 용이하게 제거되지 않고 통상적으로 탈접합 작업 과정 또는 그 이후에 박리시킴으로써 제거된다. 이 박리 단계는 가교결합 접착제가 실온에서 어느 정도의 연화성(softness)을 가질 것을 요구한다. 불행하게도, 이 실온 연화성은 연마 작업 이후 균일한 웨이퍼 두께를 달성하는데 극복과제를 제공하기 때문에 문제된다.
미국특허출원 공개번호 제2014/0117504호는 상술된 많은 문제를 다룬다. 이 특허출원은 반도체 웨이퍼의 활성 (소자)면 및 캐리어 기판의 접착 표면 사이에의 경화성 접착제 물질 및 이형 첨가제를 포함하는 일시적 접합 조성물의 층을 배치시키고; 이후 반도체 웨이퍼의 활성면 및 캐리어 기판의 접착 표면 사이에 배치된 일시적 접합층을 제공하기 위해 접착제 물질을 경화시키는 방법을 개시하고, 이에서 캐리어 기판의 접착 표면에 인접한 일시적 접합층은 상대적으로 적은 양의 이형 첨가제를 포함하고, 반도체 웨이퍼의 활성면에 인접한 일시적 접합층은 상대적으로 많은 양의 이형 첨가제를 포함한다. 접착제 물질의 경화시, 이형 첨가제는 반도체 웨이퍼의 활성 표면으로 상-분리되고, 이는 실온에서 적은 힘의 기계적 탈접합을 가능하게 한다. 이 방법은 반도체 웨이퍼 상에 기초한 모든 표면에 대해 실시되는 한편, 구리 표면은 우선 일시적 접합 조성물과 접촉하기 이전에 플라즈마 처리되어야 하고, 이후 일시적 접합 조성물은 구리 표면으로부터의 원하는 적은 힘의 기계적 탈접합을 제공하도록 250℃ 초과의 온도에서 경화되어야 한다.
구리는 반도체 기판 상의 가장 일반적인 표면 중 하나이기 때문에, 구리 표면을 우선적으로 플라즈마 처리할 필요 없이 구리 표면, 특히 구리 인터커넥트 구조체를 갖는 반도체 기판으로부터의 적은 힘의 기계적 탈접합을 제공하는 일시적 접합 조성물 및 공정에 대한 필요성이 존재한다.
본 발명은 하기를 포함하는 일시적 접합 조성물(temporary bonding composition)을 제공한다: 경화성 접착제 물질, 이형 첨가제, 및 구리 부동화제(passivation agent). 이러한 일시적 결합 조성물은 용액, 에멀젼, 분산액, 또는 건조 필름일 수 있고, 바람직하게는 상기 조성물은 용액 또는 건조 필름, 더 바람직하게는 용액이다. 이형 첨가제는 접착제 물질을 경화하는데 이용하는 조건 하에서 비-경화성이다. 이형 첨가제는 미경화된 접착제 물질에 가용성이거나 분산가능하나, 접착제 물질의 경화 과정에서 상 분리되는 것으로 선택된다. 구리 부동화제는 접착제 물질을 경화시키는데 이용되는 조건 하에 비-경화성이다.
본 발명은 (a) 정면 및 후면을 갖고, 정면은 구리 표면을 갖는 반도체 기판을 제공하는 단계; (b) 접착 표면을 갖는 캐리어 기판을 제공하는 단계; (c) 반도체 기판의 정면과 캐리어 기판의 접착 표면 사이에 경화성 접착제 물질, 이형 첨가제 및 구리 부동화제를 포함하는 일시적 접합 조성물을 배치시키는 단계; 및 (d) 반도체 기판의 정면과 캐리어 기판의 접착 표면 사이에 배치된 일시적 접합층을 제공하기 위해 접착제 물질을 경화시키는 단계를 포함하고, 이에서 캐리어 기판의 접착 표면에 인접한 일시적 접합층은 상대적으로 적은 양의 이형 첨가제를 포함하고, 반도체 기판의 정면에 인접한 일시적 접합층은 상대적으로 많은 양의 이형 첨가제를 포함하는, 캐리어 기판에 반도체 기판을 이형가능하도록 접착시키는 방법을 제공한다
본 발명은 또한 정면 및 후면을 갖고, 정면은 구리 표면을 갖는 반도체 기판; 접착 표면을 갖는 캐리어 기판; 및 반도체 기판의 정면과 캐리어 기판의 접착 표면 사이에 배치된 일시적 접합층을 포함하는 구조체로서, 이에서 일시적 접합층은 경화된 접착제 물질, 구리 부동화제, 및 이형 첨가제를 포함하고; 캐리어 기판의 접착 표면에 인접한 일시적 접합층은 상대적으로 적은 양의 이형 첨가제를 포함하고, 반도체 기판의 정면에 인접한 일시적 접합층은 상대적으로 많은 양의 이형 첨가제를 포함하는 구조체를 제공한다.
놀랍게도, 본 발명은 반도체 산업에서 사용되는 종래의 일시적 접합 방법에서 하나 이상의 단점을 다룰 수 있다는 것이 발견되었다. 본 발명은 특정 가공 단계 과정에서 캐리어에 반도체 기판을 일시적으로 접합하는데 효과적이다. 반도체 기판은 이후 종래의 일시적 접합 접착제와 비교하여, 피처(feafure)의 감소된 변형, 바람직하게는 변형 없이, 그리고 웨이퍼의 활성면에 남아있는 감소된 잔류 접착제, 바람직하게는 잔류 접착제 없이 탈접합된다. 본 발명은 구리 표면을 갖는 반도체 기판의 가공 과정에서, 또는 구리 표면에 대한 일시적 접합이 요구되는 임의의 다른 응용분야에서 사용하기에 특히 적합하다.
도 1a-1c는 본 발명의 방법을 예시하는 모식도이다.
도 2a-2f는 본 발명의 방법을 예시하는 모식도이다.
도면에서, 유사한 부호는 유사한 구성요소를 지칭한다. 구성요소가 다른 구성요소에 "인접한" 것으로 지칭되는 경우, 이는 다른 구성요소에 직접적으로 인접하거나 중재되는 구성요소가 이들 사이에 존재하는 것으로 이해될 수 있다. 구성요소가 다른 구성요소에 "직접적으로 인접한" 것으로 지칭되는 경우, 중재되는 구성요소가 존재하지 않는다.
용어 제1, 제2, 제3 등은 다양한 구성요소, 성분, 영역, 층 및/또는 구간을 기술하기 위해 사용될 수 있지만, 이들 구성요소, 성분, 영역, 층 및/또는 구간은 이들 용어에 의해 제한되지 않아야 한다. 이들 용어는 단지 하나의 구성요소, 성분, 영역, 층 또는 구간을 다른 구성요소, 성분, 영역, 층 또는 구간으로부터 구분하기 위해 사용된다. 따라서, 하기에 논의되는 제1 구성요소, 성분, 영역, 층 또는 구간은 본 발명을 벗어남 없이 제2 구성요소, 성분, 영역, 층 또는 구간을 지칭할 수 있다.
본 명세서 전반에 사용되는, 하기 약어는 문맥에서 명확하게 다르게 나타내지 않는 한 하기 의미를 가진다: ℃=섭씨온도; g = 그램; mg = 밀리그램; L = 리터; ppm = 백만분율; ㎛ = 마이크론 = 마이크로미터; nm = 나노미터; mm = 밀리미터; mL = 밀리리터; kPa = 킬로파스칼; GPa = 기가파스칼; 및 Mn = Da으로의 수평균 분자량. 다르게 언급되지 않는 한 모든 양은 중량 백분율이고 모든 비는 몰비이다. 모든 수치 범위는 수치 범위가 최대 100%로 합해지는 것으로 제한되는 것이 명학한 경우를 제외하고 임의의 다른 차수를 내포하고 조합될 수 있다. "중량%"는 다르게 언급하지 않는 한 참조된 조성물의 총중량에 기초한 중량 백분율을 지칭한다.
본 명세서 전반에 걸쳐 사용되는, "피처"는 기판 상의, 특히 반도체 웨이퍼 상의 기하학적구조를 지칭한다. 용어 "알킬"은 선형, 분지형, 사이클릭 알킬을 포함한다. 마찬가지로, "알케닐"은 선형, 분지형, 사이클릭 알케닐을 포함한다. "아릴"은 방향족 카보사이클 및 방향족 헤테로사이클을 지칭한다. "(메트)아크릴"은 "아크릴" 및 "메타크릴" 모두를 지칭한다. 용어 "경화"는 임의의 공정, 예컨대 물질 또는 조성물의 분자량을 증가시키는 중합 또는 축합을 의미한다. "경화성"은 특정 조건 하에서 경화 (예컨대 중합)될 수 있는 임의의 물질과 관련된다. 용어 "올리고머"는 추가로 경화될 수 있는 이량체, 삼합체, 사량체 및 다른 상대적인 저분자량 물질을 지칭한다. 단수관사("a", "an" 및 "the")는 단수 및 복수를 지칭한다. 용어 "및/또는"은 관련하여 열거된 항목 중 임의의 하나 또는 임의의 조합을 포함한다.
경화성 접착제 물질, 이형 첨가제 및 구리 부동화제를 포함하는 접착제 조성물은 임시적 (또는 일시적) 접합층을 형성하기 위해 사용될 수 있다는 것을 발견하였다. 사용시, 본 접착제 조성물은 우선 캐리어 기판 표면과 구리 표면을 갖는 성분의 표면 사이에 배치되고, 조성물은 이후 경화되고, 다양한 작업이 이후 성분 상에 수행될 수 있고, 이 성분이 이후 캐리어로부터 분리된다.
특히, 본 발명은 (a) 정면 및 후면을 갖고, 정면은 구리 표면을 갖는 반도체 기판을 제공하는 단계; (b) 접착 표면을 갖는 캐리어 기판을 제공하는 단계; (c) 반도체 기판의 정면과 캐리어 기판의 접착 표면 사이에 경화성 접착제 물질, 이형 첨가제 및 구리 부동화제를 포함하는 일시적 접합 조성물을 배치시키는 단계; 및 (d) 반도체 기판의 정면과 캐리어 기판의 접착 표면 사이에 배치된 일시적 접합층을 제공하기 위해 접착제 물질을 경화시키는 단계를 포함하고, 이에서 캐리어 기판의 접착 표면에 인접한 일시적 접합층은 상대적으로 적은 양의 이형 첨가제를 포함하고, 반도체 기판의 정면에 인접한 일시적 접합층은 상대적으로 많은 양의 이형 첨가제를 포함하는, 캐리어 기판에 반도체 기판을 이형가능하도록 접합하는 방법을 제공한다.
본원에서 사용되는 바와 같은, 용어 "반도체 기판"은 이에 제한되지 않지만 벌크 반도체 물질 예컨대 반도체 웨이퍼 단독 또는 그에 포함되는 다른 물질을 포함한 조립체의 것, 및 반도체 물질층, 단독 또는 다른 물질을 포함하는 조립체에서의 것을 포함하는 반도체 물질을 포함하는 임의의 구조체를 의미한다. 반도체 소자는 하나 이상의 활성 또는 구동가능한 반도체 소자가 그 위에 제작되었고, 제작하고 있고 또는 제작될 것인 반도체 기판을 지칭한다. 매우 다양한 반도체 기판이 본 발명에 이용될 수 있다. 반도체 기판은 "전자 소자 기판", "반도체 소자", 및 인터커넥션의 다양한 레벨을 위한 다양한 패키지를 포괄하고, 웨이퍼 또는 패널의 형태일 수 있다. 반도체 기판은 단일-칩 웨이퍼, 다중-칩 웨이퍼, 다양한 레벨용 패키지, 발광 다이오드용 기판, 또는 솔더 접합을 요구하는 다른 조립체를 포함한다. 특히 적합한 반도체 기판은 유리, 사파이어, 실리케이트 물질, 실리콘 니트라이드 물질, 실리콘 카바이드 물질, 및 패턴화된 웨이퍼, 예컨대 패턴화된 실리콘 웨이퍼, 패턴화된 갈륨-아르세나이드 웨이퍼, 및 에폭시 성형 화합물 웨이퍼로부터 형성된다. 이러한 웨이퍼는 더 작거나 큰 치수로 사용될 수 있지만, 임의의 적합한 크기, 예컨대 200 mm 내지 300 mm의 직경을 가진 것일 수 있다.
반도체 기판의 정면 (또는 소자면)은 통상적으로 활성 소자를 포함한다. "활성" 소자는 전자 흐름을 전기적으로 제어할 수 있는 능력을 가진 임의의 유형의 회로 성분, 예컨대, 예를 들면, 트랜지스터이다. 본 발명에서 유용한 반도체 기판의 정면은 하나 이상의 구리 표면을 갖고, 이는 구리 합금 표면을 포함한다. 적합한 구리 합금은 구리-주석, 구리-주석-은, 구리-베릴륨, 구리-니켈 등을 포함한다. 이와 같은 구리 표면은 또한 금속 스택, 예컨대 니켈 하지층 또는 니켈 피복층을 갖는 구리층의 일부일 수 있다. 이러한 구리 표면은 통상적으로 인터커넥트 구조체의 형태이고 임의의 적합한 형태, 예컨대 구리 접합 패드, 구리 기둥, 구리 솔더볼 등의 형태일 수 있다. 반도체 기판의 정면은 단지 하나의 유형의 구리 표면, 예컨대 단일 유형의 구리 인터커넥트 구조체, 또는 하나 이상의 유형의 구리 표면, 예컨대 구리 인터커넥트 피처의 임의의 조합을 가진다는 것은 당업자에게 이해될 수 있을 것이다. 반도체 기판, 예컨대 반도체 웨이퍼의 정면은 또한 다른 인터커넥트 피처, 예컨대 구리 표면이 아닌, 금속 접합 패드, 솔더 범프 (또는 솔더 볼), 금속 기둥 등을 포함할 수 있다. 또한, 적합한 반도체 기판의 정면은 통상적으로 특정 패시베이션층 예컨대 산화금속, 금속 니트라이드, 폴리머 예컨대 폴리이미드 등을 가진다. 금속 접합 패드는 통상적으로 구리, 주석, 금, 은, 알루미늄, 및 이의 합금으로부터 선택된 금속을 포함하나, 다른 금속이 사용될 수 있다. 예시적인 솔더 범프는 통상적으로 하나 이상의 주석, 구리, 은, 금, 납, 인듐, 및 비스무트, 바람직하게는, 주석, 구리, 은, 금, 및 납, 및 더 바람직하게는 주석, 구리, 은, 금, 주석-납, 주석-은, 주석-아연, 주석-비스무트, 및 주석-은-구리를 포함한다. 금속 기둥은 통상적으로 구리, 종종 하나 이상의 다른 금속과 캡핑된 것, 예컨대 은, 주석-은, 주석-비스무트, 주석-인듐, 인듐, 또는 니켈을 포함한다. 바람직하게는, 반도체 기판의 활성 표면은 캐리어 기판의 접착 표면과 비교하여 상대적으로 친수성이다. 활성 표면의 친수성은 표면 불순물 예컨대 부가된 탄소를 제거하기 위한 웨이퍼 표면의 액체 또는 플라즈마 처리에 의해 증가될 수 있다.
임의의 적합한 캐리어는 캐리어 기판으로 사용될 수 있다. 예시적인 캐리어 기판은 비제한적으로 웨이퍼, 유리 예컨대 보로실리케이트, 석영, 실리카, 및 열적으로 안정한 폴리머를 포함한다. 캐리어로서 사용되는 웨이퍼는 실리콘, 실리콘 카바이드, 실리콘 게르마늄, 실리콘 니트라이드, 갈륨 아르세나이드, 사파이어 등으로 구성될 있다. 열적으로 안정한 폴리머는, 비제한적으로, 접착제 물질을 경화시키는데 사용되는 온도에 안정한 폴리머, 예컨대 폴리이미드 (예를 들면, DuPont, Wilmington, Delaware으로부터의 KAPTON™ 폴리이미드)를 포함한다. 바람직하게는, 캐리어 기판의 접착 표면은 반도체 웨이퍼의 활성 표면과 비교하여 상대적으로 소수성이다. 캐리어 기판의 접착 표면이 불충분하게 소수성인 경우, 원하는 소수성은 본 기술분야에 알려진 임의의 수의 방법에 의해, 예컨대 적합한 접착 촉진제와 접착 표면을 접촉시키거나 접착 표면을 증기 처리함으로써 부여될 수 있다. 접착 표면은 적합한 방법, 예컨대 스핀-코팅, 딥 코팅, 스프레이 코팅, 커튼 코팅, 롤 코팅, 기상 증착 등, 바람직하게는 스핀-코팅을 사용하여 접착 촉진제와 접촉될 수 있다. 다양한 증기 처리, 예컨대 플라즈마 처리는 접착 표면의 소수성을 증가시키기 위해 사용될 수 있다. 바람직하게는, 접착 촉진제가 접착 표면에 처리하는데 사용되어 원하는 소수성을 부여한다. 임의의 적합한 접착 촉진제가 사용될 수 있고 이러한 접착 촉진제의 선택은 당업자의 능력 내에서 가능하다. 바람직한 적합 촉진제는 실란-함유 물질, 더 바람직하게는 트리알콕시실란-함유 물질이다. 예시적인 접착 촉진제는, 비제한적으로 하기를 포함한다: 비스(트리알콕시실릴알킬)벤젠 예컨대 비스(트리메톡시실릴에틸)벤젠; 아미노알킬 트리알콕시 실란 예컨대 아미노프로필 트리메톡시 실란, 아미노프로필 트리에톡시 실란, 비스[3-(트리메톡시실릴)프로필]아민, 비스[3-(트리에톡시실릴)프로필]아민, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란 및 N-(2-아미노에틸)-3-아미노프로필트리에톡시실란, 및 페닐아미노프로필 트리에톡시 실란; 및 다른 실란 커플링제, 및 상기의 것의 혼합물. 특히 적합한 접착 촉진제는 Dow Electronic Materials (Marlborough, Massachusetts)로부터 이용가능한 AP 3000, AP 8000, 및 AP 9000S를 포함한다.
본 일시적 접합 조성물은 경화성 접착제 물질, 이형 첨가제, 구리 부동화제, 및 하나 이상의 임의의 성분을 포함한다. 통상적으로, 경화성 접착제 물질은 경화시 1 GPa 초과의 모듈러스를 가진다. 예시적인 경화성 접착제 물질은, 비제한적으로, 폴리아릴렌 올리고머, 사이클릭-올레핀 올리고머, 아릴사이클로부텐 올리고머, 비닐 방향족 올리고머, 및 이들의 혼합물을 포함한다. 경화성 접착제 물질은, 추가의 소수성을 제공하기 위한 임의의 적합한 모이어티, 예컨대 불소-함유기로 치환될 수 있고, 이는 이러한 모이어티가 경화된 접착제 물질의 기계적 특성에 부정적인 영향을 주지 않는 경우에 한한다. 바람직하게는, 경화성 접착제 물질은 하나 이상의 아릴사이클로부텐 올리고머, 비닐 방향족 올리고머 또는 이들의 혼합물로부터 선택된다. 상이한 경화성 접착제 물질의 혼합물이 본 발명에 사용되는 경우, 이러한 물질은 경화 단계에서 이들이 서로 경화되도록 선택된다. 상이한 경화성 물질의 혼합물이 사용되는 경우, 이러한 경화성 물질은 99:1 내지 1:99, 바람직하게는 95:5 내지 5:95, 더 바람직하게는 90:10 내지 10:90, 더욱더 바람직하게는 75:25 내지 25:75의 중량비로 사용된다.
다양한 폴리아릴렌 올리고머가 본 발명에 사용될 수 있다. 본원에서 사용되는 바와 같은, 용어 "폴리아릴렌"은 폴리아릴렌 에테르를 포함한다. 적합한 폴리아릴렌 올리고머는 하기 식의 에티닐 방향족 화합물과 같은 전구체로부터 합성될 수 있다:
Figure 112016024117613-pat00001
상기 각각의 Ar은 방향족기 또는 불활성적으로-치환된 방향족기이고; 각각의 R은 독립적으로 수소, 알킬, 아릴 또는 불활성적으로-치환된 알킬 또는 아릴기이고; L은 공유결합 또는 하나의 Ar이 하나 이상의 다른 Ar에 연결된 기이고; n 및 m은 2 이상의 정수이고; q는 1 이상의 정수이다. 이와 같이, 에티닐 방향족 화합물은 통상적으로 4개 이상의 에티닐기 (예를 들어, 테트라에티닐 방향족 화합물)을 가진다.
일시적 접합 조성물에서 사용되는 적합한 폴리아릴렌 올리고머는 하기의 중합된 단위를 포함하는 중합체를 포함할 수 있다:
Figure 112016024117613-pat00002
이에서 Ar'은 (C≡C)n-Ar 또는 Ar-(C≡C)m 모이어티의 반응 생성물의 잔기이고, R, L, n 및 m은 상기에서 정의된 바와 같다. 본 발명에서 유용한 폴리아릴렌 공중합체는 중합된 단위로서 하기 식을 갖는 단량체를 포함한다:
Figure 112016024117613-pat00003
이에서 Ar' 및 R은 상기에서 정의된 바와 같다.
예시적인 폴리아릴렌은, 비제한적으로, Ar-L-Ar이 바이페닐; 2,2-디페닐 프로판; 9,9'-디페닐 플루오렌; 2,2-디페닐 헥사플루오로 프로판; 디페닐 설파이드; 옥시디페닐렌; 디페닐 에테르; 비스(페닐렌)디페닐실란; 비스(페닐렌) 포스핀 옥사이드; 비스(페닐렌)벤젠; 비스(페닐렌)나프탈렌; 비스(페닐렌)안트라센; 티오디페닐렌; 1,1,1-트리페닐렌에탄; 1,3,5-트리페닐렌벤젠; 1,3,5-(2-페닐렌-2-프로필)벤젠; 1,1,1-트리페닐렌메탄; 1,1,2,2-테트라페닐렌-1,2-디페닐에탄; 비스(1,1-디페닐렌에틸)벤젠; 2,2'-디페닐렌-1,1,1,3,3,3-헥사플루오로프로판; 1,1-디페닐렌-1-페닐에탄; 나프탈렌; 안트라센; 또는 비스(페닐렌)나프타센; 더 바람직하게는 바이페닐렌; 나프틸렌; p,p'-(2,2-디페닐렌프로판) (또는 -C6H4-C(CH3)2-C6H4-); p,p'-(2,2-디페닐렌-1,1,1,3,3,3헥사플루오로프로펜) 및 (-C6H4-C(CF3)2-C6H4-)인 것을 포함한다. 유용한 비스-페닐 유도체는 2,2-디페닐 프로판; 9,9'-디페닐 플루오렌; 2,2-디페닐 헥사플루오로 프로판; 디페닐 설파이드; 디페닐 에테르; 비스(페닐렌)디페닐실란; 비스(페닐렌)포스핀 옥사이드; 비스(페닐렌)벤젠; 비스(페닐렌)나프탈렌; 비스(페닐렌)안트라센; 또는 비스(페닐렌)나프타센을 포함한다. 본 발명에서 사용하기에 특히 적합한 폴리아릴렌은 SiLK™ 반도체 유전체 (Dow Electronic Materials, Marlborough, Massachusetts로부터 이용가능함)로 판매되는 것을 포함한다.
폴리아릴렌 전구체 단량체는 국제특허출원 제WO 97/10193호 (Babb)에 기재된 바와 같은 본 기술분야에 공지된 다양한 방법에 의해 제조될 수 있다. 식(1)의 에티닐 방향족 단량체는 식(2) 또는 (3)의 중합체를 제조하는데 유용하다. 에티닐 방향족 단량체의 중합은 당업자의 능력 내에서 가능하다. 중합의 특정 조건이 중합되는 특정 에티닐 방향족 단량체(들) 및 생성된 중합체의 바람직한 특성을 포함하는 다양한 인자에 좌우되는 한편, 중합의 일반 조건은 국제특허출원 제WO 97/10193호에 상술되어 있다.
적합한 사이클릭-올레핀 물질은 폴리(사이클릭-올레핀)이고, 이는 열가소성일 수 있고, 바람직하게는 2000 내지 200,000, 더 바람직하게는 5000 내지 100,000, 더욱더 바람직하게는 2000 내지 50,000 Da의 중량평균 분자량 (Mw)을 가진다. 바람직한 폴리(사이클릭-올레핀)은 100℃ 이상, 더 바람직하게는 140℃ 이상의 연화 온도 (3,000 PaS에서의 용융 점도)를 가진다. 적합한 폴리(사이클릭-올레핀)은 또한 바람직하게는 60℃ 이상, 더 바람직하게는 60 내지 200℃, 가장 바람직하게는 75 내지 160℃의 유리 전이 온도(Tg)를 가진다.
바람직한 폴리(사이클릭-올레핀)은 사이클릭-올레핀 및 비환식 올레핀의 반복 단량체, 또는 사이클릭-올레핀 기반 개환 중합체로 구성된다. 본 발명에 사용하기에 적합한 사이클릭 올레핀은 노르보르넨-기반 올레핀, 테트라사이클로도데센-기반 올레핀, 디사이클로펜타디엔-기반 올레핀, 및 이의 유도체로부터 선택된다. 유도체는 알킬 (바람직하게는 C1 -20 알킬, 더 바람직하게는 C1 -10 알킬), 알킬리덴 (바람직하게는 C1 -20 알킬리덴, 더 바람직하게는 C1 -10 알킬리덴), 아랄킬 (바람직하게는 C6 -30 아랄킬, 더 바람직하게는 C6 -18 아랄킬), 사이클로알킬 (바람직하게는 C3 -30 사이클로알킬, 더 바람직하게는 C3 -18 사이클로알킬), 에테르, 아세틸, 방향족, 에스테르, 하이드록시, 알콕시, 시아노, 아미드, 이미드, 및 실릴-치환된 유도체를 포함한다. 본 발명에 사용하기에 특히 적합한 사이클릭-올레핀은,
Figure 112016024117613-pat00004
및 상기의 것의 조합을 포함하고, 이에서 R1 및 R2는 독립적으로 H, 및 알킬기 (바람직하게는 C1 -20 알킬)로부터 선택되고, 각각의 R3는 독립적으로 H, 치환된 및 비치환된 아릴기 (바람직하게는 C6 -18 아릴), 알킬기 (바람직하게는 C1 -20 알킬), 사이클로알킬기 (바람직하게는 C3 -30 사이클로알킬기), 아랄킬기 (바람직하게는 C6 -30 아랄킬 예컨대 벤질, 펜에틸, 페닐프로필 등), 에스테르기, 에테르기, 아세틸기, 알코올 (바람직하게는 C1 -10 알코올), 알데하이드기, 케톤, 니트릴, 및 이들의 조합으로부터 선택된다.
바람직한 비환식 올레핀은 분지형 및 비분지형 C2 -20 알켄 (바람직하게는 C2 -10 알켄)으로부터 선택된다. 더 바람직하게는, 비환식 올레핀은 구조 (R4)2C=C(R4)2를 갖고, 이에서 각각의 R4는 독립적으로 H 및 알킬기 (바람직하게는 C1-20 알킬)로부터 선택된다. 본 발명에 사용하기에 특히 바람직한 비환식 올레핀은 에텐, 프로펜, 및 부텐으로부터 선택된 것을 포함한다.
사이클릭-올레핀 공중합체는 본 기술분야에 익히 알려져 있다. 예를 들면, 사이클릭-올레핀 공중합체는 예컨대 미국특허 제6,008,298호에 개시된 바와 같이, 사이클릭 단량체와 비환식 단량체와의 사슬 중합에 의해 제조될 수 있다. 사이클릭-올레핀 공중합체는 또한 미국특허 제5,191,026호에 개시된 바와 같이, 다양한 사이클릭 단량체의 개환 복분해 중합, 이후 수소화에 의해 제조될 수 있다. 적합한 사이클릭-올레핀 공중합체는 TOPAS™ (Topas Advanced Polymers에 의해 생산됨), APEL™ (Mitsui Chemicals에 의해 생산됨), ZEONOR™ (Zeon Chemicals으로부터의 것) 및 ARTON™ (JSR Corporation으로부터의 것) 상표 하에 이용가능한 것을 포함한다.
본 경화성 접착제 물질로서 유용한 아릴사이클로부텐 올리고머는 본 기술분야에 익히 알려져 있다. 적합한 아릴사이클로부텐 올리고머는, 비제한적으로, 하기 식을 갖는 것을 포함한다:
Figure 112016024117613-pat00005
이에서 B는 n-가의 연결기이고; Ar은 다가 아릴기이고, 사이클로부텐 고리의 탄소 원자는 Ar의 동일한 방향족 고리 상의 인접한 탄소 원자에 결합되고; m은 1 이상의 정수이고; n은 1 이상의 정수이고; R5는 1가기이다. 바람직하게는, 다가 아릴기, Ar은 1-3개의 방향족 카보사이클릭 또는 헤테로 방향족 고리로 구성될 수 있다. 아릴기는 단일 방향족 고리, 더 바람직하게는 페닐 고리를 포함하는 것이 바람직하다. 아릴기는 임의로 C1 - 6알킬, 트리-C1 -6-알킬실릴, C1 - 6알콕시, 및 할로로부터 선택된 1 내지 3개의 기로, 바람직하게는 C1- 6알킬, 트리-C1 -3-알킬실릴, C1 - 3알콕시, 및 클로로 중 하나 이상으로, 더 바람직하게는 C1 - 3알킬, 트리-C1 -3-알킬실릴, 및 C1 - 3알콕시 중 하나 이상으로 치환된다. 아릴기는 비치환되는 것이 바람직하다. n = 1 또는 2, 더 바람직하게는 n = 1인 것이 바람직하다. m = 1-4, 더 바람직하게는 m = 2-4, 더 바람직하게는 m = 2인 것이 바람직하다. 바람직하게는, R5는 H 및 C1 - 6알킬로부터, 더 바람직하게는 H 및 C1 - 3알킬로부터 선택된다. 바람직하게는, B는 하나 이상의 탄소-탄소 이중 결합 (에틸렌 불포화)를 포함한다. 적합한 단일가 B기는 바람직하게는 식 -[C(R10)=CR11]xZ를 갖고, 이에서 R10 및 R11은 독립적으로 수소, C1 -6 알킬, 및 아릴로부터 선택되고; Z는 수소, C1 -6 알킬, 아릴, 실록사닐, -CO2R12로부터 선택되고; 각각의 R12는 독립적으로 H, C1 -6 알킬, 아릴, 아랄킬, 및 알카릴로부터 선택되고, x = 1 또는 2이다. 바람직하게는, R10 및 R11은 독립적으로 H, C1 -3 알킬, 및 아릴, 더 바람직하게는 H 및 C1 -3 알킬로부터 선택된다. R12는 C1 - 3알킬, 아릴, 및 아랄킬인 것이 바람직하다. Z는 바람직하게는 실록실이다. 바람직한 실록실기는 식 -[Si(R13)2-O]p-Si(R13)2-를 갖고, 이에서 각각의 R13은 독립적으로 H, C1 -6 알킬, 아릴,아랄킬, 및 알카릴로부터 선택되고; p는 1 이상의 정수이다. R13은 C1 -3 알킬, 아릴, 및 아랄킬로부터 선택되는 것이 바람직하다. 적합한 아랄킬기는 벤질, 펜에틸 및 페닐프로필을 포함한다.
바람직하게는, 아릴사이클로부텐 올리고머는 하기 식의 하나 이상의 올리고머를 포함한다:
Figure 112016024117613-pat00006
이에서 각각의 R6는 독립적으로 H 및 C1 -6 알킬, 바람직하게는 H 및 C1 -3 알킬로부터 선택되고; 각각의 R7은 독립적으로 C1 -6 알킬, 트리-C1 -6-알킬실릴, C1 -6 알콕시, 및 할로로부터 선택되고, 각각의 R8은 독립적으로 2가의, 에틸렌 불포화된 유기기이고; 각각의 R9은 독립적으로 H, C1 -6 알킬, 아랄킬 및 페닐로부터 선택되고; p는 1 이상의 정수이고; q는 0-3의 정수이다. 각각의 R6는 바람직하게는 독립적으로 H 및 C1 -3 알킬로부터 선택되고, 더 바람직하게는 각각의 R6는 H이다. 각각의 R7은 독립적으로 C1 -6 알킬, 트리-C1 -3-알킬실릴, C1 -3 알콕시, 및 클로로로부터, 더 바람직하게는 C1 -3 알킬, 트리-C1 -3-알킬실릴, 및 C1 -3 알콕시로부터 선택되는 것이 바람직하다. 바람직하게는, 각각의 R8은 독립적으로 C2 - 6알케닐로부터 선택되고, 더 바람직하게는 각각의 R8은 -CH=CH-이다. 바람직하게는, p = 1-5이고, 더 바람직하게는 p = 1-3이고, 더욱더 바람직하게는 p = 1이다. q = 0인 것이 바람직하다. 특히 바람직한 아릴사이클로부텐 올리고머, 1,3-비스(2-바이사이클로[4.2.0]옥타-1,3,5-트리엔-3-일 에테닐)-1,1,3,3 테트라메틸디실록산 ("DVS-비스BCB")는 하기 식을 갖는다:
Figure 112016024117613-pat00007
아릴사이클로부텐 올리고머는 임의의 적합한 방식, 예컨대 미국특허 제 4,812,588호; 제5,136,069호; 제5,138,081호 및 국제특허출원 제WO 94/25903호에 기재된 것에 의해 제조될 수 있다. 적합한 아릴사이클로부텐 올리고머는 또한 Dow Electronic Materials로부터 이용가능한 CYCLOTENE™ 상표 하에 상업적으로 이용가능하다.
경화될 수 있는 임의의 비닐 방향족 올리고머가 본 발명의 경화성 접착제 물질로서 사용될 수 있다. 이러한 비닐 방향족 올리고머는 통상적으로 비닐 방향족 단량체와 하나 이상의 반응성 에틸렌 불포화된 공단량체의 올리고머이다. 바람직하게는, 비닐 방향족 단량체는 하나의 비닐기를 함유한다. 적합한 비닐 방향족 단량체는 하나 이상의 수소가 C1 -6 알킬, C1 -6 알콕시, 할로, 및 아미노로부터 선택된 치환기로 대체된, 치환된 비닐 방향족 단량체 및 비치환된 비닐 방향족 단량체이다. 예시적인 비닐 방향족 단량체는, 비제한적으로, 스티렌, 비닐톨루엔, 비닐자일렌, 비닐아니솔, 비닐디메톡시벤젠, 비닐아닐린, 할로스티렌 예컨대 플루오로스티렌, α-메틸스티렌, β-메톡시스티렌, 에틸비닐벤젠, 비닐피리딘, 비닐이미다졸, 비닐피롤, 및 이들의 혼합물을 포함한다. 바람직한 비닐 방향족 단량체는 스티렌, 비닐톨루엔, 비닐자일렌, 비닐아니솔, 에틸비닐벤젠, 및 이들의 혼합물이다. 바람직한 반응성 공단량체는 반응성 모이어티, 즉 비닐 방향족 올리고머의 형성이 따르는 추가 중합 (또는 가교결합)이 가능한 모이어티, 예컨대 비닐 방향족 올리고머를 형성하는데 사용되는 올레핀성 (또는 에틸렌 불포화된) 모이어티 이외에도 알릴 모이어티 또는 비닐기를 포함하는 것이다. 더 바람직하게는, 반응성 공단량체는 비닐 방향족 올리고머를 형성하는데 사용되는 에틸렌 불포화 이외에도 알릴 모이어티를 포함하고, 더욱더 바람직하게는 에틸렌 불포화 이외에도 알릴 에스테르 모이어티를 포함한다. 비닐 방향족 올리고머를 형성하는데 유용한 예시적인 반응성 공단량체는, 비제한적으로, 디알릴 말레에이트, 알릴 아크릴레이트, 알릴 메타크릴레이트, 알릴 신나메이트, 디알릴 푸마레이트, 알릴 티글레이트, 디비닐벤젠, 및 이들의 혼합물을 포함한다. 바람직한 반응성 공단량체는 디알릴 말레에이트, 알릴 아크릴레이트, 알릴 메타크릴레이트 및 이들의 혼합물, 더 바람직하게는 디알릴 말레에이트, 알릴 메타크릴레이트 및 이들의 혼합물이다. 하나 이상의 제2 공단량체가 또한 비닐 방향족 올리고머를 형성하는데 사용될 수 있음은 당업자에게 이해될 것이다. 이러한 제2 공단량체는 에틸렌 불포화되나 반응성 모이어티를 함유하지 않는다. 예시적인 제2 공단량체는, 비제한적으로, (메트)아크릴산, (메트)아크릴아미드, C1 -10 알킬(메트)아크릴레이트, 방향족 (메트)아크릴레이트, 치환된 에틸렌 단량체, 및 폴리(알킬렌 옥사이드) 단량체를 포함한다.
이러한 비닐 방향족 올리고머에서의 공단량체에 대한 비닐 방향족 단량체의 몰비는 99:1 내지 1:99, 더 바람직하게는 95:5 내지 5:95, 더욱더 바람직하게는 90:10 내지 10:90이다. 이와 같은 비닐 방향족 올리고머는 임의의 적합한 방법, 예컨대 본 기술분야에 공지된 임의의 것에 의해 제조될 수 있다. 통상적으로, 비닐 방향족 올리고머는 비닐 방향족 단량체와 공단량체의 자유-라디칼 중합에 의해 제조된다. 바람직한 비닐 방향족 올리고머는 이러한 올리고머가 추가로 경화될 수 있게 하는 미반응된 알릴 모이어티를 포함한다.
물질이 저장 및 사용 조건 하에 접착제 물질과 반응하지 않고, 접착제 물질을 경화하는데 사용하는 조건 하에 비-경화성인 경우, 다양한 물질이 일시적 접합 조성물에서의 이형 첨가제로서 사용될 수 있다. 또한, 이형 첨가제는 일시적 접합 조성물과 상용가능하여야 하고, 즉, 이형 첨가제는 분산성, 혼화성이거나 그렇지 않은 경우 접착제 물질 및 임의의 다른 성분, 예컨대 일시적 접합 조성물에 사용되는 유기 용매와 실질적으로 상용가능하여야 한다. 본 이형 첨가제는 사용 조건 하에 실질적으로 증발되지 않도록, 즉 임의의 증착 단계, 예컨대 스핀-코팅, 또는 유기 용매를 제거하거나 접착제 물질을 경화시키는데 사용되는 임의의 후속 가열 단계 과정에서 실질적으로 증발되지 않도록 충분히 비-휘발성이다. 일시적 접합 조성물의 필름 또는 층이 예컨대 스핀-코팅에 의해 캐스팅되는 경우, 대부분 (또는 모든) 용매는 증발된다. 이형 첨가제는 사용되는 임의의 유기 용매에서 가용성이나 경화성 접착제 물질에서 완전히 가용성은 아닌 것이 바람직하다. 이형 첨가제는 유리하게는 경화된 접착제 물질보다 더 친수성이다. 이론에 구속됨 없이, 접착제 물질의 경화시 이형 첨가제는 상 분리되어 유리하게는 반도체 기판의 활성 표면 (캐리어 표면과 비교하여 더 친수성인 표면)을 향하여 이동하는 것으로 여겨진다. 이형 첨가제에서의 적절한 친수성 모이어티의 사용은 일시적 접합 조성물에서의 이형 첨가제의 완전한 분산, 또는 바람직하게는 용해, 및 접착제 물질의 경화 과정에서 이형 첨가제의 상 분리 및 더 친수성인 표면으로의 이형 첨가제의 이동을 가능하게 한다. 경화 과정에서 접착제 물질로부터 상 분리되지 않는 임의의 물질은 본 발명에 따른 이형 첨가제로서 기능하지 못할 것이다. 혼합물 또는 이형 첨가제가 사용될 수 있다.
일반적으로, 이형 첨가제는 하나 이상의 상대적으로 친수성인 모이어티, 예컨대 산소, 질소, 인, 및 황 중 하나 이상을 함유하는 모이어티를 함유할 것이다. 적합한 이형 첨가제는, 비제한적으로 하기를 포함한다: 에테르, 에스테르, 카복실레이트, 알코올, 티오에테르, 티올, 아민, 이민, 아미드, 및 이들의 혼합물. 바람직하게는, 이형 첨가제는 산소, 질소 및 황 중 하나 이상, 바람직하게는 산소를 함유하는 하나 이상의 극성 말단기를 함유한다. 예시적인 극성 말단기는 알콕시, 아릴옥시, 하이드록시, 카복실레이트, 알콕시카보닐, 머캅토, 알킬티오, 일차아민, 2차 아민, 및 3차 아민을 포함하고; 바람직하게는 말단기는 C1 -6 알콕시, C6 -10 아릴옥시, 하이드록시, 카복실레이트, C1 -6 알콕시카보닐, 머캅토, C1 -6 알킬티오, 아미노, C1-6 알킬아미노, 및 디-C1 -6-알킬아미노로부터; 더 바람직하게는 C1 -6 알콕시, C6 -10 아릴옥시, 하이드록시, 카복실레이트, 및 C1 -6 알콕시카보닐로부터; 더욱더 바람직하게는 C1 -6 알콕시, 하이드록시, 카복실레이트, 및 C1 -6 알콕시카보닐로부터 선택된다. 특히 바람직한 극성 말단기는 하이드록시, 메톡시, 에톡시, 프로폭시, 부톡시, 카복실, 및 아세톡시로부터 선택된다. 바람직하게는, 이형 첨가제는 실리콘 무함유이다.
적합한 이형 첨가제는 10,000 Da 이하, 바람직하게는 7500 이하, 더 바람직하게는 7000 이하의 수평균 분자량 (Mn)을 가진다. 이형 첨가제는 이형 첨가제가 사용 조건 하에 충분히 비-휘발성이게 하는 최소 Mn을 가지고, 즉, 사용 과정에서 이형 첨가제의 5% 미만, 바람직하게는 3% 미만, 더 바람직하게는 1% 이하가 휘발된다. 바람직하게는 이형 첨가제는 500 이상의 Mn을 가진다. Mn의 바람직한 범위는 500 내지 10,000, 더 바람직하게는 500 내지 7500, 더욱더 바람직하게는 500 내지 7000 Da이다. 이형 첨가제는 선형 중합체; 분지형 중합체 예컨대 덴드리머 중합체, 스타 중합체 등; 중합체 입자 등일 수 있는 한편, 이형 첨가제는 선형 중합체 또는 중합체 입자, 더 바람직하게는 선형 중합체인 것이 바람직하다. 이론에 구속됨 없이, 선형 중합체는 분지형 중합체와 비교하여 경화성 접착제 물질상을 통해 친수성 반도체 표면을 향해 더 잘 이동할 수 있는 것으로 여겨진다.
폴리에테르 및 폴리에테르아민은 바람직한 이형 첨가제이고, 더 바람직하게는 폴리에테르와 폴리에테르아민의 혼합물이 사용된다. 폴리에테르 화합물은 알킬렌옥사이드 단독중합체, 알킬렌옥사이드 공중합체, 및 이들의 혼합물을 포함한다. 폴리알킬렌옥사이드 공중합체는 랜덤 또는 블록일 수 있다. 폴리알킬렌 옥사이드 이형 첨가제는 다양한 극성 말단기를 가질 수 있고, 바람직하게는 이러한 극성 말단기는 하이드록시, C1 -6 알콕시, C1 -6 알콕시카보닐, 및 아미노, 더 바람직하게는 하이드록시, C1 -3 알콕시, 및 아세톡시이다. 바람직한 폴리에테르 화합물은 폴리글리콜 (또는 폴리알킬렌 옥사이드), 예컨대 폴리 C1 -4 알킬렌 옥사이드 화합물이고, 이는 단일 알킬렌 옥사이드 반복 단위, 또는 2개 이상의 상이한 알킬렌 옥사이드 반복 단위를 포함할 수 있다. 바람직한 폴리에테르 및 폴리에테르아민 화합물은 폴리에틸렌 글리콜, 폴리프로필렌 글리콜, 폴리(1,3-프로판디올), 폴리(테트라하이드로푸란), 에틸렌옥사이드 (EO)-프로필렌옥사이드 (PO) 공중합체, EO-부틸렌옥사이드 (BO) 공중합체, 아민 말단화된 폴리프로필렌 옥사이드, 및 이들의 혼합물을 포함한다. 다른 적합한 이형 첨가제는 폴리알킬렌 옥사이드 작용화된 폴리아민, 예컨대 EO/PO 테트라작용화된 에틸렌디아민을 포함한다. 바람직하게는, 이형 첨가제가 반복 단위로서 부틸렌 옥사이드를 포함하는 경우, 이는 하나 이상의 상이한 알킬렌 옥사이드 반독 단위를 갖는 공중합체이다. 이형 첨가제의 혼합물이 본 일시적 접합 조성물에 사용될 수 있음은 당업자에게 이해될 수 있을 것이다. 적합한 이형 첨가제는 PLURONIC, TETRONIC 및 POLYTHF 제품명 (BASF, Ludwigshafen, Germany로부터 이용가능함), FORTEGRA 제품명 (Dow Chemical Company, Midland Michigan로부터 이용가능함), TERATHANE 제품명 (Invista, Wichita, Kansas로부터 이용가능함), 및 JEFFAMINE 폴리에테르아민 (Huntsman Corp.로부터 이용가능함)으로 판매되는 폴리에테르를 포함하고, 이들 모두는 추가 정제 없이 사용될 수 있다.
본 명세서 전반에 사용되는, 문구 "구리 부동화제"는 구리 표면을 보호하거나 패시베이션하기 위해 구리층의 표면을 코팅할 수 있는 임의의 물질을 지칭한다. 이론에 구속되는 것으로 의도되지 않고, 구리 부동화제는 착화되고, 흡착되고, 화학흡착되고, 배위결합되고, 킬레이트화되고, 결합되고 또는 그렇지 않으면 구리 표면과 경화된 접착제 물질 사이의 상호작용을 감소시키기 위해 구리 표면에 충분히 접착될 수 있다. 본원에서 사용되는 바와 같이, 구리 표면 상에의 구리 부동화제의 "코팅"은 하기 중 하나 이상을 포괄한다: 착화, 흡착, 화학흡착, 배위결합, 킬레이트화, 결합 또는 그렇지 않으면 접착. 본 일시적 접합 조성물은 비-패시베이션화된 구리 표면과 비교하여, 이러한 패시베이션화된 구리 표면으로부터 보다 용이하게 이형된다. 본 발명에서 유용한 구리 부동화제는 일시적 접합 조성물에서 가용성이거나 혼화성이다. 이 구리 부동화제는 저장 및 사용 조건 하에 접착제 물질과 반응하지 않고, 접착제 물질을 경화하는데 이용되는 조건 하에 경화되지 않는다. 본 구리 부동화제는 사용 조건 하에 실질적으로 증발되지 않도록 충분히 비-휘발성이고, 즉, 이는 임의의 증착 단계, 예컨대 스핀-코팅, 또는 임의의 유기 용매를 제거하거나 접착제 물질을 경화하는데 사용되는 임의의 후속 가열 단계 과정에서 실질적으로 증발되지 않는다. 즉, 구리 부동화제의 10% 이하, 바람직하게는 5% 이하, 더 바람직하게는 2% 이하가 사용 조건 하에 증발된다. 구리 부동화제는 임의의 용매의 제거 이후 접착제 물질에서 용해되거나 분산된 채로 유지된다. 이론에 구속되는 것으로 의도되지 않고, 사용 조건 하에 구리 부동화제가 반도체 웨이퍼 또는 다른 기판의 구리 표면을 코팅하는 것으로 여겨진다. 구리 표면에의 구리 부동화제의 이러한 코팅은 접착제 물질의 경화 이전 및/또는 그 과정에서 일어난다.
임의의 구리 부동화제는, 이러한 구리 부동화제가 일시적 접합 조성물에서 가용성이거나 혼화성이고 구리 표면으로부터 일시적 접합층의 이형을 위해 제공되는 경우, 본 발명에서 적절하게 사용될 수 있다. 적합한 구리 부동화제는 구리 부식 억제제, 유기 솔더능력 보존제(organic solderability preservatives) 등을 포함한다. 구리 부동화제는 바람직하게는 질소-함유 하이드로카르빌 화합물이고, 이는 임의로 산소, 황, 및 할로겐으로부터 선택된 하나 이상의 원자를 함유할 수 있다. 바람직한 구리 부동화제는 질소-함유 방향족 화합물, 더 바람직하게는 질소-함유 헤테로 방향족 화합물, 더욱더 바람직하게는 질소-함유 융합된 방향족 화합물, 예컨대 질소-함유 헤테로사이클릭 고리에 융합되는 페닐 고리를 갖는 방향족 화합물이다. 특히 바람직한 구리 부동화제는 C1 -10 알킬, C6 -10 아릴, C7 -20 아랄킬, C2 -10 알케닐, C1 -10 알콕시, 카복시, C1 -10 알콕시카보닐, 카르브-C1 -10-알콕시, 설폭시, 하이드록시, 티올, C1 -10 알킬메르캅탄, C6 -10 아릴메르캅탄, 아미노, C1 -10 알킬 아미노, 디-C1-10-알킬아미노, C6 -10 아릴 아미노, 디-C6 -10-아릴아미노, C1 -10 아미도, C2 -50 알킬아미도, C3 -50 디알킬아미도, 및 할로겐으로부터 선택된 하나 이상의 치환체로 대체되는 방향족 고리 상에 하나 이상의 수소를 갖는 치환된 질소-함유 헤테로방향족 화합물이다. 더 바람직하게는, 구리 부동화제는 치환된 피라졸, 치환된 이미다졸, 치환된 트리아졸, 치환된 테트라졸, 치환된 피라진, 치환된 벤즈이미다졸, 치환된 벤조트리아졸, 치환된 벤조테트라졸, 및 치환된 피라진이미다졸, 더욱더 바람직하게는 치환된 이미다졸, 치환된 트리아졸, 치환된 테트라졸, 치환된 벤즈이미다졸, 치환된 벤조트리아졸, 및 치환된 벤조테트라졸, 더 바람직하게는 치환된 트리아졸, 치환된 테트라졸, 치환된 벤즈이미다졸, 치환된 벤조트리아졸, 및 치환된 벤조테트라졸, 및 더욱더 바람직하게는 치환된 벤즈이미다졸 및 치환된 벤조트리아졸이다. 구리 부동화제는 C1 -10 알킬, C6 -10 아릴, C7 -20 아랄킬, C1 -10 알콕시, 카복시, C1 -10 알콕시카보닐, 카르브-C1 -10-알콕시, 하이드록시, 티올, C1 -10 알킬메르캅탄, 아미노, C1 -10 알킬 아미노, 디-C1 -10-알킬아미노, C6 -10 아릴 아미노, 디-C6 -10-아릴아미노, C1 -10 아미도, C2 -50 알킬아미도, C3 - 50디알킬아미도, 및 할로겐 중 하나 이상으로 치환되는 것이 바람직하다. 바람직한 구리 부동화제는 C1 -10 알킬벤즈이미다졸, 아미노벤즈이미다졸, C1 -10 알킬아미노벤즈이미다졸, 디-C1 -10-알킬벤즈이미다졸, C6 -10 아릴벤즈이미다졸, 카복시벤즈이미다졸, C1 -10 알콕시카보닐벤즈이미다졸, 할로벤즈이미다졸, C1 -10 알킬벤조트리아졸, 아미노벤조트리아졸, C1 -10 알킬아미노벤조트리아졸, 디-C1 -10-알킬벤조트리아졸, C6 -10 아릴벤조트리아졸, 카복시벤조트리아졸, C1 -10 알콕시카보닐벤조트리아졸, C1 -10 아미도벤조트리아졸, C2 -50 알킬아미도벤조트리아졸, C3 -50 디알킬아미도벤조트리아졸 및 할로벤조트리아졸, 더 바람직하게는 C1 -10 알킬벤즈이미다졸, 아미노벤즈이미다졸, C1 -10 알킬아미노벤즈이미다졸, 디-C1 -10-알킬벤즈이미다졸, C6 -10 아릴벤즈이미다졸, 카복시벤즈이미다졸, C1 -10 알콕시카보닐벤즈이미다졸, 할로벤즈이미다졸, C1 -10 알킬벤조트리아졸, 아미노벤조트리아졸, C1 -10 알킬아미노벤조트리아졸, 디-C1 -10-알킬벤조트리아졸, C6 -10 아릴벤조트리아졸, 카복시벤조트리아졸, C1 -10 알콕시카보닐벤조트리아졸, 및 할로벤조트리아졸, 더욱더 바람직하게는 C1 -10 알킬벤조트리아졸, 아미노벤조트리아졸, C1 -10 알킬아미노벤조트리아졸, 디-C1 -10-알킬벤조트리아졸, C6 -10 아릴벤조트리아졸, 카복시벤조트리아졸, C1 -10 알콕시카보닐벤조트리아졸, 및 할로벤조트리아졸이다. 구리 부동화제의 혼합물이 본 발명에 이용될 수 있다. 2개 이상의 구리 부동화제의 혼합물이 사용되는 경우, 이는 99:1 내지 1:99의 중량비로 사용될 수 있다. 상대적으로 반응성인 기, 예컨대 카복시를 갖는 구리 부동화제는 상대적으로 반응성인 극성 말단기, 예컨대 하이드록시, 아미노, 머캅토 등을 갖는 이형 첨가제와 반응할 수 있다. 적합한 구리 부동화제는 본 기술분야에 익히 알려져 있고, 예컨대 PMC Specialties Group (Cincinnati, Ohio), Shikoku Chemicals Corp. (Tokyo, Japan), 및 Sigma-Aldrich (Milwaukee, Wisconsin)로부터 용이하게 상업적으로 이용가능하며, 또는 문헌에 공지된 임의의 적합한 방법에 의해 제조될 수 있다.
하나 이상의 유기 용매는 일시적 접합 조성물에 사용되는 것이 바람직하다. 경화성 접착제 물질, 이형 첨가제, 및 부동화제를 용해하거나 분산하고, 바람직하게는 이를 용해하는 임의의 용매 또는 용매의 혼합물이 일시적 접합 조성물에 적절하게 사용될 수 있다. 예시적인 유기 용매는, 비제한적으로, 하기를 포함한다: 방향족 탄화수소 예컨대 톨루엔, 자일렌, 및 메시틸렌; 알코올 예컨대 2-메틸-1-부탄올, 4-메틸-2-펜타놀, 및 메틸 이소부틸 카비놀; 에스테르 예컨대 에틸 락테이트, 프로필렌 글리콜 메틸 에테르 아세테이트, 및 메틸 2-하이드록시이소부티레이트; 락톤 예컨대 감마-부티로락톤; 락탐 예컨대 N-메틸피롤리디논; 에테르 예컨대 프로필렌 글리콜 메틸 에테르 및 디프로필렌 글리콜 디메틸 에테르 이성질체 (PROGLYDE™ DMM로서 Dow Chemical Company로부터 이용가능함); 케톤 예컨대 사이클로헥사논 및 메틸사이클로헥사논; 및 이들의 혼합물.
본 일시적 접합 조성물은 임의로 하나 이상의 추가의 성분, 예컨대 사용화제, 경화제, 항산화제, 증점제 등을 포함한다. 이와 같은 임의의 추가 성분 및 사용되는 양의 선택은 당업자에 능력 내에서 가능하다. 용어 "상용화제"는, 이러한 상용화제가 저장 및 사용 조건 하에 접착제 물질과 반응하지 않고, 접착제 물질을 경화하는데 이용되는 조건 하에 경화되지 않고, 상용화제가 사용되지 않는 경우와 비교하여 접착제 물질에 용해되거나 분산될 수 있는 이형 첨가제의 양을 증가시키는 경우, 접착제 물질에 혼화성이고 (용해되고) 또는 분산되는 임의의 물질을 지칭한다. 적합한 상용화제는 2013년 10월 31일에 출원된 미국특허출원번호 제14/069,348호에 개시되어 있다. 바람직한 상용화제는 부틸렌 옥사이드 단위를 포함하는 폴리에테르이고, 더 바람직하게는 폴리부틸렌옥사이드 단독중합체 또는 폴리(부틸렌옥사이드-프로필렌옥사이드) 공중합체이다. 상용화제는 임의로 말단-캡핑되고, 바람직하게는 상기 상용화제는 하나의 말단 캡, 더 바람직하게는 2개의 말단 캡을 가진다. 또한 상용화제는 300 내지 7500, 더 바람직하게는 500 내지 6000, 더욱 바람직하게는 500 내지 5000 Da의 수평균 분자량을 가지는 것이 바람직하다. 적합한 경화제는 접착제 물질의 경화를 보조할 수 있고, 열과 빛에 의해 활성화될 수 있다. 예시적인 경화제는, 비제한적으로 열적으로 발생되는 개시제, 광개시제, 아자이드, 니트렌, 및 가교 결합제 예컨대 폴리아민 및 폴리티올을 포함한다. 증점제는 예컨대 접착제 물질이 완전하게 경화되기 전에 캐리어와 활성 소자 사이의 흡출(bleed out)을 감소시키기 위해, 일시적 접합 조성물의 점도를 증가시키는 임의의 물질을 포함한다. 증점제는 또한 사용시 일시적 접합 조성물의 점도를 증가시키기 위해 빠르게 진행되는 (중합되는) 것이 가능한 저분자량 물질을 포함한다.
일시적 접합 조성물은 50 내지 99 중량%의 양의 하나 이상의 경화성 접착제 물질, 1 내지 50 중량%의 양의 하나 이상의 이형 첨가제, 0.01 내지 10 중량%의 양의 하나 이상의 구리 부동화제, 임의로 유기 용매, 및 임의로 하나 이상의 추가의 성분을 포함한다. 경화성 접착제 물질은 바람직하게는 50 내지 95 중량%의 양으로 존재한다. 이형 첨가제는 2 내지 50, 더 바람직하게는 5 내지 45, 더욱더 바람직하게는 5 내지 40 중량%의 양으로 존재하는 것이 바람직하다. 바람직하게는, 구리 부동화제는, 0.01 내지 5 중량%, 더 바람직하게는 0.01 내지 2.5 중량%, 더욱더 바람직하게는 0.01 내지 2 중량%의 양으로 존재한다. 적은 양, 예컨대 0.05 중량% 이하의 구리 부동화제가 사용되는 경우, 폴리에테르아민이 이형 첨가제로서 사용되고, 더 바람직하게는 폴리에테르 및 폴리에테르아민의 조합이 이형 첨가제로서 사용되는 것이 바람직하다. 존재하는 경우, 유기 용매의 양은 바람직하게는 경화성 접착제 조성물, 이형 첨가제, 구리 부동화제, 및 임의의 선택적인 추가 성분을 용해시키거나 분산시키기 위해, 바람직하게는 용해시키기 위해 충분한 것이다. 유기 용매의 양은 통상적으로 0 내지 50 중량%이다. 바람직하게는 유기 용매가 사용된다. 임의로, 하나 이상의 상용화제가 조성물의 총 중량 기준으로 0 내지 40 중량%, 바람직하게는 1 내지 40 중량%의 양으로 사용될 수 있다. 다른 추가 성분은 각각 0 내지 15 중량%의 양으로 존재할 수 있다. 본 일시적 접합 조성물은 경화성 접착제 물질, 이형 첨가제, 구리 부동화제, 및 임의의 추가의 성분을 임의의 순서로 조합함으로써 제조될 수 있다.
사용시, 본 일시적 접합 조성물은 캐리어 기판의 접착 표면, 구리 표면을 갖는 반도체 기판의 정면, 또는 이 두 표면에 임의의 적합한 방법으로 배치될 수 있다. 일시적 접합 조성물을 배치시키기 위한 적합한 방법은, 비제한적으로, 다른 방법 중 스핀-코팅, 커튼 코팅, 스프레이 코팅, 롤러 코팅, 딥 코팅, 기상 증착, 및 적층 예컨대 진공적층을 포함한다. 반도체 제조 산업에서, 스핀-코팅은 현존하는 장비와 공정을 이용하는 바람직한 방법이다. 스핀-코팅시, 조성물의 고형분은 스핀 속도에 따라 조절하여 이것이 적용되는 표면 상에서의 조성물의 원하는 두께를 달성할 수 있다. 통상적으로, 본 조성물은 400 내지 4000 rpm의 스핀 속도로 스핀-코팅된다. 반도체 기판 또는 캐리어 기판 상에 제공되는 일시적 접합 조성물의 양은 조성물에서의 총 고형분, 생성된 일시적 접합층의 원하는 두께, 및 당업자에게 익히-알려진 다른 인자에 좌우된다. 일시적 접합 조성물의 필름 또는 층이 예컨대 스핀-코팅에 의해 캐스팅되는 경우, 필름의 증착 과정에서 대부분 (또는 모든) 용매는 증발된다. 바람직하게는, 표면에 배치된 이후, 일시적 접합 조성물은 가열되어 (베이킹되어) 임의의 잔류하는 용매를 제거한다. 다른 온도가 사용될 수 있지만, 통상적으로 베이킹 온도는 90 내지 160℃이다. 잔류 용매를 제거하기 위한 이와 같은 베이킹은 전형적으로 대략 2분 동안 실시되나, 더 많거나 적은 시간이 적절하게 사용될 수 있다.
대안적인 바람직한 방법에 있어서, 일시적 접합 조성물은 건조 필름으로서 형성되고 적층에 의해 캐리어 기판의 접착 표면, 구리 표면을 갖는 반도체 기판의 정면, 또는 두 표면 상에 배치된다. 진공 증착 기술을 포함하는, 다양한 적합한 증착 기술이 당업자에게 잘 알려져 있다. 건조 필름 형성시, 일시적 접합 조성물은 우선 적합한 필름 지지체 시트 예컨대 폴리에스테르 시트, 바람직하게는 폴리에틸렌테레프탈레이트 (PET) 시트 또는 폴리이미드 시트 예컨대 KAPTON™ 폴리이미드의 정면 상에 슬롯-다이 코팅, 그라비아 인쇄, 또는 다른 적합한 방법을 사용하여 배치된다. 조성물은 이후 90 내지 140℃와 같은 적절한 온도에서, 1 내지 30분과 같은 적절한 시간 동안 소프트 베이킹되어 임의의 용매를 제거한다. 폴리에틸렌과 같은 중합체 필름 커버 시트는 이후 건조된 일시적 접합 조성물 상에 실온에서 롤-적층되어 저장 및 취급 과정에서 조성물을 보호한다. 건조된 일시적 접합 조성물을 캐리어 및/또는 반도체 기판 상에 배치하기 위해, 커버 시트가 우선 제거된다. 이후, 지지체 시트 상의 건조된 일시적 접합 조성물은 롤-적층 또는 진공 적층을 사용하여 적절한 표면 상에 적층된다. 적층 온도는 20 내지 120℃ 범위일 수 있다. 지지체 시트는 이후 제거되고 (박리되고), 이 표면 상에 건조된 일시적 접합 조성물이 남겨진다. 이 방법을 사용하여 도 1a, 1b, 및 1c에 예시된 구조체가 실현될 수 있다.
도 1a는 일시적 접합 조성물(3)이 예컨대 스핀-코팅에 의해 캐리어 기판(1)의 접착 표면 상의 임의의 접착 촉진제층(2) 상에 배치된 본 발명의 제1 구현예를 예시한다. 도 1b는 일시적 접합 조성물(3)이 구리 기둥(4a)의 형태의 구리-함유 인터커넥트 피처를 갖는 반도체 기판 (웨이퍼로서 예시됨)(5)의 정면 상에 배치되고, 구리 표면을 또한 가질 수 있고, 솔더 범프(4b)와 같은 다른 인터커넥트 피처를 임의로 가질 수 있는 본 발명의 대안적인 구현예를 예시한다. 반도체 웨이퍼가 단리 한 유형의 구리-함유 피처, 예컨대 구리 기둥, 또는 다양한 구리-함유 피처를 가질 수 있음은 당업자에게 이해될 수 있을 것이다. 도 1b에서의 일시적 접합 조성물(3)은 구리 기둥(4a) 및 임의의 솔더 범프(4b) 부근을 충전하도록 충분히 유동적일 수 있다. 도 1b에서, 캐리어 기판(1)의 접착 표면은 임의의 접착 촉진제층(2)을 가진다. 도 1c는 일시적 접합 조성물(3)이 반도체 웨이퍼(5)의 정면 및 접착제 촉진제층(2)을 갖는 캐리어 기판(1)의 접착 표면 상에 배치되는 본 발명의 제3 구현예를 예시한다. 도 1c에서의 일시적 접합 조성물(3)은 구리 기둥(4a) 및 임의의 솔더 범프(4b) 부근을 충전하도록 충분히 유동적일 수 있다. 도 1c에서, 반도체 웨이퍼 상에 배치된 일시적 접합 조성물은 캐리어 기판의 접착 표면 상에 배치된 일시적 접합 조성물과 동일하거나 상이할 수 있다. 일시적 접합 조성물의 다중층이 원하는 두께를 달성하기 위해 적용될 수 있음은 당업자에게 이해될 수 있을 것이다.
일시적 접합 조성물이 구리 표면을 갖는 구리 표면을 갖는 반도체 웨이퍼의 정면 또는 캐리어 기판의 접착 표면 상에 배치되고, 구조체는 각각 도 1a 및 1b에서의 화살표에 의해 예시된 바와 같이, 캐리어 웨이퍼의 접착 표면 또는 구리 표면을 갖는 반도체 웨이퍼를 일시적 접합 조성물과 접촉시킴으로써 형성된다. 일시적 접합 조성물이 구리 표면을 갖는 반도체 웨이퍼의 정면 및 캐리어 기판의 접착 표면 상에 모두 배치된 이후, 구조체는 2개의 일시적 접합 조성물층을 도 1c에서의 화살표에 의해 예시한 바와 같이 접촉시킴으로써 형성된다. 임의의 적합한 방법, 예컨대 열과 압력이 인가되는 열압축 접합에 의해 캐리어 기판, 반도체 웨이퍼 및 일시적 접합 조성물을 접촉시키기 위해 사용될 수 있다. 예시적인 방법이 미국특허 제7,713,835호 및 미국특허출원 공개번호 제2010/0263794호 및 제2011/0272092호에 개시되어 있다. 통상적으로, 열압축 접합은 중공(voiding)을 감소시키기 위해 진공 하에서 수행된다. 캐리어 기판 및 반도체 웨이퍼 모두 진공 챔버에 배치되고, 캐리어 기판 및 웨이퍼 중 하나 이상에 배치된 일시적 접합 조성물은 이후, 아릴사이클로부텐 접착제 물질의 경우, 원하는 온도, 예컨대 50 내지 200℃로 1 내지 10분 동안 가열되고, 다음으로 챔버는 비워지고 캐리어 기판과 반도체 웨이퍼가 일시적 접합 조성물과 접촉되고 챔버는 이후 예컨대 1 내지 100 kPa로 임의로 가압되는 것이 바람직하다. 다음으로, 접합된 쌍은 챔버로부터 제거되고 경화되고, 또는 임의로 챔버 내에서 경화된다. 일시적 접합 조성물의 경화는 통상적으로 아릴사이클로부텐 접착제 물질의 경우 180 내지 250℃의 온도로 1 내지 600분 동안 조성물을 가열함으로써 달성된다.
도 2a는 도 1a-1c에서 각각 예시된 성분이 접촉된 후 형성된 구조체를 예시한다. 도 2a에서, 반도체 웨이퍼(5)는 구리 표면을 가지거나 가지지 않는 구리 기둥(4a) 및 솔더 범프(4b)로서 나타낸 인터커넥트 피처를 가지고, 일시적 접합 조성물(3)은 반도체 웨이퍼(5)에 직접적으로 인접하고 피처 (4a 및 4b) 근처에 배치되고, 일시적 접합 조성물은 캐리어 기판(1)에 직접적으로 인접한 임의의 접합 촉진제층(2)에 또한 직접적으로 인접한다. 도 2a에서의 구조체가 형성되는 경우, 일시적 접합 조성물은 이후 접착제 물질이 경화되기 충분한 조건에 가해진다. 이러한 조건은 가열, 화학선방사선 (광)에의 노출 또는 이들의 조합을 포함한다. 바람직하게는, 가열이 단독 또는 광에의 노출과 조합하여 사용되고, 더 바람직하게는 접착제 물질은 가열에 의해 경화된다. 가열 속도는 보다 더 조절된 방식으로 접착제 물질이 즉각적으로 경화되지 않도록 선택된다. 즉, 중합 속도는 이형 첨가제의 상 분리의 속도보다 느려야 한다. 접착제 물질의 경화 과정 및/또는 이전에, 구리 부동화제가 구리 표면을 코팅한다.
경화 과정에서, 이론에 구속됨 없이, 이형 첨가제는 경화성 접착제 물질로부터 상 분리되고 (즉, 중합 유도 상 분리가 일어나고), 일반적으로 반도체 웨이퍼의 상대적으로 더 친수성인 표면 (정면)을 향하여 이동하는 것으로 여겨진다. 부동화제는 접착제 물질의 경화 단계 이전 및/또는 그 과정에서 구리 표면을 코팅한다. 경화 이후, 일시적 접합층이, 도 2b에 예시된 바와 같이, 반도체 웨이퍼와 캐리어 기판의 접착 표면 사이에 형성되고, 이에는 경화된 일시적 접합 조성물 (이하 일시적 접합층)(3)은 상대적으로 적은 양의 이형 첨가제를 포함하는 캐리어 웨이퍼에 인접한 제1 영역(3a) 및 상대적으로 높은 (더 많은) 양의 이형 첨가제를 포함하는 반도체 웨이퍼에 인접한 제2 영역(3b)으로 구성된다. 영역(3b)는 상대적으로 영역(3a)보다 더 작다. 도 2b는 예시 목적을 위해서만 정의된 영역(3a 및 3b)을 나타낸다. 이론에 구속됨 없이, 영역 (3a 및 3b)은 일시적 접합층에서의 이형 첨가제의 집결 (3a에서의 저함량으로부터 3b로의 고함량으로)의 연속체를 나타내고 또는 이들은 영역(3b)은 이형 첨가제의 대부분의 양을 포함할 수 있는, 상이한 농도의 이형 첨가제를 포함하는 구분된 영역을 나타내는 것으로 여겨진다. 영역(3a 및 3b)은 구별되는 영역 또는 연속체를 나타내고, 영역(3b)은 이형 첨가제를 대부분을 포함한다. 경화된 첨가제 물질 (일시적 접합층)은 아릴사이클로부텐 접착체 물질로 구성되는 경우, 이러한 경화된 물질은 통상적으로 1 GPa 초과의 모듈러스 및 파단점에서 20% 미만의 연신율을 가진다.
일시적 접합층이 형성되는 경우, 도 2c에 예시된 바와 같이, 하나 이상의 적절한 작업, 예컨대 웨이퍼의 후면의 연마 (시닝(thinning))이 반도체 웨이퍼 상에 실시될 수 있고, 이에서 반도체 웨이퍼(5)의 후면은 연마되어 (시닝되어) 평평한 표면(5a)이 형성된다. 추가의 작업, 예컨대 반도체 웨이퍼의 후면 상에의 패턴화, 비아 홀의 형성 및 전도성 컨택트의 형성이 수행될 수 있다. 도 2d는 임의의 접착제 촉진층(2)을 갖는 캐리어 기판(1), 캐리어 기판(1)에 반도체 웨이퍼(5)를 연결하는 일시적 접합층(3)을 갖는 구조체를 예시하고, 이에서 일시적 접합층은 인터커넥트 피처, 예컨대 반도체 웨이퍼의 정면 상에 구리 표면을 갖는 구리 기둥 및/또는 솔더 범프를 둘러싸고, 웨이퍼(5)의 후면은 연마되고 그 위에 금속 컨택트(6)가 형성된다.
캐리어 기판에 인접한 일시적 접합층에서의 이형 첨가제의 농도에 비해 더 높은 농도의 이형 첨가제가 인접한, 바람직하게는 직접적으로 인접한 반도체 기판의 정면이, 캐리어 기판과 일시적 접합층 사이의 접착 에너지와 비교하여 반도체 기판과 일시적 접합층 사이에 더 낮은 접착 에너지를 갖는 구조체를 제공한다. 바람직하게는, 반도체 기판-일시적 접합층 계면 및 캐리어 기판-일시적 접합층 계면 사이의 접착 에너지의 차이는 20 J/m2 초과이고, 더 바람직하게는 25 J/m2 초과이다. 일시적 접합층과 인터커넥트 구조체를 갖지 않는 반도체 기판의 정면 사이의 접착 에너지는 5 J/m2 이하, 바람직하게는 5 J/m2 미만이고, 더 바람직하게는 3 J/m2 미만, 가장 바람직하게는 2 J/m2 이하이다. 일시적 접합층 및 캐리어 기판의 접착 표면 사이의 접착 에너지는 바람직하게는 30 J/m2 초과, 더 바람직하게는 35 J/m2 초과, 더욱 바람직하게는 40 J/m2 이상이다. 접착 에너지에서의 이러한 차이는 캐리어 기판과 비교하여 일시적 접합층으로부터의 반도체 기판의 더 용이한 이형을 가능하게 한다.
반도체 기판 상에 수행되는 작업의 완료 이후, 반도체 기판은 이후 캐리어 기판 및 일시적 접합층으로부터 분리된다. 일시적 접합층으로부터 반도체 기판을 분리하는 임의의 적합한 방법은 예컨대 미국특허출원 공개번호 제2010/0263794호; 제2011/0308739호; 및 제2012/0028438호 및 국제특허출원 제WO 2011/079170호에 개시된 것을 사용할 수 있다. 구조체는 반도체 웨이퍼의 분리를 촉진하기 위해 임의로 가열될 수 있으나, 이러한 가열은 요구되지 않는다. 본 발명의 장점은 일시적 접합층과 반도체 기판 사이의 이러한 낮은 접착 에너지로, 구조체에 힘을 가하거나 분리하기 위해 반도체 기판과 캐리어 기판 사이의 웨지에 힘을 가함으로써 분리가 용이하게 이루어진다. 분리가 개시되는 경우, 반도체 기판은 일시적 접합층으로부터 용이하게 분리된다. 도 2e는 임의의 접착 촉진체층(2) 및 일시적 접합층의 두 영역(3a 및 3b)을 갖는 캐리어 기판(1)으로부터 분리되는, 정면 상의 구리 기둥(4a) 및 솔더 범프(4b) 및 후면 상의 컨택트(6)로서 나타내는 인터커넥트 피처를 갖는 가공된 반도체 기판(웨이퍼로서 예시됨)(5)를 나타내는 본 발명의 일 양태를 예시한다. 가공된 반도체 웨이퍼(5)는 이후 적절한 용매 또는 용매 혼합물로 세정되어 임의의 잔류물을 제거하고 이후 건조된다. 적절한 세정제는, 비제한적으로, 이소프로판올, 아세톤, 메시틸렌, 암모니아/물, 물/계면활성제 등을 포함한다. 도 2f는 영역(3b)이 분리 이후 반도체 웨이퍼의 정면 상에 잔류하는 대안적인 양태를 예시하고, 이는 이후 반도체 웨이퍼(5)를 적절한 용매 또는 용매 혼합물과 접촉시키고 건조시킴으로써 용이하게 제거된다. 도 2e 및 2f에서 예시된 바와 같이, 본 일시적 접합층은 반도체 기판의 표면으로부터, 지형적 피처(topographic feature), 예컨대 금속 기둥 및 솔더 범프를 갖는 부분으로부터 제거될 수 있고, 어떠한 경화된 접착제 물질 잔유물을 거의 남기지 않는다.
특정 인터커넥트 피처, 예컨대 솔더 범프 및 기둥은 주어진 부분에서 피처의 크기 및 형상, 및 이 피처의 상대적 밀도로 인해 임의의 일시적 접합층을 제거함에 있어서의 문제점을 나타낸다. 이는 표면적의 증가를 초래하고, C4 범프의 경우 반도체 기판 표면 근처에서의 재진입 프로파일(reentrant profile)을 초래한다. 재진입 프로파일 또는 오버행은 접착제의 저에너지 탈접합에 대한 곤란성을 유의미하게 증가시킨다. 따라서, 더 많은 양의 이형 첨가제가 이러한 인터커넥트 피처를 갖는 반도체 기판의 양호한 이형을 보장하기 위해 본 일시적 접합 조성물에 요구될 수 있다. 더 많은 양의 이형 첨가제는 반도체 기판의 정면에 인접한 이형 첨가제를 주로 포함하는 더 큰 영역(도 2b에서의 3b)을 생성하고, 이는 이러한 지형적 피처를 갖는 부분에서 웨이퍼의 분리를 촉진할 것이다. 본 발명의 부동화제는 반도체 기판의 정면 상의 구리 표면을 코팅한다. 패시베이션화되지 않은 구리 표면 보다 이러한 패시베이션화된 구리 표면, 특히 패시베이션화된 구리-함유 인터커넥트 구조체, 예컨대 패시베이션화된 구리 기둥으로부터 일시적 접합층을 분리하는 것이 더 용이하다.
반도체 웨이퍼 코팅: 반도체 웨이퍼를 통합된 핫 플레이트 및 웨이퍼 이동 시스템을 갖는 Site Service Tractrix 스핀-코팅 시스템 상에서 코팅하였다. 일정 양의 샘플 (6-8g)을 동적 분산 및 1000 내지 2000 rpm의 스핀 속도를 사용하여 최대 45초 동안 비처리된 실리콘 웨이퍼 상에 배치하였고, 이후 핫 플레이트 상에서 90초 동안 120℃로 소프트 베이킹하였다. 최종 코팅 두께는 스핀 속도에 반비례하여 좌우되었고, 통상적으로 25 내지 100㎛ 범위였다.
캐리어 기판 코팅: 다르게 구체화하지 않은 경우, 캐리어 웨이퍼를 웨이퍼 표면을 경화 후 일시적 접합층의 접착을 향상시키는 폴리(알콕시실란) 접착 촉진제 (Dow Electronic Materials로부터 이용가능한 AP-9000S™ Adhesion Promoter)로 웨이퍼 표면을 처리함으로써 접합 연구를 위해 제조하였다. 접착 촉진제를 정적 분산으로 스핀-코터를 사용하여 도포하였고, 그 이후 45초 동안 2000 rpm에서 스핀시키고 2분 동안 100℃에서 핫 플레이트 베이킹 단계를 수행하였다.
캐리어 기판에 대한 반도체 웨이퍼 접합: 반도체 웨이퍼 조각 및 그 위에 배치된 일시적 접합 조성물의 층을 갖는 것인 캐리어 웨이퍼 조각을, 직접 접촉하여 배치된 핫 플레이트 상에서 가열하고 상기 부품들이 미끄러지는 것을 방지하기 위해 클램프를 접착시킴으로써 접합시켰다. 대안적으로, 웨이퍼 조각을 진공 라미네이터에서 접합시켰다. 상기 샘플을 이후 급속 열적 어닐링 챔버 또는 질소 고로에서 210℃에서 1시간 동안 경화시켰다.
실시예 1: 대조군. 받은 대로 사용되는 100 mm 실리콘 웨이퍼를, 이형 첨가제로서 6700의 Mn을 갖는 에틸렌옥사이드-부틸렌옥사이드-에틸렌옥사이드 트리블록 중합체 (FORTEGRA™ 100, Dow Chemical Company로부터 이용가능함) 고형물 기준 8 중량% 및 상용화제로서 1800의 Mn을 갖는 폴리부틸렌옥사이드 모노도데실페닐 에테르 고형물 기준 16 중량%와 함께 DVS-비스BCB 올리고머를 함유하는 접착제를 포함하는 일시적 접합 조성물로 스핀-코팅하였다. 코팅된 웨이퍼를 210℃에서 1분 동안 경화된 200 mm의 순수 DVS-비스BCB 중합체로 코팅된 100 mm 실리콘 캐리어 웨이퍼에 접합하였다. 210℃에서 1시간 동안 접합된 웨이퍼 쌍을 경화시킨 후, 웨이퍼 사이에 면도날을 삽입함으로써 웨이퍼를 용이하게 분리할 수 있었다.
실시예 2: 비교예 1. 실리콘 웨이퍼가 스퍼터링된 구리 표면을 갖는 100 mm 실리콘 웨이퍼로 대체하고, 일시적 접합 조성물을 구리 표면에 도포한 것을 제외하고, 실시예 1의 과정을 반복하였다. 접합된 웨이퍼 쌍을 경화시킨 후, 웨이퍼 사이에 면도날을 삽입하여 웨이퍼를 분리할 수 없었다.
실시예 3: 비교예 2. 실리콘 웨이퍼의 구리 표면을 우선 하기 조건으로 Ar 플라즈마를 사용하여 세정한 것을 제외하고 실시예 2의 과정을 반복하였다: 전력 = 250 W, 압력 = 300 mTorr, Ar 유동 = 170 sccm, 플라즈마 시간 = 90 초. 일시적 접합 조성물을 플라즈마 세정 구리 표면에 도포하였다. 코팅된 웨이퍼를 210℃에서 1분 동안 경화된 200 mm의 순수 DVS-비스BCB 중합체로 코팅된 100 mm 실리콘 캐리어 웨이퍼에 접합시켰다. 접합된 쌍의 웨이퍼를 이후 210℃에서 1시간 동안 경화시켰다. 경화 후, 웨이퍼 사이에 면도날을 삽입함으로써 웨이퍼를 용이하게 분리할 수 없었다. 다음으로, 경화된 접합 웨이퍼 쌍을 260℃에서 5분 동안 추가로 경화시키고 이후 실온으로 냉각시켰다. 이 추가의 고온 경화 단계 이후, 웨이퍼 사이에 면도날을 삽입하여 웨이퍼를 분리할 수 있었다.
실시예 4: 비교예 3. 받은 대로 사용되는, 스퍼터링된 구리로 코팅된 표면을 갖는 100 mm 실리콘 웨이퍼를, 접착제 물질로서 DVS-비스BCB 올리고머 75 중량%, 이형 첨가제로서 6700의 Mn을 갖는 에틸렌옥사이드-부틸렌옥사이드-에틸렌옥사이드 트리블록 중합체 고형물 기준 8 중량%, 상용화제로서 1800의 Mn을 갖는 폴리부틸렌옥사이드 모노도데실페닐 에테르 고형물 기준 16 중량%, 및 PROGLYDE™ DMM 용매 (Dow Chemical Company 사제) 중 총 68.4 중량%를 갖는 페놀성 항산화제 (IRGANOX 1010) 고형물 기준 1 중량%를 포함하는 일시적 접합 조성물의 층으로 스핀-코팅하였다. 일시적 접합 조성물의 층을 이후 120℃에서 2분 동안 건조시켰다. 이 코팅된 웨이퍼를 AP-9000S 접착 촉진제 (Dow Chemical Company 사제)의 박막으로 코팅되고 이후 100℃에서 2분 동안 건조된 100 mm 실리콘 캐리어 웨이퍼에 접합시켰다. 질소 분위기 하에서 210℃에서 1시간 동안 접합된 웨이퍼 쌍을 경화시킨 후, 웨이퍼 사이에 면도날을 삽입함으로써 웨이퍼를 용이하게 분리할 수 없었다.
실시예 5: 비교예 4. 상기 일시적 접합 조성물을, 접착제 물질로서 DVS-비스BCB 올리고머 79 중량%, 이형 첨가제로서 2900의 분자량을 갖는 폴리(테트라메틸렌 글리콜) 고형물 (BASF로부터 PolyTHF 2900로서 이용 가능) 기준 13 중량%, BAC-45 (3000의 분자량을 갖는 디아크릴레이트 말단화된 부타디엔 고무) 고형물 기준 6 중량%, 디큐밀 퍼옥사이드 고형물 기준 1 중량%, 및 PROGLYDE™ DMM 용매 중 68.7 중량% 총 고형물을 갖는 페놀성 항산화제 고형물 기준 0.7 중량%를 포함하는 일시적 접합 조성물로 대체한 것을 제외하고 실시예 4의 과정을 반복하였다. 질소 분위기 하에서 210℃에서 1시간 동안 접합된 웨이퍼 쌍을 경화시킨 후, 웨이퍼 사이에 면도날을 삽입함으로써 웨이퍼를 용이하게 분리할 수 없었다.
실시예 6: 비교예 5. 일시적 접합 조성물이 벤조트리아졸 고형물 기준 0.8 중량%를 추가로 포함하는 것을 제외하고 실시예 4의 과정을 반복하였다. 질소 분위기 하에서 210℃에서 1시간 동안 접합된 웨이퍼 쌍을 경화시킨 후, 웨이퍼 사이에 면도날을 삽입함으로써 웨이퍼를 용이하게 분리할 수 없었다.
실시예 7. 받은 대로 사용되는, 스퍼터링된 구리로 코팅된 표면을 갖는 100 mm 실리콘 웨이퍼를, 접착제 물질로서 DVS-비스BCB 올리고머 75 중량%, 이형 첨가제로서 6700의 Mn을 갖는 에틸렌옥사이드-부틸렌옥사이드-에틸렌옥사이드 트리블록 중합체 고형물 기준 8 중량%, 상용화제로서 1800의 Mn을 갖는 폴리부틸렌옥사이드 모노도데실페닐 에테르 고형물 기준 16 중량%, 페놀성 항산화제 (IRGANOX 1010) 고형물 기준 1 중량%, 및 구리 부동화제로서 PROGLYDE™ DMM 용매 (Dow Chemical Company 사제) 중 68.4 중량% 총 고형물을 갖는 5-메틸-1H-벤조트리아졸 고형물 기준 0.8 중량%를 포함하는 일시적 접합 조성물의 층으로 스핀-코팅하였다. 일시적 접합 조성물의 층을 이후 120℃에서 2분 동안 건조시켰다. 이 코팅된 웨이퍼를 AP-9000S 접착 촉진제 (Dow Chemical Company 사제)의 박막으로 코팅되고 이후 100℃에서 2분 동안 건조시킨 100 mm 실리콘 캐리어 웨이퍼에 접합시켰다. 질소 분위기 하에서 210℃에서 1시간 동안 접합된 웨이퍼 쌍을 경화시킨 후, 웨이퍼 사이에 면도날을 삽입함으로써 웨이퍼를 분리할 수 있었다.
실시예 8. 5-메틸-1H-벤조트리아졸을 구리 부동화제로서 5-아미노-1H-벤조트리아졸 고형물 기준 0.05 중량%로 대체한 것을 제외하고 실시예 7의 과정을 반복하였다. 경화 후, 웨이퍼 사이에 면도날을 삽입함으로써 웨이퍼를 분리할 수 있었다.
실시예 9. 받은 대로 사용되는, 스퍼터링된 구리로 코팅된 표면을 갖는 100 mm 실리콘 웨이퍼를, 접착제 물질로서 DVS-비스BCB 올리고머 79 중량%, 이형 첨가제로서 2900의 분자량을 갖는 폴리(테트라메틸렌 글리콜) (POLYTHF 2900으로서 BASF로 이용가능함) 고형물 기준 13 중량%, BAC-45 (3000의 분자량을 갖는 디아크릴레이트 말단화된 부타디엔 고무) 고형물 기준 6 중량%, 디큐밀 퍼옥사이드 고형물 기준 1 중량% 및 페놀성 항산화제(IRGANOX 1010) 고형물 기준 0.7 중량% 및 PROGLYDE™ DMM 용매 (Dow Chemical Company 사제) 중 68.4 중량% 총 고형물을 갖는 구리 부동화제로서 5-메틸-1H-벤조트리아졸 고형물 기준 0.8 중량%를 포함하는 일시적 접합 조성물의 층으로 스핀-코팅하였다. 일시적 접합 조성물의 층을 이후 120℃에서 2분 동안 건조하였다. 이 코팅된 웨이퍼를 AP-9000S 접착 촉진제 (Dow Chemical Company 사제)의 박막으로 코팅되고 이후 100℃에서 2분 동안 건조시킨 100 mm 실리콘 캐리어 웨이퍼에 접합시켰다. 질소 분위기 하에서 210℃에서 1시간 동안 접합된 웨이퍼 쌍을 경화시킨 후, 웨이퍼 사이에 면도날을 삽입함으로써 웨이퍼를 분리할 수 있었다.
실시예 10. 5-메틸-1H-벤조트리아졸을 구리 부동화제로서 5-아미노-1H-벤조트리아졸 고형물 기준 0.05 중량%로 대체한 것을 제외하고 실시예 9의 과정을 반복하였다. 경화 후, 웨이퍼 사이에 면도날을 삽입함으로써 웨이퍼를 분리할 수 없었고, 이는 더 많은 양의 구리 부동화제가 이 제형을 위해 요구되는 것을 나타낸다.
실시예 11-12. 5-메틸-1H-벤조트리아졸을 구리 부동화제로서 벤조트리아졸-5-카복실산(실시예 11) 고형물 기준 0.05 중량%로 대체하거나 벤조트리아졸-5-카복실산 (실시예 12) 고형물 기준 0.01 중량%로 대체한 것을 제외하고 실시예 7의 과정을 반복하였다. 경화 후, 웨이퍼 사이에 면도날을 삽입함으로써 실시예 11 및 12 모두로부터의 웨이퍼를 분리할 수 있었다.
실시예 13. 5-메틸-1H-벤조트리아졸을 구리 부동화제로서 벤조트리아졸-5-카복실산 고형물 기준 0.01 중량%로 대체한 것을 제외하고 실시예 9의 과정을 반복하였다. 경화 후, 웨이퍼 사이에 면도날을 삽입함으로써 웨이퍼를 분리할 수 없었고, 이는 더 많은 양의 구리 부동화제가 이 제형을 위해 요구되는 것을 나타낸다.
실시예 14-20. 5-메틸-1H-벤조트리아졸을 표 1에 나타낸 양으로 구리 부동화제로서 1,2,3-벤조트리아졸-5-카복실레이트로 대체한 것을 제외하고 실시예 7의 과정을 반복하였다. 경화 후, 접합된 웨이퍼 쌍을 웨이퍼 사이에 면도날을 삽입하는 것에 의한 이형에 대해 평가하였다. 실시예 14-19의 각각에 대한 웨이퍼 쌍에 대해 용이하게 분리할 수 있었다. 실시예 20의 웨이퍼 쌍은 웨이퍼 사이에 면도날을 삽입함으로써 웨이퍼를 분리할 수 없었고, 이는 고형물의 0.001 중량% 초과의 구리 부동화제의 양이 필요함을 나타낸다.
[표 1]
Figure 112016024117613-pat00008
실시예 21-22. 5-메틸-1H-벤조트리아졸을 구리 부동화제로서 1,2,3-벤조트리아졸-5-카복실레이트(실시예 21) 고형물 기준 0.8 중량%로 대체하거나 1,2,3-벤조트리아졸-5-카복실레이트 (실시예 22) 고형물 기준 0.05 중량%로 대체한 것을 제외하고 실시예 9의 과정을 반복하였다. 경화 후, 웨이퍼 사이에 면도날을 삽입함으로써 실시예 21 및 22 모두로부터의 웨이퍼를 분리할 수 있었다.
실시예 23-26. 5-메틸-1H-벤조트리아졸을 표 2에 나타낸 양으로 구리 부동화제로서 5-클로로벤조트리아졸로 대체한 것을 제외하고 실시예 7의 과정을 반복하였다. 경화 후, 접합된 웨이퍼 쌍을 웨이퍼 사이에 면도날을 삽입하는 것에 의한 이형에 대해 평가하였다. 각각의 실시예 23-26에 대한 웨이퍼 쌍을 표 2에 나타낸 바와 같이 용이하게 분리할 수 있었다.
[표 2]
Figure 112016024117613-pat00009
실시예 27. 5-메틸-1H-벤조트리아졸을 구리 부동화제로서 5-클로로벤조트리아졸 고형물 기준 0.8 중량%로 대체한 것을 제외하고 실시예 9의 과정을 반복하였다. 경화 후, 웨이퍼 사이에 면도날을 삽입함으로써 웨이퍼를 용이하게 분리할 수 있었다.
실시예 28-31. 5-메틸-1H-벤조트리아졸의 양을 표 3에 나타낸 바와 같이 변화시킨 것을 제외하고 실시예 9의 과정을 여러 번 반복하였다. 경화 후, 접합된 웨이퍼 쌍을 웨이퍼 사이에 면도날을 삽입하는 것에 의한 이형에 대해 평가하였다. 각각의 실시예 28-30에 대한 웨이퍼 쌍을 용이하게 분리할 수 있었다. 실시예 31의 웨이퍼 쌍은 웨이퍼 사이에 면도날을 삽입하여 분리할 수 없었고, 이는 0.05 중량% 초과의 구리 부동화제의 양이 이 제형을 위해 필요함을 나타낸다.
[표 3]
Figure 112016024117613-pat00010
실시예 32. 25㎛ 구리 기둥 어레이를 갖는 4개의 100 mm 실리콘 웨이퍼 시험 비히클 각각을 일시적 접합 조성물의 하나의 층으로 스핀-코팅하였다. 일시적 접합 조성물 A는 접착제 물질로서 DVS-비스BCB 올리고머 75 중량%, 이형 첨가제로서 6700의 Mn을 갖는 에틸렌옥사이드-부틸렌옥사이드-에틸렌옥사이드 트리블록 중합체 고형물 기준 8 중량%, 상용화제로서 1800의 Mn을 갖는 폴리부틸렌옥사이드 모노도데실페닐 에테르 고형물 기준 16 중량%, 및 PROGLYDE™ DMM 용매 중 총 68.4 중량%를 갖는 페놀성 항산화제 (IRGANOX 1010) 고형물 기준 1 중량%를 함유한다. 일시적 접합 조성물 B는 A와 동일하나 보충적인 이형 첨가제로서 2000의 평균 분자량을 갖는 아민-말단화된 폴리프로필렌 옥사이드 중합체 (JEFFAMINE D-2000) 고형물 기준 2.5 중량%를 더 포함하였다. 일시적 접합 조성물 C는 A와 동일하나 구리 부동화제로서 벤조트리아졸-5-카르복실산 고형물의 0.025 중량%를 더 포함하였다. 일시적 접합 조성물 D는 A와 동일하나 보충적인 이형 첨가제로서 2000의 평균 분자량을 갖는 아민-말단화된 폴리프로필렌 옥사이드 중합체 (JEFFAMINE D-2000) 고형물 기준 2.5 중량% 및 구리 부동화제로서 벤조트리아졸-5-카르복실산 고형물의 0.025 중량%를 더 포함하였다. 각각의 코팅된 웨이퍼를 AP-9000S 접착 촉진제의 박막으로 코팅되고 이후 120℃에서 2분 동안 건조시킨 100 mm 실리콘 캐리어 웨이퍼에 접합시켰다. 질소 분위기 하에서 210℃에서 1시간 동안 접합된 웨이퍼 쌍을 경화시킨 후, 접합된 웨이퍼 쌍을 웨이퍼 사이에 면도날을 삽입하는 것에 의한 이형에 대해 평가하였다. 샘플 A 내지 C로부터 형성된 웨이퍼 쌍은 탈접합되지 못했다. 샘플 D로부터의 단 하나의 웨이퍼 쌍만 용이하게 탈접합되었다.

Claims (10)

  1. (a) 정면 및 후면을 갖고, 상기 정면은 구리 표면을 갖는, 반도체 기판을 제공하는 단계;
    (b) 접착 표면을 갖는 캐리어 기판을 제공하는 단계;
    (c) 상기 반도체 기판의 정면과 상기 캐리어 기판의 접착 표면 사이에 경화성 접착제 물질, 이형 첨가제 및 구리 부동화제를 포함하는 일시적 접합 조성물을 배치시키는 단계; 및
    (d) 상기 접착제 물질을 경화시켜, 상기 반도체 기판의 정면과 상기 캐리어 기판의 접착 표면 사이에 배치된 일시적 접합층을 제공하는 단계를 포함하며,
    상기 캐리어 기판의 접착 표면에 인접한 상기 일시적 접합층은 상대적으로 더 적은 양의 상기 이형 첨가제를 포함하고, 상기 반도체 기판의 정면에 인접한 상기 일시적 접합층은 상대적으로 더 많은 양의 상기 이형 첨가제를 포함하며,
    상기 구리 부동화제가 치환된 질소-함유 헤테로방향족 화합물인,
    캐리어 기판에 반도체 기판을 이형가능하도록 접착시키는 방법.
  2. 제1항에 있어서, 경화성 접착제 물질이 폴리아릴렌 올리고머, 사이클릭-올레핀 올리고머, 아릴사이클로부텐 올리고머, 비닐 방향족 올리고머 및 이들의 혼합물로부터 선택되는, 방법.
  3. 제2항에 있어서, 구리 부동화제가, C1-10 알킬, C6-10 아릴, C7-20 아랄킬, C2-10 알케닐, C1-10 알콕시, 카복시, C1-10 알콕시카보닐, 카르브-C1-10-알콕시, 설폭시, 하이드록시, 티올, C1-10 알킬메르캅탄, C6-10 아릴메르캅탄, 아미노, C1-10 알킬 아미노, 디-C1-10-알킬아미노, C6-10 아릴 아미노, 디-C6-10-아릴아미노, C1-10 아미도, C2-50 알킬아미도, C3-50 디알킬아미도 및 할로겐으로부터 선택된 하나 이상의 치환체로 대체되는 하나 이상의 수소를 방향족 고리 상에 갖는, 치환된 질소-함유 헤테로방향족 화합물인, 방법.
  4. 제1항 또는 제3항에 있어서, 이형 첨가제가 폴리에테르 화합물, 폴리에테르아민 화합물, 및 이들의 혼합물로부터 선택되는, 방법.
  5. 제1항에 있어서, 이형 첨가제가 폴리알킬렌 옥사이드 단독중합체, 폴리알킬렌 옥사이드 공중합체, 및 이들의 혼합물로부터 선택되는, 방법.
  6. 제1항에 있어서, 일시적 접합 조성물과 접촉하기 이전에 접착 촉진제로 캐리어 기판의 접착 표면을 처리하는 단계를 추가로 포함하는, 방법.
  7. 제1항 또는 제3항에 있어서, (e) 상기 반도체 기판의 후면 상에 작업을 수행하는 단계; 및 (f) 상기 일시적 접합층으로부터 상기 반도체 기판의 정면을 분리하는 단계를 추가로 포함하는, 방법.
  8. 폴리아릴렌 올리고머, 사이클릭-올레핀 올리고머, 아릴사이클로부텐 올리고머, 비닐 방향족 올리고머 및 이들의 혼합물로부터 선택되는 경화성 접착제 물질;
    이형 첨가제; 및
    구리 부동화제;를 포함하며,
    상기 구리 부동화제가, C1-10 알킬, C6-10 아릴, C7-20 아랄킬, C2-10 알케닐, C1-10 알콕시, 카복시, C1-10 알콕시카보닐, 카르브-C1-10-알콕시, 설폭시, 하이드록시, 티올, C1-10 알킬메르캅탄, C6-10 아릴메르캅탄, 아미노, C1-10 알킬 아미노, 디-C1-10-알킬아미노, C6-10 아릴 아미노, 디-C6-10-아릴아미노, C1-10 아미도, C2-50 알킬아미도, C3-50 디알킬아미도 및 할로겐으로부터 선택된 하나 이상의 치환체로 대체되는 하나 이상의 수소를 방향족 고리 상에 갖는, 치환된 질소-함유 헤테로방향족 화합물인,
    일시적 접합 조성물.
  9. 제8항에 있어서, 이형 첨가제가 폴리에테르 화합물, 폴리에테르아민 화합물 및 이들의 혼합물로부터 선택되는, 일시적 접합 조성물.
  10. 제8항에 있어서, 구리 부동화제가 C1-10 알킬벤즈이미다졸, 아미노벤즈이미다졸, C1-10 알킬아미노벤즈이미다졸, 디-C1-10-알킬벤즈이미다졸, C6-10 아릴벤즈이미다졸, 카복시벤즈이미다졸, C1-10 알콕시카보닐벤즈이미다졸, 할로벤즈이미다졸, C1-10 알킬벤조트리아졸, 아미노벤조트리아졸, C1-10 알킬아미노벤조트리아졸, 디-C1-10-알킬벤조트리아졸, C6-10 아릴벤조트리아졸, 카복시벤조트리아졸, C1-10 알콕시카보닐벤조트리아졸, C1-10 아미도벤조트리아졸, C2-50 알킬아미도벤조트리아졸, C3-50 디알킬아미도벤조트리아졸 및 할로벤조트리아졸로부터 선택되는, 일시적 접합 조성물.
KR1020160018925A 2015-03-03 2016-02-18 임시적 접합 KR101767119B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/636,981 2015-03-03
US14/636,981 US9644118B2 (en) 2015-03-03 2015-03-03 Method of releasably attaching a semiconductor substrate to a carrier

Publications (2)

Publication Number Publication Date
KR20160107097A KR20160107097A (ko) 2016-09-13
KR101767119B1 true KR101767119B1 (ko) 2017-08-24

Family

ID=55262658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160018925A KR101767119B1 (ko) 2015-03-03 2016-02-18 임시적 접합

Country Status (6)

Country Link
US (1) US9644118B2 (ko)
EP (1) EP3065166A1 (ko)
JP (1) JP6346209B2 (ko)
KR (1) KR101767119B1 (ko)
CN (1) CN105938801B (ko)
TW (1) TWI619790B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9296915B1 (en) * 2015-04-10 2016-03-29 Dow Global Technologies Llc Toughened arylcyclobutene polymers
JP7201342B2 (ja) * 2018-06-06 2023-01-10 株式会社ディスコ ウエーハの加工方法
JP2019220550A (ja) 2018-06-19 2019-12-26 株式会社ディスコ ウエーハの加工方法
CN108734154B (zh) * 2018-07-27 2023-08-15 星科金朋半导体（江阴）有限公司 一种超薄指纹识别芯片的封装方法及其封装结构
CN108734156B (zh) * 2018-07-27 2023-08-15 星科金朋半导体（江阴）有限公司 一种超薄指纹识别芯片的封装方法及其封装结构

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661193A (en) 1984-08-27 1987-04-28 The Dow Chemical Company Adhesive compositions for arylcyclobutene monomeric compositions
US4812588A (en) 1987-12-14 1989-03-14 The Dow Chemical Company Polyorganosiloxane-bridged bisbenzocyclobutene monomers
WO1989006253A1 (en) 1987-12-25 1989-07-13 Nippon Zeon Co., Ltd. Hydrogenated derivative of ring-opening copolymer and process for its production
US5136069A (en) 1991-03-28 1992-08-04 The Dow Chemical Company Process for preparing vinylically-unsaturated compounds (II)
US5138081A (en) 1991-04-30 1992-08-11 The Dow Chemical Company Process for purifying vinylically-unsaturated organosilicon compounds
US5854302A (en) 1993-04-29 1998-12-29 The Dow Chemical Company Partially polymerized divinylsiloxane linked bisbenzocyclobutene resins and methods for making said resins
EP0647676B1 (de) 1993-10-06 1999-07-21 Ticona GmbH Modifiziertes Cycloolefincopolymer
JPH07118619A (ja) * 1993-10-25 1995-05-09 Sekisui Chem Co Ltd 水溶性粘着剤組成物
BR9610547A (pt) 1995-09-12 1999-07-06 Dow Chemical Co Compostos aromáticos substituídos com etinila síntese polímeros e usos dos mesmos
US5874026A (en) * 1997-12-01 1999-02-23 Calgon Corporation Method of forming corrosion inhibiting films with hydrogenated benzotriazole derivatives
EP1305356A1 (en) 2000-07-19 2003-05-02 Dow Global Technologies Inc. Spin-on-dielectric compositions with coating enhancer
US6722950B1 (en) * 2000-11-07 2004-04-20 Planar Labs Corporation Method and apparatus for electrodialytic chemical mechanical polishing and deposition
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
KR101180497B1 (ko) 2002-11-29 2012-09-06 안드레아스 야콥 중간층 및 지지층을 갖는 웨이퍼 및 웨이퍼를 처리하기위한 방법 및 장치
US6869894B2 (en) 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
JP2005150235A (ja) 2003-11-12 2005-06-09 Three M Innovative Properties Co 半導体表面保護シート及び方法
KR101278460B1 (ko) 2005-03-01 2013-07-02 다우 코닝 코포레이션 반도체 가공을 위한 임시 웨이퍼 접착방법
WO2007099146A1 (de) 2006-03-01 2007-09-07 Jakob + Richter Ip-Verwertungsgesellschaft Mbh Verfahren zum bearbeiten insbesondere dünnen der rückseite eines wafers, wafer-träger-anordnung hierfür und verfahren zur herstellung einer solchen wafer-träger-anordnung
US20080014532A1 (en) 2006-07-14 2008-01-17 3M Innovative Properties Company Laminate body, and method for manufacturing thin substrate using the laminate body
US7713835B2 (en) 2006-10-06 2010-05-11 Brewer Science Inc. Thermally decomposable spin-on bonding compositions for temporary wafer bonding
US20080200011A1 (en) * 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
JP5863157B2 (ja) * 2006-12-18 2016-02-16 日東電工株式会社 粘着シート
JP5256641B2 (ja) 2007-04-06 2013-08-07 Ｊｓｒ株式会社 接着剤組成物
US7935780B2 (en) 2007-06-25 2011-05-03 Brewer Science Inc. High-temperature spin-on temporary bonding compositions
US20090017323A1 (en) 2007-07-13 2009-01-15 3M Innovative Properties Company Layered body and method for manufacturing thin substrate using the layered body
CN101925996B (zh) 2008-01-24 2013-03-20 布鲁尔科技公司 将器件晶片可逆地安装在载体基片上的方法
US8092628B2 (en) 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
DE102008044200B4 (de) 2008-11-28 2012-08-23 Thin Materials Ag Bonding-Verfahren
DE102008055155A1 (de) 2008-12-23 2010-07-01 Thin Materials Ag Trennverfahren für ein Schichtsystem umfassend einen Wafer
JP5439583B2 (ja) 2009-04-16 2014-03-12 スス マイクロテク リソグラフィー，ゲーエムベーハー 一時的なウェハーボンディング及びデボンディングのための改善された装置
TW201043658A (en) 2009-06-15 2010-12-16 Sumitomo Bakelite Co Temporarily fixing agent for semiconductor wafer and method for producing semiconductor device using the same
KR20100134491A (ko) 2009-06-15 2010-12-23 스미토모 베이클리트 컴퍼니 리미티드 반도체 웨이퍼의 가고정제 및 그것을 이용한 반도체 장치의 제조 방법
DE102009028025A1 (de) * 2009-07-27 2011-02-03 Henkel Ag & Co. Kgaa Mehrstufiges Verfahren zur Behandlung von Metalloberflächen vor einer Tauchlackierung
CN102934217A (zh) 2009-12-23 2013-02-13 休斯微技术光刻有限公司 自动热滑动剥离机
WO2011100030A1 (en) 2010-02-12 2011-08-18 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
JP2011168663A (ja) 2010-02-17 2011-09-01 Sumitomo Bakelite Co Ltd 有機基板の仮固定剤及びそれを用いた半導体装置の製造方法
US7883991B1 (en) 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
EP2551323A1 (en) * 2010-03-24 2013-01-30 Sekisui Chemical Co., Ltd. Adhesive composition, adhesive tape, method for processing semiconductor wafer and method for producing tsv wafer
US8852391B2 (en) 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US8461017B2 (en) 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
JP5605957B2 (ja) * 2010-08-06 2014-10-15 日東電工株式会社 電子部品の製造方法
DE102011079687A1 (de) 2011-07-22 2013-01-24 Wacker Chemie Ag Temporäre Verklebung von chemisch ähnlichen Substraten
US8696864B2 (en) 2012-01-26 2014-04-15 Promerus, Llc Room temperature debonding composition, method and stack
US9269623B2 (en) * 2012-10-25 2016-02-23 Rohm And Haas Electronic Materials Llc Ephemeral bonding
WO2014081769A1 (en) * 2012-11-21 2014-05-30 Boston Scientific Scimed, Inc. Ionic hydrophilic polymer coatings for use in medical devices
US9315696B2 (en) * 2013-10-31 2016-04-19 Dow Global Technologies Llc Ephemeral bonding
DE102019205487A1 (de) 2019-04-16 2020-10-22 Robert Bosch Gmbh Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem

Also Published As

Publication number Publication date
TWI619790B (zh) 2018-04-01
JP2016174145A (ja) 2016-09-29
CN105938801B (zh) 2019-09-20
TW201632603A (zh) 2016-09-16
JP6346209B2 (ja) 2018-06-20
US20160257861A1 (en) 2016-09-08
KR20160107097A (ko) 2016-09-13
EP3065166A1 (en) 2016-09-07
CN105938801A (zh) 2016-09-14
US9644118B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
US9818636B2 (en) Ephemeral bonding
US9909040B2 (en) Ephemeral bonding
KR101767119B1 (ko) 임시적 접합
JP6536919B2 (ja) 半導体接着用樹脂組成物および半導体用接着フィルムおよびダイシングダイボンディングフィルム
KR102576755B1 (ko) 웨이퍼 가공용 접착재, 웨이퍼 적층체 및 박형 웨이퍼의 제조 방법
JP5691538B2 (ja) 仮固定用組成物、仮固定材、基材の処理方法、および半導体素子
Hermanowski Thin wafer handling—Study of temporary wafer bonding materials and processes
KR20160137386A (ko) 적층체의 제조 방법 및 지지체 분리 방법
US20140117503A1 (en) Ephemeral bonding
TW201226517A (en) Dicing die bonding film, composition for dicing die bonding film and semiconductor device
WO2016180456A1 (en) Method for manufacturing device substrate and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant