KR101752887B1 - 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법 - Google Patents

전자기파의 직접 조사에 의한 도전성 패턴 형성 방법 Download PDF

Info

Publication number
KR101752887B1
KR101752887B1 KR1020150172414A KR20150172414A KR101752887B1 KR 101752887 B1 KR101752887 B1 KR 101752887B1 KR 1020150172414 A KR1020150172414 A KR 1020150172414A KR 20150172414 A KR20150172414 A KR 20150172414A KR 101752887 B1 KR101752887 B1 KR 101752887B1
Authority
KR
South Korea
Prior art keywords
forming
resin substrate
region
conductive pattern
polymer resin
Prior art date
Application number
KR1020150172414A
Other languages
English (en)
Other versions
KR20170065973A (ko
Inventor
김재현
박치성
전신희
김재진
성은규
이수정
박철희
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to KR1020150172414A priority Critical patent/KR101752887B1/ko
Publication of KR20170065973A publication Critical patent/KR20170065973A/ko
Application granted granted Critical
Publication of KR101752887B1 publication Critical patent/KR101752887B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L101/00—Compositions of unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 특수한 무기 첨가제를 고분자 수지 자체에 포함시키지 않고도, 각종 고분자 수지 제품 또는 수지층 상에 단순화된 공정으로 보다 양호한 미세 도전성 패턴을 형성할 수 있게 하는 전자기파의 직접 조사에 의한 도전성 패턴의 형성 방법에 관한 것이다.
상기 전자기파의 직접 조사에 의한 도전성 패턴의 형성 방법은 고분자 수지 기재 상에, 수용매 또는 극성 유기 용매에 용해 가능한 가용성 고분자 코팅층을 형성하는 단계; 상기 고분자 수지 기재에 선택적으로 전자기파를 조사하여, 소정의 표면 거칠기를 갖는 제 1 영역을 형성하면서 상기 제 1 영역의 가용성 고분자 코팅층을 제거하는 단계; 고분자 수지 기재 상에 전도성 시드(conductive seed)를 형성하는 단계; 전도성 시드가 형성된 고분자 수지 기재를 도금하여 금속층을 형성하는 단계; 및 금속층이 형성된 고분자 수지 기재를 수용매 또는 극성 유기 용매로 처리하여, 전자기파가 조사되지 않은 고분자 수지 기재의 제 2 영역에서 가용성 고분자 코팅층 및 금속층을 제거하는 단계를 포함하는 것이다.

Description

전자기파의 직접 조사에 의한 도전성 패턴 형성 방법 {METHOD FOR FORMING CONDUCTIVE PATTERN BY DIRECT RADIATION OF ELECTROMAGNETIC WAVE}
본 발명은 특수한 무기 첨가제를 고분자 수지 자체에 포함시키지 않고도, 각종 고분자 수지 제품 또는 수지층 상에 단순화된 공정으로 보다 양호한 미세 도전성 패턴을 형성할 수 있게 하는 전자기파의 직접 조사에 의한 도전성 패턴의 형성 방법에 관한 것이다.
최근 들어 미세 전자 기술이 발전함에 따라, 각종 수지 제품 또는 수지층 등의 고분자 수지 기재(또는 제품) 표면에 미세한 도전성 패턴이 형성된 구조체에 대한 요구가 증대되고 있다. 이러한 고분자 수지 기재 표면의 도전성 패턴 및 구조체는 스마트폰 등 핸드폰 케이스에 일체화된 안테나, 각종 센서, MEMS 구조체 또는 RFID 태그 등의 다양한 대상물을 형성하는데 적용될 수 있다.
특히, 스마트폰 등의 최근의 휴대용 기기들은 기존의 핸드폰 등과는 달리 통신, 블루투스, 와이파이 또는 전자 결재 등 근거리 통신 기능을 동시 탑재할 필요가 있으며, 이 때문에 한 대의 스마트폰에 다양한 안테나를 함께 실장할 필요가 있다. 그런데, 이와 함께 스마트폰 등의 휴대용 기기들의 미려한 디자인 측면이 강조되고 있기 때문에, 이러한 요구를 동시에 충족할 수 있도록 휴대용 기기의 케이스 등 고분자 수지 기재의 표면에 다양한 안테나 역할을 할 수 있는 도전성 패턴을 형성하는 방법이 계속적으로 제안 및 연구되고 있다.
이와 같이, 고분자 수지 기재 표면에 도전성 패턴을 형성하는 기술에 대한 관심이 증가하면서, 이에 관한 몇 가지 기술이 제안된 바 있다. 예를 들어, 고분자 수지 칩에 구리나, 크롬 등의 전이 금속을 포함하는 특수한 무기 첨가제(예를 들어, 스피넬 구조의 CuCr2O4 등)를 블랜딩 및 성형하여 고분자 수지 기재를 형성하고, 소정 영역에 레이저 등 전자기파를 직접 조사한 후, 레이저 조사 영역에서 도금에 의해 금속층을 형성함으로서, 상기 고분자 수지 기재 상에 도전성 패턴을 형성하는 방법이 제안된 바 있다. 이러한 방법에서는, 레이저 조사 영역에서 상기 무기 첨가제 유래 성분이 노출되어 일종의 도금을 위한 시드(seed)로 작용함으로서, 상기 금속층 및 도전성 패턴이 형성될 수 있다.
그러나, 이러한 도전성 패턴 형성 방법에서는, 고가의 특수한 무기 첨가제가 상당량 사용되어야 하므로, 전체적인 공정 단가가 높아지는 단점이 있다. 또한, 상기 무기 첨가제가 고분자 수지 칩 자체에 블랜딩될 필요가 있으므로, 이러한 무기 첨가제가 고분자 수지 기재나, 이로부터 형성된 수지 제품의 기계적 특성 등의 물성을 저하시킬 수 있다. 부가하여, 상기 스피넬 구조의 CuCr2O4 등과 같은 특수한 무기 첨가제는 그 자체로 상당히 진한 색채를 갖는 경우가 많으므로, 이를 포함한 고분자 수지 기재 또는 수지 제품을 원하는 색채로서 구현함에 있어 저해 요소가 될 수 있다. 예를 들어, 이러한 무기 첨가제를 포함하는 고분자 수지 기재를 원하는 색채로 구현하기 위해서는, 보다 많은 양의 안료를 사용할 필요가 있으며, 더 나아가 백색을 구현하기가 용이치 않게 된다.
이러한 단점으로 인해, 이전부터 특수한 무기 첨가제를 고분자 수지 자체에 포함시키지 않고도, 각종 고분자 수지 제품 또는 수지층 상에 단순화된 공정으로 미세한 도전성 패턴을 형성할 수 있게 하는 기술의 개발이 계속적으로 요구되어 왔다.
이러한 요구를 충족시킬 수 있는 기술의 하나로서, 도전성 패턴을 형성하고자 하는 영역에 레이저 등 전자기파를 조사하여 해당 영역의 고분자 수지가 일정 수준 이상의 표면 거칠기를 갖도록 하고, 이러한 영역에 선택적으로 무전해 도금을 통해 금속층을 형성하는 기술이 제안된 바 있다. 이에 따르면, 전자기파 조사 영역에서는 고분자 수지의 표면 거칠기 때문에 우수한 접착력을 갖는 도전성 패턴이 양호하게 형성될 수 있는 반면에, 전자기파 미조사 영역에서는 매끄러운 고분자 수지 표면에 금속층이 제대로 부착될 수 없고 쉽게 제거 가능한 상태로 된다. 따라서, 특수한 무기 첨가제의 사용 없이도 각종 고분자 수지 제품 또는 수지층의 원하는 영역에 미세한 도전성 패턴을 형성할 수 있다.
그러나, 이러한 기존의 전자기파 조사에 의한 도전성 패턴의 형성 방법에서는, 일정한 표면 굴곡 또는 표면 거칠기를 갖는 고분자 수지 제품 또는 수지층 상에 도전성 패턴을 형성하고자 하는 경우, 전자기파 미조사 영역에서 금속층을 완전히 제거하기 어렵게 되므로, 원하는 영역에 선택적으로 양호한 도전성 패턴을 형성하기 어려운 단점이 있다. 즉, 고분자 수지 제품 자체의 표면 굴곡 또는 표면 거칠기 등으로 인해, 전자기파 미조사 영역에서도 금속층 및 고분자 수지 간에 일정 수준 이상의 접착력이 발현되어 제거되기 어려운 상태로 되며, 그 결과 원하는 영역에만 선택적으로 양호한 도전성 패턴을 형성하기 어렵게 되는 것이다.
본 발명은 특수한 무기 첨가제를 고분자 수지 자체에 포함시키지 않고도, 각종 고분자 수지 제품 또는 수지층 상에 보다 양호한 미세 도전성 패턴을 선택적으로 형성할 수 있게 하는 전자기파의 직접 조사에 의한 도전성 패턴의 형성 방법을 제공하는 것이다.
본 발명은 고분자 수지 기재 상에, 수용매 또는 극성 유기 용매에 용해 가능한 가용성 고분자 코팅층을 형성하는 단계; 상기 고분자 수지 기재에 선택적으로 전자기파를 조사하여, 소정의 표면 거칠기를 갖는 제 1 영역을 형성하면서 상기 제 1 영역의 가용성 고분자 코팅층을 제거하는 단계; 고분자 수지 기재 상에 전도성 시드(conductive seed)를 형성하는 단계; 전도성 시드가 형성된 고분자 수지 기재를 도금하여 금속층을 형성하는 단계; 및 금속층이 형성된 고분자 수지 기재를 수용매 또는 극성 유기 용매로 처리하여, 전자기파가 조사되지 않은 고분자 수지 기재의 제 2 영역에서 가용성 고분자 코팅층을 제거하는 단계를 포함하는 전자기파의 직접 조사에 의한 도전성 패턴의 형성 방법을 제공한다.
상기 도전성 패턴 형성 방법에서, 상기 고분자 수지 기재의 제 1 영역은 약 500nm 이상의 중심선 표면 거칠기(Ra)로 정의되는 표면 거칠기를 가질 수 있고, 제 2 영역은 상기 제 1 영역보다 작은 중심선 표면 거칠기(Ra)를 가질 수 있다.
또한, 상기 도전성 패턴 형성 방법에서, 상기 가용성 고분자 코팅층의 제거 단계에서는, 이러한 코팅층이 수용매 또는 극성 유기 용매 등에 의해 용해 및 제거되면서, 제 2 영역의 고분자 수지 기재의 표면 굴곡이나 표면 거칠기 등 표면 상태와 무관하게, 상기 코팅층 상의 전도성 시드 및 금속층이 효과적으로 제거될 수 있다.
본 발명에 따르면, 고가의 특수한 무기 첨가제가 사용되어 고분자 수지 기재 자체에 포함되지 않더라도, 레이저 등 전자기파 조사에 의해 도전성 패턴이 형성될 영역의 표면 거칠기 및 금속층에 대한 접착력 등을 제어하여, 단순화된 공정으로 고분자 수기 기재 상에 도전성 패턴을 형성할 수 있다.
따라서, 도전성 패턴 형성 공정의 단가가 낮아질 수 있으며, 상기 특수한 무기 첨가제에 의해 고분자 수지 기재나 제품의 기계적 특성 등 물성 저하의 우려가 최소화될 수 있다. 부가하여, 상기 특수한 무기 첨가제의 사용 없이도 고분자 수지 기재 상에 원하는 미세 도전성 패턴을 형성할 수 있으므로, 수지 자체의 색상을 살리고 고분자 수지 기재나 제품의 색채를 원하는 색채로 발현하기가 보다 용이하게 된다.
또한, 본 발명에서는 가용성 고분자 코팅층 및 이의 제거 단계를 통해, 도전성 패턴을 형성하고자 하는 고분자 수지 기재의 표면 굴곡이나 표면 거칠기 등 표면 상태와 무관하게, 전자기파 미조사 영역에서 금속층을 보다 효과적으로 제거할 수 있다. 그러므로, 다양한 표면 상태 및 형상을 갖는 각종 고분자 수지 제품 또는 수지층 상의 원하는 영역에, 보다 양호한 미세 도전성 패턴을 선택적으로 형성할 수 있다.
결국, 이러한 본 발명의 도전성 패턴 형성 방법 등을 이용해, 스마트폰 케이스 등 각종 수지 제품 상의 안테나용 도전성 패턴, RFID 태그, 각종 센서, MEMS 구조체 등을 매우 효과적으로 형성할 수 있게 된다.
도 1은 발명의 일 구현예에 따른 전자기파의 직접 조사에 의한 도전성 패턴의 형성 방법의 일례를 공정 순서대로 개략적으로 나타낸 모식도이다.
도 2a는 실시예 및 비교예에서 각각 사용된 고분자 수지 기재(폴리카보네이트 수지 기판)의 표면 사진이다.
도 2b는 실시예에서, 폴리비닐피롤리돈 코팅층 형성 후의 고분자 수지 기재의 표면 사진이다.
도 2c는 실시예에서, 레이저 조사 후에, 조사 영역의 고분자 수지 기재의 표면 사진이다.
도 2d는 실시예에서, 금속층 형성 후의 고분자 수지 기재의 표면 사진으로서, 왼쪽 사진은 최초 폴리비닐피롤리돈 코팅층이 형성되지 않은 영역에서의 모습을 나타내며, 오른쪽 사진은 폴리비닐피롤리돈 코팅층이 형성된 영역에서의 모습을 나타낸다.
도 2e는 실시예에서, 폴리비닐피롤리돈 코팅층 제거 후의 고분자 수지 기재의 표면 사진을 나타낸다.
도 3a는 비교예 1에서, 레이저 조사 후에, 조사 영역의 고분자 수지 기재의 표면 사진이다.
도 3b는 비교예 1에서, 금속층 형성 및 미조사 영역에서의 제거 후의 고분자 수지 기재의 표면 사진을 나타내며, 금속층 제거에도 불구하고, 미조사 영역의 금속층이 일부 잔류함을 나타낸다.
도 4는 실시예 1에 대한 도전성 패턴의 접착력 평가 결과 사진이다.
이하 발명의 구체적인 구현예에 따른 전자기파의 직접 조사에 의한 도전성 패턴의 형성 방법 등에 대해 설명하기로 한다.
발명의 일 구현예에 따르면, 고분자 수지 기재 상에, 수용매 또는 극성 유기 용매에 용해 가능한 가용성 고분자 코팅층을 형성하는 단계; 상기 고분자 수지 기재에 선택적으로 전자기파를 조사하여, 소정의 표면 거칠기를 갖는 제 1 영역을 형성하면서 상기 제 1 영역의 가용성 고분자 코팅층을 제거하는 단계; 고분자 수지 기재 상에 전도성 시드(conductive seed)를 형성하는 단계; 전도성 시드가 형성된 고분자 수지 기재를 도금하여 금속층을 형성하는 단계; 및 금속층이 형성된 고분자 수지 기재를 수용매 또는 극성 유기 용매로 처리하여, 전자기파가 조사되지 않은 고분자 수지 기재의 제 2 영역에서 가용성 고분자 코팅층을 제거하는 단계를 포함하는 전자기파의 직접 조사에 의한 도전성 패턴의 형성 방법이 제공된다.
이러한 발명의 일 구현예의 방법에 따르면, 먼저, 고분자 수지 기재 상에 소정의 가용성 고분자 코팅층을 형성하며, 이어서 도전성 패턴을 형성하고자 하는 제 1 영역에 레이저 등 전자기파를 조사한다. 이러한 전자기파 조사에 의해, 제 1 영역에서는 상기 가용성 고분자 코팅층이 제거되며, 이와 함께, 제 1 영역의 고분자 수지 기재 상에 요철 형태, 일정한 패턴 형태 또는 무정형 형태의 표면 구조 등이 형성되어 소정의 표면 거칠기를 갖게 된다. 이러한 제 1 영역에서는 소정의 표면 거칠기로 인해 고분자 수지 기재 표면과, 향후 도금에 의해 형성될 금속층과의 접착력이 보다 향상될 수 있다.
이에 비해, 레이저 등 전자기파에 조사되지 않는 제 2 영역에서는 이후의 공정에서 제거될 가용성 고분자 코팅층이 그대로 남게 되며, 고분자 수지 기재 자체가 갖는 원래의 표면 굴곡 또는 거칠기 등으로 인해, 제 1 영역에 비해 상대적으로 금속층과의 열악한 접착력을 나타낼 수 있다.
이에 따라, 고분자 수지 기재 상에 도금의 촉진을 위한 전도성 시드를 형성하고 도금을 진행하면, 제 1 영역에서는 고분자 수지 기재와의 우수한 접착력을 갖는 금속층이 양호하게 형성되는 반면에, 제 2 영역에서는 상대적으로 열악한 접착력을 갖는 금속층이 가용성 고분자 코팅층 상에 형성될 수 있다. 따라서, 이러한 고분자 수지 기재를 수용매 또는 극성 유기 용매로 처리하여 상기 제 2 영역의 가용성 고분자 코팅층을 용해 및 제거하게 되면, 이러한 고분자 코팅층 상에 존재하는 제 2 영역의 금속층이 함께 제거될 수 있다.
더구나, 상기 가용성 고분자 코팅층은 전도성 시드에 포함되는 금속 이온 등을 안정화시킬 수 있으므로, 도금에 의한 금속층 형성 공정에서 상기 전도성 시드가 환원/석출되어 도금을 촉진하는 것을 억제할 수 있다. 따라서, 제 2 영역의 금속층은 더욱 열악한 접착력을 갖게 되어 상기 고분자 코팅층과 함께 더욱 쉽게 제거될 수 있다.
그러므로, 발명의 일 구현예에 따르면, 상기 가용성 고분자 코팅층 및 이의 제거 단계를 통해, 도전성 패턴을 형성하고자 하는 고분자 수지 기재의 표면 굴곡이나 표면 거칠기 등 표면 상태와 무관하게, 전자기파 미조사 영역에서 금속층을 보다 효과적으로 제거할 수 있다. 그러므로, 다양한 표면 상태 및 형상을 갖는 각종 고분자 수지 제품 또는 수지층 상의 원하는 영역에, 보다 양호한 미세 도전성 패턴을 선택적으로 형성할 수 있다.
또, 이러한 일 구현예의 방법에서는, 예를 들어, 스피넬 구조의 CuCr2O4 등과 같은 고가의 특수한 무기 첨가제를 사용하지 않고도, 보다 단순화된 공정으로 다양한 고분자 수기 기재 상에 양호한 도전성 패턴을 형성할 수 있다. 그러므로, 도전성 패턴 형성 공정의 단가가 낮아질 수 있으며, 상기 특수한 무기 첨가제에 의해 고분자 수지 기재나 제품의 기계적 특성 등 물성 저하의 우려가 최소화될 수 있다. 더 나아가, 상기 특수한 무기 첨가제의 사용이 필요 없게 되므로, 수지 자체의 색상을 살리고 고분자 수지 기재나 제품을 원하는 색채로 발현하기가 보다 용이하게 된다.
한편, 이하에서는, 도면을 참고로 일 구현예에 따른 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법을 각 공정 단계별로 보다 구체적으로 설명하기로 한다. 도 1은 발명의 일 구현예에 따른 전자기파의 직접 조사에 의한 도전성 패턴의 형성 방법의 일례를 공정 순서대로 개략적으로 나타낸 모식도이다.
도 1의 ① 및 ②에 도시된 바와 같이, 일 구현예의 도전성 패턴 형성 방법에서는, 먼저, 고분자 수지 기재 상에, 수용매 또는 극성 유기 용매에 용해 가능한 가용성 고분자 코팅층을 형성한다.
이때, 상기 고분자 수지 기재는 임의의 열 경화성 수지 또는 열 가소성 수지를 사용하여 형성할 수 있다. 이러한 고분자 수지 기재를 형성할 수 있는 열 경화성 수지 또는 열 가소성 수지 등 고분자 수지의 구체적인 예로는, ABS 수지, 폴리부틸렌테레프탈레이트 수지 또는 폴리에틸렌테레프탈레이트 수지 등의 폴리알킬렌테레프탈레이트 수지, 폴리카보네이트 수지, 폴리프로필렌 수지 또는 폴리프탈아미드 수지 등을 들 수 있고, 이외에도 다양한 고분자 수지를 사용해 고분자 수지 기재를 형성할 수 있다.
그리고, 상기 고분자 수지 기재는 상술한 고분자 수지로만 형성될 수도 있지만, 필요에 따라 고분자 수지 제품을 형성하는데 통상적으로 사용되는 첨가제, 예를 들어, UV 안정제, 열 안정제 또는 충격 보강제를 더 포함할 수도 있다. 이러한 첨가제는 전체 고분자 수지 기재의 중량을 기준으로, 약 2 중량% 이하, 혹은 약 0.01 내지 2 중량%의 적절한 함량으로 포함될 수 있다. 다만, 상기 고분자 수지 기재는 이전에 알려진 전자기파 조사에 의한 도전성 패턴 형성을 위해 사용되었던 특수한 무기 첨가제, 예를 들어, 스피넬 구조의 CuCr2O4 등을 포함할 필요가 없다.
또한, 상기 가용성 고분자 코팅층은 적절하게는 상기 고분자 수지 기재의 전면에 코팅 및 형성될 수 있는데, 이러한 고분자 코팅층은 고분자 수지 기재에 대한 우수한 코팅성을 나타내면서, 물 등의 수용매 또는 에탄올 등의 극성 유기 용매에 다른 우수한 용해도를 나타내어 이후의 공정에서 쉽게 제거 가능한 임의의 가용성 고분자를 사용하여 형성할 수 있다.
이러한 가용성 고분자의 종류는 상기 고분자 수지 기재의 종류나, 수용매 또는 극성 유기 용매에 대한 용해도 등을 고려하여 당업자가 적절히 선택할 수 있으며, 특히 제한되지는 않는다. 다만, 이러한 상기 가용성 고분자의 구체적인 예로는, 폴리비닐피롤리돈(PVP)계 고분자, 폴리알킬렌글리콜계 고분자, 아크릴계 고분자, 폴리옥사졸린계 고분자 및 폴리비닐알코올계 고분자로 이루어진 군에서 선택된 1종 이상을 들 수 있다.
또한, 이러한 가용성 고분자는 고분자 수지 기재에 대한 코팅성이나, 다양한 용매에 대한 용해도 등을 고려하여, 1000 내지 500000의 중량 평균 분자량을 가질 수 있다.
그리고, 상기 가용성 고분자 코팅층은 상술한 가용성 고분자를 수용매 또는 극성 유기 용매 등에 용해시킨 용액을 통상적인 코팅 방법, 예를 들어, 딥 코팅, 스핀 코팅 또는 스프레이 코팅 등의 방법으로 고분자 기재 상에 코팅 및 건조하여 형성할 수 있다.
한편, 상기 가용성 고분자 코팅층을 형성한 후에는, 도 1의 ③과 같이, 고분자 수지 기재에 선택적으로 전자기파를 조사하여 소정의 표면 거칠기를 갖는 제 1 영역을 형성할 수 있다. 이러한 전자기파의 조사에 의해, 제 1 영역에서는 고분자 수지 기재가 소정의 표면 거칠기를 갖게 되는 한편, 상기 가용성 고분자 코팅층이 전자기파에 의해 파괴되어 제거될 수 있다.
이러한 전자기파 조사 공정에서, 상기 제 1 영역에는 홀 또는 메쉬 패턴 등의 비교적 정형화된 패턴 형태 또는 요철 형태가 형성되거나, 혹은 불규칙적인 다수의 홀, 패턴 또는 요철들이 복합적으로 형성된 무정형 형태의 표면 구조가 형성될 수도 있으며, 이러한 다양한 표면 형태나 구조로 인해 제 1 영역의 고분자 수지 기재가 소정의 표면 거칠기를 가질 수 있다.
일 예에서, 이러한 제 1 영역에 형성될 금속층 (도전성 패턴)과, 고분자 수지 기재 표면과의 우수한 접착력 확보를 위해, 상기 고분자 수지 기재의 제 1 영역은 약 500nm 이상, 혹은 약 1㎛ 이상, 혹은 약 1 내지 3㎛의 중심선 표면 거칠기(Ra)로 정의되는 표면 거칠기를 가질 수 있고, 전자기파가 조사되지 않은 제 2 영역은 상기 제 1 영역보다 작은 중심선 표면 거칠기(Ra), 예를 들어, 약 400nm 이하, 혹은 약 100nm 이하, 혹은 약 0 내지 90nm의 중심선 표면 거칠기(Ra)로 정의되는 표면 거칠기를 가질 수 있다. 다만, 제 2 영역의 표면 거칠기는 본래의 고분자 수지 기재가 갖는 표면 특성에 따라 달라질 수 있음은 물론이다.
상기 레이저 등의 전자기파 조사에 의해, 제 1 영역의 고분자 코팅층이 제거되면서 이러한 제 1 영역의 고분자 수지 기재가 상술한 표면 거칠기를 가짐에 따라, 이후의 도금 공정에서 제 1 영역 상에 금속층이 형성되면, 이러한 금속층이 고분자 수지 기재 상에 우수한 접착력으로 형성 및 유지되어 양호한 도전성 패턴으로 형성될 수 있다. 이러한 제 1 영역과 비교하여, 레이저 등 전자기파가 조사되지 않은 제 2 영역의 고분자 수지 기재는 이후에 제거될 가용성 고분자 코팅층이 그대로 잔류하고 그 상부가 금속층이 형성되며, 이러한 금속층 자체도 제 1 영역에 비해 낮은 접착력을 나타내어 쉽게 제거 가능한 상태로 될 수 있다. 그 결과, 이후의 공정에서 고분자 코팅층과 함께 제 2 영역의 금속층을 매우 효과적으로 (실질적으로) 완전히 제거하여, 제 1 영역의 고분자 수지 기재 상에 선택적으로 양호한 도전성 패턴을 형성할 수 있다.
한편, 제 1 영역의 고분자 수지 기재가 상술한 표면 거칠기를 나타낼 수 있도록, 후술하는 소정의 조건 하에 레이저 등 전자기파를 조사할 수 있다.
먼저, 상기 전자기파 조사 단계에서는, 레이저 전자기파가 조사될 수 있고, 예를 들어, 약 248 nm, 약 308nm, 약 355nm, 약 532nm, 약 585nm, 약 755nm, 약 1064nm, 약 1070nm, 약 1550nm, 약 2940nm 또는 약 10600nm의 파장을 갖는 레이저 전자기파가 조사될 수 있다. 다른 예에서, 적외선(IR) 영역의 파장을 갖는 레이저 전자기파가 조사될 수도 있다.
또한, 상기 레이저 전자기파 조사시의 구체적인 조건은 고분자 수지 기재의 수지 종류, 물성, 두께, 형성하고자 하는 금속층의 종류나 두께, 혹은 이를 고려한 적절한 접착력의 수준에 따라 조절 또는 변경될 수 있다. 다만, 제 1 영역의 고분자 수지 기재가 상술한 소정의 표면 거칠기를 가질 수 있도록, 예를 들어, 약 0.1 내지 50 W, 혹은 약 1 내지 30W, 혹은 약 5 내지 25W의 평균 출력의 조사 조건 하에, 레이저 전자기파를 조사하여 진행될 수 있다.
또한, 상기 레이저 전자기파 조사는 비교적 강한 파워로 1회 조사될 수도 있지만, 상대적으로 낮은 파워로 2 회 이상 나누어 조사될 수도 있다. 이러한 레이저 전자기파 조사의 회수가 증가할수록 표면 거칠기가 증가하고 표면에 형성된 요철 등의 구조가 홀 형태의 패턴으로부터 메시 패턴 또는 무정형 형태의 표면 구조 등으로 변화할 수 있는 바, 이러한 레이저 전자기파 조사 조건 및 조사 회수 등의 조절을 통해, 제 1 영역의 고분자 수지 기재 상에 적절한 표면 구조를 형성하고 적절한 정도의 표면 거칠기와, 이에 따른 금속층과의 우수한 접착력을 갖도록 할 수 있다.
그리고, 상기 레이저 전자기파 조사시, 조사 간격에 따라 고분자 수지 기재 상에는, 예를 들어, 전자기파 조사의 흔적이 홀 형태 등으로 형성될 수 있다. 그런데, 특히 제한되지는 않지만, 제 1 영역의 고분자 수지 기재가 이미 상술한 적절한 표면 거칠기를 갖도록 하기 위해서는, 이러한 전자기파 조사 흔적의 중심부간 간격, 혹은 전자기파의 조사 간격이 약 20㎛ 이상, 혹은 약 20 내지 70㎛이 되도록 레이저 전자기파를 조사함이 적절할 수 있다. 이를 통해, 제 1 영역의 고분자 수지 기재가 적절한 표면 거칠기를 갖게 될 수 있고, 이와 함께 고분자 수지 기재와 금속층과의 적절한 접착력을 갖게 될 수 있다.
한편, 상술한 바와 같이, 제 1 영역에 레이저 등 전자기파를 조사한 후에는, 도 1의 ④에 도시된 바와 같이, 고분자 수지 기재 상에 전도성 시드(conductive seed)를 형성할 수 있다. 이러한 전도성 시드는 고분자 수지 기재 상에서 도금시 환원/석출 및 성장하여 도금에 의한 금속층의 형성을 촉진하는 역할을 할 수 있다. 이를 통해, 제 1 영역의 고분자 수지 기재 상에는, 보다 양호한 금속층 및 도전성 패턴이 적절히 형성될 수 있다.
그러나, 제 2 영역에서는 가용성 고분자 코팅층이 전도성 시드에 포함되는 금속 이온 등을 안정화시킬 수 있으므로, 도금 공정에서 상기 전도성 시드가 환원/석출되어 도금을 촉진하는 것을 억제할 수 있다. 따라서, 제 2 영역의 금속층은 더욱 열악한 접착력을 갖게 되어 상기 고분자 코팅층과 함께 더욱 쉽게 제거될 수 있다.
한편, 상기 전도성 시드는 금속 나노 입자, 금속 이온 또는 금속 착이온을 포함할 수 있다. 또한, 금속 이온 또는 금속 착이온은 그 자체로서뿐만 아니라, 이들을 포함하는 금속 이온이 결합된 금속 함유 화합물 또는 금속 착이온이 포함된 금속 착화합물의 형태, 더 나아가 상기 금속 함유 화합물 또는 금속 착화합물의 입자 형태 등으로도 사용될 수 있음은 물론이다.
이러한 전도성 시드에 포함될 수 있는 금속 원소의 종류는 전도성을 나타낼 수 있다면 특히 제한되지 않으며, 예를 들어, 구리(Cu), 백금(Pt), 팔라듐(Pd), 은(Ag), 금(Au), 니켈(Ni), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 알루미늄(Al), 아연(Zn), 주석(Sn), 납(Pb), 마그네슘(Mg), 망간(Mn) 및 철(Fe)로 이루어진 군에서 선택된 1종 이상의 금속, 이의 이온 또는 착이온을 포함할 수 있다.
그리고, 상기 전도성 시드를 고분자 수지 기재 상에 형성하기 위하여, 상술한 전도성 시드, 예를 들어, 금속 나노 입자, 금속 이온 또는 금속 착이온을 포함하는 분산액 또는 용액을 고분자 수지 기재 상에 도포하고, 석출, 건조 및/또는 환원 등의 방법으로 원하는 형태, 예를 들어, 입자 형태의 전도성 시드를 형성하는 방법을 진행할 수 있다. 보다 구체적으로, 상기 분산액 등이 금속 나노 입자를 포함할 경우, 이를 용해도 차이를 이용하여 석출시킨 후 건조시켜 입자 형태의 전도성 시드를 형성할 수 있고, 상기 분산액 등이 금속 이온 또는 금속 착이온(혹은 이들을 포함한 금속 화합물 또는 착화합물; 예를 들어, AgNO3, Ag2SO4, KAg(CN)2 등과 같은 금속 화합물 또는 착화합물) 등을 포함할 경우, 이들을 환원시킨 후 건조하여 입자 형태의 전도성 시드를 적절히 형성할 수 있다.
이때, 상기 금속 이온 또는 금속 착이온 등의 환원은 통상적인 환원제, 예를 들어, 알코올계 환원제, 알데히드계 환원제, 차아인산나트륨 또는 그 수화물 등의 차아인산염계 환원제, 히드라진 또는 그 수화물 등의 히드라진계 환원제, 수소화붕소나트륨 및 수소화리튬알루미늄으로 이루어진 군에서 선택된 1종 이상의 환원제를 사용할 수 있다.
그리고, 상기 분산액 또는 용액은 액상 매질로서 고분자 수지 기재와 전도성 시드 간의 밀착력을 향상시킬 수 있는 수계 고분자 용액(예를 들어, 폴리비닐피롤리돈계 고분자 등의 용액), 혹은 금속 이온 또는 금속 착이온을 안정화할 수 있는 수계 착화제(예를 들어, NH3, EDTA 또는 롯셀염 등) 등을 적절히 포함할 수 있다.
또, 상기 전도성 시드의 분산액 또는 용액의 도포는 액상 조성물을 고분자 수지 기재에 도포하기 위한 일반적인 공정으로 진행할 수 있고, 예를 들어, 침지(dipping), 스핀 코팅 또는 스프레이 등의 방법으로 진행할 수 있다.
이러한 방법으로 형성된 전도성 시드는 제 1 영역에 형성된 표면 요철, 패턴 또는 표면 구조들의 사이를 포함하여, 고분자 수지 기재 전면에 형성될 수 있고, 도금 공정에서 금속층의 양호한 형성을 촉진하고 도금 속도나 금속층의 물성 등을 조절하는 역할을 할 수 있다.
한편, 도 1의 ⑤를 참고하면, 상기 전도성 시드를 고분자 수지 기재 상에 형성한 후에는, 전도성 시드가 형성된 고분자 수지 기재를 도금하여 금속층을 형성할 수 있다. 이러한 금속층 형성 단계는 고분자 수지 기재에 전도성 금속을 무전해 도금하여 진행할 수 있고, 이러한 무전해 도금 단계의 진행 방법 및 조건은 통상적인 방법 및 조건에 따를 수 있다.
예를 들어, 금속층을 이루는 전도성 금속, 예를 들어, 구리 등의 금속원, 착화제, pH 조절제 및 환원제 등을 포함하는 도금 용액을 사용하여, 상기 도금 공정을 진행하고 제 1 영역 및 제 2 영역이 정의된 고분자 수지 기재 상에 금속층을 형성할 수 있다. 이때, 상기 금속층은 상술한 전도성 시드가 성장하면서 이러한 전도성 시드 상에 형성될 수 있다.
이러한 금속층은 소정의 표면 거칠기를 갖는 제 1 영역 상에는 우수한 접착력으로 양호하게 형성될 수 있다. 특히, 상기 전도성 시드의 환원/석출 및 성장에 의해, 제 1 영역에서는 도금이 더욱 빠르고 효율적으로 이루어질 수 있으며, 그 결과 더욱 우수한 접착력을 갖는 금속층이 형성될 수 있다.
이에 비해, 제 2 영역에서는 금속층이 이후에 제거될 가용성 고분자 코팅층 상에 형성되어 상기 고분자 코팅층과 함께 쉽게 제거될 수 있는 상태로 된다. 더 나아가, 상기 고분자 코팅층이 전도성 시드를 안정화하여 도금 중의 금속 이온의 환원/석출 및 성장과 이에 따른 도금 촉진을 억제할 수 있다. 그 결과, 제 2 영역에서는 도금 속도도 느려질 뿐 아니라, 상대적으로 열악한 접착력을 나타내는 금속층이 형성될 수 있을 뿐이다.
이러한 금속층을 형성한 후에는, 고분자 수지 기재를 수용매 또는 극성 유기 용매로 처리하여, 전자기파가 조사되지 않은 제 2 영역에서 가용성 고분자 코팅층을 용해 및 제거하게 되며, 그 결과 도 1의 ⑥과 같이, 나머지 제 1 영역에 선택적으로 도전성 패턴을 형성할 수 있다.
이러한 공정에서 고분자 코팅층을 가용성 용매로 용해시켜 제거하게 되면, 이러한 고분자 코팅층 상의 전도성 시드 및 금속층이 함께 제거될 수 있다. 이러한 고분자 코팅층의 용해 및 제거 과정은 고분자 수지 기재 자체가 갖는 표면 굴곡이나 표면 거칠기의 영향을 거의 받지 않고 이루어질 수 있으므로, 고분자 수지 기재 자체의 표면 굴곡 등과 무관하게 상기 제 2 영역의 금속층을 매우 효율적으로, (실질적으로) 완전히 제거할 수 있다.
이러한 고분자 코팅층의 제거 단계는 상기 가용성 고분자가 높은 용해도를 나타내는 임의의 수용매 또는 극성 유기 용매를 적절히 선택하여 진행할 수 있다. 이러한 수용매 또는 극성 유기 용매의 구체적인 예로는, 물, 에탄올 등의 알코올계 용매, 또는 아세톤 등의 케톤계 용매 등을 들 수 있으며, 기타 다양한 용매를 사용할 수 있다. 예를 들어, 상기 가용성 고분자 코팅층이 PVP계 고분자로 형성된 경우, 상기 고분자 코팅층의 제거 단계는 상기 고분자 수지 기재를 물 또는 에탄올 등으로 세척 또는 린스하는 등의 방법으로 진행할 수 있다.
또, 이러한 수용매 또는 극성 용매의 처리에 의해 가용성 고분자 코팅층 및 금속층 등을 보다 효과적으로 제거하기 위해, 상기 수용매 또는 극성 유기 용매의 처리는 초음파 조사(sonication), 기체 블로잉(air blowing), 테이핑 및 브러슁(brushing)으로 이루어진 군에서 선택된 방법에 의해 물리적 힘을 인가하면서 진행될 수 있다. 보다 구체적인 일 예에서, 물에서 일정 시간 동안 초음파 조사 하에 세정 또는 린스하는 등의 방법으로 상기 제 2 영역의 가용성 고분자 코팅층, 전도성 시드 및 금속층을 선택적으로 제거할 수 있다.
상술한 방법을 통해 형성된 도전성 패턴을 갖는 수지 구조체는, 소정의 표면 거칠기를 갖도록 형성된 제 1 영역과, 제 1 영역보다 작은 표면 거칠기를 갖는 제 2 영역이 정의되어 있는 고분자 수지 기재; 및 고분자 수지 기재의 제 1 영역에 선택적으로 형성된 전도성 시드 및 금속층을 포함할 수 있다.
이때, 제 1 및 제 2 영역의 표면 거칠기에 관해서는 일 구현예의 방법에 관하여 충분히 상술한 바 있으므로, 이에 관한 추가적인 설명은 생략하기로 한다. 또, 상술한 바와 같이, 제 1 영역은 레이저 등 전자기파 조사 영역에 대응할 수 있다.
상술한 수지 구조체는 안테나용 도전성 패턴을 갖는 스마트폰 케이스 등 각종 수지 제품 또는 수지층으로 되거나, 기타 RFID 태그, 각종 센서 또는 MEMS 구조체 등의 도전성 패턴을 갖는 다양한 수지 제품 또는 수지층으로 될 수 있다.
상술한 바와 같이, 발명의 구현예에 따르면, 고가의 특수한 무기 첨가제가 사용되어 고분자 수지 기재 자체에 포함되지 않더라도, 레이저 등 전자기파 조사에 의해 도전성 패턴이 형성될 영역의 표면 거칠기 및 금속층에 대한 접착력을 제어하여, 보다 단순화된 공정으로 고분자 수기 기재 상에 도전성 패턴을 형성할 수 있다.
따라서, 도전성 패턴 형성 공정의 단가 및 원재료 단가가 낮아질 수 있으며, 상기 특수한 무기 첨가제에 의해 고분자 수지 기재나 제품의 기계적 특성 등 물성 저하의 우려가 최소화될 수 있다. 부가하여, 상기 특수한 무기 첨가제의 사용 없이도 고분자 수지 기재 상에 원하는 미세 도전성 패턴을 형성할 수 있으므로, 수지 자체의 색상을 살리고 고분자 수지 기재나 제품의 색채를 원하는 색채로 발현하기가 용이하게 된다.
이에 더하여, 상술한 가용성 고분자 코팅층 및 이의 제거 단계를 통해, 도전성 패턴을 형성하고자 하는 고분자 수지 기재의 표면 굴곡이나 표면 거칠기 등 표면 상태와 무관하게, 제 2 영역에서 금속층을 보다 효과적으로 완전히 제거할 수 있다. 그 결과, 다양한 표면 상태 및 형상을 갖는 각종 고분자 수지 제품 또는 수지층 상의 원하는 영역에, 보다 양호한 미세 도전성 패턴을 선택적으로 형성할 수 있다.
결국, 발명의 구현예들은 보다 낮은 단가 및 단순화된 공정으로도 보다 다양한 수지 제품 또는 수지층 상에 양호한 미세 도전성 패턴을 형성할 수 있으므로, 이전에 제안된 바 없는 신규한 수지 제품 등을 포함하여 보다 다양한 색상 및 형태의 수지 제품을 구현하는데 크게 기여할 수 있다.
이하 발명의 구체적인 실시예를 통해 발명의 작용, 효과를 보다 구체적으로 설명하기로 한다. 다만, 이는 발명의 예시로서 제시된 것으로 이에 의해 발명의 권리범위가 어떠한 의미로든 한정되는 것은 아니다.
실시예 1: 레이저 직접 조사에 의한 도전성 패턴의 형성
UV 안정제, 열 안정제 및 충격 보강제를 총 2 중량% 미만으로 함유하고, 기타 다른 무기 첨가제 등을 포함하지 않는 폴리카보네이트 수지 기판을 준비하였다. 도 2a에는 본 실시예에서 사용된 폴리카보네이트 수지 기판의 표면 사진이 도시되어 있다. 도 2a를 참고하면, 이러한 폴리카보네이트 수지 기판은 Ra > 20㎛의 표면 거칠기를 갖는 것이었다.
이러한 폴리카보네이트 수지 기판 상에, 폴리비닐피롤리돈 (제품명: Sigma Aldrich, Mw: 40000)을 0.5 중량%의 농도로 포함하는 수용액을 담지법(deep coating)으로 도포하고, 상온에서 5 내지 10분간 건조하여, 폴리비닐피롤리돈 코팅층을 형성하였다. 코팅층이 형성된 영역과, 형성되지 않은 영역의 비교를 위해, 수지 기판의 모서리 영역에는 담지법에 의한 코팅을 진행하지 않았다. 도 2b에는 이러한 코팅층 형성 후의 폴리카보네이트 수지 기판의 표면 사진이 도시되어 있다. 도 2b를 참고하면, 코팅층 형성 영역과, 미형성 영역이 명확히 구분되어 나타나며, 이를 통해 코팅층 형성을 확인하였다.
한편, 상기 폴리카보네이트 수지 기판에 폴리비닐피롤리돈 코팅층을 형성한 후에, 상기 수지 기판의 일정 영역에 1064nm 파장의 레이저를 21.4W의 평균 출력의 조사 조건 하에, 1회 조사하였다. 이때, 레이저의 조사 간격을 조절하여, 폴리카보네이트 수지 기판의 레이저 조사 흔적의 중심부 간의 간격을 약 35㎛으로 조절하였다.
이를 통해, 상기 레이저가 조사된 폴리카보네이트 수지 기판의 일정 영역 상에 일정한 표면 거칠기를 갖도록 형성하였다. 도 2c에는 이러한 레이저 조사 후에, 조사 영역의 폴리카보네이트 수지 기판의 표면 사진이 도시되어 있다. 도 2c를 참조하면, 상기 레이저 조사 영역에 일정한 표면 거칠기가 형성됨이 확인되며, 해당 영역의 폴리비닐피롤리돈 코팅층 또한 함께 제거됨이 확인된다.
이후, Pd 이온이 함유된 수용액에 상기 폴리카보네이트 수지 기판을 약 5 분간 침지하여, 기판 상에 Pd를 포함하는 전도성 시드를 형성하였다. 이어서, 기판을 탈이온수로 세척하고, 전도성 금속으로 구리를 사용하여 무전해 도금을 실시하였다. 이러한 무전해 도금시 도금 용액은 구리 공급원으로서 황산 구리, 착화제인 롯셀염, pH 조절제로서 수산화나트륨 수용액 및 환원제인 포름알데히드를 포함한 것을 사용하였으며, 상온에서 약 1 시간 동안 무전해 도금을 실시하여 금속층을 형성하였다.
도 2d에는 이러한 전체적인 금속층 형성 후의 폴리카보네이트 수지 기판의 표면 사진이 도시되어 있다. 참고로, 도 2d의 왼쪽 사진은 최초 폴리비닐피롤리돈 코팅층이 형성되지 않은 영역에서 금속층을 형성한 모습을 나타낸 표면 사진이고, 오른쪽 사진은 코팅층이 형성된 영역에서 금속층을 형성한 모습을 나타낸 표면 사진이다. 이들을 비교하면, 양 쪽에서 모두 레이저 조사에 의해 표면 거칠기가 형성된 영역에는 양호한 금속층이 형성되었다. 다만, 처음부터 폴리비닐피롤리돈 코팅층이 형성되지 않은 영역에서는, 레이저가 조사되지 않은 영역에서도 전도성 시드가 일부 도금을 촉진하여 소규모의 도금이 진행(일부 금속층 형성)되었음이 확인되었다. 이에 비해, 폴리비닐피롤리돈 코팅층이 형성된 영역의 경우, 레이저가 조사되지 않은 영역에서는 전도성 시드가 도금을 촉진하지 못하여 금속층이 형성되지 않았음이 확인되었다.
이후, 상기 기판을 탈이온수에 침지하여 20 분간 초음파 조사함으로서, 상기 레이저 미조사 영역의 폴리비닐피롤리돈 코팅층을 용해 및 제거하였으며, 이와 함께 금속층을 제거하였다. 도 2e는 이러한 폴리비닐피롤리돈 코팅층을 제거한 후의 표면 사진을 나타낸 것이다. 이러한 도 2e를 참고하면, 실시예 1에서는 폴리비닐피롤리돈 코팅층이 제거된 레이저 미조사 영역에서 금속층이 전혀 잔류하지 않음이 확인되었고, 이를 통해 레이저 조사 영역에만 선택적으로 양호한 금속층이 형성되었음이 확인되었다. 이에 비해, 도 2d의 왼쪽 사진에서 보듯이, 폴리비닐피롤리돈의 코팅층 형성 없이 금속층을 형성한 경우, 레이저 미조사 영역에서 일부의 금속이 잔류하여 원하는 영역에 대한 선택적 금속층 형성이 용이하지 않음이 확인되었다.
실시예 2: 레이저 직접 조사에 의한 도전성 패턴의 형성
분자량(Mw)이 40000인 폴리비닐피롤리돈 대신, 분자량(Mw)이 100000인 폴리비닐피롤리돈을 사용하여 코팅층을 형성한 것을 제외하고는 실시예 1과 동일한 방법으로 금속층을 형성하였다.
금속층 형성 후의 표면 사진을 통해 확인한 결과, 실시예 2에서도 레이저 조사 영역에 양호한 금속층이 선택적으로 형성되었고, 레이저 미조사되고, 이후에 폴리비닐피롤리돈 코팅층이 제거된 영역에서는 금속층이 잔류하지 않음이 확인되었다.
비교예 1 : 레이저 직접 조사에 의한 도전성 패턴의 형성
실시예 1과 동일한 폴리카 보네이트 수지 기판을 준비하였다. 이러한 폴리카보네이트 수지 기판의 일정 영역에 1064nm 파장의 레이저를 21.4W의 평균 출력의 조사 조건 하에, 1회 조사하였다. 이때, 레이저의 조사 간격을 조절하여, 폴리카보네이트 수지 기판의 레이저 조사 흔적의 중심부 간의 간격을 약 35㎛으로 조절하였다. 이를 통해, 상기 레이저가 조사된 폴리카보네이트 수지 기판의 일정 영역 상에 일정한 표면 거칠기를 갖도록 형성하였다.
도 3a에는 이러한 레이저 조사 후에, 조사 영역의 폴리카보네이트 수지 기판의 표면 사진이 도시되어 있다. 도 3a를 참조하면, 상기 레이저 조사 영역에 일정한 표면 거칠기가 형성됨이 확인된다.
이후, Pd 이온이 함유된 수용액에 상기 폴리카보네이트 수지 기판을 약 5 분간 침지하여, 기판 상에 Pd를 포함하는 전도성 시드를 형성하였다. 이어서, 기판을 탈이온수로 세척하고, 전도성 금속으로 구리를 사용하여 무전해 도금을 실시하였다. 이러한 무전해 도금시 도금 용액은 구리 공급원으로서 황산 구리, 착화제인 롯셀염, pH 조절제로서 수산화나트륨 수용액 및 환원제인 포름알데히드를 포함한 것을 사용하였으며, 상온에서 약 1 시간 동안 무전해 도금을 실시하여 금속층을 형성하였다.
이후, 상기 기판을 탈이온수에 침지하여 20 분간 초음파 조사한 후, 기체 블로잉함으로서, 상기 레이저 미조사 영역의 금속층을 선택적으로 제거하였다. 도 3b는 상기 금속층을 제거한 후에, 표면 사진을 나타낸 것이다. 이러한 도면을 참고하면, 비교예 1에서는 도 2a와 같이 표면 거칠기를 갖는 수지 기판이 사용됨에 따라, 레이저 미조사 영역에서 금속층이 제대로 제거되지 못하였음이 확인된다.
시험예 1: 표면 거칠기 평가
실시예 1, 2 및 비교예 1에서, 레이저 조사된 폴리카보네이트 수지 기판의 일정 영역 상에 표면 거칠기를 측정하였다. 표면 거칠기는 Optical profiler (Nano view E1000, Nanosystem, Korea)장비를 활용하여, 0.2 mm X 0.3 mm 면적의 중심선 평균 거칠기(Ra)를 측정하였다. 이러한 방법으로 레이저 조사 영역의 서로 다른 여섯 지점의 표면 거칠기를 측정한 후, 이러한 측정 값을 평균하여 이하의 표 1에 Ra 값으로 정리해 기재하였다.
시험예 2 : 도전성 패턴의 접착력 평가
상기 실시예 1, 2 및 비교예 1에서, 도전성 패턴을 형성한 후 금속층 및 도전성 패턴이 형성된 영역에서, ISO 2409의 표준 방법으로 4.0 내지 6.0N/10mm width의 접착력을 갖는 테이프 (3M 스카치 테이프 #371)를 사용하여 cross-cut test를 시행하였다. 이때, 금속층을 10 X 10 모눈(약 2 mm 이하 간격)으로 커팅하고, 상기 테이프로 붙였다 때내어 테이프에 박리되는 금속층의 면적을 측정함으로서, 상기 기판과 금속층 간의 접착력 혹은 밀착력을 평가하였다. 참고로, 도 4에는 실시예 1에 대한 접착력 평가 결과 사진이 도시되어 있다.
이러한 평가 결과, 상기 도전성 패턴의 박리된 면적에 따라 다음의 ISO class 기준 하에 평가하였다.
1. class 0 등급 : 도전성 패턴의 박리 면적이 평가 대상 도전성 패턴 면적의 0%;
2. class 1 등급 : 도전성 패턴의 박리 면적이 평가 대상 도전성 패턴 면적의 0% 초과 5% 이하;
3. class 2 등급 : 도전성 패턴의 박리 면적이 평가 대상 도전성 패턴 면적의 5% 초과 15% 이하;
4. class 3 등급 : 도전성 패턴의 박리 면적이 평가 대상 도전성 패턴 면적의 15% 초과 35% 이하;
5. class 4 등급 : 도전성 패턴의 박리 면적이 평가 대상 도전성 패턴 면적의 35% 초과 65% 이하;
6. class 5 등급 : 도전성 패턴의 박리 면적이 평가 대상 도전성 패턴 면적의 65% 초과;
부가하여, 실시예 1, 2 및 비교예 1에서, 도전성 패턴을 형성한 후, 이러한 금속층(도전성 패턴)의 균일성을 다음과 같은 기준 하에 평가하였다.
1. O: 육안으로 관찰하였을 때, 레이저 조사에 의해 표면 거칠기가 형성된 모든 영역에 균일한 색상의 금속층(도금 박막)이 형성되었고, 광학 현미경으로 금속층 표면을 관찰하였을 때, 공극이 확인되지 않음.
2. △: 육안으로 관찰하였을 때, 레이저 조사에 의해 표면 거칠기가 형성된 모든 영역에 균일한 색상의 금속층(도금 박막)이 형성되었지만, 광학 현미경으로 금속층 표면을 관찰하였을 때, 일부의 공극이 확인됨.
3. X: 육안으로 관찰하였을 때, 레이저 조사에 의해 표면 거칠기가 형성된 영역 중 적어도 일부 영역에 균일한 색상의 금속층(도금 박막)이 형성되지 않았고, 광학 현미경으로 금속층 표면을 관찰하였을 때, 적어도 일부의 공극이 확인됨.
위 평가 결과를 하기 표 1에 나타내었다.
레이저 조사부 수지 기판 표면 거칠기 (Ra) 도전성 패턴 접착력 도전성 패턴
균일성
실시예 1 895nm Class 0 등급 O
실시예 2 973nm Class 0 등급 O
비교예 1 1023nm Class 0 등급 △
상기 표 1에 따르면, 실시예에는 비교예 대비 동등 수준 이상의 접착력 및 균일성을 갖는 양호한 도전성 패턴이 레이저 조사부에 형성되었음이 확인되었다. 추가로, 이미 상술한 바와 같이, 실시예의 경우 레이저 미조사부에서 금속층이 전혀 잔류하지 않아 수지 기판의 표면 상태에 무관하게 원하는 영역에만 도전성 패턴이 형성되는 반면, 비교예에서는 수지 기판의 표면 상태 때문에 레이저 미조사부에 일부 금속층이 잔류함이 확인되었다.

Claims (14)

  1. 고분자 수지 기재 상에, 수용매 또는 극성 유기 용매에 용해 가능한 가용성 고분자 코팅층을 형성하는 단계;
    상기 고분자 수지 기재에 선택적으로 전자기파를 조사하여, 소정의 표면 거칠기를 갖는 제 1 영역을 형성하면서 상기 제 1 영역의 가용성 고분자 코팅층을 제거하는 단계;
    고분자 수지 기재 상에 전도성 시드(conductive seed)를 형성하는 단계;
    전도성 시드가 형성된 고분자 수지 기재를 도금하여 금속층을 형성하는 단계; 및
    금속층이 형성된 고분자 수지 기재를 수용매 또는 극성 유기 용매로 처리하여, 전자기파가 조사되지 않은 고분자 수지 기재의 제 2 영역에서 가용성 고분자 코팅층을 제거하는 단계를 포함하고,
    상기 가용성 고분자 코팅층은 1000 내지 100000의 중량 평균 분자량을 갖는 폴리비닐피롤리돈(PVP)계 고분자를 포함하는 전자기파의 직접 조사에 의한 도전성 패턴의 형성 방법.
  2. 제 1 항에 있어서, 고분자 수지 기재의 제 1 영역은 500nm 이상의 중심선 표면 거칠기(Ra)로 정의되는 표면 거칠기를 가지며, 제 2 영역은 상기 제 1 영역보다 작은 중심선 표면 거칠기(Ra)를 갖는 전자기파의 직접 조사에 의한 도전성 패턴의 형성 방법.
  3. 제 1 항에 있어서, 고분자 수지 기재는 열 경화성 수지 또는 열 가소성 수지를 포함하는 전자기파 직접 조사에 의한 도전성 패턴 형성 방법.
  4. 제 3 항에 있어서, 고분자 수지 기재는 ABS 수지, 폴리알킬렌테레프탈레이트 수지, 폴리카보네이트 수지, 폴리프로필렌 수지 및 폴리프탈아미드 수지로 이루어진 군에서 선택된 1종 이상을 포함하는 전자기파 직접 조사에 의한 도전성 패턴 형성 방법.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서, 가용성 고분자 코팅층의 형성 단계는 가용성 고분자를 포함하는 용액을 딥 코팅, 스핀 코팅 또는 스프레이 코팅하는 단계를 포함하는 전자기파 직접 조사에 의한 도전성 패턴 형성 방법.
  8. 제 1 항에 있어서, 전자기파 조사는 248 nm, 308 nm, 355 nm, 532 nm, 585 nm, 755 nm, 1064 nm, 1070 nm, 1550 nm, 2940 nm 또는 10600 nm의 파장을 갖는 레이저 전자기파를 조사하여 진행되는 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법.
  9. 제 1 항에 있어서, 전도성 시드는 금속 나노 입자, 금속 이온 또는 금속 착이온을 포함하는 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법.
  10. 제 9 항에 있어서, 전도성 시드는 구리(Cu), 백금(Pt), 팔라듐(Pd), 은(Ag), 금(Au), 니켈(Ni), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 알루미늄(Al), 아연(Zn), 주석(Sn), 납(Pb), 마그네슘(Mg), 망간(Mn) 및 철(Fe)로 이루어진 군에서 선택된 1종 이상의 금속, 이의 이온 또는 착이온을 포함하는 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법.
  11. 제 9 항에 있어서, 전도성 시드의 형성 단계는
    금속 나노 입자, 금속 이온 또는 금속 착이온을 포함하는 분산액 또는 용액을 고분자 수지 기재 상에 도포하는 단계; 및
    상기 금속 나노 입자를 석출시킨 후 건조하거나, 상기 금속 이온 또는 금속 착이온을 환원시킨 후 건조하여 입자 형태의 전도성 시드를 형성하는 단계를 포함하는 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법.
  12. 제 1 항에 있어서, 금속층 형성 단계는 고분자 수지 기재에 전도성 금속을 무전해 도금하는 단계를 포함하는 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법.
  13. 제 1 항에 있어서, 가용성 고분자 코팅층의 제거 단계는 제 2 영역의 고분자 수지 기재를 수용매 또는 극성 유기 용매로 처리하여 상기 고분자 코팅층을 용해시키는 단계를 포함하는 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법.
  14. 제 13 항에 있어서, 상기 수용매 또는 극성 유기 용매의 처리는 초음파 조사(sonication), 기체 블로잉(air blowing), 테이핑 및 브러슁(brushing)으로 이루어진 군에서 선택된 방법에 의해 물리적 힘을 인가하면서 진행되는 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법.
KR1020150172414A 2015-12-04 2015-12-04 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법 KR101752887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150172414A KR101752887B1 (ko) 2015-12-04 2015-12-04 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150172414A KR101752887B1 (ko) 2015-12-04 2015-12-04 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20170065973A KR20170065973A (ko) 2017-06-14
KR101752887B1 true KR101752887B1 (ko) 2017-06-30

Family

ID=59218284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150172414A KR101752887B1 (ko) 2015-12-04 2015-12-04 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR101752887B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021240305A1 (en) * 2020-05-29 2021-12-02 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308497A (ja) * 2000-04-27 2001-11-02 Sankyo Kasei Co Ltd 立体回路基板の製造方法及び立体回路基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308497A (ja) * 2000-04-27 2001-11-02 Sankyo Kasei Co Ltd 立体回路基板の製造方法及び立体回路基板

Also Published As

Publication number Publication date
KR20170065973A (ko) 2017-06-14

Similar Documents

Publication Publication Date Title
KR101831885B1 (ko) 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법과, 도전성 패턴을 갖는 수지 구조체
JP6545854B2 (ja) 多孔性銅箔の製造方法及びこれを用いた多孔性銅箔
CN109689931B (zh) 镀覆部件的制造方法和镀覆部件
TWI820152B (zh) 具有金屬圖案的成形體之製造方法
KR101752887B1 (ko) 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법
KR20170048011A (ko) 수지 구조체 및 이의 제조 방법
KR102010472B1 (ko) 전자기파의 직접 조사에 의한 도전성 패턴 형성 방법
KR101584716B1 (ko) 도전성 패턴 형성용 조성물, 이를 사용한 도전성 패턴 형성 방법과, 도전성 패턴을 갖는 수지 구조체
TW202020222A (zh) 具有金屬圖案的成形體之製造方法
CN112219459B (en) Method for producing molded body having metal pattern
JP2022126318A (ja) アンテナ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant