KR101745868B1 - 정전용량 변화 기반의 암호화 장치 - Google Patents

정전용량 변화 기반의 암호화 장치 Download PDF

Info

Publication number
KR101745868B1
KR101745868B1 KR1020150148726A KR20150148726A KR101745868B1 KR 101745868 B1 KR101745868 B1 KR 101745868B1 KR 1020150148726 A KR1020150148726 A KR 1020150148726A KR 20150148726 A KR20150148726 A KR 20150148726A KR 101745868 B1 KR101745868 B1 KR 101745868B1
Authority
KR
South Korea
Prior art keywords
circuit
pufs
random characteristic
capacitance change
random
Prior art date
Application number
KR1020150148726A
Other languages
English (en)
Other versions
KR20170047965A (ko
Inventor
홍석희
김현민
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020150148726A priority Critical patent/KR101745868B1/ko
Publication of KR20170047965A publication Critical patent/KR20170047965A/ko
Application granted granted Critical
Publication of KR101745868B1 publication Critical patent/KR101745868B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 정전용량 변화 기반의 암호화 장치에 관한 것으로, 물리적 복제 방지 기능(Physically Unclonable Functions, PUFs) 회로를 포함하는 암호화 장치에 있어서, 상기 PUFs 회로는 정전용량 변화(capacitance variation)가 기준값 이상인 제 1 회로와, 상기 정전용량 변화가 기준값 미만인 제 2 회로를 포함하되, 상기 제 1 회로 및 제 2 회로는 서로 연결되어 상기 PUFs 회로의 랜덤한 특성을 추출하는 것을 특징으로 한다.
상기와 같이 구성된 본 발명에 따른 정전용량 변화 기반의 암호화 장치에 의하면, 기존 전자장비의 운용에 영향을 미치지 않으면서, 뛰어난 보안 성능을 보이며, 비용 측면에서도 효율적인 PUFs를 제공할 수 있다.
또한, 본 발명은 다양한 형태로 전체 PUFs 시스템을 구성할 수 있으므로, PUFs가 사용되는 목적에 따라 다양한 플랫폼에 적용할 수 있다.

Description

정전용량 변화 기반의 암호화 장치{CAPACITANCE VARIATION BASED ENCRYPTION APPARATUS}
본 발명은 정전용량 변화 기반의 암호화 장치에 관한 것으로, 더욱 상세하게는 디지털 장비에 대한 사용자 인증과 장비 자체의 객체 인증 및 암호 알고리즘을 포함한 암호 장비들에 이용되는 비밀키를 생성시키고, 그 킷값을 보유하는 정전용량 변화 기반의 암호화 장치에 관한 것이다.
최근 들어, 각종 전자 기기들이 고급화되어 널리 보급됨에 따라, 이러한 전자기기에 대한 인증 방법의 여러 연구가 이루어지고 있다. 특히 이러한 인증 방법 중 하나로써, 물리적 복제 방지 기능에 대한 사용이 점차 증가하고 있다. 이와 같이 사용되는 물리적 복제 방지 기능(Physically Unclonable Functions, PUFs)이란, 모든 반도체 제품에 존재하는 고유의 지문을 이용하여 암호키를 생성하거나 보호함으로써, 개별 반도체 칩의 데이터 도난 및 설계 유출을 방지하는 기술을 말한다.
이러한 PUFs는 물리적으로 랜덤한 특성과 복제 불가능한 특성을 이용하여 현재 주로 안전한 키 스토리지(key storage)와 객체 인증(ID authentication)에 주로 사용되고 있다. 특히, 소프트웨어적으로 생성된 함수를 이용하여 랜덤한 시드(seed)를 추출해 내는 것이 아니라, 물리적으로 칩이나 장비가 제작(manufacturing)될 때 각각의 칩과 장비가 동일하게 제작될 수 없는 물리적인 특성을 이용하여 진성 랜덤(true random)한 시드값을 추출한다. 이와 같이 추출한 시드값은 사용자 고유의 값으로 이용하여 객체 인증에 사용할 수 있을 뿐만 아니라, 진성 랜덤한 값이기 때문에 복제 불가능한 칩이나 장비에 적용할 수 있는 코드를 생성하는데 이용할 수 있다.
한편, PUFs는 계속 발전하면서 임베디드 PUFs가 소개되었으며, 임베디드 PUFs는 크게 메모리 기반의 PUFs와 딜레이 기반의 PUFs로 나누어진다. 메모리 기반의 PUFs는 현재 개발되어 사용되고 있는 메모리에서 PUFs의 주요 특성을 만족하는 부분만을 추출하여 이용하는 것이고, 딜레이 기반의 PUFs는 하드웨어의 물리적 특성을 통해서 발생할 수 있는 딜레이 특성을 이용하는 것이다.
이러한 딜레이 기반의 PUFs는 대표적으로 Arbiter PUFs와 Ring Oscillator PUFs가 있다.
먼저 Arbiter PUFs는 신호의 경쟁조건(race condition)을 이용하여 신호 도착의 우선순위를 판단하는 Arbiter가 마지막에 판단하여 PUFs의 출력(response)을 만들어낸다. 이때, 신호의 경쟁조건을 만들어 내기 위하여 다양한 입력신호들(challenge)을 이용하고, 이 입력신호들의 랜덤한 입력 또한 Arbiter PUFs의 랜덤한 출력값을 형성하는데 중요한 요소로 작용한다.
다음으로 Ring oscillator PUFs는 Ring oscillator를 연결하여 발생하는 주파수의 변화를 비교하여 랜덤한 출력값을 생성하는 PUFs이다.
이와 같이 딜레이 기반의 PUFs는 다양한 방면으로 연구가 지속되고 있으나, PUFs를 구성하기 위해서 PUFs 한 비트 출력마다 추가적인 PUFs 모듈이 필요하고, 기존 딜레이 기반의 PUFs는 많은 수의 멀티플렉서(MUX) 및 래치(latch)를 사용함으로 인해 추가적인 비용이 드는 문제점이 있다.
대한민국 등록특허 제10-1488433호 (2015년 01월 26일)
본 발명은 상술한 종래기술의 문제점을 극복하기 위한 것으로, 기존 전자장비의 운용에 영향을 미치지 않으면서, 뛰어난 보안 성능을 보이며, 비용 측면에서도 효율적인 PUFs를 제공하는 것에 그 목적이 있다.
또한, 본 발명은 다양한 형태로 전체 PUFs 시스템을 구성할 수 있으므로, PUFs가 사용되는 목적에 따라 다양한 플랫폼에 적용하는 것에 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 물리적 복제 방지 기능(Physically Unclonable Functions, PUFs) 회로를 포함하는 암호화 장치에 있어서, 상기 PUFs 회로는, 정전용량 변화(capacitance variation)가 기준값 이상인 제 1 회로와, 상기 정전용량 변화가 기준값 미만인 제 2 회로를 포함하되, 상기 제 1 회로 및 제 2 회로는 서로 연결되어 상기 PUFs 회로의 랜덤한 특성을 추출하는 것을 특징으로 한다.
본 발명에 따른 정전용량 변화 기반의 암호화 장치에 있어서, 상기 제 1 회로 및 제 2 회로는 싱글레일 회로 또는 듀얼레일 회로 중 어느 하나로 구성되는 것을 특징으로 한다.
본 발명에 따른 정전용량 변화 기반의 암호화 장치에 있어서, 상기 제 1 회로 및 제 2 회로가 싱글레일 회로인 경우, 상기 제 1 회로는 피드-포워드(feed-forward) 형태로 구성하여 상기 랜덤한 특성을 추출하는 것을 특징으로 한다.
본 발명에 따른 정전용량 변화 기반의 암호화 장치에 있어서, 상기 제 1 회로 및 제 2 회로가 듀얼레일 회로인 경우, 상기 제 1 회로는 각 레일의 밸런싱(balancing)이 기준 범위 이내인 듀얼레일 회로로 구성하고, 상기 제 2 회로는 각 레일의 밸런싱이 기준 범위 미만 또는 초과인 듀얼레일 회로로 구성하여 상기 랜덤한 특성을 추출하는 것을 특징으로 한다.
본 발명에 따른 정전용량 변화 기반의 암호화 장치에 있어서, 상기 PUFs 회로는 상기 PUFs 회로의 랜덤한 특성에 대한 유의성 확보를 위해 보정회로를 추가하여 에러를 보정(error correction)하는 것을 특징으로 한다.
또한, 본 발명은 물리적 복제 방지 기능(Physically Unclonable Functions, PUFs) 회로를 포함하는 암호화 장치에 있어서, 상기 PUFs 회로는 전압에 따라 정전용량 변화(capacitance variation)의 크기를 비교 및 판단할 수 있는 제 1 직류 바이어스(DC bias)를 설정하고, 상기 제 1 직류 바이어스 값을 랜덤하게 변화시켜 상기 PUFs 회로의 랜덤한 특성을 추출하는 것을 특징으로 한다.
본 발명에 따른 정전용량 변화 기반의 암호화 장치에 있어서, 상기 PUFs 회로는 상기 온도에 따른 정전용량 변화의 크기를 비교 및 판단할 수 있는 제 2 직류 바이어스를 더 설정하고, 상기 제 2 직류 바이어스 값을 랜덤하게 변화시켜 상기 PUFs 회로의 랜덤한 특성을 추출하는 것을 특징으로 한다.
본 발명에 따른 정전용량 변화 기반의 암호화 장치에 있어서, 상기 PUFs 회로는 상기 PUFs 회로의 랜덤한 특성에 대한 유의성 확보를 위해 보정회로를 추가하여 에러를 보정(error correction)하는 것을 특징으로 한다.
상기와 같이 구성된 본 발명에 따른 정전용량 변화 기반의 암호화 장치에 의하면, 기존 전자장비의 운용에 영향을 미치지 않으면서, 뛰어난 보안 성능을 보이며, 비용 측면에서도 효율적인 PUFs를 제공할 수 있다.
또한, 본 발명은 다양한 형태로 전체 PUFs 시스템을 구성할 수 있으므로, PUFs가 사용되는 목적에 따라 다양한 플랫폼에 적용할 수 있다.
도 1은 정전용량 변화가 기준값 이상인 제 1 영역과 정전용량 변화가 기준값 미만인 제 2 영역이 서로 연결된 PUFs 회로에서 랜덤한 특성 추출을 나타내는 도면이다.
도 2는 정전용량 변화가 기준값 미만인 제 2 영역(제 1 영역)에 정전용량 변화가 기준값 이상인 제 1 영역(제 2 영역) 일부를 삽입한 PUFs 회로에서 랜덤한 특성 추출을 나타내는 도면이다.
도 3은 바이어스 전압을 랜덤하게 선택하여 PUFs 회로의 랜덤한 특성 추출을 나타내는 도면이다.
도 4는 보정 회로가 추가된 정전용량 변화 기반의 암호화 장치를 나타내는 도면이다.
본 발명은 다양한 변형 및 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면과 참조하여 상세히 설명하기로 한다.
먼저, 정전용량 변화(capacitance variation) 기반의 암호화 장치는 물리적 복제 방지 기능(Physically Unclonable Functions, PUFs) 회로를 포함한다. 여기서 PUFs 회로는 정전용량 변화가 기준값 이상인 제 1 영역과 정전용량 변화가 기준값 미만인 제 2 영역을 포함한다.
여기서 각 영역들은 회로, 물리적 디바이스 등을 의미하며, 본 명세서에서는 각 영역들에 대해서 회로를 이용하여 설명하나, 이는 회로로 한정하는 것은 아니다.
따라서 본 발명의 PUFs 회로는 정전용량 변화가 기준값 이상인 제 1 회로와 정전용량 변화가 기준값 미만인 제 2 회로를 포함하며, 각각의 회로들은 싱글레일 회로 또는 듀얼레일 회로로 구성될 수 있다.
여기서 제 1 회로 및 제 2 회로가 싱글레일 회로로 구성될 경우, 제 1 회로는 피드-포워드(feed-forward)형태의 싱글레일 회로로, 제 2 회로는 단순한 싱글레일 회로로 구성된다.
또한 제 1 회로 및 제 2 회로가 듀얼레일 회로로 구성될 경우, 제 1 회로는 각 레일의 밸런싱(balancing)이 기준 범위 이내인 듀얼레일 회로로, 제 2 회로는 각 레일의 밸런싱이 기준 범위 미만 또는 초과인 듀얼레일 회로로 구성된다.
다음으로 제 1 회로 및 제 2 회로를 이용하여 PUFs 회로의 랜덤한 특성 추출에 대해서 설명하겠다.
본 발명의 PUFs 회로는 내부에 제 1 회로와 제 2 회로를 서로 연결하여 구성할 수 있으며, 제 1 회로(제 2 회로)로 구성된 PUFs 회로에 커스텀 회로로 제작된 제 2 회로(제 1 회로)를 추가 또는 삽입하여 구성할 수 있다.
먼저, 도 1을 참조하여 제 1 회로와 제 2 회로가 서로 연결되어 구성된 PUFs 회로에서 랜덤한 특성을 추출하는 방법에 대해서 설명하겠다.
도 1은 정전용량 변화가 기준값 이상인 제 1 영역과 정전용량 변화가 기준값 미만인 제 2 영역이 서로 연결된 PUFs 회로에서 랜덤한 특성 추출을 나타내는 도면이다.
도 1을 참조하면, 제 1 회로와 제 2 회로가 서로 연결되어 있으며, 시간이 지남에 따라 해밍 거리(hamming distance, HD)에 대한 값이 제 1 회로에서 제 2 회로로 변경됨을 확인할 수 있다. 즉, 클락 신호와 제 1 회로 및 제 2 회로의 입력값들에 대한 해밍 거리를 이용하여 랜덤한 특성을 추출할 수 있다. 여기서 해밍 거리값들은 챌린지/응답(challenge/response) 방식을 이용하여 랜덤한 특성을 추출한다.
다음으로는 도 2를 참조하여 제 1 회로(제 2 회로)로 구성된 PUFs 회로에 커스텀 회로로 제작된 제 2 회로(제 1 회로)를 추가 또는 삽입하여 구성한 PUFs 회로에서 랜덤한 특성을 추출하는 방법에 대해서 설명하겠다.
도 2는 정전용량 변화가 기준값 미만인 제 2 영역(제 1 영역)에 정전용량 변화가 기준값 이상인 제 1 영역(제 2 영역) 일부를 삽입한 PUFs 회로에서 랜덤한 특성 추출을 나타내는 도면이다.
도 2를 참조하면 도 1과 유사하게 클락 신호와 해밍 거리를 이용하여 PUFs 회로의 랜덤한 특성을 추출함을 확인할 수 있다. 다만, 도 2에서는 (a)에 경우에는 제 2 회로에 커스텀 회로인 제 1 회로 일부를 추가 또는 삽입하여 PUFs 회로를 구성하고 있으며, (b)에 경우에는 제 1 회로에 커스텀 회로인 제 2 회로 일부를 추가 또는 삽입하여 PUFs 회로를 구성하고 있다.
따라서, 제 1 회로 및 제 2 회로의 입력값들에 대한 해밍 거리를 이용하여 도 1일 동일하게 PUFs 회로의 랜덤한 특성을 추출할 수 있으며, 도 2의 경우에는 도 1보다는 더 불규칙하게 랜덤한 특성을 추출할 수 있다.
이상으로 정전용량 변화가 기준값 이상인 제 1 회로와 정전용량 변화가 기준값 미만인 제 2 회로를 이용하여 PUFs 회로의 랜덤한 특성을 추출하는 방법에 대해서 설명하였다. 다음으로는 도 3을 참조하여 PUFs 회로의 랜덤한 특성을 추출하는 다른 방법에 대해서 설명하겠다.
도 3은 바이어스 전압을 랜덤하게 선택하여 PUFs 회로의 랜덤한 특성 추출을 나타내는 도면이다. 도 3에서는 하나의 회로 또는 도 1 내지 2와 같이 제 1 및 제 2 회로로 구성된 PUFs 회로에서 전압에 따라 정전용량 변화의 크기를 비교 및 판단할 수 있는 제 1 직류 바이어스(DC bias)를 설정하고, 제 1 직류 바이어스를 랜덤하게 변화시켜 PUFs 회로의 랜덤한 특성을 추출한다.
보다 구체적으로, 도 3을 참조하면 p-type, n-type 트랜지스터의 전압에 따른 정전용량의 변화 특성을 확인한 후, 전압 바이어스 값을 랜덤하게 선택하여 선택된 전압 바이어스 값에 해당하는 정전용량 변화의 성질을 이용하고 있다. 여기서 정전용량 변화가 심하면 도 1 내지 2와 같이 제 1 회로에 효과가 있고, 정전용량 변화가 적으면 제 2 회로에 있는 효과가 발생된다.
또한, 도 3의 PUFs 회로는 온도에 따라 정전용량 변화의 크기를 비교 및 판단할 수 있는 제 2 직류 바이어스를 설정하고, 제 2 직류 바이어스를 랜덤하게 변화시켜 PUFs 회로의 랜덤한 특성을 추출할 수 있다.
이상으로 도 1 내지 도 3을 이용하여 PUFs 회로의 랜덤한 특성을 추출하는 방법에 대해서 설명하였다. 상기 설명한 바와 같이 PUFs 회로는 랜덤한 특성을 이용하여 키 스토리지 및 객체 인증 등에서 사용된다.
다만, 이러한 PUFs는 랜덤하게 생성된 특성만으로 안전하게 사용될 수 없다. 즉, PUFs의 랜덤 특성은 유의성(reliability)이 확보되어야 상기 설명한 바와 같이 키 스토리지 및 객체 인증 등에서 사용할 수 있다. 따라서, 도 4를 참조하여 PUFs 회로의 유의성을 확보하는 방법에 대해서 설명하겠다.
도 4는 보정 회로가 추가된 정전용량 변화 기반의 암호화 장치를 나타내는 도면이다. 도 4를 참조하면 PUFs 회로에서 유의성 확보를 위해 추가적으로 보정회로가 존재하고 있음을 확인할 수 있다.
즉, 도 4에서는 유의성 확보를 위해 PUFs 회로에서 생성된 비트의 손실(loss)로 인하여 발생되는 오류를 최대한 줄이기 위해 다양한 형태로 보정회로를 추가하고 있다. 여기서 보정회로는 도 4(a)와 같이 소프트웨어적으로 helper data라고 하는 후처리 기능을 하는 회로를 추가 연결할 수 있으며, 도 4(b)와 같이 에러 보정(error correction) 기능을 수행하는 에러 보정 모듈(ECC 또는 decoder 등)을 PUFs 회로에 탑재하여 직접 에러를 보정하는 방법 등을 다양하게 활용할 수 있다.
상기와 같이 구성된 본 발명에 따른 정전용량 변화 기반의 암호화 장치에 의하면, 기존 전자장비의 운용에 영향을 미치지 않으면서, 뛰어난 보안 성능을 보이며, 비용 측면에서도 효율적인 PUFs를 제공할 수 있다.
또한, 본 발명은 다양한 형태로 전체 PUFs 시스템을 구성할 수 있으므로, PUFs가 사용되는 목적에 따라 다양한 플랫폼에 적용할 수 있다.
본 명세서에 기재된 본 발명의 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 관한 것이고, 발명의 기술적 사상을 모두 포괄하는 것은 아니므로, 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. 따라서 본 발명은 상술한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 권리범위 내에 있게 된다.

Claims (8)

  1. 물리적 복제 방지 기능(Physically Unclonable Functions, PUFs) 회로를 포함하는 암호화 장치에 있어서,
    상기 PUFs 회로는,
    정전용량 변화(capacitance variation)가 기준값 이상인 제 1 회로와, 상기 정전용량 변화가 기준값 미만인 제 2 회로를 포함하되,
    상기 제 1 회로 및 제 2 회로는,
    서로 연결되어 상기 제 1 회로 및 상기 제 2 회로의 입력값들에 대한 해밍 거리(hamming distance)를 이용하여 상기 PUFs 회로의 랜덤한 특성을 추출하는 것을 특징으로 하는 정전용량 변화 기반의 암호화 장치.
  2. 제 1 항에 있어서,
    상기 제 1 회로 및 제 2 회로는,
    싱글레일 회로 또는 듀얼레일 회로 중 어느 하나로 구성되는 것을 특징으로 하는 정전용량 변화 기반의 암호화 장치.
  3. 제 2 항에 있어서,
    상기 제 1 회로 및 제 2 회로가 싱글레일 회로인 경우,
    상기 제 1 회로는 피드-포워드(feed-forward) 형태로 구성하여 상기 랜덤한 특성을 추출하는 것을 특징으로 하는 정전용량 변화 기반의 암호화 장치.
  4. 제 2 항에 있어서,
    상기 제 1 회로 및 제 2 회로가 듀얼레일 회로인 경우,
    상기 제 1 회로는 각 레일의 밸런싱(balancing)이 기준 범위 이내인 듀얼레일 회로로 구성하고,
    상기 제 2 회로는 각 레일의 밸런싱이 기준 범위 미만 또는 초과인 듀얼레일 회로로 구성하여 상기 랜덤한 특성을 추출하는 것을 특징으로 하는 정전용량 변화 기반의 암호화 장치.
  5. 제 1 항에 있어서,
    상기 PUFs 회로는,
    상기 PUFs 회로의 랜덤한 특성에 대한 유의성 확보를 위해 보정회로를 추가하여 에러를 보정(error correction)하는 것을 특징으로 하는 정전용량 변화 기반의 암호화 장치.
  6. 물리적 복제 방지 기능(Physically Unclonable Functions, PUFs) 회로를 포함하는 암호화 장치에 있어서,
    상기 PUFs 회로는,
    서로 다른 트랜지스터의 전압에 따라 정전용량 변화(capacitance variation)의 크기를 비교 및 판단할 수 있는 제 1 직류 바이어스(DC bias)를 설정하고, 상기 제 1 직류 바이어스 값을 랜덤하게 변화시켜 상기 PUFs 회로의 랜덤한 특성을 추출하며,
    온도에 따른 정전용량 변화의 크기를 비교 및 판단할 수 있는 제 2 직류 바이어스를 더 설정하고, 상기 제 2 직류 바이어스 값을 랜덤하게 변화시켜 상기 PUFs 회로의 랜덤한 특성을 추출하는 정전용량 변화 기반의 암호화 장치.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 PUFs 회로는,
    상기 PUFs 회로의 랜덤한 특성에 대한 유의성 확보를 위해 보정회로를 추가하여 에러를 보정(error correction)하는 것을 특징으로 하는 정전용량 변화 기반의 암호화 장치.
KR1020150148726A 2015-10-26 2015-10-26 정전용량 변화 기반의 암호화 장치 KR101745868B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150148726A KR101745868B1 (ko) 2015-10-26 2015-10-26 정전용량 변화 기반의 암호화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150148726A KR101745868B1 (ko) 2015-10-26 2015-10-26 정전용량 변화 기반의 암호화 장치

Publications (2)

Publication Number Publication Date
KR20170047965A KR20170047965A (ko) 2017-05-08
KR101745868B1 true KR101745868B1 (ko) 2017-06-12

Family

ID=59219528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150148726A KR101745868B1 (ko) 2015-10-26 2015-10-26 정전용량 변화 기반의 암호화 장치

Country Status (1)

Country Link
KR (1) KR101745868B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101990678B1 (ko) 2017-05-22 2019-09-30 이화여자대학교 산학협력단 PPUF에 기반한 데이터 전송 방법, PPUF에 기반한 IoT 통신 시스템 및 IoT 디바이스
KR101995111B1 (ko) 2017-06-07 2019-07-02 이화여자대학교 산학협력단 PPUF에 기반한 적응적 비밀키를 사용하는 데이터 전송 방법, IoT 통신 시스템 및 IoT 디바이스

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871701B1 (ko) * 2007-02-15 2008-12-08 삼성전자주식회사 3 비트 데이터를 차동 모드로 송수신하는 신호 전송 장치및 방법
KR101359855B1 (ko) * 2013-02-18 2014-02-10 충북대학교 산학협력단 전하 펌프 기반 물리적 복제 불가 함수 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871701B1 (ko) * 2007-02-15 2008-12-08 삼성전자주식회사 3 비트 데이터를 차동 모드로 송수신하는 신호 전송 장치및 방법
KR101359855B1 (ko) * 2013-02-18 2014-02-10 충북대학교 산학협력단 전하 펌프 기반 물리적 복제 불가 함수 시스템

Also Published As

Publication number Publication date
KR20170047965A (ko) 2017-05-08

Similar Documents

Publication Publication Date Title
US11729005B2 (en) Apparatus and method for processing authentication information
US20200364374A1 (en) Apparatus and method for generating identification key
KR102499723B1 (ko) 물리적 복제방지 기능 비트스트링 생성에 대한 신뢰성 향상 방법
Bhargava et al. An efficient reliable PUF-based cryptographic key generator in 65nm CMOS
US10218517B2 (en) Methods for generating reliable responses in physical unclonable functions (PUFs) and methods for designing strong PUFs
CA3011279A1 (en) A privacy-preserving, mutual puf-based authentication protocol
US10235517B2 (en) Robust device authentication
KR20140026316A (ko) 인증 정보 처리 장치 및 방법
KR101745868B1 (ko) 정전용량 변화 기반의 암호화 장치
CN203299865U (zh) 一种基于puf的银行卡
Kodýtek et al. Proposal and properties of ring oscillator-based PUF on FPGA
Lee et al. Samsung physically unclonable function (SAMPUF™) and its integration with Samsung security system
CA3105206A1 (en) Correlation-based robust authentication technique using helper data only
US11537755B1 (en) SR flip-flop based physical unclonable functions for hardware security
Tariguliyev et al. Reliability and security of arbiter‐based physical unclonable function circuits
Du et al. A novel relative frequency based ring oscillator physical unclonable function
KR101673163B1 (ko) 듀얼 레일 딜레이 로직을 이용한 물리적 복제 방지 회로
US11263331B2 (en) Electronic device for checking randomness of identification key device, random key checker circuit, and method of checking randomness of electronic device
US20230344656A1 (en) Method for generating a physical unclonable function response
Dung et al. A VLSI implementation of variation-free PUF-based processor for RFID applications
Kiran et al. Implementing delay based physically unclonable functions on FPGA
Devadas Physical unclonable functions (PUFS) and secure processors
Yang Circuit Techniques for Low-Power and Secure Internet-of-Things Systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant