KR101739210B1 - 기판을 본딩하기 위한 방법 - Google Patents

기판을 본딩하기 위한 방법 Download PDF

Info

Publication number
KR101739210B1
KR101739210B1 KR1020157001711A KR20157001711A KR101739210B1 KR 101739210 B1 KR101739210 B1 KR 101739210B1 KR 1020157001711 A KR1020157001711 A KR 1020157001711A KR 20157001711 A KR20157001711 A KR 20157001711A KR 101739210 B1 KR101739210 B1 KR 101739210B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
oxide layer
oxide
bonding
Prior art date
Application number
KR1020157001711A
Other languages
English (en)
Other versions
KR20150037865A (ko
Inventor
마르쿠스 윔프링거
Original Assignee
에베 그룹 에. 탈너 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에베 그룹 에. 탈너 게엠베하 filed Critical 에베 그룹 에. 탈너 게엠베하
Publication of KR20150037865A publication Critical patent/KR20150037865A/ko
Application granted granted Critical
Publication of KR101739210B1 publication Critical patent/KR101739210B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/24—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer not being coherent before laminating, e.g. made up from granular material sprinkled onto a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0008—Electrical discharge treatment, e.g. corona, plasma treatment; wave energy or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/081—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/407—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/24—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer not being coherent before laminating, e.g. made up from granular material sprinkled onto a substrate
    • B32B2037/243—Coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/24—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer not being coherent before laminating, e.g. made up from granular material sprinkled onto a substrate
    • B32B2037/246—Vapour deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/27452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29286—Material of the matrix with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29287—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29394—Base material with a principal constituent of the material being a liquid not provided for in groups H01L2224/293 - H01L2224/29391
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29395—Base material with a principal constituent of the material being a gas not provided for in groups H01L2224/293 - H01L2224/29391
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20102—Temperature range 0 C=<T<60 C, 273.15 K =<T< 333.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

본 발명은 적어도 대부분 광투과성인 제1 기판(1)의 제1 접촉 영역(3)을 적어도 대부분 광투과성인 제2 기판(2)의 제2 접촉 영역(4)에 본딩하기 위한 방법에 관한 것이고, 접촉 영역 중 적어도 하나에, 산화물이 본딩을 위해 사용되고, 적어도 대부분 광투과성인 상호연결층(14)은 제1 및 제1 접촉 영역(3, 4) 상에,
- 적어도 10e1S/㎠ 의 전기 전도성(300K의 온도에 대해, 네 점 방법(four point method)으로 측정)과,
- 0.8 초과의 광 투과율(400 nm 내지 1500 nm 의 파장 범위에 대하여)로 형성된다.

Description

기판을 본딩하기 위한 방법{METHOD FOR BONDING SUBSTRATES}
본 발명은, 청구항 1에서 청구된 바와 같이, 특정 파장에서 적어도 대부분 광투과성인 제1 기판의 제1 접촉 영역을, 특정 파장에서 적어도 대부분 광투과성인 제2 기판의 제2 접촉 영역에 본딩하기 위한 방법 및 청구항 2에서 청구된 바와 같이, 제1 기판을 생성하기 위한 방법 및 청구항 4에서 청구된 바와 같이, 제2 기판을 생성하기 위한 방법에 관한 것이다.
특히, 멀티층 반도체, 글래스 또는 세라믹 합성물을 생성하기 위해 일반적인 방법이 사용된다. 하나의 특별히 중요한 활용 분야는 멀티층 광전지(photovoltaic cell)의 생산에 관한 것이다.
멀티층 전지의 생산에서 하나의 주요 한계는, 반도체 물질의 치수와 모양에 대해, 개별적인 반도체 물질의 격자 구조의 호환 불가능성(incompatibility)이다. 서로 상에 층의 직접적인 성장에 의한 개별 층의 생성에서, 이는 생성으로 실행되었던 반도체층에서의 결함으로 이어진다. 이러한 결함은 생산된 층의 품질, 특히, 빛의 전기 에너지로의 전환에 대해 달성가능한 효율성에 악영향을 미친다. 실제로, 이로부터 야기된 다음의 파라미터에 대한 한계는 아래와 같다.
a) 구조에서 달성가능한 활성층의 수. 상기 기술된 문제점 때문에, 현재 2 내지 최대 세 개의 층으로 제한된다.
b) 최적 파장 범위에 대해 개개의 층의 최적화. 실제로, 타협이 격자 구조의 호환 가능성에 대해 항상 달성되므로, 최적 파장 범위에 대해 완전히 자유롭게 개개의 층을 최적화하고, 빛을 전기 에너지로의 전환에 대한 관련 전환 특징을 최적화하는 것은 현재 불가능하다.
c) 더 선호하는 물질의 사용. 어떤 파장에 대해, 가령, 실리콘이나 게르마늄을 사용하는 것을 원할 것인데, 왜냐하면, 이들 물질은 효율성과 비용 사이에 이상적인 타협을 할 수 있기 때문이다. 그러나, 종종 이들 물질의 사용은 불가능한데, 왜냐하면, 격자 구조가 전지 내에서 사용되는 다른 구조와 적절하게 호환되지 않기 때문이다.
그러므로, 본 발명의 목적은 더욱 효율적이고 더욱 다양한 파라미터를 사용하여 상기 언급된 멀티층 합성물의 생성을 가능하게 하는 창의적인 방법이다.
이러한 목적은 청구항 1, 2 및 4의 특징으로 달성된다. 본 발명의 바람직한 개선사항은 종속항에서 주어진다. 명세서, 청구항 및/또는 도면에 주어진 적어도 두 개의 특징의 모든 조합은 본 발명의 틀 안에 있다. 주어진 범위 값에서, 표시된 제한 내의 값은 경계값으로 개시된 것으로 간주되고, 임의의 조합에서 청구될 것이다.
본 발명은, 두 개의 층을 성장시키는 대신, 두 개의 기반을 본딩하는 개념에 기초하고, 본딩에 의해 서로 다른(특히, 광학) 특성을 가진 여러 층을 제공하는 것이다.
본 발명은, 기판을 접촉, 그리고 나중에 이들을 쌓거나/본딩하기 전에, 분리된 기판상의 전지 구조, 특히, 본딩을 하려는 상호연결 층 내에 위치된 개별 층을 생성하는 접근법에 특히 기초한다. 따라서, 개별 층은 이러한 목적을 위해 최적화된 성장 기판상에서 생성될 수 있다. 이는 특히 MOCVD에 의한 성장에 의하여 가능하다.
특히, 본 발명의 하나의 원래 태양은 이들 층이 어떻게 전기적으로 전도성이고, 광 투과성인 형태로, 동시에 경제적인 프로세스로 쌓일 수 있는지 이다. 게다가, 이러한 목적을 위해 필요한 기판의 준비가 기술된다.
기술된 방법은 멀티층 태양 전지를 쌓는데 바람직하다. 그러나, 대안적으로, 본 방법은 다른 구조와 부품을 생성하는데 사용될 수 있고, 광투과성이고, 임의의 (특히, 광학성) 물질들 사이의 전기적으로 전도성인 상호연결부, 특히 반도체 물질, 글래스 및 세라믹이 필요하다. 본 섹터에서, 더 많은 활용 분야가 증가되는데, 이는 대부분, 조명, 통신 및 물질의 작업과 같은 복수의 활용 분야에서의 LED와 레이저와 같은 고체 상태 광원의 증가된 중요성 때문이다. 디스플레이 생산 섹터에서, 새롭고 혁시적인 제품 기술도 대단히 중요하게 되는데, 왜냐하면, 접촉 검출과 같은 추가적인 기능(터치 스크린등에서의 피드백)이 디스플레이로 집적되기 때문이다.
본 발명의 이점은 주로 다음과 같다.
- 전기적으로 전도성이고, 광 투과성인 본딩 인터페이스(상호연결층)
- 장기간에 걸쳐 안정하고, 매우 얇고, 내구성 있는 층
- 내열성이 강한 층(들) 및
- 높은 효율성(생산에서 빠르고 경제적임).
특히, 본 발명의 중심적인 원래의 태양은 기판 사이에, 전기적으로 전도성이고, 광 투과성인 상호연결 층을 생성하기 위한 광 투과성 전도성 산화물의 사용이다. 상호연결부는 특히, 웨이퍼 본딩, 바람직하게는, 직접 본딩 방법 및 더욱 바람직하게는 플라즈마 활성화를 사용한 직접 본딩 방법에 의해 생성되는 것이 바람직하다.
특히, 인듐-주석 산화물(indium-tin-oxide, ITO)이 광투과성 전도성 산화물(TCO)로서 사용된다. 축약어 ITO는 인듐-주석 산화물로 이하에서 사용될 것이다. ITO는 LCD 디스플레이의 생산에서 널리 사용되고, 광 투과성인 전기적 전도체로서 사용된다. 대안적으로, 다음 물질이 사용된다.
- 도핑된 아연 산화물, 특히 알루미늄 도핑된 아연 산화물(AZO), 갈륨 도핑된 아연 산화물(GZO),
- 플루오린 [도핑된] 주석 산화물(FTO), 및
- 안티모니 주석 산화물(ATO)이다.
기본적으로, 산화될 수 있고, 특히 적절하게 도핑되어 원하는 특성, 특히, 전도성과 광투과성을 가지는 임의의 물질이 사용될 수 있다.
이와 같이, 본 발명에서 청구된 바와 같이, 전기적 전도성은, 물질이 10e1 S/㎠ 초과, 바람직하게는 10e2 S/㎠ 초과, 더욱 바람직하게는 10e3 S/㎠ 초과의 전도성을 가질 때(300 K의 온도에 대해, 반도체 기술에서 일반적인 네 점 방법으로 측정됨), 해결된다. 어떤 파장 범위의 광의 퍼센티지로 정의되고, 층이 응용예에 따라 통과하도록 설계된 광 전달성(투과율)은, 응용예에 따른 두께를 가진 필름에 의해, 적어도 80% 초과, 바람직하게는 87% 초과, 더욱 바람직하게는 93% 초과 및 더욱 더 바람직하게는 96% 초과이어야 한다.
본 발명에서 청구된 바와 같이, 300 nm 내지 1800 nm 파장 범위가 광전지 응용에 대해 선호된다. 이는 관련 파장 범위가 인간의 가시 파장 범위 보다 더 큰 경우라는 것을 의미한다. 이는 빛의 UV 부분과 빛의 IR 부분이 전기 에너지로 전환될 수 있다는 것을 보장하려는 의도이다. 멀티층 태양 전지에서, 가장 최상의 층은 스펙트럼의 파트를 이미 처리하여서, 이를 전기 에너지로 전환하기 때문에, 본드 상호연결부가 전달을 허용하는 다소 작은 파장 범위를 가지는 것이 허용된다. 그러므로, 특히, 상기 언급된 전달 값은 적어도 600 nm 초과, 바람직하게는 500 nm 초과, 더욱 바람직하게는 400 nm 초과, 및 가장 바람직하게는 350 nm 초과의 파장에 적용될 것이다. 게다가, 전달 값은, 특히, 최소 파장 범위에서 최대 1300 nm 까지, 바람직하게는 최대 1500 nm 까지, 더욱 바람직하게는 최대 1700 nm 까지, 가장 바람직하게는 최대 1800 nm 까지 진행되는 전체 파장 범위에 적용되어야 한다.
산화물은, 본 발명에서 청구된 바와 같이, 다음 방법에 의하여, 상호연결된 기판에 적용된다.
- MO CVD, 금속 유기 분자 빔 증착,
- 스프레이 열분해, 펄스 레이저 증착(PLD) 또는
- 스퍼터링이다.
층의 원하는 특성을 보장하기 위하여, 본 발명에서 청구된 바와 같이, 정확한 혼합 비율을 보장하는 것이 중요하다. 특히, 산소의 비율은 이들 산화물의 일부에서 광투과성을 개선시킬 수 있는데, 산소 부분이 너무 높지 않도록 보장해야 하는데, 그렇지 않으면, 전기 전도성이 감소하기 때문이다.
일반적으로, 본드 상호연결부(상호연결층, 또한, 본딩 인터페이스)는 본딩될 기판상에 증착된 전구체 라미나 구조(precursor laminar structure)에 의해 생성된다. 그리고 나서, 층은 플라즈마-활성화되고, 특히, 상온에서 결합되어, 그 결과, 사전 본딩(임시 본딩)이 형성된다. 이후의 열 처리 프로세스(어닐링) 동안에, 전구체 라미나 구조는 광투과성이고 전기적으로 전도성 산화물로 구성된 층으로 전환되고, 본딩 상호연결부는 동시에 강화된다.
특히, 본 발명에서 청구된 바와 같은 방법의 하나의 원래의 실시예는 두 개의 반도체 웨이퍼(제1 및 제2 기판)를 사용하여 기술된다. 그러나, 본 방법은 그 밖의 물질의 광학적으로 특정 조합에 유사하게 적용될 수 있다.
제1 모듈(코팅 장치)에서, 제1 반도체층은, 특히, 기판 자체에 의해 형성된 제1 캐리어 상에서 성장하는데(이후 백-씨닝), 상기 제1 캐리어의 결정 구조와 표면이 제1 반도체층(제1 기판)을 성장시키는데 적합하기 때문이다. 그 결과, 선택된 TCO의 한 층(제1 산화층)이 원 위치(in-situ), 즉, 반도체층의 성장을 위해 사용된 코팅 장치로부터 기판을 제거하지 않고, 증착된다. 원 위치 공정은, 전기적 전도성에 영향을 줄 수 있는 산화물을 생성하지 않고, 이 TCO가 직접 반도체에 부착될 수 있도록 보장한다. 이는 특히, 기판 원 위치가 보호성 환경(protective atmosphere)에서 (그 밖의 모듈로 구성된)장치내로 전송되는 것이 보장되고, 상기 보호성 환경은 가능한 산화 요소가 가능한 자유로운 환경에 있는 것이다. 이는 특히, 산소와 물이 대부분 없는 환경이 보장된다. 바람직하게는, 압력이 1*e-5 mbar 미만, 바람직하게는 1*e-6 mbar 미만, 가장 바람직하게는 1*e-7 mbar 미만인 고진공 환경을 가진 장치의 컨피규레이션에 의해 보장된다.
제2 반도체층은 결정 구조와 관련된 제2 캐리어상에서 성장하고, 기판은 제2 반도체층(제2 기판)의 성장을 위해 최적화된다. 원 위치에서, 선택된 TCO 물질로 구성된 TCO층(제2 산화층)이 이 층상에 옵션으로 증착된다.
그리고 나서, 층 두께(D3)를 가진 전구체층(제3 산화층)이 이 TCO층(2") 상에 증착된다. 이 전구체층이 선택되어서, 이 물질은 아직 완전히 산화되지 않지만, 이미 증착된 TCO층(제2 산화층)에 비교하면, 산소 결핍을 가진다. 특히, 완전한 산화에 필요한 산소 부피(Smax)의 적어도 30% 초과, 바람직하게는 45% 초과, 더욱 바람직하게는 60% 초과, 가장 바람직하게는 75% 초과만큼 부족하다.
그리고 나서, 두께(D4)를 가진 선택된 TCO 물질로 구성된 TCO층(제4 산화층)은 이 전구체층 상에 옵션으로 증착된다.
D3(제3 산화층)은 크게 선택되어서, 반응 동안에, 나중에 비교적 큰 부피 성장을 보장하는 충분한 부피가 있어서, 본딩 인터페이스 내의 결함의 완전한 봉쇄가 보장된다. 동시에, 층 두께는 작게 선택되어서, 바람직하게는, 이 층 내에 포함된 모든 물질이 공정 동안에 완전히 산화된다. 이는 특히, 층 두께는 1 내지 10 nm의 두께를 가지도록 보장된다. 바람직하게는, 층 두께는 1 내지 7 nm 이다. 좀 더 바람직하게는, 층 두께는 1 내지 5 nm 이다.
D4는 층 두께가 주변 대기에서의 반응으로부터 기저층(D3)을 보호하기에 충분히 크도록 선택된다. 특히, 전구체층은 주변 대기로부터 산소나 습기와의 반응, 특히 산화를 대부분 막을 것이다. 여기서, 대부분은, 기판이 최대 2 시간 동안, 상온에서 주변 대기에 노출될 때, 전구체층이 20% 미만 반응하는 것을 의미한다. 좀 더 바람직하게는, 이 전구체 층의 10% 미만이 반응한다. 가장 바람직하게는, 전구체층의 5% 미만이 반응한다. 이는 특히, 적어도 0.5 내지 1 nm의 전구체층의 층 두께를 보장된다. 그러나, 동시에, 층은 나중에 저장소(아래 참조)로부터 추출물들/추출물의 확산을 충분히 가능하게 하기 위해 얇아질 것이다. 그러므로, 이 층의 최대 두께는 최대 2 내지 3 nm 인 것이 바람직하다. 좀 더 바람직하게는, 최대 층 두께는 최대 1.5 내지 2 nm 이다. 가장 바람직하게는, 최대 층 두 께는 최대 1 내지 1.5 nm 이다.
그리고 나서, 제1 기판은 플라즈마 활성화 공정을 거쳐서, 저장소(저장소 형성에 대해 아래 참조)를 생성한다.
그리고 나서, 기판들은 상온에서 본딩된다. 그렇게 하여, 반데르 발스 힘은, 기판이 상온에서 서로 부착되도록 보장한다. 이후의 어닐링 공정 동안에, 저장소 내에 삽입된 제1 추출물, 특히 H2O는, 옵션의 제4 산화층을 통해 (특히, 사전에 플라즈마에 노출되는 것과 마찬가지로) 확산되고, 제3 산화층을 산화시킨다. 이는 산화된 물질의 부피를 증가시키고, 이는 표면(성장층) 내의 결함을 봉쇄하는 것으로 이어진다.
그리고 나서, 만일 존재하면, 하나 또는 두 개의 캐리어는 옵션으로 제거될 수 있다. 대안적으로, 캐리어 중 하나는 나중에 최종 구조의 일부가 되는 반도체층일 수 있다.
특히, 본 발명의 또 다른 원래의 태양은, 용량성으로 결합된 플라즈마 또는 유도성으로 결합된 플라즈마 또는 원격 플라즈마 장치로부터의 플라즈마를 사용하여, 플라즈마를 생산하고, 이를 사용하여, 하나의 기판에 제1 추출물을 잡기 위한 저장소가 형성되고, 이러한 추출물은, 기판들 사이에 접촉하거나 일시적 본딩을 생성한 후에, 다른 기판에 존재하는 제2 추출물과 반응하여서, 기판들사이에 비가역적이거나 영구적인 본딩을 형성한다. 제1 접촉 영역상의 산화층 내의 저장소를 형성하기 이전 또는 이후에, 일반적으로 기판 또는 기판들을 세척한다(특히, 플러싱 단계). 일반적으로, 이러한 세척은 본딩되지 않은 위치를 초래하는 기판상에 입자를 없애는 것을 보장해야 한다. 저장소 및 상기 저장소 내에 포함된 추출물은, 임시적 또는 가역적 본딩을 생성한 후에, 접촉 영역상에 전용 방식으로 직접 반응을 기술적으로 유도할 수 있고, 특히 반응에 의한 적어도 하나의 접촉 영역(바람직하게는 저장소의 반대편의 접촉 영역)의 변형에 의해, 상기 반응은 본딩 속도를 증가시키고 영구적 본딩을 강화한다(제1 추출물 또는 제1 추출물 그룹과 제2 추출물 또는 제2 추출물 그룹). 본 발명에서 청구된 바와 같은 반대편 제2 접촉 영역상에 성장층이 있는데, 본 발명에서 청구된 바와 같은 변형이 발생하고, 제1 추출물(또는 제1 그룹)은 제2 기판의 반응층에 존재하는 제2 추출물(또는 제2 그룹)과 반응한다. 제1 추출물(또는 제1 그룹)과 제2 추출물(또는 제2 그룹)사이의 반응을 가속시키기 위하여, 본 발명에서 청구된 바와 같은 바람직한 일 실시예에서는, 제2 기판의 반응층과 저장소 사이에 위치된 성장층이 기판이 접촉하기 전에 씨닝되고, 이러한 방식 때문에, 반응 파트너 사이의 거리는 조절 가능한 방식으로 줄어들고, 동시에, 본 발명에서 청구된 바와 같은 성장층의 변형/형성이 촉진된다. 성장층은 씨닝에 의해, 적어도 부분적으로, 특히, 대부분, 바람직하게는 전부 제거된다. 성장층이 완전히 제거됨에도 불구하고, 제2 추출물과의 제1 추출물의 반응에서 다시 성장한다. 이러한 성장층의 씨닝은 본 발명에서 청구된 바와 같이, 에칭, 특히, 건식 에칭, 폴리싱, 스퍼터링 또는 산화물의 환원에 의해 발생할 수 있다. 바람직하게는, 이들 방법의 조합, 특히 스퍼터링과 산화물 환원의 조합이 고려된다.
본 발명에서 청구된 바와 같이, 접촉 영역이 접촉하기 전에, 성장층의 성장을 막기 위한 수단이 있을 수 있는데, 특히, 제2 기판의 반응층의 패시베이션에 의해, 바람직하게는, 포밍 가스(forming gas) 또는 불활성 환경 또는 진공 상태, N2 , 에 노출함에 의하거나, 비정질화에 의한다. 이러한 이유로, 포밍 가스를 포함하는, 특히 대부분 포밍 가스로 구성된 플라즈마를 사용한 처리는 특히 적합한 것으로 입증되었다. 여기서, 포밍 가스는 적어도 2%, 더 우수하게는 4%, 이상적으로 10% 또는 15% 수소를 포함하는 가스로 정의된다. 혼합물의 잔여 부분은 가령, 질소와 아르곤과 같은 불활성 가스로 구성된다.
포밍 가스를 사용할 때, 특히, 스퍼터링과 산화물 환원에 기초한 공정에 의해 산화층을 씨닝할 수 있다.
이러한 조치에 대안적이거나 추가로, 본 발명에서 청구된 바와 같이, 씨닝과 접촉간의 시간을 최소로 하는 것이 바람직한데, 특히 2 시간 미만, 바람직하게는 30분 미만, 좀 더 바람직하게는 15분 미만, 이상적으로는 5분 미만이다. 따라서, 씨닝 이후에 발생하는 산화물 성장이 최소화될 수 있다.
적어도 영구적인 본딩 형성의 초기나 반응의 시작점에서 씨닝(thinning)된, 매우 얇은 성장층에 의해, 성장층을 통한 추출물의 확산 속도가 증가한다. 이는 동일한 온도에서 추출물의 운송 시간이 더욱 짧아지도록 한다.
사전 본딩 단계 동안에, 기판들 사이에 임시 또는 가역적인 본딩을 생성하기 위하여, 기판의 접촉 영역들 간에 약한 인력을 생성하는 목적으로서, 다양한 가능성이 있다. 사전 본딩 강도는 영구적 본딩 강도보다, 적어도 2 내지 3 팩터, 바람직하게는 5 팩터, 더욱 바람직하게는 15, 더욱 더 바람직하게는 25 팩터 정도 낮다. 가이드라인으로서, 순수하고, 비활성인 친수성 실리콘의 사전 본딩 강도는 대략 100 mJ/㎡ 이고, 플라즈마-활성화된 친수성 실리콘은 대략 200 -300 mJ/㎡이다. 분자-웨팅된 기판 사이의 사전 본딩은, 주로 서로 다른 웨이퍼 측면의 분자 간의 반데르 발스 힘에 의해 일어난다. 따라서, 영구 쌍극자 모멘트를 가진 대부분의 분자는 웨이퍼들 사이의 사전 본딩을 활성화시키는데 적합하다. 이하의 화학적 화합물은 상호연결 시약으로 예를 들지만, 여기에 제한되지 않는다.
- 물
- 티올(thiols)
- AP3000
- 실레인 및/또는
- 실라놀
본 발명에서 청구된 바와 같은 적합한 기판의 재료는 더 많은 몰 부피를 가진 생성물을 형성하기 위해, 추출물이 또 다른 공급된 추출물과 반응할 수 있어서, 그 결과 기판상의 성장층의 형성이 야기된다. 다음의 조합이 특히 바람직한데, 화살표의 왼쪽에 추출물의 이름이 있고, 화살표의 오른쪽에 생성물/생성물들이 있으며, 이는 특별히 언급된 추출물과 반응하는 공급된 추출물이나 부산물을 사용하지 않는다.
- Si → SiO2, Si3N4, SiNxOy
- Ge → GeO2, Ge3N4
- α-Sn → SnO2
- B → B2O3, BN
- Se → SeO2
- Te → TeO2, TeO3
- Mg → MgO, Mg3N2
- Al → Al2O3, AlN
- Ti → TiO2, TiN
- V → V2O5
- Mn → MnO, MnO2, Mn2O3, Mn2O7, Mn3O4
- Fe → FeO, Fe2O3, Fe3O4
- Co → CoO, Co3O4,
- Ni → NiO, Ni2O3
- Cu → CuO, Cu2O, Cu3N
- Zn → ZnO
- Cr → CrN, Cr23C6, Cr3C, Cr7C3, Cr3C2
- Mo → Mo3C2
- Ti → TiC
- Nb → Nb4C3
- Ta → Ta4C3
- Zr → ZrC
- Hf → HfC
- V → V4C3, VC
- W → W2C, WC
- Fe → Fe3C, Fe7C3, Fe2C.
- In → In2O3
- Sn → Sn2O2
- Sn → SnO
- Zn → ZnO
- Al → Al2O3
더구나, 다음의 반도체의 혼합된 형태가 기판으로 상정될 수 있다.
- III-V: GaP, GaAs, InP, InSb, InAs, GaSb, GaN, AlN, InN, AlxGaI - xAs, InxGaI - xN
- IV-IV: SiC, SiGe,
- III-VI: InAlP.
- 비선형 광학: LiNbO3, LiTaO3, KDP (KH2PO4)
- 태양 전지: CdS, CdSe, CdTe, CuInSe2, CuInGaSe2, CuInS2, CuInGaS2
- 전도성 산화물: In2 - xSnxO3 -y
본 발명에서 청구된 바와 같이, 적어도 하나의 웨이퍼 상 및 각각의 접촉 영역 상에 직접적으로, 저장소(또는 저장소들)이 있고, 부피 팽창을 위해 공급된 적어도 하나의 추출물의 특정 양이 저장될 수 있다. 그러므로, 추출물은 가령, O2, O3, H2O, N2, NH3, H2O2 등일 수 있다. 시스템 에너지를 감소시키기 위해 반응 파트너의 성향에 기초하는, 특히 산소 성장에 의한 팽창 때문에, 접촉 영역 사이의 가능한 갭, 기공 및 캐비티가 최소화되고, 본딩력은 이들 영역 내의 기판 사이의 거리를 좁힘에 따라 증가된다. 가장 가능한 경우, 기존의 갭, 기공 및 캐비티는 완전히 봉쇄되어서, 전체 본딩 영역은 증가하여서, 본 발명에서 청구된 바와 같은 본딩력은 이에 따라 증가된다.
종래적으로, 접촉 영역은 0.2 nm 의 이차 거칠기(Rq)를 가진 거칠기를 나타낸다. 이는 1 nm의 범위에서 표면의 피크와 피크 값에 해당한다. 이들 실험적인 값은 원자력 현미경(AFM)으로 결정되었다.
본 발명에서 청구된 바와 같은 반응은 물의 모노레이어(ML)를 가진 200 내지 300 mm 지름을 가진 원형 웨이퍼의 종래 웨이퍼 표면에 대해 0.1 내지 0.3 nm 만큼 성장층이 성장할 수 있기에 적합하다.
본 발명에서 청구된 바와 같이, 적어도 2 ML, 바람직하게는 적어도 5 ML, 더욱 바람직하게는 적어도 10 ML의 유체, 특히 물이 저장소 내에 저장되는 것이 제공된다.
플라즈마에의 노출에 의한 저장소의 형성이 특히 바람직한데, 이는 플라즈마 노출에 의해, 시너지 효과로서, 접촉 영역의 평활함과 친수성을 야기하기 때문이다. 표면은 산화층의 물질 및 옵션으로 반응층의 점성 흐름에 의해 우세한 플라즈마 활성화에 의해 평활하게 된다. 친수성의 증가는, 실리콘 하이드록실 화합물의 증가, 바람직하게는, 표면 상에 존재하는, Si-O-Si와 같은 Si-O 화합물의 증가에 의해 발생하는데, 특히 다음 반응에 따른다.
Si-O-Si + H2O ↔ 2SiOH
다른 표면에 대해, 고립된 OH 화합물의 밀도의 증가가 발생한다고 말할 수 있는데, 이는 개선된 친수성을 초래한다.
특히 상기 효과의 결과로서, 또 다른 부작용은 사전 본딩 강도가 2 내지 3 팩터 만큼 특히 개선된다는 것으로 구성된다.
제1 기판의 제1 접촉 영역상의 산화층 내의(및 옵션으로, 제2 기판의 제2 접촉 영역상의 산화층 내의) 저장소는 가령, 열 산화물로 코팅된 제1 기판의 플라즈마 활성화에 의해 형성된다. 플라즈마 활성화는, 플라즈마를 위한 필요한 조건을 설정하기 위해, 진공 챔버 내에서 수행된다. 본 발명에서 청구된 바와 같이, 플라즈마 방전을 위해, 0 내지 2000 eV(진폭) 범위의 이온화 에너지를 가진 N2 가스, O2 가스 또는 아르곤 가스가 사용되고, 그 결과, 저장소는, 제1 접촉 영역의 경우에, 처리된 표면의 20 nm 이하, 바람직하게는 15 nm 이하, 좀 더 바람직하게는 10 nm 이하, 가장 바람직하게는 5 nm 이하의 깊이로 생성된다.
진공 챔버 내의 특정 압력을 설정함에 의하여, 플라즈마 이온에 대한 평균 자유 경로 길이는 상당히 영향 받거나, 본 발명에서 청구된 바와 같이 설정될 수 있다.
접촉 영역/표면들 상의 저장소의 생산에서의 재생산 가능한 결과는, 플라즈마를 생성하기 위한 마주보는 전극 상의 두 개의 서로 다른 주파수의 창의적인 사용에 의해 가능하고, 이러한 전극은 교류 전류 또는 ac 전압을 가하여, 및/또는 유도성으로 결합된 플라즈마 소스 및/또는 원격 플라즈마의 사용에 의해 플라즈마 이온을 가속시킨다.
용량성 결합의 경우, 전극이 플라즈마 챔버 내에 위치되는 것이 바람직하다.
여기서, 접촉 영역의 최적의 노출 및 특히 부피 및/또는 깊이의 관점에서, 정확히 형성된 저장소의 생성은 전극의 (서로 다른) 주파수, 진폭(특히, 바람직하게는 배타적으로), 제2 전극상에 가해진 전압의 주파수 및 챔버 압력의 파라미터를 설정함에 의해 활성화된다.
용량성으로 결합된 플라즈마 활성화 장치의 실행, 이중 주파수 플라즈마 장치는 바람직하게, 이온 밀도의 개별 설정 및 웨이퍼 표면으로의 이온의 가속화를 가능하게 한다. 따라서, 달성가능한 프로세스 결과는 넓은 윈도우 내에서 설정될 수 있고, 활용 분야의 요구에 최적화로 매칭될 수 있다.
바이어스 전압, 특히 제2의 바이어스 전압의 형태로, 특히 하단 전극은 기판의 접촉 영역상의 전극의 영향(속도)을 주는데 사용되고, 상기 접촉 영역은 제2 전극 상에 고정되어, 특히 이러한 영향을 감쇠 또는 가속시킨다.
특히, 저장소 내의 기공 밀도 분포는 상기 언급된 파라미터에 의해 조절가능하게 되고, 특히 바람직한 실시예는 아래에 기술된다.
유동성으로 결합된 플라즈마 소스에서, 자기장을 생성하는데 사용되는 전류를 교대시키기 위한 용량성 결합의 ac 전압에 대한 대응되는 유사 고려사항이 사용될 수 있다. 본 발명에서 청구된 바와 같이, 교류 전류 또는 다양한 강도 및/또는 주파수의 교류 자기장에 의해 유도성으로 결합된 플라즈마 소스의 플라즈마를 조작하여, 플라즈마는 본 발명에서 청구되 바와 같은 해당 특정을 가지는 것을 생각해 볼 수 있다.
원격 플라즈마에서, 실제로 사용된 플라즈마는 외부 소스에서 생성되고, 동일한 공간으로 도입된다. 특히, 이러한 플라즈마의 구성, 특히 이온은, 동일한 공간으로 전송된다. 소스 공간에서 기판 공간으로의 플라즈마의 경로는 락(lock), 가속기, 자기 및/또는 전기 렌즈, 다이아프램등과 같은 다양한 소자에 의해 확보될 수 있다. 주파수 및/또는 전기 및/또는 자기장의 강도로, 용량적으로 및/또는 유도적으로 결합된 플라즈마를 가하는 모든 고려사항들은 소스 공간으로부터 기판 공간으로의 플라즈마의 경로 및/또는 생산을 확보하는 모든 소자에 적용될 것이다. 예를 들어, 소스 공간에서 그리고 나중에 상기 언급된 소자를 통과하여 기판 공간으로, 본 발명에서 청구된 바와 같은 파라미터에 의해, 플라즈마는 용량적 또는 유도적 결합에 의해 생성될 것이다.
본 발명에서 청구된 바와 같은, 저장소를 생성하기에 적합한 임의의 특정 타입, 원자 및/또는 분자가 사용될 수 있다. 바람직하게는, 이들 원자 및/또는 분자가 사용되고, 저장소는 요구되는 특성으로 생성한다. 관련 특성은 주로 기공 크기, 기공 분포 및 기공 밀도이다. 대안적으로, 본 발명에서 청구된 바와 같이, 가령, 공기 또는 95% Ar and 5% H2 로 구성되는 포밍 가스(forming gas)와 같은 가스 혼합물이 사용될 수 있다. 사용된 가스에 의존하여, 플라즈마 처리 동안에, 특히 다음 이온이 존재한다. 이는 N+, N2+, O+, O2+, Ar+ 이다. 제1 추출물은 저장소/저장소들의 채워지지 않은 자유 공간 내에 수용될 수 있다. 산화층과 이에 따른 저장소는 반응층 내로 확장될 수 있다.
바람직하게는, 반응층과 반응할 수 있고, 적어도 부분적으로 대부분 제1 추출물로 구성된 다양한 타입의 플라즈마 종이 있다. 제2 추출물이 Si/Si라는 점에서, Ox 플라즈마 종이 바람직할 것이다.
저장소는 다음 고려사항에 기초하여 형성된다. 기공 크기는 10 nm 미만, 바람직하게는 5 nm 미만, 더욱 바람직하게는 1 nm 미만, 더욱 더 바람직하게는 0.5 nm 미만, 가장 바람직하게는 0.2 nm 미만이다.
기공 밀도는 입자의 밀도에 직접적으로 비례하는 것이 바람직하고, 상기 입자는 스트라이킹 액션(striking action)에 의해 기공을 생성하고, 더욱 바람직하게는, 스트라이킹 종의 부분압에 의해, 그리고, 처리 시간과 파라미터에 의존하여, 사용된 플라즈마 시스템에 의해 가변될 수 있다.
바람직하게는, 기공 밀도는, 바람직하게는 평탄-모양 영역으로 중첩된 이러한 여러 영역의 파라미터의 변형에 의해, 표면 하에 적어도 하나의 가장 많은 기공 집중 영역을 가지는 것이 바람직하다. 두께가 증가하면서, 기공 분포도는 영을 향하여 감소된다. 충격(bombardment) 동안에, 표면 근처의 영역은 기공 밀도를 가지는데, 이는 표면 근처의 기공 밀도와 거의 동일하다. 플라즈마 처리의 마지막 이후에, 표면상의 기공 밀도는 응력 완화 메카니즘의 결과로, 감소될 수 있다. 두께 방향으로의 기공 밀도는 표면에 대해, 하나의 가파른 측면을 가지고, 벌크에 대해, 더 평평하나, 연속적으로 감소하는 측면을 가진다.
기공 크기에 있어서, 기공 분포와 기공 밀도, 유사한 고려사항이 플라즈마로 생성되지 않은 모든 방법에 적용된다.
저장소는 제어된 사용 및 프로세스 파라미터의 조합에 의해 설계될 수 있다. PCT/EP2012/064545의 도 8은 실리콘 산화층 내로의 관통 깊이의 함수로서, 플라즈마에 의해 주입된 질소 원자의 농도의 표현을 나타낸다. 물리적 파라미터의 변형에 의해 두 개의 프로필을 생성할 수 있었다. 제1 프로필(11)은 실리콘 산화물 내에 좀 더 깊숙히 더 많이 가속된 원자에 의해 생성된 것이고, 반대로, 프로필(12)은 낮은 농도로 프로세스 파라미터를 바꾼 후에 생성된 것이다. 두 개의 프로필의 중첩은 저장소의 특성인 합산 곡선(13)을 생성한다. 주입된 원자 및/또는 분자 종의 농도 사이의 관계는 명확하다. 더 높은 농도는 더 높은 결함 구조를 가진 영역을 지목하여서, 더 많은 공간이 이후의 추출물을 수용한다. 플라즈마 활성화 동안에, 특히 전용 방식으로 제어된 프로세스 파라미터의 연속적인 변화는 깊이 위에 이온의 분포를 가진 저장소를 달성할 수 있고, 이러한 분포는 가능한 균일하다. 이러한 고려 사항들은, 이 경우에 저장소가 다른 물질 조합으로 형성될 수 있는 실리콘 산화물이 아닌 층에도 유사하게 적용된다. 특히, 이들 고려사항은 TCO 층에도 적용될 수 있다.
플라즈마에 의해 생성되었던 저장소에 대안적으로, 적어도 하나의 기판, 적어도 제1 기판 상의 TEOS(테트라에틸오르쏘실리케이트) 산화층의 사용이 저장소로서 상정할 수 있다. 이 산화물은 열 산화보다 일반적으로 밀도가 덜하고, 이러한 이유로, 본 발명에서 청구된 바와 같이 압밀화(compaction)가 바람직하다. 압밀화는 저장소의 형성된 기공을 설정하는 목적으로 열 처리에 의해 발생한다.
본 발명의 일 실시예에 따르면, 저장소를 채우는 단계는 제1 기판에 코팅물로서 도포되는 저장소에 의해(코팅물은 제1 추출물을 이미 포함함), 저장소의 형성과 동시에 발생하는 것이 특히 바람직하다.
저장소는 나노미터 범위에서의 기공을 가진 기공 레이어로서, 또는 10 nm 미만, 바람직하게는 5 nm 미만, 더욱 바람직하게는 2 nm 미만, 더욱 더 바람직하게는 1 nm 미만, 가장 바람직하게는 0.5 nm 미만의 채널 두께를 가진 채널을 가진 층으로서 상정할 수 있다.
본 발명에서 청구된 바와 같은, 제1 추출물 또는 제1 추출물 그룹을 가진 저장소를 채우는 단계에 있어서, 다음 실시예, 또한, 조합하여, 상정 가능하다.
- 저장소를 주변 환경에 노출시키는 것과,
- 특히 탈이온화된 물로 플러싱하는 것과,
- 추출물을 포함하거나, 특히 H2O, H2O2, NH4OH 으로 구성된 유체로 플러싱하는 것과,
- 저장소를 임의의 가스 환경, 특히 원자 가스, 분자 가스, 가스 혼합물에 노출시키는 것과,
- 저장소를 수증기-함유 또는 과산화수소 증기-함유 환경에 노출시키는 것과,
- 저장소 형성층으로서 추출물로 이미 채워진 저장소를 제1 기판상에 두는 것이다.
이하의 화합물이 추출물로서 가능하다. 이는 Ox +, O2, O3, N2, NH3, H2O, H2O2, 및/또는 NH4OH 이다.
상기 인용된 과산화수소 증기의 사용은, 물의 사용과 더불어 바람직한 버전으로 간주된다. 더구나, 과산화수소는 더 많은 산소 대 수소 비율을 가지는 이점을 가진다. 더구나, 과산화수소는 특정 온도 및/또는 수소와 산소 내로 MHz 범위의 고주파 장의 사용을 통해 분리된다.
다른 한 편으로, H2O는 작은 분자 크기를 가진 이점을 제공한다. H2O 분자의 크기는 O2 분자의 크기보다 작고, H2O 는 기공 내로 좀 더 용이하게 삽입되고, 성장층을 통해 좀 더 용이하게 확산될 수 있는 이점을 제공한다.
서로 다른 열 팽창 계수를 가진 물질을 주로 사용할 때, 임의의 주목할만한 온도 증가 또는 기껏해야, 부분/특정 온도 증가를 야기하지 않는 상기 언급된 종의 분리를 위한 방법의 사용이 바람직하다. 특히, 분리를 적어도 촉진시키는, 바람직하게는 야기시키는 마이크로파 방사가 있다.
본 발명의 바람직한 일 실시예에 따르면, 성장층의 형성과 비가역적인 본드의 강화는 제1 추출물의 반응층으로의 확산에 의해 발생하는 것이 제공된다.
본 발명의 또 다른 바람직한 실시예에 따르면, 비가역적인 본딩의 형성은 전형적으로 300℃ 미만, 바람직하게는 200℃ 미만, 더욱 바람직하게는 150℃ 미만, 더욱 더 바람직하게는 100℃ 미만, 가장 바람직하게는 상온에서, 특히 최대 12일, 더욱 바람직하게는 최대 1일, 더욱 더 바람직하게는 1시간, 가장 바람직하게는 15분 동안에 발생하는 것이 제공된다. 또 다른 바람직한 열처리 방법은 마이크로파에 의한 유전체 가열이다.
여기에, 비가역적인 본딩은 1.5 J/㎡, 더욱 바람직하게는 2 J/㎡, 더욱 더 바람직하게는 2.5 J/㎡ 이상의 본딩 강도를 가진다.
본딩 강도는, 반응 동안에, 본 발명에서 청구된 바와 같이, 제2 추출물의 몰부피보다 더 큰 몰부피를 가진 생성물이 반응층 내에서 형성된다는 점에서, 바람직하게 특히 증가될 수 있다. 이러한 방식으로, 제2 기판 상의 성장이 영향을 받고, 그 결과로, 접촉 영역 사이의 갭은 본 발명에서 청구된 바와 같은 화학 반응에 의해 봉쇄된다. 그 결과, 접촉 영역 사이의 거리, 따라서 평균 거리는 감소되고, 사각 지대는 최소화된다.
저장소 형성이, 특히 10 kHz 내지 20000 kHz, 바람직하게는 10 kHz 내지 5000 kHz, 더욱 바람직하게는 10 kHz 내지 1000 kHz, 가장 바람직하게는 10 kHz and 600 kHz 의 활성화 주파수를 사용하고, 및/또는 0.075 내지 0.2 watt/㎠의 전력 밀도, 및/또는 0.1 내지 0.6 mbar의 압력을 가진 압력화의 플라즈마 활성화에 의해 발생한다는 점에서, 접촉 영역의 평활화와 같은 추가 효과 및 접촉 영역의 명백히 증가된 친수성도 야기된다.
대안적으로, 본 발명에서 청구된 바와 같은 저장소의 형성은 저장소 형성층과 같은 어떤 기공성을 특히 제어된 방식으로 압밀화한 테트라에톡실레인 산화층을 사용하여 발생할 수 있다.
본 발명의 또 다른 바람직한 실시예에 따르면, 산화층은 대부분, 특히, 완전히 무정형 이산화규소, 특히 열 산화에 의해 생성된 이산화규소로 구성되고, 반응층은, 특히, 대부분, 바람직하게는 완전히 산화 가능한 물질, Si, Ge, InP, GaP 또는 GaN (또는 대안적으로 상기 언급된 또 다른 물질)으로 구성되는 것이 제공된다. 기존 갭을 특히 효과적으로 봉쇄시키는 특별히 안정한 반응은 산화에 의해 가능하다.
여기서, 본 발명에서 청구된 바와 같이, 제2 접촉 영역과 반응층 사이에 성장층이 있고, 특히, 대부분의 자연 이산화규소(또는 대안적으로, 상기 언급된 또 다른 재료)가 있다. 성장층은 본 발명에서 청구된 바와 같은 반응에 의해 성장하게 된다. 성장은 무정형 SiO2의 재형성 및 변형에 의해 천이 Si-SiO2(7)로부터, 특히, 반응층과의 인터페이스 상에서, 특히 제1 접촉 영역과 제2 접촉 영역 사이의 갭의 영역에서 특히 성장층의 벌징이 야기된다. 이는 두 개의 접촉 영역 사이에 사각 지대의 감소 또는 거리의 감소를 야기하고, 그 결과, 두 기판 사이의 본딩 강도가 증가된다. 200℃ 내지 400℃, 바람직하게는 대략 200℃ 내지 150℃, 더욱 바람직하게는 150℃ 내지 100℃, 가장 바람직하게는 100℃ 내지 상온의 온도가 특히 바람직하다. 성장층은 여러 성장 영역으로 나누어질 수 있다. 성장층은 제2 기판의 저장소 형성층일 수 있고, 동시에, 반응을 가속화시키는 또 다른 저장소가 형성된다.
여기서, 비가역적인 본딩의 형성 이전에, 성장층이 0.1 nm 내지 5 nm의 평균 두께를 가진다면 특히 바람직하다. 성장층이 얇을수록, 성장층을 통해, 특히, 성장층을 통해 반응층으로 제1 추출물의 확산에 의해, 제1 추출물과 제2 추출물 사이에 반응이 빠르고 용이하게 일어날 수 있다. 성장층을 통한 추출물의 확산 속도는 얇은 성장층에 의해 증가되고, 따라서, 성장층은 영구적인 본딩의 적어도 형성 초기 또는 반응의 시작점에서 매우 얇다. 이는 동일한 온도에서 추출물의 전달 시간을 더욱 줄여준다.
여기서, 본 발명에서 청구된 바와 같은 씨닝(thinning)은 결정적인 역할을 하는데, 왜냐하면, 씨닝에 의해 반응이 더욱 가속화될 수 있고, 및/또는 온도가 더욱 감소될 수 있기 때문이다. 씨닝은 에칭에 의해, 바람직하게는 습윤 환경에, 더욱 바람직하게는 원 위치(in-situ)에서 행해질 수 있다. 대안적으로, 씨닝은 건식 에칭에 의해, 바람직하게는 원 위치에서 발생한다. 여기서, 원 위치란, 적어도 하나의 이전 및/또는 이후의 단계들이 수행된 동일한 챔버 내에서의 수행을 의미한다. 본원에서 사용되는 원 위치 개념하에서의 추가적인 장치 준비는, 가령, 불활성 가스를 사용하나, 특히 진공 환경에서 제어된 방식으로 조절될 수 있는 환경에서 개개의 프로세스 챔버들 사이에서, 기판의 전달이 발생하는 장치이다. 습식 에칭은 증기 상에서 화학 물질로 발생하는 반면, 건식 에칭은 액체 상에서 화학 물질로 발생한다. 성장층이 이산화규소로 구성된다는 점에서, 불화수소산 또는 희석된 불화수소산을 사용한 에칭이 행해질 수 있다. 성장층이 순수한 Si로 구성된다는 점에서, 에칭은 KOH를 사용하여 행해질 수 있다.
본 발명의 일 실시예에 따르면, 저장소의 형성은 진공에서 수행되는 것이 바람직하다. 그러므로, 원하지 않은 물질이나 화합물을 가진 저장소의 오염을 피할 수 있다.
본 발명의 또 다른 실시예에서, 저장소의 채움은 아래 인용된 하나 이상의 단계에 의해 발생하는 것이 제공되는 것이 바람직하다.
- 저장소를 대기 습기 및/또는 공기에 포함된 산소로 채우기 위해, 제1 접촉 영역을 대기에 노출시키는 단계와,
- 제1 접촉 영역을 특히 우세적이고, 특히 거의 완벽하게, 탈이온화된 H2O 및/또는 H2O2 로 구성된 유체에 노출시키는 단계와,
- 제1 접촉 영역을 0 내지 2000 eV의 범위의 이온화 에너지를 가진, N2 가스 및/또는 O2 가스 및/또는 Ar 가스 및/또는, 95% Ar 및 5% H2로 구성되는 포밍 가스에 노출시키는 단계와,
- 임의의 이미 언급된 추출물로 저장소를 채우기 위해 증착시키는 단계이다.
저장소가, 바람직하게는 0.1 nm 내지 25 nm, 더욱 바람직하게는 0.1 nm 내지 15 nm, 더욱 더 바람직하게는 0.1 nm 내지 10 nm, 가장 바람직하게는 0.1 nm 내지 5 nm의 두께(R)로 형성되는 것이 프로세스 시퀀에 있어 특히 효과적이다. 더구나, 본 발명의 일 실시예에 따르면, 비가역적인 본딩의 형성 바로 전에, 저장소와 반응층 사이의 평균 거리(B)가 0.1 nm 내지 15 nm, 특히, 0.5 nm 내지 5 nm, 바람직하게는 0.5 nm 내지 3 nm 인 것이 바람직하다. 거리(B)는 본 발명에서 청구된 바와 같이, 씨닝에 의해 영향받거나 생산된다.
본 방법을 실행하기 위한 장치는, 본 발명에서 청구된 바와 같이, 저장소를 형성하기 위한 챔버, 저장소를 채우기 위해 이와 별도로 제공된 챔버 및 사전 본딩을 형성하기 위해 별도로 제공된 챔버를 포함하고, 상기 모든 챔버들은 진공 시스템을 통해 서로 직접 연결된다.
또 다른 실시예에서, 저장소의 채움은 대기를 통해 직접적으로 발생할 수도 있어서, 대기에 오픈될 수 있거나, 단순히 재킷팅(jacketing)을 가지지 않은 구조일 수 있는 챔버에서, 반자동으로 및/또는 완전히 자동으로 웨이퍼를 조작할 수 있다.
광전지 시스템에 의한 태양 에너지의 사용은 점점 증가하고 있는데, 왜냐하면, 화석 연료가 중기간 희박해지고, 게다가, 특히, 온실 효과에 기여하는 회수 및 사용에 있어서의 주요 환경 문제 때문이다. 순전히 경제적 관점에서, 광전지의 경쟁력 강화를 위하여, 동일한 비용 또는 많아 봐야 적당한 비용 증가에서 빛의 전기 에너지로의 전환 효율성을 개선시킬 필요가 있다. 그러나, 가능한 효율성에 대한 한계가 있다. 이들 한계는 주로, 하나의 반도체 물질이 제한된 파장 범위를 가진 광만을 처리하고, 이를 전기 에너지로 전환하는 것에 기인한다.
그러므로, 멀티층 태양 전지 또는 "멀티-정션 태양 전지"를 생산하기 위한 본 발명의 하나의 응용예는 특별히 바람직하다.
그들 사이에서, 개별 층이 태양 전지 내에서 수직으로 차곡차곡 쌓인다. 입사광이 우선 가장 상위의 층을 때리고, 이는 특정 제1 파장 범위를 가진 빛을 전기 에너지로 전환하기에 최적화된다. 이 층에서 대부분 처리되지 않을 수 있는 파장 범위를 가진 빛이 이러한 제1 층을 관통하고, 제2 파장 범위를 처리하기 위해 최적화되는 기저의 제2 층상에 입사되어서, 전기 에너지를 생성한다. 이들 멀티층 전지에서, 이러한 제2 층 내에서 대부분 처리되지 않을 수 있는 파장 범위를 가진 빛이 제3 파장 범위를 가진 빛을 처리하기 위해 최적화되는 기저의 제3 층상에 입사되어서, 전기 에너지를 생성한다. 복수 (n)의 이들 층이 순전히 이론적으로 가능하다고 생각될 수 있다. 실제로, 이들 전지는 입사광이 관통한 가장 상위의 층이 가장 짧은 파장을 가진 파장 범위를 처리하도록 구성된다. 제2 층은 그 다음 짧은 파장 범위 등등이다. 여기서, 본 발명에서 청구된 바와 같이, 두 개의 층 구조뿐만 아니라 세 개 또는 그 이상의 층도 실행될 수 있다. 여기서, 전기적으로 전도성 방식으로, 즉, 가능한 저항이 작고, 광 투과성인 방식으로, 수직으로 상호연결되는 층이 제공된다. 특히, 소위 "금속 유기 화학 증기 증착" 약자로 "MO CVD" 공정에 의해 층이 증착될 수 있고, 복수의 전지의 두 개의 활성층의 증착이 특히 "원 위치" 즉, 증착 공정 사이에 일반적인 주변 대기에 기판을 노출시키지 않으면서, 발생한다. 바람직하게는, 활성층 사이에, 블록킹층(제2 또는 제4 산화층) 및/또는 버퍼층(제2 또는 제4 산화층)이 위치되어서, 결과적인 전지의 품질을 증가시킨다.
본 발명의 다른 이점, 특징 및 세부사항은 다음의 바람직한 예시적인 실시예의 설명과 도면을 사용하여 더욱 명백해질 것이다.
도 1은 제1 기판이 제2 기판과 접촉하기 바로 전의, 본 발명의 일 실시예의 개략도를 도시한다.
동일하거나 등가의 특징은 동일한 참조 번호로 표시된다.
도 1의 상황은 제1 기판(1)의 제1 접촉 영역(3)과 제2 기판(2)의 제2 접촉 영역(4)의 횡단면도를 도시한 것이다. 접촉 영역들(3, 4)의 표면은 OH 그룹으로 종결되고, 따라서 친수성이다. 제1 기판(1)과 제2 기판(2)은, 표면과 H2O 분자상에 존재하는 OH 그룹 사이 및 오직 H2O 분자들 사이의 수소 브리지의 인력에 의해, 특히나 반데르 발스힘 및/또는 수소 브리지에 의해 고정된다. 적어도 제1 기판의 친수성은 이전 단계에서의 플라즈마 처리에 의해 증가되었다.
플라즈마 처리는 플라즈마 챔버 내에서 발생하는데, 이는 플라즈마 및 진공 및/또는 정의된 가스 환경에 노출될 수 있고, 이는 해당 장치의 자체 모듈에서 제공될 수 있다. 진공 및/또는 정의된 가스 환경에 노출되는 것은, 1 mbar 미만의 압력이 설정되고 정의된다는 의미이다. 여기서 기술된 예시적인 실시예에서, 가스는 0.3 mbar의 N2 이다.
대안적인 실시예에 따르면, 제2 기판(2) 또는 제2 접촉 영역(4)을 추가로 플라즈마 처리, 특히 제1 기판(1)의 플라즈마 처리와 동시에 하는 것이 특히 바람직하다.
선택된 TCO를 구성하는 산화층(6) 내의 저장소(5)는 본 발명에서 청구된 바와 같이, 플라즈마 처리에 의해 형성되었다. 산화층(6) 아래에, 반도체(7)가 직접 붙고, 옵션으로, 특히, 제2 추출물 또는 제2 그룹의 추출물을 포함하는 반응층으로서 사용될 수 있다. 상기 언급된 이온화 에너지를 가진 N2 이온을 사용하는 플라즈마 처리는 대략 15 nm의 저장소(5)의 평균 두께(R)을 생성하고, 플라즈마 이온은 산화층(6) 내에 채널 또는 기공을 형성시킨다. 저장소는 제2추출물을 사용하여 반응하는 제1 추출물로 채워진다.
반도체(7)는 도시된 실시예에서, 캐리어(8)에 의해 일시적으로 지지된다.
제2 접촉 영역(4) 상의 제2 기판(2)은 제4 산화층(9) 바로 위에 제3 산화층(10)(전구체층), 그리고 제3 산화층 바로 위에 제2 산화층(11)으로 구성된다.
제3 산화층(10)(전구체층)은, 특히, 불완전하게 산화된 구성을 포함하는 TCO를 구성으로 하여, 만일 전체 부피가 완전히 산화되면, 층 내에 포함될 것인 최대 산소 부피(Smax) 보다 작은 산소 부피(S1)를 가진다. 특히, 산소 부피(S1)는 Smax 의 최대 70%이다. 바람직하게는, 이 퍼센티지는 55%, 더욱 바람직하게는 40% 이고 가장 바람직하게는 25% 이다.
제2 산화층(11)은 강하게 결합되어서, 결국, 제2 기판(2)의 반도체(12)가 캐리어(13) 상에 일시적으로 고정된다.
반도체(12)는, 제2 추출물 또는 제2 그룹의 추출물을 포함하는 반응층으로서 특히 사용된다.
성장층은, 산화층(6, 9, 10, 11)과 옵션으로 반응층(반도체(7, 12)) 사이의 제1 추출물과 제2 추출물의 반응에 의해 형성된다.
하나의 바람직한 실시예에서, 산화층(6) 내에 형성된 저장소(5) 내에 삽입되었던 제1 추출물은 전구체층(제3 산화층)(10)과 반응한다. 제1 추출물과 전구체층의 반응 생성물은 더 높은 몰부피를 가지기 때문에, 이 반응은 부피의 증가를 야기한다.
특히, 산화층(9 및 10) 사이의 인터페이스 상에서, 몰부피와 H2O 분자의 확산을 증가시킴에 의하여, 성장층의 형태인 부피가 성장하는데, 왜냐하면, 자유 깁시 엔탈피를 최소로 하려는 목적이 영역에서 발생하는 성장을 집중시키기 때문이고, 갭은 접촉 영역들(3, 4) 사이에 존재한다.성장층의 부피에서의 증가에 의해 갭이 패쇄된다.
결합 본딩이후에, 산화층(6, 9, 10 및 11)이 상호연결층(14)을 형성한다.
반응 이후에, 바람직한 일 실시예에서의 이 상호연결층은, 원래 증착된 산화층(9, 11 및 6)을 포함하는 동일한 TCO에 특히 일치하는 동질의 물질로 구성된다.
1 제1 기판
2 제2 기판
3 제1 접촉 영역
4 제2 접촉 영역
5 저장소
6 제1 산화층
7 제1 반도체
8 제1 캐리어
9 제4 산화층
10 제3 산화층
11 제2 산화층
12 제2 반도체
13 제2 캐리어
14 상호연결층

Claims (3)

  1. 광 투과성인 제1 기판(1)의 제1 접촉 영역(3)을 광 투과성인 제2 기판(2)의 제2 접촉 영역(4)에 본딩하기 위한 방법에 있어서, 상기 제1 및 제2 접촉 영역(3, 4) 중 적어도 하나에 산화물이 본딩을 위해 사용되고, 광 투과성인 상호연결층(14)은 제1 및 제1 접촉 영역(3, 4) 상에,
    - 적어도 10e1S/㎝ 의 전기 전도성(300K의 온도에 대해, 네 점 방법(four point method)으로 측정)과,
    - 0.8 초과의 광 투과율(400 nm 내지 1500 nm 의 파장 범위에 대하여)로 형성되고,
    - 상기 전기 전도성과 광 투과율을 가진 제1 산화층(6)을 제1 기판(1)에 가하는 단계와,
    - 제2 산화층(11)을 제2 기판(2)에 가하는 단계와,
    - 제3 산화층(10)을 제2 산화층(11)에 가하는 단계 - 제3 산화층(10)은 제3 산화층(10)이 완전히 산화되었을 때의 최대 산소 부피(Smax)의 25% - 70% 산소 부피(S1)를 가짐- 와,
    - 제4 산화층(9)을 제3 산화층(10)에 가하는 단계와,
    - 제1 기판 내 제1 추출물을 담고 있을 저장소를 생성하기 위해 제1 기판(1)을 플라즈마-활성화시키는 단계와,
    - 실온에서 기판들(1, 2)를 본딩하는 단계- 상기 플라즈마-활성화 단계에 뒤이은 어닐링 공정(annealing process) 동안에 저장소 내에 삽입된 제1 추출물은 제4 산화층(9)을 통하여 확산되고, 제3 산화층(10)을 산화시킴 - 를 포함하는 것을 특징으로 하는 광투과성인 제1 기판(1)의 제1 접촉 영역(3)을 광투과성인 제2 기판(2)의 제2 접촉 영역(4)에 본딩하기 위한 방법.
  2. 제 1 항에 있어서, 산화물 또는 하나 이상의 산화층(6, 9, 10, 11)은 다음 구성, 즉,
    - 인듐,
    - 주석,
    - 알루미늄,
    - 아연,
    - 갈륨,
    - 플루오린 또는
    - 안티모니
    중 적어도 하나를, 도핑으로써 포함하는 것을 특징으로 하는 광투과성인 제1 기판(1)의 제1 접촉 영역(3)을 광투과성인 제2 기판(2)의 제2 접촉 영역(4)에 본딩하기 위한 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 산화물 또는 하나 이상의 산화층(6, 9, 10 ,11)은 다음 방법, 즉,
    - 금속 유기 화학 증기 증착,
    - 금속 유기 분자 빔 증착,
    - 스프레이 열분해,
    - 펄스 레이저 증착 또는
    - 스퍼터링
    중 하나에 의해 가하는 것을 특징으로 하는 광투과성인 제1 기판(1)의 제1 접촉 영역(3)을 광투과성인 제2 기판(2)의 제2 접촉 영역(4)에 본딩하기 위한 방법.
KR1020157001711A 2012-07-26 2012-07-26 기판을 본딩하기 위한 방법 KR101739210B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2012/064736 WO2014015912A1 (de) 2012-07-26 2012-07-26 Verfahren zum bonden von substraten

Publications (2)

Publication Number Publication Date
KR20150037865A KR20150037865A (ko) 2015-04-08
KR101739210B1 true KR101739210B1 (ko) 2017-05-23

Family

ID=46603946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157001711A KR101739210B1 (ko) 2012-07-26 2012-07-26 기판을 본딩하기 위한 방법

Country Status (8)

Country Link
US (1) US9673167B2 (ko)
EP (1) EP2847786B1 (ko)
JP (1) JP6085677B2 (ko)
KR (1) KR101739210B1 (ko)
CN (1) CN104508809B (ko)
SG (1) SG2014013585A (ko)
TW (1) TWI590485B (ko)
WO (1) WO2014015912A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112430A1 (de) 2014-08-29 2016-03-03 Ev Group E. Thallner Gmbh Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels
DE102016104280A1 (de) * 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
US12094849B2 (en) * 2021-07-22 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition bonding layer for joining two semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146541A (ja) * 2002-10-23 2004-05-20 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2011524463A (ja) * 2008-05-06 2011-09-01 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ 光透過性デバイス用導電性構造

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041529B2 (en) 2002-10-23 2006-05-09 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method of fabricating the same
FR2884966B1 (fr) 2005-04-22 2007-08-17 Soitec Silicon On Insulator Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
JP5043835B2 (ja) 2005-06-17 2012-10-10 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 光電子応用のための（Ａｌ，Ｇａ，Ｉｎ）ＮとＺｎＯの直接ウェーハ・ボンディング構造とその作製方法
US11211510B2 (en) * 2005-12-13 2021-12-28 The Boeing Company Multijunction solar cell with bonded transparent conductive interlayer
JP2008112847A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
KR101000057B1 (ko) 2008-02-04 2010-12-10 엘지전자 주식회사 다층 투명전도층을 구비한 태양전지 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146541A (ja) * 2002-10-23 2004-05-20 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2011524463A (ja) * 2008-05-06 2011-09-01 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ 光透過性デバイス用導電性構造

Also Published As

Publication number Publication date
EP2847786A1 (de) 2015-03-18
US9673167B2 (en) 2017-06-06
WO2014015912A1 (de) 2014-01-30
US20150179604A1 (en) 2015-06-25
CN104508809B (zh) 2017-12-12
JP2015525975A (ja) 2015-09-07
WO2014015912A9 (de) 2014-12-04
KR20150037865A (ko) 2015-04-08
CN104508809A (zh) 2015-04-08
EP2847786B1 (de) 2016-04-27
SG2014013585A (en) 2014-06-27
TWI590485B (zh) 2017-07-01
JP6085677B2 (ja) 2017-02-22
TW201411870A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
US11139170B2 (en) Apparatus and method for bonding substrates
US8975158B2 (en) Method for permanently bonding wafers
JP6099744B2 (ja) ウェハを持続的に結合する方法及び装置
US20140017877A1 (en) Method for permanently bonding wafers
JP2014510418A5 (ko)
KR101739210B1 (ko) 기판을 본딩하기 위한 방법
US9159717B2 (en) Method for permanently bonding wafers
JP5338069B2 (ja) 接合方法
JP6106239B2 (ja) ウェハを恒久的にボンディングするための方法
JP2009152247A (ja) 接合方法、接合体、半導体装置および光電変換素子。

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant