KR101738939B1 - Photodiode and method of manufacturing the same - Google Patents

Photodiode and method of manufacturing the same Download PDF

Info

Publication number
KR101738939B1
KR101738939B1 KR1020160041760A KR20160041760A KR101738939B1 KR 101738939 B1 KR101738939 B1 KR 101738939B1 KR 1020160041760 A KR1020160041760 A KR 1020160041760A KR 20160041760 A KR20160041760 A KR 20160041760A KR 101738939 B1 KR101738939 B1 KR 101738939B1
Authority
KR
South Korea
Prior art keywords
layer
inp
guard ring
region
ring region
Prior art date
Application number
KR1020160041760A
Other languages
Korean (ko)
Inventor
최종화
양경훈
노인섭
김영준
김남환
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020160041760A priority Critical patent/KR101738939B1/en
Application granted granted Critical
Publication of KR101738939B1 publication Critical patent/KR101738939B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Light Receiving Elements (AREA)

Abstract

The present invention relates to a photosensitive semiconductor device and to a method for producing the same. The photosensitive semiconductor device comprises: an InGaAs etch stop layer (120), an InP electrode layer (130), an InGaAs active layer (140), and an InP cover layer (150) which are formed at the top of an InP substrate (110); an activation region (160) and guard ring regions (170, 170a) which are formed on the InP cover layer (150); and a surface protection film (180) and a top electrode layer (190) which are formed at the top of the InP cover layer (150). The present invention has improved crosstalk properties compared to a conventional photosensitive semiconductor device, and a guard ring region can be produced through a simple process using a wet-etching single diffusion process.

Description

감광성 반도체 소자 및 그 제조방법{PHOTODIODE AND METHOD OF MANUFACTURING THE SAME}[0001] PHOTODIODE AND METHOD OF MANUFACTURING THE SAME [0002]

본 발명은 감광성 반도체 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 단파장적외선 대역 광 검출기에 사용되는 감광성 반도체 소자 및 그 제조방법에 관한 것이다.The present invention relates to a photosensitive semiconductor element and a method of manufacturing the same, and more particularly, to a photosensitive semiconductor element used in a short-wavelength infrared band photodetector and a method of manufacturing the same.

단파장적외선(SWIR, Short-wave infrared) 대역 광 검출기는 상온에서 동작 가능하며 낮은 세기의 빛을 검출하여 야간에도 영상을 얻을 수 있어 국방용 무기체계, 야간 인식 시스템, 인공위성의 관찰 시스템, 화재 진압 및 위험 물질을 다루는 분야를 비롯하여 다양한 분야에서 각광받고 있다.The short-wave infrared (SWIR) photodetector can operate at room temperature and detect low-intensity light to obtain images even at night. It can be used for military defense systems, night vision systems, satellite observation systems, fire suppression systems It is attracting attention in various fields including the field of dealing with hazardous materials.

단파장적외선 대역 광 검출기로 InGaAs 감광성 반도체 소자는 0.9㎛~1.67㎛ 파장에 가장 적합하며 높은 양자효율 특성과 낮은 암전류 특성으로 인해 활발히 연구되고 있다. An InGaAs photosensitive semiconductor device with a short wavelength infrared band photodetector is most suitable for a wavelength of 0.9 ㎛ to 1.67 ㎛ and is being actively studied due to high quantum efficiency characteristics and low dark current characteristics.

하지만, 최근 화소 수가 증가하여 소자가 집적됨에 따라 캐리어들의 수평 확산에 의한 크로스토크(crosstalk)가 발생하여 광 검출기 해상도의 성능 저하를 초래하고 있다. However, as the number of pixels increases and devices are integrated, crosstalk due to the horizontal diffusion of the carriers occurs, resulting in deterioration in the performance of the photodetector resolution.

크로스토크는 인접회선의 다른 신호에게 영향을 미치는 통신신호의 전기 또는 자기장에 의해 발생되는 교란 누화에 의해 발생하는 현상으로 전자파 장애(EMI)라고 한다.Crosstalk is a phenomenon caused by disturbance crosstalk caused by electric or magnetic fields of a communication signal that affects other signals of an adjacent line and is called electromagnetic interference (EMI).

도 1에는 기존의 InGaAs 감광성 반도체 소자가 도시되어 있다.1 shows a conventional InGaAs photosensitive semiconductor device.

도 1에 도시된 바에 의하면, 기존의 InGaAs 감광성 반도체 소자는 InP 기판(10)의 상면에 InGaAs 식각멈춤층(20), InP 전극층(30), InGaAs 활성층(40), InP 덮개층(50)을 가지는 구조로서, InP 덮개층(50)에 활성화 영역(60)을 형성한 후 표면 보호막층(70), 상부 전극층(90)을 가지는 구조이다. 1, the conventional InGaAs photosensitive semiconductor device includes an InGaAs etch stop layer 20, an InP electrode layer 30, an InGaAs active layer 40, and an InP lid layer 50 on the upper surface of an InP substrate 10 Structure having a surface protective film layer 70 and an upper electrode layer 90 after the activation region 60 is formed in the InP liner layer 50. [

활성화 영역은 SiO2 또는 SiNx 마스크를 통해 형성한 확산 억제층을 이용한 Zn-SOG(Spin-on-glass) 확산 공정을 통해 형성한다. The activation region is formed by a Zn-SOG (Spin-on-Glass) diffusion process using a diffusion suppressing layer formed through a SiO 2 or SiN x mask.

상기한 InGaAs 감광성 반도체 소자는 활성화 영역(60)으로 인해 InGaAs 활성층(40)에서 발생한 소수캐리어가 이동하여 화소로 동작한다. 이때, 발생한 소수캐리어의 확산에 의해 인접한 화소의 전류에 영향을 미치기 때문에 상기한 InGaAs 감광성 반도체 소자는 높은 크로스토크를 가져 영상 시스템의 분해능에 저하를 일으키게 된다.In the InGaAs photosensitive semiconductor device, a small number of carriers generated in the InGaAs active layer 40 move due to the activation region 60 and operate as a pixel. At this time, diffusion of the generated minority carriers affects the current of the adjacent pixels, so that the above-described InGaAs photosensitive semiconductor device has a high crosstalk, which causes a degradation in resolution of the image system.

본 발명의 목적은 단파장적외선 대역 광 검출기에 사용되며 기존의 InGaAs 감광성 반도체 소자보다 개선된 크로스토크(crosstalk) 특성을 가지는 감광성 반도체 소자를 제공하는 것이다.An object of the present invention is to provide a photosensitive semiconductor element which is used in a short-wavelength infrared band photodetector and has improved crosstalk characteristics compared to a conventional InGaAs photosensitive semiconductor element.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 InP 기판의 상부에 형성한 InGaAs 식각멈춤층, InP 전극층, InGaAs 활성층, InP 덮개층을 포함하고, 상기 InP 덮개층에 형성한 활성화 영역 및 가드링 영역과, 상기 InP 덮개층의 상부에 형성한 표면 보호막 및 상부 전극층을 포함한다.According to an aspect of the present invention, there is provided an InP substrate comprising an InP substrate, an InP electrode layer, an InGaAs active layer, and an InP liner layer formed on the InP substrate, An active region and a guard ring region, and a surface protective film and an upper electrode layer formed on the InP cap layer.

상기 활성화 영역은 상기 InP 덮개층에 형성되고, 상기 가드링 영역은 상기 InP 덮개층에 형성되어 상기 InGaAs 활성층까지 연장 형성된다.The active region is formed in the InP lid layer, and the guard ring region is formed in the InP lid layer and extended to the InGaAs active layer.

상기 활성화 영역은 상기 InP 덮개층 표면에서부터 형성되고, 상기 가드링 영역은 상기 InP 덮개층의 표면에서 소정깊이 식각된 위치에서부터 형성되어 상기 InGaAs 활성층까지 연장 형성된다.The active region is formed from the surface of the InP lid layer, and the guard ring region is formed from a position deeply etched at the surface of the InP lid layer and extended to the InGaAs active layer.

상기 가드링 영역은 활성화 영역과 소정간격 이격된 위치에서 상기 활성화 영역을 둘러싸는 링 형태를 갖도록 형성된다.The guard ring region is formed to have a ring shape surrounding the activation region at a position spaced apart from the activation region by a predetermined distance.

InP 기판의 상부에 InGaAs 식각멈춤층, InP 전극층, InGaAs 활성층, InP 덮개층을 형성하는 단계와 상기 InP 덮개층에 활성화 영역 및 가드링 영역을 형성하는 단계와 상기 InP 덮개층의 상부에 표면 보호막 및 상부 전극층을 형성하는 단계를 포함한다.Forming an InGaAs etch stop layer, an InP electrode layer, an InGaAs active layer, and an InP cap layer on an InP substrate; forming an active region and a guard ring region on the InP cap layer; And forming an upper electrode layer.

상기 InP 덮개층에 활성화 영역 및 가드링 영역을 형성하는 단계는, 상기 InP 덮개층에 확산 억제층을 형성하는 과정과, 상기 확산 억제층에 현상공정을 수행하여 열린 부분을 형성하는 과정과, 상기 확산 억제층의 열린 부분에 Zn-SOG 확산 공정을 수행하여 상기 활성화 영역 및 가드링 영역이 상기 InP 덮개층의 상면으로 노출될 수 있도록 하는 과정을 포함한다.The step of forming the active region and the guard ring region in the InP liner layer includes the steps of forming a diffusion suppressing layer on the InP liner layer and developing the diffusion suppressing layer to form an open portion, And a Zn-SOG diffusion process is performed on the open portion of the diffusion suppressing layer so that the active region and the guard ring region are exposed to the upper surface of the InP liner layer.

상기 확산 억제층은 SiO2 또는 SiNx를 사용하여 형성한다.The diffusion suppressing layer is formed using SiO 2 or SiN x.

상기 InP 덮개층에 활성화 영역 및 가드링 영역을 형성하는 단계는, 습식 식각 용액을 이용하여 상기 InP 덮개층의 가드링 영역이 형성될 부분을소정 깊이로 식각하는 과정과, 상기 활성화 영역이 형성될 부분과 상기 소정 깊이로 식각되어 가드링 영역이 형성될 부분에 Zn-SOG 확산 공정을 수행하여 상기 활성화 영역 및 가드링 영역을 동시에 형성하는 과정을 포함한다.The step of forming the activation region and the guard ring region in the InP liner layer may include the steps of etching a portion of the InP liner layer where the guard ring region is to be formed to a predetermined depth by using a wet etching solution, And a Zn-SOG diffusion process is performed on the portion where the guard ring region is to be formed by etching to the predetermined depth to form the active region and the guard ring region at the same time.

상기 습식 식각 용액은 H3PO4+HCl, HBr, Br 중 선택된 1종 기반의 습식 식각 용액이다.The wet etch solution is a wet etching solution based on one selected from H 3 PO 4 + HCl, HBr, and Br.

본 발명은 InP 덮개층에 SiO2 또는 SiNx를 이용한 확산 억제층을 형성하고 Zn-SOG 확산 공정을 이용하여 활성화 영역과 활성화 영역에 비해 깊이가 깊은 가드링 영역을 형성한다. 따라서, 기존의 감광성 반도체 소자에 비해 InGaAs 활성층에서 발생하는 수평 확산이 감소되어 낮은 크로스토크 특성을 가지는 감광성 반도체 소자를 제공할 수 있는 효과가 있다.The present invention forms a diffusion suppressing layer using SiO 2 or SiN x on the InP cap layer and forms a guard ring region having a depth deeper than that of the activation region and the activation region by using a Zn-SOG diffusion process. Accordingly, there is an effect that the horizontal diffusion generated in the InGaAs active layer is reduced as compared with the conventional photosensitive semiconductor element, thereby providing a photosensitive semiconductor element having low crosstalk characteristics.

또한, 본 발명은 활성화 영역과 접촉되게 형성된 상부 전극층을 바이어스를 통해 가드링 영역과 연결함으로써 가드링 영역의 동작 전압을 제어할 수 있는 효과가 있다. In addition, the present invention has an effect of controlling the operating voltage of the guard ring region by connecting the upper electrode layer formed in contact with the active region to the guard ring region through the bias.

또한, 본 발명은 습식 식각 용액을 이용하여 InP 덮개층의 가드링 영역이 형성될 부분을 소정 깊이로 식각하는 과정을 선 수행한 후, Zn-SOG 확산 공정을 수행함에 의해 활성화 영역과 가드링 영역을 한 번의 Zn-SOG 확산 공정으로 동시에 형성하는 것이 가능하다. 따라서 일 실시예에 비해 더 간단한 Zn-SOG 확산 공정으로 감광성 반도체 소자를 제공할 수 있는 효과가 있다.In the present invention, a process of etching a portion of the InP cap layer where a guard ring region is to be formed to a predetermined depth is performed using a wet etching solution, and then a Zn-SOG diffusion process is performed to form an active region and a guard ring region Can be simultaneously formed by a single Zn-SOG diffusion process. Therefore, a photosensitive semiconductor device can be provided by a Zn-SOG diffusion process that is simpler than the embodiment.

도 1은 기존의 InGaAs 감광성 반도체 소자의 구조를 보인 도면.
도 2는 본 발명의 실시예에 의한 감광성 반도체 소자의 구조를 보인 도면.
도 3은 도 2의 InP 덮개층에 활성화 영역 및 가드링 영역을 형성하는 과정의 일 실시예를 보인 도면.
도 4는 본 발명의 다른 실시예에 의한 감광성 반도체 소자의 구조를 보인 도면.
도 5는 도 3의 InP 덮개층에 활성화 영역 및 가드링 영역을 형성하는 과정의 다른 실시예를 보인 도면.
도 6은 도 4의 감광성 반도체 소자 구조(실시예)와 도 1의 감광성 반도체 소자 구조(비교예)의 크로스토크 특성을 측정한 그래프.1 is a view showing a structure of a conventional InGaAs photosensitive semiconductor device.
2 is a view showing the structure of a photosensitive semiconductor element according to an embodiment of the present invention.
FIG. 3 is a view showing an embodiment of a process of forming an active region and a guard ring region in the InP lid layer of FIG. 2. FIG.
4 is a view showing a structure of a photosensitive semiconductor element according to another embodiment of the present invention.
FIG. 5 is a view showing another embodiment of a process of forming an activation region and a guard ring region in the InP cover layer of FIG. 3. FIG.
FIG. 6 is a graph showing the crosstalk characteristics of the photosensitive semiconductor device structure (embodiment) of FIG. 4 and the photosensitive semiconductor device structure of FIG. 1 (comparative example).

이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 감광성 반도체 소자는, 도 2에 도시된 바와 같이, InP 기판(110)의 상부에 순차적으로 형성한 InGaAs 식각멈춤층(120), InP 전극층(130), InGaAs 활성층(140), InP 덮개층(150)을 포함하고, InP 덮개층(150)에 형성한 활성화 영역(160) 및 가드링 영역(170)과, InP 덮개층(150)의 상부에 형성한 표면 보호막(180) 및 상부 전극층(190)을 포함하는 구조를 갖는다.2, an InGaAs etch stop layer 120, an InP electrode layer 130, an InGaAs active layer 140, an InP lid 140, and an AlGaAs layer 140 are sequentially formed on an InP substrate 110, An active region 160 and a guard ring region 170 formed in the InP lid layer 150 and a surface protective film 180 formed on the InP lid layer 150, (190).

InP 기판(110)을 사용하는 경우 일정한 조성비의 InGaAs를 성장시킬 수 있다. InGaAs 식각멈춤층(120)은 화학적 기상증착(CVD)에 의해 형성할 수 있다.When the InP substrate 110 is used, a constant composition ratio of InGaAs can be grown. The InGaAs etch stop layer 120 may be formed by chemical vapor deposition (CVD).

InGaAs 식각멈춤층(120)의 상부에 InP 전극층(130)을 형성한다. An InP electrode layer 130 is formed on the InGaAs etch stop layer 120.

InP 전극층(130)은 선택적 식각을 통해 형성할 수 있다. InGaAs 식각멈춤층(120)의 상부에 InP 물질을 증착하고 전극 형성을 위한 InP 물질을 식각하기 위해 습식 식각을 선택할 수 있다. 식각 과정에서 InGaAs 식각멈춤층(120)에 의해 설계된 부위의 InP 물질만 식각될 수 있다.The InP electrode layer 130 may be formed by selective etching. The InP material may be deposited on the InGaAs etch stop layer 120 and the wet etch may be selected to etch the InP material for electrode formation. Only the InP material of the region designed by the InGaAs etch stop layer 120 can be etched during the etching process.

InGaAs 활성층(140)은 InP 전극층(130)의 상부에 증착에 의해 형성할 수 있다. InGaAs 활성층(140)은 전자와 홀의 결합에 의해 캐리어가 발생하는 층이다.The InGaAs active layer 140 may be formed on the InP electrode layer 130 by vapor deposition. The InGaAs active layer 140 is a layer in which carriers are generated by the combination of electrons and holes.

InP 덮개층(150)은 InGaAs 활성층(140)이 산화되는 것을 막기 위해 형성한다.The InP cap layer 150 is formed to prevent the InGaAs active layer 140 from being oxidized.

활성화 영역(160)은 InGaAs 활성층(140)에서 발생한 소수캐리어가 이동하여 화소로 동작한다. 가드링 영역(170)은 활성화 영역(160)에서 확산되는 소수캐리어를 흡수하여 소수캐리어가 인접한 화소의 전류에 영향을 미치는 것을 방지한다.In the active region 160, the minority carriers generated in the InGaAs active layer 140 move and operate as a pixel. The guard ring region 170 absorbs the minority carriers diffused in the active region 160 to prevent the minority carriers from affecting the current of the adjacent pixels.

가드링 영역(170)은 활성화 영역(160)과 소정간격 이격된 위치에서 활성화 영역(160)을 둘러싸는 링 형태를 갖는다. 이는 활성화 영역(160)에서 옆으로 확산되는 소수캐리어를 가드링 영역(170)이 흡수할 수 있도록 한다.The guard ring region 170 has a ring shape surrounding the activation region 160 at a position spaced apart from the activation region 160 by a predetermined distance. This allows the guard ring region 170 to absorb the minority carriers diffusing laterally in the active region 160.

도 2에 도시된 바와 같이, 활성화 영역(160)은 InP 덮개층(150)에 형성되고, 가드링 영역(170)은 InP 덮개층(150)에 형성되어 InGaAs 활성층(140)까지 연장 형성된다. 즉, 가드링 영역(170)이 활성화 영역에 비해 더 깊게 형성된다.The active region 160 is formed in the InP cap layer 150 and the guard ring region 170 is formed in the InP cap layer 150 and extends to the InGaAs active layer 140 as shown in FIG. That is, the guard ring region 170 is formed deeper than the active region.

가드링 영역(170)이 활성화 영역(160)에 비해 상대적으로 더 깊은 위치까지 형성되면 활성화 영역(160)에서 확산되는 소수캐리어를 보다 효율적으로 흡수하기 용이하다.When the guard ring region 170 is formed to a deeper position relative to the activation region 160, it is easier to more efficiently absorb the minority carriers diffused in the activation region 160.

도 4에 도시된 바와 같이, 활성화 영역(160)은 InP 덮개층(150) 표면에서부터 형성되고, 가드링 영역(170)은 InP 덮개층(150)의 표면에서 소정깊이 식각된 위치에서부터 형성되어 InGaAs 활성층(140)까지 연장 형성될 수 있다.4, the activation region 160 is formed from the surface of the InP cap layer 150, and the guard ring region 170 is formed from a position deeply etched at the surface of the InP cap layer 150 to form InGaAs And may extend to the active layer 140.

표면 보호막(180)은 절연층의 역할을 한다. 표면 보호막(180)은 증착에 의해 형성할 수 있다. The surface protection film 180 serves as an insulating layer. The surface protection film 180 may be formed by vapor deposition.

상부 전극층(190)은 표면 보호막(180) 상에 형성되고 활성화 영역(160)과 접촉된다. 상부 전극층(190)은 구리, 니켈, 금, 은 등의 전기전도성 물질로 형성된다.The upper electrode layer 190 is formed on the surface protection film 180 and contacts the activation region 160. The upper electrode layer 190 is formed of an electrically conductive material such as copper, nickel, gold, or silver.

표면 보호막(180) 상에 가드링 영역(170)과 접촉되도록 형성된 접촉부(210)를 더 포함한다. 접촉부(210)는 전기전도성 물질로 형성되어 외부 전압을 가드링 영역에 인가하는 역할을 할 수 있다. 또는 가드링 영역(170)와 접촉된 접촉부(210)는 외부 전압과 연결되지 않고 오픈(OPEN)되거나 그라운드(접지) 될 수 있다.And a contact portion 210 formed on the surface protective film 180 so as to be in contact with the guard ring region 170. The contact portion 210 may be formed of an electrically conductive material and may serve to apply an external voltage to the guard ring region. Or the contact portion 210 in contact with the guard ring region 170 can be opened (OPEN) or grounded (grounded) without being connected to an external voltage.

감광성 반도체 소자 제조방법은 InP 기판(110)의 상부에 InGaAs 식각멈춤층(120), InP 전극층(130), InGaAs 활성층(140), InP 덮개층(150)을 순차적으로 형성하는 단계와, InP 덮개층(150)에 활성화 영역(160) 및 가드링 영역(170)을 형성하는 단계와, InP 덮개층(150)의 상부에 표면 보호막(180) 및 상부 전극층(190)을 형성하는 단계를 포함한다.A method of manufacturing a photosensitive semiconductor device includes sequentially forming an InGaAs etch stop layer 120, an InP electrode layer 130, an InGaAs active layer 140, and an InP lid layer 150 on an InP substrate 110, Forming an activation region 160 and a guard ring region 170 in the layer 150 and forming a surface protective layer 180 and an upper electrode layer 190 on the InP cap layer 150 .

InP 기판(110)의 상부에 InGaAs 식각멈춤층(120), InP 전극층(130), InGaAs 활성층(140), InP 덮개층(150)을 순차적으로 형성하는 단계는, 화학적 기상증착(CVD), 선택적 식각 등에 의해 형성할 수 있으며, 이외에도 당 업계에 공지된 기술이라면 특별히 한정하지 않는다.The step of sequentially forming the InGaAs etch stop layer 120, the InP electrode layer 130, the InGaAs active layer 140 and the InP lid layer 150 on the InP substrate 110 may be performed by chemical vapor deposition (CVD) Etching, or the like, and there is no particular limitation so long as it is a technique known in the art.

일 실시예로 InP 덮개층에 활성화 영역 및 가드링 영역을 형성하는 단계는 도 3에 도시된 확산 억제층(151)을 이용하여 형성할 수 있다.In one embodiment, the step of forming the active region and the guard ring region in the InP cap layer may be performed using the diffusion suppressing layer 151 shown in FIG.

그 과정은, InP 덮개층(150)에 확산 억제층(151)을 형성하는 과정과, 확산 억제층(151)에 현상 등의 공정을 수행하여 열린 부분을 형성하는 과정과, 확산 억제층(151)의 열린 부분에 Zn-SOG 확산 공정을 수행하여 활성화 영역(160) 및 가드링 영역(170)이 InP 덮개층(150)의 상면으로 노출될 수 있도록 하는 과정을 포함한다. The process includes the steps of forming the diffusion suppressing layer 151 on the InP liner layer 150 and forming the open part by performing a process such as development on the diffusion suppressing layer 151, The Zn-SOG diffusion process may be performed to expose the active region 160 and the guard ring region 170 to the upper surface of the InP cap layer 150.

확산 억제층(151)은 SiO2 또는 SiNx를 사용하여 형성한다. 확산 억제층(151)은 증착에 의해 형성할 수 있다.The diffusion suppressing layer 151 is formed using SiO 2 or SiN x. The diffusion suppressing layer 151 can be formed by vapor deposition.

확산 억제층(151)을 이용하여 InP 덮개층(150)에 활성화 영역(160) 및 가드링 영역(170)을 형성하는 구체적인 과정을 설명하면 예를 들어, 도 3의 (a) 및 (b)에 도시된 바와 같이, InP 덮개층(150)의 상면에 확산 억제층(151)을 SiO2 또는 SiNx를 사용하여 증착 등에 의해 형성하고, 도 3의 (c)에 도시된 바와 같이, 확산 억제층(151)의 상면에 포토레지스터를 적층한다. 포토레지스터는 자외선에 반응하는 감광액을 이용하여 형성할 수 있다. 3 (a) and FIG. 3 (b) will be described. First, as shown in FIG. 3 (a), the active region 160 and the guard ring region 170 are formed on the InP cap layer 150 using the diffusion suppressing layer 151, The diffusion suppressing layer 151 is formed on the upper surface of the InP capping layer 150 by using SiO 2 or SiNx by vapor deposition or the like as shown in FIG. The photoresist is laminated on the upper surface of the substrate 151. The photoresist can be formed using a sensitizing solution which reacts with ultraviolet rays.

다음으로 도 3의 (d)에 도시된 바와 같이, 포토레지스터(152)의 상면에 마스크(153)를 올리고, 도 3의 (e)에 도시된 바와 같이, 자외선을 쏘이는 노광을 수행한다. 마스크(153)는 활성화 영역(160) 및 가드링 영역(170)이 형성될 부분과 대응되는 위치에 구멍이 형성되어 있는 마스크(153)이다.3 (d), the mask 153 is placed on the upper surface of the photoresist 152, and exposure is performed to irradiate ultraviolet rays as shown in FIG. 3 (e). The mask 153 is a mask 153 having a hole formed at a position corresponding to the activation region 160 and the portion where the guard ring region 170 is to be formed.

노광 후에는, 도 3의 (f)에 도시된 바와 같이, 마스크(153)를 제거한다.After the exposure, the mask 153 is removed, as shown in Fig. 3 (f).

다음으로, 도 3의 (g)에 도시된 바와 같이, 현상을 수행한다. 현상은 현상액을 이용하여 자외선과 반응한 노광 영역의 포토레지스터(152)를 선택적으로 제거하는 공정이다.Next, as shown in Fig. 3 (g), development is performed. The development is a step of selectively removing the photoresist 152 in the exposure area reacted with ultraviolet rays using a developing solution.

현상 후 도 3의 (h)에 도시된 바와 같이, 식각(에칭)을 수행한다. 에칭액은 H3PO4, HBr, Br 중 선택된 1종을 사용할 수 있다. 에칭을 수행하면 확산 억제층(151)에 열린 부분이 형성된다. 열린 부분은 활성화 영역과 가드링 영역이 형성될 부분이다. After development, etching (etching) is performed as shown in FIG. 3 (h). As the etching solution, one selected from H 3 PO 4 , HBr, and Br can be used. When the etching is performed, an open portion is formed in the diffusion suppressing layer 151. The open part is the part where the activation area and the guard ring area are to be formed.

다음으로 도 3의 (i)에 도시된 바와 같이, 박리를 수행하여 포토레지스터(152)를 제거한다. Next, as shown in Fig. 3 (i), the peeling is performed to remove the photoresistor 152. Next, as shown in Fig.

다음으로, 도 3의 (j)에 도시된 바와 같이, 확산 억제층(151)의 열린 부분에 Zn-SOG(Spin-on-glass) 확산 공정을 수행하여 활성화 영역(160) 및 가드링 영역(170)이 InP 덮개층(150)의 상면으로 노출될 수 있도록 한다. 3 (j), a Zn-SOG (Spin-on-Glass) diffusion process is performed on the open portion of the diffusion suppressing layer 151 to form the active region 160 and the guard ring region 170 may be exposed to the upper surface of the InP lid layer 150.

이때, 활성화 영역(160)과 가드링 영역(170)이 형성될 부분의 Zn-SOG 확산 공정 시간을 상이하게 하여 가드링 영역(170)이 활성화 영역(160)보다 더 깊은 깊이로 형성되게 한다. At this time, the Zn-SOG diffusion process time of the active region 160 and the portion where the guard ring region 170 is to be formed is made different so that the guard ring region 170 is formed to have a deeper depth than the activation region 160.

또는 Zn-SOG 확산 공정을 활성화 영역(160)과 가드링 영역(170)이 될 확산 억제층(151)의 열린 부분에 각각 수행하여 활성화 영역(160)과 가드링 영역(170)을 형성할 수 있다.Or the Zn-SOG diffusion process may be performed on the active region 160 and the open portion of the diffusion suppressing layer 151 to be the guard ring region 170, respectively, to form the activation region 160 and the guard ring region 170 have.

그에 따라, 활성화 영역(160)은 InP 덮개층(150)에만 형성되고, 가드링 영역(170)은 InP 덮개층(150)에 형성되되 InGaAs 활성층(140)까지 연장 형성될 수 있다.The active region 160 is formed only on the InP lid layer 150 and the guard ring region 170 is formed on the InP lid layer 150 and extended to the InGaAs active layer 140. [

확산 공정이 완료된 후에는 도 3의 (k)에 도시된 바와 같이, 확산 억제층(151)을 제거한다. 확산 억제층(151)의 제거는 확산 억제층(151)에 전자선을 조사해서 가열, 증발시키는 방법을 사용할 수 있다.After the diffusion process is completed, the diffusion suppressing layer 151 is removed as shown in FIG. 3 (k). The removal of the diffusion suppressing layer 151 may be performed by irradiating the diffusion suppressing layer 151 with an electron beam to heat and evaporate the electron beam.

확산 억제층(151)을 제거하면 InP 덮개층(150)에 활성화 영역(160) 및 가드링 영역(170)을 형성한 상태가 완료된다.When the diffusion suppressing layer 151 is removed, the formation of the active region 160 and the guard ring region 170 in the InP liner layer 150 is completed.

InP 덮개층(150)에 활성화 영역(160) 및 가드링 영역(170)을 형성하는 단계가 완료되면, InP 덮개층(150)의 상부에 표면 보호막(180) 및 상부 전극층(190)을 형성한다. 표면 보호막(180)은 습기 및 산소의 침투를 막는 절연막일 수 있으며, 증착에 의해 형성될 수 있고, 그 재료는 한정되지 않는다.After the step of forming the activation region 160 and the guard ring region 170 in the InP cap layer 150 is completed, a surface protective film 180 and an upper electrode layer 190 are formed on the InP cap layer 150 . The surface protective film 180 may be an insulating film that prevents penetration of moisture and oxygen, and may be formed by vapor deposition, and the material thereof is not limited.

표면 보호막(180)에서 활성화 영역(160) 및 가드링 영역(170)과 대응되는 부분은 열린 상태로 형성하여 상부 전극층(190) 및 접촉부(210)를 형성한다. A portion of the surface protection film 180 corresponding to the activation region 160 and the guard ring region 170 is formed in an open state to form the upper electrode layer 190 and the contact portion 210.

상부 전극층(190) 및 접촉부(210)는 구리, 니켈, 금, 은과 같은 나노입자를 표면 보호막(180)의 열린 부분에 인쇄하여 형성할 수 있다.The upper electrode layer 190 and the contact portion 210 may be formed by printing nanoparticles such as copper, nickel, gold, and silver on the open portions of the surface protective film 180.

도 3과 같은 방법으로 형성한 활성화 영역(160) 및 가드링 영역(170)이 형성된 도 2의 감광성 반도체 소자는, 가드링 영역(170)이 활성화 영역(160)에서 옆으로 확산되는 소수캐리어를 흡수하게 되므로 도 1의 감광성 반도체 소자 구조보다 InGaAs 활성층(140)의 소수캐리어에 의해 발생하는 수평 확산이 줄어들어 낮은 크로스토크 특성을 갖게 된다. 또한, 상부 전극층(190)을 바이어스를 통해 가드링 영역(170)과 연결하면 가드링 영역의 동작 전압을 제어할 수 있다.The photosensitive semiconductor element of FIG. 2, in which the active region 160 and the guard ring region 170 formed in the same manner as in FIG. 3 are formed, is formed in such a manner that the guard ring region 170 has a small number of carriers that are laterally diffused in the active region 160 The horizontal diffusion caused by the minority carriers of the InGaAs active layer 140 is less than that of the photosensitive semiconductor device structure of FIG. 1, and low crosstalk characteristics are obtained. Also, when the upper electrode layer 190 is connected to the guard ring region 170 through the bias, the operating voltage of the guard ring region can be controlled.

다른 실시예로 InP 덮개층에 활성화 영역 및 가드링 영역을 형성하는 단계는 도 5에 도시된 습식 식각을 이용할 수 있다.In another embodiment, the step of forming the active region and the guard ring region in the InP cover layer may use the wet etching shown in FIG.

그 과정은, 습식 식각 용액을 이용하여 InP 덮개층(150)의 가드링 영역(170a)이 형성될 부분을 소정 깊이로 식각하는 과정과, 활성화 영역(160)이 형성될 부분과 소정 깊이로 식각되어 가드링 영역(170a)이 형성될 부분에 Zn-SOG 확산 공정을 수행하여 활성화 영역(160) 및 가드링 영역(170a)을 동시에 형성하는 과정을 포함한다.The process includes the steps of etching a portion of the InP cap layer 150 where the guard ring region 170a is to be formed to a predetermined depth by using a wet etching solution and etching the portion where the active region 160 is to be formed and a predetermined depth And a Zn-SOG diffusion process is performed on a portion where the guard ring region 170a is to be formed to simultaneously form the activation region 160 and the guard ring region 170a.

습식 식각 용액은 H3PO4+HCl, HBr, Br 중 선택된 1종 기반의 습식 식각 용액일 수 있다.The wet etching solution may be a wet etching solution based on one selected from H 3 PO 4 + HCl, HBr, and Br.

습식 식각 용액을 이용하여 InP 덮개층(150)에 활성화 영역(160) 및 가드링 영역(170a)을 형성하는 구체적인 과정을 설명하면 예를 들어, 도 5의 (a)에 도시된 바와 같이, InP 덮개층(150)에 마스크(153)를 올린다. 마스크(153)는 가드링 영역(170a)이 형성될 부분과 대응되는 위치에 구멍이 형성되어 있는 마스크(153)이다.A specific process of forming the activation region 160 and the guard ring region 170a in the InP cap layer 150 using a wet etching solution will be described. For example, as shown in FIG. 5A, The mask 153 is placed on the cover layer 150. Then, The mask 153 is a mask 153 having a hole formed at a position corresponding to the portion where the guard ring region 170a is to be formed.

다음으로 도 5의 (b)에 도시된 바와 같이 습식 식각(에칭)을 수행하여 InP 덮개층(150)에서 가드링 영역(170a)이 형성될 부분을 소정 깊이로 식각한다. 식각 깊이는 식각 온도, 식각 시간 등을 조절하여 제어할 수 있다.Next, as shown in FIG. 5B, wet etching (etching) is performed to etch a portion of the InP cap layer 150 where the guard ring region 170a is to be formed to a predetermined depth. The etch depth can be controlled by adjusting the etch temperature, etch time, and so on.

식각 완료 후 마스크(153)를 제거하면, 도 5의 (c)에 도시된 바와 같이, InP 덮개층(150)에서 가드링 영역(170a)이 형성될 부분에 소정 깊이로 식각된 부분(h)이 형성된다.5 (c), the portion (h) etched to a predetermined depth is formed in the portion where the guard ring region 170a is to be formed in the InP lid layer 150, .

다음으로, 도 5의 (d)에 도시된 바와 같이, 도 3의 (a)~(h)와 같은 확산 억제층 형성, 포토레지스터 적층, 마스크 적층, 노광, 마스크 제거, 현상, 식각 등으로 이어지는 동일한 공정을 수행한다. Next, as shown in FIG. 5 (d), the diffusion preventing layer, the photoresist lamination, the mask lamination, the exposure, the mask removal, the development, the etching and the like The same process is performed.

그러면, 도 5의 (e)에 도시된 바와 같이, 확산 억제층(151)에 열린 부분이 형성된다. 열린 부분은 활성화 영역(160)과 가드링 영역(170a)이 형성될 부분이며, 가드링 영역(170a)이 형성될 부분에는 소정 깊이로 식각된 부분(h)이 형성되어 있는 상태가 된다.Then, as shown in Fig. 5 (e), an open portion is formed in the diffusion suppressing layer 151. [ The open portion is a portion where the activation region 160 and the guard ring region 170a are to be formed and the portion h is etched to a predetermined depth at the portion where the guard ring region 170a is to be formed.

이 상태에서, 도 5의 (f)에 도시된 바와 같이, 확산 억제층(151)의 열린 부분에 Zn-SOG 확산 공정을 수행하여 활성화 영역(160) 및 가드링 영역(170a)을 형성한다. 5 (f), a Zn-SOG diffusion process is performed on the open portion of the diffusion suppressing layer 151 to form the activation region 160 and the guard ring region 170a.

이때, 활성화 영역(160)과 가드링 영역(170a)이 형성될 부분의 Zn-SOG 확산 공정을 동시에 수행하여 활성화 영역(160)과 가드링 영역(170a)을 동시에 형성한다. At this time, the active region 160 and the guard ring region 170a are simultaneously formed by simultaneously performing the Zn-SOG diffusion process for the active region 160 and the guard ring region 170a.

그러면, 활성화 영역(160)은 InP 덮개층 표면에서부터 형성되고, 가드링 영역(170a)은 InP 덮개층(150)의 표면에서 소정깊이 식각된 위치에서부터 형성되어 InGaAs 활성층(140)까지 연장 형성된다. The active region 160 is formed from the surface of the InP lid layer and the guard ring region 170a is formed from a position deeply etched at the surface of the InP lid layer 150 and extended to the InGaAs active layer 140. [

활성화 영역(160)과 가드링 영역(170a)은 대략 유사한 길이로 형성되되, 가드링 영역(170a)은 식각된 위치에서부터 확산이 일어나 형성되므로 활성화 영역(160)에 비해 더 깊은 깊이까지 형성된다. The activation region 160 and the guard ring region 170a are formed to have a substantially similar length and the guard ring region 170a is formed to a deeper depth than the activation region 160 because diffusion occurs from the etched position.

확산 공정이 완료된 후에는 도 5의 (g)에 도시된 바와 같이, 확산 억제층(151)을 제거한다. 확산 억제층(151)의 제거는 확산 억제층(151)에 전자선을 조사해서 가열, 증발시키는 방법을 사용할 수 있다.After the diffusion process is completed, the diffusion suppressing layer 151 is removed as shown in FIG. 5 (g). The removal of the diffusion suppressing layer 151 may be performed by irradiating the diffusion suppressing layer 151 with an electron beam to heat and evaporate the electron beam.

확산 억제층(151)을 제거하면 InP 덮개층(150)에 활성화 영역(160) 및 가드링 영역(170a)을 형성한 상태가 완료된다.When the diffusion suppressing layer 151 is removed, the active region 160 and the guard ring region 170a are formed in the InP liner layer 150.

InP 덮개층(150)에 활성화 영역(160) 및 가드링 영역(170a)을 형성하는 단계가 완료되면, InP 덮개층(150)의 상부에 표면 보호막(180) 및 상부 전극층(190)을 형성한다. 표면 보호막(180)은 습기 및 산소의 침투를 막는 절연막일 수 있으며, 그 재료는 한정되지 않는다.After the step of forming the activation region 160 and the guard ring region 170a in the InP cap layer 150 is completed, a surface protection film 180 and an upper electrode layer 190 are formed on the InP cap layer 150 . The surface protective film 180 may be an insulating film that prevents penetration of moisture and oxygen, and the material thereof is not limited.

표면 보호막(180)에서 활성화 영역(160) 및 가드링 영역(170a)과 대응되는 부분은 열린 상태로 형성하여 상부 전극층(190) 및 접촉부(210)를 형성한다. A portion of the surface protective film 180 corresponding to the activation region 160 and the guard ring region 170a is formed in an open state to form the upper electrode layer 190 and the contact portion 210. [

상부 전극층(190) 및 접촉부(210)는 구리, 니켈, 금과 같은 나노입자를 표면 보호막의 열린 부분에 인쇄하여 형성할 수 있다.The upper electrode layer 190 and the contact portion 210 can be formed by printing nanoparticles such as copper, nickel, and gold on the open portion of the surface protective film.

도 5과 같은 방법으로 형성한 활성화 영역(160) 및 가드링 영역(170a)이 형성된 도 4의 감광성 반도체 소자는, 도 3의 Zn-SOG 확산 공정과 비교시 활성화 영역(160)과 가드링 영역(170a)을 한 번의 Zn-SOG 확산 공정으로 동시에 형성하는 것이 가능하므로 도 3의 Zn-SOG 확산 공정에 비해 확산 공정이 간단하다.4, the active region 160 and the guard ring region 170a formed by the same method as in FIG. 5 are formed. In comparison with the Zn-SOG diffusion process of FIG. 3, the active region 160 and the guard ring region 170a, The diffusion process can be simplified compared to the Zn-SOG diffusion process shown in FIG. 3 because the first diffusion layer 170a can be formed simultaneously in one Zn-SOG diffusion process.

즉, 도 5의 방법은 도 1에 도시된 감광성 반도체 소자보다 개선된 크로스토크 특성을 가질 수 있으며, 습식 식각을 통한 단일 확산 공정을 통해 간단한 공정으로 활성화 영역(160)과 가드링 영역(170a)을 동시에 제작할 수 있다.That is, the method of FIG. 5 may have improved crosstalk characteristics as compared with the photosensitive semiconductor device shown in FIG. 1, and the activation region 160 and the guard ring region 170a may be formed by a simple process through a single diffusion process by wet etching. Can be manufactured at the same time.

도 6에는 도 4의 감광성 반도체 소자 구조(실시예)와 도 1의 감광성 반도체 소자 구조(비교예)의 크로스토크 특성을 측정한 그래프가 도시되어 있다. FIG. 6 is a graph showing the crosstalk characteristics of the photosensitive semiconductor device structure (embodiment) of FIG. 4 and the photosensitive semiconductor device structure of FIG. 1 (comparative example).

도 6에 도시된 바에 의하면, 활성화 영역(160)에 비해 깊이 형성된 가드링 영역(170a)은 가장 가까운 화소에서 가드링 영역(170a)이 없는 비교예의 구조보다 크로스토크 특성이 향상되었음을 확인할 수 있다. 6, it can be seen that the guard ring region 170a deeply formed with respect to the activation region 160 has improved crosstalk characteristics compared with the structure of the comparative example in which the guard ring region 170a is not present in the nearest pixel.

본 발명의 권리범위는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 기술분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다. The scope of the present invention is not limited to the embodiments described above, but may be defined by the scope of the claims, and those skilled in the art may make various modifications and alterations within the scope of the claims It is self-evident.

110: InP 기판 120: InGaAs 식각멈춤층
130: InP 전극층 140: InGaAs 활성층
150: InP 덮개층 151: 확산 억제층
152: 포토레지스터 153: 마스크
160: 활성화 영역 170,170a: 가드링 영역
180: 표면 보호막 190: 상부 전극층
210: 접촉부110: InP substrate 120: InGaAs etch stop layer
130: InP electrode layer 140: InGaAs active layer
150: InP lid layer 151: diffusion preventing layer
152: photoresistor 153: mask
160: activation area 170,170a: guard ring area
180: surface protective film 190: upper electrode layer
210:

Claims (9)

삭제delete 삭제delete 삭제delete 삭제delete InP 기판의 상부에 InGaAs 식각멈춤층, InP 전극층, InGaAs 활성층, InP 덮개층을 형성하는 단계;
상기 InP 덮개층에 활성화 영역 및 가드링 영역을 형성하는 단계; 및
상기 InP 덮개층의 상부에 표면 보호막 및 상부 전극층을 형성하는 단계;를 포함하고,
상기 InP 덮개층에 활성화 영역 및 가드링 영역을 형성하는 단계는,
습식 식각 용액을 이용하여 상기 InP 덮개층의 가드링 영역이 형성될 부분을소정 깊이로 식각하는 과정과,
상기 활성화 영역이 형성될 부분과 상기 소정 깊이로 식각되어 가드링 영역이 형성될 부분에 Zn-SOG 확산 공정을 수행하여 상기 활성화 영역 및 가드링 영역을 동시에 형성하는 과정을 포함하는 것을 특징으로 하는 감광성 반도체 소자 제조방법.Forming an InGaAs etch stop layer, an InP electrode layer, an InGaAs active layer, and an InP cap layer on the InP substrate;
Forming an active region and a guard ring region in the InP liner layer; And
Forming an upper protective layer and an upper electrode layer on the InP cap layer,
Wherein forming the active region and the guard ring region in the InP liner layer comprises:
Etching a portion of the InP cap layer where a guard ring region is to be formed to a predetermined depth using a wet etching solution;
And a step of simultaneously forming the active region and the guard ring region by performing a Zn-SOG diffusion process on a portion where the active region is to be formed and a portion where the guard ring region is to be formed by etching to the predetermined depth. A method of manufacturing a semiconductor device. 삭제delete 삭제delete 삭제delete 청구항 5에 있어서,
상기 습식 식각 용액은 H3PO4+HCl, HBr, Br 중 선택된 1종 기반의 습식 식각 용액인 것을 특징으로 하는 감광성 반도체 소자 제조방법.The method of claim 5,
Wherein the wet etching solution is a wet etching solution selected from the group consisting of H 3 PO 4 + HCl, HBr, and Br.
KR1020160041760A 2016-04-05 2016-04-05 Photodiode and method of manufacturing the same KR101738939B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160041760A KR101738939B1 (en) 2016-04-05 2016-04-05 Photodiode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160041760A KR101738939B1 (en) 2016-04-05 2016-04-05 Photodiode and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR101738939B1 true KR101738939B1 (en) 2017-05-23

Family

ID=59050263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160041760A KR101738939B1 (en) 2016-04-05 2016-04-05 Photodiode and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101738939B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101827213B1 (en) * 2017-06-22 2018-02-08 국방과학연구소 Photo-sensitive semiconductor having small dark current and Method for manufacturing the same
CN109980044A (en) * 2019-03-29 2019-07-05 中国科学院上海技术物理研究所 A kind of coupling process for extension wavelength InGaAs focus planar detector
KR20210015119A (en) 2019-07-31 2021-02-10 국방과학연구소 Method for forming active area of photodiode and method for manufacturing phtodiode thereof
US11626529B2 (en) 2020-09-28 2023-04-11 Samsung Electronics Co., Ltd. Light detecting device and method of manufacturing same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080290441A1 (en) 2007-05-24 2008-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Photodetector for backside-illuminated sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080290441A1 (en) 2007-05-24 2008-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Photodetector for backside-illuminated sensor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jean-Luc Reverchon et al., "High dynamic solutions for short-wavelength infrared imaging based on InGaAs", Optical Engineering, Vol.50, 061014*
Xiumei Shao et al., "Performance of near-infrared InGaAs focal plane array with different series resistances to p-InP layer", SPIE, Vol.9100, 910010*

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101827213B1 (en) * 2017-06-22 2018-02-08 국방과학연구소 Photo-sensitive semiconductor having small dark current and Method for manufacturing the same
CN109980044A (en) * 2019-03-29 2019-07-05 中国科学院上海技术物理研究所 A kind of coupling process for extension wavelength InGaAs focus planar detector
KR20210015119A (en) 2019-07-31 2021-02-10 국방과학연구소 Method for forming active area of photodiode and method for manufacturing phtodiode thereof
KR102245138B1 (en) * 2019-07-31 2021-04-28 국방과학연구소 Method for forming active area of photodiode and method for manufacturing phtodiode thereof
US11626529B2 (en) 2020-09-28 2023-04-11 Samsung Electronics Co., Ltd. Light detecting device and method of manufacturing same

Similar Documents

Publication Publication Date Title
KR101738939B1 (en) Photodiode and method of manufacturing the same
CN108417583B (en) Array substrate and manufacturing method thereof
CN108447821B (en) Array substrate and manufacturing method thereof
JP3837606B2 (en) Manufacturing method of avalanche photodiode
KR101393214B1 (en) Dual profile shallow trench isolation apparatus and system
US7863082B2 (en) Photo diode and related method for fabrication
KR101695700B1 (en) Method of fabricating avalanche photodiode
US20070272996A1 (en) Self-aligned implanted waveguide detector
JP4765211B2 (en) Pin type light receiving element
US11830961B2 (en) Silicon nitride hard mask for epitaxial germanium on silicon
KR100574939B1 (en) Semiconductor device having layer for absorbing photon and method for manufacturing the same
US5552335A (en) Acoustic charge transport integrated circuit process
US20050214964A1 (en) Sige super lattice optical detectors
JP6086019B2 (en) Optical semiconductor device and method for manufacturing optical semiconductor device
CN111415950B (en) Image sensor and method for manufacturing the same
KR102245138B1 (en) Method for forming active area of photodiode and method for manufacturing phtodiode thereof
US20210233942A1 (en) Array substrate, manufacturing method and display thereof
US6982187B2 (en) Methods of making shallow trench-type pixels for CMOS image sensors
JP3545105B2 (en) Method for manufacturing semiconductor device
US10546971B2 (en) Photodetector having a tunable junction region doping profile configured to improve contact resistance performance
JP2007129033A (en) Avalanche photodiode and manufacturing method thereof
KR101827213B1 (en) Photo-sensitive semiconductor having small dark current and Method for manufacturing the same
US11329087B2 (en) Photodetectors with adjacent anode-cathode pairs
KR102171925B1 (en) Method of manufacturing vertical cavity surface emitting laser and vertical cavity surface emitting laser manufactured using the same
JPS6279686A (en) Semiconductor laser and manufacture of the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant