KR101734358B1 - Apparatus for detecting error of multi layer pcb - Google Patents
Apparatus for detecting error of multi layer pcb Download PDFInfo
- Publication number
- KR101734358B1 KR101734358B1 KR1020100130042A KR20100130042A KR101734358B1 KR 101734358 B1 KR101734358 B1 KR 101734358B1 KR 1020100130042 A KR1020100130042 A KR 1020100130042A KR 20100130042 A KR20100130042 A KR 20100130042A KR 101734358 B1 KR101734358 B1 KR 101734358B1
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- printed circuit
- failure
- circuit board
- open failure
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/306—Contactless testing using electron beams of printed or hybrid circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
복층 구조의 인쇄회로기판의 불량 감지 장치가 개시되어 있다, 이러한 본 발명은, 열팽창율에 따라 변경된 비어 홀 사이에 흐르는 전류의 변화를 모니터링하고 모니터링된 비어 홀의 전류 변화가 감지되는 경우 비어홀 오픈 불량 발생을 메모리의 소정 영역 저장함과 동시에 제조자에게 비어 홀 오픈 불량 및 해당 반도체 소자의 교체를 통지함에 따라, 비어 홀 오픈에 따른 인쇄회로기판의 불량을 신속하게 감지하여 인쇄회로기판의 불량에 따란 제품의 파손을 방지할 수 있고 제품에 대한 신뢰성을 근본적으로 향상할 수 있게 된다.The present invention discloses a failure detection apparatus for a printed circuit board having a multilayer structure. The present invention monitors a change in a current flowing between via holes changed according to a thermal expansion rate and, when a change in the monitored via hole current is detected, Is stored in a predetermined area of the memory, and the manufacturer is informed of the open hole defect and the replacement of the semiconductor element, so that the defect of the printed circuit board due to the opening of the via hole can be promptly detected, And it is possible to fundamentally improve the reliability of the product.
Description
본 발명은 복층 구조의 인쇄회로기판의 불량 감지 장치에 관한 것으로서, 보다 상세하게는, 회로 패턴에 형성된 비어 홀의오픈에 의한 복층 구조의 인쇄회로기판의 불량을 신속하게 검출할 수 있도록 한 장치에 관한 것이다.BACKGROUND OF THE
일반적으로 PCB(Printed Circuit Board)라 불리 우는 인쇄 회로기판은 배선이 집적되어 다양한 소자들이 실장되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다. 기술의 발전에 따라 다양한 형태와 다양한 기능을 갖게 되는 인쇄 회로기판이 제조되고 있고, 이러한 종류의 인쇄 회로기판 중에는 램(Ram), 메인보드, 랜카드 등과 같은 인쇄 회로기판이 생산되고 있다.A printed circuit board (PCB), which is generally called a printed circuit board (PCB), is a component in which wiring is integrated so that various devices can be mounted or electrical connections can be made between devices. BACKGROUND ART [0002] Printed circuit boards having various forms and various functions are manufactured according to the development of technology. Printed circuit boards such as Ram, main board, and an IC card are produced in this type of printed circuit board.
이와 같은 종래의 인쇄회로기판들은 복층의 구조 또는 다수개의 층으로 구성되어 다양한 전자제품에 적용되고 있다.Such conventional printed circuit boards are composed of a multilayer structure or a plurality of layers and are applied to various electronic products.
그러나, 이러한 일반적인 메모리칩 및/또는 CPU 등과 같은 반도체 소자들이 복층 구조로 실장되는 인쇄회로기판들은 구성요소들의 물성(예를 들어 열팽창율 등)이 서로 달라 비아홀(VIA HOLE)이 오픈되는 등의 불량이 발생하게 되고, 이러한 비아홀 오픈 불량을 감지하기 매우 어렵다.However, printed circuit boards in which semiconductor elements such as general memory chips and / or CPUs are mounted in a multi-layered structure have poor physical properties (for example, thermal expansion rate and the like) And it is very difficult to detect such a via hole open defect.
즉, 일반적인 복층 구조의 인쇄회로기판의 경우 각 구성요소 간 또는 각 구성 요소들이 파손 또는 파괴되므로, 통상 구성 요소 간 구성 요소의 불량을 1차 체크한 후 각 구성 요소들이 정상인 경우 비어홀 오픈 등과 같은 인쇄회로기판의 불량을 체크하게 된다.That is, in the case of a printed circuit board having a general multi-layer structure, since each component or each component is broken or destroyed, a defect of the component between the components is firstly checked first, and then, when each component is normal, The defect of the circuit board is checked.
이러한 비어 홀 오픈 등과 같은 인쇄회로기판의 불량은 제품 파손으로 이어지는 문제가 발생되었다. 따라서, 열팽창율에 따라 변형된 비어홀의 오픈 불량을 신속하게 감지할 수 있는 개발의 필요성이 대두되었다,Such defects of the printed circuit board such as via hole opening and the like cause a problem of product breakage. Therefore, there is a need to develop a method capable of quickly detecting the open defect of the via hole deformed according to the thermal expansion rate,
본 발명은 상기한 바와 같이 선행 기술에 내재되었던 문제점을 해결하기 위해 창작된 것으로 본 발명의 목적은, 열팽창율에 따라 변경된 비어 홀 사이에 흐르는 전류의 변화를 모니터링하고 감지된 비어 홀의 전류 변화가 감지되는 경우 비어홀 오픈 불량 발생을 메모리의 소정 위치에 저장함에 따라, 비어 홀 오픈에 따른 인쇄회로기판의 불량을 신속하게 감지하여 인쇄회로기판의 불량에 따라 제품의 파손을 방지할 수 있고 제품의 교체 시기를 사용자에게 통지할 수 있으며 그로 인한 제품에 대한 신뢰성을 근본적으로 향상할 수 있도록 한 복층 구조의 인쇄회로기판의 불량 감지 장치를 제공함에 있다. The present invention has been made to solve the problems inherent in the prior art as described above, and it is an object of the present invention to provide a method and apparatus for monitoring a change in current flowing between via holes changed according to a thermal expansion rate, It is possible to quickly detect the failure of the printed circuit board due to the opening of the via hole and to prevent the breakage of the product due to the failure of the printed circuit board, And to provide a defect detection device for a printed circuit board of a double-layer structure which can fundamentally improve the reliability of the resulting product.
상술한 목적을 달성하기 위한 본 발명의 일면에 따라, 복층 구조의 인쇄회로기판의 불량 감지 장치가 제공되며; 이 장치는, According to an aspect of the present invention, there is provided a defect detection apparatus for a printed circuit board having a multilayer structure, The apparatus comprises:
반도체 소자가 상부 위치에 안착되는 회로 패턴의 일부 영역과 컨텍부가 전기적으로 연결되도록 형성된 비어 홀에 전류를 공급하는 전원부; 및A power supply unit for supplying a current to a via hole formed so that a contact part is electrically connected to a part of a circuit pattern where the semiconductor device is seated at an upper position; And
상기 비어 홀에 흐르는 전류량에 따라 상기 비어 홀 오픈 불량 여부를 감지하고 비어 홀 오픈 불량을 메모리의 소정 영역에 저장하는 인쇄회로기판 불량 감지 모듈을 포함하는 것을 특징으로 한다. And a printed circuit board failure detection module for detecting whether or not the via hole is open based on the amount of current flowing in the via hole and storing the via hole open failure in a predetermined area of the memory.
상기 인쇄회로기판 불량 감지 모듈은,The printed circuit board failure detection module includes:
상기 연결선을 통해 감지된 비어 홀에 흐르는 전류량이 기 설정된 임계치 이상인 경우 턴 온 상태로 스위칭하는 트랜지스터와,A transistor for switching to a turn-on state when the amount of current flowing through the via hole detected through the connecting line is equal to or greater than a predetermined threshold value;
상기 트랜지스터의 출력 전압에 따라 상기 비어 홀 오픈 불량을 판정하고 판정 결과에 따라 해당 반도체 소자를 리셋시키는 불량 판정부를 포함하는 것이 바람직하다 할 것이다.And a failure judging section for judging the via-hole open failure according to the output voltage of the transistor and for resetting the semiconductor element according to the determination result.
또한, 상기 불량 판정부는, 상기 비어 홀 오픈 불량 판정 결과를 메모리의 소정 영역에 저장하도록 구비되는 것이 바람직하다 할 것이다.It is preferable that the failure judging unit is provided so as to store the via hole open failure judgment result in a predetermined area of the memory.
상기 불량 판정부는 비어 홀 오픈 불량에 대한 정확성을 증가하기 위해 다수 개로 이루어지는 것이 바람직하다 할 것이다.It is preferable that the failure judging unit is composed of a plurality of units in order to increase the accuracy of the via hole open failure.
상기 불량 판정부는, 비어 홀 오픈 불량 및 인쇄회로기판의 교체 여부를 사용자에게 통지하기 위한 통지부를 더 포함하는 것이 바람직하다 할 것이다.It is preferable that the failure judging unit further includes a notifying unit for notifying a user of a via-hole open failure and a replacement of the printed circuit board.
이상에서 설명한 바와 같이, 본 발명에 의하면, 회로 패턴의 상부에 안착되는 반도체 소자의 주변에 형성된 비어 홀에 연결선을 통해 전류를 공급하여 연결선에 의해 감지된 비어 홀 사이에 흐르는 전류량을 통해 비어 홀 오픈 불량을 판정하고 판정 결과에 따라 해당 반도체 소자를 리셋시키고 판단 결과를 메모리의 소정 위치에 저장하여 비어 홀 오픈 불량 및 해당 반도체 소자의 교체 여부를 사용자에게 신속하게 통지할 수 있어 제품에 대한 수리 기간 및 비용을 최소로 줄일 수 있는 효과를 얻는다. As described above, according to the present invention, a current is supplied to a via hole formed in the periphery of a semiconductor device which is seated on the top of a circuit pattern through a connection line, and a via hole is opened through an amount of current flowing between the via holes sensed by the connection line. It is possible to promptly notify the user whether the via hole is open defective and the semiconductor element is replaced or not by promptly notifying the user whether or not to replace the semiconductor element, by determining the defect, resetting the semiconductor element according to the determination result, It is possible to reduce the cost to a minimum.
본 명세서에서 첨부되는 다음의 도면들은 본 발명의 바람직한 실시 예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 본 발명이 적용되는 인쇄회로기판의 구성을 보인 단면도이다.
도 2는 본 발명에 따른 인쇄회로기판의 구성을 보인 블록도이다.BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings, which are incorporated in and constitute a part of the specification, illustrate preferred embodiments of the invention and, together with the description of the invention given below, serve to further understand the technical idea of the invention. And should not be construed as limiting.
1 is a cross-sectional view showing a configuration of a printed circuit board to which the present invention is applied.
2 is a block diagram showing the structure of a printed circuit board according to the present invention.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다. In order to fully understand the present invention, operational advantages of the present invention, and objects achieved by the practice of the present invention, reference should be made to the accompanying drawings and the accompanying drawings which illustrate preferred embodiments of the present invention.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다. BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in detail with reference to the preferred embodiments of the present invention with reference to the accompanying drawings. Like reference symbols in the drawings denote like elements.
도 1은 본 발명이 적용되는 인쇄회로기판의 구성을 보인 단면도이고, 도 2는 도 1에 도시된 인쇄회로기판의 불량 감지 장치의 구성을 보인 블록도이다.FIG. 1 is a cross-sectional view showing a configuration of a printed circuit board to which the present invention is applied, and FIG. 2 is a block diagram showing a configuration of a defect detection apparatus of the printed circuit board shown in FIG.
도 1 및 도 2에 도시된 바와 같이, 상기 장치는, 절연 부재(11)와, 상기 절연부재(11)의 일면에 노출되도록 형성되는 적어도 하나 이상의 컨텍부(13)와, 상기 절연 부재(11)의 다른 일면에 형성되는 회로 패턴(15)과, 상기 회로 패턴의 일부 영역과 상기 컨텍부(13)가 전기적으로 연결되도록 형성되는 비어 홀(17)과, 상기 회로 패턴(15)의 상부 위치에 안착되는 상태로 배치되는 반도체 소자(31)와, 반도체 소자(31)를 연결선(33)를 통해 컨텍부(13)에 전기적으로 연결하도록 상기 회로 패턴의 일부 영역에 구비되는 접속부(35)를 구비된다. 1 and 2, the apparatus includes an insulating member 11, at least one
여기서, 상기 비어 홀(17)은 기존에 인쇄회로기판에 형성된 비어 홀 일 수도 있고 반도체 소자(31)의 주변에 별도의 다수의 비어 홀을 별도로 형성할 수 도 있다.Here, the via hole 17 may be a via hole formed on a printed circuit board, or a plurality of separate via holes may be separately formed in the periphery of the semiconductor element 31.
그리고, 상기 반도체 소자(31)는 메모리 소자 또는 제어부로 구성된 소자 등과 같은 다양한 소자들이 설계 사용에 따라 선택적으로 실장될 수도 있다.In addition, the semiconductor element 31 may be selectively mounted on various elements such as a memory element or an element composed of a control part according to design use.
그리고, 상기 장치는, 상기 비어 홀(17)에 전원을 제공하기 위한 전원부(51)와, 상기 전원부(51)에 제공되는 전원에 따라 상기 비어 홀(17) 사이에 흐르는 전류량에 따라 온/오프 상태로 스위칭하여 인쇄회로기판 불량 감지 모듈(70)를 포함한다.The apparatus further includes a power supply unit 51 for supplying power to the via hole 17 and a power supply unit 51 for turning on and off the power supply unit 51 according to the amount of current flowing between the via holes 17, And includes a printed circuit board failure detection module 70. [
상기 인쇄회로기판 불량 감지 모듈(70)은, 상기 비어 홀(17) 사이에 흐르는 전류량에 따라 스위칭하는 트랜지스터(71)와, 상기 트랜지스터(71)의 출력 전압을 제공받아 해당 비어홀(17)의 오픈 불량을 판정하고 판정 결과에 따라 해당 반도체 소자(31)를 리셋시키는 불량 판정부(73)를 포함한다.The printed circuit board failure detection module 70 includes a transistor 71 for switching in accordance with the amount of current flowing between the via holes 17 and a transistor 71 for receiving the output voltage of the transistor 71, And a defect judgment section 73 for judging the defect and resetting the semiconductor element 31 according to the judgment result.
상기 불량 판정부(73)는 상기 비어 홀 오픈 불량 판정 결과를 메모리의 소정 영역에 저장하도록 구비되고, 비어 홀 오픈 불량에 대한 정확성을 증가하기 위해 다수 개로 이루어질 수도 있다.The failure determination unit 73 is provided to store the via hole open failure determination result in a predetermined area of the memory, and may be formed of a plurality of units to increase the accuracy of the via hole open failure.
또한, 상기 인쇄회로기판 불량 감지 모듈(70)은 메모리의 소정 위치에 저장되는 비어 홀 오픈 불량 판정 결과를 토대로 상기 비어 홀(17) 오픈 불량 및 인쇄회로기판의 교체 여부를 사용자에게 통지하기 위한 통지부(75)를 더 포함할 수도 있다.In addition, the printed circuit board failure detection module 70 may be provided for notifying the user of open failure of the via hole 17 and replacement of the printed circuit board based on a result of the via hole open failure judgment, And may further include a branch 75.
이러한 구성에 의하면, 도 1에 도시된 인쇄회로기판의 비어 홀(17)에 도 2에 도시된 전원부(51)의 전원이 공급되고, 이러한 전원에 의해 비어 홀(17) 사이에 전류가 흐르게 된다.According to this configuration, the power of the power source unit 51 shown in Fig. 2 is supplied to the via hole 17 of the printed circuit board shown in Fig. 1, and a current flows between the via holes 17 by this power source .
이때 비어 홀(17)의 오픈 불량이 발생하게 되면, 상기 비어 홀(17)의 사이의 전류량은 무한대로 커지게 되고, 상기 트랜지스터(71)의 콜렉터와 에미터 사이에 전류가 흐르게 되어 상기 트랜지스터(71)은 저전위 상태의 전압을 출력한다.At this time, when an open failure occurs in the via hole 17, the amount of current between the via hole 17 becomes infinite, and a current flows between the collector and the emitter of the transistor 71, 71 output a voltage in a low potential state.
따라서, 트랜지스터(71)의 출력 전압은 불량 판정부(73)에 제공된다. 상기 불량 판정부(73)는 상기 트랜지스터(71)의 출력 전압에 따라 상기 비어 홀 오픈 불량을 판정하게 된다.Therefore, the output voltage of the transistor 71 is supplied to the failure determining section 73. [ The defect determination section 73 determines the via hole open failure according to the output voltage of the transistor 71. [
또한 상기 불량 판정부(73)는 비어 홀 오픈 불량 판정 결과를 메모리의 소정 영역에 저장하고 제조자에게 비어홀 오픈 불량 판정 결과를 통지부(75)로 제공한다.Further, the failure determination section 73 stores the via hole open failure determination result in a predetermined area of the memory, and provides the notification result of the via hole open failure determination to the manufacturer.
상기 통지부(75)는 상기 비어홀 오픈 불량 판정 결과를 제공받아 비어홀 오픈 불량 판정 결과 및 해당 반도체 소자의 교체를 통지한다.The notification unit 75 receives the result of the via hole open failure determination and notifies the result of the via hole open failure determination and replacement of the semiconductor element.
본 발명의 실시 예에 따르면, 열팽창율에 따라 변경된 비어 홀 사이에 흐르는 전류의 변화를 모니터링하고 모니터링된 비어 홀의 전류 변화가 감지되는 경우 비어홀 오픈 불량 발생을 메모리의 소정 영역 저장함과 동시에 제조자에게 비어 홀 오픈 불량 및 해당 반도체 소자의 교체를 통지함에 따라, 비어 홀 오픈에 따른 인쇄회로기판의 불량을 신속하게 감지하여 인쇄회로기판의 불량에 따란 제품의 파손을 방지할 수 있고 제품에 대한 신뢰성을 근본적으로 향상할 수 있게 된다.According to an embodiment of the present invention, a change in the current flowing between the via holes changed according to the thermal expansion rate is monitored, and when a change in the monitored via hole is sensed, occurrence of the via hole open failure is stored in a predetermined area of the memory, By notifying the open failure and the replacement of the semiconductor element, it is possible to promptly detect the failure of the printed circuit board due to via hole opening, thereby preventing the damage of the product due to the defective printed circuit board, .
지금까지 본 발명을 바람직한 실시 예를 참조하여 상세히 설명하였지만, 본 발명이 상기한 실시 예에 한정되는 것은 아니며, 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 또는 수정이 가능한 범위까지 본 발명의 기술적 사상이 미친다 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention.
열팽창율에 따라 변경된 비어 홀 사이에 흐르는 전류의 변화를 모니터링하고 모니터링된 비어 홀의 전류 변화가 감지되는 경우 비어홀 오픈 불량 발생을 메모리의 소정 영역 저장함과 동시에 제조자에게 비어 홀 오픈 불량 및 해당 반도체 소자의 교체를 통지함에 따라, 비어 홀 오픈에 따른 인쇄회로기판의 불량을 신속하게 감지하여 인쇄회로기판의 불량에 따란 제품의 파손을 방지할 수 있고 제품에 대한 신뢰성을 근본적으로 향상할 수 있는 복층 구조의 인쇄회로기판의 불량 감지 장치의 운용의 정확성 및 신뢰도 측면, 더 나아가 성능 효율 면에 매우 큰 진보를 가져올 수 있으며, 적용되는 차량의 시판 또는 영업의 가능성이 충분할 뿐만 아니라 현실적으로 명백하게 실시할 수 있는 정도이므로 산업상 이용가능성이 있는 발명이다.Monitoring the change of the current flowing between the via holes changed according to the thermal expansion rate, storing the occurrence of the via hole open failure in a predetermined area of the memory when the change in the monitored via hole is detected, , It is possible to quickly detect the failure of the printed circuit board due to the opening of the via hole to prevent breakage of the product due to the failure of the printed circuit board and to improve the reliability of the product, It is possible to make a great progress in terms of accuracy and reliability of operation of the fault detection device of the circuit board and further in terms of performance efficiency and it is possible to carry out the commercialization or operation of the applied vehicle sufficiently, It is an invention that can be used for commercial use.
Claims (5)
상기 비어 홀에 흐르는 전류량에 따라 상기 비어 홀 오픈 불량 여부를 감지하고 비어 홀 오픈 불량을 메모리의 소정 영역에 저장하는 인쇄회로기판 불량 감지 모듈을 포함하되,
상기 인쇄회로기판 불량 감지 모듈은,
상기 연결선을 통해 감지된 비어 홀에 흐르는 전류량이 기 설정된 임계치 이상인 경우 턴 온 상태로 스위칭하는 트랜지스터와,
상기 트랜지스터의 출력 전압에 따라 상기 비어 홀 오픈 불량을 판정하는 불량 판정부를 포함하는 것을 특징으로 하는 복층 구조의 인쇄회로기판의 불량 감지 장치.A power supply unit for supplying current to a via hole electrically connecting a circuit pattern on which the semiconductor device is mounted and a contact portion formed on another layer to the circuit pattern through a connection line; And
And a printed circuit board failure detection module that detects whether or not the via hole is open based on the amount of current flowing in the via hole and stores the via hole open failure in a predetermined area of the memory,
The printed circuit board failure detection module includes:
A transistor for switching to a turn-on state when the amount of current flowing through the via hole detected through the connecting line is equal to or greater than a predetermined threshold value;
And a failure determination section that determines the via hole open failure according to the output voltage of the transistor.
4. The multi-layered printed circuit according to claim 1, wherein the failure judging unit further comprises a notifying unit for notifying a user of via-hole open failure and replacement of the printed circuit board. Detector for defective substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100130042A KR101734358B1 (en) | 2010-12-17 | 2010-12-17 | Apparatus for detecting error of multi layer pcb |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100130042A KR101734358B1 (en) | 2010-12-17 | 2010-12-17 | Apparatus for detecting error of multi layer pcb |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120068422A KR20120068422A (en) | 2012-06-27 |
| KR101734358B1 true KR101734358B1 (en) | 2017-05-11 |
Family
ID=46687106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100130042A KR101734358B1 (en) | 2010-12-17 | 2010-12-17 | Apparatus for detecting error of multi layer pcb |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101734358B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101828317B1 (en) | 2017-07-20 | 2018-02-12 | 최현길 | Method and apparatua for fixing printed circuit boards of different sizes using a fixing member and monitoring the assembly process of printed circuit boards in real time |
-
2010
- 2010-12-17 KR KR1020100130042A patent/KR101734358B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101828317B1 (en) | 2017-07-20 | 2018-02-12 | 최현길 | Method and apparatua for fixing printed circuit boards of different sizes using a fixing member and monitoring the assembly process of printed circuit boards in real time |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120068422A (en) | 2012-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5947647B2 (en) | Probe card and inspection device | |
| CN102414806B (en) | Die connection monitoring system and method | |
| KR102576210B1 (en) | Semiconductor device | |
| US8546904B2 (en) | Integrated circuit with temperature increasing element and electronic system having the same | |
| US20110140730A1 (en) | Detection circuitry for detecting bonding conditions on bond pads | |
| KR101734358B1 (en) | Apparatus for detecting error of multi layer pcb | |
| US8193454B2 (en) | Circuit substrate having power/ground plane with grid holes | |
| US9668356B2 (en) | Method and apparatus for electrical keying of an integrated circuit package having rotationally symmetric footprint | |
| KR100851147B1 (en) | a dual power system using smart junction box and a line short detection method of the system | |
| JP2019060627A (en) | Substrate inspection device and substrate inspection method | |
| US8315064B2 (en) | Apparatus for detecting pattern alignment error | |
| JP2009239027A (en) | Semiconductor device with defect detecting function | |
| WO2011151973A1 (en) | Electronic control device and method for predicting residual life of same | |
| JP4249666B2 (en) | Printed wiring board | |
| US20060248383A1 (en) | Processing device on which processing elements having same function are embedded in one chip | |
| JP5764897B2 (en) | Inspection method of semiconductor package substrate | |
| US8633684B2 (en) | Detection system, semiconductor device, and data processing device | |
| JP5332247B2 (en) | Wiring board | |
| JP2007019329A (en) | Semiconductor device and method for detecting short circuit across terminal | |
| JP2020004858A (en) | Printed wiring board and printed circuit board | |
| JP2010245368A (en) | Fault detection device | |
| JP2009141082A (en) | Semiconductor device | |
| JP7077632B2 (en) | Multi-chip module and electronic control device | |
| JPH11214832A (en) | Formation of plating wire in circuit board | |
| KR20050109098A (en) | Automatic recovery method for chip pad open error in semiconductor wire bonding equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| GRNT | Written decision to grant |