KR101710726B1 - Paper-substrate transistor and memory device, and methods of manufacturing the same - Google Patents
Paper-substrate transistor and memory device, and methods of manufacturing the same Download PDFInfo
- Publication number
- KR101710726B1 KR101710726B1 KR1020100130579A KR20100130579A KR101710726B1 KR 101710726 B1 KR101710726 B1 KR 101710726B1 KR 1020100130579 A KR1020100130579 A KR 1020100130579A KR 20100130579 A KR20100130579 A KR 20100130579A KR 101710726 B1 KR101710726 B1 KR 101710726B1
- Authority
- KR
- South Korea
- Prior art keywords
- delete delete
- substrate
- conductive
- source
- organic
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 145
- 238000004519 manufacturing process Methods 0.000 title abstract description 32
- 238000000034 method Methods 0.000 title description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 80
- 239000011368 organic material Substances 0.000 claims abstract description 63
- 238000000151 deposition Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims description 62
- 239000000243 solution Substances 0.000 claims description 46
- 239000011810 insulating material Substances 0.000 claims description 25
- 239000011259 mixed solution Substances 0.000 claims description 23
- 229910010272 inorganic material Inorganic materials 0.000 claims description 21
- 239000011147 inorganic material Substances 0.000 claims description 21
- 238000001035 drying Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000012044 organic layer Substances 0.000 abstract description 3
- 239000002994 raw material Substances 0.000 abstract description 3
- 239000003779 heat-resistant material Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 158
- 239000000203 mixture Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 239000004020 conductor Substances 0.000 description 18
- -1 tetracarboxylic anhydride Chemical class 0.000 description 14
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 8
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 8
- 239000000126 substance Substances 0.000 description 7
- 239000002033 PVDF binder Substances 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 239000000843 powder Substances 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 229920001577 copolymer Polymers 0.000 description 5
- YCWSUKQGVSGXJO-NTUHNPAUSA-N nifuroxazide Chemical group C1=CC(O)=CC=C1C(=O)N\N=C\C1=CC=C([N+]([O-])=O)O1 YCWSUKQGVSGXJO-NTUHNPAUSA-N 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- KAKZBPTYRLMSJV-UHFFFAOYSA-N Butadiene Chemical compound C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 description 4
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 4
- 239000005977 Ethylene Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052500 inorganic mineral Inorganic materials 0.000 description 4
- NNPPMTNAJDCUHE-UHFFFAOYSA-N isobutane Chemical compound CC(C)C NNPPMTNAJDCUHE-UHFFFAOYSA-N 0.000 description 4
- 239000011707 mineral Substances 0.000 description 4
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Divinylene sulfide Natural products C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000005416 organic matter Substances 0.000 description 3
- 150000005072 1,3,4-oxadiazoles Chemical class 0.000 description 2
- BVKZGUZCCUSVTD-UHFFFAOYSA-L Carbonate Chemical compound [O-]C([O-])=O BVKZGUZCCUSVTD-UHFFFAOYSA-L 0.000 description 2
- RRHGJUQNOFWUDK-UHFFFAOYSA-N Isoprene Chemical compound CC(=C)C=C RRHGJUQNOFWUDK-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004793 Polystyrene Substances 0.000 description 2
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- WDECIBYCCFPHNR-UHFFFAOYSA-N chrysene Chemical compound C1=CC=CC2=CC=C3C4=CC=CC=C4C=CC3=C21 WDECIBYCCFPHNR-UHFFFAOYSA-N 0.000 description 2
- VPUGDVKSAQVFFS-UHFFFAOYSA-N coronene Chemical compound C1=C(C2=C34)C=CC3=CC=C(C=C3)C4=C4C3=CC=C(C=C3)C4=C2C3=C1 VPUGDVKSAQVFFS-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- LDLDYFCCDKENPD-UHFFFAOYSA-N ethenylcyclohexane Chemical compound C=CC1CCCCC1 LDLDYFCCDKENPD-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 235000013847 iso-butane Nutrition 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- NRNFFDZCBYOZJY-UHFFFAOYSA-N p-quinodimethane Chemical class C=C1C=CC(=C)C=C1 NRNFFDZCBYOZJY-UHFFFAOYSA-N 0.000 description 2
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 2
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 2
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 2
- BBEAQIROQSPTKN-UHFFFAOYSA-N pyrene Chemical compound C1=CC=C2C=CC3=CC=CC4=CC=C1C2=C43 BBEAQIROQSPTKN-UHFFFAOYSA-N 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 2
- 229930192474 thiophene Natural products 0.000 description 2
- 150000003577 thiophenes Chemical class 0.000 description 2
- OMCUOJTVNIHQTI-UHFFFAOYSA-N 1,4-bis(4-phenylphenyl)benzene Chemical group C1=CC=CC=C1C1=CC=C(C=2C=CC(=CC=2)C=2C=CC(=CC=2)C=2C=CC=CC=2)C=C1 OMCUOJTVNIHQTI-UHFFFAOYSA-N 0.000 description 1
- FPBWSPZHCJXUBL-UHFFFAOYSA-N 1-chloro-1-fluoroethene Chemical group FC(Cl)=C FPBWSPZHCJXUBL-UHFFFAOYSA-N 0.000 description 1
- OEVVKKAVYQFQNV-UHFFFAOYSA-N 1-ethenyl-2,4-dimethylbenzene Chemical compound CC1=CC=C(C=C)C(C)=C1 OEVVKKAVYQFQNV-UHFFFAOYSA-N 0.000 description 1
- ZEMDSNVUUOCIED-UHFFFAOYSA-N 1-phenyl-4-[4-[4-(4-phenylphenyl)phenyl]phenyl]benzene Chemical group C1=CC=CC=C1C1=CC=C(C=2C=CC(=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)C=2C=CC=CC=2)C=C1 ZEMDSNVUUOCIED-UHFFFAOYSA-N 0.000 description 1
- KAESVJOAVNADME-UHFFFAOYSA-N 1H-pyrrole Natural products C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 1
- GVLZQVREHWQBJN-UHFFFAOYSA-N 3,5-dimethyl-7-oxabicyclo[2.2.1]hepta-1,3,5-triene Chemical compound CC1=C(O2)C(C)=CC2=C1 GVLZQVREHWQBJN-UHFFFAOYSA-N 0.000 description 1
- DHDHJYNTEFLIHY-UHFFFAOYSA-N 4,7-diphenyl-1,10-phenanthroline Chemical class C1=CC=CC=C1C1=CC=NC2=C1C=CC1=C(C=3C=CC=CC=3)C=CN=C21 DHDHJYNTEFLIHY-UHFFFAOYSA-N 0.000 description 1
- 229920003026 Acene Polymers 0.000 description 1
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical class C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- PAYRUJLWNCNPSJ-UHFFFAOYSA-N N-phenyl amine Natural products NC1=CC=CC=C1 PAYRUJLWNCNPSJ-UHFFFAOYSA-N 0.000 description 1
- 150000001422 N-substituted pyrroles Chemical class 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- 229920002302 Nylon 6,6 Polymers 0.000 description 1
- 229920000144 PEDOT:PSS Polymers 0.000 description 1
- URLKBWYHVLBVBO-UHFFFAOYSA-N Para-Xylene Chemical group CC1=CC=C(C)C=C1 URLKBWYHVLBVBO-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000005062 Polybutadiene Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 229920002367 Polyisobutene Polymers 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 1
- 150000001448 anilines Chemical class 0.000 description 1
- 150000001491 aromatic compounds Chemical class 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- HFACYLZERDEVSX-UHFFFAOYSA-N benzidine Chemical class C1=CC(N)=CC=C1C1=CC=C(N)C=C1 HFACYLZERDEVSX-UHFFFAOYSA-N 0.000 description 1
- UUAGAQFQZIEFAH-UHFFFAOYSA-N chlorotrifluoroethylene Chemical group FC(F)=C(F)Cl UUAGAQFQZIEFAH-UHFFFAOYSA-N 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- CGPRUXZTHGTMKW-UHFFFAOYSA-N ethene;ethyl prop-2-enoate Chemical compound C=C.CCOC(=O)C=C CGPRUXZTHGTMKW-UHFFFAOYSA-N 0.000 description 1
- 125000005678 ethenylene group Chemical group [H]C([*:1])=C([H])[*:2] 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- VXNZUUAINFGPBY-UHFFFAOYSA-N ethyl ethylene Natural products CCC=C VXNZUUAINFGPBY-UHFFFAOYSA-N 0.000 description 1
- GVEPBJHOBDJJJI-UHFFFAOYSA-N fluoranthrene Natural products C1=CC(C2=CC=CC=C22)=C3C2=CC=CC3=C1 GVEPBJHOBDJJJI-UHFFFAOYSA-N 0.000 description 1
- 229910003472 fullerene Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- GPRIERYVMZVKTC-UHFFFAOYSA-N p-quaterphenyl Chemical group C1=CC=CC=C1C1=CC=C(C=2C=CC(=CC=2)C=2C=CC=CC=2)C=C1 GPRIERYVMZVKTC-UHFFFAOYSA-N 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 125000000843 phenylene group Chemical group C1(=C(C=CC=C1)*)* 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical class N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001596 poly (chlorostyrenes) Polymers 0.000 description 1
- 229920002493 poly(chlorotrifluoroethylene) Polymers 0.000 description 1
- 229920001652 poly(etherketoneketone) Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 1
- 229920001467 poly(styrenesulfonates) Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000323 polyazulene Polymers 0.000 description 1
- 229920002857 polybutadiene Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920002776 polycyclohexyl methacrylate Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920000414 polyfuran Polymers 0.000 description 1
- 229920001195 polyisoprene Polymers 0.000 description 1
- 229920001470 polyketone Polymers 0.000 description 1
- 229920000306 polymethylpentene Polymers 0.000 description 1
- 239000011116 polymethylpentene Substances 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229960002796 polystyrene sulfonate Drugs 0.000 description 1
- 239000011970 polystyrene sulfonate Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- HJWLCRVIBGQPNF-UHFFFAOYSA-N prop-2-enylbenzene Chemical compound C=CCC1=CC=CC=C1 HJWLCRVIBGQPNF-UHFFFAOYSA-N 0.000 description 1
- 150000003219 pyrazolines Chemical class 0.000 description 1
- 150000003233 pyrroles Chemical class 0.000 description 1
- PJANXHGTPQOBST-UHFFFAOYSA-N stilbene Chemical class C=1C=CC=CC=1C=CC1=CC=CC=C1 PJANXHGTPQOBST-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920001897 terpolymer Polymers 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
- 150000003918 triazines Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 기판으로서 종이를 사용하여 제조된 트랜지스터와, 그 제조방법에 관한 것이다. 본 발명에 있어서는 펄프를 원료로 하는 종이, 또는 실리콘 등의 내열성 재료가 코팅된 종이를 기판으로 하여 트랜지스터가 제조된다. 본 발명은 종이에 반도체 유기물을 침적 또는 주입하는 방법으로 소스, 드레인 및 채널 영역을 형성하고, 기판 상에 전도성 유기물층이나 강유전성 유기물층을 형성하는 방법을 통해 트랜지스터나 메모리 장치를 구현하게 된다.The present invention relates to a transistor manufactured using paper as a substrate, and a manufacturing method thereof. In the present invention, a transistor is manufactured using paper made of pulp as a raw material or paper coated with a heat-resistant material such as silicon as a substrate. The present invention realizes a transistor or a memory device by forming source, drain and channel regions by depositing or injecting a semiconductor organic material into paper, and forming a conductive organic layer or a ferroelectric organic layer on the substrate.
Description
본 발명은 트랜지스터 및 메모리 장치에 관한 것으로, 특히 기판으로서 종이를 사용하여 제조된 트랜지스터와 메모리 장치 및, 이들의 제조방법에 관한 것이다.The present invention relates to a transistor and a memory device, and more particularly to a transistor and a memory device manufactured using paper as a substrate, and a manufacturing method thereof.
트랜지스터나 메모리 등의 반도체 소자의 경우에는 예컨대 실리콘 등의 기판상에 다수의 배선층이나 무기물 층을 형성하는 방법을 통해 제조된다. 그런데, 이와 같은 실리콘 기판을 만들기 위해서는 일정한 방향성을 갖도록 실리콘을 성장시켜 잉곳을 만든 후, 이를 절단 및 경면가공하는 복잡한 과정이 요구되므로 제조시간 및 비용이 많이 소요되는 문제가 있게 된다.In the case of a semiconductor device such as a transistor or a memory, it is manufactured through a method of forming a plurality of wiring layers or inorganic layers on a substrate such as silicon. However, in order to produce such a silicon substrate, a complicated process of growing the silicon so as to have a certain directionality and then cutting and mirror-finishing the ingot is required, which results in a problem that the manufacturing time and cost are increased.
한편, 대한민국 특허출원 10-2007-0030811 및 10-2009-0014155에는 종이, 코팅된 종이 또는 플라스틱 상에 일렉트로포토그래피 기술을 이용하여 다양한 배선층을 형성하는 방법을 통해 전자 소자를 제조하는 방법에 대하여 개시된 바 있다.Korean Patent Application Nos. 10-2007-0030811 and 10-2009-0014155 disclose a method of manufacturing an electronic device by a method of forming various wiring layers on paper, coated paper or plastic using an electrophotographic technique There is a bar.
그러나, 상기한 방법은 드럼을 대전시킨 후, 여기에 토너를 부착시켜 인쇄를 실행하기 때문에 나노급 배선을 형성하기가 곤란하고, 또한 다른 배선층을 형성할 때 이전에 드럼에 부착된 토너가 완전하게 제거되지 않고 오염물질로서 작용함으로 인하여 반도체 장치와 같은 정밀한 소자를 제조하는데 부적절하다는 문제가 있다.However, in the above-described method, it is difficult to form the nano-level wiring since the drum is charged and the toner is attached to the drum to perform printing, and when the other wiring layer is formed, the toner previously adhered to the drum is completely There is a problem in that it is not suitable for manufacturing a precise element such as a semiconductor device because it acts as a contaminant without being removed.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 용이하면서도 저가격으로 종이 기판상에 트랜지스터와 메모리장치를 제조할 수 있는 제조방법을 제공함에 그 목적이 있다.Accordingly, it is an object of the present invention to provide a method of manufacturing a transistor and a memory device on a paper substrate with ease and low cost.
또한, 본 발명은 상기한 제조방법에 의해 제조된 트랜지스터를 제공함에 다른 목적이 있다.It is another object of the present invention to provide a transistor manufactured by the above-described manufacturing method.
또한, 본 발명은 상기한 제조방법에 의해 제조된 메모리 장치를 제공함에 또 다른 목적이 있다.Another object of the present invention is to provide a memory device manufactured by the manufacturing method described above.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 종이를 기판으로 하는 트랜지스터는 제1 도전형의 반도체 물질이 침적된 종이 기판과, 상기 기판의 내측에 형성됨과 더불어 제2 도전형의 반도체 물질이 침적된 소스 및 드레인 영역, 상기 소스 및 드레인 영역의 사이 구간에 대응되는 기판상에 형성되는 절연층 및, 상기 소스 및 드레인 영역과 절연층상에 형성됨과 더불어 도전성 물질로 구성되는 소스 전극, 드레인 전극 및 소스 전극을 구비하여 구성되는 것을 특징으로 한다.According to a first aspect of the present invention, there is provided a transistor comprising a paper substrate on which a first conductive semiconductor material is deposited, a first conductive semiconductor material formed on the inner side of the substrate, An insulating layer formed on the substrate corresponding to the interval between the source and drain regions, and a source electrode and a drain electrode formed on the insulating layer and the conductive material, And a source electrode.
본 발명의 제2 관점에 따른 종이를 기판으로 하는 트랜지스터는 종이 기판과, 상기 기판의 내측에 형성됨과 더불어 제1 도전형의 반도체 물질이 침적된 소스 및 드레인 영역, 상기 기판 내측의 상기 소스 및 드레인 영역의 사이 구간에 형성됨과 더불어 제2 도전형의 반도체 물질이 침적된 채널 영역, 상기 채널 영역에 대응되는 기판상에 형성되는 절연층 및, 상기 소스 및 드레인 영역과 절연층상에 형성됨과 더불어 도전성 물질로 구성되는 소스 전극, 드레인 전극 및 소스 전극을 구비하여 구성되는 것을 특징으로 한다.A transistor comprising a paper substrate as a substrate according to a second aspect of the present invention comprises a paper substrate, a source and drain region formed on the inside of the substrate and in which a first conductive semiconductor material is deposited, And an insulating layer formed on the substrate corresponding to the channel region, and an insulating layer formed on the source and drain regions and the insulating layer, wherein the conductive material is formed in a region between the source region and the drain region, And a source electrode, a drain electrode, and a source electrode.
또한 상기 반도체 물질이 반도체 유기물인 것을 특징으로 한다.And the semiconductor material is a semiconductor organic material.
또한 상기 반도체 물질이 반도체 유기물과 반도체 무기물의 혼합물인 것을 특징으로 한다.And the semiconductor material is a mixture of a semiconductor organic material and a semiconductor inorganic material.
또한 상기 절연층이 유기물로 구성되는 것을 특징으로 한다.And the insulating layer is formed of an organic material.
또한 상기 절연층이 유기물과 무기물의 혼합물로 구성되는 것을 특징으로 한다.And the insulating layer is composed of a mixture of an organic substance and an inorganic substance.
또한 상기 도전성 물질이 도전성 유기물인 것을 특징으로 한다.And the conductive material is a conductive organic material.
또한 상기 도전성 물질이 도전성 유기물과 도전성 무기물의 혼합물인 것을 특징으로 한다.And the conductive material is a mixture of a conductive organic material and a conductive inorganic material.
본 발명의 제3 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판에 전체적으로 제1 도전형의 반도체 물질을 침적시키는 단계, 상기 기판의 내측에 제2 도전형의 반도체 물질을 침적 또는 주입하여 소스 및 드레인 영역을 형성하는 단계, 상기 소스 및 드레인 영역의 사이 구간에 대응하는 기판상에 절연층을 형성하는 단계 및, 상기 소스 및 드레인 영역과 절연층 상에 소스 및 드레인 전극과 게이트 전극을 포함하는 도전층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to a third aspect of the present invention, there is provided a method of manufacturing a transistor using a paper substrate, comprising the steps of preparing a paper substrate, depositing a first conductive semiconductor material on the paper substrate as a whole, Forming a source and a drain region by depositing or implanting a conductive semiconductor material; forming an insulating layer on a substrate corresponding to an interval between the source and drain regions; And forming a conductive layer including source and drain electrodes and a gate electrode.
본 발명의 제4 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판의 내측에 제1 도전형의 반도체 물질을 침적 또는 주입하여 소스 및 드레인 영역을 형성하는 단계, 상기 기판의 내측에 제2 도전형의 반도체 물질을 침적 또는 주입하여 채널 영역을 형성하는 단계, 상기 채널 영역에 대응하는 기판상에 절연층을 형성하는 단계 및, 상기 소스 및 드레인 영역과 절연층 상에 소스 및 드레인 전극과 게이트 전극을 포함하는 도전층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to a fourth aspect of the present invention, there is provided a method of manufacturing a transistor using a paper as a substrate, comprising the steps of: preparing a paper substrate; depositing or implanting a first conductive semiconductor material inside the paper substrate to form source and drain regions Depositing or implanting a second conductive semiconductor material into the substrate to form a channel region; forming an insulating layer on the substrate corresponding to the channel region; And forming a conductive layer including source and drain electrodes and a gate electrode on the insulating layer.
또한 상기 소스 및 드레인 영역의 형성단계는 반도체 유기물 용액 또는 반도체 유기물과 무기물의 혼합 용액을 포함하는 반도체 용액을 준비하는 단계와, 상기 반도체 용액을 기판에 침적 또는 주입하는 단계 및, 기판을 건조시키는 단계를 포함하여 구성되는 것을 특징으로 한다.The forming of the source and drain regions may include the steps of preparing a semiconductor solution containing a semiconductor organic solution or a mixed solution of a semiconductor organic material and an inorganic material, immersing or injecting the semiconductor solution into the substrate, and drying the substrate And a control unit.
또한 상기 채널 영역의 형성단계는 반도체 유기물 용액 또는 반도체 유기물과 무기물의 혼합 용액을 포함하는 반도체 용액을 준비하는 단계와, 상기 반도체 용액을 기판에 침적 또는 주입하는 단계 및, 기판을 건조시키는 단계를 포함하여 구성되는 것을 특징으로 한다.The forming of the channel region may include preparing a semiconductor solution containing a semiconductor organic solution or a mixed solution of a semiconductor organic material and an inorganic material, immersing or injecting the semiconductor solution into the substrate, and drying the substrate .
또한 상기 절연층 형성단계는 유기물 절연물질 용액 또는 유기물 절연물질과 무기물 절연물질의 혼합 용액을 포함하는 절연물질 용액을 준비하는 단계와, 상기 절연물질 용액을 이용하여 절연층을 형성하는 단계 및, 기판을 건조시키는 단계를 포함하여 구성되는 것을 특징으로 한다.The insulating layer forming step may include preparing an insulating material solution containing a solution of an organic insulating material or a mixed solution of an organic insulating material and an inorganic insulating material, forming an insulating layer using the insulating material solution, And drying the resultant.
또한 상기 도전층의 형성단계는 도전성 유기물 용액 또는 도전성 유기물과 도전성 무기물의 혼합 용액을 포함하는 도전성 용액을 준비하는 단계와, 상기 도전성 용액을 이용하여 도전층을 형성하는 단계 및, 기판을 건조시키는 단계를 포함하여 구성되는 것을 특징으로 한다.The forming of the conductive layer may include preparing a conductive solution containing a conductive organic solution or a mixed solution of a conductive organic material and a conductive inorganic material, forming a conductive layer using the conductive solution, and drying the substrate And a control unit.
본 발명의 제5 관점에 따른 종이를 기판으로 하는 메모리 장치는 종이 기판과, 상기 기판의 내측에 형성됨과 더불어 제1 도전형의 반도체 물질이 침적된 소스 및 드레인 영역, 상기 기판 내측의 상기 소스 및 드레인 영역의 사이 구간에 형성됨과 더불어 제2 도전형의 반도체 물질이 침적된 채널 영역, 상기 채널 영역에 대응되는 기판상에 형성되는 강유전체층 및, 상기 소스 및 드레인 영역과 강유전체층상에 형성됨과 더불어 도전성 물질로 구성되는 소스 전극, 드레인 전극 및 소스 전극을 구비하여 구성되는 것을 특징으로 한다.According to a fifth aspect of the present invention, there is provided a memory device comprising a paper substrate as a substrate, comprising: a paper substrate; a source and drain region formed inside the substrate, in which a first conductive semiconductor material is deposited; Drain regions, a ferroelectric layer formed on the substrate corresponding to the channel region, and a ferroelectric layer formed on the ferroelectric layer and the source and drain regions, And a source electrode, a drain electrode, and a source electrode which are made of a material.
본 발명의 제6 관점에 따른 종이를 기판으로 하는 메모리 장치는 According to a sixth aspect of the present invention,
제1 도전형의 반도체 물질이 침적된 종이 기판과, 상기 기판의 내측에 형성됨과 더불어 제2 도전형의 반도체 물질이 침적된 소스 및 드레인 영역, 상기 소스 및 드레인 영역의 사이 구간에 대응되는 기판상에 형성되는 강유전체층 및, 상기 소스 및 드레인 영역과 강유전체층상에 형성됨과 더불어 도전성 물질로 구성되는 소스 전극, 드레인 전극 및 소스 전극을 구비하여 구성되는 것을 특징으로 한다.A source and a drain region in which a second conductive semiconductor material is deposited, a substrate on which a source region and a drain region are formed, the source region and the drain region being formed on an inner side of the substrate, And a source electrode, a drain electrode, and a source electrode which are formed on the source and drain regions and the ferroelectric layer and are made of a conductive material.
본 발명의 제7 관점에 따른 종이를 기판으로 하는 메모리 장치는 종이 기판과, 상기 기판의 내측에 형성됨과 더불어 제1 도전형의 반도체 물질이 침적된 소스 및 드레인 영역, 상기 기판 내측의 상기 소스 및 드레인 영역의 사이 구간에 형성됨과 더불어 제2 도전형의 반도체 물질이 침적된 채널 영역, 상기 채널 영역에 대응되는 기판상에 형성되는 절연층, 상기 절연층의 상측에 형성되는 강유전체층 및, 상기 소스 및 드레인 영역과 강유전체층상에 형성됨과 더불어 도전성 물질로 구성되는 소스 전극, 드레인 전극 및 소스 전극을 구비하여 구성되는 것을 특징으로 한다.According to a seventh aspect of the present invention, there is provided a memory device comprising a paper substrate as a substrate, comprising: a paper substrate; a source and a drain region formed inside the substrate and in which a first conductive semiconductor material is deposited; Drain regions, a channel region in which a second conductive semiconductor material is deposited, an insulating layer formed on the substrate corresponding to the channel region, a ferroelectric layer formed on the insulating layer, And a source electrode, a drain electrode, and a source electrode which are formed on the drain region and the ferroelectric layer and are made of a conductive material.
본 발명의 제8 관점에 따른 종이를 기판으로 하는 메모리 장치는 제1 도전형의 반도체 물질이 침적된 종이 기판과, 상기 기판의 내측에 형성됨과 더불어 제2 도전형의 반도체 물질이 침적된 소스 및 드레인 영역, 상기 소스 및 드레인 영역의 사이 구간에 대응되는 기판상에 형성되는 절연층, 상기 절연층상에 형성되는 강유전체층 및, 상기 소스 및 드레인 영역과 강유전체층상에 형성됨과 더불어 도전성 물질로 구성되는 소스 전극, 드레인 전극 및 소스 전극을 구비하여 구성되는 것을 특징으로 한다.According to an eighth aspect of the present invention, there is provided a memory device using paper as a substrate, comprising: a paper substrate on which a first conductive semiconductor material is deposited; a source formed on the inside of the substrate, Drain region, an insulating layer formed on a substrate corresponding to a section between the source and drain regions, a ferroelectric layer formed on the insulating layer, and a ferroelectric layer formed on the source and drain regions and the ferroelectric layer, An electrode, a drain electrode, and a source electrode.
본 발명의 제9 관점에 따른 종이를 기판으로 하는 메모리 장치는 종이 기판과, 상기 기판의 내측에 형성됨과 더불어 제1 도전형의 반도체 물질이 침적된 소스 및 드레인 영역, 상기 기판 내측의 상기 소스 및 드레인 영역의 사이 구간에 형성됨과 더불어 제2 도전형의 반도체 물질이 침적된 채널 영역, 상기 채널 영역에 대응되는 기판상에 형성됨과 더불어 도전성 물질로 구성되는 제1 도전층, 상기 제1 도전층의 상측에 형성되는 강유전체층, 상기 소스 및 드레인 영역의 상측에 형성됨과 더불어 도전성 물질로 구성되는 소스 전극 및 드레인 전극 및, 상기 강유전체층상에 형성됨과 더불어 도전성 물질로 구성되는 제2 도전층을 구비하여 구성되는 것을 특징으로 한다.According to a ninth aspect of the present invention, there is provided a memory device comprising a paper substrate as a substrate, comprising: a paper substrate; a source and drain region formed inside the substrate and having a first conductivity type semiconductor material immersed therein; Drain region, a first conductive layer formed on the substrate corresponding to the channel region and formed of a conductive material, a first conductive layer formed on the substrate corresponding to the channel region, A ferroelectric layer formed on the ferroelectric layer, a source electrode and a drain electrode formed on the upper side of the source and drain regions and made of a conductive material, and a second conductive layer formed on the ferroelectric layer and composed of a conductive material, .
본 발명의 제10 관점에 따른 종이를 기판으로 하는 메모리 장치는 제1 도전형의 반도체 물질이 침적된 종이 기판과, 상기 기판의 내측에 형성됨과 더불어 제2 도전형의 반도체 물질이 침적된 소스 및 드레인 영역, 상기 소스 및 드레인 영역의 사이 구간에 대응되는 기판상에 형성되는 제1 도전층, 상기 제1 도전층 상에 형성되는 강유전체층, 상기 소스 및 드레인 영역 상에 형성됨과 더불어 도전성 물질로 구성되는 소스 전극 및 드레인 전극 및, 상기 강유전체층상에 형성됨과 더불어 도전성 물질로 구성되는 제2 도전층을 구비하여 구성되는 것을 특징으로 한다.According to a tenth aspect of the present invention, there is provided a memory device comprising a paper substrate as a substrate, comprising: a paper substrate on which a first conductive semiconductor material is deposited; a source formed on the inside of the substrate, Drain regions, a first conductive layer formed on a substrate corresponding to an interval between the source and drain regions, a ferroelectric layer formed on the first conductive layer, and a second conductive layer formed on the source and drain regions, And a second conductive layer formed on the ferroelectric layer and composed of a conductive material.
본 발명의 제11 관점에 따른 종이를 기판으로 하는 메모리 장치는 종이 기판과, 상기 기판의 내측에 형성됨과 더불어 제1 도전형의 반도체 물질이 침적된 소스 및 드레인 영역, 상기 기판 내측의 상기 소스 및 드레인 영역의 사이 구간에 형성됨과 더불어 제2 도전형의 반도체 물질이 침적된 채널 영역, 상기 채널 영역에 대응되는 기판상에 형성되는 절연층, 상기 절연층상에 형성됨과 더불어 도전성 물질로 구성되는 제1 도전층, 상기 제1 도전층의 상측에 형성되는 강유전체층, 상기 소스 및 드레인 영역의 상측에 형성됨과 더불어 도전성 물질로 구성되는 소스 전극 및 드레인 전극 및, 상기 강유전체층상에 형성됨과 더불어 도전성 물질로 구성되는 제2 도전층을 구비하여 구성되는 것을 특징으로 한다.According to an eleventh aspect of the present invention, there is provided a memory device comprising a paper substrate as a substrate, comprising: a paper substrate; a source and drain region formed inside the substrate and having a first conductive semiconductor material deposited therein; Drain regions, a channel region in which a second conductive semiconductor material is deposited, an insulating layer formed on the substrate corresponding to the channel region, a first conductive layer formed on the insulating layer, A ferroelectric layer formed above the first conductive layer; a source electrode and a drain electrode formed on the upper side of the source and drain regions, the source electrode and the drain electrode being made of a conductive material; and a second electrode formed on the ferroelectric layer, And a second conductive layer formed on the second conductive layer.
본 발명의 제12 관점에 따른 종이를 기판으로 하는 메모리 장치는 제1 도전형의 반도체 물질이 침적된 종이 기판과, 상기 기판의 내측에 형성됨과 더불어 제2 도전형의 반도체 물질이 침적된 소스 및 드레인 영역, 상기 소스 및 드레인 영역의 사이 구간에 대응되는 기판상에 형성되는 절연층, 상기 절연층상에 형성됨과 더불어 도전성 물질로 구성되는 제1 도전층, 상기 제1 도전층 상에 형성되는 강유전체층, 상기 소스 및 드레인 영역 상에 형성됨과 더불어 도전성 물질로 구성되는 소스 전극 및 드레인 전극 및, 상기 강유전체층상에 형성됨과 더불어 도전성 물질로 구성되는 제2 도전층을 구비하여 구성되는 것을 특징으로 한다.According to a twelfth aspect of the present invention, there is provided a memory device comprising a paper substrate as a substrate, comprising: a paper substrate on which a first conductive semiconductor material is deposited; a source formed on the inside of the substrate, Drain region, an insulating layer formed on a substrate corresponding to a section between the source and drain regions, a first conductive layer formed on the insulating layer and composed of a conductive material, a ferroelectric layer formed on the first conductive layer, A source electrode and a drain electrode formed on the source and drain regions and formed of a conductive material, and a second conductive layer formed on the ferroelectric layer and formed of a conductive material.
또한 상기 반도체 물질이 반도체 유기물 또는 반도체 유기물과 반도체 무기물의 혼합물인 것을 특징으로 한다.And the semiconductor material is a semiconductor organic material or a mixture of semiconductor organic material and semiconductor inorganic material.
또한 상기 절연층이 유기물 절연물질 또는 유기물 절연물질과 무기물 절연물질의 혼합물로 구성되는 것을 특징으로 한다.And the insulating layer is composed of an organic insulating material or a mixture of an organic insulating material and an inorganic insulating material.
또한 상기 도전성 물질이 유기물 도전성 물질 또는 유기물 도전성 물질과 무기물 도전성 물질의 혼합물을 포함하여 구성되는 것을 특징으로 한다.And the conductive material includes an organic conductive material or a mixture of an organic conductive material and an inorganic conductive material.
또한 상기 강유전체층이 강유전 유기물로 구성되는 것을 특징으로 한다.And the ferroelectric layer is made of a ferroelectric organic material.
또한 상기 강유전체층이 강유전 무기물과 유기물의 혼합물로 구성되는 것을 특징으로 한다.And the ferroelectric layer is composed of a mixture of a ferroelectric inorganic material and an organic material.
또한 상기 강유전체층이 강유전 무기물과 강유전 유기물의 혼합물로 구성되는 것을 특징으로 한다.And the ferroelectric layer is composed of a mixture of a ferroelectric inorganic material and a ferroelectric organic material.
또한 상기 강유전체층이 강유전 무기물과 유기물 및 금속의 혼합물로 구성되는 것을 특징으로 한다.And the ferroelectric layer is composed of a mixture of a ferroelectric inorganic material, an organic material and a metal.
또한 상기 강유전체층이 강유전 무기물과 강유전 유기물 및 금속의 혼합물로 구성되는 것을 특징으로 한다.And the ferroelectric layer is composed of a mixture of a ferroelectric inorganic material, a ferroelectric organic material and a metal.
본 발명의 제13 관점에 따른 종이를 기판으로 하는 메모리 장치의 제조방법은 종이 기판을 준비하는 단계와, 상기 기판의 내측에 제1 도전형의 반도체 물질을 침적 또는 주입하여 소스 및 드레인 영역을 형성하는 단계, 상기 기판 내측의 상기 소스 및 드레인 영역의 사이 구간에 제2 도전형의 반도체 물질을 침적 또는 주입하여 채널 영역을 형성하는 단계, 상기 채널 영역에 대응하는 기판상에 강유전체층을 형성하는 단계 및, 상기 소스 및 드레인 영역과 절연층 상에 소스 및 드레인 전극과 게이트 전극을 포함하는 도전층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to a thirteenth aspect of the present invention, there is provided a method of manufacturing a memory device using a paper as a substrate, comprising the steps of: preparing a paper substrate; depositing or implanting a first conductivity type semiconductor material into the substrate to form source and drain regions Forming a channel region by depositing or implanting a second conductivity type semiconductor material in a region between the source and drain regions in the substrate, forming a ferroelectric layer on the substrate corresponding to the channel region, And forming a conductive layer including source and drain electrodes and a gate electrode on the source and drain regions and the insulating layer.
본 발명의 제14 관점에 따른 종이를 기판으로 하는 메모리 장치의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판에 전체적으로 제1 도전형의 반도체 물질을 침적시키는 단계, 상기 기판의 내측에 제2 도전형의 반도체 물질을 침적 또는 주입하여 소스 및 드레인 영역을 형성하는 단계, 상기 소스 및 드레인 영역에 대응하는 기판상에 강유전체층을 형성하는 단계 및, 상기 소스 및 드레인 영역과 강유전체층 상에 소스 및 드레인 전극과 게이트 전극을 포함하는 도전층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to a fourteenth aspect of the present invention, there is provided a method of manufacturing a memory device using a paper as a substrate, comprising the steps of preparing a paper substrate, depositing a first conductive semiconductor material on the paper substrate as a whole, Forming a ferroelectric layer on a substrate corresponding to the source and drain regions by depositing or implanting a two-conductive semiconductor material to form a source and a drain region, forming a ferroelectric layer on the source and drain regions and the ferroelectric layer, And forming a conductive layer including a drain electrode and a gate electrode.
본 발명의 제15 관점에 따른 종이를 기판으로 하는 메모리 장치의 제조방법은 종이 기판을 준비하는 단계와, 상기 기판의 내측에 제1 도전형의 반도체 물질을 침적 또는 주입하여 소스 및 드레인 영역을 형성하는 단계, 상기 기판 내측의 상기 소스 및 드레인 영역의 사이 구간에 제2 도전형의 반도체 물질을 침적 또는 주입하여 채널 영역을 형성하는 단계, 상기 채널 영역에 대응하는 기판상에 절연층을 형성하는 단계, 상기 절연층상에 강유전체층을 형성하는 단계 및, 상기 소스 및 드레인 영역과 절연층 상에 소스 및 드레인 전극과 게이트 전극을 포함하는 도전층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to a fifteenth aspect of the present invention, there is provided a method of manufacturing a memory device using paper as a substrate, comprising the steps of: preparing a paper substrate; depositing or implanting a first conductivity type semiconductor material into the substrate to form source and drain regions Forming a channel region by depositing or implanting a second conductivity type semiconductor material in a region between the source and drain regions in the substrate, forming an insulating layer on the substrate corresponding to the channel region, Forming a ferroelectric layer on the insulating layer, and forming a conductive layer including source and drain electrodes and a gate electrode on the source and drain regions and the insulating layer.
본 발명의 제16 관점에 따른 종이를 기판으로 하는 메모리 장치의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판에 전체적으로 제1 도전형의 반도체 물질을 침적시키는 단계, 상기 기판의 내측에 제2 도전형의 반도체 물질을 침적 또는 주입하여 소스 및 드레인 영역을 형성하는 단계, 상기 소스 및 드레인 영역에 대응하는 기판상에 절연층을 형성하는 단계, 상기 절연층상에 강유전체층을 형성하는 단계 및, 상기 소스 및 드레인 영역과 강유전체층 상에 소스 및 드레인 전극과 게이트 전극을 포함하는 도전층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to a sixteenth aspect of the present invention, there is provided a method of manufacturing a memory device using paper as a substrate, comprising the steps of preparing a paper substrate, depositing a first conductive semiconductor material on the paper substrate as a whole, Forming a source and a drain region by depositing or implanting a two-conductive semiconductor material, forming an insulating layer on a substrate corresponding to the source and drain regions, forming a ferroelectric layer on the insulating layer, And forming a conductive layer including source and drain electrodes and a gate electrode on the source and drain regions and the ferroelectric layer.
본 발명의 제17 관점에 따른 종이를 기판으로 하는 메모리 장치의 제조방법은 종이 기판을 준비하는 단계와, 상기 기판의 내측에 제1 도전형의 반도체 물질을 침적 또는 주입하여 소스 및 드레인 영역을 형성하는 단계, 상기 기판 내측의 상기 소스 및 드레인 영역의 사이 구간에 제2 도전형의 반도체 물질을 침적 또는 주입하여 채널 영역을 형성하는 단계, 상기 채널 영역에 대응하는 기판상에 제1 도전층을 형성하는 단계, 상기 제1 도전층상에 강유전체층을 형성하는 단계 및, 상기 소스 및 드레인 영역과 절연층 상에 소스 및 드레인 전극과 게이트 전극을 포함하는 제2 도전층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to a seventeenth aspect of the present invention, there is provided a method of manufacturing a memory device using a paper as a substrate, comprising the steps of: preparing a paper substrate; depositing or implanting a first conductivity type semiconductor material into the substrate to form source and drain regions Forming a channel region by depositing or implanting a second conductive semiconductor material between the source and drain regions in the substrate, forming a first conductive layer on the substrate corresponding to the channel region, Forming a ferroelectric layer on the first conductive layer and forming a second conductive layer including source and drain electrodes and a gate electrode on the source and drain regions and the insulating layer, .
본 발명의 제18 관점에 따른 종이를 기판으로 하는 메모리 장치의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판에 전체적으로 제1 도전형의 반도체 물질을 침적시키는 단계, 상기 기판의 내측에 제2 도전형의 반도체 물질을 침적 또는 주입하여 소스 및 드레인 영역을 형성하는 단계, 상기 소스 및 드레인 영역에 대응하는 기판상에 제1 도전층을 형성하는 단계, 상기 제1 도전층상에 강유전체층을 형성하는 단계 및, 상기 소스 및 드레인 영역과 강유전체층 상에 소스 및 드레인 전극과 게이트 전극을 포함하는 제2 도전층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to an eighteenth aspect of the present invention, there is provided a method of manufacturing a memory device using paper as a substrate, comprising the steps of preparing a paper substrate, depositing a first conductive semiconductor material on the paper substrate as a whole, Forming a first conductive layer on a substrate corresponding to the source and drain regions, forming a ferroelectric layer on the first conductive layer, depositing a first conductive layer on the first conductive layer, And forming a second conductive layer including source and drain electrodes and a gate electrode on the source and drain regions and the ferroelectric layer.
본 발명의 제19 관점에 따른 종이를 기판으로 하는 메모리 장치의 제조방법은 종이 기판을 준비하는 단계와, 상기 기판의 내측에 제1 도전형의 반도체 물질을 침적 또는 주입하여 소스 및 드레인 영역을 형성하는 단계, 상기 기판 내측의 상기 소스 및 드레인 영역의 사이 구간에 제2 도전형의 반도체 물질을 침적 또는 주입하여 채널 영역을 형성하는 단계, 상기 채널 영역에 대응하는 기판상에 절연층을 형성하는 단계, 상기 절연층상에 제1 도전층을 형성하는 단계, 상기 제1 도전층상에 강유전체층을 형성하는 단계 및, 상기 소스 및 드레인 영역과 절연층 상에 소스 및 드레인 전극과 게이트 전극을 포함하는 제2 도전층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to a nineteenth aspect of the present invention, there is provided a method of manufacturing a memory device using a paper as a substrate, comprising the steps of preparing a paper substrate, depositing or implanting a first conductivity type semiconductor material inside the substrate to form source and drain regions Forming a channel region by depositing or implanting a second conductivity type semiconductor material in a region between the source and drain regions in the substrate, forming an insulating layer on the substrate corresponding to the channel region, Forming a first conductive layer on the insulating layer, forming a ferroelectric layer on the first conductive layer, and forming a second conductive layer on the insulating layer, the second conductive layer including source and drain electrodes and a gate electrode on the insulating layer, And a step of forming a conductive layer.
본 발명의 제20 관점에 따른 종이를 기판으로 하는 메모리 장치의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판에 전체적으로 제1 도전형의 반도체 물질을 침적시키는 단계, 상기 기판의 내측에 제2 도전형의 반도체 물질을 침적 또는 주입하여 소스 및 드레인 영역을 형성하는 단계, 상기 소스 및 드레인 영역에 대응하는 기판상에 절연층을 형성하는 단계, 상기 절연층상에 제1 도전층을 형성하는 단계, 상기 제1 도전층상에 강유전체층을 형성하는 단계 및, 상기 소스 및 드레인 영역과 강유전체층 상에 소스 및 드레인 전극과 게이트 전극을 포함하는 제2 도전층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to a twentieth aspect of the present invention, there is provided a method of manufacturing a memory device using a paper as a substrate, comprising the steps of preparing a paper substrate, depositing a first conductive semiconductor material on the paper substrate as a whole, Forming a source and a drain region by depositing or implanting a two-conductive semiconductor material, forming an insulating layer on a substrate corresponding to the source and drain regions, forming a first conductive layer on the insulating layer , Forming a ferroelectric layer on the first conductive layer, and forming a second conductive layer including source and drain electrodes and a gate electrode on the source and drain regions and the ferroelectric layer .
또한 상기 반도체 물질의 침적단계는 반도체 유기물 용액 또는 반도체 유기물과 무기물의 혼합 용액을 포함하는 반도체 용액을 준비하는 단계와, 상기 반도체 용액을 기판에 침적 또는 주입하는 단계 및, 기판을 건조시키는 단계를 포함하여 구성되는 것을 특징으로 한다.In addition, the step of immersing the semiconductor material includes preparing a semiconductor solution containing a semiconductor organic solution or a mixed solution of semiconductor organic and inorganic, immersing or injecting the semiconductor solution into the substrate, and drying the substrate .
또한 상기 절연층의 형성단계는 유기물 절연물질 용액 또는 유기물 절연물질과 무기물 절연물질의 혼합 용액을 포함하는 절연물질 용액을 준비하는 단계와, 상기 절연물질 용액을 이용하여 절연층을 형성하는 단계 및, 기판을 건조시키는 단계를 포함하여 구성되는 것을 특징으로 한다.The forming of the insulating layer may include preparing an insulating material solution including a solution of an organic insulating material or a mixed solution of an organic insulating material and an inorganic insulating material, forming an insulating layer using the insulating material solution, And drying the substrate.
또한 상기 강유전체층의 형성단계는 유기물 강유전 물질 용액, 유기물 강유전 물질과 무기물 강유전 물질의 혼합 용액, 무기물 강유전 물질과 유기물의 혼합 용액, 무기물 강유전 물질과 유기물 및 금속의 혼합 용액 또는 유기물 강유전 물질과 무기물 강유전 물질 및 금속의 혼합 용액 중 적어도 하나를 포함하는 강유전 물질 용액을 준비하는 단계와, 상기 강유전 물질을 이용하여 강유전체층을 형성하는 단계 및, 기판을 건조시키는 단계를 포함하여 구성되는 것을 특징으로 한다.The step of forming the ferroelectric layer may include a solution of an organic ferroelectric material, a mixed solution of an organic ferroelectric material and an inorganic ferroelectric material, a mixed solution of an inorganic ferroelectric material and an organic material, a mixed solution of an inorganic ferroelectric material and an organic material and a metal, Forming a ferroelectric layer using the ferroelectric material, and drying the substrate. The method of manufacturing a ferroelectric material according to the present invention includes the steps of: preparing a ferroelectric material solution containing at least one of a material and a mixed solution of a metal;
또한 상기 도전층의 형성단계는 도전성 유기물 용액 또는 도전성 유기물과 도전성 무기물의 혼합 용액을 포함하는 도전성 용액을 준비하는 단계와, 상기 도전성 용액을 이용하여 도전층을 형성하는 단계 및, 기판을 건조시키는 단계를 포함하여 구성되는 것을 특징으로 한다.The forming of the conductive layer may include preparing a conductive solution containing a conductive organic solution or a mixed solution of a conductive organic material and a conductive inorganic material, forming a conductive layer using the conductive solution, and drying the substrate And a control unit.
상기한 구성으로 된 본 발명에 의하면, 트랜지스터나 메모리 장치를 기존의 실리콘 기판이 아닌 종이 기판상에 형성할 수 있게 된다. 따라서. 트랜지스터나 메모리 장치의 제조가격이 매우 낮아지게 된다.According to the present invention, it is possible to form a transistor or a memory device on a paper substrate other than a conventional silicon substrate. therefore. The manufacturing cost of the transistor or the memory device becomes very low.
또한 본 발명에 의하면, 트랜지스터나 메모리 장치를 친환경 재질을 이용하여 제조할 수 있게 되고, 또한 제조 공정에 고가의 반도체 제조장비가 요구되지 않으므로 저가격이면서도 친환경적인 트랜지스터나 메모리 장치를 구현할 수 있게 된다.In addition, according to the present invention, transistors and memory devices can be manufactured using environmentally friendly materials, and expensive semiconductor manufacturing equipment is not required in the manufacturing process, so that low cost and environmentally friendly transistors and memory devices can be realized.
도 1은 본 발명의 제1 실시예에 따른 트랜지스터의 구조를 나타낸 단면도.
도 2는 도 1에 나타낸 트랜지스터를 제조하기 위한 제조공정을 나타낸 공정도.
도 3은 본 발명의 제2 실시예에 따른 트랜지스터의 구조예를 나타낸 단면도.
도 4는 본 발명의 제3 실시예에 따른 메모리 장치의 구조를 나타낸 단면도.
도 5는 본 발명의 제4 실시예에 따른 메모리 장치의 구조를 나타낸 단면도.
도 6은 본 발명의 제5 실시예에 따른 메모리 장치의 구조를 나타낸 단면도.
도 7은 본 발명의 제6 실시예에 따른 메모리 장치의 구조를 나타낸 단면도.1 is a sectional view showing a structure of a transistor according to a first embodiment of the present invention;
FIG. 2 is a process diagram showing a manufacturing process for manufacturing the transistor shown in FIG. 1; FIG.
3 is a cross-sectional view showing a structural example of a transistor according to a second embodiment of the present invention;
4 is a cross-sectional view showing a structure of a memory device according to a third embodiment of the present invention;
5 is a sectional view showing a structure of a memory device according to a fourth embodiment of the present invention;
6 is a cross-sectional view showing a structure of a memory device according to a fifth embodiment of the present invention;
7 is a cross-sectional view showing a structure of a memory device according to a sixth embodiment of the present invention;
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다. 단, 이하에서 설명하는 실시예들은 본 발명의 하나의 바람직한 구현예들을 나타낸 것으로서, 이러한 실시예의 예시는 본 발명의 권리범위를 제한하기 위한 것이 아니다. 본 발명은 그 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.Hereinafter, embodiments according to the present invention will be described with reference to the drawings. However, the embodiments described below represent one preferred embodiment of the present invention, and examples of such embodiments are not intended to limit the scope of the present invention. The present invention can be variously modified without departing from the technical idea thereof.
본 발명에서 종이라 함은 펄프를 주원료로 하여 제조된 일체의 종이와, 기존의 종이 원료에 내열성 재질을 혼합하여 형성한 일체의 종이를 포함한다.The term " paper " in the present invention includes all paper made of pulp as the main raw material, and any paper formed by mixing heat resistant materials with existing paper raw materials.
도 1은 본 발명의 제1 실시예에 따른 트랜지스터의 구조예를 나타낸 것이다.1 shows an example of the structure of a transistor according to the first embodiment of the present invention.
도 1에서 참조번호 1은 종이 기판이다. 이 기판(1)에는 P형 또는 N형 반도체 유기물이 침적 또는 흡착된다. 이때 P형 유기물로서는 예컨대 펜타센(Pentacene), 올리고티오펜(Oligothiophen), 올리고페닐렌(Oligophenylene), 티오페닐렌 비닐렌(Thiophenlylene Vinylene) 및 이들의 유도체 등이 이용된다. 또한 N형 유기물로서는 테트라카복실 무수물(Tetracarboxyllic Anhydride) 및 그 유도체와, 퀴노디메탄(Quinodimethane) 화합물, 불소가 치환된 단분자 방향족 화합물, 프탈로시아닌(Phthalocyanine) 유도체, 티오펜 유도체 등이 이용된다.1,
상기 기판(1)에는 소스 및 드레인 영역(2, 3)이 형성된다. 이 소스 및 드레인 영역(2, 3)은 기판(1)에 N형 또는 P형 유기물을 침적시키거나 주입 및 확신시키는 방법으로 형성된다. 예를 들어 N형 트랜지스터의 경우에는 기판(1)에는 N형 유기물이 침적되면서 소스 및 드레인 영역(2, 3)에는 P형 유기물이 주입되고, P형 트랜지스터의 경우에는 기판(1)에는 P형 유기물이 침적되면서 소스 및 드레인 영역(2, 3)에는 N형 유기물이 주입된다.In the
상기 기판(1)의 상측에는 소스 및 드레인 영역(2, 3)의 사이 구간에 대응되는 위치에 유기물 또는 유기물과 무기물의 혼합물로 이루어지는 절연층(4)이 형성된다. 그리고 상기 소스 및 드레인 영역(2, 3)과 절연층(4)의 상측에는 소스 및 드레인 전극(5, 7)과 게이트 전극(6)이 형성된다. 이들 전극(5~7)들은 도전성 유기물이나 도전성 유기물과 도전성 무기물, 예컨대 금속의 혼합물로 구성된다. 이때 이용가능한 도전성 유기물로서는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등이 이용될 수 있다.An insulating
도 2는 상기한 구조로 된 트랜지스터의 제조방법을 나타낸 단면도이다.2 is a cross-sectional view illustrating a method of manufacturing a transistor having the above-described structure.
우선 도 2a에 나타낸 바와 같이 종이 기판(1)을 준비한 후, 이 종이 기판(1)에 전체적으로 N형 또는 P형 반도체 유기물 용액을 침착시킨 후 일정 온도 이하로 열을 가하여 용매를 증발시킨다(도 2b).First, as shown in FIG. 2A, after preparing a
이어, 상기 기판(1)의 채녈영역에 대응하는 부분상에 또는 소스 및 드레인 영역(2, 3)에 대응하는 부분을 제외한 전체 표면상에 절연층(4)을 형성한다(도 2c). 이 절연층(4)의 형성은 유기물 절연물질을 예컨대 알코올 등의 용매로 녹인 용액을 잉크젯법이나 스크린인쇄법을 이용하여 기판(1)상에 형성한 후 기판(1)을 일정 온도 이하에서 가열하여 용매를 증발시키는 방법을 통해 형성한다.Next, an insulating
또한 상기 절연층(4)은 유기물 절연물질 용액에 무기물 절연물질의 분말을 혼합하여 혼합용액을 형성한 후 상기와 동일한 방식을 통해 형성하는 것도 가능하다.The insulating
다음, 상기 절연층(4)을 마스크로 하여 상기 구조체상에 P형 또는 N형 반도체 유기물 용액을 인쇄하여 해당 유기물 용액을 종이 기판(1)에 침적시킨 후 용매를 증발시킴으로써 소스 및 드레인 영역(2, 3)을 형성한다(도 2d).Next, a P-type or N-type semiconductor organic solution is printed on the structure using the insulating
그리고, 상기 소스 및 드레인 영역(2, 3)과 절연층(4)의 상측에 도전성 유기물층을 형성함으로써 소스 및 드레인 전극(5, 7)과 게이트 전극(6)을 형성한다(도 2e).The source and
한편, 상기 공정에 있어서 도 2c와 도 2d의 공정은 순서를 바꾸어서 진행하는 것도 가능하다.In the above process, the steps of FIG. 2C and FIG. 2D may be performed in reverse order.
이 경우에는 도 2b에서 얻어진 기판(1)의 소스 및 드레인 영역에 해당되는 부분에 P형 또는 N형 반도체 유기물 용액을 주입 및 확산시켜 소스 및 드레인 영역(2, 3)을 형성하고, 이를 건조한 후 채널 영역에 대응하는 부분 상에 절연층(4)을 형성하는 방법을 통해 트랜지스터를 제조하는 것도 가능하다.In this case, the source and
상술한 실시예에 있어서는 기판(1)으로서 종이를 이용하고, 유기물을 이용하여 트랜지스터를 구성하게 되므로 트랜지스터를 매우 저가격으로 구현할 수 있게 된다.In the above-described embodiment, since the
도 3은 본 발명의 제2 실시예에 따른 트랜지스터의 구조를 나타낸 단면도이다.3 is a cross-sectional view illustrating a structure of a transistor according to a second embodiment of the present invention.
도 1의 실시예에 있어서는 기판(1)에 전체적으로 P형 또는 N형 반도체 유기물을 침착시켜 기판(1)을 반도체 기판으로 형성하도록 되어 있는데 반하여, 본 실시예는 기판(1)의 소스 및 드레인 영역(2, 3)의 사이 구간, 즉 채녈 영역에만 P형 또는 N형 반도체 유기물을 주입 및 확산시켜 채널 영역(31)을 형성하도록 된 것이다.In the embodiment of FIG. 1, the
본 실시예에 따른 트랜지스터를 제조하는 경우에는 기판(1)의 소스 및 드레인 영역(2, 3)에 제1 도전형 반도체 유기물을 주입 및 확산시키고, 채널 영역(31)에는 제2 도전형 반도체 유기물을 주입 확산시키게 된다. 그리고 그 밖의 부분은 상술한 실시예와 실질적으로 동일하므로, 상술한 실시예와 동일한 부분에는 동일한 참조번호를 붙이고 그 상세한 설명은 생략한다.In the case of manufacturing the transistor according to the present embodiment, the first conductivity type semiconductor organic material is injected and diffused into the source and
또한 상술한 제1 및 제2 실시예에 있어서는 소스 및 드레인 영역(2, 3)과 채널 영역(31)의 형성을 위해 P형 및 N형 반도체 유기물을 사용하였으나, 그 대신에 P형 및 N형 반도체 유기물과 P형 및 N형 반도체 무기물을 혼합한 혼합용액을 사용하는 것도 동일한 방식으로 적용하여 사용할 수 있다.Although the P-type and N-type semiconductor organic materials are used for forming the source and
또한 상술한 제1 및 제2 실시예에 있어서는 소스 및 드레인 전극(5, 7)과 게이트 전극(6)의 형성을 위해 도전성 유기물을 사용하는 것으로 설명하였으나, 그 대신에 도전성 유기물과 금속 분말 등의 도전성 무기물을 혼합한 혼합용액을 사용하는 것도 동일한 방식으로 적용하여 사용할 수 있다.In the above-described first and second embodiments, the conductive organic material is used for forming the source and
도 4는 본 발명의 제3 실시예에 따른 메모리 장치의 구조를 나타낸 단면도로서, 이는 본 발명을 강유전체 메모리 장치에 적용한 경우를 나타낸 것이다. 또한 본 발명에서 설명하는 메모리장치는 본 발명을 1T(1-Transistor) 구조의 비휘발성 메모리 장치에 적용시킨 경우를 나타낸 것으로서, 이러한 구조는 강유전체 전계효과 트랜지스터에도 동일하게 적용할 수 있는 것이다.FIG. 4 is a cross-sectional view showing a structure of a memory device according to a third embodiment of the present invention, in which the present invention is applied to a ferroelectric memory device. The memory device according to the present invention is applied to a 1-transistor (1-transistor) non-volatile memory device.
또한 이하의 실시예서 상술한 제1 및 제2 실시예와 실질적으로 동일한 부분에는 동일한 참조번호가 부가된다.In the following embodiments, the same reference numerals are added to substantially the same portions as the first and second embodiments described above.
도 4에 있어서도 상술한 제1 및 제2 실시예와 마찬가지로 종이로 구성되는 기판(1)이 사용된다. 이 기판(1)에는 P형 및 N형 반도체 유기물로 구성되는 소스 및 드레인 영역(2, 3)과 채널 영역(31)이 형성된다. 이때 채널 영역(31)의 형성 대신에 기판(1) 전체에 P형 또는 N형 반도체 유기물을 침적시키는 것도 가능하다.In Fig. 4, the
기판(1)의 상측에서 채널 영역(31)에 대응하는 부분에는 강유전 물질로 구성되는 강유전체층(41)이 형성된다. 강유전체층(41)은 강유전 유기물 용액을 예컨대 잉크젯이나 스크린 인쇄 등의 방법으로 도포한 후 일정 온도 이상의 열을 가하여 용매를 증발시키는 방법을 통해 형성한다.A
이때 이용가능한 강유전 물질로서는 예컨대 폴리비닐리덴 플로라이드(PVDF) 등의 고분자 강유전 물질이나, PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 이용되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 이용가능하다. 또한, 바람직하게 상기 강유전 물질로서는 β상의 결정구조를 갖는 PVDF가 이용될 수 있다. β상의 결정구조를 갖는 PVDF는 기판(1)상에 PVDF를 이용하여 강유전체층(41)을 형성한 후, 이를 예컨대 65도 정도에서 급속 냉각시키는 방법을 통해 형성한다.As the ferroelectric material usable herein, a polymer ferroelectric material such as polyvinylidene fluoride (PVDF), a polymer, a copolymer or a terpolymer containing PVDF is used. In addition, an odd number of nylon, A polymer or a copolymer thereof can be used. Further, preferably, as the ferroelectric substance, PVDF having a crystal structure of a? -Phase may be used. The PVDF having the crystal phase of the β phase is formed by forming the
또한 상기 강유전 물질로서는 바람직하게는 무기물 강유전 물질에 대하여 금속과 유기물 또는 유기물 강유전 물질을 혼합한 물질을 이용할 수 있다. 이와 같이 하게 되면, 유기물 또는 유기물 강유전 물질의 혼합에 의해 강유전체층을 형성하기 위한 온도가 대폭 낮아지게 되고, 또한 유기물 또는 유기물 강유전 물질의 혼합에 의해 변동되는 혼합물의 전체적인 잔류분극값을 금속의 혼합을 통해서 보완할 수 있게 된다.As the ferroelectric material, a material in which a metal, an organic material, or an organic ferroelectric material is mixed with an inorganic ferroelectric material may be used. In this case, the temperature for forming the ferroelectric layer is greatly lowered by the mixing of the organic material or the organic ferroelectric material, and the overall residual polarization value of the mixture, which is changed by mixing the organic material or the organic ferroelectric material, .
여기서 무기물 강유전 물질과 금속 및 유기물 또는 유기물 강유전 물질을 혼합하는 방법으로는 다음과 같은 방법을 사용할 수 있다.Herein, the following method can be used as a method of mixing the inorganic ferroelectric substance with the metal, organic substance or organic ferroelectric substance.
1. 무기물과 금속 및 유기물 파우더를 혼합한 후, 이를 용매에 녹여서 혼합 용액을 생성.1. Mix inorganic and metallic and organic powders and dissolve them in solvent to create mixed solution.
2. 무기물 용액에 금속 및 유기물 파우더를 용해시켜 혼합 용액을 생성.2. Dissolve metal and organic powder in mineral solution to create mixed solution.
3. 유기물 용액에 금속 및 무기물 파우더를 용해시켜 혼합 용액을 생성.3. Dissolve metal and inorganic powders in organic solution to create mixed solution.
4. 무기물 용액과 금속 용액 및 유기물 용액을 혼합하여 혼합 용액을 생성.4. Mixture of mineral solution with metal solution and organic solution to form mixed solution.
또한, 무기물 강유전 물질과 금속 및 유기물을 혼합하는 방식에 있어서도 다음과 같은 방식을 채용하는 것이 가능하다.Also, in the method of mixing the inorganic ferroelectric material with the metal and the organic material, it is possible to employ the following method.
1. 강유전 무기물 및 금속과 유기물을 혼합.1. Ferroelectric minerals and metals and organic materials.
2. 강유전 무기물 및 금속과 강유전 유기물을 혼합.2. Mix ferroelectric minerals and metals and ferroelectric organic matter.
3. 강유전 무기물의 고용체 및 금속과 유기물을 혼합.3. Ferroelectric solid solution and mixed metal and organic matter.
4. 강유전 무기물의 고용체 및 금속과 강유전 유기물을 혼합.4. Mix ferroelectric solid solution and metal and ferroelectric organic matter.
물론, 여기서 상기 무기물 및 금속과 유기물의 혼합 방법 및 방식은 특정한 것에 한정되지 않고, 무기물과 유기물을 적절하게 혼합할 수 있는 어떤 임의의 방법을 채용할 수 있다.Of course, the mixing method and the method of mixing the inorganic material and the metal with the organic material are not limited to a specific one, and any arbitrary method capable of appropriately mixing the inorganic material and the organic material can be employed.
또한, 상기 강유전 무기물 및 금속과 혼합되는 유기물로서는 일반적인 모노머(monomer), 올리고머(oligomer), 폴리머(polymer), 코폴리머(copolymer), 바람직하게는 유전율이 높은 유기물 재료가 사용될 수 있다.As the organic material mixed with the ferroelectric inorganic material and the metal, a general monomer, an oligomer, a polymer, a copolymer, and an organic material having a high dielectric constant may be used.
이들 재료로서는 예컨대 PVP(polyvinyl pyrrolidone), PC(poly carbonate), PVC(polyvinyl chloride), PS(polystyrene), 에폭시(epoxy), PMMA(polymethyl methacrylate), PI(polyimide), PE(polyehylene), PVA(polyvinyl alcohol), 나일론 66(polyhezamethylene adipamide), PEKK(polytherketoneketone) 등이 있다.These materials include, for example, polyvinyl pyrrolidone (PVP), polycarbonate (PC), polyvinyl chloride (PVC), polystyrene (PS), epoxy, polymethyl methacrylate (PMMA), polyimide polyvinyl alcohol, nylon 66, and polyketone ketone (PEKK).
또한, 상기 유기물로서는 불화 파라-자일렌(fluorinated para-xylene), 플루오로폴리아릴에테르(fluoropolyarylether), 불화 폴리이미드(fluorinated polyimide), 폴리스티렌(polystyrene), 폴리(α-메틸 스티렌)(poly(α-methyl styrene)), 폴리(α-비닐나프탈렌)(poly(α-vinylnaphthalene)), 폴리(비닐톨루엔)(poly(vinyltoluene)), 폴리에틸렌(polyethylene), 시스-폴리부타디엔(cis-polybutadiene), 폴리프로필렌(polypropylene), 폴리이소프렌(polyisoprene), 폴리(4-메틸-1-펜텐)(poly(4-methyl-1-pentene)), 폴리(테트라플루오로에틸렌)(poly(tetrafluoroethylene)), 폴리(클로로트리플루오로에틸렌)(poly(chlorotrifluoroethylene), 폴리(2-메틸-1,3-부타디엔)(poly(2-methyl-1,3-butadiene)), 폴리(p-크실릴렌)(poly(p-xylylene)), 폴리(α-α-α'-α'-테트라플루오로-p-크실릴렌)(poly(α-α-α'-α'-tetrafluoro-p-xylylene)), 폴리[1,1-(2-메틸 프로판)비스(4-페닐)카보네이트](poly[1,1-(2-methyl propane)bis(4-phenyl)carbonate]), 폴리(시클로헥실 메타크릴레이트)(poly(cyclohexyl methacrylate)), 폴리(클로로스티렌)(poly(chlorostyrene)), 폴리(2,6-디메틸-1,4-페닐렌 에테르)(poly(2,6-dimethyl-1,4-phenylene ether)), 폴리이소부틸렌(polyisobutylene), 폴리(비닐 시클로헥산)(poly(vinyl cyclohexane)), 폴리(아릴렌 에테르)(poly(arylene ether)) 및 폴리페닐렌(polyphenylene) 등의 비극성 유기물이나, 폴리(에틸렌/테트라플루오로에틸렌)(poly(ethylene/tetrafluoroethylene)), 폴리(에틸렌/클로로트리플루오로에틸렌)(poly(ethylene/chlorotrifluoroethylene)), 불화 에틸렌/프로필렌 코폴리머(fluorinated ethylene/propylene copolymer), 폴리스티렌-코-α-메틸 스티렌(polystyrene-co-α-methyl styrene), 에틸렌/에틸 아크릴레이트 코폴리머(ethylene/ethyl acrylate copolymer), 폴리(스티렌/10%부타디엔)(poly(styrene/10%butadiene), 폴리(스티렌/15%부타디엔)(poly(styrene/15%butadiene), 폴리(스티렌/2,4-디메틸스티렌)(poly(styrene/2,4-dimethylstyrene), Cytop, Teflon AF, 폴리프로필렌-코-1-부텐(polypropylene-co-1-butene) 등의 저유전율 코폴리머 등이 사용될 수 있다.Examples of the organic material include fluorinated para-xylene, fluoropolyarylether, fluorinated polyimide, polystyrene, poly (? - methylstyrene) poly (vinyltoluene), polyethylene, cis-polybutadiene, poly (vinylidene fluoride), poly (vinylidene fluoride) Polypropylene, polyisoprene, poly (4-methyl-1-pentene), poly (tetrafluoroethylene), poly (Chlorotrifluoroethylene), poly (2-methyl-1,3-butadiene), poly (p-xylylene) p-xylylene), poly (α-α'-α'-tetrafluoro-p-xylylene), poly [1,1- (2-methylpropane) bis (4-phenyl) carbonate] (poly [1,1- (2-methyl propane) bis (4-phenyl) carbonate], poly (cyclohexyl methacrylate), poly (chlorostyrene) Poly (2,6-dimethyl-1,4-phenylene ether), polyisobutylene, poly (vinyl cyclohexane) (poly (vinylcyclohexane)), (Ethylene / tetrafluoroethylene), poly (ethylene / chlorofluoroethylene), poly (ethylene / tetrafluoroethylene), and nonpolar organic substances such as poly (arylene ether) Poly (ethylene / chlorotrifluoroethylene), fluorinated ethylene / propylene copolymer, polystyrene-co-? -Methyl styrene, ethylene / ethyl acrylate (Ethylene / ethyl acrylate copolymer), poly (styrene / 10% butadiene), poly (styrene / 15% butadiene) (pol (styrene / 1,5-butadiene), poly (styrene / 2,4-dimethylstyrene), Cytop, Teflon AF, polypropylene-co- 1-butene) and the like can be used.
그리고, 그 밖에 폴리아센(polyacene), 폴리페닐렌(polyphenylene), 폴리(페닐렌 비닐렌) (poly(phenylene vinylene)), 폴리플루오렌(polyfluorene)과 같은 공액 탄화수소 폴리머, 및 그러한 공액 탄화수소의 올리고머; 안트라센(anthracene), 테트라센(tetracene), 크리센(chrysene), 펜타센(pentacene), 피렌(pyrene), 페릴렌(perylene), 코로넨(coronene)과 같은 축합 방향족 탄화수소 (condensed aromatic hydrocarbons); p-쿼터페닐(p-quaterphenyl)(p-4P), p-퀸쿼페닐(p-quinquephenyl)(p-5P), p-섹시페닐(p-sexiphenyl)(p-6P)과 같은 올리고머성 파라 치환 페닐렌 (oligomeric para substituted phenylenes); 폴리(3-치환 티오펜) (poly(3-substituted thiophene)), 폴리(3,4-이치환 티오펜) (poly(3,4-bisubstituted thiophene)), 폴리벤조티오펜 (polybenzothiophene)), 폴리이소티아나프텐 (polyisothianaphthene), 폴리(N-치환 피롤) (poly(N-substituted pyrrole)), 폴리(3-치환 피롤) (poly(3-substituted pyrrole)), 폴리(3,4-이치환 피롤) (poly(3,4-bisubstituted pyrrole)), 폴리퓨란(polyfuran), 폴리피리딘(polypyridine), 폴리-1,3,4-옥사디아졸 (poly-1,3,4-oxadiazoles), 폴리이소티아나프텐(polyisothianaphthene), 폴리(N-치환 아닐린) (poly(N-substituted aniline)), 폴리(2-치환 아닐린) (poly(2-substituted aniline)), 폴리(3-치환 아닐린) (poly(3-substituted aniline)), 폴리(2,3-치환 아닐린) (poly(2,3-bisubstituted aniline)), 폴리아줄렌 (polyazulene), 폴리피렌 (polypyrene)과 같은 공액 헤테로고리형 폴리머; 피라졸린 화합물 (pyrazoline compounds); 폴리셀레노펜 (polyselenophene); 폴리벤조퓨란 (polybenzofuran); 폴리인돌 (polyindole); 폴리피리다진 (polypyridazine); 벤지딘 화합물 (benzidine compounds); 스틸벤 화합물 (stilbene compounds); 트리아진 (triazines); 치환된 메탈로- 또는 메탈-프리 포르핀 (substituted metallo- or metal-free porphines), 프탈로시아닌 (phthalocyanines), 플루오로프탈로시아닌 (fluorophthalocyanines), 나프탈로시아닌 (naphthalocyanines) 또는 플루오로나프탈로시아닌 (fluoronaphthalocyanines); C60 및 C70 풀러렌(fullerenes); N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴-1,4,5,8-나프탈렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl-1,4,5,8-naphthalenetetracarboxylic diimide) 및 불화 유도체; N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 3,4,9,10-페릴렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl 3,4,9,10-perylenetetracarboxylic diimide); 배쏘페난쓰롤린 (bathophenanthroline); 디페노퀴논 (diphenoquinones); 1,3,4-옥사디아졸 (1,3,4-oxadiazoles); 11,11,12,12-테트라시아노나프토-2,6-퀴노디메탄 (11,11,12,12-tetracyanonaptho-2,6-quinodimethane); α,α'-비스(디티에노[3,2-b2',3'-d]티오펜) (α,α'-bis(dithieno[3,2-b2',3'-d]thiophene)); 2,8-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 안트라디티오펜 (2,8-dialkyl, substituted dialkyl, diaryl or substituted diaryl anthradithiophene); 2,2'-비벤조[1,2-b:4,5-b']디티오펜 (2,2'-bibenzo[1,2-b:4,5-b']dithiophene) 등의 유기 반-전도성(semi-conducting) 재료나 이들의 화합물, 올리고머 및 화합물 유도체 등이 사용될 수 있다.In addition, other conjugated hydrocarbon polymers such as polyacene, polyphenylene, poly (phenylene vinylene), and polyfluorene, and oligomers of such conjugated hydrocarbons ; Condensed aromatic hydrocarbons such as anthracene, tetracene, chrysene, pentacene, pyrene, perylene, and coronene; oligomeric para-substitution such as p-quaterphenyl (p-4P), p-quinquephenyl (p-5P), p-sexiphenyl Oligomeric para substituted phenylenes; Poly (3-substituted thiophene), poly (3,4-bisubstituted thiophene), polybenzothiophene), poly But are not limited to, polyisothianaphthene, poly (N-substituted pyrrole), poly (3-substituted pyrrole), poly (3,4- poly (3,4-bisubstituted pyrrole), polyfuran, polypyridine, poly-1,3,4-oxadiazoles, Poly (2-substituted aniline), poly (3-substituted aniline) (poly (N-substituted aniline) (3-substituted aniline), poly (2,3-bisubstituted aniline), polyazulene, polypyrene, and the like; Pyrazoline compounds; Polyselenophene; Polybenzofuran; Polyindole; Polypyridazine; Benzidine compounds; Stilbene compounds; Triazines; Substituted metal-or-metal-free porphines, phthalocyanines, fluorophthalocyanines, naphthalocyanines or fluoronaphthalocyanines; C 60 and C 70 fullerenes; N, N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl-1,4,5,8-naphthalenetetracarboxylic diimide (N, diaryl-1,4,5,8-naphthalenetetracarboxylic diimide) and fluorinated derivatives thereof; N, N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl 3,4,9,10-perylene tetracarboxylic diimide (N, N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl 3,4,9,10-perylenetetracarboxylic diimide); Bathophenanthroline; Diphenoquinones; 1,3,4-oxadiazoles; 11,11,12,12-tetracyanonaptho-2,6-quinodimethane; α, α'-bis (dithieno [3,2-b2 ', 3'-d] thiophene) ); Dialkyl, substituted dialkyl, diaryl or substituted diaryl anthradithiophene); a substituted or unsubstituted dialkyl, substituted or unsubstituted dialkyl; Bibenzo [1,2-b: 4,5-b '] dithiophene) and the like, Semi-conducting materials, compounds thereof, oligomers and compound derivatives, and the like can be used.
상기한 방식에서 무기물에 대한 금속과 유기물의 혼합비는 필요에 따라 적절하게 설정하는 것이 가능하다. 만일 유기물의 혼합비가 높아지게 되면 혼합물의 유전율은 낮아지는 반면에 형성온도가 낮아지게 되고, 유기물의 혼합비가 낮아지게 되면 혼합물의 유전율은 높아지는 반면에 형성온도가 높아지게 된다.In the above-described method, the mixing ratio of the metal and the organic material to the inorganic material can be appropriately set as needed. If the mixing ratio of the organic material is increased, the permittivity of the mixture is lowered while the formation temperature is lowered. When the mixing ratio of the organic material is lowered, the permittivity of the mixture is increased while the formation temperature is higher.
이어, 상기 소스 및 드레인 영역(2, 3)의 상측에는 소스 및 드레인 전극(5, 7)이 형성되고, 강유전체층(41)의 상측에는 게이트 전극(6)이 형성된다.Source and
본 실시예에 따른 메모리 구조는 게이트 전극(6)을 통해 인가되는 게이트 전압에 따라 강유전체층(41)이 분극화 되고, 이 분극 전압에 따라 채널 영역(31)이 선택적으로 도통 또는 비도통상태로 설정된다. 그리고 이에 따른 트랜지스터의 온/오프 여부를 데이터 "1" 또는 "0"으로 인식 및 판정하게 된다. 또한 강유전체층(41)은 일단 분극화 되면 외부 전원이 차단되는 상태에서도 그 분극값을 유지하게 되므로 상기한 구조는 비휘발성 메모리 장치로서 기능하게 된다.In the memory structure according to the present embodiment, the
본 실시예에 따른 메모리 장치는 종이와 유기물을 이용하여 제조된다. 따라서 제조가 간단해지고, 메모리 장치의 제조에 저가의 제조장비가 요구된다. 따라서 메모리 장치의 제조가 간단해짐은 물론 매우 저가격으로 메모리 장치를 구현할 수 있게 된다.The memory device according to this embodiment is manufactured using paper and organic materials. Therefore, manufacturing is simplified, and low-cost manufacturing equipment is required for manufacturing a memory device. Accordingly, the manufacturing of the memory device is simplified, and the memory device can be implemented at a very low cost.
도 5는 본 발명의 제4 실시예에 따른 메모리 장치의 구조를 나타낸 단면도이다.5 is a cross-sectional view showing the structure of a memory device according to a fourth embodiment of the present invention.
본 실시예에 있어서는 기판(1)의 채널 영역(31)상에 절연층(51)을 형성하고, 이 절연층(51)상에 강유전체층(41) 및 게이트 전극(6)을 적층하여 형성한 것이다.The insulating
또한 상기 절연층(51)은 유기물 절연물질이나 유기물 절연물질과 무기물 절연물질의 혼합물로 구성된다. 이 절연층(51)은 절연물질 용액을 잉크젯이나 스크린 인쇄 등을 이용하여 도포 및 가열하는 방법을 통해 형성된다. 그리고 그 밖의 부분은 상술한 실시예와 실질적으로 동일하다.The insulating
본 실시예의 구조는 강유전체층(41)의 하부에 절연층(51)을 형성함으로써 게이트 전극(6)으로부터 강유전체층(41)을 통해 소스 또는 드레인 영역(2, 3)으로 흐르는 누설전류를 확실하게 차단할 수 있도록 된 것이다.The structure of this embodiment can reliably prevent the leakage current flowing from the
도 6은 본 발명의 제5 실시예에 따른 메모리 장치의 구조를 나타낸 단면도이다.6 is a cross-sectional view showing a structure of a memory device according to a fifth embodiment of the present invention.
본 실시예에 있어서는 기판(1)의 채널 영역(31)상에 도전성 유기물 또는 도전성 유기물과 금속의 혼합물로 구성되는 버퍼층 또는 하부 전극층(61)을 형성하고, 이 하부 전극층(61)상에 강유전체층(41)과 게이트 전극 또는 상부 전극층(6)을 형성한 것이다.A buffer layer or a
이 경우에도 상기 하부 전극층(61)은 도전성 유기물 용액이나 도전성 유기물과 금속 분말의 혼합 용액을 잉크젯법이나 스크린 인쇄법 등을 이용하여 도포 및 건조시키는 공정을 통해 형성된다. 그리고 그 밖의 구조는 상술한 실시예와 실질적으로 동일한 방법을 통해 형성된다.Also in this case, the
본 실시예의 구조는 하부 전극(61)과 상부 전극(6)을 이용하여 강유전체층(41)을 선택적으로 분극화 시키게 된다. 또한 본 실시예에서는 도 5의 구조와 달리 강유전체층(41)과 기판(1)과의 사이에 절연층(51)이 존재하지 않으므로 절연층(51)에 의한 역분극 형성에 의해 강유전체층(41)의 분극 전압이 영향을 받는 문제가 발생하지 않게 된다.The structure of the present embodiment selectively polarizes the
도 7은 본 발명의 제6 실시예에 따른 메모리 장치의 구조를 나타낸 단면도로서, 이는 도 6에 나타낸 실시예의 다른 변형예를 나타낸 것이다.7 is a cross-sectional view showing a structure of a memory device according to a sixth embodiment of the present invention, which shows another modification of the embodiment shown in Fig.
본 실시예에 있어서는 도 6의 구조에서 하부 전극층(61)의 하부에 유기물로 구성되는 절연층(71)을 형성함으로써 하부 전극층(61)과 기판(1)간을 확실하게 절연시키도록 된 것이다. 또한 이 경우에도 절연층(71)은 유기물 절연물질을 잉크젯법이나 스크린 인쇄법 등을 이용하여 형성하게 된다. 그리고 그 밖의 부분은 도 6의 실시예와 실질적으로 동일하므로 동일한 부분에 동일한 참조번호를 붙이고 그 설명은 생략한다.In this embodiment, an insulating
이상으로 본 발명에 따른 실시예를 설명하였다. 그러나 본 발명은 상술한 실시예에 한정되지 않고 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.The embodiments according to the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the technical spirit of the present invention.
1: 기판, 2: 소스 영역,
3: 드레인 영역, 4: 절연층,
5: 소스 전극, 6: 게이트 전극,
7: 드레인 전극.1: substrate, 2: source region,
3: drain region, 4: insulating layer,
5: source electrode, 6: gate electrode,
7: drain electrode.
Claims (87)
상기 종이 기판에 전체적으로 제1 도전형의 반도체 물질을 침적시키는 단계,
상기 기판의 내측에 제2 도전형의 반도체 물질을 침적 또는 주입하여 소스 및 드레인 영역을 형성하는 단계,
상기 소스 및 드레인 영역의 사이 구간에 대응하는 기판상에 절연층을 형성하는 단계 및,
상기 소스 및 드레인 영역과 절연층 상에 소스 및 드레인 전극과 게이트 전극을 포함하는 도전층을 형성하는 단계를 포함하고,
상기 반도체 물질의 침적단계는 반도체 유기물 용액 또는 반도체 유기물과 무기물의 혼합 용액을 포함하는 반도체 용액을 준비하는 단계와,
상기 반도체 용액을 기판에 침적 또는 주입하는 단계 및,
기판을 건조시키는 단계를 포함하여 구성되며,
상기 절연층 형성단계는 유기물 절연물질 용액 또는 유기물 절연물질과 무기물 절연물질의 혼합 용액을 포함하는 절연물질 용액을 준비하는 단계와,
상기 절연물질 용액을 이용하여 절연층을 형성하는 단계 및,
기판을 건조시키는 단계를 포함하여 구성되고,
상기 도전층의 형성단계는 도전성 유기물 용액 또는 도전성 유기물과 도전성 무기물의 혼합 용액을 포함하는 도전성 용액을 준비하는 단계와,
상기 도전성 용액을 이용하여 도전층을 형성하는 단계 및,
기판을 건조시키는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.
Preparing a paper substrate,
Depositing a first conductive semiconductor material on the paper substrate as a whole,
Depositing or implanting a second conductivity type semiconductor material into the substrate to form source and drain regions,
Forming an insulating layer on a substrate corresponding to an interval between the source and drain regions,
And forming a conductive layer including source and drain electrodes and a gate electrode on the source and drain regions and the insulating layer,
Wherein the step of depositing the semiconductor material comprises the steps of: preparing a semiconductor solution containing a semiconductor organic solution or a mixed solution of a semiconductor organic material and an inorganic material;
Depositing or injecting the semiconductor solution into a substrate,
And drying the substrate,
The insulating layer forming step may include preparing an insulating material solution including a solution of an organic insulating material or a mixed solution of an organic insulating material and an inorganic insulating material,
Forming an insulating layer using the insulating material solution;
And drying the substrate,
The forming of the conductive layer may include preparing a conductive organic solution or a conductive solution containing a mixed solution of the conductive organic material and the conductive inorganic material,
Forming a conductive layer using the conductive solution,
And a step of drying the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100130579A KR101710726B1 (en) | 2010-12-20 | 2010-12-20 | Paper-substrate transistor and memory device, and methods of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100130579A KR101710726B1 (en) | 2010-12-20 | 2010-12-20 | Paper-substrate transistor and memory device, and methods of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120069157A KR20120069157A (en) | 2012-06-28 |
| KR101710726B1 true KR101710726B1 (en) | 2017-02-27 |
Family
ID=46687468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100130579A KR101710726B1 (en) | 2010-12-20 | 2010-12-20 | Paper-substrate transistor and memory device, and methods of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101710726B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014081248A1 (en) * | 2012-11-22 | 2014-05-30 | University Of Seoul Industry Cooperation Foundation | Semiconductor device using paper as a substrate and method of manufacturing the same |
| KR102151754B1 (en) * | 2013-11-20 | 2020-09-04 | 삼성디스플레이 주식회사 | Organic light emitting display apparatus and method for manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005092A (en) * | 2004-06-16 | 2006-01-05 | Mitsubishi Chemicals Corp | Field effect transistor |
| US20080128682A1 (en) * | 2005-05-11 | 2008-06-05 | University Of Seoul Foundation Of Industry- Academic Cooperation | Ferrodielectric Memory Device And Method For Manufacturing The Same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876136B1 (en) * | 2007-04-12 | 2008-12-29 | 서울시립대학교 산학협력단 | Field Effect Transistor and Ferroelectric Memory Device Having MFC Structure and Manufacturing Method Thereof |
| KR100983544B1 (en) * | 2009-11-16 | 2010-09-27 | 한국과학기술원 | method for manufacturing thin film transistors based on titanium oxides as active layer and structure thereof |
-
2010
- 2010-12-20 KR KR1020100130579A patent/KR101710726B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005092A (en) * | 2004-06-16 | 2006-01-05 | Mitsubishi Chemicals Corp | Field effect transistor |
| US20080128682A1 (en) * | 2005-05-11 | 2008-06-05 | University Of Seoul Foundation Of Industry- Academic Cooperation | Ferrodielectric Memory Device And Method For Manufacturing The Same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120069157A (en) | 2012-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Baeg et al. | Remarkable enhancement of hole transport in top‐gated N‐type polymer field‐effect transistors by a high‐k dielectric for ambipolar electronic circuits | |
| Li et al. | Solution-processable organic and hybrid gate dielectrics for printed electronics | |
| Zaumseil et al. | Electron and ambipolar transport in organic field-effect transistors | |
| Khim et al. | High performance and stable N-channel organic field-effect transistors by patterned solvent-vapor annealing | |
| KR100876136B1 (en) | Field Effect Transistor and Ferroelectric Memory Device Having MFC Structure and Manufacturing Method Thereof | |
| US7750339B2 (en) | Electronic device including a field effect transistor having an organic semiconductor channel | |
| Labram et al. | In‐situ monitoring of the solid‐state microstructure evolution of polymer: fullerene blend films using field‐effect transistors | |
| KR100893764B1 (en) | Ferroelectric material and method of forming ferroelectric layer using the same | |
| US10559754B2 (en) | Organic semiconductor solution blends for switching ambipolar transport to N-type transport | |
| Sun et al. | Efficient Electrical Doping of Organic Semiconductors Via an Orthogonal Liquid‐Liquid Contact | |
| KR101710726B1 (en) | Paper-substrate transistor and memory device, and methods of manufacturing the same | |
| WO2008126961A1 (en) | Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same | |
| US8552421B2 (en) | Organic microelectronic device and fabrication method therefor | |
| KR100851538B1 (en) | FET, ferroelectric memory device, and methods of manufacturing the same | |
| KR20130021499A (en) | Piezoelectric sensor and method for manufacturing thereof | |
| KR101449755B1 (en) | Ferroelectric material and method of forming ferroelectric layer using the same | |
| Lee et al. | OFETs: Basic concepts and material designs | |
| KR20130021836A (en) | Ferroelectric memory device, fet, and methods of manufacturing the same | |
| KR20100005627A (en) | Bfo based ferroelectric material and manufacturing method thereof | |
| KR101518594B1 (en) | Organic film solar cell | |
| KR100877428B1 (en) | FET, ferroelectric memory device, and methods of manufacturing the same | |
| KR20130021884A (en) | Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same | |
| KR20160116604A (en) | Transistor using PVDF film bonded with azobenzene and manufacturing method thereof | |
| KR101797759B1 (en) | E-Papar ane method of manufacturing the same | |
| Circuits | 5 Conjugated Semiconductors for Organic n-Channel Transistors and Complementary Circuits Antonio Facchetti |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200203 Year of fee payment: 4 |