KR101710717B1 - 주파수 합성기의 주파수 보정 방법 및 장치 - Google Patents

주파수 합성기의 주파수 보정 방법 및 장치 Download PDF

Info

Publication number
KR101710717B1
KR101710717B1 KR1020150135365A KR20150135365A KR101710717B1 KR 101710717 B1 KR101710717 B1 KR 101710717B1 KR 1020150135365 A KR1020150135365 A KR 1020150135365A KR 20150135365 A KR20150135365 A KR 20150135365A KR 101710717 B1 KR101710717 B1 KR 101710717B1
Authority
KR
South Korea
Prior art keywords
frequency
voltage
controlled oscillator
sub
band
Prior art date
Application number
KR1020150135365A
Other languages
English (en)
Inventor
신현철
손지훈
남웅태
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020150135365A priority Critical patent/KR101710717B1/ko
Application granted granted Critical
Publication of KR101710717B1 publication Critical patent/KR101710717B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

주파수 합성기의 주파수 보정 방법 및 장치가 개시된다. 각각 복수의 부대역으로 설계된 전압제어발진기(VCO)와 주입동기 주파수 분주기(ILFD)를 포함하는 주파수 합성기에 포함되는 주파수 보정 장치는, 상기 주입동기 주파수 분주기의 부대역별 상기 전압제어발진기의 각 부대역에서의 제어전압의 조정에 따라 상기 주입동기 주파수 분주기에서 출력되는 출력 주파수를 디지털값으로 변환한 주파수값을 레지스터에 저장하는 주파수-디지털 변환부; 상기 레지스터에 저장된 주파수값을 이용하여 상기 전압제어발진기의 부대역별 상기 주입동기 주파수 분주기의 동기화된 부대역을 검출하는 검출부; 및 상기 전압제어발진기의 부대역별 상기 검출된 주입동기 주파수 분주기의 동기화된 부대역과 상기 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 대한 정보를 이용하여 목표 주파수에 대한 상기 전압제어발진기의 최적 부대역과 상기 주입동기 주파수 분주기의 최적 부대역을 각각 선택하는 선택부를 포함한다.

Description

주파수 합성기의 주파수 보정 방법 및 장치{Frequency calibration method and apparatus with frequency synthesizer}
본 발명은 주파수 합성기의 주파수 보정 방법 및 장치에 관한 것이다.
높은 데이터 전송속도를 요구하는 멀티미디어 어플리케이션이 증가함에 따라 넓은 대역폭과 높은 데이터 전송속도를 수용할 수 있는 mm-Wave대역의 데이터 통신의 필요성이 대두되었고, mm-Wave대역 무선통신 송수신기의 필수적인 요소회로인 주파수 합성기가 필요하게 되었다.
도 1은 종래의 mm-Wave 대역 주파수 합성기의 구조를 개략적으로 도시한 도면이고, 도 2는 종래의 LC-Oscillator type ILFD 회로의 일반적인 구조를 도시한 도면이며, 도 3은 종래의 주파수 합성기에 포함된 주입동기 주파수 분주기의 일반적인 동작 특성을 나타낸 도면이다.
mm-Wave대역 주파수 합성기(100)의 전압제어발진기(VCO, 이하 VCO라 칭하기로 함)는 광대역 주파수를 생성하기 위하여 커패시터 뱅크(Capacitor bank)를 사용하고 전체 주파수 대역을 커버한다. 일반적인 RF 주파수 합성기는 VCO 주파수를 피드백하기 위하여 True single phase clock(TSPC) D flip-flop이나 Current mode logic(CML)로 구성된 주파수 분주기를 사용하지만 mmWave대역 주파수 합성기에서는 VCO의 높은 주파수로 인해 주파수 분주시 주입동기 주파수 분주기(ILFD: Injection Locked Frequency Divider)가 사용될 수 있다.
따라서, 도 1에 도시된 바와 같이, 일반적인 mmWave 대역 주파수합성기에서, VCO의 출력주파수를 분주하는 첫번째 주파수 분주기는 ILFD로 구현될 수도 있다. 도 2는 LC-Oscillator-type ILFD의 일반적인 회로 구조이다. 도 2에 도시된 바와 같이, 종래의 LC-Oscillator-type ILFD는 스위치드 커패시터 배열을 사용하여 다수의 부대역(sub-band)로 동작 대역을 나눔으로써, 전체적으로 광대역으로 동작하게 하는 것이 일반적인 방법이다. 일반적으로, ILFD는 매우 좁은 주파수 동기 범위(locking range)를 갖기 때문에, 전체 VCO 주파수대역을 커버하기 위해, 커패시터 뱅크(Capacitor Bank)등을 적용하여 전체 동작대역을 여러 개의 부대역(sub-band)으로 나누어 동작하게 만든다. 도 3에 도시된 바와 같이, ILFD의 각 부대역(sub-band)는 인접한 부대역(sub-band)과 중첩되도록 설계되어 있다.
종래의 mm-Wave 대역 주파수 합성기(100)에서의 주파수 보정 방법은 개방루프(Open-loop)방법과 폐루프(Closed-loop)방법으로 나뉜다. 개방 루프 방법은 PLL루프를 개방한 상태에서 ILFD(130)의 free running 주파수를 목표주파수의 1/2이 되도록 설정하는 방법이다. 폐루프 방식 보정방식에서 단일 버렉터(varactor)로 설계된 VCO를 사용할 시, 좁은 대역폭으로 인하여 광대역에 적용할 수 없고 만약 커패시터 뱅크(Capacitor Bank)없이 단일 버렉터(varactor)만으로 광대역의 VCO를 설계한다면, 큰 VCO 주파수 이득으로 인하여 잡음에 취약한 문제점이 있다. 또한, 넓은 대역폭을 커버하기 위하여 커패시터 뱅크(Capacitor Bank)를 적용한 VCO가 사용될 경우, PLL의 동기와 VCO와 ILFD의 동기를 동시에 만족하도록 모든 커패시터 뱅크(Capacitor Bank) 제어 코드를 폐루프 상태에서 확인해야 한다. 따라서 너무 긴 보정 시간이 소요된다는 단점이 있다.
(01) 대한민국공개특허 10-2016-0046511(2016.04.29.)
본 발명은 주파수 합성기의 전체적인 동기시간을 효율적으로 감소시킬 수 있는 주파수 합성기의 주파수 보정 방법 및 장치를 제공하기 위한 것이다.
본 발명의 일 측면에 따르면, 주파수 합성기의 전체적인 동기시간을 효율적으로 감소시킬 수 있는 장치가 제공된다.
본 발명의 일 실시예에 따르면, 각각 복수의 부대역으로 설계된 전압제어발진기(VCO)와 주입동기 주파수 분주기(ILFD)를 포함하는 주파수 합성기에 포함되는 주파수 보정 장치에 있어서, 상기 주입동기 주파수 분주기의 부대역별 상기 전압제어발진기의 각 부대역에서의 제어전압의 조정에 따라 상기 주입동기 주파수 분주기에서 출력되는 출력 주파수를 디지털값으로 변환한 후 레지스터에 저장하는 주파수-디지털 변환부; 상기 레지스터에 저장된 주파수값을 이용하여 상기 전압제어발진기의 부대역별 상기 주입동기 주파수 분주기의 동기화된 부대역을 검출하는 검출부; 및 상기 전압제어발진기의 부대역별 상기 검출된 주입동기 주파수 분주기의 동기화된 부대역과 상기 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 대한 정보를 이용하여 목표 주파수에 대한 상기 전압제어발진기의 최적 부대역과 상기 주입동기 주파수 분주기의 최적 부대역을 각각 선택하는 선택부를 포함하는 주파수 보정 장치가 제공될 수 있다.
상기 검출부는, 상기 전압제어발진기의 부대역별 상기 전압제어발진기의 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수 변화에 기반한 상기 주입동기 주파수 분주기의 각 부대역에서의 출력 주파수에 대응하는 주파수값에서 선형 기울기 구간을 검출하여 상기 전압제어발진기의 부대역별 상기 주입동기 주파수 분주기의 동기화된 부대역을 검출할 수 있다.
상기 주파수 보정 장치가 동작하기 이전에, 상기 주파수 합성기는 상기 주입동기 주파수 분주기의 부대역, 상기 전압제어발진기의 부대역 및 상기 제어전압을 각각 초기화할 수 있다.
상기 주파수-디지털 변환부는, 상기 주입동기 주파수 분주기의 부대역을 순차적으로 하나씩 선택하여 고정시킨 상태에서, 상기 전압제어발진기의 부대역을 하나씩 선택하여 상기 전압제어발진기의 제어전압을 조정함에 따라 상기 전압제어발진기의 동작 주파수가 변함에 따라 출력되는 상기 주입동기 주파수 분주기의 출력 주파수를 디지털값으로 변환한 주파수값을 상기 레지스터에 저장할 수 있다.
상기 주파수-디지털 변환부, 상기 검출부 및 상기 선택부는, 상기 주입동기 주파수 분주기와 상기 전압제어발진기에서 각 부대역을 선택함에 따라 반복적으로 동작될 수 있다.
상기 선택부는, 상기 전압제어발진기의 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 기초하여 상기 목표 주파수에 가장 근접한 상기 전압제어발진기의 동작 주파수에 대응하는 제어전압을 최적 제어전압으로 더 선택할 수 있다.
상기 선택부는, 상기 전압제어발진기의 부대역 중 상기 전압제어발진기의 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 기초하여 상기 목표 주파수에 가장 근접한 상기 전압제어발진기의 부대역을 최적 부대역으로 선택하고, 상기 전압제어발진기의 부대역별 상기 검출된 주입동기 주파수 분주기의 동기화된 부대역에 기초하여 상기 주입동기 주파수 분주기의 부대역 중 상기 전압제어발진기의 최적 부대역에 동기화된 부대역을 상기 주입동기 주파수의 최적 부대역으로 선택할 수 있다.
상기 주파수 합성부는, 상기 최적 제어전압, 상기 전압제어발진기의 최적 부대역 및 상기 주입동기 주파수 분주기의 최적 부대역을 이용하여 폐루프 상태에서의 위상 동기를 시작할 수 있다.
본 발명의 다른 실시예에 따르면, 위상주파수 검출기(PFD: Phase Frequency Detector), 전하펌프(CP: Charge Pump), 저역통과필터(LPF: Low Pass Filter), 전압제어발진기(VCO: Voltage Control Oscillator), 주입동기 주파수 분주기(ILFD: Injection Locked Frequency Divider, 멀티 모듈러스 분주기(MMD: Multi Modulus Divider)를 포함하는 주파수 합성기에 있어서, 상기 주입동기 주파수 분주기의 각 부대역 선택에 따른 상기 전압제어발진기의 부대역별 제어전압 조정에 따라 상기 주입동기 주파수 분주기에서 출력되는 주파수를 디지털값으로 변환한 주파수값을 이용하여 검출되는 상기 전압제어발진기의 부대역별 상기 주입동기 주파수 분주기의 동기화된 부대역을 이용하여 목표 주파수에 대한 상기 전압제어발진기의 최적 부대역과 상기 주입동기 주파수 분주기의 최적 부대역을 각각 선택하는 보정부를 포함하는 주파수 합성기가 제공될 수 있다.
본 발명의 일 측면에 따르면, 주파수 합성기의 전체적인 동기시간을 효율적으로 감소시킬 수 있는 주파수 보정 방법이 제공된다.
본 발명의 일 실시예에 따르면, 각각 복수의 부대역으로 설계된 전압제어발진기(VCO)와 주입동기 주파수 분주기(ILFD)를 포함하는 주파수 합성기에 포함되는 주파수 보정 장치에서의 보정 방법에 있어서, (a) 상기 주입동기 주파수 분주기의 부대역별 각 상기 전압제어발진기의 부대역에서 제어전압의 조정에 따라 상기 주입동기 주파수 분주기에서 출력되는 출력 주파수를 디지털값으로 변환한 후 레지스터에 저장하는 단계; (b) 상기 레지스터에 저장된 주파수값을 이용하여 상기 전압제어발진기의 부대역별 상기 주입동기 주파수 분주기의 동기화된 부대역을 검출하는 단계; 및 (c) 상기 전압제어발진기의 부대역별 상기 검출된 주입동기 주파수 분주기의 동기화된 부대역과 상기 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 대한 정보를 이용하여 목표 주파수에 대한 상기 전압제어발진기의 최적 부대역과 상기 주입동기 주파수 분주기의 최적 부대역을 각각 선택하는 단계를 포함하는 주파수 보정 방법이 제공될 수 있다.
본 발명의 일 실시예에 따른 주파수 합성기의 주파수 보정 방법 및 장치를 제공함으로써, 주파수 합성기의 전체적인 동기시간을 효율적으로 감소시킬 수 있다.
도 1은 종래의 mm-Wave 대역 주파수 합성기의 구조를 개략적으로 도시한 도면.
도 2는 종래의 LC-Oscillator type ILFD 회로의 일반적인 구조를 도시한 도면.
도 3은 종래의 주파수 합성기에 포함된 주입동기 주파수 분주기의 일반적인 동작 특성을 나타낸 도면.
도 4는 본 발명의 일 실시예에 따른 주파수 합성기에 포함되는 보정 장치를 도시한 도면.
도 5는 본 발명의 일 실시예에 다른 전압제어발잔기의 주파수 범위와 주입동기 주파수 분주기의 부대역을 설명하기 위해 도시한 도면.
도 6 및 도 7은 본 발명의 일 실시예에 따른 제어전압의 변화에 따른 전압제어발진기와 주입동기 주파수 분주기의 출력 주파수를 설명하기 위해 도시한 도면.
도 8은 본 발명의 일 실시예에 따른 전압제어발진기의 주파수 범위와 주입동기 주파수 분주기의 동기 범위를 설명하기 위해 도시한 도면.
도 9는 본 발명의 일 실시예에 따른 주입동기 주파수 분주기의 부대역별 전압제어발진기의 부대역에 따른 제어전압 변화에 기초한 주입동기 주파수 분주기의 출력 주파수에 대한 시간에 따른 변화를 도시한 도면.
도 10은 본 발명의 일 실시예에 따른 주파수 합성기에 포함되는 주파수 보정 장치에서의 주파수 보정 방법을 나타낸 순서도.
도 11은 본 발명의 일 실시예에 따른 주파수 보정 장치를 일 구성 요소로 적용한 주파수 합성기의 구성을 개략적으로 도시한 블록도.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 4는 본 발명의 일 실시예에 따른 주파수 합성기에 포함되는 보정 장치를 도시한 도면이고, 도 5는 본 발명의 일 실시예에 다른 전압제어발잔기의 주파수 범위와 주입동기 주파수 분주기의 부대역을 설명하기 위해 도시한 도면이며, 도 6 및 도 7은 본 발명의 일 실시예에 따른 제어전압의 변화에 따른 전압제어발진기와 주입동기 주파수 분주기의 출력 주파수를 설명하기 위해 도시한 도면이고, 도 8은 본 발명의 일 실시예에 따른 전압제어발진기의 주파수 범위와 주입동기 주파수 분주기의 동기 범위를 설명하기 위해 도시한 도면이며, 도 9는 본 발명의 일 실시예에 따른 주입동기 주파수 분주기의 부대역별 전압제어발진기의 부대역에 따른 제어전압 변화에 기초한 주입동기 주파수 분주기의 출력 주파수에 대한 시간에 따른 변화를 도시한 도면이다.
. 이하에서 설명되는 주파수 합성기에 포함되는 주파수 보정 장치(400)는 목표 주파수에 대해서 PLL이 동기 되기에 적합한 ILFD의 출력 주파수, VCO의 목표 주파수 및 VCO 주파수 조정 전압을 찾기 위한 것이다.
주파수 보정 장치(400)의 각 구성에 대해 설명하기 이전에, 도 5 내지 도 7을 참조하여 본 발명의 일 실시예에 따른 개방루프 주파수 보정 방법에 대해 간략하게 설명하기로 한다.
이해와 설명의 편의를 도모하기 위해, 전압제어발진기의 주파수 범위와 주입동기 주파수 분주기의 부대역이 도 5에 도시된 바와 같다고 가정하기로 한다. 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전압제어발진기의 임의의 주파수에 대해 주입동기 주파수 분주기의 서브 밴드는 3개 미만으로 중첩되어 있음을 알 수 있다. 도 5에서 최종 목표 주파수가 Ftarget이라고 가정하면, 주입동기 주파수 분주기의 부대역은 4번 부대역만 동작되고 있음을 알 수 있다.
따라서, 본 발명의 일 실시예에 따른 주파수 보정 방법은 주입동기 주파수의 부대역을 변화시키는 대신, 전압제어발진기의 제어전압을 조정하여 전압제어발진기의 출력주파수를 변화시킴으로써, 전압제어발진기의 부대역별 주입동기 주파수 분주기의 동기화된 부대역을 찾아 목표 주파수에 대한 전압제어발진기의 타겟 부대역, 전압제어발진기의 타겟 부대역에 대한 주입동기 주파수 분주기의 동기화된 타겟 부대역 및 전압제어발진기의 타겟 부대역에 대한 타겟 제어전압을 찾을 수 있다.
도 6은 도 5에서 주입동기 주파수 분주기의 동기화된 부대역이 4번 부대역이고, 전압제어발진기의 중심 출력 주파수가 ftarget인 경우, 전압제어발진기의 제어전압 변화에 따른 주입동기 주파수 분주기의 출력 주파수의 변화를 도시한 도면이다.
전압제어발진기의 출력 주파수가 주입동기 주파수 분주기의 동기 범위 안에 있을 때 제어전압(Vt2 ~ Vt5)의 전압제어발진기의 출력 주파수에 비례하여 주입동기 주파수 분주기의 출력 주파수가 변하는 것을 알 수 있다.
반면, 전압제어발진기의 출력 주파수가 주입동기 주파수 분주기의 동기 범위 밖에 있을 때(Vt1, Vt6), 주입동기 주파수 분주기의 출력 주파수는 비례 관계가 깨지는 것을 알 수 있다.
따라서, 도 6의 (b)에 도시된 바와 같이, 전압제어발진기의 제어전압을 변화시켜 주입동기 주파수 분주기의 출력주파수를 측정하여 주입동기 주파수 분주기의 출력 주파수가 제어전압에 비례하는 영역(즉, 선형 기울기 구간)이 그 중간에 존재한다면, 각각 해당 주입동기 주파수 분주기의 부대역과 전압제어발진기의 부대역의 적절히 동기화 될 수 있다는 것을 알 수 있다.
반면, 도 7을 참조하면, 전압제어발진기의 출력주파수와 주입동기 주파수 분주기의 부대역이 어긋나 있는 경우를 도시한 도면이다.
도 7의 (b)는 선형 기울기 구간이 전압제어발진기의 제어전압의 중앙 위치에 형성되지 않아서 전압제어발진기와 주입동기 주파수 분주기의 서브 대역이 동기화되지 않은 것으로 판단할 수 잇다.
따라서, 본 발명의 일 실시예에 따른 주파수 보정 장치(400)는 각 목표 주파수에 대해 도 6의 (b)와 같이 선형적인 동작을 보장하는 주입동기 주파수 분주기의 부대역을 찾음으로써 주파수 합성기에서 전압제어발진기와 주입동기 주파수 분주기의 동작 주파수를 최적의 상태로 설정할 수 있다.
상술한 설명에 의해 본 발명의 주파수 보정 장치(400)의 기본적인 동작 원리는 충분히 이해가 되었을 것인바, 도 4를 참조하여 주파수 보정 장치(400)의 각 구성의 동작에 대해 상세히 설명하기로 한다.
본 발명의 일 실시예에 따른 주파수 보정 장치(400)는 개방 루프 상태에서의 주파수 보정에 관한 것으로, 주파수 보정 장치(400)가 동작하기 이전에 주파수 합성기는 ILFD의 출력 주파수, VCO의 주파수 및 VCO 주파수 조정 전압을 각각 초기화할 수 있다.
이와 같이, 초기화되어 있는 상태에서 주파수 보정 장치(400)의 각 구성에 대해 설명하기로 한다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 주파수 합성기에 포함되는 주파수 보정 장치(400)는 주파수-디지털 변환부(FDC: Frequency to Digital Converter, 이하 FDC라 칭하기로 함)(410), 레지스터(415), 검출부(420) 및 선택부(425)를 포함하여 구성된다.
FDC(410)는 일정 시간 동안 주입동기 주파수 분주기에서 출력되는 출력 주파수를 디지털 값으로 변환하여 레지스터(415)에 저장한다. 이하, 레지스터 등에 저장된 주파수는 해당 주파수에 대한 디지털값으로, 이하에서는 주파수값으로 통칭하여 설명하기로 한다.
예를 들어, FDC(410)는 일정 시간 동안 주입동기 주파수 분주기를 통해 출력되는 출력 주파수를 상승 에지에서 카운트하여 디지털값으로 변환한 주파수값을 레지스터(415)에 저장할 수 있다.
이미 전술한 바와 같이, 본 발명의 일 실시예에 따른 주파수 보정 장치(400)는 목표 주파수에 대해서 PLL이 동기화되기 적합한 주입동기 주파수 분주기의 출력 주파수와 전압제어발진기의 출력주파수 및 전압제어발진기 주파수 조정전압을 각각 찾기 위한 것이다.
따라서, 주입동기 주파수 분주기의 부대역, 전압제어발진기의 부대역 및 전압제어발진기의 제어전압을 각각 초기화된 상태에서, FDC(410)는 이들의 각각의 변화에 따라 주입동기 주파수 분주기에서 출력되는 출력 주파수를 디지털값을 변환한 주파수값을 레지스터(415)에 각각 저장할 수 있다.
도 8을 참조하여 보다 상세히 설명하면 다음과 같다. 도 8은 전압제어발진기의 서브 밴드를 조정전압(Vtune)에 대해 도시한 그래프로, 주입동기 주파수 분주기의 부대역을 주파수 축에 따라 겹쳐서 보여주고 있다.
도 8에 도시된 바와 같이, 전압제어발진기의 부대역이 a 내지 f로 6개이고, 주입동기 주파수 분주기의 부대역이 1 내지 8로 8개라고 가정하자.
도 8을 참조하면, 전압제어발진기의 c 부대역에 대해 주입동기 주파수 분주기의 4번 부대역이 가장 잘 동기되어 있으며, 주입동기 주파수 분주기의 3번 부대역은 하단 영역에 약간 어긋나 있는 상태임을 알 수 있다. 즉, 도 8과 같은 경우, 전압제어발진기의 c번 부대역과 주입동기 주파수 분주기의 4번 부대역이 최적의 동기 조합으로 선택되게 된다.
도 9를 참조하여 보다 상세히 설명하면, 주파수 보정 장치(400)는 우선 주입동기 주파수 분주기를 1번 부대역으로 고정하고, 전압제어발진기의 부대역을 a번에서 f번 부대역까지 증가시키면서, 각 전압제어발진기의 부대역에서 제어전압을 6단계로 변화시킴에 따라 주입동기 주파수 분주기의 출력 주파수를 변환한 주파수값을 레지스터(415)에 저장한다.
도 9에 도시된 바와 같이, 주파수 보정 장치(400)는 주입동기 주파수 분주기의 출력 주파수가 전압제어발진기의 제어전압에 따라 선형적으로 변하는 선형 기울기 구간이 존재하지 않으므로, 주입동기 주파수 분주기의 1번 부대역과 동기화된 전압제어발진기의 부대역은 존재하지 않는 것으로 판단할 수 있다.
이어, 주파수 보정 장치(400)는 주입동기 주파수 분주기의 부대역을 증가시켜 2번 부대역으로 고정시키고, 전압제어발진기의 부대역을 a번에서 f번 부대역까지 증가시키면서, 각 전압제어발진기의 부대역에서 제어전압을 6단계로 변화시킴에 따라 주입동기 주파수 분주기의 출력 주파수를 변환한 주파수값을 레지스터(415)에 저장하는 과정을 반복한다.
도 9를 참조하면, 전압제어발진기의 부대역 중 a 부대역에서 주입동기 주파수 분주기의 출력 주파수에 대한 선형 기울기 구간이 존재하는 것을 알 수 있다. 따라서, 주입동기 주파수 분주기의 2번 부대역과 전압제어발진기의 a번 부대역이 동기 조합인 것을 알 수 있다.
이와 같은 방법으로, 주파수 보정 장치(400)는 주입동기 주파수 분주기의 부대역을 8번 부대역까지 순차적으로 증가시키면서 상기와 같은 과정을 반복하여 전압제어발진기의 부대역별 주입동기 주파수 분주기의 동기화된 부대역을 찾을 수 있다.
다시 정리하면, 본 발명의 일 실시예에서는 주파수 보정 장치(400)는 전압제어발진기의 제어전압을 조정함에 따른 전압제어발진기의 출력 주파수를 변화시키는 방식을 이용하여 전압제어발진기의 부대역별 주입동기 주파수 분주기의 동기화된 부대역 조합을 찾을 수 있다.
즉, 전압제어발진기의 부대역이 N(자연수)개이고, 주입동기 주파수 분주기의 부대역이 M(자연수)개라고 가정하면, FDC(410)는 총 N x M번 주입동기 주파수 분주기의 출력 주파수를 변환한 주파수값을 레지스터(415)에 각각 저장할 수 있다.
이와 같은 과정을 줄이기 위해, 본 발명의 일 실시예에 따른 주파수 보정 장치(400)는 각 주입동기 주파수 분주기의 부대역에 대해 전압제어발진기의 부대역을 증가시키면서 동기화된 부대역을 찾을 때, 선형 기울기 구간이 존재하는 전압제어발진기의 동기화된 부대역을 찾은 경우, 그 뒤에 나오는 전압제어발진기의 부대역에서는 더 이상 선형 기울기 구간이 존재하지 않는다. 따라서, 임의의 주입동기 주파수 분주기의 부대역에 대해서 선형 기울기 구간을 갖는 전압제어발진기의 동기화된 부대역 구간이 존재하면, 그 뒤의 전압제어발진기의 부대역에 대해서는 FDC(410)가 출력 주파수를 디지털값으로 변환하는 과정을 수행하지 않도록 함으로써, 전체적인 보정 시간을 절반가량 감소시킬 수 있는 이점이 있다.
예를 들어, 도 9의 주입동기 주파수 분주기의 2번 부대역에 대해 전압제어발진기의 a번 부대역에서 선형 기울기 구간이 존재하므로, 주파수 보정 장치(400)는 전압제어발진기의 b번 부대역에서 f번 부대역까지의 순차적 조정에 따른 주입동기 주파수 분주기의 출력 주파수를 변환하여 선형 기울기 구간의 존재 여부를 검출하는 과정을 생략할 수 있다.
이를 통해, 본 발명의 일 실시예에 따른 주파수 보정 장치(400)는 개방루푸 동작 시간을 현저히 줄일 수 있는 이점이 있다.
검출부(420)는 레지스터(415)에 저장된 주파수값을 이용하여 선형 기울기 구간의 존재 여부를 검출하고, 선형 기울기 구간의 검출 여부에 따라 전압제어발진기의 부대역별 주입동기 주파수 분주기의 동기화된 부대역을 검출하는 기능을 한다.
선택부(425)는 검출된 전압제어발진기의 부대역별 주입동기 주파수 분주기의 동기화된 부대역에 대한 정보와 제어전압 변화에 따른 전압제어발진기의 동작 주파수를 이용하여 목표 주파수에 따른 전압제어발진기의 최적 부대역과 주입동기 주파수 분주기의 최적 부대역을 선택하는 기능을 수행한다.
또한, 선택부(425)는 전압제어발진기의 제어전압에 따른 동작 주파수를 이용하여 목표 주파수에 대한 최적 제어전압을 선택할 수도 있다.
이와 같이, 선택부(425)에 의해 목표 주파수에 대한 최적 제어전압, 전압제어발진기의 최적 부대역 및 주입동기 주파수 분주기의 최적 부대역이 각각 선택되면, 주파수 합성기(1100)는 목표 주파수에 대해 선택된 최적 제어전압, 전압제어발진기 및 주입동기 주파수 분주기의 각 최적 부대역을 이용하여 폐루프 동기를 수행할 수 있다.
도 10은 본 발명의 일 실시예에 따른 주파수 합성기에 포함되는 주파수 보정 장치에서의 주파수 보정 방법을 나타낸 순서도이다.
우선 주파수 보정 장치(400)의 동작을 수행하기 이전에, 주파수 합성기는 전압제어발진기의 부대역, 주입동기 주파수 분주기의 부대역 및 전압제어발진기의 제어전압을 각각 초기화할 수 있다.
예를 들어, 주파수 합성기는 전압제어발진기의 부대역 중 제1 부대역을 선택하고, 주입동기 주파수 분주기의 부대역 중 제1 부대역을 선택하여 초기화할 수 있다. 또한, 주파수 합성기는 전압제어발진기의 제어전압 중 제1 제어전압을 선택하여 초기화할 수 있다.
상술한 바와 같이, 초기화된 이후 주파수 보정 장치에서의 주파수 보정 방법에 대해 설명하기로 한다.
단계 1010에서 주파수 보정 장치(400)는 주입동기 주파수 분주기의 출력 주파수를 디지털값으로 변환한 주파수값을 레지스터(415)에 저장한다.
단계 1015에서 주파수 보정 장치(400)는 전압제어발진기의 특정 부대역에 대한 제어전압의 변화(sweep)가 완료되었는지 여부를 판단한다.
만일 제어전압 변화가 완료되지 않은 경우, 단계 1020에서 주파수 보정 장치(400)는 전압제어발진기의 제어전압을 변화시키고, 단계 1010으로 진행한다.
그러나 만일 제어전압 변화가 완료되었다면, 단계 1025에서 주파수 보정 장치(400)는 전압제어발진기의 부대역 변화(sweep)가 완료되었는지 여부를 판단한다.
만일 전압제어발진기의 부대역 변화가 완료되지 않은 경우, 단계 1030에서 주파수 보정 장치(400)는 전압제어발진기의 부대역을 증가시켜 선택한 후 단계 1010으로 진행한다.
그러나 만일 전압제어발진기의 부대역 변화가 완료된 경우, 단계 1035에서 주파수 보정 장치(400)는 주입동기 주파수 분주기의 부대역 변화(sweep)가 완료되었는지 여부를 판단한다.
만일 주입동기 주파수 분주기의 부대역 변화가 완료되지 않은 경우, 단계 1040에서 주파수 보정 장치(400)는 주입동기 주파수 분주기의 부대역을 증가시켜 선택한 후 단계 1010으로 진행한다.
그러나 만일 주입동기 주파수 분주기의 부대역 변화가 완료된 경우, 단계 1045에서 주파수 보정 장치(400)는 레지스터(415)에 저장된 주파수값을 이용하여 전압제어발진기의 부대역별 주입동기 주파수 분주기의 동기화된 부대역을 검출하고, 이를 기반으로 목표 주파수에 대한 전압제어발진기의 최적의 부대역과 전압제어발진기의 최적의 부대역에 동기화된 주입동기 주파수 분주기의 최적의 부대역을 각각 검출한다.
이미 전술한 바와 같이, 주파수 보정 장치(400)는 레지스터(415)에 저장된 각 주입동기 주파수의 부대역별 전압제어발진기의 부대역에 따른 제어전압 변화에 기반한 주파수값에서 선형 기울기 구간을 검출하여 전압제어발진기의 부대역별 주입동기 주파수 분주기의 동기화된 부대역을 각각 검출할 수 있다.
또한, 주파수 보정 장치(400)는 제어전압에 따른 전압제어발진기의 동작주파수를 이용하여 목표 주파수에 대한 최적의 제어전압값을 선택할 수 있다.
상술한 바와 같이, 목표 주파수에 대한 전압제어발진기의 최적의 부대역, 주입동기 주파수 분주기의 최적의 부대역 및 제어전압값이 모두 선택되면, 단계 1050에서 주파수 합성기는 당해 주파수 합성기를 폐루프 상태로 구성한 뒤 선택된 전압제어발진기의 최적의 부대역, 주입동기 주파수 분주기의 최적의 부대역 및 제어전압값을 이용하여 폐루프 동기를 시작할 수 있다.
도 11은 본 발명의 일 실시예에 따른 주파수 보정 장치를 일 구성 요소로 적용한 주파수 합성기의 구성을 개략적으로 도시한 블록도이다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 주파수 합성기(1100)는 위상주파수 검출기((PFD: Phase Frequency Detector, 이하 PFD라 칭하기로 함)(1110), 전하펌프(CP: Charge Pump, 이하 CP라 칭하기로 함)(1115), 저역통과필터(LPF: Low Pass Filter, 이하 LPF라 칭하기로 함)(1120), 전압제어발진기(VCO: Voltage Control Oscillator, 이하 VCO라 칭하기로 함)(1125), 주입동기 주파수 분주기(ILFD: Injection Locked Frequency Divider, 이하 ILFD라 칭하기로 함)(1130), 멀티 모듈러스 분주기(MMD: Multi Modulus Divider, 이하 MMD라 칭하기로 함)(1135) 및 보정부(1140)를 포함한다.
PFD(1110), CP(1115), LPF(1120), VCO(1125), ILFD(1130), MMD(1135)의 기본적인 동작은 종래와 동일하므로 이에 대한 상세한 설명은 생략하고 상이한 부분에 대해서만 설명하기로 한다.
주파수 합성기(1100)는 ILFD(1130)의 각 부대역에 대해 VCO(1125)의 각 부대역별 제어전압을 조정함으로써 VCO(1125)의 동작 주파수를 변화시켜, ILFD(1130)의 출력 주파수의 변화를 측정할 수 있다.
이를 통해, 보정부(1140)는 VCO(1125)의 제어전압을 조정함에 따른 VCO(1125)의 부대역별 ILFD(1120)의 각 부대역에 대한 출력 주파수를 측정한 후 이를 기반으로 VCO(1125)의 부대역별 ILFD(1120)의 동기화된 부대역을 검출할 수 있다. 이미 전술한 바와 같이, 보정부(1140)는 VCO(1125)의 제어전압을 조정함에 따른 VCO(1125)의 부대역별 ILFD(1120)의 각 부대역에 대한 출력 주파수에 대한 선형 기울기 구간을 검출하여 VCO(1125)의 부대역별 ILFD(1120)의 동기화된 부대역을 검출할 수 있다.
따라서, 보정부(1140)는 VCO(1125)의 부대역별 ILFD(1120)의 동기화된 부대역을 이용하여 목표 주파수에 대한 최적의 VCO(1125)의 부대역과 최적의 VCO(1125)의 부대역에 동기화된 ILFD(1120)의 최적의 부대역을 선택할 수 있다.
이에 따라, 주파수 합성기(1100)는 당해 주파수 합성기(1100)를 폐루프 상태로 변경한 후, 선택된 최적의 VCO(1125)의 부대역과 최적의 VCO(1125)의 부대역에 동기화된 ILFD(1120)의 최적의 부대역, 목표 주파수에 따른 VCO(1125)의 최적의 제어전압을 이용하여 폐루프 동기를 시작할 수 있다.
한편, 본 발명의 실시예에 따른 주파수 합성기의 주파수 보정 방법은 다양한 전자적으로 정보를 처리하는 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 저장 매체에 기록될 수 있다. 저장 매체는 프로그램 명령, 데이터 파일, 데이터 구조등을 단독으로 또는 조합하여 포함할 수 있다.
프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 전자적으로 정보를 처리하는 장치, 예를 들어, 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
상술한 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.
400: 주파수 보정 장치
410: 주파수-디지털 변환부
415: 레지스터
420: 검출부
425: 선택부

Claims (18)

  1. 각각 복수의 부대역으로 설계된 전압제어발진기(VCO)와 주입동기 주파수 분주기(ILFD)를 포함하는 주파수 합성기에 포함되는 주파수 보정 장치에 있어서,
    상기 주입동기 주파수 분주기의 부대역을 순차적으로 하나씩 선택하여 고정시킨 상태에서, 상기 전압제어발진기의 각 부대역을 하나씩 선택하여 상기 전압제어발진기의 제어전압을 조정함에 의해 상기 전압제어발진기의 동작 주파수가 변함에 따라 출력되는 상기 주입동기 주파수 분주기의 출력 주파수를 디지털값으로 변환한 주파수값을 레지스터에 저장하는 주파수-디지털 변환부;
    상기 레지스터에 저장된 주파수값을 이용하여 상기 전압제어발진기의 부대역별 상기 주입동기 주파수 분주기의 동기화된 부대역을 검출하는 검출부; 및
    상기 전압제어발진기의 부대역별 상기 검출된 주입동기 주파수 분주기의 동기화된 부대역과 상기 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 대한 정보를 이용하여 목표 주파수에 대한 상기 전압제어발진기의 최적 부대역과 상기 주입동기 주파수 분주기의 최적 부대역을 각각 선택하는 선택부를 포함하되,
    상기 검출부는,
    상기 전압제어발진기의 부대역별 상기 전압제어발진기의 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수 변화에 기반한 상기 주입동기 주파수 분주기의 각 부대역에서의 출력 주파수에 대응하는 주파수값에서 선형 기울기 구간을 검출하여 상기 전압제어발진기의 부대역별 상기 주입동기 주파수 분주기의 동기화된 부대역을 검출하는 것을 특징으로 하는 주파수 보정 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 주파수 보정 장치가 동작하기 이전에,
    상기 주파수 합성기는 상기 주입동기 주파수 분주기의 부대역, 상기 전압제어발진기의 부대역 및 상기 제어전압을 각각 초기화하는 것을 특징으로 하는 주파수 보정 장치.
  4. 삭제
  5. 제1 항에 있어서,
    상기 주파수-디지털 변환부, 상기 검출부 및 상기 선택부는,
    상기 주입동기 주파수 분주기와 상기 전압제어발진기에서 각 부대역을 선택함에 따라 반복적으로 동작되는 것을 특징으로 하는 주파수 보정 장치.
  6. 제1 항에 있어서,
    상기 선택부는,
    상기 전압제어발진기의 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 기초하여 상기 목표 주파수에 가장 근접한 상기 전압제어발진기의 동작 주파수에 대응하는 제어전압을 최적 제어전압으로 더 선택하는 것을 특징으로 하는 주파수 보정 장치.
  7. 제6 항에 있어서,
    상기 선택부는,
    상기 전압제어발진기의 부대역 중 상기 전압제어발진기의 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 기초하여 상기 목표 주파수에 가장 근접한 상기 전압제어발진기의 부대역을 최적 부대역으로 선택하고,
    상기 전압제어발진기의 부대역별 상기 검출된 주입동기 주파수 분주기의 동기화된 부대역에 기초하여 상기 주입동기 주파수 분주기의 부대역 중 상기 전압제어발진기의 최적 부대역에 동기화된 부대역을 상기 주입동기 주파수의 최적 부대역으로 선택하는 것을 특징으로 하는 주파수 보정 장치.
  8. 제7 항에 있어서,
    상기 주파수 합성기는,
    상기 최적 제어전압, 상기 전압제어발진기의 최적 부대역 및 상기 주입동기 주파수 분주기의 최적 부대역을 이용하여 폐루프 상태에서의 위상 동기를 시작하는 것을 특징으로 하는 주파수 보정 장치.
  9. 각각 복수의 부대역으로 설계된 전압제어발진기(VCO)와 주입동기 주파수 분주기(ILFD)를 포함하는 주파수 합성기에 포함되는 주파수 보정 장치에서의 보정 방법에 있어서,
    (a) 상기 주입동기 주파수 분주기의 부대역별 상기 전압제어발진기의 각 부대역에서의 제어전압의 조정에 따라 상기 주입동기 주파수 분주기에서 출력되는 출력 주파수를 디지털값으로 변환한 주파수값을 레지스터에 저장하는 단계;
    (b) 상기 레지스터에 저장된 주파수값을 이용하여, 상기 전압제어발진기의 부대역별 상기 전압제어발진기의 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수 변화에 기반한 상기 주입동기 주파수 분주기의 각 부대역에서의 출력 주파수에 대응하는 주파수값에서 선형 기울기 구간을 검출 여부에 따라 상기 전압제어발진기의 부대역별 상기 주입동기 주파수 분주기의 동기화된 부대역을 검출하는 단계;
    (c) 상기 전압제어발진기의 부대역별 상기 검출된 주입동기 주파수 분주기의 동기화된 부대역과 상기 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 대한 정보를 이용하여 목표 주파수에 대한 상기 전압제어발진기의 최적 부대역과 상기 주입동기 주파수 분주기의 최적 부대역을 각각 선택하는 단계를 포함하는 주파수 보정 방법.
  10. 제9 항에 있어서,
    상기 (a) 단계 내지 상기 (b) 단계는,
    상기 전압제어발진기와 상기 주입동기 주파수 분주기의 각 부대역에 대해 반복적으로 수행되는 것을 특징으로 하는 주파수 보정 방법.
  11. 삭제
  12. 제9 항에 있어서,
    상기 (c) 단계는,
    상기 전압제어발진기의 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 기초하여 상기 목표 주파수에 가장 근접한 상기 전압제어발진기의 동작 주파수에 대응하는 제어전압을 최적 제어전압으로 더 선택하는 것을 특징으로 하는 주파수 보정 방법.
  13. 제9 항에 있어서,
    상기 (c) 단계는,
    상기 전압제어발진기의 부대역 중 상기 전압제어발진기의 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 기초하여 상기 목표 주파수에 가장 근접한 상기 전압제어발진기의 부대역을 최적 부대역으로 선택하는 단계; 및
    상기 전압제어발진기의 부대역별 상기 검출된 주입동기 주파수 분주기의 동기화된 부대역에 기초하여 상기 주입동기 주파수 분주기의 부대역 중 상기 전압제어발진기의 최적 부대역에 동기화된 부대역을 상기 주입동기 주파수의 최적 부대역으로 선택하는 단계를 포함하는 것을 특징으로 하는 주파수 보정 방법.
  14. 위상주파수 검출기(PFD: Phase Frequency Detector), 전하펌프(CP: Charge Pump), 저역통과필터(LPF: Low Pass Filter), 전압제어발진기(VCO: Voltage Control Oscillator), 주입동기 주파수 분주기(ILFD: Injection Locked Frequency Divider, 멀티 모듈러스 분주기(MMD: Multi Modulus Divider)를 포함하는 주파수 합성기에 있어서,
    상기 주입동기 주파수 분주기의 각 부대역 선택에 따른 상기 전압제어발진기의 부대역별 제어전압 조정에 따라 상기 주입동기 주파수 분주기에서 출력되는 주파수를 디지털값으로 변환한 주파수값을 이용하여, 상기 전압제어발진기의 부대역별 상기 전압제어발진기의 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수 변화에 기반한 상기 주입동기 주파수 분주기의 각 부대역에서의 출력 주파수에 대응하는 주파수값에서 선형 기울기 구간을 검출 여부에 따라 검출되는 상기 전압제어발진기의 부대역별 상기 주입동기 주파수 분주기의 동기화된 부대역을 이용하여 목표 주파수에 대한 상기 전압제어발진기의 최적 부대역과 상기 주입동기 주파수 분주기의 최적 부대역을 각각 선택하는 보정부를 포함하는 주파수 합성기.
  15. 제14 항에 있어서,
    상기 보정부는,
    상기 주입동기 주파수 분주기의 부대역별 상기 전압제어발진기의 각 부대역에서의 제어전압의 조정에 따라 상기 주입동기 주파수 분주기에서 출력되는 출력 주파수를 디지털값으로 변환한 주파수값을 레지스터에 저장하는 주파수-디지털 변환부;
    상기 레지스터에 저장된 주파수값을 이용하여 상기 전압제어발진기의 부대역별 상기 주입동기 주파수 분주기의 동기화된 부대역을 검출하는 검출부; 및
    상기 전압제어발진기의 부대역별 상기 검출된 주입동기 주파수 분주기의 동기화된 부대역과 상기 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 대한 정보를 이용하여 목표 주파수에 대한 상기 전압제어발진기의 최적 부대역과 상기 주입동기 주파수 분주기의 최적 부대역을 각각 선택하는 선택부를 포함하는 것을 특징으로 하는 주파수 합성기.
  16. 제14 항에 있어서,
    상기 보정부가 동작하기 이전에, 상기 주파수 합성기는 상기 주입동기 주파수 분주기의 부대역, 상기 전압제어발진기의 부대역 및 상기 제어전압을 각각 초기화하는 것을 특징으로 하는 주파수 합성기.
  17. 제14 항에 있어서,
    상기 보정부는,
    상기 전압제어발진기의 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 기초하여 상기 목표 주파수에 가장 근접한 상기 전압제어발진기의 동작 주파수에 대응하는 제어전압을 최적 제어전압으로 선택하고,
    상기 전압제어발진기의 부대역 중 상기 전압제어발진기의 제어전압 조정에 따른 상기 전압제어발진기의 동작 주파수에 기초하여 상기 목표 주파수에 가장 근접한 상기 전압제어발진기의 부대역을 최적 부대역으로 선택하며,
    상기 전압제어발진기의 부대역별 상기 검출된 주입동기 주파수 분주기의 동기화된 부대역에 기초하여 상기 주입동기 주파수 분주기의 부대역 중 상기 전압제어발진기의 최적 부대역에 동기화된 부대역을 상기 주입동기 주파수의 최적 부대역으로 선택하는 것을 특징으로 하는 주파수 합성기.
  18. 제17 항에 있어서,
    상기 주파수 합성기는,
    상기 선택된 최적 제어전압, 상기 전압제어발진기의 최적 부대역 및 상기 주입동기 주파수 분주기의 최적 부대역을 이용하여 폐루푸 상태에서의 위상 동기를 시작하는 것을 특징으로 하는 주파수 합성기.

KR1020150135365A 2015-09-24 2015-09-24 주파수 합성기의 주파수 보정 방법 및 장치 KR101710717B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150135365A KR101710717B1 (ko) 2015-09-24 2015-09-24 주파수 합성기의 주파수 보정 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150135365A KR101710717B1 (ko) 2015-09-24 2015-09-24 주파수 합성기의 주파수 보정 방법 및 장치

Publications (1)

Publication Number Publication Date
KR101710717B1 true KR101710717B1 (ko) 2017-03-08

Family

ID=58403918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150135365A KR101710717B1 (ko) 2015-09-24 2015-09-24 주파수 합성기의 주파수 보정 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101710717B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012120795A1 (ja) * 2011-03-07 2012-09-13 パナソニック株式会社 Ｐｌｌ回路、キャリブレーション方法及び無線通信端末
KR101209030B1 (ko) * 2010-05-18 2012-12-06 광운대학교 산학협력단 주파수합성기 및 이를 위한 고속 자동 보정장치
KR20160046511A (ko) 2014-10-21 2016-04-29 광운대학교 산학협력단 주파수 합성기의 주파수 보정 방법 및 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101209030B1 (ko) * 2010-05-18 2012-12-06 광운대학교 산학협력단 주파수합성기 및 이를 위한 고속 자동 보정장치
WO2012120795A1 (ja) * 2011-03-07 2012-09-13 パナソニック株式会社 Ｐｌｌ回路、キャリブレーション方法及び無線通信端末
KR20160046511A (ko) 2014-10-21 2016-04-29 광운대학교 산학협력단 주파수 합성기의 주파수 보정 방법 및 장치

Similar Documents

Publication Publication Date Title
US11057040B2 (en) Phase-locked loop circuit and clock generator including the same
KR100574980B1 (ko) 빠른 주파수 락을 위한 위상 동기 루프
US7982552B2 (en) Automatic frequency calibration apparatus and method for a phase-locked loop based frequency synthesizer
US8487707B2 (en) Frequency synthesizer
US6597249B2 (en) Fast coarse tuning control for PLL frequency synthesizer
KR100847687B1 (ko) 주파수합성기 및 주파수조절방법
US8427205B1 (en) Method and apparatus for fast frequency locking in a closed loop based frequency synthesizer
KR100789408B1 (ko) 지연 동기 루프 회로 및 그것의 멀티플라이드 클럭생성방법
CN108173545B (zh) 锁相环电路、多锁相环系统及其输出相位同步方法
EP2814177B1 (en) Phase-locked loop device with synchronization means
US8525608B2 (en) PLL frequency synthesizer
CN112994687B (zh) 一种参考时钟信号注入锁相环电路及消除失调方法
US20170324418A1 (en) Frequency Synthesizing Device and Automatic Calibration Method Thereof
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
US7471159B2 (en) Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method
EP3117524A1 (en) Frequency synthesizer
KR101710717B1 (ko) 주파수 합성기의 주파수 보정 방법 및 장치
KR101692112B1 (ko) 주파수 합성기의 주파수 보정 방법 및 장치
KR102376497B1 (ko) 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기
KR20180131017A (ko) 광대역 fmcw를 지원하는 이중 경로를 가진 주파수 합성기
KR102335966B1 (ko) 위상잠금루프 회로를 이용한 다중 동기신호를 출력하는 다중 전압제어발진기 장치
US20110260760A1 (en) Voltage control oscillator and control method thereof
US6628153B2 (en) PLL circuit and frequency division method reducing spurious noise
JP2013058881A (ja) Ｐｌｌ回路
KR101327100B1 (ko) 주파수 분주기, 이를 포함하는 위상 동기 루프 회로 및 그 제어 방법

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 4