KR101702435B1 - 저전력 can 송수신기 제어 방법 - Google Patents

저전력 can 송수신기 제어 방법 Download PDF

Info

Publication number
KR101702435B1
KR101702435B1 KR1020160116493A KR20160116493A KR101702435B1 KR 101702435 B1 KR101702435 B1 KR 101702435B1 KR 1020160116493 A KR1020160116493 A KR 1020160116493A KR 20160116493 A KR20160116493 A KR 20160116493A KR 101702435 B1 KR101702435 B1 KR 101702435B1
Authority
KR
South Korea
Prior art keywords
terminal
bus
transistor
transceiver
type
Prior art date
Application number
KR1020160116493A
Other languages
English (en)
Inventor
이명희
조원희
강석환
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020160116493A priority Critical patent/KR101702435B1/ko
Application granted granted Critical
Publication of KR101702435B1 publication Critical patent/KR101702435B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40045—Details regarding the feeding of energy to the node from the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 CAN 송수신기 제어 방법에 관한 것으로, 드라이버와 송수신부로 이루어진 CAN 송수신기에 있어서, 상기 송수신부는 내부에 포함된 제1 역전류 방지 소자와 제2 역전류 방지 소자가 오프된 상태에서 캔 버스를 우성 상태로 형성하여 방열 환경이 더욱 우수한 외부에서 내부의 소비전력을 대신 소비하게 함으로써 효율적인 열 설계를 통해 효과적으로 발열이 가능하도록 한다.

Description

저전력 CAN 송수신기 제어 방법{Control method of Low power CAN transceiver}
본 발명은 CAN 송수신기 제어 방법에 관한 것으로, 특히, 방열 환경이 더욱 우수한 외부에서 내부의 소비전력을 대신 소비하게 함으로써 효율적인 열 설계를 통해 효과적으로 발열이 가능하도록 한 저전력 CAN 송수신기 제어 방법에 관한 것이다.
CAN(Controller Area Network)은 고 레벨의 보안을 갖는 분배식 실시간 제어를 효율적으로 지원하는 직렬 통신 프로토콜이다. CAN의 응용은 고속 디지털 통신 네트워크로부터 저비용 멀티플렉싱 배선까지의 범위를 갖는다.
CAN은 실시간 응용을 위한 고 신뢰성(high integrity) 직렬 데이터 통신 버스이다. CAN은 초당 최대 1Megabits의 데이터율로 동작하고, 우수한 에러 검출 및 격리 능력(confinement capability)을 가지며, 원래는 차량에서 사용하기 위해 개발되었다.
CAN 이면의 동기는 차량 전자장치들, 엔진 제어 장치, 센서, ABS(antiskid brake system) 등의 정보처리 적시 정보교환 가능성(interoperability)을 개선함과 동시에 와이어링 하네스 중량 및 복잡도를 저감함으로써 차량을 보다 신뢰성 있고, 안전하고, 연료 효율이 좋게 만드는 것이었다.
CAN의 개시 이래 CAN 프로토콜은 산업 자동화 및 자동차(automotive)/트럭 응용에 폭넓은 인기를 끌었다.
노이즈 환경에서의 CAN 버스의 강성 및 고장 조건들을 검출하고 그것들로부터 복구되는 능력은 CAN을 산업 제어 장비, 의료 장비, 테스트 장비, 모바일 및 휴대용 머신, 가전제품 등의 사용에 적합하게 만들었다.
CAN은 예를 들어 두 개의 와이어를 포함하는 하나의 논리 버스를 갖는 비동기 직렬 버스 시스템이다. CAN은 동일한 버스 노드들을 갖는 개방형 선형 버스 구조를 갖는다. CAN 버스는 둘 이상의 노드들로 구성된다. 버스상의 노드들의 수는 다른 노드들의 통신을 방해하지 않으면서 동적으로 변경될 수 있다.
CAN 논리 버스는 "와이어드-OR(wired-OR) 기구"에 대응하고, "열성(recessive)" 비트들(전부 반드시 그렇지는 않지만, 대개는 논리 레벨 "1"에 상응)은 "우성(dominant)" 비트들(대개 논리 "0")에 의해 겹쳐 써진다. 버스 노드가 우성 비트를 전송하지 않는 한, 버스 라인은 열성 상태에 있지만, 임의의 버스 노드로부터의 우성 비트는 우성 버스 라인 상태를 생성한다.
따라서 CAN 버스 라인의 경우에는, 상기 두개의 가능한 버스 상태들(우성 및 열성)을 전송할 수 있는 매체가 선택된다. 사용되는 공통적인 물리적 매체는 트위스티드 페어(twisted wire pair)이다.
그래서 버스 와이어들은 "CANH"와 "CANL"이라고 부르고, CAN 제어기로 전술하였듯이, CAN 응용들에 직접적으로 또는 그 제어기를 통해 CAN 제어기 노드들에 접속될 수 있다.
CAN 버스 프로토콜에서, 어드레스되는 것은 버스 노드들이 아니라 어드레스 정보는 전송되는 메시지들에 포함된다.
이것은 메시지 콘텐츠, 예를 들어 엔진 속도, 오일 온도 등을 식별하는 식별자(각 메시지의 부분)를 통해 수행된다.
상기 식별자는 추가로 메시지의 우선순위를 나타낸다. 상기 식별자의 2진 값이 낮으면 낮을 수록 상기 메시지의 우선순위는 높아 진다(우성비트가 많아 진다).
한편, CAN 응용 분야는 거친 작동환경에서 작동을 보장하여야 하기 때문에 높은 신뢰성을 유지하는 것이 매우 중요하다.
신뢰성에 장해를 주는 요인으로는 회로잡음(noise), 과전압(over-voltage), 과전류(over-current), 역전압(reverse voltage), 온도과부하(over-temperature) 등이 있다.
CAN 송수신기 내에서 소비전력을 줄이게 되면 회로에서 발생하는 열을 줄일 수 있다. 따라서 더욱 고온 환경에서 안정적인 회로 동작을 보장하게 된다.
국내등록특허 10-0897895 일본특허공개번호 2012-172568
본 발명은 방열 환경이 더욱 우수한 외부에서 내부의 소비전력을 대신 소비하게 함으로써 효율적인 열 설계를 통해 효과적으로 발열이 가능하도록 한 저전력 CAN 송수신기 제어 방법을 제공하는 데 있다.
한편, 본 발명의 일 측면은 (A) 드라이버가 우성인 드리이브 신호를 입력받으면, 제1 역전류 방지 소자가 오프 상태에서 기준 전압 단자에서 제1 버스 단자 사이에 전류 경로를 형성하는 단계; (B) 드라이버가 우성인 드리이브 신호를 입력받으면, 제2 역전류 방지 소자가 오프 상태에서 제2 버스 단자에서 접지 단자 사이에 전류 경로를 형성하는 단계; (C) 드라이버가 열성인 드리이브 신호를 입력받으면, 제1 역전류 방지 소자가 오프 상태에서 기준 전압 단자에서 제1 버스 단자 사이에 전류 경로를 차단하는 단계; 및 (D) 드라이버가 열성인 드리이브 신호를 입력받으면, 제2 역전류 방지 소자가 오프 상태에서 제2 버스 단자에서 접지 단자 사이에 전류 경로를 차단하는 단계를 포함한다.
또한, 본 발명의 일 측면의 상기 (A) 단계는 (A-1) 드라이버가 외부에서 우성인 드라이브 신호를 입력받는 단계; (A-2) 드라이버가 송수신부의 제1 타입 제1 트랜지스터와 제1 타입 제2 트랜지스터를 온시켜 기준전압 단자에서 제1 버스 단자 사이에 전류 경로를 형성하는 단계; 및 (A-3) 상기 제1 역전류 방지 소자는 오프 상태를 유지하는 단계를 포함한다.
또한, 본 발명의 일 측면의 상기 (B) 단계는 (B-1) 드라이버가 외부에서 우성인 드라이브 신호를 입력받는 단계; (B-2) 드라이버가 송수신부의 제2 타입 제1 트랜지스터와 제2 타입 제2 트랜지스터를 온시켜 제2 버스 단자에서 접지 단자 사이에 전류 경로를 형성하는 단계; 및 (B-3) 상기 제2 역전류 방지 소자는 오프 상태를 유지하는 단계를 포함한다.
또한, 본 발명의 일 측면은 (E) 제1 역전류 방지 소자와 제2 역전류 방지 소자가 오프된 상태에서 와이어쪽으로부터 고전압(high-voltage)이 인입될시 역전류를 방지하는 단계를 더 포함한다.
본 발명에 따르면, 방열 환경이 더욱 우수한 CAN 송수신기 외부에서 CAN 송수신기 내부의 소비전력을 대신 소비하게 함으로써 효율적인 열 설계를 통해 CAN 송수신기 IC의 발열 문제를 해소할 수 있다.
즉, 본 발명은 외부에 있는 굵고 긴 CAN 버스 와이어를 통해 방열함으로써 효과적으로 발열을 해소할 수 있다.
이처럼 CAN 송수신기 내에서 발생하는 열을 줄이게 되면 더욱 고온 환경에서 안정적인 회로 동작을 보장하게 된다.
또한, 본 발명은 추가적으로 DMOS 공정을 이용한 설계에서 더욱 가격경쟁력을 갖는데, DMOS 공정에서 제공하는 DMOS의 기생 다이오드(parasitic diode)를 이용하여 트랜지스터와 다이오드를 동시에 구현할 수 있기 때문이다.
도 1은 본 발명의 일실시 예에 따른 저전력 CAN 송수신기의 구성도이다.
도 2는 종래 기술에 따른 CAN 송수신기의 개략적인 구성도이다.
도 3은 본 발명의 다른 실시 예에 따른 저전력 CAN 송수신기의 구성도이다.
도 4는 본 발명의 일실시 예에 따른 저전력 CAN 송수신기의 제어 방법의 흐름도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 이하에서는 특정 실시예들을 첨부된 도면을 기초로 상세히 설명하고자 한다.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 본 발명의 일실시 예에 따른 저전력 CAN 송수신기의 구성도이다.
도 1을 참조하면, 본 발명의 일실시 예에 따른 저전력 CAN 송수신기는 드라이버(10), 송수신부(20) 및 캔 버스(30)를 포함하고 있다.
상기 드라이버(10)는 드라이브 신호와 리시브 신호를 분리해 주며, 송수신부(20)는 캔 버스(30)와 드라이버(10) 사이에서 드라이브 신호와 리시브 신호가 상호간에 교환될 수 있도록 한다.
상기 송수신부(20)는 캔 버스(30)의 제1 와이어(31)에 신호 CANH를 공급하는 제1 버스 단자(21)를 구비하며, 제2 와이어(32)에 신호 CANL를 공급하는 제2 버스 단자(22)를 구비하고 있다.
또한, 송수신부(20)는 기준 전압 단자(Vcc)에 제1 단자가 연결되어 있고 제2 단자가 드라이버(10)에 연결된 제1 타입 제1 트랜지스터(M1)를 포함한다.
여기에서, 제1 타입은 P형이며, 제1 타입 제1 트랜지스터(M1)는 PMOS 트랜지스터이다. 이 때 제1 단자는 소스 단자, 제2 단자는 게이트 단자, 제3 단자는 드레인 단자이다.
또한, 송수신부(20)는 제1 타입 제1 트랜지스터(M1)의 제3 단자에 제1 단자가 연결되어 있고, 드라이버(10)에 제2 단자가 연결되어 있으며, 제3 단자가 제1 버스 단자에 연결된 제1 타입 제2 트랜지스터(M3)를 포함한다.여기에서, 제1 타입은 P형이며, 제1 타입 제2 트랜지스터(M3)는 PMOS 트랜지스터이고, 이 때 제1 단자는 소스 단자, 제2 단자는 게이트 단자, 제3 단자는 드레인 단자이다.
또한, 송수신부(20)는 제1 타입 제2 트랜지스터(M3)의 제1 단자와 제3 단자에 연결되어 제3 단자에서 제1 단자로 흐르는 전류를 방지하는 제1 역전류 방지 소자(D1)을 포함한다. 여기에서, 제1 역전류 방지 소자(D1)는 다이오드이며, 제1 단자는 양극 단자이고, 제2 단자는 음극 단자이다.
한편, 송수신부(20)는 제1 단자가 제2 타입 제2 트랜지스터(M4)의 제3 단자에 연결되어 있고, 접지 단자(GND)에 제3 단자가 연결되어 있으며, 제2 단자가 드라이버(10)에 연결된 제2 타입 제1 트랜지스터(M2)를 포함한다. 여기에서, 제2 타입은 N형이며, 제2 타입 제1 트랜지스터(M2)는 NMOS 트랜지스터이다. 이 때 제1 단자는 드레인 단자, 제2 단자는 게이트 단자, 제3 단자는 소스 단자이다.
또한, 송수신부(20)는 제1 단자가 제2 버스 단자(22)에 연결되어 있고, 제2 타입 제1 트랜지스터(M2)의 제1 단자에 제3 단자가 연결되어 있으며, 드라이버(10)에 제2 단자가 연결되어 있는 제2 타입 제2 트랜지스터(M4)를 포함한다.여기에서, 제2 타입은 N형이며, 제1 타입 제2 트랜지스터(M3)는 NMOS 트랜지스터이고, 이 때 제1 단자는 드레인 단자, 제2 단자는 게이트 단자, 제3 단자는 소스 단자이다.
또한, 송수신부(20)는 제2 타입 제2 트랜지스터(M4)의 제1 단자와 제3 단자에 연결되어 제3 단자에서 제1 단자로 흐르는 전류를 방지하는 제2 역전류 방지 소자(D2)를 포함한다. 여기에서, 제2 역전류 방지 소자(D2)는 다이오드이며, 제1 단자는 양극 단자이고, 제2 단자는 음극 단자이다.
이와 같은 구성에서 드라이버(10)는 외부에서 우성(일예로 0인 신호)인 드라이브 신호가 입력되면 송수신부(20)로 우성인 신호를 출력하고, 송수신부(20)는 우성인 신호가 입력되면 캔 버스(30)를 우성(dominant) 상태로 만들도록 한다.
이를 좀더 구체적으로 살펴보면, 드라이버(10)는 외부에서 우성인 드라이브 신호가 입력되면 송수신부(20)의 제1 타입 제1 트랜지스터(M1)와, 제1 타입 제2 트랜지스터(M3)와, 제2 타입 제1 트랜지스터(M2) 및 제3 타입 제2 트랜지스터(M4)를 온시켜 기준전압 단자에서 제1 버스 단자 사이에 그리고 제2 버스 단자에서 접지 단자 사이에 전류 경로를 형성하여 캔 버스(30)를 우성(dominant) 상태로 만들도록 한다. 이때, 전류 경로가 형성되어 제1 역전류 방지 소자(D1)와 제2 역전류 방지 소자(D2) 사이에 저전압이 인가되어 턴 오프(turn-off)가 된다.
그리고, 이와 달리 드라이버(10)는 외부에서 열성(일예로 1인 신호)인 드라이브 신호가 입력되면 송수신부(20)로 열성인 신호를 출력하고 송수신부(20)는 열성인 신호가 입력되면 캔버스(30)를 열성(recessive)인 상태로 만든다.
이를 좀더 구체적으로 살펴보면, 드라이버(10)는 외부에서 열성인 드라이브 신호가 입력되면 송수신부(20)의 제1 타입 제1 트랜지스터(M1)와, 제1 타입 제2 트랜지스터(M3)와, 제2 타입 제1 트랜지스터(M2) 및 제3 타입 제2 트랜지스터(M4)를 오프시켜 기준전압 단자에서 제1 버스 단자 사이와 제2 버스 단자에서 접지 단자 사이에 전류 경로를 차단하여 캔 버스(30)를 열성(recessive) 상태로 만들도록 한다.
이때, 전류 경로가 차단됨에 따라 제1 역전류 방지 소자(D1)와 제2 역전류 방지 소자(D2)도 턴 오프(turn-off) 되나, 이때는 외부쪽으로부터(와이어 쪽으로부터)의 고전압(high-voltage)이 인입될시 회로가 손상되지 않도록 하는 역전류 방지용으로 동작하게 된다.
다음으로, 상기 캔 버스(30)는 제1 버스 단자(21) 및 제2 버스 단자(22)에 연결된 두개의 와이어(wire)(31,32)를 갖는 2-와이어 버스로 차동 신호로서 신호를 전달한다.
상기 캔 버스(30)의 두개의 버스 와이어(31,32)를 CANH(31) 및 CANL(32)이라 하며, 수신기측에 있는 풀 다운 저항(pull-down resistor)(33)과 풀 업 저항(pull-up resistor)(34)에 연결된다.
여기에서, 풀 다운 저항(33)은 제1 버스 와이어(31)와 제2 버스 와이어 사이에 연결된 2개의 직렬 연결된 저항으로 구성되며 일예로 각각은 60 오옴일 수 있다.
그리고, 풀 업 저항(34) 또한 제1 버스 와이어(31)와 제2 버스 와이어 사이에 연결된 2개의 직렬 연결된 저항으로 구성되며 일예로 각각은 60 오옴일 수 있다.
두개의 버스 와이어 상의 전압은 상반된 극성을 가지며, 그 결과 두 와이어에 의해 방사되는 의사 전자계는 서로를 상쇄시킨다. 대칭성이 높을 경우, 버스 와이어는 트위스트형 와이어(twisted wire) 형태를 취할 수 있으며, 값비싼 차폐가 필요없다.
상기와 같은 CAN 송수신기에 있어서, 가장 많은 소비 전류를 발생시키는 곳은 캔 버스(30)에 신호를 출력하는 경로(이하 출력단)로, 도 1에서 굵게 강조되어 있다.
종래 구조를 가진 CAN 송수신기는 일반적인 상황에서 우성 비트(dominant bit, 0) 전송시 50mA의 전체소비전류(total current consumption)를 갖는데, 출력단은 대략 40mA 정도의 전류를 소비하기 때문에 전체소비전류의 대부분을 차지한다고 할 수 있다.
따라서 이 부분에서 소비되는 전력을 줄이는 것이 방열 특성 개선에 있어 가장 효과적이라고 할 수 있다. 열성 비트(recessive bit, 1)는 출력단에 전류가 흐르지 않는 상태이므로 무시가능하다.
이와 같은 상황에서 CAN 송수신기의 내부에서 소비되는 전력을 PINT라 하고, CAN 송수신기의 외부에서 소비되는 전력을 PEXT라고 할 때, 전력 P는 수학식 1을 변형하여 수학식 2와 같이 작성할 수 있다.
(수학식 1)
P=IV
(수학식 2)
P=PINT+PEXT=I(VINT+VEXT)
여기에서, VINT는 CAN 송수신기의 내부 전압으로 송수신부(20)의 각 구성 소자의 양단 전압의 총합이며, VEXT는 CAN 송수신기의 외부 전압으로 캔 버스(30)의 풀업 저항 또는 풀 다운 저항의 양단 전압을 의미한다.
이와 같은 상황에서 VINT를 줄이면 PINT를 줄일 수 있다.
한편, 도 2는 종래 기술에 따른 CAN 송수신기의 개략적인 구성도이다.
도 2를 참조하면, VINT는 다음과 같이 다시 쓰일 수 있다.
(수학식 3)
VINT=VM1+VD1+VD2+VR1
여기서 VM1과 VM2는 트랜지스터 M1과 M2의 전압강하, VD1과 VD2는 역전류 방지 소자인 다이오드 D1과 D2의 전압강하를, VR1는 캔 버스의 터미널 저항의 전압강하를 의미한다.
제조공정에 따라 다르지만 트랜지스터 M1, M2의 전압강하는 일반적으로 0.3V이고, 다이오드 D1, D2의 전압강하는 보통 0.7V이다.
VINT를 줄이기 위해 도 1에서 제안하는 바와 같이 회로를 변경하여 VD1, VD2를 크게 줄일 수 있다.
여기에서, 기준 전압은 5V를 가정하여, I는 전류를 나타낸다.
구분 기존 본 발명
VM1 0.3V 0.3V
VM2 0.3V 0.3V
VD1 0.7V 0.3V
VD2 0.7V 0.3V
I 40mA 40mA
PINT 80mW 48mW
PEXT 120mW 152mW
P 200mW 200mW
즉, 다이오드에 트랜지스터를 추가하여 VD1, VD2를 기존 0.7V에서 0.3V로 줄이는 것이 핵심이다.
표 1에서 보듯 CAN 송수신기 내부에서 소비되는 전력이 기존 대비 60% 수준으로 떨어진 것을 확인할 수 있다.
반면, CAN 버스의 와이어의 소비전력은 CAN 송수신기에서 줄어든 소비전력(32mW)만큼 증가한다.
그러나 CAN 버스의 와이어는 길게는 40m 이상의 길이를 갖으나, CAN 송수신기는 통상 1cm2 수준의 크기에 불과하다. 따라서 CAN 버스의 와이어는 CAN 송수신기 에 비해 발열밀도(thermal density)는 훨씬 낮다. 때문에 전체적인 시스템 수준의 설계에서는 CAN 송수신기의 발열밀도를 낮추는 편이 시스템 신뢰성을 높이는데 도움이 된다.
도 3은 본 발명의 다른 실시예에 따른 저전력 송수신기의 구성도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 저전력 송수신기는 도 1의 일실시 예에 따른 저전력 송수신기와 다른 점은 제1 타입 제2 트랜지스터와 제1 역전류 방지 소자를 제1 타입 이중 확산형 트랜지스터(P형 DMOS)(PM1)를 사용하여 일체로 구현하는데 있다.
즉, 상기 제1 타입 제2 트랜지스터는 상기 제1 타입 이중 확산형 트랜지스터(PM1)의 트랜지스터 소자(M3)로 구현하고, 상기 제1 역전류 방지 소자는 제1 타입 이중 확산형 트랜지스터의 기생 다이오드(PD1)로 구현한다. 여기에서, 기생 다이오드(PD1)는 제1 타입 이중 확산형 트랜지스터의 바디와 반도체 층의 접합으로 생성되는 다이오드이며 제1 타입 이중 확산형 트랜지스터(PM1)에 내재적이다.
이와 유사하게, 본 발명의 다른 실시예에 따른 저전력 송수신기는 도 1의 일실시 예에 따른 저전력 송수신기의 제2 타입 제2 트랜지스터와 제2 역전류 방지 소자를 제2 타입 이중 확산형 트랜지스터(PM2)를 사용하여 일체로 구현한다.
즉, 상기 제2 타입 제2 트랜지스터는 상기 제2 타입 이중 확산형 트랜지스터(PM2)의 트랜지스터 소자(M4)로 구현하고, 상기 제2 역전류 방지 소자는 제2 타입 이중 확산형 트랜지스터(PM2)의 기생 다이오드(PD2)로 구현한다. 여기에서, 기생 다이오드(PD2)는 제2 타입 이중 확산형 트랜지스터(PM2)의 바디와 반도체 층의 접합으로 생성되는 다이오드이며 제2 타입 이중 확산형 트랜지스터(PM2)에 내재적이다.
여기에서, 상기 이중 확산형 트랜지스터는 연속적으로 확산공정을 두번 진행함으로써 채널 길이를 짧게한 것으로, 고전류 및 고전압을 인가할 수 있는 장점을 가지고 있다.
이와 같은 이중 확산형 트랜지스터는 다시 VDMOS(Vertical Double Diffused MOS)와 LDMOS(Lateral Double Diffused MOS)로 분류할 수 있는데, VDMOS는 주로 개별소자로 구성되고 LDMOS는 주로 전원 IC의 출력단에 적용된다. 본 발명에서는 이중 확산형 트랜지스터로 LDMOS를 사용한다.
이처럼 본 발명은 DMOS 공정을 이용한 설계에서 더욱 가격경쟁력을 갖는데, DMOS 공정에서 제공하는 DMOS의 기생 다이오드(parasitic diode)를 이용하여 트랜지스터와 다이오드를 동시에 구현할 수 있기 때문이다. 이 경우 추가적인 비용 없이 본 발명을 구현할 수 있다.
도 4는 본 발명의 일실시 예에 따른 저전력 CAN 송수신기의 제어 방법의 흐름도이다.
도 4를 참조하면, 본 발명의 일실시 예에 따른 저전력 CAN 송수신기의 제어 방법은 드라이버가 외부에서 우성인 드라이브 신호가 입력되면(S10), 제1 역전류 방지 소자가 오프 상태를 유지한 상태에서 기준 전압 단자에서 제1 버스 단자 사이에 전류 경로를 형성한다(S12).
이를 좀더 구체적으로 살펴보면, 드라이버는 송수신부의 제1 타입 제1 트랜지스터와 제1 타입 제2 트랜지스터를 온시켜 기준전압 단자에서 제1 버스 단자 사이에 전류 경로를 형성하여 캔 버스를 우성(dominant) 상태로 만든다.
그리고, 드라이버는 제2 역전류 방지 소자가 오프 상태를 유지한 상태에서 제2 버스 단자에서 접지 단자 사이에 전류 경로를 형성한다(S14).
이를 좀더 구체적으로 살펴보면, 드라이버는 송수신부의 제2 타입 제1 트랜지스터와 제2 타입 제2 트랜지스터를 온시켜 제2 버스 단자에서 접지 단자 사이에 전류 경로를 형성한다.
한편, 드라이버는 외부에서 열성인 드라이브 신호가 입력되면(S16) 기준 전압 단자에서 제1 버스 단자 사이의 전류 경로를 차단하여 캔버스를 열성( recessive)인 상태로 만든다. 이때, 제1 역전류 방지 소자는 오프 상태를 유지한다(S18).
이를 좀더 구체적으로 살펴보면,드라이버는 외부에서 열성인 드라이브 신호가 입력되면 송수신부의 제1 타입 제1 트랜지스터와 제1 타입 제2 트랜지스터를 오프시켜 기준전압 단자에서 제1 버스 단자 사이에 전류 경로를 차단하여 캔 버스를 열성(recessive) 상태로 만들도록 한다.
또한, 드라이버는 제2 버스 단자에서 접지 단자 사이에 전류 경로를 차단하며, 제2 역전류 방지 소자는 오프 상태를 유지한다(S20).
이를 좀더 구체적으로 살펴보면,드라이버는 외부에서 열성인 드라이브 신호가 입력되면 송수신부의 제2 타입 제2 트랜지스터와 제2 타입 제2 트랜지스터를 오프시켜 제2 버스 단자에서 접지 단자 사이에 전류 경로를 차단한다.
이때, 전류 경로가 차단됨에 따라 제1 역전류 방지 소자와 제2 역전류 방지 소자도 턴 오프(turn-off) 되나, 이때는 외부쪽으로부터(와이어 쪽으로부터)의 고전압(high-voltage)이 인입될시 회로가 손상되지 않도록 하는 역전류 방지용으로 동작하게 된다(S22).
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 기재된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의해서 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10 : 드라이버 20 : 송수신부
21 : 제1 버스 단자 22 : 제2 버스 단자
30 : 캔 버스 31 : 제1 와이어
32 : 제2 와이어

Claims (4)

  1. 삭제
  2. (A) 드라이버가 우성인 드리이브 신호를 입력받으면, 제1 역전류 방지 소자가 오프 상태에서 기준 전압 단자에서 제1 버스 단자 사이에 전류 경로를 형성하는 단계;
    (B) 드라이버가 우성인 드리이브 신호를 입력받으면, 제2 역전류 방지 소자가 오프 상태에서 제2 버스 단자에서 접지 단자 사이에 전류 경로를 형성하는 단계;
    (C) 드라이버가 열성인 드리이브 신호를 입력받으면, 제1 역전류 방지 소자가 오프 상태에서 기준 전압 단자에서 제1 버스 단자 사이에 전류 경로를 차단하는 단계; 및
    (D) 드라이버가 열성인 드리이브 신호를 입력받으면, 제2 역전류 방지 소자가 오프 상태에서 제2 버스 단자에서 접지 단자 사이에 전류 경로를 차단하는 단계를 포함하며,
    상기 (A) 단계는
    (A-1) 드라이버가 외부에서 우성인 드라이브 신호를 입력받는 단계;
    (A-2) 드라이버가 송수신부의 제1 타입 제1 트랜지스터와 제1 타입 제2 트랜지스터를 온시켜 기준전압 단자에서 제1 버스 단자 사이에 전류 경로를 형성하는 단계; 및
    (A-3) 상기 제1 역전류 방지 소자는 오프 상태를 유지하는 단계를 포함하는 CAN 송수신기 제어 방법.
  3. (A) 드라이버가 우성인 드리이브 신호를 입력받으면, 제1 역전류 방지 소자가 오프 상태에서 기준 전압 단자에서 제1 버스 단자 사이에 전류 경로를 형성하는 단계;
    (B) 드라이버가 우성인 드리이브 신호를 입력받으면, 제2 역전류 방지 소자가 오프 상태에서 제2 버스 단자에서 접지 단자 사이에 전류 경로를 형성하는 단계;
    (C) 드라이버가 열성인 드리이브 신호를 입력받으면, 제1 역전류 방지 소자가 오프 상태에서 기준 전압 단자에서 제1 버스 단자 사이에 전류 경로를 차단하는 단계; 및
    (D) 드라이버가 열성인 드리이브 신호를 입력받으면, 제2 역전류 방지 소자가 오프 상태에서 제2 버스 단자에서 접지 단자 사이에 전류 경로를 차단하는 단계를 포함하며,
    상기 (B) 단계는
    (B-1) 드라이버가 외부에서 우성인 드라이브 신호를 입력받는 단계;
    (B-2) 드라이버가 송수신부의 제2 타입 제1 트랜지스터와 제2 타입 제2 트랜지스터를 온시켜 제2 버스 단자에서 접지 단자 사이에 전류 경로를 형성하는 단계; 및
    (B-3) 상기 제2 역전류 방지 소자는 오프 상태를 유지하는 단계를 포함하는 CAN 송수신기 제어 방법.
  4. 청구항 2항 또는 제3항에 있어서,
    (E) 제1 역전류 방지 소자와 제2 역전류 방지 소자가 오프된 상태에서 와이어쪽으로부터 고전압(high-voltage)이 인입될시 역전류를 방지하는 단계를 더 포함하는 CAN 송수신기 제어 방법.
KR1020160116493A 2016-09-09 2016-09-09 저전력 can 송수신기 제어 방법 KR101702435B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160116493A KR101702435B1 (ko) 2016-09-09 2016-09-09 저전력 can 송수신기 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160116493A KR101702435B1 (ko) 2016-09-09 2016-09-09 저전력 can 송수신기 제어 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150141134A Division KR101666569B1 (ko) 2015-10-07 2015-10-07 저전력 can 송수신기

Publications (1)

Publication Number Publication Date
KR101702435B1 true KR101702435B1 (ko) 2017-02-06

Family

ID=58108822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160116493A KR101702435B1 (ko) 2016-09-09 2016-09-09 저전력 can 송수신기 제어 방법

Country Status (1)

Country Link
KR (1) KR101702435B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897895B1 (ko) 2002-09-18 2009-05-18 페어차일드코리아반도체 주식회사 반도체 소자
JP2012172568A (ja) 2011-02-21 2012-09-10 Ngk Spark Plug Co Ltd グロープラグの通電制御装置
WO2012159082A2 (en) * 2011-05-19 2012-11-22 Qualcomm Incorporated Apparatus and methods for media access control header compression

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897895B1 (ko) 2002-09-18 2009-05-18 페어차일드코리아반도체 주식회사 반도체 소자
JP2012172568A (ja) 2011-02-21 2012-09-10 Ngk Spark Plug Co Ltd グロープラグの通電制御装置
WO2012159082A2 (en) * 2011-05-19 2012-11-22 Qualcomm Incorporated Apparatus and methods for media access control header compression

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
데이터시트(TEXAS INSTRUMENTS, "SN65HVD1050 EMC Optimized CAN Bus Transceiver", 2015.02.10.)* *

Similar Documents

Publication Publication Date Title
US8436653B2 (en) Low power multi-level signaling
US7474118B2 (en) Transmission circuit, data transfer control device and electronic equipment
JP5313261B2 (ja) 低電圧アプリケーションのためのマルチモード出力構成を有する自己バイアス装置差動信号回路のための装置および方法
US20180314285A1 (en) Adaptive Common Mode Dimmer
US20080068770A1 (en) Bus driver including control circuit for overvoltage protection
US10341165B2 (en) CAN transmitter with fast CANL control loop
US9502889B2 (en) Controller area network node transceiver
US20090243748A1 (en) Semiconductor device
US7119600B2 (en) Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology
US6246262B1 (en) Output buffer for a low voltage differential signaling receiver
KR101666569B1 (ko) 저전력 can 송수신기
US7068077B1 (en) LVDS output driver having low supply voltage capability
KR101702435B1 (ko) 저전력 can 송수신기 제어 방법
US10447269B1 (en) Level shifter
US10236883B1 (en) All-digital low voltage swing circuit for intra-chip interconnection
US5939926A (en) Integrated circuit output driver for differential transmission lines
US7327356B2 (en) Data transmission device and data transmission method
JP2015019160A (ja) ドライバ回路、それを用いた差動トランスミッタ、電子機器、産業機器
US9210011B2 (en) Push-pull source-series terminated transmitter apparatus and method
US9520708B2 (en) Protection circuit, interface circuit, and communication system
Wang et al. 2× VDD 500 MHz digital output buffer with optimal driver transistor sizing for slew rate self-adjustment and leakage reduction using 28-nm CMOS process
US10742215B1 (en) Circuit to support multiple voltage level input/output
US20230075962A1 (en) Termination for Pulse Amplitude Modulation
JP2008311996A (ja) 信号出力装置及び通信ドライバ装置
US20110074465A1 (en) Data communication circuit, transmission apparatus, reception apparatus, and transmission/reception system

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
R401 Registration of restoration