KR101701669B1 - Adaptive soft video switch for field programmable gate arrays - Google Patents

Adaptive soft video switch for field programmable gate arrays Download PDF

Info

Publication number
KR101701669B1
KR101701669B1 KR20157033133A KR20157033133A KR101701669B1 KR 101701669 B1 KR101701669 B1 KR 101701669B1 KR 20157033133 A KR20157033133 A KR 20157033133A KR 20157033133 A KR20157033133 A KR 20157033133A KR 101701669 B1 KR101701669 B1 KR 101701669B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
field
soft
arrays
video
gate
Prior art date
Application number
KR20157033133A
Other languages
Korean (ko)
Other versions
KR20150143851A (en )
Inventor
이즈메일 오즈사락
Original Assignee
아셀산 엘렉트로닉 사나이 베 티카렛 아노님 시르케티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment ; Cameras comprising an electronic image sensor, e.g. digital cameras, video cameras, TV cameras, video cameras, camcorders, webcams, camera modules for embedding in other devices, e.g. mobile phones, computers or vehicles
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268Signal distribution or switching
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device
    • H04N1/32502Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device in systems having a plurality of input or output devices

Abstract

본 발명은 FPGA에서 비디오를 스위치하는 시스템 및 방법에 연관된다. The present invention is related to a system and method for switching the video from the FPGA. 본 발명의 목표는 클락 스위치 요건을 제거하는 것이다. The goal of the invention is to eliminate the clock switch requirements. 본 발명의 다른 목표는 입력 및 출력 비디오의 수를 조정하기 위해 유연성을 제공하는 것이다. Other objectives of the present invention is to provide the flexibility to adjust the number of the input and output video. 본 발명의 다른 목표는 프레임 버퍼(외부 메모리) 제공의 필요성을 제거하는 것이다. Other objectives of the present invention is to eliminate the need for providing a frame buffer (external memory). 본 발명의 또 다른 목표는 프레임 레이턴시를 추가하지 않고 더 적은 라인 레이턴시를 추가하는 것이다. Another objective of the invention is to add a line less latency without adding any frame latency. 본 발명의 또 다른 목표는 다른 입력과 출력 사이에서 스위치할 수 있는 사용자 제어를 제공하는 것이다. Another objective of the present invention is to provide a user control to switch between the different inputs and outputs.

Description

FPGA의 적응형 소프트 비디오 스위치{ADAPTIVE SOFT VIDEO SWITCH FOR FIELD PROGRAMMABLE GATE ARRAYS} Adaptive video soft switch of the FPGA {ADAPTIVE SOFT VIDEO SWITCH FOR FIELD PROGRAMMABLE GATE ARRAYS}

본 발명은 FPGA의 비디오를 스위치하는 시스템 및 방법에 연관된다. The present invention is related to a system and method for the switches of the video FPGA.

유럽 특허 European Patent EP1956832는 적어도 두 개의 비디오 소스 중 각각의 하나로부터 적어도 두 명의 사용자가 비디오 데이터를 볼 수 있도록 허용하는 비디오 스위치를 제시한다. EP1956832 proposes a video switch, which allows to see the at least two users, the video data from each one of at least two video sources. 비디오 스위치는 적어도 두 개의 비디오 소스 중 하나를 선택하는 스위치 및 스위치와 연결되는 적어도 하나의 샘플러를 포함한다. The video switch includes at least one sampler which is connected with at least a switch and a switch for selecting one of the two video sources. 샘플러는 적어도 두 개의 비디오 소스로부터 비디오 데이터를 샘플링한다. Sampler to sample the video data from at least two video sources. 비디오 스위치는 스위치를 제어하는 컨트롤러 및 적어도 두 개의 비디오 소스 중 하나를 선택하고 비디오 데이터의 프레임을 샘플링하는 샘플러를 더 포함한다. Video switch selects one of the controller for controlling the switches and at least two video sources, and further comprising a sampler for sampling a frame of video data. 출력은 비디오 데이터를 적어도 두 사용자에게 전송하도록 제공된다. Output is provided to transmit the video data to at least two users. 출력은 적어도 두 명의 최대 동시 사용자를 지원하고, 비디오 스위치의 샘플러의 수는 최대 동시 사용자의 수보다 적고, 본 발명에 따른 비디오는 비디오 데이터를 캡쳐하는 샘플러가 적어도 두 명의 동시 사용자 사이에서 공유되도록 허용한다. The output is allowed to be at least supports two maximum number of concurrent users and the number of the sampler of the video switch is less than the maximum number of concurrent users, and video according to the present invention is shared between a sampler to capture the video data into at least two simultaneous users do. 이는 비디오 스위치를 구현하기 위해 요구되는 하드웨어의 복잡성 및 비용 사이즈를 감소시킨다. This reduces the complexity, size and cost of the hardware required for implementing the video switch. 본 발명의 일실시예에서, 샘플러는 프로그램 가능한 위상 잠금 루프(Phase Locked Loop)를 포함할 수 있고, 위상 고정 루프는 패스트 잠금 모드를 선택적으로 가질 수 있다. In one embodiment of this invention, the sampler may comprise a programmable phase-locked loop (Phase Locked Loop), a phase locked loop may have a fast lock mode selectively. 그러나 이러한 시스템은 비디오 프레임 버퍼를 요구하고, 비디오 프레임 버퍼링은 외부 메모리의 이용을 요구한다. However, these systems require a video frame buffer, and video frame buffers requires the use of an external memory. 추가로 비디오 프레임 버퍼링은 비디오 레이턴시를 추가한다. Additional video frame buffer is added to the video latency.
미국 특허 제US20050046748호는 다중의 입력 사이에서 스위칭하는 비디오를 실행하는 시스템 및 방법을 제시하고 출력이 제시된다. U.S. Patent No. US20050046748 is presented a system and method for running a video switching between a multiple input and present the output. 일실시예에서, 시스템은 적어도 하나의 사용자 인터페이스, 복수의 비디오 입력 및 복수의 비디오 출력에 연결되는 비디오 박스를 포함한다. In one embodiment, the system includes a video box connected to at least one user interface, a plurality of video inputs and a plurality of video outputs. 비디오 박스는 적어도 하나의 사용자 인터페이스 및 복수의 비디오 입력 및 복수의 비디오 출력에 연결되는 비디오 스위치를 포함한다. The video box comprises at least one user interface and a plurality of video inputs and a plurality of video switch which is connected to the video output. 사용자 인터페이스의 활성화는 생성되는 비디오 제어 신호로 보내지는 비디오 제어 신호를 생성한다. Activation of the user interface is configured to generate the video control signal sent to the video control signal is generated. 비디오 컨트롤러는 수신되는 비디오 제어 신호에 기반하여 비디오 스위칭 신호를 생성한다. Video controller based on the received video control signal to generate a video signal switching. 비디오 스위치는 생성되는 비디오 제어 신호에 기반하여 복수의 비디오 입력 중 적어도 하나를 복수의 비디오 출력 중 적어도 하나로 연결시킨다. Video switch connects at least one of a plurality of input video based on the video control signal is generated to at least one of the plurality of video outputs. 그러나 이러한 시스템에서 FIFO는 비디오 스위칭을 위해 이용되지 않고, 실제로 FIFO는 비디오 스위칭 명령을 숨기기 위해 이용된다. However, in such a system FIFO is not used for video switching, in practice FIFO is used to hide the video switching command. 또한 이러한 시스템은 비디오 스위칭을 위한 FPGA를 이용하지 않고, 아날로그 장치(Analog Device)에 의해 생성되는 특별한 마이크로칩을 이용하고, 이러한 시스템에서 비디오 시스템 프로세스는 소프트웨어가 아닌 하드웨어에서 수행된다. In addition, these systems do not use the FPGA for video switching, an analog device using a special microchip produced by the (Analog Device) and, in this system, the video system, the process is performed in hardware rather than software.
중국 특허 제CN202276408호는 관리 가능한 비디오 매트릭스 스위칭 기기를 개시하고, W77E58 단일 칩 마이크로 컴퓨터 모듈, AD8115 비디오 매트릭스 스위칭 모듈, AD8054 비디오 드라이빙 모듈, FPGA(Field Programmable Gate Array) 비디오 검출 모듈 및 다른 기능의 모듈을 포함한다. Chinese patent CN202276408 discloses a discloses a manageable video matrix switching device, the W77E58 single chip microcomputer module, AD8115 video matrix switching module, AD8054 video driving module, FPGA (Field Programmable Gate Array) video detection module and modules of different functions It includes. 관리 가능한 비디오 매트릭스 스위칭 기기는 관리 가능한 비디오 매트릭스 스위칭 기기에 의해, 관련된 중요한 부분을 중요한 기기의 동작 조건 또는 중요한 장소와 연관되는 상황을 적절하고 효율적으로 모니터링하도록 하기 위해, 요구되는 바와 같이 여덟 경로의 모니터링되는 비디오 입력 및 열여섯 개의 모니터링되는 비디오 출력의 매트릭스 스위칭을 수행하고, 스위칭되는 비디오 입력 및 비디오 출력을 요구되는 부분으로 전송하기 위해 이용되는 디스플레이 콘솔에서 터치하고, 기기에 관한 상태 모니터링 및 상태 관리를 기기 관리 소프트웨어를 통해 수행하고, 네트워크 원격 제어 채널 스위칭을 수신할 지 여부와 이와 유사한 것이 충족될 수 있는 지를 선택할 수 있는 장점을 가진다. Administrable video matrix switching device are monitored, the eight paths as required to ensure that the appropriate and Monitoring effectively the situation in which by a manageable video matrix switching device, associating the important parts related to operating conditions or critical location of the relevant equipment that performs the matrix switching of the video input and sixteen of the monitored video output, and the touch on the display console that is used to send the required video input and video output switching section for status monitoring, and status management of the device performed by the device management software, and has an advantage that can be selected if there was not whether, and the like to receive a network-channel remote control switch can be met. 그러나, 입력 비디오의 여덟 경로는 직접 출력을 통해 물리적으로 검출될 수 있다. However, the eight path of the input video may be detected physically by the output directly. 따라서, 관리 가능한 비디오 매트릭스 스위칭 기기는 제한된 쉽(ship) 공간 및 테스팅 기기 하에서 디스플레이 콘솔의 분해(dismantling) 없이 고장을 결정하는 역할을 수행할 수 있다. Thus, a manageable video matrix switching device may perform a role of determining the failure without decomposition (dismantling) of the display console in a limited easy (ship) area and a testing instrument. 그러나 이러한 시스템은 비디오 스위칭을 위한 FPGA를 이용하지 않고, 아날로그 장치에 의해 생성되는 특별한 마이크로 칩을 이용한다. However, these systems do not use the FPGA for video switching, it uses a special microchip produced by the analog device.
다른 비디오 포맷은 다른 픽셀 클락을 가진다. Other video formats have different pixel clock. 따라서, 이러한 비디오 사이를 스위칭하기 위해서는 클락 스위치를 이용하여야 한다. Therefore, in order to switch between such video to be used for the clock switch. 그러나, 클락 스위치에 대한 두 가지 문제가 있다. However, there are two problems with the clock switch. 하나는 클락 스위치 입력의 수가 제한되는 것이고, 그 결과 많은 비디오 입력을 이러한 스위치에 연결하는 것이 불가능하다. One is that a limited number of input clock switch, and as a result it is not possible to connect a number of video input to this switch. 다른 하나는 클락 스위치의 이용이 FPGA (Field Programmable Gate Array) 이용과 강하게 연관되는 점이다. The other is the point where the use of the clock switch strongly associated with FPGA (Field Programmable Gate Array) used. 고밀도의 FPGA에서, 클락 스위치가 불가능할 수 있다. In the high density FPGA, it may not be possible to switch the clock.

본 발명의 목적은 클락 스위치 요건을 제거하는 것이다. An object of the present invention is to eliminate the clock switch requirements.
본 발명의 다른 목적은 입력 및 출력 비디오 수를 조정하도록 유연성을 제공하는 것이다. Another object of the invention is to provide the flexibility to adjust the number of the input and output video.
본 발명의 다른 목적은 프레임 버퍼(외부 메모리)의 필요성을 제거하는 것이다. Another object of the invention is to eliminate the need for a frame buffer (external memory).
본 발명의 다른 목적은 프레임 레이턴시를 추가하지 않고, 라인 레이턴시보다 적게 추가하는 것이다. Another object of the invention is that no additional frame latency, adding less than the line latency.
본 발명의 다른 목적은 다른 입력 출력 사이에서 스위치하도록 사용자 제어를 제공하는 것이다. Another object of the invention is to provide a user control to switch between the different input and output.

비디오 스위치 시스템(1)을 위한 인벤티브 시스템은 상기 비디오 스위치 시스템을 제어하고, 상기 비디오 스위치 시스템(1)의 다른 모든 부분을 서로 연결하는 적어도 하나의 메인 제어 인터페이스(2); At least one of the main control interface for inventory creative systems for video switch system (1) controls said video switch system, connecting all of the other portion of the video switch system (1) to each other (2); 상기 들어오는 비디오 라인을 캡쳐하고, 상기 들어오는 비디오 라인을 상기 메인 제어 인터페이스(2)로 송신하는 적어도 두 개의 비디오 입력 인터페이스(3); Capturing the incoming video line, and at least two video input interfaces (3) for transmitting the incoming video lines to the main control interface (2); 상기 메인 제어 인터페이스(2)로부터 상기 스위치되는 비디오를 획득하고, 상기 스위치되는 비디오를 상기 출력으로 송신하는 적어도 하나의 비디오 출력 인터페이스($); At least one video output interface ($) for obtaining a video in which the switch from the main control interface (2) and transmits the video to which the switch to the output; 및 상기 사용자 선택 및 제어를 캡쳐하고, 상기 명령을 상기 메인 제어 인터페이스(2)로 송신하는 적어도 하나의 사용자 인터페이스(5)를 필수적으로 포함한다. And essentially it comprises the at least one user interface (5) to capture the user's selection and control, and sends the command to the main control interface (2).
비디오 스위치 방법(100)을 위한 인벤티브 방법은 상기 비디오 입력 인터페이스(3)에 의해 비디오를 획득하는 단계(101); Inventory capacitive method for video switch, the method 100 includes the steps of: obtaining a video by the video input interface (3) 101; 상기 비디오 입력 인터페이스(3)에 의해 픽셀 클락과 함께 비디오를 상기 메인 제어 인터페이스(2)로 송신하는 단계(102); Sending to the main control interface, (2) the video with the pixel clock by the video input interface (3) 102; 상기 비디오 입력 인터페이스로(3)부터 오는 비디오를 판독하고 메인 제어 인터페이스(2)에 의해 상기 들어오는 비디오의 클락과 메인 제어 인터페이스의 로컬 클락을 비교하는 단계(103); Further comprising: in the video input interface (3) reading out the video coming from the comparison of the local clock of the incoming video clock and the main control interface by the main control interface (2) 103; 메인 제어 인터페이스(2)에 의해 상기 스위칭 공식을 이용하여 비디오를 스위치하는 단계(104); Further comprising: a video switch by using the switching formula by a main control interface, (2) 104; 상기 사용자 인터페이스(5)로부터 사용자에 의해 선택되는 데이터 어드레스를 획득하고, 상기 비디오의 제어 데이터를 숨기도록 상기 어드레스를 상기 비디오로 할당하는 단계(105); Obtaining a data address to be selected by the user from the user interface 5, and assigning the address to the video to hide the control data for the video (105); 메인 제어 인터페이스(2)에 의해 상기 픽셀 데이터에 관해 비디오를 비디오 출력 인터페이스(4)로 송신하는 단계(106); Transmitting the video to the video output interface (4) with respect to the pixel data by the main control interface (2) 106; 비디오 출력 인터페이스에 의해 레지스터에 저장되는 상기 정보에 따라 상기 동기화 신호를 생성하는 단계(107); According to the information which is stored in the register by the video output interface generating the synchronization signal (107); 및 비디오 출력 인터페이스(4)에 의해 비디오를 상기 출력으로 송신하는 단계(108)를 필수적으로 포함한다. And essentially it comprises the steps (108) for transmitting a video to the output by the video output interface (4).

본 발명의 목표를 충족하는 시스템 및 방법은 첨부되는 도면에서 설명된다. System and method for meeting the objectives of the invention are set forth in the accompanying drawings.
도 1은 비디오 스위치를 위한 시스템이다. 1 is a system for the video switch.
도 2는 비디오 스위치를 위한 방법이다. Figure 2 is a process for the video switch.

비디오 스위치 시스템(1)을 위한 인벤티브 시스템은 상기 비디오 스위치 시스템(1)을 제어하고, 상기 비디오 스위치 시스템(1)의 다른 모든 부분을 서로 연결하는 적어도 하나의 메인 제어 인터페이스(2), 상기 들어오는 비디오 라인을 캡쳐하고, 상기 들어오는 비디오 라인을 상기 메인 제어 인터페이스(2)로 송신하는 적어도 두 개의 비디오 입력 인터페이스(3), 상기 메인 제어 인터페이스(2)로부터 상기 스위치되는 비디오를 획득하고, 상기 스위치되는 비디오를 상기 출력으로 송신하는 적어도 하나의 비디오 출력 인터페이스(4), 및 상기 사용자 선택 및 제어를 캡쳐하고, 상기 명령을 상기 메인 제어 인터페이스(2)로 송신하는 적어도 하나의 사용자 인터페이스(5)를 포함한다. Inventory creative systems for video switch system (1) is at least one of the main control interface 2, the incoming controls said video switch system (1) and connect all of the other portion of the video switch system (1) with each other capturing a video line, and obtains a video in which the switch to the incoming video line from the at least two video input interfaces (3), the main control interface (2) to be transmitted to the main control interface (2), in which the switch to include at least one video output interface (4), and at least one user interface (5) to capture the user's selection and control, and sends the command to the main control interface (2) to be transmitted to the output video do.
선호되는 실시예에서, 단계(101)의 "상기 비디오 입력 인터페이스(3)에 의해 비디오를 획득하는 단계"에서, 비디오 입력 인터페이스(3)는 라인 FIFO를 포함한다. In a preferred embodiment, the "step of obtaining a video by the video input interface 3", a video input interface (3) of step 101 includes a line FIFO. 비디오 동기화 신호 vsync, hsync 및 데이터 유효성은 비디오 입력 인터페이스(3)에 의해 캡쳐된다. Video synchronization signal vsync, hsync and efficacy data are captured by a video input interface (3). 들어오는 픽셀 데이터는 비디오 입력 인터페이스(3)에 의한 데이터 유효성 신호 및 픽셀 클락을 이용함으로써 FIFO로 기록된다. Incoming pixel data is written into the FIFO by utilizing a data validity signal and a pixel clock by a video input interface (3).
선호되는 실시예에서, 단계(102)의 "상기 비디오 입력 인터페이스(3)에 의해 픽셀 클락을 이용하여 비디오를 상기 메인 제어 인터페이스(2)로 송신하는 단계"의, 특정 수의 픽셀 데이터가 FIFO로 기록되고 비디오가 메인 제어 인터페이스(2)로 송신된 후, 특정 수의 픽셀 데이터가 FIFO로 기록되는 경우, 단계(103)의 "상기 비디오 입력 인터페이스(3)로부터 오는 비디오를 판독하고 메인 제어 인터페이스(2)에 의해 메인 제어 인터페이스(2)의 로컬 클락과 상기 들어오는 비디오의 클락을 비교하는 단계"에서 메인 제어 인터페이스(2)는 시작하고, 단계(104)의 "메인 제어 인터페이스(2)에 의해 스위칭 공식을 이용하여 비디오를 스위칭하는 단계"에서, 상기 메인 제어 인터페이스(2)는 동작의 스위칭을 하고, "대기"를 요구받은 비디오의 특정 수는 공식: In a preferred embodiment, pixel data of a specific number of "step of sending to the main control interface, (2) the video using a pixel clock by the video input interface (3)" of step 102 is a FIFO after the recording, and the video is sent to the main control interface (2), the pixel data of the specific number is read out a "video coming from the video input interface (3) when written in FIFO, step 103, and the main control interface ( 2) to the switching by the main control interface, (2) the main control interface, (2) comparing the clock of the incoming video and the local clock "of the main control interface (2) is started, and the step (104 in)" on by the method comprising using the formula switches the video "in the main control interface, (2) the switching of the operation," a certain number of video requested standby "is the formula:

Figure 112016101197280-pct00001
를 이용하여 계산될 수 있다. Using a it can be calculated. 성공적으로 라인 지속(duration)을 이용하고 판독 동작을 완료하기 위해서, 비디오가 들어오는 동안, 로컬 클락은 픽셀 클락보다 동일하거나 높아야한다. In order to successfully use the line duration (duration), and to complete the read operation, while the incoming video, the local clock must be higher or equal to the pixel clock. 단계(105)의 "사용자에 의해 상기 사용자 인터페이스(5)로부터 선택되는 데이터 어드레스를 획득하고 상기 어드레스를 상기 비디오 제어 데이터를 숨기도록 상기 비디오로 할당하는 단계" 후에, 사용자 인터페이스(5)는 상기 비디오 플로우 제어를 수행하고 사용자 인터페이스(5)는 사익 데이터를 보관하도록 어드레스 공간(레지스터)을 포함한다. After "by the user to obtain a data address is selected from the user interface (5) assigning the address to the video to hide the video control data" in the step 105, the user interface 5 is the video perform a flow control and a user interface (5) comprises an address space (register) to store the data Sykes. WR_EN 신호는 데이터를 어드레스로 기록하기 위해 이용된다. WR_EN signal is used for writing data to the address. 데이터는 비디오 입력 및 출력을 위해 필요한 정보를 포함하고, 이러한 어드레스는 메인 제어 인터페이스(2)에 의해 사용자 인터페이스로부터 획득된다. The data includes information necessary for the video input and output, this address is obtained from the user interface by the main control interface (2).
선호되는 실시예에서, 단계(106)의 "메인 제어 인터페이스(2)에 의해 상기 픽셀 데이터에 관해 비디오 출력 인터페이스(4)로 비디오를 송신하는 단계"에서 메인 제어 인터페이스(2)는 상기 로컬 클락 주파수를 이용하여 비디오를 상기 비디오 출력 인터페이스(4)로 송신한다. In a preferred embodiment, the "step of transmitting the video to the video output interface (4) with respect to the pixel data by the main control interface (2)," the main control interface (2) in step 106 wherein the local clock frequency using transmits the video to the video output interface (4).
선호되는 실시예에서, 단계(107)의 "비디오 출력 인터페이스에 의해 레지스터에 저장되는 상기 정보에 따라 상기 동기화 신호를 생성하는 단계"에서, 비디오 출력 인터페이스(4)는 레지스터에 저장되는 정보에 따라 상기 필요한 동기화 신호를 생성한다. In a preferred embodiment, the "step of generating the synchronization signal in response to the information which is stored in the register by the video output interface" in the step 107, a video output interface (4) is the based on the information stored in the register It generates the necessary synchronization signals. 메인 정보는 레지스터에 저장된다. Main information is stored in the register.
모든 비디오는 스위치되는 비디오 입력의 수, 및 출력 동기화 신호의 극성을 출력한다. All video and outputs the polarity of the number of video switch input, and the output sync signal.
모든 비디오는 픽셀 클락 주파수, 동기화 신호의 극성, 및 연속하여(on a row) 위치하는 픽셀 수가 입력된다. All video is the number of pixels to the polarity, and a series of pixel clock frequency, a synchronization signal (on a row) location is input.
또한, 비디오 출력 인터페이스(4)는 vsync 출력, hsync 출력, 데이터 유효성 출력 및 픽셀 데이터 출력 신호를 생성한다. In addition, the video output interface 4 generates an output vsync, hsync output, data validation output and the pixel data output signal. 입력 동기화 신호는 로컬 클락에 의해 버퍼링되고, 출력 동기화 신호는 입력 동기화 신호 상태에 따라 생성된다. Input synchronization signal is buffered by a local clock, and the output synchronization signal is produced in accordance with the input synchronization signal state. 다음으로, 비디오 출력 인터페이스는 선택된 비디오를 출력으로 송신한다. Next, a video output interface, and transmits the selected video output.

도면에 도시되는 요소는 다음과 같이 부호화된다. Elements shown in figures are coded as follows:
1. 비디오 스위치 시스템 1. Video Switch System
2. 메인 제어 인터페이스 2. The main control interface
3. 비디오 입력 인터페이스 3. Video input interface
4. 비디오 출력 인터페이스 4. Video Output Interface
5. 사용자 인터페이스 5. User Interface

Claims (11)

  1. 비디오 스위치 시스템을 위한 인벤티브 시스템에 있어서, In the inventory creative systems for video switch system,
    상기 비디오 스위치 시스템을 제어하고, 상기 비디오 스위치 시스템의 다른 모든 부분을 서로 연결하는 적어도 하나의 메인 제어 인터페이스; At least one of the main control interface for controlling the video switch system, connecting all of the other portion of the video switch system with one another;
    들어오는 비디오 라인을 캡쳐하여 상기 메인 제어 인터페이스로 송신하는 적어도 두 개의 비디오 입력 인터페이스; To capture incoming video lines, at least two video input interfaces for transmitting to the main control interface;
    상기 메인 제어 인터페이스로부터 스위치되는 비디오를 획득하고, 상기 스위치되는 비디오를 출력으로 송신하는 적어도 하나의 비디오 출력 인터페이스; At least one video output interface for obtaining a video is switched from the main control interface, and transmits the video to be output to the switch; And
    사용자 선택 및 제어를 캡쳐하고, 명령을 상기 메인 제어 인터페이스로 송신하는 적어도 하나의 사용자 인터페이스 At least one user interface that captures the user's selection and control, and transmits the command to the main control interface,
    를 필수적으로 포함하고, Including the essential and,
    상기 메인 제어 인터페이스는 상기 비디오 입력 인터페이스로부터 오는 비디오를 판독하고 들어오는 비디오의 픽셀 클락과 상기 메인 제어 인터페이스의 로컬 클락을 비교하고 스위칭 공식을 이용하여 비디오를 스위치하는 것을 특징으로 하는 시스템. The main control interface, the system characterized in that switch a video by comparing the local clock in reading out the video coming from the video input interface, and the pixel clock of the incoming video and the main control interface, using the switching formula.
  2. 비디오 스위치 방법을 위한 인벤티브 방법에 있어서, In the inventory capacitive method for video switch method,
    비디오 입력 인터페이스에 의해 비디오를 획득하는 단계; Obtaining a video by the video input interface;
    상기 비디오 입력 인터페이스에 의해 픽셀 클락과 함께 비디오를 메인 제어 인터페이스로 송신하는 단계; Sending a video with a pixel clock to the main control interface by the video input interface;
    상기 비디오 입력 인터페이스로부터 오는 비디오를 판독하고 메인 제어 인터페이스에 의해 들어오는 비디오의 픽셀 클락과 메인 제어 인터페이스의 로컬 클락을 비교하는 단계; Reading the video coming from the video input interface and compare the local clock for the video pixel clock and the main control interface, incoming by the main control interface;
    메인 제어 인터페이스에 의해 스위칭 공식을 이용하여 비디오를 스위치하는 단계; Further comprising: a video switch by using the switching formula by the main control interface;
    사용자 인터페이스로부터 사용자에 의해 선택되는 데이터 어드레스를 획득하고, 상기 비디오의 제어 데이터를 숨기도록 상기 어드레스를 상기 비디오로 할당하는 단계; Obtaining a data address to be selected by the user from a user interface, and assigning the address to the video to hide the control data of the video;
    메인 제어 인터페이스에 의해 픽셀 데이터에 관해 비디오를 비디오 출력 인터페이스로 송신하는 단계; Transmitting the video to the video output interface with respect to the pixel data by the main control interface;
    비디오 출력 인터페이스에 의해 레지스터에 저장되는 정보에 따라 동기화 신호를 생성하는 단계; Generating a synchronization signal based on the information stored in the register by the video output interface; And
    비디오 출력 인터페이스에 의해 비디오를 상기 출력으로 송신하는 단계 Transmitting a video to the output by the video output interface
    를 필수적으로 포함하는 방법. The method essentially as.
  3. 제1항에 있어서, According to claim 1,
    동기화 신호 vsync, hsync 및 데이터 유효성을 캡쳐하는 비디오 입력 인터페이스를 특징으로 하는 시스템. The system characterized by a video input interface for capturing synchronization signal vsync, hsync and data validity.
  4. 제1항에 있어서, According to claim 1,
    공식 Formula
    Figure 112016101197280-pct00002
    을 이용하여 상기 비디오를 스위치하는 메인 제어 인터페이스를 특징으로 하는 시스템. The system characterized by a main control interface for the video switch using.
  5. 제1항에 있어서, According to claim 1,
    vsync 출력, hsync 출력, 데이터 유효성 출력 및 픽셀 데이터 출력 신호를 생성하는 비디오 출력 인터페이스를 특징으로 하는 시스템. vsync output, hsync output, data validation and output system that is characterized by a video output interface for generating the pixel data output signal.
  6. 제1항에 있어서, According to claim 1,
    FPGA를 위한 적응형 소프트 비디오 스위치에 이용되는 메인 제어 인터페이스를 특징으로 하는 시스템. The system characterized by a main control interface for use in an adaptive soft switch for video FPGA.
  7. 제1항에 있어서, According to claim 1,
    클락 스위치 대신 비디오를 스위치하도록 오직 라인 FIFO를 이용하는 메인 제어 인터페이스를 특징으로 하는 시스템. The system characterized by a main control interface, only using a FIFO line to switch the video instead of the clock switch.
  8. 제1항에 있어서, According to claim 1,
    프레임 레이턴시 대신 라인 레이턴시 이하를 추가하는 메인 제어 인터페이스를 특징으로 하는 시스템. Frame latency instead of the system, characterized the main control interface for adding a line or less latency.
  9. 제1항에 있어서, According to claim 1,
    비디오 입력 및 비디오 출력의 개수의 변경을 조정 가능한 구조인 메인 제어 인터페이스를 특징으로 하는 시스템. Video input and video output number system, characterized in an adjustable structure, the main control interface, a change of the.
  10. 제1항에 있어서, According to claim 1,
    다른 비디오 해상도를 위한 조정 가능한 구조인 메인 제어 인터페이스를 특징으로 하는 시스템. System that is characterized by an adjustable structure, the main control interface for a different video resolution.
  11. 제1항에 있어서, According to claim 1,
    비디오 스위치 동작 및 출력 비디오 특성 조절에 이용되는 사용자 인터페이스를 특징으로 하는 시스템. Video switch operation and output system that is characterized by a user interface for use in a video characteristic adjustment.
KR20157033133A 2013-10-14 2013-10-14 Adaptive soft video switch for field programmable gate arrays KR101701669B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/IB2013/002285 WO2015056036A1 (en) 2013-10-14 2013-10-14 Adaptive soft video switch for field programmable gate arrays

Publications (2)

Publication Number Publication Date
KR20150143851A true KR20150143851A (en) 2015-12-23
KR101701669B1 true KR101701669B1 (en) 2017-02-01

Family

ID=49999993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20157033133A KR101701669B1 (en) 2013-10-14 2013-10-14 Adaptive soft video switch for field programmable gate arrays

Country Status (2)

Country Link
KR (1) KR101701669B1 (en)
WO (1) WO2015056036A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052246A1 (en) * 1998-04-03 1999-10-14 Avid Technology, Inc. Method and apparatus for controlling switching of connections among data processing devices
US20090244393A1 (en) * 2008-04-01 2009-10-01 Tomoji Mizutani Signal switching apparatus and control method of signal switching apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836839B2 (en) * 2001-03-22 2004-12-28 Quicksilver Technology, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
EP1473696A3 (en) * 2003-05-01 2008-04-16 Genesis Microchip, Inc. Method and apparatus for efficient transmission of multimedia data packets
US7190412B2 (en) 2003-08-28 2007-03-13 The Boeing Company Video switching systems and methods
GB2446455B (en) 2007-02-08 2011-08-17 Adder Tech Ltd Video switch and method of sampling simultaneous video sources
WO2011000041A1 (en) * 2009-06-30 2011-01-06 Avega Systems Pty Ltd Systems and methods for providing synchronization in a networked environment
CN202276408U (en) 2011-10-28 2012-06-13 韩绍泽 Manageable video matrix switching equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052246A1 (en) * 1998-04-03 1999-10-14 Avid Technology, Inc. Method and apparatus for controlling switching of connections among data processing devices
US20090244393A1 (en) * 2008-04-01 2009-10-01 Tomoji Mizutani Signal switching apparatus and control method of signal switching apparatus

Also Published As

Publication number Publication date Type
KR20150143851A (en) 2015-12-23 application
WO2015056036A1 (en) 2015-04-23 application

Similar Documents

Publication Publication Date Title
EP1217602A2 (en) Updating image frames in a display device comprising a frame buffer
US20060256033A1 (en) Method and apparatus for displaying an image on at least two display panels
US20120062442A1 (en) Combining multiple slate displays into a larger display matrix
US6106468A (en) Ultrasound system employing a unified memory
US20060055626A1 (en) Dual screen display using one digital data output
US20060161948A1 (en) Multi-screen system and driving method thereof
US20070257883A1 (en) Cursor control system and method thereof
US20110013772A1 (en) Method and Apparatus for Fast Switching Between Source Multimedia Devices
EP0788048A1 (en) Display apparatus interface
US20070022234A1 (en) Devices and methods for signal switching and processing
CN102857738A (en) Multi-screen control image display system, multi-screen control method and multi-screen control device
US5745101A (en) Method and apparatus for controlling image display
US6717989B1 (en) Video decoding apparatus and method for a shared display memory system
US20130097460A1 (en) Method of testing universal flash storage (ufs) interface and memory device implementing method of testing ufs interface
US20110242412A1 (en) Display Controller, Method For Operating The Display Controller, And Display System Having The Display Controller
US20060133695A1 (en) Display controller, electronic instrument, and image data supply method
US20120072629A1 (en) Communication system, master device and slave device, and communication method
US20100328237A1 (en) Touch control system for controlling touch panel
US6021171A (en) Multiplexing decoder/counter circuit for monitoring quadrature position encoders
US20050007373A1 (en) Graphics controller providing flexible access to a graphics display device by a host
US20060236012A1 (en) Memory controller, image processing controller, and electronic instrument
US20100088366A1 (en) System and method for transmitting files between electronic devices
JP2009253468A (en) Video controller and method of controlling the same
US20060290983A1 (en) Data access apparatus and method
US20070200858A1 (en) KVM switch and a computer switching method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant