KR101700502B1

KR101700502B1 - 저 잡음 증폭기에 대한 시스템 및 방법

Info

Publication number: KR101700502B1
Application number: KR1020150042574A
Authority: KR
Inventors: 다니엘 케헤르; 토마스 레이트네르; 파울루 올리베이라
Original assignee: 인피니언 테크놀로지스 아게
Priority date: 2014-03-27
Filing date: 2015-03-26
Publication date: 2017-01-26
Also published as: CN104953962A; CN104953962B; US20160233836A1; CN109361364A; KR20150112877A; US9866177B2; US9374042B2; DE102015104621A1; US20150280654A1; DE102015104621B4

Abstract

본 명세서에서 기술된 실시예는, 복수의 개별적인 입력 단자, 복수의 트랜지스터, 및 제 1 기준 단자와 저 잡음 증폭기(LNA)의 단일 출력에 연결된 출력 네트워크를 포함하는 저 잡음 증폭기(LNA)를 포함한다. 각각의 트랜지스터는 도전 경로, 및 복수의 개별적인 입력 단자 중 하나에 연결된 제어 단자를 포함한다. 출력 네트워크는 복수의 트랜지스터 각각의 도전 경로에 또한 연결된다.

Description

저 잡음 증폭기에 대한 시스템 및 방법{SYSTEM AND METHOD FOR A LOW NOISE AMPLIFIER}

본 발명은, 전반적으로 회로 및 증폭기에 관한 것으로, 보다 구체적으로는 저 잡음 증폭기(low noise amplifier : LNA)에 대한 시스템 및 방법에 관한 것이다.

셀룰라 폰, GPS 수신기, 및 Wi-Fi 가능 노트북 및 태블릿 컴포넌트와 같은, 무선 통신 시스템과 함께 사용되는 전자 디바이스는 통상적으로 아날로그 세계에 대한 인터페이스를 갖는 신호 프로세싱 시스템을 포함한다. 이러한 인터페이스는 송신된 전력을 수신하고 수신된 전력을, 아날로그 또는 디지털 신호 프로세싱 기법을 이용하여 복조될 수 있는 아날로그 또는 디지털 신호로 변환하는 유선 및 무선 수신기를 포함할 수 있다. 통상적인 무선 수신기 아키텍처는 저 잡음 증폭기(LNA)를 포함하고, 저 잡음 증폭기는 안테나에 의해 수신될 수 있는 매우 작은 신호를 증폭시키고, 이들 작은 신호에 대해 이득을 제공하고, 이후의 증폭 및/또는 신호 프로세싱 스테이지에 증폭된 신호를 전달한다. LNA에서 이득을 제공함으로써, 후속의 이득 프로세싱 스테이지는 잡음에 대해 덜 민감하게 되어, 시스템의 잡음 수치가 보다 낮아질 수 있다.

LNA 회로는 통상적으로 적어도 하나의 트랜지스터 및 입력 매칭 네트워크를 포함한다. 인덕터 및 캐패시터와 같은 하나 이상의 수동 디바이스로 이루어질 수 있는 입력 매칭 네트워크의 목적은 안테나, 필터, RF 스위치, 또는 다른 회로와 같은 이전의 스테이지에 임피던스 매칭 및/또는 잡음 매칭을 제공하는 것이다. LNA 구현예는 출력 매칭 네트워크, 바이어스 네트워크, 및 캐스코드 트랜지스터와 같은 다른 회로 구조를 또한 포함할 수 있다.

무선 RF 디바이스가 보다 다양한 사양을 갖는 보다 많은 환경에서 사용됨에 따라, 안테나 시스템으로부터 프로세싱 회로로의 신호 경로가 점점 중요해지고 있다. 특히, 이와 같이 다양하고 요구되는 시스템에서의 LNA의 배치 및 사용이 다양한 과제를 제시한다. 그 중에서, 현재의 무선 RF 디바이스를 설계하는 경우에서의 과제의 측면은 감쇠의 효과를 저감하고, 잡음에 대한 감도를 감소시키고, 설계 시간 및 과제를 저감하고, 시스템 데이터 레이트를 증가시키는 것을 포함할 수 있다. 흔히 상충하고, 상호 배타적인 이들 과제는 향상된 LNA 회로 및 시스템 구성에 대한 기회를 제공한다.

실시예에 따르면, 저 잡음 증폭기(LNA)는 복수의 개별적인 입력 단자, 복수의 트랜지스터, 및 제 1 기준 단자와 LNA의 단일 출력에 연결된 출력 네트워크를 포함한다. 각각의 트랜지스터는 도전 경로, 및 복수의 개별적인 입력 단자 중 하나에 연결된 제어 단자를 포함한다. 출력 네트워크는 복수의 트랜지스터 각각의 도전 경로에 또한 연결된다.

본 발명 및 그 장점의 완전한 이해를 위해, 첨부 도면과 함께 취해지는 후술하는 상세한 설명을 참조한다.
도 1은 종래의 시스템의 블록도를 도시하고,
도 2는 실시예의 무선 시스템의 블록도를 도시하고,
도 3은 종래의 저 잡음 증폭기의 개략도를 도시하고,
도 4는 실시예의 저 잡음 증폭기 시스템의 블록도를 도시하고,
도 5a 및 도 5b는 실시예의 저 잡음 증폭기 시스템의 개략도를 도시하고,
도 6은 다른 실시예의 저 잡음 증폭기 시스템의 개략도를 도시하고,
도 7은 또 다른 실시예의 저 잡음 증폭기 시스템의 개략도를 도시하고,
도 8은 저 잡음 증폭기 시스템의 보다 상세한 개략도를 도시하고,
도 9는 다른 실시예의 무선 시스템의 보다 상세한 블록도이고,
도 10은 무선 시스템을 동작시키는 실시예의 방법의 블록도를 도시하고,
도 11은 다른 실시예의 무선 시스템의 블록도를 도시한다.
각종 도면에서 대응하는 참조부호 및 심볼은 달리 표시하지 않는 한 통상적으로 대응하는 부분을 지칭한다. 도면은 실시예의 관련 측면을 명확하게 예시하도록 도시되어 있으며 반드시 실제의 축적대로 도시되어 있지는 않다.

각종 실시예의 구성 및 사용이 이하 상세하게 기술되어 있다. 그러나, 본 명세서에서 기술된 각종 실시예는 광범위한 특정의 문맥에서 적용 가능하다는 것을 이해해야 한다. 기술된 특정의 실시예는 본 발명을 구성하고 사용하기 위한 특정의 방식을 단지 예시하는 것이며 제한된 범위로 해석되어서는 안 된다.

특정의 문맥에서, 즉, 무선 시스템, 및 보다 구체적으로는 안테나 시스템에서의 저 잡음 증폭기(LNA)에서의 각종 실시예를 참조하여 설명된다. 본 명세서에서 기술된 각종 실시예의 몇몇은 모바일 통신, 다중 대역 통신 시스템, 증폭기 회로, LNA 회로, 매칭 네트워크와 축퇴 요소를 갖는 LNA 회로, 및 안테나 시스템 근방으로서 프로세싱 회로로부터 떨어져 위치하는 LNA에 대한 안테나 시스템을 포함한다. 다른 실시예에서, 당 분야에서 알려져 있는 바와 같은 임의의 방식에 따라 임의의 타입의 통신 시스템 또는 증폭기를 포함하는 다른 애플리케이션에 본 발명의 측면이 또한 적용될 수 있다.

본 명세서에서 기술된 실시예에 따르면, 필터 뱅크에 연결된 복수의 LNA를 포함하는 LNA 뱅크가 개시되어 있다. 필터 뱅크는 안테나 스위치에 연결되고 안테나 스위치는 안테나 시스템에 연결된다. 안테나 스위치, 필터 뱅크, 및 LNA 뱅크는 회로들 간의 감쇠를 저감하기 위해 서로 간에 근접하게 캐스케이드된다. LNA 뱅크는 단일 동축 케이블을 통해 RF 칩셋에 연결되고 RF 칩셋은 LNA 뱅크가 다른 구성요소로부터 떨어진 것보다 더 멀리 LNA 뱅크로부터 떨어져 배치될 수 있다. 몇몇 실시예에서, LNA 뱅크의 LNA들은 주어진 시간에서 하나의 LNA만이 인에이블되거나 선택될 수 있다. 다른 실시예에서, LNA 뱅크의 복수의 LNA가 동시에 인에이블되거나 선택될 수 있다. 이러한 실시예에서, LNA 뱅크는 매칭 네트워크를 포함한다.

도 1은 안테나 시스템(102), 다이플렉서(104), 안테나 스위치(106), 필터 뱅크(108), LNA 뱅크(110), 및 RF 칩셋(112)을 포함하는 종래의 무선 시스템(100)의 블록도를 도시한다. 종래 기술에 따르면, 안테나 시스템(102)은 저 대역(LB), 중간 대역(MB), 또는 고 대역(HB)과 같은 상이한 주파수 대역의 신호를 수신하고, 동축 케이블(114)을 통해 안테나 스위치(106)에 신호를 전달하기 전에 다이플렉서(104)에서 신호를 멀티플렉싱한다. 안테나 스위치(106)는 필터 뱅크(108)내의 특정의 필터 1-n에 공급하도록 연결되는 스위치를 선택한다. 특정의 필터 1-n은 특정의 주파수 대역을 필터링하고 선택하며 필터링된 신호를 LNA 뱅크(110)내의 LNA 1-n에 공급한다. 특정의 LNA 1-n은 보다 많은 프로세싱이 수행될 수 있는 RF 칩셋(112)에 증폭된 신호를 공급한다.

배경 기술에서 간략히 기술한 바와 같이, 감쇠 및 잡음은 무선 시스템(100)과 같은 전자 시스템에 관련된다. 구성요소들(102-112) 각각의 사이의 물리적 거리를 증대시키는 것은 각 스테이지 사이의 감쇠를 증대시켜, 시스템의 잡음 성능을 저하시킬 수 있다. 특히, 안테나 시스템(102)과 안테나 스위치(106) 사이에 연결된 동축 케이블(114)은 현저한 감쇠를 초래할 수 있다.

따라서, 본 명세서에서 기술된 실시예는 안테나 스위치, 필터 뱅크, 및 LNA 뱅크가 근접하여 위치하고 감쇠에 의해 영향을 덜 받고 잡음에 덜 민감하도록 구성된 무선 시스템을 포함한다. 실시예의 무선 시스템은 신호 수신을 증대시키기 위해 배치되는 복수의 안테나를 갖는 안테나 시스템을 포함할 수 있다. 이들 안테나는 RF 칩셋으로부터 보다 떨어져 배치되어 동축 케이블을 통해 연결될 수 있다. 각종 실시예에 따르면, 캐스케이드된 회로의 신호 경로에서 안테나 스위치에 근접하고 동축 케이블 이전인 LNA 뱅크에서 증폭이 수행된다. 따라서, 보다 현저한 감쇠가 발생하기 이전에 증폭이 수행되어 전체 잡음 수치가 감소된다.

도 2는 상술한 측면을 예시하며, 안테나 시스템(122), 안테나 스위치(124), 필터 뱅크(126), LNA 뱅크(128), 및 RF 칩셋(132)을 포함하는 실시예의 무선 시스템(120)의 블록도를 도시한다. 각종 실시예에 따르면, 안테나 스위치(124), 필터 뱅크(126), 및 LNA 뱅크(128)는 패키지(134)상에서 근접하게 위치하고, 안테나 시스템(122)은 또한 근접하게 위치하거나 또는 보다 떨어져 위치할 수 있다. 몇몇 실시예에서, 안테나 스위치(124), 필터 뱅크(126), 및 LNA 뱅크(128)는 서로 간에 바로 인접하여 위치한다. 각종 실시예에서, RF 칩셋(132)은 LNA 뱅크(128)로부터 떨어져 위치하고 동축 케이블(130)을 통해 LNA 뱅크(128)에 연결된다. 특정의 실시예에서, 안테나 시스템(122)은 저 대역(LB) 및 중간 대역(MB) 신호를 송신하거나 수신하도록 구성되는 다이플렉서 및 안테나를 포함할 수 있다. 몇몇 실시예에서, 안테나 시스템(122)은 개별적인 고 대역(HB) 안테나 또는 개별적인 저 대역(LB) 안테나를 포함할 수 있다. 안테나 시스템(122)은 다이플렉서 없는 결합된 중간 대역/고 대역(MB/HB) 안테나를 또한 포함할 수 있다.

각종 실시예에 따르면, 신호는 안테나 시스템(122)에서 수신된다. 이들 신호는 복수의 주파수 대역을 포함할 수 있다. 예를 들어, 신호는 700-900MHz의 저 대역(LB), 1.8-2.4GHz의 중간 대역(MB), 및 2.5-3.5GHz의 고 대역(HB)을 포함할 수 있다. 다른 실시예는 이하에서 더 설명되는 바와 같이, 보다 많거나 적은 대역을 포함할 수 있고, 대역은 상이한 주파수 범위에 걸쳐 위치할 수 있다. 안테나 스위치(124)는 특정의 스위치 구성을 선택하고 신호를 필터 뱅크(126)내의 필터 1-n 중 특정의 필터에 연결한다. LNA 뱅크(128)는 LNA 뱅크(128)내의 LNA 1-n 중 대응하는 LNA에서 필터 뱅크(126)내의 특정의 필터로부터 선택된 주파수 대역을 갖는 필터링된 신호를 수신한다. 또한, 수신된 신호는 LNA 뱅크(128)에서 멀티플렉싱되고 단일 출력상에서 제어 케이블(130)을 통해 RF 칩셋(132)에 제공된다.

시스템 요건 또는 사용 환경에 따라, 각종 실시예는 다양한 변형예를 포함한다. 예를 들어, 안테나 시스템(122)은 복수의 안테나를 포함할 수 있다. 다른 실시예에서, 안테나 시스템(122)은 단일 안테나를 포함한다. 안테나 시스템(122)은 단일의 튜닝가능한 안테나 또는 복수의 튜닝가능한 안테나를 포함할 수 있고, 각각의 튜닝가능한 안테나는 특정의 주파수 대역을 송신하고 수신하도록 구성된다. 안테나 스위치(124)는 임의의 수의 스위치를 포함할 수 있다. 2개의 단극 n접점 스위치(single pole n throw switch)를 포함하는 안테나 스위치(124)가 도시되어 있으나, 임의의 구성이 가능하다. 필터 뱅크(126)는 임의의 타입의 대역 필터링(저역 통과, 대역 통과, 또는 고역 통과)을 위한 수동 또는 능동 필터와 같이, 임의의 타입의 n 필터를 포함한다. 다른 실시예에서, n은 1 내지 임의의 수에 해당할 수 있다.

각종 실시예에서, LNA 뱅크(128)는 필터 뱅크(126)내의 필터 1-n 및 동축 케이블(130)에 연결된 m개의 LNA를 포함한다. LNA 뱅크(128)내의 LNA의 수 m은 필터 뱅크(126)내의 필터의 수 n과 동일하거나, 또는 상이한 수일 수 있다. LNA 뱅크(128)내의 LNA는 단일 필터로부터 또는 복수의 필터로부터 입력을 수신할 수 있다. LNA 뱅크(128)내의 LNA 1-m의 출력은 RF 칩셋(132)에 전달되기 위해서 단일 출력에서 멀티플렉싱되고 제어 케이블(130)에 연결된다. 각종 실시예에서, 복수의 LNA 뱅크가 결합될 수 있고 RF 칩셋(132)과 복수의 LNA 뱅크 사이에서 복수의 동축 접속이 연결될 수 있다. 이러한 실시예에서, 각각의 LNA 뱅크는 단일 출력에서 멀티플렉싱된 복수의 LNA를 포함한다. 몇몇 실시예에서, LNA 뱅크(128)내의 하나의 LNA만이 임의의 주어진 시점에서 인네이블되거나 선택될 수 있다. 다른 실시예에서, 복수의 LNA가 주어진 시점에서 선택되거나 인에이블될 수 있고 출력에서 신호가 멀티플렉싱될 수 있다. 일반적으로, 상이한 타입의 실시예 LNA는 다른 도면을 참조하여 이하 더 기술되어 있는 바와 같은 다른 실시예가 아니라 멀티플렉싱에 사용된다.

추가적인 통신 시스템, 다이플렉서, 멀티플렉서, 스탠드얼론(standalone) 필터, 및 프로세싱 회로와 같이, 도시되어 있지 않은 추가적인 구성요소가 무선 시스템(120)에 포함될 수 있다. 각종 실시예에 따르면, 무선 시스템(120)은 임의의 타입의 시스템일 수 있는 패키지(134)상에 형성된다. 예를 들어, 패키지(134)는 셀 폰 또는 태블릿 컴퓨터와 같은 모바일 디바이스내의 인쇄 회로 기판(PCB)일 수 있다.

안테나 시스템(122), 안테나 스위치(124), 필터 뱅크(126), 또는 LNA 뱅크(128)를 포함하는 구성요소들을 함께 근접하게 배치하는 것은 다른 실시예에서 다양한 구성을 포함한다. 몇몇 실시예에서, 이들 구성요소는 서로 간에 바로 인접하여 위치하거나, 또는 안테나 시스템(122)은 보다 떨어질 수 있고 안테나 스위치(124), 필터 뱅크(126), 및 LNA 뱅크(128)는 서로 간에 바로 인접하여 위치한다. 구체적으로, 안테나 스위치(124), 필터 뱅크(126), 및 LNA 뱅크(128)는 패키지(134)상에서 1mm 미만으로 떨어져 배치될 수 있는 한편 RF 칩셋(132)은 LNA 뱅크(128)로부터 70mm 이상 떨어져 위치할 수 있다. 이와 달리, LNA 뱅크(128)와 RF 칩셋(132) 사이의 거리에 대한 LNA 뱅크(128), 필터 뱅크(126), 안테나 스위치(124) 사이의 거리의 비가 1 : 2보다 작도록 이들 거리의 비가 관련될 수 있다. 보다 특정의 실시예에서, 이들 거리의 비는 1 : 10 이하이다. 즉, RF 칩셋(132)은 필터 뱅크(126)가 LNA 뱅크(128)나 안테나 스위치(124)로부터 떨어져 있는 것보다 10배 이상 LNA 뱅크(128)로부터 떨어져 있다. 다른 실시예에서, 안테나 스위치(124), 필터 뱅크(126), 또는 LNA 뱅크(128)를 포함하는 구성요소는 이들 구성요소 사이가 무선 시스템(120)의 주요 치수의 10%보다 적도록 위치한다. 예를 들어, 무선 시스템(120)은 긴 측면이 5인치(12.7cm)인 모바일 폰일 수 있고, 구성요소는 이들 구성요소 사이가 0.5인치(1.27cm)보다 적도록 위치한다. 몇몇 실시예에서, 안테나 시스템(122)은 무선 시스템(120)의 주요 치수의 10%보다 적거나, 또는 LNA 뱅크(128)와 RF 칩셋(132) 사이의 거리에 비해 1 : 2보다 적은 비로, 안테나 스위치(124)에 바로 인접하여 또한 위치할 수 있다.

도 3 내지 도 8을 참조하여 다양한 LNA가 기술될 것이다.

도 3은 증폭 요소(142), 축퇴 요소(144), 및 출력 탱크(146)를 포함하는 종래의 저 잡음 증폭기(LNA)(140)의 개략도를 도시한다. 증폭 요소(142)는 LNA 입력(148)에 접속되고 출력(150)을 제공하는 출력 탱크(146)로 전류 경로를 제공한다. 도시된 바와 같이, 증폭 요소(142)는 바이폴라 정션 트랜지스터(BJT)이고, 출력 탱크는 인덕터와 2개의 캐패시터를 포함하며, 축퇴 요소(144)는 인덕터이다.

도 4는 증폭기(162, 164 및 166), 축퇴 요소(168), 매칭 네트워크(170), 및 바이어스 회로(178)를 포함하는 실시예의 저 잡음 증폭기(LNA) 시스템(160)의 블록도를 도시한다. 각종 실시예에 따르면, LNA 시스템(160)은 3개의 개별적인 입력(172, 174 및 176)을 갖는 3개의 LNA으로서 동작한다. 입력(172, 174 및 176)의 각각은 다른 도면을 참조하여 기술된 바와 같이 안테나 또는 필터로부터 신호를 수신한다. 신호는 증폭기(162, 164 및 166)에 의해 증폭되고, 출력(175)에서 매칭 네트워크(170)를 통해 출력 신호로서 제공된다. 매칭 네트워크(170)는 출력(175)상에서 임피던스 매칭을 제공할 수 있고, 축퇴 요소(168)는 증폭기(162, 164 또는 166)의 선형성을 증대시키고 증폭기(162, 164 또는 166)의 이득을 조정할 수 있고, 바이어스 회로(176)는 증폭기(162, 164 또는 166)를 선택하거나 인에이블한다. 몇몇 실시예에서, 매칭 네트워크(170)는 특정의 주파수 대역에서의 임피던스 매칭을 위해 증폭기(162, 164 또는 166)에 연결된 복수의 블록을 포함할 수 있다. 마찬가지로, 축퇴 요소(168)는, 예를 들어, 인덕터와 같이, 증폭기(162, 164 또는 166)에 연결된 복수의 축퇴 요소를 포함할 수 있다. 몇몇 실시예에서, 바이어스 회로(178)는 주어진 시점에서 하나의 증폭기(162, 164 또는 166)만을 선택하거나 인에이블할 수 있다. 다른 실시예에서, 바이어스 회로(178)는 주어진 시점에서 복수의 증폭기를 선택하거나 인에이블할 수 있다. 도 5 내지 도 8을 참조하여 구체적인 실시예가 설명된다.

도 5a 및 도 5b는 출력 탱크, n개의 증폭기 및 축퇴 요소를 각각 포함하는 실시예의 저 잡음 증폭기(LNA) 시스템(180, 181)의 개략도를 도시한다. 각종 실시예에 따르면, 도 5a 에 도시된 LNA 시스템(180)은 다른 도면을 참조하여 기술된 바와 같이 안테나 시스템 또는 필터 뱅크에 연결될 수 있는 입력(182a-182n)에 의해 제어 단자에서 제어되는 바이폴라 정션 트랜지스터(BJT) 1-n을 포함한다. LNA 시스템(180)에서, 각각의 BJT 1-n의 도전 경로는 접지와 같은 기준 단자에 또한 연결되는 개별적인 축퇴 요소(184a-184n)에 각각 연결된다. 각각의 축퇴 요소(184a-184n)는 인덕터일 수 있거나, 예를 들어, 다른 구성요소를 포함할 수 있다. 각각의 BJT 1-n은 출력 탱크에 또한 연결되고, 출력 탱크는 VCC와 같은 전원 단자에 연결되고 인턱터(186) 및 캐패시터(187 및 188)를 포함하고 출력(190)이 캐패시터(187 및 188) 사이에 연결되어 있다. 각종 실시예에서, 출력 탱크는 임의의 수의 인덕터, 캐패시터, 또는 저항을 갖는 다른 타입의 구성으로 구현될 수 있다. 몇몇 실시예에서, 출력 탱크는 LC 탱크가 아니지만, 유도성, 저항성, 용량성, 또는 몇몇 그 조합인 다른 타입의 출력 네트워크를 포함할 수 있다. 실시예에서, LNA 시스템(180)은 한번에 트랜지스터 1-n 중 하나만이 선택되거나 인에이블될 수 있는데, 이는 바이어스 회로(178)와 같이, 입력(182a-182n)에 연결된 바이어스 회로에 의해 제어될 수 있다.

각종 실시예에 따르면, 도 5b에 도시된 LNA 시스템(181)은 입력(182a-182n)에 연결된 BJT 1-n, 출력(191)에 연결된 캐패시터(197 및 198) 및 인덕터(196)를 포함하는 출력 탱크 및 각각의 BJT 1-n의 도전 경로에 연결되는 단일 축퇴 요소(194)를 포함한다. 축퇴 요소(194)가 각각의 BJT 1-n에 연결된 단일 요소라는 것을 제외하고 상기 LNA 시스템(180)의 설명이 LNA 시스템(181)에 또한 적용된다.

도 6은 입력 단자(210a-210n) 및 출력 단자(208)에 증폭 요소를 통해 연결된 매칭 네트워크(202, 204 및 206)를 포함하는 다른 실시예의 저 잡음 증폭기(LNA) 시스템(200)의 개략도를 도시한다. 각종 실시예에 따르면, 증폭 요소는 도시된 바와 같이, 매칭 네트워크(202, 204, 또는 206)로부터 축퇴 요소(212a-212n)를 통해 접지와 같은 기준 단자로의 도전 경로를 포함하는 BJT 1-n이다. 각종 실시예에서, 트랜지스터 1-n의 수는 임의의 수를 포함할 수 있다.

각종 실시예에 따르면, 각각의 매칭 네트워크(202, 204, 및 206)는 특정의 주파수 대역에 대해 임피던스 매칭을 수행하기 위해서 캐패시터 및 인덕터의 구성을 포함한다. 매칭 네트워크(202)는 저 주파수를 위한 출력 단자(208)에 연결된 임피던스에 매칭되는 저 임피던스인 저역 통과(LP) 임피던스 Zin_LP를 갖도록 구성된다. 예를 들어, 저 대역(LB)은 700 내지 900MHz 범위의 주파수를 포함할 수 있다. 마찬가지로, 매칭 네트워크(204)는 중간 대역(MB) 주파수를 위한 출력 단자(208)에 연결된 임피던스에 매칭되는 저 임피던스인 대역 통과(BP) 임피던스 Zin_BP를 갖도록 구성된 인덕터 및 캐패시터를 포함할 수 있다. 예를 들어, 중간 대역(MB)은 1.8 내지 2.4GHz 범위의 주파수를 포함할 수 있다. 또한, 매칭 네트워크(206)는 고 주파수를 위한 출력 단자(208)에 연결된 임피던스에 매칭되는 저 임피던스인 고역 통과(HP) 임피던스 Zin_HP를 갖도록 구성된 인덕터 및 캐패시터를 포함할 수 있다. 예를 들어, 고 대역(HB)은 2.5 내지 3.5GHz 범위의 주파수를 포함할 수 있다. 다른 실시예에서, LB, MB, 및 HB는 보다 크거나 작은 주파수 대역을 포함할 수 있다. 예를 들어, HB는 3.5GHz보다 큰 범위의 주파수를 포함할 수 있다.

도시된 실시예에서, 매칭 네트워크(202)는 저역 통과 필터로서 구성된 2개의 인덕터 및 캐패시터를 포함하고, 매칭 네트워크(204)는 대역 통과 필터로서 구성된 2개의 인덕터 및 2개의 캐패시터를 포함하고, 매칭 네트워크(206)는 고역 통과 필터로서 구성된 1개의 인덕터 및 2개의 캐패시터를 포함한다. 각각의 매칭 네트워크(202, 204, 또는 206)는 각각의 주파수 대역 LB, MB, 또는 HB 내에 있는 경우, 대응하는 임피던스 Zin_LP, Zin_BP, 또는 Zin_HP는 낮고 출력 단자(208)에 연결된 출력 라인에 매칭된다. 각각의 매칭 네트워크(202, 204, 또는 206)가 각각의 주파수 대역 LB, MB, 또는 HB 외에 있는 경우에, 대응하는 임피던스 Zin_LP, Zin_BP, 또는 Zin_HP가 높거나 개방 회로(open circuit)에 근접하게 된다. LNA의 이러한 구성으로 인해, 출력 단자(208)에 연결된 복수의 LNA가 동시에 동작할 수 있고 복수의 신호가, 예를 들어, 동축 케이블과 같은 출력 단자(208)에 접속된 단일 연결상에서 멀티플렉싱되고 전달될 수 있다.

각종 실시예에서, 각각의 매칭 네트워크(202, 204, 또는 206)는 도시된 바와 같은 단일 매칭 네트워크에 연결된 복수의 입력과 복수의 트랜지스터를 포함할 수 있고, 예를 들어, 입력(210c-210n)은 매칭 네트워크(206)로부터 축퇴 요소(212c-212n)를 통해 기준 단자로의 도전 경로를 포함하는 트랜지스터 3-n의 제어 단자에 연결된다. 이러한 실시예에서, 이들 트랜지스터는 연결(coupling) 트랜지스터에 의해 병렬로 구현될 수 있다. 몇몇 실시예에서, 각각의 매칭 네트워크에 연결된 단지 하나의 트랜지스터가 한번에 인에이블되거나 선택될 수 있다. 트랜지스터 및 축퇴 요소의 연결과 관련하여, 예를 들어, 도 5a 및 도 5b를 참조하여 설명된 바와 같은 임의의 구성이 LNA 시스템(200)에 적용될 수 있다. 축퇴 요소(212a-212n)는 도시된 바와 같은 단지 하나의 인덕터를 포함할 수 있다. 다른 실시예에서, 축퇴 요소(212a-212n)는 임의의 다른 조합의 회로 요소를 포함할 수 있다.

도 7은 매칭 네트워크(222, 224, 및 226)내에 보다 높은 차수(order)의 필터를 포함하는 또 다른 실시예의 저 잡음 증폭기(LNA) 시스템(201)의 개략도를 도시한다. LNA 시스템(201)의 설명은 도 6을 참조하여 상기 LNA 시스템(200)의 설명과 유사하다. 유사한 구성요소는 유사한 방식으로 기능한다.

각종 실시예에 따르면, LNA 시스템(201)은 입력(230c-230n)에 연결된 제어 단자 및 매칭 네트워크(222, 224, 또는 226)로부터 축퇴 요소(232a-232n)를 통해 기준 단자로의 도전 경로를 갖는 BJT 1-n을 포함한다. 매칭 네트워크(222, 224, 및 226)는 도 6의 매칭 네트워크(202, 204, 및 206)보다 높은 차수의 필터를 포함한다. 각종 실시예에서, 매칭 네트워크(222)는 3개의 인덕터 및 2개의 캐패시터를 갖는 저역 통과 필터를 포함하고, 매칭 네트워크(224)는 4개의 인덕터 및 4개의 캐패시터를 갖는 대역 통과 필터를 포함하고, 매칭 네트워크(226)는 2개의 인덕터 및 3개의 캐패시터를 갖는 고역 통과 필터를 포함한다. 매칭 네트워크(222, 224, 및 226)의 보다 높은 차수는 주파수 대역 LB, MB, 또는 HB가 각각의 주파수 대역 외의 이득 롤 오프(roll-off)의 기울기를 증가시킴으로써 보다 명확하게 정의될 수 있게 한다. 다른 실시예는 임의의 수의 회로 구성요소를 갖는 임의의 타입의 매칭 네트워크 구성을 포함할 수 있다.

도 8은 바이어스 회로(242), 축퇴 요소(244), 출력 탱크(246), 및 입력(252)에 연결된 제어 단자를 갖는 BJT Q1a를 포함하는 저 잡음 증폭기(LNA) 시스템(240)의 보다 상세한 개략도를 도시한다. 각종 실시예에 따르면, 본 명세서에서 기술된 바와 같은 매칭 네트워크의 구현예일 수 있는 출력 탱크(246)는 출력(250)에 연결되는 인덕터 L1 및 캐패시터 C4를 포함하고, 축퇴 요소(244)는 접지와 같은 기준 단자에 연결된 인덕터 L2를 포함하고, 바이어스 회로(242)는 캐패시터 C1-C3, BJT Q2 및 저항 R1-R4를 포함한다. 바이어스 회로(242)는 입력(251)상에서 기준 전류 I_ref가 공급된다. 각종 실시예에서, 바이어스 회로(243) 및 BJT Q1b에 연결되는 입력(253) 뿐만 아니라, 축퇴 인덕터 L3를 포함하는 LNA(248)로 도시되는 바와 같은 추가적인 LNA가 LNA 시스템(240)내의 출력(250)에 연결되어 있다. 본 명세서에서 다른 도면을 참조하여 기술되는 바와 같이, 트랜지스터, 출력 탱크, 바이어스 회로 및 축퇴 요소의 다른 구성이 상정되어 있다.

LNA 시스템(240)은 저항 R5를 또한 포함할 수 있다. 각종 실시예에서, 저항 R5는 전원 전압 VCC와는 상이한 전원 전압이 LNA 시스템(240)내에 내부적으로 공급되게 할 수 있다. LNA 시스템(240)은 정전기 방전 보호(electrostatic discharge protection : ESD) 및 전압 클램핑을 위해 캐패시터 C5와 C6, 및 다이오드 구조(254, 260 및 262) 뿐만 아니라, BJT(256 및 258)를 또한 포함할 수 있다. 특정의 실시예에서, 각각의 구성요소는 다음과 같은 범위, 즉 C1: 5-20 pF, C2: 0-10 pF, C3: 0-10 pF, C4: 0-10 pF, C5: 0-15 pF, C6: 0-10 pF, R1: 10-50Ω, R2: 100-500 kΩ, R3: 10-50 kΩ, R4: 10-50 kΩ, L1: 0-10 nH, L2: 0-10 nH, 및 L3: 0-10 nH에 따른 값을 갖는다. 또한 보다 특정의 실시예에서, 각각의 구성요소는 다음과 같은 범위, 즉 C1 = 12.8 pF, C2 = 1.8 pF, C3 = 2 pF, C4 = 2.1 pF, C5 = 7.2 pF, C6 = 2.79 pF, R1 = 26.66 Ω, R2 = 310 kΩ, R3 = 20 kΩ, R4 = 20 kΩ, L1 = 5.2 nH, L2 = 1.17 nH, 및 L3 = 1.1 nH에 따른 값을 갖는다. 각각의 구성요소에 대해 임의의 다른 값이 또한 상정된다.

일반적으로, 본 명세서에서 제공된 모든 도면에서, 증폭 요소 및/또는 트랜지스터는 임의의 타입의 트랜지스터로서 구현될 수 있다. 예를 들어, 본 명세서에서 기술된 트랜지스터는 CMOS(complementary metal oxide semiconductor) 트랜지스터, BJT, 갈륨 비소 트랜지스터, FinFET, 또는 당 분야에서 알려져 있는 바와 같은 임의의 다른 구현예를 포함한다.

도 9는 안테나 스위치(306), 필터 B1-B10, LNA 뱅크(308), LNA 뱅크(310), 및 선택 스위치(318)를 포함하는 다른 실시예의 무선 시스템(300)의 보다 상세한 블록도를 도시한다. 각종 실시예에 따르면, 입력(302)에서 안테나 또는 안테나 그룹으로부터 입력이 수신되다. 입력(302)에서 수신된 신호는 안테나 스위치(306)에 전달된다. 안테나 스위치(306)는 주파수 대역 B1-B10을 포함하는 필터 B1-B10을 선택한다. 안테나 스위치(306)로부터의 선택된 신호는 신호를 필터링하는 필터 B1-B10에 공급되고 인덕터 L11-L18을 통해 LNA 뱅크(308) 및 LNA 뱅크(310)내의 LNA1-8에 대역 B1-B10을 공급한다. LNA 뱅크(308 및 310)의 출력은 출력 RFOUT으로서 제공할 하나의 신호 경로를 선택하는 스위치(318)에 연결된다.

각종 실시예에 따르면, LNA 뱅크(308 및 310)는 본 명세서에 포함된 다른 도면을 참조하여 기술된 바와 같이, 출력이 함께 연결되어 다이플렉싱되거나 또는 멀티플렉싱되는 LNA들을 포함함으로써 감소된 수의 출력을 포함한다. 예를 들어, LNA1 및 LNA3은 스위치(318)상에서 단자 RX4에 연결되는 다이플렉싱된 출력을 갖고, LNA2 및 LNA4은 스위치(318)상에서 단자 RX3에 연결되는 다이플렉싱된 출력을 갖고, LNA5 및 LNA7은 스위치(318)상에서 단자 RX2에 연결되는 다이플렉싱된 출력을 갖고, LNA6 및 LNA8은 스위치(318)상에서 단자 RX1에 연결되는 다이플렉싱된 출력을 갖는다. 각각의 LNA의 출력은 저역 통과 필터 또는 대역 통과 필터와 같은 추가적인 구성요소를 이용하여 또한 멀티플레싱되거나 다이플렉싱될 수 있다. 몇몇 실시예에서, 본 명세서에서 다른 도면을 참조하여 기술된 바와 같이, LNA 뱅크는 LNA 뱅크(도시하지 않음)내의 LNA마다의 출력에 연결되는 단지 하나의 공통 출력을 갖는다.

각종 실시예에서, 대역 필터 B1-B10은 저 대역, 중간 대역 및 고 대역 주파수와 같은 임의의 주파수 대역을 포함할 수 있다. 몇몇 실시예에서, 대역 필터는 100MHz 내지 10GHz의 주파수 범위를 갖는 주파수 대역, 0.01MHz만큼 좁은 대역 또는 200MHz만큼 넓은 대역을 포함할 수 있다. 다른 실시예에서 다른 주파수 대역이 포함될 수 있다. 일 실시예에서, LNA 뱅크(308)는 저 대역 신호에 연결되고 LNA 뱅크(310)는 고 대역 신호에 연결된다.

몇몇 실시예에서, 무선 시스템(300)은 단일 회로 기판(320)상에 배치된다. 회로 기판(320)은 모바일 폰 또는 다른 모바일 디바이스의 일부일 수 있다. 실시예에서, 블록(308 및 310)은 무선 시스템(300)에서 패키지화되기 전에 개별적인 반도체 다이 또는 회로 기판상에 각각 형성된다.

도 10은 복수의 주파수 대역에서 복수의 신호를 전달하기 위해, 단계(402-410)를 포함하는 무선 시스템(400)을 동작시키는 실시예의 방법의 블록도를 도시한다. 각종 실시예에 따르면, 단계(402)는 제 1 LNA의 입력에서 제 1 신호를 수신하는 것을 포함하고 단계(404)는 제 2 LNA의 입력에서 제 2 신호를 수신하는 것을 포함한다. 단계(406)에서, 제 1 신호는 제 1 LNA에서 증폭되고 제 2 신호는 제 2 LNA에서 증폭된다. 단계(408)에서 제 1 및 제 2 LNA의 공유 출력에서 제 1 및 제 2 신호가 멀티플렉싱된다. 단계(410)는 공유 출력에 연결되는 단일 연결 라인상에서 프로세싱 회로에 제 1 및 제 2 신호를 공급하는 것을 포함한다. 각종 실시예에서, 동작(400)의 방법은 추가적인 단계를 포함할 수 있고 단계(402-410)는 각종 상이한 순서로 수행될 수 있다.

도 11은 안테나 시스템(342), 안테나 스위치(344), 필터 뱅크(346), LNA 1-n을 포함하는 LNA 뱅크(348), 및 RF 칩셋(350)을 포함하는 다른 실시예의 무선 시스템(340)의 블록도를 도시한다. 이러한 다른 실시예에서, 각각의 LNA 1-n은 RF 칩셋(350)에 대한 개별적인 연결을 포함한다. 무선 시스템(340)은 회로 기판(352)상에 포함될 수 있다.

각종 실시예에 따르면, 저 잡음 증폭기(LNA)는 복수의 개별적인 입력 단자, 복수의 트랜지스터, 및 제 1 기준 단자와 LNA의 단일 출력에 연결된 출력 네트워크를 포함한다. 각각의 트랜지스터는 도전 경로, 및 상기 복수의 개별적인 입력 단자 중 하나에 연결된 제어 단자를 포함한다. 출력 네트워크는 상기 복수의 트랜지스터 각각의 상기 도전 경로에 또한 연결된다.

각종 실시예에서, LNA는 복수의 축퇴 요소(a plurality of degeneration elements)를 더 포함하며, 각각의 축퇴 요소는 상기 복수의 트랜지스터 중 하나의 트랜지스터의 상기 도전 경로와 제 2 기준 단자 사이에 연결된다. LNA는 상기 복수의 트랜지스터 중 각각의 트랜지스터의 상기 도전 경로와 제 2 기준 단자 사이에 연결된 축퇴 요소를 더 포함할 수 있다. 몇몇 실시예에서, 상기 축퇴 요소는 인덕터이다.

각종 실시예에서, 상기 출력 네트워크는 LC 탱크를 포함한다. 몇몇 실시예에서, 상기 출력 네트워크는 상기 LNA의 상기 단일 출력에 연결된 임피던스에 실질적으로 매칭되는 복소 임피던스를 포함한다. 상기 출력 네트워크는 대역내의(in-band) 제 1 임피던스 및 대역외의(out of band) 제 2 임피던스를 갖는다. 상기 제 2 임피던스는 상기 제 1 임피던스보다 크다. 일 실시예에서, 상기 제 1 임피던스는 상기 LNA의 상기 단일 출력에 연결된 임피던스에 실질적으로 매칭된다. 각종 실시예에서, 상기 LNA는 상기 복수의 트랜지스터 각각의 상기 제어 단자에 연결된 바이어스 네트워크를 또한 포함한다. 상기 바이어스 네트워크는 상기 복수의 트랜지스터 중 하나의 트랜지스터를 한번에 활성화시키도록 구성된다.

각종 실시예에 따르면, 저 잡음 증폭기(LNA) 뱅크는 제 1 LNA 및 제 2 LNA를 포함한다. 상기 제 1 LNA는 상기 LNA 뱅크의 제 1 입력에 연결된 제어 단자를 포함하는 제 1 트랜지스터와, 상기 제 1 트랜지스터의 도전 경로 및 상기 LNA 뱅크의 출력에 연결된 제 1 출력 네트워크를 포함한다. 상기 제 1 출력 네트워크는 제 1 주파수 대역내의 제 1 타입의 출력 임피던스 및 상기 제 1 주파수 대역외의 제 2 타입의 출력 임피던스를 갖도록 구성된다. 상기 제 2 LNA는 상기 LNA 뱅크의 제 2 입력에 연결된 제어 단자를 포함하는 제 2 트랜지스터와, 상기 제 2 트랜지스터의 도전 경로 및 상기 LNA 뱅크의 출력에 연결된 제 2 출력 네트워크를 포함한다. 상기 제 2 출력 네트워크는 제 2 주파수 대역내의 상기 제 1 타입의 출력 임피던스 및 상기 제 2 주파수 대역외의 상기 제 2 타입의 출력 임피던스를 갖도록 구성된다.

각종 실시예에서, 상기 제 1 출력 네트워크는 제 1 LC 탱크를 포함하고, 상기 제 2 출력 네트워크는 제 2 LC 탱크를 포함한다. 상기 LNA 뱅크는 상기 LNA 뱅크의 제 3 입력에 연결된 제어 단자를 포함하는 제 3 트랜지스터와, 상기 제 3 트랜지스터의 도전 경로 및 상기 LNA 뱅크의 출력에 연결된 제 3 출력 네트워크를 포함하는 제 3 LNA를 더 포함한다. 상기 제 3 출력 네트워크는 제 3 주파수 대역내의 상기 제 1 타입의 출력 임피던스 및 상기 제 3 주파수 대역외의 상기 제 2 타입의 출력 임피던스를 갖도록 구성된다. 몇몇 실시예에서, 상기 제 1 주파수 대역은 저 대역이고, 상기 제 2 주파수 대역은 중간 대역이고, 상기 제 3 주파수 대역은 고 대역이다. 상기 LNA 뱅크는 상기 제 1 트랜지스터의 상기 도전 경로에 연결된 제 1 축퇴 요소와, 상기 제 2 트랜지스터의 상기 도전 경로에 연결된 제 2 축퇴 요소와, 상기 제 3 트랜지스터의 상기 도전 경로에 연결된 제 3 축퇴 요소를 또한 포함할 수 있다. 상기 제 1, 제 2 및 제 3 축퇴 요소는 인덕터를 각각 포함할 수 있다.

각종 실시예에서, 상기 제 1 및 제 2 트랜지스터는 복수의 트랜지스터를 포함하며, 각각의 트랜지스터는, 상기 LNA 뱅크의 복수의 개별적인 입력에 연결된 제어 단자와, 제각각의 상기 제 1 또는 제 2 출력 네트워크에 연결된 도전 경로를 포함한다. 몇몇 실시예에서, 상기 제 1 타입의 출력 임피던스는 제각각의 주파수 대역에서 상기 LNA 뱅크의 상기 출력에 연결된 임피던스에 실질적으로 매칭되고, 상기 제 2 타입의 출력 임피던스는 제각각의 주파수 대역에서 상기 제 1 타입의 출력 임피던스보다 높다. 특정의 실시예에서, 상기 제 1 타입의 출력 임피던스는 제각각의 주파수 대역에서 50Ω이고, 상기 제 2 타입의 출력 임피던스는 제각각의 주파수 대역에서 200Ω보다 높다.

각종 실시예에 따르면, 방법은 제 1 저 잡음 증폭기(LNA)의 입력에서 제 1 신호를 수신하는 단계와, 제 2 LNA의 입력에서 제 2 신호를 수신하는 단계와, 상기 제 1 LNA에서 상기 제 1 신호를 증폭시키고, 상기 제 2 LNA에서 상기 제 2 신호를 증폭시키는 단계와, 상기 제 1 LNA 및 상기 제 2 LNA의 공유 출력 라인에서 상기 제 1 및 제 2 신호를 멀티플렉싱하는 단계와, 상기 공유 출력에 연결된 단일 연결 라인상에서 프로세싱 회로에 상기 제 1 및 제 2 신호를 공급하는 단계를 포함한다.

각종 실시예에서, 상기 제 1 LNA, 상기 제 2 LNA 및 공유 출력 라인은 단일 반도체 다이상에서 형성된다. 상기 제 1 신호를 수신하는 단계 및 상기 제 2 신호를 수신하는 단계는 동시에 수행될 수 있고, 상기 제 1 및 제 2 신호는 상기 프로세싱 회로에 동시에 공급될 수 있다. 몇몇 실시예에서, 상기 제 1 및 제 2 신호를 수신하는 단계는, 안테나 회로에 연결되는 필터 뱅크로부터 제 1 및 제 2 신호를 수신하는 단계를 포함한다. 상기 필터 뱅크, 상기 제 1 LNA, 및 상기 제 2 LNA는 칩의 크기에 비례하여 동일한 칩상에서 서로 간에 근접하게 배치된다. 몇몇 특정의 실시예에서, 근접하게 배치되는 것은 동일한 칩상에서 바로 인접하게 배치되는 것을 포함한다. 다른 실시예에서, 근접하게 배치되는 것은 칩의 가장 긴 치수의 10%내에서 배치되는 것을 포함한다. 또한, 상기 단일 연결 라인은 동축 케이블일 수 있고 상기 프로세싱 회로는 동일한 칩상에서 상기 안테나 회로, 상기 필터 뱅크, 상기 제 1 LNA, 및 상기 제 2 LNA로부터 떨어져 배치될 수 있다.

각종 실시예에 따르면, 무선 시스템은 안테나 시스템과, 상기 안테나 시스템에 연결된 필터 뱅크와, 상기 필터 뱅크에 연결된 저 잡음 증폭기(LNA) 뱅크를 포함한다. 상기 필터 뱅크는 복수의 필터를 포함하며 상기 복수의 필터내의 각각의 필터는 상기 안테나 시스템에 연결된다. 상기 LNA 뱅크는 상기 복수의 필터 및 상기 LNA 뱅크의 단일 출력에 연결된 복수의 LNA를 포함한다. 상기 LNA 뱅크의 상기 단일 출력은 상기 LNA 뱅크에 전기적으로 떨어져 위치하는 프로세싱 회로에 연결되도록 구성된다. 상기 안테나 시스템은 상기 필터 뱅크로부터 제 1 거리 내에 위치하고, 상기 LNA 뱅크는 상기 필터 뱅크로부터 상기 제 1 거리 내에 위치하고, 상기 LNA 뱅크는 상기 프로세싱 회로로부터 제 2 거리 내에 위치하도록 구성된다.

각종 실시예에서, 상기 제 2 거리는 상기 제 1 거리보다 5배 이상이다. 무선 시스템은 상기 안테나 시스템과 상기 필터 뱅크 사이에 연결된 안테나 스위치를 또한 포함할 수 있다. 상기 안테나 스위치는 복수의 스위치 출력을 포함하고, 상기 복수의 스위치 출력의 각각의 스위치 출력은 상기 복수의 필터내의 하나의 필터에 연결된다. 몇몇 실시예에서, 상기 무선 시스템은 단일 회로 보드상에 배치되는 모바일 통신 디바이스를 포함한다. 이러한 실시예에서, 상기 안테나 스위치는 상기 필터 뱅크에 바로 인접하여 배치되고 상기 필터 뱅크는 상기 LNA 뱅크에 바로 인접하여 배치된다. 몇몇 실시예는 상기 프로세싱 회로를 포함한다. 상기 LNA 뱅크의 상기 단일 출력은 동축 케이블을 통해 상기 프로세싱 회로에 연결될 수 있다.

각종 실시예에서, 상기 LNA 뱅크는 상기 복수의 필터와 상기 복수의 LNA 사이에 연결된 바이어싱 회로를 또한 포함할 수 있다. 상기 바이어싱 회로는 상기 복수의 LNA 중 하나의 LNA를 한번에 인에이블하도록 구성된다. 상기 LNA 뱅크는 상기 복수의 LNA와 상기 LNA 뱅크의 상기 단일 출력 사이에 연결된 매칭 네트워크를 또한 포함할 수 있다. 상기 매칭 네트워크는 상기 복수의 LNA에 연결된 복수의 LC 탱크를 포함하고, 상기 복수의 LC 탱크의 각각의 LC 탱크는 특정의 주파수 대역에서 상기 LNA 뱅크의 상기 단일 출력상에서 보이는 출력 임피던스에 매칭하도록 구성된다.

각종 실시예에 따르면, 무선 시스템은 안테나 시스템, 상기 안테나 시스템에 연결된 저 잡음 증폭기(LNA) 뱅크, 및 동축 케이블을 통해 상기 LNA 뱅크의 상기 단일 출력에 연결된 프로세싱 회로를 포함한다. 상기 LNA 뱅크는 상기 LNA 뱅크의 단일 출력에 연결되고 단일 반도체 다이상에 형성된 복수의 LNA를 포함한다. 상기 LNA 뱅크는 상기 안테나 시스템의 제 1 거리 내에 위치하고, 상기 프로세싱 회로는 상기 제 1 거리보다 적어도 10배 큰 제 2 거리를 넘어 위치한다. 각종 실시예에서, 상기 제 1 거리는 1mm이고 상기 제 2 거리는 70mm이다.

본 발명의 실시예에 따르면, 장점은 신호 소스 근방에서의 향상된 LNA 배치로 인한 신호 소스와 프로세싱 회로 사이의 감쇠가 낮아지는 것을 포함할 수 있다. 다른 장점은 복수의 LNA에 대한 복수의 출력의 다이플렉싱 및 멀티플렉싱으로 인해 인쇄 회로 기판(PCB) 레아아웃 및 설계에 대한 라우팅 수고가 감소되는 것을 포함할 수 있다. 몇몇 실시예에서, 감소된 라우팅 수고 때문에 보다 작은 PCB가 사용될 수 있다. 추가의 장점은 몇몇 실시예에서 잡음 수치가 감소되고 감도가 높아지는 것을 포함할 수 있다.

본 발명은 예시적인 실시예를 참조하여 기술되었으나, 본 개시 내용은 제한적인 의미로 해석되도록 의도되는 것은 아니다. 본 발명의 예시적인 실시예의 각종 변형 및 조합 뿐만 아니라, 다른 실시예는 상세한 설명을 참조하여 당업자에게 명백해질 것이다. 따라서 첨부되는 특허청구범위는 임의의 이러한 변형예 또는 실시예를 포함하는 것으로 의도된다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
저 잡음 증폭기(LNA) 뱅크를 포함하는 증폭기 시스템으로서,
상기 LNA 뱅크는 제 1 LNA와 제 2 LNA를 포함하되,
상기 제 1 LNA는
상기 LNA 뱅크의 제 1 입력에 연결된 제어 단자를 포함하는 제 1 트랜지스터와,
상기 제 1 트랜지스터의 도전 경로 및 상기 LNA 뱅크의 출력에 연결된 제 1 출력 네트워크를 포함하며,
상기 제 1 출력 네트워크는 제 1 주파수 대역내의 제 1 타입의 출력 임피던스 및 상기 제 1 주파수 대역외의 제 2 타입의 출력 임피던스를 갖도록 구성되고,
상기 제 2 LNA는
상기 LNA 뱅크의 제 2 입력에 연결된 제어 단자를 포함하는 제 2 트랜지스터와,
상기 제 2 트랜지스터의 도전 경로 및 상기 LNA 뱅크의 출력에 연결된 제 2 출력 네트워크를 포함하며,
상기 제 2 출력 네트워크는 제 2 주파수 대역내의 상기 제 1 타입의 출력 임피던스 및 상기 제 2 주파수 대역외의 상기 제 2 타입의 출력 임피던스를 갖도록 구성되고,
상기 제 1 LNA는 상기 제 1 LNA에 연결된 상기 LNA 뱅크의 제 1 입력에서의 제 1 신호를 증폭하고, 상기 제 2 LNA는 상기 제 2 LNA에 연결된 상기 LNA 뱅크의 제 2 입력에서의 제 2 신호를 증폭하고,
상기 LNA 뱅크는 증폭된 제 1 신호 및 증폭된 제 2 신호를 상기 LNA 뱅크의 출력에서 멀티플렉싱하고,
상기 LNA 뱅크는 멀티플렉싱된 신호를 상기 LNA 뱅크의 출력에 연결된 단일 연결 라인(a single coupling line)상에서 프로세싱 회로로 공급하는
증폭기 시스템.
제 10 항에 있어서,
상기 제 1 출력 네트워크는 제 1 LC 탱크를 포함하고, 상기 제 2 출력 네트워크는 제 2 LC 탱크를 포함하는
증폭기 시스템.
제 10 항에 있어서,
제 3 LNA를 더 포함하되,
상기 제 3 LNA는
상기 LNA 뱅크의 제 3 입력에 연결된 제어 단자를 포함하는 제 3 트랜지스터와,
상기 제 3 트랜지스터의 도전 경로 및 상기 LNA 뱅크의 출력에 연결된 제 3 출력 네트워크를 포함하며,
상기 제 3 출력 네트워크는 제 3 주파수 대역내의 상기 제 1 타입의 출력 임피던스 및 상기 제 3 주파수 대역외의 상기 제 2 타입의 출력 임피던스를 갖도록 구성되는
증폭기 시스템.
제 12 항에 있어서,
상기 제 1 주파수 대역은 저 대역이고,
상기 제 2 주파수 대역은 중간 대역이고,
상기 제 3 주파수 대역은 고 대역인
증폭기 시스템.
제 12 항에 있어서,
상기 제 1 트랜지스터의 상기 도전 경로에 연결된 제 1 축퇴 요소와,
상기 제 2 트랜지스터의 상기 도전 경로에 연결된 제 2 축퇴 요소와,
상기 제 3 트랜지스터의 상기 도전 경로에 연결된 제 3 축퇴 요소를 더 포함하는
증폭기 시스템.
제 14 항에 있어서,
상기 제 1, 제 2 및 제 3 축퇴 요소는 인덕터를 각각 포함하는
증폭기 시스템.
제 10 항에 있어서,
상기 제 1 또는 제 2 트랜지스터는 복수의 트랜지스터를 포함하며,
상기 복수의 트랜지스터는,
상기 LNA 뱅크의 복수의 개별적인 입력에 연결된 제어 단자와,
상기 제 1 또는 제 2 출력 네트워크에 제각각 연결된 도전 경로를 포함하는
증폭기 시스템.
제 10 항에 있어서,
상기 제 1 타입의 출력 임피던스는 제각각의 주파수 대역에서 상기 LNA 뱅크의 상기 출력에 연결된 임피던스에 실질적으로 매칭되고,
상기 제 2 타입의 출력 임피던스는 제각각의 주파수 대역에서 상기 제 1 타입의 출력 임피던스보다 높은
증폭기 시스템.
제 10 항에 있어서,
상기 제 1 타입의 출력 임피던스는 제각각의 주파수 대역에서 50Ω이고,
상기 제 2 타입의 출력 임피던스는 제각각의 주파수 대역에서 200Ω보다 높은
증폭기 시스템.
저 잡음 증폭기(LNA) 뱅크를 포함하는 증폭기 시스템을 동작시키는 방법으로서,
상기 LNA 뱅크의 제 1 LNA에 연결된 상기 LNA 뱅크의 제 1 입력에서 제 1 신호를 수신하는 단계와,
상기 LNA 뱅크의 제 2 LNA에 연결된 상기 LNA 뱅크의 제 2 입력에서 제 2 신호를 수신하는 단계와,
상기 제 1 LNA에서 상기 제 1 신호를 증폭시키고, 상기 제 2 LNA에서 상기 제 2 신호를 증폭시키는 단계와,
증폭된 제 1 신호 및 증폭된 제 2 신호를 상기 LNA 뱅크의 출력에서 멀티플렉싱하는 단계와,
멀티플렉싱된 신호를 상기 LNA 뱅크의 출력에 연결된 단일 연결 라인(a single coupling line)상에서 프로세싱 회로로 공급하는 단계를 포함하되,
상기 제 1 LNA는
상기 LNA 뱅크의 제 1 입력에 연결된 제어 단자를 포함하는 제 1 트랜지스터와,
상기 제 1 트랜지스터의 도전 경로 및 상기 LNA 뱅크의 출력에 연결된 제 1 출력 네트워크를 포함하며,
상기 제 1 출력 네트워크는 제 1 주파수 대역내의 제 1 타입의 출력 임피던스 및 상기 제 1 주파수 대역외의 제 2 타입의 출력 임피던스를 갖도록 구성되고,
상기 제 2 LNA는
상기 LNA 뱅크의 제 2 입력에 연결된 제어 단자를 포함하는 제 2 트랜지스터와,
상기 제 2 트랜지스터의 도전 경로 및 상기 LNA 뱅크의 출력에 연결된 제 2 출력 네트워크를 포함하며,
상기 제 2 출력 네트워크는 제 2 주파수 대역내의 상기 제 1 타입의 출력 임피던스 및 상기 제 2 주파수 대역외의 상기 제 2 타입의 출력 임피던스를 갖도록 구성되는
방법.
제 19 항에 있어서,
상기 제 1 LNA, 상기 제 2 LNA 및 상기 LNA 뱅크의 출력은 단일 반도체 다이상에서 형성되는
방법.
제 19 항에 있어서,
상기 제 1 신호를 수신하는 단계 및 상기 제 2 신호를 수신하는 단계는 동시에 수행되고, 상기 제 1 및 제 2 신호는 상기 프로세싱 회로에 동시에 공급되는
방법.
제 19 항에 있어서,
상기 제 1 및 제 2 신호를 수신하는 것은, 안테나 회로에 연결된 필터 뱅크로부터 제 1 및 제 2 신호를 수신하는 것을 포함하며, 상기 필터 뱅크, 상기 제 1 LNA, 및 상기 제 2 LNA는 제 1 칩의 크기에 비례하여 상기 제 1 칩 상에서 서로 간에 근접하게 배치되는
방법.
제 22 항에 있어서,
근접하게 배치되는 것은 동일한 칩상에서 바로 인접하게 배치되는 것을 포함하는
방법.
제 22 항에 있어서,
근접하게 배치되는 것은 상기 제 1 칩의 가장 긴 치수의 10%내에서 배치되는 것을 포함하는
방법.
제 22 항에 있어서,
상기 단일 연결 라인은 동축 케이블을 포함하고 상기 프로세싱 회로는 상기 제 1 칩 상에서 상기 안테나 회로, 상기 필터 뱅크, 상기 제 1 LNA, 및 상기 제 2 LNA로부터 떨어져 배치되는
방법.
제 10 항에 있어서,
안테나 시스템과,
상기 안테나 시스템에 연결된 필터 뱅크
를 더 포함하되,
상기 필터 뱅크는 복수의 필터를 포함하며 상기 복수의 필터의 각각의 필터는 상기 안테나 시스템에 연결되고,
상기 제 1 LNA는 상기 복수의 필터 중의 제 1 필터에 연결되고, 상기 제 2 LNA는 상기 복수의 필터 중의 제 2 필터에 연결되고, 상기 LNA 뱅크의 출력은 상기 프로세싱 회로에 연결되도록 구성되고,
상기 안테나 시스템은 상기 필터 뱅크로부터 제 1 거리 내에 위치하고, 상기 LNA 뱅크는 상기 필터 뱅크로부터 상기 제 1 거리 내에 위치하고, 상기 LNA 뱅크는 상기 프로세싱 회로로부터 제 2 거리 내에 위치하도록 구성되는
증폭기 시스템.
제 26 항에 있어서,
상기 제 2 거리는 상기 제 1 거리보다 5배 이상인
증폭기 시스템.
제 26 항에 있어서,
상기 안테나 시스템과 상기 필터 뱅크 사이에 연결된 안테나 스위치를 더 포함하고, 상기 안테나 스위치는 복수의 스위치 출력을 포함하고, 상기 복수의 스위치 출력의 각각의 스위치 출력은 상기 복수의 필터 중의 하나의 필터에 연결되는
증폭기 시스템.
제 28 항에 있어서,
상기 증폭기 시스템은 단일 회로 보드상에 배치되는 모바일 통신 디바이스를 포함하고, 상기 안테나 스위치는 상기 필터 뱅크에 바로 인접하여 배치되고 상기 필터 뱅크는 상기 LNA 뱅크에 바로 인접하여 배치되는
증폭기 시스템.
제 26 항에 있어서,
상기 프로세싱 회로를 더 포함하는
증폭기 시스템.
제 30 항에 있어서,
상기 LNA 뱅크의 상기 출력은 동축 케이블을 통해 상기 프로세싱 회로에 연결되는
증폭기 시스템.
제 26 항에 있어서,
상기 LNA 뱅크는 상기 복수의 필터와 상기 복수의 LNA 사이에 연결된 바이어싱 회로를 더 포함하고, 상기 바이어싱 회로는 상기 복수의 LNA 중 하나의 LNA를 한번에 인에이블하도록 구성되는
증폭기 시스템.
삭제
삭제
제 10 항에 있어서,
안테나 시스템과,
동축 케이블을 통해 상기 LNA 뱅크의 상기 출력에 연결된 상기 프로세싱 회로
를 더 포함하며,
상기 LNA 뱅크는 상기 안테나 시스템의 제 1 거리 내에 위치하고, 상기 프로세싱 회로는 상기 제 1 거리보다 적어도 10배 큰 제 2 거리를 넘어 위치하는
증폭기 시스템.
제 35 항에 있어서,
상기 제 1 거리는 1mm이고 상기 제 2 거리는 70mm인
증폭기 시스템.